CN112530978B - 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板 - Google Patents

开关器件结构及其制备方法、薄膜晶体管膜层、显示面板 Download PDF

Info

Publication number
CN112530978B
CN112530978B CN202011388074.9A CN202011388074A CN112530978B CN 112530978 B CN112530978 B CN 112530978B CN 202011388074 A CN202011388074 A CN 202011388074A CN 112530978 B CN112530978 B CN 112530978B
Authority
CN
China
Prior art keywords
source
layer
drain
oxide semiconductor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011388074.9A
Other languages
English (en)
Other versions
CN112530978A (zh
Inventor
赵梦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202011388074.9A priority Critical patent/CN112530978B/zh
Publication of CN112530978A publication Critical patent/CN112530978A/zh
Priority to US17/381,121 priority patent/US20220173349A1/en
Application granted granted Critical
Publication of CN112530978B publication Critical patent/CN112530978B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请实施例提供了一种开关器件结构及其制备方法、薄膜晶体管膜层、显示面板。该开关器件结构，包括：位于基材层的一侧的第一栅极结构；位于第一栅极结构和基材层的一侧的第一缓冲层；位于第一缓冲层远离基材层的一侧的第一源漏极结构和氧化物半导体结构，氧化物半导体结构与第一源漏极结构的一部分接触；位于第一源漏极结构和氧化物半导体结构远离第一缓冲层的一侧的第一绝缘层；位于第一绝缘层远离第一缓冲层的一侧的第二栅极结构和第二源漏极结构，第二源漏极结构与第一源漏极结构的另一部分电连接。本申请实施例可有效提高开关器件结构中氧化物半导体结构的稳定性，降低氧化物半导体结构的漏电性，进而降低开关器件结构的功耗。

Description

开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
技术领域
本申请涉及显示技术领域，具体而言，本申请涉及一种开关器件结构及其制备方法、薄膜晶体管膜层、显示面板。
背景技术
有机电致发光显示产品(Organic Electro luminescent Display，OLED)凭借其低功耗、高色饱和度、广视角、薄厚度、能实现柔性化等优异性能，逐渐成为显示领域的主流。
随着有机电致发光显示产品的广泛应用，有机电致发光显示产品面临更进一步的降低功耗或提高稳定性的需求压力。
因此，丞待提供新的技术改进，以缓解上述需求压力。
发明内容
本申请针对现有方式的缺点，提出一种开关器件结构及其制备方法、薄膜晶体管膜层、显示面板，用以降低有机电致发光显示产品的功耗，或提高有机电致发光显示产品的稳定性。
第一个方面，本申请实施例提供了一种开关器件结构，包括：
第一栅极结构，位于基材层的一侧；
第一缓冲层，位于第一栅极结构和基材层的一侧；
第一源漏极结构，位于第一缓冲层远离基材层的一侧；
氧化物半导体结构，也位于第一缓冲层远离基材层的一侧，并与第一源漏极结构的一部分接触；
第一绝缘层，位于第一源漏极结构和氧化物半导体结构远离第一缓冲层的一侧；
第二栅极结构，位于第一绝缘层远离第一缓冲层的一侧；
第二源漏极结构，位于第一绝缘层远离第一缓冲层的一侧，且与第一源漏极结构的另一部分电连接。
第二个方面，本申请实施例提供了一种薄膜晶体管膜层，包括：多晶硅器件结构和如第一个方面提供的开关器件结构；
多晶硅器件结构包括在基材层的一侧依次层叠的多晶硅结构、第三绝缘层、第三栅极结构、第四绝缘层和第三源漏极结构；
开关器件结构中的第一栅极结构、第一源漏极结构、氧化物半导体结构和第二源漏极结构的一部分均位于薄膜晶体管膜层的第一区域；
多晶硅结构、第三栅极结构、第三源漏极结构和第二源漏极结构的另一部分均位于薄膜晶体管膜层的第二区域；
第三源漏极结构与多晶硅结构电连接；
第二源漏极结构的另一部分与第三源漏极结构电连接。
第三个方面，本申请实施例提供了一种显示面板，包括：依次层叠的如第二个方面提供的薄膜晶体管膜层、阳极层、发光层和阴极层；
薄膜晶体管膜层的第二源漏极结构的另一部分中的至少部分与阳极层电连接。
第四个方面，本申请实施例提供一种显示装置，包括：如第一个方面提供的开关器件结构；或，包括：如第二个方面提供的薄膜晶体管膜层；或，包括：如第三个方面提供的显示面板。
第五个方面，本申请实施例提供一种开关器件结构的制备方法，包括：
在基材层的一侧制备依次层叠的第一栅极结构、第一缓冲层和第一源漏极结构；
在第一缓冲层上制备氧化物半导体结构；氧化物半导体结构与第一源漏极结构的一部分接触；
在第一缓冲层、第一源漏极结构和氧化物半导体结构上沉积第一绝缘层；
在第一绝缘层上制备第二栅极结构和第二源漏极结构；第二源漏极结构与第一源漏极结构的另一部分电连接。
第六个方面，本申请实施例提供一种薄膜晶体管膜层的制备方法，包括：
制备基材层；薄膜晶体管膜层包括第一区域和第二区域；薄膜晶体管膜层中的多晶硅器件结构位于第二区域；
在基材层位于第一区域的第一部分且远离基材层的一侧制备第一栅极结构；
在基材层和第一栅极层结构远离基材层的一侧制备第一缓冲层；
在第一缓冲层位于第一区域的部分且远离基材层的一侧制备第一源漏极结构；
在第一缓冲层位于第一区域的部分且远离第一栅极结构的一侧制备氧化物半导体结构，使得氧化物半导体结构与第一源漏极结构的一部分连接；
在氧化物半导体结构和第一源漏极结构远离第一缓冲层的一侧制备第一绝缘层；
在第一绝缘层位于第一区域的部分且远离第一栅极结构的一侧制备第二栅极结构；
在第一绝缘层远离第一缓冲层的一侧制备第二源漏极结构，并使得第二源漏极结构中的一部分与第一源漏极结构的另一部分电连接。
本申请实施例提供的开关器件结构及其制备方法带来的有益技术效果包括：采用低温多晶氧化物器件结构，具有低漏电的优点，可有效降低功耗；在开关器件结构内部，采用第一源漏极结构作为第二源漏极结构与氧化物半导体结构搭接的桥梁，使得电连接第二源漏极结构的过孔不直接接触氧化物半导体结构，这样可以有效避免制程中对氧化物半导体结构的表面造成伤害，或导致氧化物半导体结构成为缺陷态等，可有效提高氧化物半导体结构的稳定性，降低氧化物半导体结构的漏电性，进而降低功耗。
本申请实施例提供的薄膜晶体管膜层及其制备方法、显示面板、显示装置带来的有益技术效果包括：采用LTPS器件和低温多晶氧化物器件相结合的LTPO结构，可以利用LTPS器件响应速度快、开启电流较大的特点，为OLED显示提供电流源，同时可以利用低温多晶氧化物器件低漏电的特点，降低薄膜晶体管膜层的功耗；在低温多晶氧化物器件内部，采用第一源漏极结构作为第二源漏极结构与氧化物半导体结构搭接的桥梁，使得电连接第二源漏极结构的过孔不直接接触氧化物半导体结构，这样可以有效避免制程中对氧化物半导体结构的表面造成伤害，或导致氧化物半导体结构成为缺陷态等，可有效提高氧化物半导体结构的稳定性，降低氧化物半导体结构的漏电性，进而降低功耗。
本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本申请实施例提供的一种开关器件结构的实施方式一的结构示意图；
图2为本申请实施例提供的一种开关器件结构的实施方式二的结构示意图；
图3为本申请实施例提供的一种开关器件结构的实施方式三的结构示意图；
图4为本申请实施例提供的一种薄膜晶体管膜层的结构示意图；
图5为本申请实施例提供的一种开关器件结构的制备方法的流程示意图；
图6为本申请实施例提供的一种开关器件结构的制备方法中，在第一缓冲层上制备氧化物半导体结构的流程示意图；
图7为本申请实施例提供的一种开关器件结构的制备方法中，在第一绝缘层上制备第二栅极结构和第二源漏极结构的流程示意图；
图8为本申请实施例提供的一种开关器件结构的制备方法的展开方法的流程示意图；
图9为本申请实施例提供的一种开关器件结构的制备方法的展开方法中，在基材层的一侧制备依次层叠的第一栅极结构、第一缓冲层和第一源漏极结构后的膜层结构示意图；
图10为本申请实施例提供的一种开关器件结构的制备方法的展开方法中，在第一缓冲层和第一源漏极结构上涂布牺牲层后的膜层结构示意图；
图11为本申请实施例提供的一种开关器件结构的制备方法的展开方法中，在牺牲层上制备光刻胶结构后的膜层结构示意图；
图12为本申请实施例提供的一种开关器件结构的制备方法的展开方法中，以光刻胶结构为掩膜剥离部分牺牲层，以露出第一源漏极结构的一部分和部分第一缓冲层后的膜层结构示意图；
图13为本申请实施例提供的一种开关器件结构的制备方法的展开方法中，在光刻胶结构、露出的一部分第一源漏极结构和露出的部分第一缓冲层上沉积氧化物半导体层后的膜层结构示意图；
图14为本申请实施例提供的一种开关器件结构的制备方法的展开方法中，剥离剩余的牺牲层，得到与第一源漏极结构的一部分接触的氧化物半导体结构后的膜层结构示意图；
图15为本申请实施例提供的一种开关器件结构的制备方法的展开方法中，在第一缓冲层、第一源漏极结构和氧化物半导体结构上沉积第一绝缘层，以及在第一绝缘层上制备第二栅极结构后的膜层结构示意图；
图16为本申请实施例提供的一种薄膜晶体管膜层的制备方法的流程示意图；
图17为本申请实施例提供的一种薄膜晶体管膜层的制备方法中，制备基材层的流程示意图；
图18为本申请实施例提供的一种薄膜晶体管膜层的制备方法中，在第一缓冲层位于第一区域的部分且远离第一栅极结构的一侧制备氧化物半导体结构的流程示意图；
图19为本申请实施例提供的一种薄膜晶体管膜层的制备方法中，在第一绝缘层远离第一缓冲层的一侧制备第二源漏极结构的流程示意图；
图20为本申请实施例提供的一种薄膜晶体管膜层的制备方法的展开方法的流程示意图；
图21为本申请实施例提供的一种薄膜晶体管膜层的制备方法的展开方法中，制备基材层后的膜层结构示意图；
图22为本申请实施例提供的一种薄膜晶体管膜层的制备方法的展开方法中，在基材层位于第一区域的第一部分且远离基材层的一侧制备第一栅极结构，在基材层和第一栅极层结构远离基材层的一侧制备第一缓冲层后的膜层结构示意图；
图23为本申请实施例提供的一种薄膜晶体管膜层的制备方法的展开方法中，在第一缓冲层远离基材层的一侧制备位于第一区域的第一源漏极结构和位于第二区域的多晶硅器件结构的第三源漏极结构，并使得第三源漏极结构与多晶硅结构电连接后的膜层结构示意图；
图24为本申请实施例提供的一种薄膜晶体管膜层的制备方法的展开方法中，在第一缓冲层、第三源漏极结构和第一源漏极结构上涂布牺牲层后的膜层结构示意图；
图25为本申请实施例提供的一种薄膜晶体管膜层的制备方法的展开方法中，在牺牲层上制备光刻胶结构后的膜层结构示意图；
图26为本申请实施例提供的一种薄膜晶体管膜层的制备方法的展开方法中，以光刻胶结构为掩膜剥离部分牺牲层，以露出第一源漏极结构的一部分和部分第一缓冲层后的膜层结构示意图；
图27为本申请实施例提供的一种薄膜晶体管膜层的制备方法的展开方法中，在光刻胶结构、露出的一部分第一源漏极结构和露出的部分第一缓冲层上沉积氧化物半导体层后的膜层结构示意图；
图28为本申请实施例提供的一种薄膜晶体管膜层的制备方法的展开方法中，剥离剩余的牺牲层，得到与第一源漏极结构的一部分接触的氧化物半导体结构后的膜层结构示意图；
图29为本申请实施例提供的一种薄膜晶体管膜层的制备方法的展开方法中，在氧化物半导体结构、第一源漏极结构和第三源漏极结构都远离第一缓冲层的一侧制备第一绝缘层，在第一绝缘层位于第一区域的部分且远离第一栅极结构的一侧制备第二栅极结构后的膜层结构示意图；
图30为本申请实施例提供的一种薄膜晶体管膜层的制备方法的展开方法中，在第一绝缘层远离第一缓冲层的一侧制备第二源漏极结构，并使得第二源漏极结构中位于第一区域的至少一部分与第一源漏极结构的另一部分电连接，第二源漏极结构中位于第二区域的至少另一部分与第三源漏极结构电连接后的膜层结构示意图；
图中：
100-基材层；100a-第一区域；100b-第二区域；
210-第一栅极结构；
220-第一缓冲层；
230-第一源漏极结构；231-第一源极结构；232-第一漏极结构；
240-氧化物半导体结构；
250-第一绝缘层；
260-第二栅极结构；
270-第二绝缘层；
280-第二源漏极结构；281-第二源极结构；282-第二漏极结构；
310-多晶硅结构；
320-第三绝缘层；
330-第三栅极结构；
340-第四绝缘层；
350-第三源漏极结构；
360-平坦层；370-阳极结构；
400-牺牲层；500-光刻胶结构；600-氧化物半导体层。
具体实施方式
下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
首先对本申请涉及的几个名词进行介绍和解释：
LTPS：Low Temperature Poly-Silicon，低温多晶硅器件。
LTPO：低温多晶氧化物器件。LTPO是将LTPS器件和低温多晶氧化物器件设计放置在同一个被控制单元(例如像素)中，LTPS器件用于驱动被控制单元，低温多晶氧化物器件用于开关，也就是在同一个被控制单元中集成了LTPS器件和低温多晶氧化物器件这两种TFT(Thin Film Transistor，薄膜晶体管)器件。
本申请的发明人进行研究发现，有机电致发光显示产品可以采用LTPO的背板驱动电路，即将LTPS器件和低温多晶氧化物器件相结合的背板结构，来实现降低功耗。具体地，用LTPS器件作为OLED元件的驱动TFT，用低温多晶氧化物器件作为开关TFT。这样可以利用LTPS器件响应速度快、开启电流较大的特点，为OLED显示提供电流源；同时可以利用低温多晶氧化物器件低漏电的特点，降低背板驱动电路的功耗。
但是在LTPO结构中，由于整体背板工艺存在一定的兼容性原因，低温多晶氧化物器件中作为沟道的氧化物半导体结构的稳定性不足，这会导致LTPO驱动电路的稳定性不足。例如，位于氧化物半导体结构上层的源漏极结构，是通过与氧化物半导体结构之间的中间膜层上的过孔与氧化物半导体结构实现搭接的。但在对中间膜层刻蚀得到过孔的过程中，刻蚀气体不可避免会接触到氧化物半导体结构的表层。由于中间膜层厚度的不均匀性，或刻蚀工艺中的误差，而极易发生过刻，这将导致对氧化物半导体结构的表面造成伤害，进而会影响氧化物半导体结构的漏电流和稳定性。并且，刻蚀气体中的氧、氯、氟等会进入氧化物半导体结构，导致氧化物半导体结构成为缺陷态，也会影响氧化物半导体结构的漏电流和稳定性。
本申请提供的开关器件结构及其制备方法、薄膜晶体管膜层、显示面板，旨在解决现有技术的如上技术问题。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。
本申请实施例提供了一种开关器件结构，该开关器件结构的结构示意图如图1-图3所示，包括：第一栅极结构210、第一缓冲层220、第一源漏极结构230、氧化物半导体结构240、第一绝缘层250、第二栅极结构260和第二源漏极结构280。
第一栅极结构210位于基材层100的一侧。
第一缓冲层220位于第一栅极结构210和基材层100的一侧。
第一源漏极结构230位于第一缓冲层220远离基材层100的一侧。
氧化物半导体结构240也位于第一缓冲层220远离基材层100的一侧，并与第一源漏极结构230的一部分接触。
第一绝缘层250位于第一源漏极结构230和氧化物半导体结构240远离第一缓冲层220的一侧。
第二栅极结构260位于第一绝缘层250远离第一缓冲层220的一侧。
第二源漏极结构280位于第一绝缘层250远离第一缓冲层220的一侧，且与第一源漏极结构230的另一部分电连接。
在本实施例中，第一栅极结构210、第一源漏极结构230、氧化物半导体结构240、第二栅极结构260和第二源漏极结构280构成了低温多晶氧化物器件结构的主要功能膜层。
本实施例提供的开关器件结构采用低温多晶氧化物器件结构，具有低漏电的优点，可有效降低功耗。在开关器件结构内部，采用第一源漏极结构230作为第二源漏极结构280与氧化物半导体结构240搭接的桥梁，使得电连接第二源漏极结构280的过孔不直接接触氧化物半导体结构240，这样可以有效避免制程中对氧化物半导体结构240的表面造成伤害，或导致氧化物半导体结构240成为缺陷态等，可有效提高氧化物半导体结构240的稳定性，降低氧化物半导体结构240的漏电性，进而降低功耗。
可选地，第一栅极结构210、氧化物半导体结构240和第二栅极结构260在基材层100的投影至少部分重合。
可选地，如图1所示，第二源漏极结构280与第二栅极结构260均可以与第一绝缘层250远离第一缓冲层220的一侧接触。即，第二源漏极结构280与第二栅极结构260同层布置，只需保持相互绝缘即可，例如相互间隔开，可有利于器件膜层的减薄。
可选地，如图2和图3所示，开关器件结构还包括第二绝缘层270，第二绝缘层270位于第二栅极结构260和第一绝缘层250远离第一缓冲层220的一侧。即，第二源漏极结构280与第二栅极结构260不同层布置，第二源漏极结构280与第二栅极结构260通过第二绝缘层270绝缘隔开，有利于提高绝缘性能。
可选地，如图2和图3所示，开关器件结构还包括平坦层360，平坦层360位于第二绝缘层270和第二源漏极结构280远离第一绝缘层250的一侧。平坦层360一方面可以用于第二源漏极结构280的绝缘，另一方面可利于后续膜层的制备。
在一些可能的实施方式中，如图1-图3所示，第一源漏极结构230包括相分离的第一源极结构231和第一漏极结构232。
氧化物半导体结构240，一端与第一源极结构231的一部分连接，另一端与第一漏极结构232的一部分连接。
第二源漏极结构280包括相分离的第二源极结构281和第二漏极结构282。第二源极结构281与第一源极结构231的另一部分电连接，第二漏极结构282与第一漏极结构232的另一部分电连接。
在本实施例中，第一源极结构231作为第二源极结构281与氧化物半导体结构240的一端搭接的桥梁，第一漏极结构232作为第二漏极结构282与氧化物半导体结构240的另一端搭接的桥梁，使得电连接第二源极结构281的过孔、以及电连接第二漏极结构282的过孔均不直接接触氧化物半导体结构240，这样可以有效避免制程中对氧化物半导体结构240的表面造成伤害，或导致氧化物半导体结构240成为缺陷态等，可有效提高氧化物半导体结构240的稳定性，降低氧化物半导体结构240的漏电性，进而降低功耗。
在一些可能的实施方式中，第一源极结构231、第一漏极结构232和至少部分氧化物半导体结构240与第一缓冲层220接触。
可选地，第一源极结构231、第一漏极结构232和全部氧化物半导体结构240均与第一缓冲层220接触，这样有利于器件膜层的减薄。
可选地，如图3所示，氧化物半导体结构240的一端在基材层100的投影与第一源极结构231的一部分在基材层100的投影重合，氧化物半导体结构240的另一端在基材层100的投影与第一漏极结构232的一部分在基材层100的投影重合。这样可以增大氧化物半导体结构240与第一源极结构231以及第一漏极结构232的接触面积，强化电连接的有效性。
可选地，如图3所示，氧化物半导体结构240的一端位于第一源极结构231的一部分远离第一缓冲层220的一侧。这样可以在制备工艺中，制备得到第一源极结构231之后，再制备氧化物半导体结构240，并使氧化物半导体结构240的一端覆盖第一源极结构231的一部分。
可选地，如图3所示，氧化物半导体结构240的另一端位于第一漏极结构232的一部分远离第一缓冲层220的一侧。这样可以在制备工艺中，制备得到第一漏极结构232之后，再制备氧化物半导体结构240，并使氧化物半导体结构240的另一端覆盖第一漏极结构232的一部分。
可选地，氧化物半导体结构240的一端位于第一源极结构231的一部分远离第一缓冲层220的一侧，且，氧化物半导体结构240的另一端位于第一漏极结构232的一部分远离第一缓冲层220的一侧。这样可以在制备工艺中，制备得到第一源极结构231和第一漏极结构232之后，再制备氧化物半导体结构240，并使氧化物半导体结构240的一端覆盖第一源极结构231的一部分，氧化物半导体结构240的另一端覆盖第一漏极结构232的一部分。
基于同一发明构思，本申请实施例提供了一种薄膜晶体管膜层，该薄膜晶体管膜层的结构示意图如图4所示，包括：多晶硅器件结构和如前述各实施例提供的任一种开关器件结构。
多晶硅器件结构包括在基材层100的一侧依次层叠的多晶硅结构310、第三绝缘层320、第三栅极结构330、第四绝缘层340和第三源漏极结构350。
开关器件结构中的第一栅极结构210、第一源漏极结构230、氧化物半导体结构240和第二源漏极结构280的一部分均位于薄膜晶体管膜层的第一区域100a。
多晶硅结构310、第三栅极结构330、第三源漏极结构350和第二源漏极结构280的另一部分均位于薄膜晶体管膜层的第二区域100b。
第三源漏极结构350与多晶硅结构310电连接。
第二源漏极结构280的另一部分与第三源漏极结构350电连接。
在本实施例中，薄膜晶体管膜层采用了多晶硅器件结构和开关器件结构相结合的结构，其中至少多晶硅结构310、第三栅极结构330和第三源漏极结构350构成了LTPS器件结构的主要功能膜层，至少第一栅极结构210、第一源漏极结构230、氧化物半导体结构240和第二源漏极结构280构成了低温多晶氧化物器件结构的主要功能膜层。
即，本实施例提供的薄膜晶体管膜层采用LTPS器件和低温多晶氧化物器件相结合的LTPO结构，可以利用LTPS器件响应速度快、开启电流较大的特点，为OLED显示提供电流源，同时可以利用低温多晶氧化物器件低漏电的特点，降低薄膜晶体管膜层的功耗；在低温多晶氧化物器件内部，采用第一源漏极结构230作为第二源漏极结构280与氧化物半导体结构240搭接的桥梁，使得电连接第二源漏极结构280的过孔不直接接触氧化物半导体结构240，这样可以有效避免制程中对氧化物半导体结构240的表面造成伤害，或导致氧化物半导体结构240成为缺陷态等，可有效提高氧化物半导体结构240的稳定性，降低氧化物半导体结构240的漏电性，进而降低功耗。
本实施例提供的薄膜晶体管膜层采用开关器件结构与多晶硅器件结构的分区排版结构。具体是，开关器件结构的主要功能膜层位于第一区域100a，多晶硅器件结构的主要功能膜层位于第二区域100b。这样容易实现开关器件结构与多晶硅器件结构共享至少部分膜层结构，可以利于实现器件膜层的减薄。
可选地，多晶硅结构310在基材层100的投影与第三栅极结构330在基材层100的投影至少部分重合。
在一些可能的实施方式中，如图4所示，第三源漏极结构350和开关器件结构的第一源漏极结构230均位于第一缓冲层220远离基材层100的一侧，并与第一缓冲层220接触。
在本实施例中，第三源漏极结构350与开关器件结构的第一源漏极结构230可以同层布置，只需保持相互绝缘即可，例如相互间隔开，可有利于器件膜层的减薄；还有利于合并第三源漏极结构350与第一源漏极结构230的制备工艺。例如，在第一缓冲层220远离基材层100的一侧沉积第一源漏极层后，对第一源漏极层图案化，同时得到第三源漏极结构350和第一源漏极结构230。
在一些可能的实施方式中，如图4所示，第三栅极结构330位于第三绝缘层320远离基材层100的一侧。
第四绝缘层340位于第三栅极结构330和第三绝缘层320远离基材层100的一侧。
第一栅极结构210位于第四绝缘层340远离第三绝缘层320的一侧。
第一缓冲层220位于第一栅极层和第四绝缘层340远离第三绝缘层320的一侧。
在本实施例中，第三栅极结构330与第一栅极结构210不同层布置，由第四绝缘层340隔开，有利于进一步保证第三栅极结构330与第一栅极结构210之间的绝缘。
在一些可能的实施方式中，第二源漏极结构280的另一部分中的至少部分用于与阳极层电连接。这样可以实现薄膜晶体管膜层对OLED显示模组的驱动。
在一些可能的实施方式中，基材层100包括第二缓冲层。
可选地，多晶硅结构310位于第二缓冲层的一侧，并与第二缓冲层接触。
基于同一发明构思，本申请实施例提供了一种显示面板，该显示面板包括：依次层叠的如前述各实施例提供的任一种薄膜晶体管膜层、阳极层、发光层和阴极层。
薄膜晶体管膜层的第二源漏极结构280的另一部分中的至少部分与阳极层电连接。
在本实施例中，显示面板中的薄膜晶体管膜层采用LTPS器件和低温多晶氧化物器件相结合的LTPO结构，可以利用LTPS器件响应速度快、开启电流较大的特点，为显示面板的OLED显示模组提供电流源，同时可以利用低温多晶氧化物器件低漏电的特点，降低薄膜晶体管膜层的功耗；在低温多晶氧化物器件内部，采用第一源漏极结构230作为第二源漏极结构280与氧化物半导体结构240搭接的桥梁，使得电连接第二源漏极结构280的过孔不直接接触氧化物半导体结构240，这样可以有效避免制程中对氧化物半导体结构240的表面造成伤害，或导致氧化物半导体结构240成为缺陷态等，可有效提高氧化物半导体结构240的稳定性，降低氧化物半导体结构240的漏电性，进而降低整个显示面板的功耗。
基于同一发明构思，本申请实施例提供了一种显示装置，该显示装置包括：如前述各实施例提供的任一种开关器件结构。或，包括：如前述各实施例提供的任一种薄膜晶体管膜层。或，包括：如前述各实施例提供的任一种显示面板。
可选地，显示装置可以为电视、数码相框、手机、智能手表、平板电脑等，也可以是可穿戴设备(如智能手环、智能手表、VR眼镜等)。
在本实施例中，由于显示装置采用了前述各实施例提供的任一种开关器件结构，或各实施例提供的任一种薄膜晶体管膜层，或各实施例提供的任一种显示面板，其原理和技术效果请参阅前述各实施例，在此不再赘述。
基于同一发明构思，本申请实施例提供了一种开关器件结构的制备方法，该方法的流程示意图如图5所示，包括步骤S101-S104：
S101：在基材层的一侧制备依次层叠的第一栅极结构、第一缓冲层和第一源漏极结构。
S102：在第一缓冲层上制备氧化物半导体结构。氧化物半导体结构与第一源漏极结构的一部分接触。
S103：在第一缓冲层、第一源漏极结构和氧化物半导体结构上沉积第一绝缘层。
S104：在第一绝缘层上制备第二栅极结构和第二源漏极结构。第二源漏极结构与第一源漏极结构的另一部分电连接。
本申请实施例提供的一种开关器件结构的制备方法，可以使得氧化物半导体结构240与第一源漏极结构230的一部分电连接，第二源漏极结构280与第一源漏极结构230的另一部分(即不与氧化物半导体结构240连接的部分)电连接。即采用第一源漏极结构230作为第二源漏极结构280与氧化物半导体结构240搭接的桥梁，使得制备电连接第二源漏极结构280的过孔时，刻蚀气体不会接触到氧化物半导体结构240的表层，这样可以有效避免制程中对氧化物半导体结构240的表面造成伤害，或导致氧化物半导体结构240成为缺陷态等，可有效提高氧化物半导体结构240的稳定性，降低氧化物半导体结构240的漏电性，进而降低功耗。
可选地，第二栅极结构260和第二源漏极结构280可以制备于第一绝缘层250上的同一膜层，只需保持相互绝缘即可，例如相互间隔开，可有利于器件膜层的减薄。例如，制备得到的第二栅极结构260和第二源漏极结构280均与第一绝缘层250远离基材层100的一侧接触。
可选地，第二栅极结构260和第二源漏极结构280也可以制备于第一绝缘层250上的不同膜层，具体将在下文详细说明，在此不赘述。
在一些可能的实施方式中，上述步骤S102中，在第一缓冲层上制备氧化物半导体结构，如图6所示，包括步骤S201-S205：
S201：在第一缓冲层和第一源漏极结构上涂布牺牲层。
S202：在牺牲层上制备光刻胶结构。光刻胶结构的镂空部在基材层的投影与第一源漏极结构的一部分在基材层的投影、以及部分第一缓冲层在基材层的投影，至少部分重合。
S203：以光刻胶结构为掩膜剥离部分牺牲层，以露出第一源漏极结构的一部分，或露出第一源漏极结构的一部分和部分第一缓冲层。
S204：在光刻胶结构和露出的一部分第一源漏极结构上沉积氧化物半导体层。或，在光刻胶结构、露出的一部分第一源漏极结构和露出的部分第一缓冲层上沉积氧化物半导体层。
S205：剥离剩余的牺牲层，得到与第一源漏极结构的一部分接触的氧化物半导体结构。
在本实施例中，利用图案化的光刻胶结构500为掩膜剥离掉部分牺牲层400，使得全面沉积氧化物半导体层600后，部分氧化物半导体层600可以直接沉积到露出的一部分第一源漏极结构230上，即使得该部分氧化物半导体层600与露出的一部分第一源漏极结构230连接，然后通过剥离剩余的牺牲层400，使之前经全面沉积在光刻胶结构500上的部分氧化物半导体层600也跟着一起被剥离掉，剩下的与第一源漏极结构230连接的部分氧化物半导体层600即所需要得到的氧化物半导体结构240。
相比于采用刻蚀工艺对氧化物半导体层600图案化，本实施例采用剥离的工艺对氧化物半导体层600图案化，可以避免因兼容性原因对第一源漏极结构230可能产生的影响，例如刻蚀物质(例如刻蚀液)对第一源漏极结构230可能造成损伤。
在一些可能的实施方式中，上述步骤S104中，在第一绝缘层上制备第二栅极结构和第二源漏极结构，如图7所示，包括步骤S301-S305：
S301：在第一绝缘层上制备第二栅极结构。
S302：在第一绝缘层和第二栅极结构上沉积第二绝缘层。
S303：对第二绝缘层和第一绝缘层进行刻蚀，得到第一通孔；第一通孔露出第一源漏极结构的另一部分的至少局部区域。
S304：在第二绝缘层上以及第一通孔内沉积第二源漏极层。
S305：将第二源漏极层图案化，得到与第一源漏极结构的另一部分电连接的第二源漏极结构。
在本实施例中，第二栅极结构260和第二源漏极结构280制备于第一绝缘层250上的不同膜层。具体地，第二栅极结构260与第二源漏极结构280之间通过第二绝缘层270隔开，有利于进一步提高第二栅极结构260与第二源漏极结构280之间的绝缘性。
对第二绝缘层270和第一绝缘层250刻蚀得到的第一通孔，仅露出部分未于氧化物半导体结构240连接的第一源漏极结构230，这样可避免刻蚀气体与氧化物半导体结构240接触，可以有效避免刻蚀气体对氧化物半导体结构240的表面造成伤害，或导致氧化物半导体结构240成为缺陷态等。
在第二绝缘层270上全面沉积第二源漏极层后，部分第二源漏极层进入第一通孔并与第一通孔内露出的部分第一源漏极结构230接触，从而形成电连接第二源漏极结构280与第一源漏极结构230的过孔。
本申请实施例提供了一种开关器件结构的制备方法的展开方法，该方法的流程示意图如图8所示，包括如下步骤S401-S412：
S401：在基材层的一侧制备依次层叠的第一栅极结构、第一缓冲层和第一源漏极结构。
经过步骤S401得到的膜层结构如图9所示。
可选地，本步骤S401可以先在基材层100的一侧沉积第一栅极层，并图案化得到第一栅极结构210；然后在基材层100和第一栅极结构210远离基材层100的一侧沉积第一缓冲层220；再向第一缓冲层220远离基材层100的一侧沉积第一源漏极层，并图案化得到第一源漏极结构230。
可选地，第一缓冲层220可以采用一氧化硅材质。
S402：在第一缓冲层和第一源漏极结构上涂布牺牲层。
经过步骤S402得到的膜层结构如图10所示。
S403：在牺牲层上制备光刻胶结构。光刻胶结构的镂空部在基材层的投影与第一源漏极结构的一部分在基材层的投影、以及部分第一缓冲层在基材层的投影，至少部分重合。
经过步骤S403得到的膜层结构如图11所示。
可选地，本步骤S403可以是，在牺牲层400远离基材层100的一侧涂覆光刻胶层，经曝光、显影工艺使得光刻胶层图案化，得到光刻胶结构500。
S404：以光刻胶结构为掩膜剥离部分牺牲层，以露出第一源漏极结构的一部分，或露出第一源漏极结构的一部分和部分第一缓冲层。
经过步骤S404得到的膜层结构如图12所示。
可选地，本步骤S404可以是，以光刻胶结构500为掩膜，通过剥离显影液剥离掉部分牺牲层400。经剥离显影后，牺牲层400的边缘处会形成一定的侧向缩进，该侧向缩进有利于后续沉积于第一源漏极结构230上的部分氧化物半导体层600与沉积于光刻胶结构500上的部分氧化物半导体层600发生断裂。
S405：在光刻胶结构和露出的一部分第一源漏极结构上沉积氧化物半导体层。或，在光刻胶结构、露出的一部分第一源漏极结构和露出的部分第一缓冲层上沉积氧化物半导体层。
经过步骤S405得到的膜层结构如图13所示。
由于步骤S404经剥离显影得到的牺牲层400的边缘处具有一定的侧向缩进，因此经本步骤S405得到的氧化物半导体层600中，位于第一源漏极结构230上的部分氧化物半导体层600与位于光刻胶结构500上的部分氧化物半导体层600会发生断裂，该断裂使得剩余的牺牲层400边缘处形成豁口，这可利于剩余的牺牲层400在后续工艺中与剥离显影液接触，以顺利实现对剩余牺牲层400的剥离。
可选地，氧化物半导体层600可以采用IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物)材质。
S406：剥离剩余的牺牲层，得到与第一源漏极结构的一部分接触的氧化物半导体结构。
经过步骤S406得到的膜层结构如图14所示。
经过步骤S402-S406即可实现采用剥离的工艺对氧化物半导体层600图案化，得到用于形成沟道的氧化物半导体结构240。
S407：在第一缓冲层、第一源漏极结构和氧化物半导体结构上沉积第一绝缘层。
可选地，第一绝缘层250可以采用一氧化硅材质。
S408：在第一绝缘层上制备第二栅极结构。
经过步骤S407和S408得到的膜层结构如图15所示。
可选地，本步骤S408可以是，在第一绝缘层250远离基材层100的一侧沉积第二栅极层，并图案化得到第二栅极结构260。
可选地，第二栅极结构260在基材层100的投影与第一栅极结构210在基材层100的投影至少部分重合。
S409：在第一绝缘层和第二栅极结构上沉积第二绝缘层。
S410：对第二绝缘层和第一绝缘层进行刻蚀，得到第一通孔；第一通孔露出第一源漏极结构的另一部分的至少局部区域。
S411：在第二绝缘层上以及第一通孔内沉积第二源漏极层。
S412：将第二源漏极层图案化，得到与第一源漏极结构的另一部分电连接的第二源漏极结构。
经过步骤S409-S412得到的膜层结构如图13所示，即得到本申请实施例提供的一种开关器件结构。
基于同一发明构思，本申请实施例提供了一种薄膜晶体管膜层的制备方法，该方法的流程示意图如图16所示，包括步骤S501-S508：
S501：制备基材层。薄膜晶体管膜层包括第一区域和第二区域。薄膜晶体管膜层中的多晶硅器件结构位于第二区域。
S502：在基材层位于第一区域的第一部分且远离基材层的一侧制备第一栅极结构。
S503：在基材层和第一栅极层结构远离基材层的一侧制备第一缓冲层。
S504：在第一缓冲层位于第一区域的部分且远离基材层的一侧制备第一源漏极结构。
S505：在第一缓冲层位于第一区域的部分且远离第一栅极结构的一侧制备氧化物半导体结构，使得氧化物半导体结构与第一源漏极结构的一部分连接。
S506：在氧化物半导体结构和第一源漏极结构远离第一缓冲层的一侧制备第一绝缘层。
S507：在第一绝缘层位于第一区域的部分且远离第一栅极结构的一侧制备第二栅极结构。
S508：在第一绝缘层远离第一缓冲层的一侧制备第二源漏极结构，并使得第二源漏极结构中的一部分与第一源漏极结构的另一部分电连接。
本申请实施例提供的一种薄膜晶体管膜层的制备方法，在薄膜晶体管膜层的第一区制备得到薄膜晶体管膜层的低温多晶氧化物器件结构，在薄膜晶体管膜层的第二区制备得到多晶硅器件结构，即可以制备得到包括多晶硅器件结构和低温多晶氧化物器件相结合的薄膜晶体管膜层。可以利用LTPS器件响应速度快、开启电流较大的特点，为OLED显示提供电流源，同时可以利用低温多晶氧化物器件低漏电的特点，降低薄膜晶体管膜层的功耗。
在本实施例中，至少制备得到的第一栅极结构210、第一源漏极结构230、氧化物半导体结构240和第二源漏极结构280构成了低温多晶氧化物器件结构的主要功能膜层。在制备低温多晶氧化物器件结构的过程中，可以使得氧化物半导体结构240与第一源漏极结构230的一部分电连接，第二源漏极结构280与第一源漏极结构230的另一部分(即不与氧化物半导体结构240连接的部分)电连接。即采用第一源漏极结构230作为第二源漏极结构280与氧化物半导体结构240搭接的桥梁，使得制备电连接第二源漏极结构280的过孔时，刻蚀气体不会接触到氧化物半导体结构240的表层，这样可以有效避免制程中对氧化物半导体结构240的表面造成伤害，或导致氧化物半导体结构240成为缺陷态等，可有效提高氧化物半导体结构240的稳定性，降低氧化物半导体结构240的漏电性，进而降低功耗。
可选地，第二栅极结构260和第二源漏极结构280可以制备于第一绝缘层250上的同一膜层，只需保持相互绝缘即可，例如相互间隔开，可有利于器件膜层的减薄。例如，制备得到的第二栅极结构260和第二源漏极结构280均与第一绝缘层250远离基材层100的一侧接触。
可选地，第二栅极结构260和第二源漏极结构280也可以制备于第一绝缘层250上的不同膜层，具体将在下文详细说明，在此不赘述。
在一些可能的实施方式中，上述步骤S501中，制备基材层，如图17所示，包括步骤S601-S604：
S601：在第二缓冲层位于第二区域的一侧制备多晶硅器件结构的多晶硅结构。
S602：在多晶硅结构和第二缓冲层的一侧制备第三绝缘层。
S603：在第三绝缘层位于第二区域的部分且远离多晶硅结构的一侧，制备多晶硅器件结构的第三栅极结构。
S604：在第三栅极结构和第三绝缘层远离第二缓冲层的一侧，制备第四绝缘层。
在本实施例中，在第二区域100b制备得到多晶硅器件结构中的多晶硅结构310和第三栅极结构330，并且在多晶硅结构310与第三栅极结构330之间制备第三绝缘层320，以提高多晶硅结构310与第三栅极结构330之间的绝缘性。还在第三栅极结构330上制备第四绝缘层340，用与提高第三栅极结构330与后续导电结构膜层之间的绝缘性。
在一些可能的实施方式中，上述步骤S504中，在第一缓冲层位于第一区域的部分且远离基材层的一侧制备第一源漏极结构的同时，还包括：
在第一缓冲层220位于第二区域100b的部分且远离基材层100的一侧制备多晶硅器件结构的第三源漏极结构350，使得第三源漏极结构350与多晶硅结构310电连接。
在本实施例中，在第一缓冲层220远离基材层100的一侧，同时制备低温多晶氧化物器件结构的第一源漏极结构230、和多晶硅器件结构的第三源漏极结构350，具体是在第一区域100a制备第一源漏极结构230，在第二区域100b制备第三源漏极结构350。这样有利于合并第一源漏极结构230和第三源漏极结构350的制备工艺，缩短制程，同时可以利于第一源漏极结构230和第三源漏极结构350同层布置，利于薄膜晶体管膜层的减薄。
在一些可能的实施方式中，上述步骤S505中，在第一缓冲层位于第一区域的部分且远离第一栅极结构的一侧制备氧化物半导体结构，如图18所示，包括步骤S701-S705：
S701：在第一缓冲层、第三源漏极结构和第一源漏极结构上涂布牺牲层。
S702：在牺牲层上制备光刻胶结构。光刻胶结构的镂空部在基材层的投影与第一源漏极结构的一部分在基材层的投影、以及部分第一缓冲层在基材层的投影，至少部分重合。
S703：以光刻胶结构为掩膜剥离部分牺牲层，以露出第一源漏极结构的一部分，或露出第一源漏极结构的一部分和部分第一缓冲层。
S704：在光刻胶结构和露出的一部分第一源漏极结构上沉积氧化物半导体层。或，在光刻胶结构、露出的一部分第一源漏极结构和露出的部分第一缓冲层上沉积氧化物半导体层。
S705：剥离剩余的牺牲层，得到与第一源漏极结构的一部分接触的氧化物半导体结构。
在本实施例中，利用图案化的光刻胶结构500为掩膜剥离掉部分牺牲层400，使得全面沉积氧化物半导体层600后，部分氧化物半导体层600可以直接沉积到露出的一部分第一源漏极结构230上，即使得该部分氧化物半导体层600与露出的一部分第一源漏极结构230连接，然后通过剥离剩余的牺牲层400，使之前经全面沉积在光刻胶结构500上的部分氧化物半导体层600也跟着一起被剥离掉，剩下的与第一源漏极结构230连接的部分氧化物半导体层600即所需要得到的氧化物半导体结构240。
相比于采用刻蚀工艺对氧化物半导体层600图案化，本实施例采用剥离的工艺对氧化物半导体层600图案化，可以避免因兼容性原因对第一源漏极结构230可能产生的影响，例如刻蚀物质(例如刻蚀液)对第一源漏极结构230可能造成损伤。
在一些可能的实施方式中，上述步骤S506中，在氧化物半导体结构和第一源漏极结构且远离第一缓冲层的一侧制备第一绝缘层，包括：
在氧化物半导体结构240、第一源漏极结构230和第三源漏极结构350都远离第一缓冲层220的一侧制备第一绝缘层250。
在本实施例中，将第一绝缘层250作为第一区域100a的低温多晶氧化物器件结构、与第二区域100b的多晶硅器件结构的共享绝缘膜层，可有利于简化或缩短薄膜晶体管膜层的制程，可有利于薄膜晶体管膜层的减薄。
在一些可能的实施方式中，上述步骤S508中，在第一绝缘层远离第一缓冲层的一侧制备第二源漏极结构，如图19所示，包括步骤S801-S804：
S801：在第一绝缘层和第二栅极结构远离第一绝缘层的一侧制备第二绝缘层。
S802：对第二绝缘层和第一绝缘层进行刻蚀，得到第一通孔和第二通孔；第一通孔露出第一源漏极结构的另一部分的至少局部区域，第二通孔露出至少部分第三源漏极结构。
S803：在第二绝缘层上以及第一通孔内、第二通孔内沉积第二源漏极层。
S804：将第二源漏极层图案化，得到第二源漏极结构。第二源漏极结构的一部分与第一源漏极结构的另一部分电连接，第二源漏极结构的另一部分与第三源漏极结构电连接。
在本实施例中，在第一绝缘层250和第二栅极结构260远离第一绝缘层250的一侧，同时制备低温多晶氧化物器件结构的第二源漏极结构280、和多晶硅器件结构的第三源漏极结构350，这样有利于合并第三源漏极结构350与第一源漏极结构230的制备工艺，缩短制程，同时可以利于第三源漏极结构350与第一源漏极结构230同层布置，利于薄膜晶体管膜层的减薄，只需保持相互绝缘即可，例如图案化时将两者相互间隔开。
本申请实施例提供了一种薄膜晶体管膜层的制备方法的展开方法，薄膜晶体管膜层包括第一区域和第二区域，该方法的流程示意图如图20所示，包括如下步骤S901-S912：
S901：制备基材层。薄膜晶体管膜层包括第一区域和第二区域。
可选地，薄膜晶体管膜层中的多晶硅器件结构位于第二区域。
经过步骤S901得到的膜层结构如图21所示。
可选地，本步骤S901可以先在第二缓冲层位于第二区域100b的一侧制备多晶硅器件结构的多晶硅结构310；接着在多晶硅结构310和第二缓冲层的一侧制备第三绝缘层320；然后在第三绝缘层320位于第二区域100b的部分且远离多晶硅结构310的一侧，制备多晶硅器件结构的第三栅极结构330；再在第三栅极结构330和第三绝缘层320远离第二缓冲层的一侧，制备第四绝缘层340。
可选地，第三绝缘层320全面覆盖薄膜晶体管膜层的第一区域100a和第二区域100b，并与多晶硅结构310和第二缓冲层远离基材层100的一侧均接触。
可选地，第二栅极结构260在基材层100的投影与第一栅极结构210在基材层100的投影至少部分重合。
S902：在基材层位于第一区域的第一部分且远离基材层的一侧制备第一栅极结构，在基材层和第一栅极层结构远离基材层的一侧制备第一缓冲层。
经过步骤S902得到的膜层结构如图22所示。
可选地，本步骤S902可以在第四绝缘层340远离基材层100的一侧沉积第一栅极层；接着对第一栅极层图案化得到低温多晶氧化物器件结构的第一栅极结构210；然后在第四绝缘层340和第一栅极结构210上沉积第一缓冲层220。
可选地，第一缓冲层220全面覆盖薄膜晶体管膜层的第一区域100a和第二区域100b，并与第一栅极结构210和第四绝缘层340远离基材层100的一侧均接触。
可选地，第一缓冲层220可以采用一氧化硅材质。
S903：在第一缓冲层远离基材层的一侧制备位于第一区域的第一源漏极结构和位于第二区域的多晶硅器件结构的第三源漏极结构，并使得第三源漏极结构与多晶硅结构电连接。
经过步骤S903得到的膜层结构如图23所示。
可选地，本步骤S903可以先对第一缓冲层220位于第二区域100b的部分进行刻蚀，得到露出部分多晶硅结构310的第三通孔；然后在第一缓冲层220上和第三通孔内沉积第一源漏极层；接着对第一源漏极层图案化，得到位于第一区域100a的第一源漏极结构230和位于第二区域100b的多晶硅器件结构的第三源漏极结构350，第三源漏极结构350与多晶硅结构310电连接。
可选地，第一源漏极结构230和第三源漏极结构350均与第一缓冲层220远离基材层100的一侧接触。
S904：在第一缓冲层、第三源漏极结构和第一源漏极结构上涂布牺牲层。
经过步骤S904得到的膜层结构如图24所示。
可选地，牺牲层400全面覆盖薄膜晶体管膜层的第一区域100a和第二区域100b，并与第一缓冲层220、第三源漏极结构350和第一源漏极结构230远离基材层100的一侧均接触。
S905：在牺牲层上制备光刻胶结构。光刻胶结构的镂空部在基材层的投影与第一源漏极结构的一部分在基材层的投影、以及部分第一缓冲层在基材层的投影，至少部分重合。
经过步骤S905得到的膜层结构如图25所示。
可选地，本步骤S905可以在牺牲层400上涂覆光刻胶，经曝光、显影工艺使得光刻胶层图案化，得到光刻胶结构500。
可选地，光刻胶全面覆盖薄膜晶体管膜层的第一区域100a和第二区域100b，并与牺牲层400远离基材层100的一侧均接触。
S906：以光刻胶结构为掩膜剥离部分牺牲层，以露出第一源漏极结构的一部分，或露出第一源漏极结构的一部分和部分第一缓冲层。
经过步骤S906得到的膜层结构如图26所示。
可选地，本步骤S906可以以光刻胶结构500为掩膜，通过剥离显影液剥离掉部分牺牲层400。经剥离显影后，牺牲层400的边缘处会形成一定的侧向缩进，该侧向缩进有利于后续沉积于第一源漏极结构230上的部分氧化物半导体层600与沉积于光刻胶结构500上的部分氧化物半导体层600发生断裂。
S907：在光刻胶结构和露出的一部分第一源漏极结构上沉积氧化物半导体层。或，在光刻胶结构、露出的一部分第一源漏极结构和露出的部分第一缓冲层上沉积氧化物半导体层。
经过步骤S907得到的膜层结构如图27所示。
由于步骤S906经剥离显影得到的牺牲层400的边缘处具有一定的侧向缩进，因此经本步骤S907得到的氧化物半导体层600中，位于第一源漏极结构230上的部分氧化物半导体层600与位于光刻胶结构500上的部分氧化物半导体层600会发生断裂，该断裂使得剩余的牺牲层400边缘处形成豁口，这可利于剩余的牺牲层400在后续工艺中与剥离显影液接触，以顺利实现对剩余牺牲层400的剥离。
可选地，氧化物半导体层600可以采用IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物)材质。
S908：剥离剩余的牺牲层，得到与第一源漏极结构的一部分接触的氧化物半导体结构。
经过步骤S908得到的膜层结构如图28所示。
经过步骤S904-S908即可实现采用剥离的工艺对氧化物半导体层600图案化，得到用于形成沟道的氧化物半导体结构240。
S909：在氧化物半导体结构、第一源漏极结构和第三源漏极结构都远离第一缓冲层的一侧制备第一绝缘层，在第一绝缘层位于第一区域的部分且远离第一栅极结构的一侧制备第二栅极结构。
经过步骤S909得到的膜层结构如图29所示。
可选地，第一绝缘层250覆盖薄膜晶体管膜层的第一区域100a和第二区域100b，并与第一缓冲层220、第三源漏极结构350、第一源漏极结构230和氧化物半导体结构240远离基材层100的一侧均接触。
可选地，第一绝缘层250可以采用一氧化硅材质。
可选地，制备第二栅极结构260时，可以先在第一绝缘层250远离基材层100的一侧沉积第二栅极层，接着对第二栅极层图案化，得到位于第一区域100a的低温多晶氧化物器件结构的第二栅极结构260。
S910：在第一绝缘层远离第一缓冲层的一侧制备第二源漏极结构，并使得第二源漏极结构中位于第一区域的至少一部分与第一源漏极结构的另一部分电连接，第二源漏极结构中位于第二区域的至少另一部分与第三源漏极结构电连接。
经过步骤S910得到的膜层结构如图30所示。
可选地，本步骤S910可以先在第一绝缘层250和第二栅极结构260远离第一绝缘层250的一侧沉积第二绝缘层270；接着对第二绝缘层270和第一绝缘层250进行刻蚀，得到第一通孔和第二通孔；第一通孔露出第一源漏极结构230的另一部分的至少局部区域，第二通孔露出至少部分第三源漏极结构350；然后在第二绝缘层270上以及第一通孔内、第二通孔内沉积第二源漏极层；再将第二源漏极层图案化，得到第二源漏极结构280，第二源漏极结构280的一部分与第一源漏极结构230的另一部分电连接，第二源漏极结构280的另一部分与第三源漏极结构350电连接。
可选地，第二绝缘层270与第一绝缘层250和第二栅极结构260远离基材层100的一侧均接触。
S911：在第二绝缘层和第二源漏极结构远离基材层的一侧制作阳极结构。
经过步骤S911得到的膜层结构如图4所示，即得到本申请实施例提供的一种薄膜晶体管膜层。
可选地，本步骤S911可以先在第二绝缘层270和第二源漏极结构280上沉积平坦层360；接着对平坦层360进行刻蚀，得到露出部分第二源漏极结构280的第四通孔，露出的部分第二源漏极结构280与第三源漏极结构350电连接；然后在平坦层360上以及第四通孔内沉积阳极层；再对阳极层图案化，得到与部分第二源漏极结构280电连接的阳极结构370。
应用本申请实施例，至少能够实现如下有益效果：
1、本实施例提供的开关器件结构采用低温多晶氧化物器件结构，具有低漏电的优点，可有效降低功耗。在开关器件结构内部，采用第一源漏极结构230作为第二源漏极结构280与氧化物半导体结构240搭接的桥梁，使得电连接第二源漏极结构280的过孔不直接接触氧化物半导体结构240，这样可以有效避免制程中对氧化物半导体结构240的表面造成伤害，或导致氧化物半导体结构240成为缺陷态等，可有效提高氧化物半导体结构240的稳定性，降低氧化物半导体结构240的漏电性，进而降低功耗。
2、氧化物半导体结构240的一端在基材层100的投影与第一源极结构231的一部分在基材层100的投影重合，氧化物半导体结构240的另一端在基材层100的投影与第一漏极结构232的一部分在基材层100的投影重合。这样可以增大氧化物半导体结构240与第一源极结构231以及第一漏极结构232的接触面积，强化电连接的有效性。
3、本实施例提供的薄膜晶体管膜层采用LTPS器件和低温多晶氧化物器件相结合的LTPO结构，可以利用LTPS器件响应速度快、开启电流较大的特点，为OLED显示提供电流源，同时可以利用低温多晶氧化物器件低漏电的特点，降低薄膜晶体管膜层的功耗；在低温多晶氧化物器件内部，采用第一源漏极结构230作为第二源漏极结构280与氧化物半导体结构240搭接的桥梁，使得电连接第二源漏极结构280的过孔不直接接触氧化物半导体结构240，这样可以有效避免制程中对氧化物半导体结构240的表面造成伤害，或导致氧化物半导体结构240成为缺陷态等，可有效提高氧化物半导体结构240的稳定性，降低氧化物半导体结构240的漏电性，进而降低功耗。
4、第三源漏极结构350与开关器件结构的第一源漏极结构230可以同层布置，只需保持相互绝缘即可，例如相互间隔开，可有利于器件膜层的减薄；还有利于合并第三源漏极结构350与第一源漏极结构230的制备工艺。
5、第三栅极结构330与第一栅极结构210不同层布置，由第四绝缘层340隔开，有利于进一步保证第三栅极结构330与第一栅极结构210之间的绝缘。
6、本实施例提供的显示面板中的薄膜晶体管膜层采用LTPS器件和低温多晶氧化物器件相结合的LTPO结构，可以利用LTPS器件响应速度快、开启电流较大的特点，为显示面板的OLED显示模组提供电流源，同时可以利用低温多晶氧化物器件低漏电的特点，降低薄膜晶体管膜层的功耗；在低温多晶氧化物器件内部，采用第一源漏极结构230作为第二源漏极结构280与氧化物半导体结构240搭接的桥梁，使得电连接第二源漏极结构280的过孔不直接接触氧化物半导体结构240，这样可以有效避免制程中对氧化物半导体结构240的表面造成伤害，或导致氧化物半导体结构240成为缺陷态等，可有效提高氧化物半导体结构240的稳定性，降低氧化物半导体结构240的漏电性，进而降低整个显示面板的功耗。
7、本申请实施例提供的一种开关器件结构的制备方法，可以使得氧化物半导体结构240与第一源漏极结构230的一部分电连接，第二源漏极结构280与第一源漏极结构230的另一部分(即不与氧化物半导体结构240连接的部分)电连接。即采用第一源漏极结构230作为第二源漏极结构280与氧化物半导体结构240搭接的桥梁，使得制备电连接第二源漏极结构280的过孔时，刻蚀气体不会接触到氧化物半导体结构240的表层，这样可以有效避免制程中对氧化物半导体结构240的表面造成伤害，或导致氧化物半导体结构240成为缺陷态等，可有效提高氧化物半导体结构240的稳定性，降低氧化物半导体结构240的漏电性，进而降低功耗。
8、相比于采用刻蚀工艺对氧化物半导体层600图案化，本实施例采用剥离的工艺对氧化物半导体层600图案化，可以避免因兼容性原因对第一源漏极结构230可能产生的影响，例如刻蚀物质(例如刻蚀液)对第一源漏极结构230可能造成损伤。
9、本申请实施例提供的一种薄膜晶体管膜层的制备方法，在薄膜晶体管膜层的第一区制备得到薄膜晶体管膜层的低温多晶氧化物器件结构，在薄膜晶体管膜层的第二区制备得到多晶硅器件结构，即可以制备得到包括多晶硅器件结构和低温多晶氧化物器件相结合的薄膜晶体管膜层。可以利用LTPS器件响应速度快、开启电流较大的特点，为OLED显示提供电流源，同时可以利用低温多晶氧化物器件低漏电的特点，降低薄膜晶体管膜层的功耗。
10、至少制备得到的第一栅极结构210、第一源漏极结构230、氧化物半导体结构240和第二源漏极结构280构成了低温多晶氧化物器件结构的主要功能膜层。在制备低温多晶氧化物器件结构的过程中，可以使得氧化物半导体结构240与第一源漏极结构230的一部分电连接，第二源漏极结构280与第一源漏极结构230的另一部分(即不与氧化物半导体结构240连接的部分)电连接。即采用第一源漏极结构230作为第二源漏极结构280与氧化物半导体结构240搭接的桥梁，使得制备电连接第二源漏极结构280的过孔时，刻蚀气体不会接触到氧化物半导体结构240的表层，这样可以有效避免制程中对氧化物半导体结构240的表面造成伤害，或导致氧化物半导体结构240成为缺陷态等，可有效提高氧化物半导体结构240的稳定性，降低氧化物半导体结构240的漏电性，进而降低功耗。
11、在第一缓冲层220远离基材层100的一侧，同时制备低温多晶氧化物器件结构的第一源漏极结构230、和多晶硅器件结构的第三源漏极结构350，具体是在第一区域100a制备第一源漏极结构230，在第二区域100b制备第三源漏极结构350。这样有利于合并第一源漏极结构230和第三源漏极结构350的制备工艺，缩短制程，同时可以利于第一源漏极结构230和第三源漏极结构350同层布置，利于薄膜晶体管膜层的减薄。
12、在第一绝缘层250和第二栅极结构260远离第一绝缘层250的一侧，同时制备低温多晶氧化物器件结构的第二源漏极结构280、和多晶硅器件结构的第三源漏极结构350，这样有利于合并第三源漏极结构350与第一源漏极结构230的制备工艺，缩短制程，同时可以利于第三源漏极结构350与第一源漏极结构230同层布置，利于薄膜晶体管膜层的减薄，只需保持相互绝缘即可，例如图案化时将两者相互间隔开。
本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。
在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (17)

1.一种开关器件结构，其特征在于，包括：
第一栅极结构，位于基材层的一侧；
第一缓冲层，位于所述第一栅极结构和所述基材层的一侧；
第一源漏极结构，位于所述第一缓冲层远离所述基材层的一侧；
氧化物半导体结构，也位于所述第一缓冲层远离所述基材层的一侧，并与所述第一源漏极结构的一部分接触；
第一绝缘层，位于所述第一源漏极结构和所述氧化物半导体结构远离所述第一缓冲层的一侧；
第二栅极结构，位于所述第一绝缘层远离所述第一缓冲层的一侧；
第二源漏极结构，位于所述第一绝缘层远离所述第一缓冲层的一侧，且与所述第一源漏极结构的另一部分电连接；
所述第一源漏极结构包括相分离的第一源极结构和第一漏极结构；
所述氧化物半导体结构，一端与所述第一源极结构的一部分连接，另一端与所述第一漏极结构的一部分连接；
所述第二源漏极结构包括相分离的第二源极结构和第二漏极结构；所述第二源极结构与所述第一源极结构的另一部分电连接，所述第二漏极结构与所述第一漏极结构的另一部分电连接。
2.根据权利要求1所述的开关器件结构，其特征在于，所述第一源极结构、所述第一漏极结构和至少部分所述氧化物半导体结构与所述第一缓冲层接触；
和/或，所述氧化物半导体结构的一端在所述基材层的投影与所述第一源极结构的一部分在所述基材层的投影重合，所述氧化物半导体结构的另一端在所述基材层的投影与所述第一漏极结构的一部分在所述基材层的投影重合。
3.根据权利要求2所述的开关器件结构，其特征在于，所述氧化物半导体结构的一端位于所述第一源极结构的一部分远离所述第一缓冲层的一侧；
和/或，所述氧化物半导体结构的另一端位于所述第一漏极结构的一部分远离所述第一缓冲层的一侧。
4.一种薄膜晶体管膜层，其特征在于，包括：多晶硅器件结构和如权利要求1-3中任一项所述的开关器件结构；
所述多晶硅器件结构包括在基材层的一侧依次层叠的多晶硅结构、第三绝缘层、第三栅极结构、第四绝缘层和第三源漏极结构；
所述开关器件结构中的第一栅极结构、第一源漏极结构、氧化物半导体结构和第二源漏极结构的一部分均位于所述薄膜晶体管膜层的第一区域；
所述多晶硅结构、所述第三栅极结构、所述第三源漏极结构和所述第二源漏极结构的另一部分均位于所述薄膜晶体管膜层的第二区域；
所述第三源漏极结构与所述多晶硅结构电连接；
所述第二源漏极结构的另一部分与所述第三源漏极结构电连接。
5.根据权利要求4所述的薄膜晶体管膜层，其特征在于，所述第三源漏极结构和所述开关器件结构的第一源漏极结构均位于第一缓冲层远离所述基材层的一侧，并与所述第一缓冲层接触。
6.根据权利要求4所述的薄膜晶体管膜层，其特征在于，所述第三栅极结构位于所述第三绝缘层远离所述基材层的一侧；
所述第四绝缘层位于所述第三栅极结构和所述第三绝缘层远离所述基材层的一侧；
所述第一栅极结构位于所述第四绝缘层远离所述第三绝缘层的一侧；
所述第一缓冲层位于所述第一栅极结构和所述第四绝缘层远离所述第三绝缘层的一侧。
7.根据权利要求4-6中任一项所述的薄膜晶体管膜层，其特征在于，所述第二源漏极结构的另一部分中的至少部分用于与阳极层电连接；
和/或，所述基材层包括第二缓冲层。
8.一种显示面板，其特征在于，包括：依次层叠的如权利要求4-7中任一项所述的薄膜晶体管膜层、阳极层、发光层和阴极层；
所述薄膜晶体管膜层的第二源漏极结构的另一部分中的至少部分与所述阳极层电连接。
9.一种显示装置，其特征在于，包括：如权利要求1-3中任一项所述的开关器件结构；或，包括：如权利要求4-7中任一项所述的薄膜晶体管膜层；或，包括：如权利要求8所述的显示面板。
10.一种开关器件结构的制备方法，其特征在于，包括：
在基材层的一侧制备依次层叠的第一栅极结构、第一缓冲层和第一源漏极结构；
在所述第一缓冲层上制备氧化物半导体结构；所述氧化物半导体结构与所述第一源漏极结构的一部分接触；
在所述第一缓冲层、所述第一源漏极结构和所述氧化物半导体结构上沉积第一绝缘层；
在所述第一绝缘层上制备第二栅极结构和第二源漏极结构；所述第二源漏极结构与所述第一源漏极结构的另一部分电连接；
所述在所述第一绝缘层上制备第二栅极结构和第二源漏极结构，包括：
在所述第一绝缘层上制备第二栅极结构；
在所述第一绝缘层和所述第二栅极结构上沉积第二绝缘层；
对所述第二绝缘层和所述第一绝缘层进行刻蚀，得到第一通孔；所述第一通孔露出所述第一源漏极结构的另一部分的至少局部区域；
在所述第二绝缘层上以及所述第一通孔内沉积第二源漏极层；
将所述第二源漏极层图案化，得到与所述第一源漏极结构的另一部分电连接的第二源漏极结构。
11.根据权利要求10所述的制备方法，其特征在于，所述在所述第一缓冲层上制备氧化物半导体结构，包括：
在所述第一缓冲层和所述第一源漏极结构上涂布牺牲层；
在所述牺牲层上制备光刻胶结构；所述光刻胶结构的镂空部在所述基材层的投影与所述第一源漏极结构的一部分在所述基材层的投影、以及部分所述第一缓冲层在所述基材层的投影，至少部分重合；
以所述光刻胶结构为掩膜剥离部分所述牺牲层，以露出所述第一源漏极结构的一部分，或露出所述第一源漏极结构的一部分和部分所述第一缓冲层；
在所述光刻胶结构和露出的一部分所述第一源漏极结构上沉积氧化物半导体层；或，在所述光刻胶结构、露出的一部分所述第一源漏极结构和露出的部分所述第一缓冲层上沉积氧化物半导体层；
剥离剩余的所述牺牲层，得到与所述第一源漏极结构的一部分接触的氧化物半导体结构。
12.一种薄膜晶体管膜层的制备方法，其特征在于，包括：
制备基材层；所述薄膜晶体管膜层包括第一区域和第二区域；所述薄膜晶体管膜层中的多晶硅器件结构位于所述第二区域；
在所述基材层位于所述第一区域的第一部分且远离所述基材层的一侧制备第一栅极结构；
在所述基材层和所述第一栅极结构远离所述基材层的一侧制备第一缓冲层；
在所述第一缓冲层位于所述第一区域的部分且远离所述基材层的一侧制备第一源漏极结构；
在所述第一缓冲层位于所述第一区域的部分且远离所述第一栅极结构的一侧制备氧化物半导体结构，使得所述氧化物半导体结构与所述第一源漏极结构的一部分连接；
在所述氧化物半导体结构和所述第一源漏极结构远离所述第一缓冲层的一侧制备第一绝缘层；
在所述第一绝缘层位于所述第一区域的部分且远离所述第一栅极结构的一侧制备第二栅极结构；
在所述第一绝缘层远离所述第一缓冲层的一侧制备第二源漏极结构，并使得所述第二源漏极结构中的一部分与所述第一源漏极结构的另一部分电连接。
13.根据权利要求12所述的制备方法，其特征在于，在所述第一缓冲层位于所述第一区域的部分且远离所述基材层的一侧制备第一源漏极结构的同时，还包括：
在所述第一缓冲层位于所述第二区域的部分且远离所述基材层的一侧制备所述多晶硅器件结构的第三源漏极结构，使得所述第三源漏极结构与所述多晶硅器件结构电连接。
14.根据权利要求13所述的制备方法，其特征在于，所述在所述第一缓冲层位于所述第一区域的部分且远离所述第一栅极结构的一侧制备氧化物半导体结构，包括：
在所述第一缓冲层、所述第三源漏极结构和所述第一源漏极结构上涂布牺牲层；
在所述牺牲层上制备光刻胶结构；所述光刻胶结构的镂空部在所述基材层的投影与所述第一源漏极结构的一部分在所述基材层的投影、以及部分所述第一缓冲层在所述基材层的投影，至少部分重合；
以所述光刻胶结构为掩膜剥离部分所述牺牲层，以露出所述第一源漏极结构的一部分，或露出所述第一源漏极结构的一部分和部分所述第一缓冲层；
在所述光刻胶结构和露出的一部分所述第一源漏极结构上沉积氧化物半导体层；或，在所述光刻胶结构、露出的一部分所述第一源漏极结构和露出的部分所述第一缓冲层上沉积氧化物半导体层；
剥离剩余的所述牺牲层，得到与所述第一源漏极结构的一部分接触的氧化物半导体结构。
15.根据权利要求14所述的制备方法，其特征在于，所述在所述氧化物半导体结构和所述第一源漏极结构且远离所述第一缓冲层的一侧制备第一绝缘层，包括：
在所述氧化物半导体结构、所述第一源漏极结构和所述第三源漏极结构都远离所述第一缓冲层的一侧制备所述第一绝缘层。
16.根据权利要求15所述的制备方法，其特征在于，所述在所述第一绝缘层远离所述第一缓冲层的一侧制备第二源漏极结构，包括：
在所述第一绝缘层和所述第二栅极结构远离所述第一绝缘层的一侧制备第二绝缘层；
对所述第二绝缘层和所述第一绝缘层进行刻蚀，得到第一通孔和第二通孔；所述第一通孔露出所述第一源漏极结构的另一部分的至少局部区域，所述第二通孔露出至少部分所述第三源漏极结构；
在所述第二绝缘层上以及所述第一通孔内、所述第二通孔内沉积第二源漏极层；
将所述第二源漏极层图案化，得到第二源漏极结构；所述第二源漏极结构的一部分与所述第一源漏极结构的另一部分电连接，所述第二源漏极结构的另一部分与所述第三源漏极结构电连接。
17.根据权利要求12-16中任一项所述的制备方法，其特征在于，所述制备基材层，包括：
在第二缓冲层位于所述第二区域的一侧制备所述多晶硅器件结构的多晶硅结构；
在所述多晶硅结构和所述第二缓冲层的一侧制备第三绝缘层；
在所述第三绝缘层位于所述第二区域的部分且远离所述多晶硅结构的一侧，制备所述多晶硅器件结构的第三栅极结构；
在所述第三栅极结构和所述第三绝缘层远离所述第二缓冲层的一侧，制备第四绝缘层。
CN202011388074.9A 2020-12-01 2020-12-01 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板 Active CN112530978B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011388074.9A CN112530978B (zh) 2020-12-01 2020-12-01 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
US17/381,121 US20220173349A1 (en) 2020-12-01 2021-07-20 Switching device structure and method for preparing same, thin film transistor film layer and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011388074.9A CN112530978B (zh) 2020-12-01 2020-12-01 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板

Publications (2)

Publication Number Publication Date
CN112530978A CN112530978A (zh) 2021-03-19
CN112530978B true CN112530978B (zh) 2024-02-13

Family

ID=74996282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011388074.9A Active CN112530978B (zh) 2020-12-01 2020-12-01 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板

Country Status (2)

Country Link
US (1) US20220173349A1 (zh)
CN (1) CN112530978B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107706243A (zh) * 2017-09-20 2018-02-16 武汉华星光电半导体显示技术有限公司 低温多晶硅薄膜晶体管及其制备方法和阵列基板
CN108493198A (zh) * 2018-04-11 2018-09-04 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光二极管显示装置
CN109244082A (zh) * 2018-08-30 2019-01-18 天马微电子股份有限公司 显示面板及其制备方法、显示装置
CN109509775A (zh) * 2018-11-19 2019-03-22 云谷（固安）科技有限公司 一种有机电致发光显示面板及制作方法、显示装置
CN109545836A (zh) * 2018-12-13 2019-03-29 武汉华星光电半导体显示技术有限公司 一种oled显示装置及其制作方法
CN109920845A (zh) * 2019-03-20 2019-06-21 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
CN110634888A (zh) * 2019-09-25 2019-12-31 武汉华星光电技术有限公司 阵列基板及其制备方法、显示装置
CN110729312A (zh) * 2019-11-28 2020-01-24 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN110752235A (zh) * 2019-10-28 2020-02-04 合肥维信诺科技有限公司 阵列基板的制作方法及阵列基板
CN110993613A (zh) * 2019-11-27 2020-04-10 武汉华星光电技术有限公司 阵列基板及其制造方法
CN111081721A (zh) * 2019-12-31 2020-04-28 厦门天马微电子有限公司 显示面板及显示装置
CN111863841A (zh) * 2020-07-30 2020-10-30 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN111863837A (zh) * 2020-07-13 2020-10-30 武汉华星光电半导体显示技术有限公司 阵列基板和显示面板

Family Cites Families (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177097A (ja) * 1999-12-10 2001-06-29 Koninkl Philips Electronics Nv 薄膜トランジスタ及びその製造方法
US6791144B1 (en) * 2000-06-27 2004-09-14 International Business Machines Corporation Thin film transistor and multilayer film structure and manufacturing method of same
JP5028723B2 (ja) * 2001-08-16 2012-09-19 奇美電子股▲ふん▼有限公司 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを含むアレイ基板、表示装置および該表示装置の駆動方式
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005108930A (ja) * 2003-09-29 2005-04-21 Sony Corp 薄膜トランジスタの製造方法および薄膜トランジスタ
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
CN101278403B (zh) * 2005-10-14 2010-12-01 株式会社半导体能源研究所 半导体器件及其制造方法
WO2007142167A1 (en) * 2006-06-02 2007-12-13 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
US20080296567A1 (en) * 2007-06-04 2008-12-04 Irving Lyn M Method of making thin film transistors comprising zinc-oxide-based semiconductor materials
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
KR100963026B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
TWI831050B (zh) * 2008-11-07 2024-02-01 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
WO2010071034A1 (en) * 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
JP5796760B2 (ja) * 2009-07-29 2015-10-21 Ｎｌｔテクノロジー株式会社 トランジスタ回路
KR101851926B1 (ko) * 2009-09-04 2018-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
WO2011027656A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101949670B1 (ko) * 2009-10-09 2019-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102286284B1 (ko) * 2009-11-06 2021-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101638977B1 (ko) * 2009-11-13 2016-07-12 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR20120106950A (ko) * 2009-11-13 2012-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제작 방법 및 트랜지스터
WO2011068033A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20110227082A1 (en) * 2010-03-19 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN106098788B (zh) * 2010-04-02 2020-10-16 株式会社半导体能源研究所 半导体装置
KR101854421B1 (ko) * 2010-04-23 2018-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101877377B1 (ko) * 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8624239B2 (en) * 2010-05-20 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20120032172A1 (en) * 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI471946B (zh) * 2010-11-17 2015-02-01 Innolux Corp 薄膜電晶體
US20120178224A1 (en) * 2011-01-12 2012-07-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5982125B2 (ja) * 2011-01-12 2016-08-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101900525B1 (ko) * 2011-03-18 2018-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 반도체 장치, 및 반도체 장치의 제작 방법
KR101878731B1 (ko) * 2011-12-06 2018-07-17 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN102651403A (zh) * 2012-04-16 2012-08-29 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和显示面板
WO2013183495A1 (ja) * 2012-06-08 2013-12-12 シャープ株式会社 半導体装置およびその製造方法
FR2998580B1 (fr) * 2012-11-26 2016-10-21 Institut De Rech Pour Le Developpement Ird Marqueurs moleculaires et methodes pour l'identification des genotypes de palmier dattier
KR102207063B1 (ko) * 2012-12-12 2021-01-25 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
JP6329762B2 (ja) * 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
JP2015195327A (ja) * 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
WO2014200190A1 (ko) * 2013-06-11 2014-12-18 경희대학교 산학협력단 디스플레이 장치의 화소 소자로 사용되는 산화물 반도체 트랜지스터 및 이의 제조 방법
CN103367165A (zh) * 2013-07-01 2013-10-23 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板及显示器
CN103456795A (zh) * 2013-09-02 2013-12-18 合肥京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
WO2015053010A1 (ja) * 2013-10-11 2015-04-16 シャープ株式会社 半導体装置
KR102227474B1 (ko) * 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
CN103579115B (zh) * 2013-11-11 2015-11-25 京东方科技集团股份有限公司 互补式薄膜晶体管及其制备方法、阵列基板、显示装置
KR20150061302A (ko) * 2013-11-27 2015-06-04 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
CN103715196B (zh) * 2013-12-27 2015-03-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
WO2015108110A1 (ja) * 2014-01-15 2015-07-23 株式会社神戸製鋼所 薄膜トランジスタ
JP6523695B2 (ja) * 2014-02-05 2019-06-05 株式会社半導体エネルギー研究所 半導体装置
JP2015188062A (ja) * 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
US9040368B1 (en) * 2014-04-11 2015-05-26 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin film transistor and method of making the same
CN104409362A (zh) * 2014-11-13 2015-03-11 京东方科技集团股份有限公司 一种薄膜晶体管和阵列基板的制作方法及相应装置
CN104332477B (zh) * 2014-11-14 2017-05-17 京东方科技集团股份有限公司 薄膜晶体管组件、阵列基板及其制作方法、和显示装置
KR102287013B1 (ko) * 2014-11-25 2021-08-06 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
CN107004722A (zh) * 2014-12-10 2017-08-01 株式会社半导体能源研究所 半导体装置及其制造方法
US20160204134A1 (en) * 2015-01-13 2016-07-14 Shenzhen China Star Optoelectronics Technology Co. Ltd. An Array Substrate Manufacturing Method, An Array Substrate And A Display Panel
US9761732B2 (en) * 2015-02-25 2017-09-12 Snaptrack Inc. Tunnel thin film transistor with hetero-junction structure
CN104716196B (zh) * 2015-03-18 2017-08-08 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN104900653B (zh) * 2015-04-14 2017-12-29 深圳市华星光电技术有限公司 Tft布局结构
US10020354B2 (en) * 2015-04-17 2018-07-10 Apple Inc. Organic light-emitting diode displays with silicon and semiconducting oxide thin-film transistors
CN105097941B (zh) * 2015-05-28 2019-02-26 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示装置
US10140940B2 (en) * 2015-07-24 2018-11-27 Japan Display Inc. Display device
US10115828B2 (en) * 2015-07-30 2018-10-30 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
US10439069B2 (en) * 2015-08-10 2019-10-08 Nlt Technologies, Ltd. Optical sensor element and photoelectric conversion device
WO2017029576A1 (en) * 2015-08-19 2017-02-23 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN106558593B (zh) * 2015-09-18 2019-12-17 鸿富锦精密工业（深圳）有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法
KR102465559B1 (ko) * 2015-12-28 2022-11-11 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
CN105575893A (zh) * 2016-01-05 2016-05-11 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
CN105514120B (zh) * 2016-01-21 2018-07-20 京东方科技集团股份有限公司 一种双栅tft阵列基板及其制造方法和显示装置
US10424672B2 (en) * 2016-02-19 2019-09-24 Silicon Display Technology Oxide semiconductor transistor
US20190081077A1 (en) * 2016-03-15 2019-03-14 Sharp Kabushiki Kaisha Active matrix substrate
US10468434B2 (en) * 2016-04-08 2019-11-05 Innolux Corporation Hybrid thin film transistor structure, display device, and method of making the same
US20170294459A1 (en) * 2016-04-08 2017-10-12 Innolux Corporation Display device
US10141387B2 (en) * 2016-04-08 2018-11-27 Innolux Corporation Display device
CN105938800A (zh) * 2016-07-01 2016-09-14 深圳市华星光电技术有限公司 薄膜晶体管的制造方法及阵列基板的制造方法
JP2018022879A (ja) * 2016-07-20 2018-02-08 株式会社リコー 電界効果型トランジスタ、及びその製造方法、並びに表示素子、画像表示装置、及びシステム
KR102626961B1 (ko) * 2016-07-27 2024-01-17 엘지디스플레이 주식회사 하이브리드 타입의 박막 트랜지스터 및 이를 이용한 유기발광 표시장치
JP2018049919A (ja) * 2016-09-21 2018-03-29 株式会社ジャパンディスプレイ 表示装置
KR20180041793A (ko) * 2016-10-14 2018-04-25 삼성디스플레이 주식회사 유기 발광 표시 장치
CN108022832A (zh) * 2016-11-01 2018-05-11 京东方科技集团股份有限公司 电极的制作方法、薄膜晶体管及其制作方法、相关基板
JP2018074076A (ja) * 2016-11-02 2018-05-10 株式会社ジャパンディスプレイ 表示装置
JP6822114B2 (ja) * 2016-12-13 2021-01-27 天馬微電子有限公司 表示装置、トランジスタ回路及び薄膜トランジスタの駆動方法
CN106783921A (zh) * 2016-12-22 2017-05-31 深圳市华星光电技术有限公司 有机发光显示面板及其制作方法
JP2018125340A (ja) * 2017-01-30 2018-08-09 株式会社ジャパンディスプレイ 表示装置
US10950705B2 (en) * 2017-02-15 2021-03-16 Sharp Kabushiki Kaisha Active matrix substrate
JP2018170325A (ja) * 2017-03-29 2018-11-01 株式会社ジャパンディスプレイ 表示装置
JP2018170324A (ja) * 2017-03-29 2018-11-01 株式会社ジャパンディスプレイ 表示装置
CN106876481B (zh) * 2017-05-04 2020-11-03 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制造方法、阵列基板、显示装置
CN107068772B (zh) * 2017-05-11 2019-10-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法
US10290666B2 (en) * 2017-05-12 2019-05-14 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Thin film transistor (TFT) array substrates and manufacturing methods thereof
CN110692125B (zh) * 2017-05-31 2023-10-27 夏普株式会社 有源矩阵基板及其制造方法
US10566401B2 (en) * 2017-06-28 2020-02-18 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor array substrate and preparing method therefor, and OLED display device
KR102519087B1 (ko) * 2017-06-30 2023-04-05 엘지디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN107452808B (zh) * 2017-07-04 2021-10-22 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
KR102434909B1 (ko) * 2017-08-04 2022-08-19 엘지디스플레이 주식회사 박막 트랜지스터, 그의 제조방법, 및 그를 포함한 표시장치
EP3485513A4 (en) * 2017-09-29 2020-07-29 Boe Technology Group Co. Ltd. NETWORK SUBSTRATE, DISPLAY APPARATUS AND METHOD OF MANUFACTURING NETWORK SUBSTRATE
KR102414276B1 (ko) * 2017-11-16 2022-06-29 삼성디스플레이 주식회사 표시 장치
CN108110060A (zh) * 2017-12-12 2018-06-01 合肥京东方显示技术有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN108231795B (zh) * 2018-01-02 2020-06-30 京东方科技集团股份有限公司 阵列基板、制作方法、显示面板及显示装置
CN108281488B (zh) * 2018-01-03 2021-07-27 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示装置
JP2019129281A (ja) * 2018-01-26 2019-08-01 株式会社ジャパンディスプレイ 表示装置及びその製造方法
CN108288621B (zh) * 2018-03-09 2021-01-26 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示面板
JP2020027133A (ja) * 2018-08-09 2020-02-20 株式会社ジャパンディスプレイ 表示装置
CN109817646B (zh) * 2019-02-21 2022-02-08 合肥鑫晟光电科技有限公司 基板、显示面板及基板的制备方法
KR102188398B1 (ko) * 2019-03-14 2020-12-08 경희대학교 산학협력단 산화물 반도체 박막 트랜지스터의 제조 방법
CN110211974B (zh) * 2019-06-12 2022-05-24 厦门天马微电子有限公司 一种阵列基板、显示面板及阵列基板的制造方法
US12096656B2 (en) * 2019-06-12 2024-09-17 Xiamen Tianma Micro-Electronics Co., Ltd. Array substrate and manufacturing method thereof, and display panel
KR20210004795A (ko) * 2019-07-04 2021-01-13 엘지디스플레이 주식회사 디스플레이 장치
CN110416313A (zh) * 2019-07-19 2019-11-05 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板及其制作方法
KR20210078003A (ko) * 2019-12-18 2021-06-28 엘지디스플레이 주식회사 디스플레이 장치
CN118660510A (zh) * 2019-12-31 2024-09-17 乐金显示有限公司 具有基板孔的显示设备
US11296163B2 (en) * 2020-05-27 2022-04-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel and OLED display device
JP2021192406A (ja) * 2020-06-05 2021-12-16 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US11895870B2 (en) * 2020-07-17 2024-02-06 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device
CN114788000A (zh) * 2020-09-22 2022-07-22 京东方科技集团股份有限公司 显示基板、显示面板及显示装置
CN112435962B (zh) * 2020-11-24 2024-05-17 京东方科技集团股份有限公司 显示基板的制备方法、显示基板和显示装置
KR20220094259A (ko) * 2020-12-28 2022-07-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN114203787A (zh) * 2021-12-10 2022-03-18 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法
JP2023177592A (ja) * 2022-06-02 2023-12-14 株式会社ジャパンディスプレイ 半導体装置、および表示装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107706243A (zh) * 2017-09-20 2018-02-16 武汉华星光电半导体显示技术有限公司 低温多晶硅薄膜晶体管及其制备方法和阵列基板
CN108493198A (zh) * 2018-04-11 2018-09-04 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光二极管显示装置
CN109244082A (zh) * 2018-08-30 2019-01-18 天马微电子股份有限公司 显示面板及其制备方法、显示装置
CN109509775A (zh) * 2018-11-19 2019-03-22 云谷（固安）科技有限公司 一种有机电致发光显示面板及制作方法、显示装置
CN109545836A (zh) * 2018-12-13 2019-03-29 武汉华星光电半导体显示技术有限公司 一种oled显示装置及其制作方法
CN109920845A (zh) * 2019-03-20 2019-06-21 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
CN110634888A (zh) * 2019-09-25 2019-12-31 武汉华星光电技术有限公司 阵列基板及其制备方法、显示装置
CN110752235A (zh) * 2019-10-28 2020-02-04 合肥维信诺科技有限公司 阵列基板的制作方法及阵列基板
CN110993613A (zh) * 2019-11-27 2020-04-10 武汉华星光电技术有限公司 阵列基板及其制造方法
CN110729312A (zh) * 2019-11-28 2020-01-24 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN111081721A (zh) * 2019-12-31 2020-04-28 厦门天马微电子有限公司 显示面板及显示装置
CN111863837A (zh) * 2020-07-13 2020-10-30 武汉华星光电半导体显示技术有限公司 阵列基板和显示面板
CN111863841A (zh) * 2020-07-30 2020-10-30 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Also Published As

Publication number Publication date
US20220173349A1 (en) 2022-06-02
CN112530978A (zh) 2021-03-19

Similar Documents

Publication Publication Date Title
CN110649043B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
EP3242325B1 (en) Display substrate, manufacturing method thereof and display panel
CN111180496B (zh) 显示基板及其制备方法、显示面板及显示装置
US10665659B2 (en) Double-sided display panel, manufacturing method thereof and display device
CN103413812B (zh) 阵列基板及其制备方法、显示装置
JP2022003398A (ja) 表示装置
US10700143B2 (en) Touch display substrate, touch display apparatus having the same, pixel arrangement, and fabricating method thereof
TWI606283B (zh) 顯示裝置
US11216096B2 (en) Touch display panel, method of manufacturing the same, method of driving the same, and touch display device
CN110299322B (zh) 一种显示基板及其制作方法、显示装置
CN113345929A (zh) 显示基板及其制备方法、显示装置
CN109863598A (zh) 阵列基板、显示装置和制造阵列基板的方法
CN112310323A (zh) 一种显示面板及其制备方法、显示装置
JP2006093656A (ja) 低分子有機半導体物質を利用する液晶表示装置及びその製造方法
CN107910351B (zh) Tft基板的制作方法
CN113327940B (zh) 显示面板及其制作方法、显示装置
CN112530978B (zh) 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
CN114743994A (zh) 阵列基板、显示面板及显示终端
US20220344448A1 (en) Display Substrate and Preparation Method Thereof, and Display Apparatus
CN112119498B (zh) 制造阵列基板的方法、阵列基板、显示设备
CN110783368B (zh) 显示面板及其制造方法、显示终端
CN111668236A (zh) 阵列基板及其制备方法
CN113690248B (zh) 阵列基板的制备方法、阵列基板和显示装置
US20240379062A1 (en) Display Substrate, Manufacturing Method Therefor, and Display Apparatus
CN101097370B (zh) 液晶显示器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant