CN111599753A - 一种薄晶圆散热片及其制作工艺 - Google Patents

一种薄晶圆散热片及其制作工艺 Download PDF

Info

Publication number
CN111599753A
CN111599753A CN202010478956.8A CN202010478956A CN111599753A CN 111599753 A CN111599753 A CN 111599753A CN 202010478956 A CN202010478956 A CN 202010478956A CN 111599753 A CN111599753 A CN 111599753A
Authority
CN
China
Prior art keywords
wafer
layer
etching
photoresist
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010478956.8A
Other languages
English (en)
Other versions
CN111599753B (zh
Inventor
严立巍
李景贤
陈政勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shaoxing Tongxincheng Integrated Circuit Co ltd
Original Assignee
Shaoxing Tongxincheng Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shaoxing Tongxincheng Integrated Circuit Co ltd filed Critical Shaoxing Tongxincheng Integrated Circuit Co ltd
Priority to CN202010478956.8A priority Critical patent/CN111599753B/zh
Publication of CN111599753A publication Critical patent/CN111599753A/zh
Application granted granted Critical
Publication of CN111599753B publication Critical patent/CN111599753B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Dicing (AREA)

Abstract

本发明公开了一种薄晶圆散热片及其制作工艺，属于晶片生产技术领域，包括以下步骤：S1：在完成晶圆正面工艺之后，使用粘合剂将晶圆正面与玻璃载板键合；S2：在晶圆背面进行研磨和刻蚀；S3：涂布光阻剂，进行黄光工艺和离子注入工艺；S4：生成附着层和阻挡层；S5：在阻挡层上生成铜种子层；S6：进行黄光工艺，显影生成掩膜板图案；S7：进行电化学电镀工艺，在铜种子层上电镀上厚铜膜；S8：去除光阻层；S9：刻去除晶粒间切割道上的铜、镍、钛的金属层；S10：蚀刻晶粒间的切割道；S11：清洗残留物及聚合物；S12：附着在蓝膜框架上；S13：将玻璃载板从晶圆上移除；S14：清洗粘合剂；本方案解决了现有技术中无法在薄晶圆上布置足够厚度的散热片的问题。

Description

一种薄晶圆散热片及其制作工艺
技术领域
本发明涉及晶片生产技术领域，更具体地说，涉及一种薄晶圆散热片及其制作工艺。
背景技术
半导体技术按照摩尔定理的发展，集成电路的密度越来越高，尺寸越来越小。所有集成电路在工作时都会发热，随着元件温度的提高，半导体元器件性能将会下降，甚至造成芯片损害。在一般电气电路中，电路的功耗较小，在正常的散热条件下，不用考虑芯片的散热问题。但是高压高电流或是高速电路中，芯片的功耗较大，需考虑散热因素，以保证芯片温度不超过允许工作温度，除了空气流场与外置冷却风扇的设计，散热片是一种方式。
镀薄的厚铜膜于晶圆背面，形成散热片可以有散热的功能，可以实现应用于一般的半导体元器件，对于要求更高散热效率的功率元件，如何在超薄的晶圆上有更厚的散热片仍然有其限制。因为超薄的晶圆上镀厚铜散热片，晶圆翘曲度更大，无法进行晶粒切割，故现有技术只可实现在厚度>150um晶圆上镀薄铜散热片后完成晶粒切割。
因此，提供一种薄晶圆散热片及其制作工艺，先切割晶粒后电镀，则可以在超薄晶圆上电镀10um～30um厚膜铜后才完成晶粒分离。
发明内容
针对现有技术的不足，本发明的目的在于提供一种薄晶圆散热片及其制作工艺，解决了现有技术中无法在薄晶圆上布置足够厚度的散热片的问题。
本发明的目的可以通过以下技术方案实现：
一种薄晶圆散热片制作工艺，包括以下步骤：
S1：在完成晶圆正面工艺之后，使用粘合剂将晶圆正面与玻璃载板键合；
S2：在晶圆背面进行研磨和刻蚀；
S3：在晶圆背面涂布光阻剂，对晶圆背面进行黄光工艺和离子注入工艺；
S4：在晶圆背面上通过溅镀工艺或蒸镀工艺之一依次生成附着层和阻挡层；
S5：在阻挡层上通过溅镀工艺或蒸镀工艺之一生成铜种子层；
S6：在晶圆背面涂布光阻层并进行黄光工艺，显影生成掩膜板图案，用光阻涂布方式保护晶粒间切割道；
S7：对晶圆背面进行电化学电镀工艺，在铜种子层上电镀上厚铜膜；
S8：使用氧气电浆去除晶圆背面晶粒间切割道上的光阻层，使晶粒间的切割道露出来；
S9：以厚铜膜做为掩膜，采用湿法蚀刻去除晶粒间切割道上的铜、镍、钛的金属层，蚀刻停止在硅片表面；
S10：以厚铜膜做为掩膜，使用氟化硫或其他含氟电浆蚀刻晶粒间的切割道，蚀刻停止在粘合剂层；
S11：使用羟胺类光刻胶去除剂清洗蚀刻后残留在晶圆表面的残留物及聚合物；
S12：将晶片翻转，使晶圆背面附着在蓝膜框架上；
S13：通过紫外线光照或热处理或镭射方式解离粘合剂层释放层粘性，将玻璃载板从晶圆上移除；
S14：使用有机溶剂清洗晶圆上的粘合剂层，完成具有铜散热片的晶粒生产。
作为本发明的一种优选方案，在步骤S2中，晶圆研磨后，晶圆厚度为30-300微米。
作为本发明的一种优选方案，在步骤S4中，附着层为钛层，钛层厚度为1-2微米，阻挡层为镍层，镍层厚度为1-2微米。
作为本发明的一种优选方案，在步骤S7中，厚铜膜的厚度为5-50微米。
作为本发明的一种优选方案，在步骤S8中，使用有机溶剂去除晶圆背面晶粒间切割道上的光阻层。
作为本发明的一种优选方案，采用所述的薄晶圆散热片制作工艺制作得到的薄晶圆散热片。
本发明的有益效果：
本发明可安全无损的切割具铜散热结结构的薄晶圆；本发明使用厚铜膜作为掩膜板，可以直接进行蚀刻，厚铜膜的厚度远远大于铜种子层、附着层和阻挡层的厚度，在蚀刻时，铜种子层、附着层和阻挡层蚀刻完成后厚铜膜的损耗极少；且厚铜模的与晶圆的蚀刻比约为1：100，可以直接以厚铜膜作为晶圆蚀刻的掩膜来进行晶粒切割，节省了工艺流程，提高了生产效率和成品率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实施例步骤S6的成型结构示意图；
图2为图1中A处的放大图；
图3为本实施例步骤S7成型结构的示意图；
图4为本实施例步骤S8成型结构的示意图；
图5为本实施例步骤S9成型结构的示意图；
图6为本实施例步骤S10成型结构的示意图；
图7为本实施例步骤S12成型结构的示意图；
图8为本实施例步骤S13成型结构的示意图；
图9为本实施例步骤S14成型结构的示意图。
图中标号说明：
1、玻璃载板；2、晶圆；3、粘合剂层；4、光阻层；5、附着层；6、阻挡层；7、铜种子层；8、厚铜膜；9、蓝膜框架。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
如图所示，一种薄晶圆散热片制作工艺：
包括以下步骤：
S1：在完成晶圆2正面工艺之后，使用粘合剂将晶圆2正面与玻璃载板1键合；
S2：在晶圆2背面进行研磨和刻蚀；
S3：在晶圆2背面涂布光阻剂，对晶圆2背面进行黄光工艺和离子注入工艺；
S4：在晶圆2背面上通过溅镀工艺或蒸镀工艺之一依次生成附着层5和阻挡层6；
S5：在阻挡层6上通过溅镀工艺或蒸镀工艺之一生成铜种子层7；
S6：在晶圆2背面涂布光阻层4并进行黄光工艺，显影生成掩膜板图案，用光阻涂布方式保护晶粒间切割道；
S7：对晶圆2背面进行电化学电镀(ECP)工艺，在铜种子层7上电镀上厚铜膜8；
S8：使用氧气电浆去除晶圆2背面晶粒间切割道上的光阻层4，使晶粒间的切割道露出来；
S9：以厚铜膜8做为掩膜(HardMask)，采用湿法蚀刻(WetEtch)去除晶粒间切割道上的铜、镍、钛的金属层，蚀刻停止在硅片表面；
S10：以厚铜膜8做为掩膜(HardMask)，使用(SF6)氟化硫或其他含氟电浆蚀刻晶粒间的切割道，蚀刻停止在粘合剂层3；
S11：使用羟胺类光刻胶去除剂清洗蚀刻后残留在晶圆2表面的残留物及聚合物；
S12：将晶片翻转，使晶圆2背面附着在蓝膜框架9上；
S13：通过紫外线光照或热处理或镭射方式解离粘合剂层3释放层粘性，将玻璃载板1从晶圆2上移除；
S14：使用有机溶剂清洗晶圆2上的粘合剂层3，完成具有铜散热片的晶粒生产。
在步骤S2中，晶圆2研磨后，晶圆2厚度为30-300微米。
在步骤S4中，附着层为钛层，钛层厚度为1-2微米，阻挡层为镍层，镍层厚度为1-2微米。
在步骤S7中，厚铜膜8的厚度为5-50微米。
在步骤S8中，使用有机溶剂去除晶圆2背面晶粒间切割道上的光阻层4。
采用本方案的薄晶圆散热片制作工艺制作得到的薄晶圆散热片。
本方案可安全无损的切割具铜散热结结构的薄晶圆；本方案使用厚铜膜作为掩膜板，可以直接进行蚀刻，厚铜膜的厚度远远大于铜种子层、附着层和阻挡层的厚度，在蚀刻时，铜种子层、附着层和阻挡层蚀刻完成后厚铜膜的损耗极少；且厚铜模的与晶圆的蚀刻比约为1：100，可以直接以厚铜膜作为晶圆蚀刻的掩膜来进行晶粒切割，节省了工艺流程，提高了生产效率和成品率。本方案解决了现有技术中无法在薄晶圆上布置足够厚度的散热片的问题。
在本说明书的描述中，参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。

Claims (6)

1.一种薄晶圆散热片制作工艺，其特征在于：
包括以下步骤：
S1：在完成晶圆正面工艺之后，使用粘合剂将晶圆正面与玻璃载板键合；
S2：在晶圆背面进行研磨和刻蚀；
S3：在晶圆背面涂布光阻剂，对晶圆背面进行黄光工艺和离子注入工艺；
S4：在晶圆背面上通过溅镀工艺或蒸镀工艺之一依次生成附着层和阻挡层；
S5：在阻挡层上通过溅镀工艺或蒸镀工艺之一生成铜种子层；
S6：在晶圆背面涂布光阻层并进行黄光工艺，显影生成掩膜板图案，用光阻涂布方式保护晶粒间切割道；
S7：对晶圆背面进行电化学电镀工艺，在铜种子层上电镀上厚铜膜；
S8：使用氧气电浆去除晶圆背面晶粒间切割道上的光阻层，使晶粒间的切割道露出来；
S9：以厚铜膜做为掩膜，采用湿法蚀刻去除晶粒间切割道上的铜、镍、钛的金属层，蚀刻停止在硅片表面；
S10：以厚铜膜做为掩膜，使用氟化硫或其他含氟电浆蚀刻晶粒间的切割道，蚀刻停止在粘合剂层；
S11：使用羟胺类光刻胶去除剂清洗蚀刻后残留在晶圆表面的残留物及聚合物；
S12：将晶片翻转，使晶圆背面附着在蓝膜框架上；
S13：通过紫外线光照或热处理或镭射方式解离粘合剂层释放层粘性，将玻璃载板从晶圆上移除；
S14：使用有机溶剂清洗晶圆上的粘合剂层，完成具有铜散热片的晶粒生产。
2.根据权利要求1所述的一种薄晶圆散热片制作工艺，其特征在于：在步骤S2中，晶圆研磨后，晶圆厚度为30-300微米。
3.根据权利要求1所述的一种薄晶圆散热片制作工艺，其特征在于：在步骤S4中，附着层为钛层，钛层厚度为1-2微米，阻挡层为镍层，镍层厚度为1-2微米。
4.根据权利要求1所述的一种薄晶圆散热片制作工艺，其特征在于：在步骤S7中，厚铜膜的厚度为5-50微米。
5.根据权利要求1所述的一种薄晶圆散热片制作工艺，其特征在于：在步骤S8中，使用有机溶剂去除晶圆背面晶粒间切割道上的光阻层。
6.采用如权利要求1-5任意一项所述的薄晶圆散热片制作工艺制作得到的薄晶圆散热片。
CN202010478956.8A 2020-05-29 2020-05-29 一种薄晶圆散热片及其制作工艺 Active CN111599753B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010478956.8A CN111599753B (zh) 2020-05-29 2020-05-29 一种薄晶圆散热片及其制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010478956.8A CN111599753B (zh) 2020-05-29 2020-05-29 一种薄晶圆散热片及其制作工艺

Publications (2)

Publication Number Publication Date
CN111599753A true CN111599753A (zh) 2020-08-28
CN111599753B CN111599753B (zh) 2023-10-13

Family

ID=72191664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010478956.8A Active CN111599753B (zh) 2020-05-29 2020-05-29 一种薄晶圆散热片及其制作工艺

Country Status (1)

Country Link
CN (1) CN111599753B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113658857A (zh) * 2021-08-16 2021-11-16 上海新微半导体有限公司 一种实现薄片晶圆背面切割道的工艺方法
CN117936393A (zh) * 2024-03-21 2024-04-26 成都电科星拓科技有限公司 在单颗芯片背面制作散热盖的方法及封装方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4080722A (en) * 1976-03-22 1978-03-28 Rca Corporation Method of manufacturing semiconductor devices having a copper heat capacitor and/or copper heat sink
US20030148653A1 (en) * 2002-01-03 2003-08-07 Bernd Thyzel Power electronics unit
US20050026395A1 (en) * 2002-01-16 2005-02-03 Micron Technology, Inc. Fabrication of stacked microelectronic devices
JP2008034611A (ja) * 2006-07-28 2008-02-14 Kyocera Corp 放熱基板およびこれを用いた電子装置
CN101465302A (zh) * 2008-12-30 2009-06-24 上海蓝光科技有限公司 一种发光二极管芯片制造方法
CN102569208A (zh) * 2010-12-31 2012-07-11 三星电子株式会社 半导体封装及其制造方法
JP2012243925A (ja) * 2011-05-19 2012-12-10 Eiki Tsushima 発光ダイオード及びその製造方法
CN107087350A (zh) * 2017-04-07 2017-08-22 江门崇达电路技术有限公司 一种高散热板的制作方法
US10490480B1 (en) * 2018-08-21 2019-11-26 International Business Machines Corporation Copper microcooler structure and fabrication

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4080722A (en) * 1976-03-22 1978-03-28 Rca Corporation Method of manufacturing semiconductor devices having a copper heat capacitor and/or copper heat sink
US20030148653A1 (en) * 2002-01-03 2003-08-07 Bernd Thyzel Power electronics unit
US20050026395A1 (en) * 2002-01-16 2005-02-03 Micron Technology, Inc. Fabrication of stacked microelectronic devices
JP2008034611A (ja) * 2006-07-28 2008-02-14 Kyocera Corp 放熱基板およびこれを用いた電子装置
CN101465302A (zh) * 2008-12-30 2009-06-24 上海蓝光科技有限公司 一种发光二极管芯片制造方法
CN102569208A (zh) * 2010-12-31 2012-07-11 三星电子株式会社 半导体封装及其制造方法
JP2012243925A (ja) * 2011-05-19 2012-12-10 Eiki Tsushima 発光ダイオード及びその製造方法
CN107087350A (zh) * 2017-04-07 2017-08-22 江门崇达电路技术有限公司 一种高散热板的制作方法
US10490480B1 (en) * 2018-08-21 2019-11-26 International Business Machines Corporation Copper microcooler structure and fabrication

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113658857A (zh) * 2021-08-16 2021-11-16 上海新微半导体有限公司 一种实现薄片晶圆背面切割道的工艺方法
CN117936393A (zh) * 2024-03-21 2024-04-26 成都电科星拓科技有限公司 在单颗芯片背面制作散热盖的方法及封装方法

Also Published As

Publication number Publication date
CN111599753B (zh) 2023-10-13

Similar Documents

Publication Publication Date Title
US11652083B2 (en) Processed stacked dies
CN105280473B (zh) 减少单颗化半导体片芯中残余污染物的方法
WO2022212596A1 (en) Direct bonding methods and structures
US20060205182A1 (en) Method for manufacturing semiconductor device
US10410923B2 (en) Method of processing wafer
KR101784655B1 (ko) 반도체 디바이스 및 방법
JP2019212764A (ja) 素子チップの製造方法
CN111599753B (zh) 一种薄晶圆散热片及其制作工艺
JPH07135129A (ja) Ｓｉ転写マスク、及び、Ｓｉ転写マスクの製造方法
JP2003158097A (ja) 半導体装置及びその製造方法
CN115312455A (zh) 一种薄晶圆散热片形成工艺
WO2023019819A1 (zh) 晶圆切割方法
TWI480941B (zh) 高抗折強度半導體晶元改良結構及其製程方法
CN111710647B (zh) 一种开窗孔双面电镀厚铜膜工艺
US20090137097A1 (en) Method for dicing wafer
US20110177651A1 (en) Method for producing a metal structure on a surface of a semiconductor substrate
KR20220161331A (ko) 가공된 템플릿들을 이용하여 금속 상호연결 층들을 형성하는 방법들 및 시스템들
CN111739854B (zh) 一种开窗孔双面电镀厚铜膜
CN115428127A (zh) 半导体元件的制造方法
US20240006239A1 (en) Device wafer processing method
CN114093831A (zh) 一种键合鳍状硅板的GaN晶圆加工工艺
CN114093830A (zh) 一种利用硅衬底散热的GaN晶圆加工工艺
KR100620163B1 (ko) 반도체 소자의 백그라인딩 방법
JP2004200432A (ja) 半導体装置及びその製造方法
JP2015070072A (ja) 化合物半導体素子の製造方法およびエッチング液

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant