CN110634888A - 阵列基板及其制备方法、显示装置 - Google Patents

阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN110634888A
CN110634888A CN201910912144.7A CN201910912144A CN110634888A CN 110634888 A CN110634888 A CN 110634888A CN 201910912144 A CN201910912144 A CN 201910912144A CN 110634888 A CN110634888 A CN 110634888A
Authority
CN
China
Prior art keywords
layer
active
source drain
active layer
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910912144.7A
Other languages
English (en)
Inventor
肖军城
许勇
艾飞
尹国恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201910912144.7A priority Critical patent/CN110634888A/zh
Priority to PCT/CN2019/118432 priority patent/WO2021056753A1/zh
Priority to US16/757,130 priority patent/US20210408068A1/en
Publication of CN110634888A publication Critical patent/CN110634888A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了一种阵列基板及其制备方法、显示装置。所述阵列基板中包括第一有源层和第二有源层，所述第一有源层所用材料为低温多晶硅，所述第二有源层所用材料为氧化物半导体，所述第一有源层和所述第二有源层相互错层错位设置。

Description

阵列基板及其制备方法、显示装置
技术领域
本发明涉及显示领域，特别是一种阵列基板及其制备方法、显示装置。
背景技术
液晶显示器(Liquid Crystal Display，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。近年来LCD器件呈现出了高分辨率、窄边框和低功耗的发展趋势。为在有限的空间和电池容量下寻找更省电的办法，LTPO(Low Temperature Poly-Oxide,低温多晶氧化物)显示技术应运而生。该技术通常在GOA(Gate Driver On Array)区采用LTPS(Low Temperature Poly-Silicon，低温多晶硅)薄膜晶体管，在AA(Active Area)区采用IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物)薄膜晶体管，其中LTPS技术迁移率高、尺寸小、充电快可有效减小边框尺寸，而IGZO技术暗电流小、可低频驱动，从而同时实现窄边框和低功耗功能。
但是，LTPS-TFT和IGZO-TFT存在较多设计和制程工艺不兼容的问题，如LTPS制程中的氢氟溶液会蚀刻IGZO，LTPS-TFT中的介电层中含有大量残留的氢原子会破坏IGZO电性，LTPS-TFT和IGZO-TFT共用膜层膜厚要求不一致以及深浅孔的蚀刻等。
发明内容
本发明的目的是提供一种阵列基板及其制备方法、显示装置，以解决现有技术中低温多晶硅薄膜晶体管与氧化物薄膜晶体管由于膜层设计无法兼容，促使氧化物薄膜晶体管的电性被破话，以及共用膜层膜厚要求不一致以及深浅孔的蚀刻不同等。
为实现上述目的，本发明提供一种阵列基板，所述阵列基板中包括第一有源层和第二有源层，所述第一有源层所用材料为低温多晶硅，所述第二有源层所用材料为氧化物半导体，所述第一有源层和所述第二有源层相互错层错位设置。
进一步地，所述阵列基板中还包括第一绝缘那层、第一栅极层、介电层、第一源漏极层以及第二绝缘层。其中，所述第一绝缘层设于所述第一有源层上。所述第一栅极层设于所述第一绝缘层上，并且其部分对应于所述第一有源层。所述介电层设于所述第一绝缘层和所述第一栅极层上。所述第一源漏极层设于所述介电层上，并穿过所述介电层和所述第一绝缘层连接于所述第一有源层的两端。所述第二绝缘层设于所述介电层和所述第一源漏极层上，所述第二有源层设于所述第二绝缘层远离介电层的一表面上。
进一步地，所述阵列基板还包括第二栅极层、蚀刻阻挡层、第二源漏极层以及平坦层。所述第二栅极层与所述第一源漏极层位于同一层，并对应于所述第二有源层，所述第二栅极层与另一部分的第一栅极层连接。所述蚀刻阻挡层设于所述第二有源层和所述第二绝缘层上。所述第二源漏极层设于所述蚀刻阻挡层上，并穿过所述蚀刻阻挡层与第二有源层的两端连接，其中，部分第二源漏极层的一端与所述第二有源层连接，另一端与所述第一源漏极层连接。所述平坦层设于所述第二源漏极和所述蚀刻阻挡层上。
进一步地，所述阵列基板还包括触控走线层、公共电极层、钝化层以及像素电极层。所述触控走线层与所述第二源漏极层位于同一层，其设于所述蚀刻阻挡层与所述平坦层之间。所述公共电极层设于所述平坦层上，并穿过所述平坦层与所述触控走线层连接。所述钝化层设于所述公共电极层远离所述平坦层的一表面上。所述像素电极层设于所述公共电极层上，其穿过所述钝化层和所述公共电极层与所述第二源漏极层连接。
进一步地，所述阵列基板还包括基层，所述基层设于所述第一有源层远离所述第二有源层的一表面上。
本发明中还提供了一种阵列基板的制备方法，所述制备方法用于制备如上所述的阵列基板，其包括以下步骤：
提供一基层。在所述基层上形成第一有源层。形成与所述第一有源层相互错层错位设置的第二有源层。
其中，所述第一有源层的材料为低温多晶硅，所述第二有源层的材料为氧化物半导体。
进一步地，在所述形成第一有源层步骤和所述形成第二有源层步骤之间包括以下步骤：
在所述第一有源层和所述基板上形成第一绝缘层。在所述第一绝缘层上形成第一栅极层。在所述第一栅极层和所述第一绝缘层上形成介电层。在所述介电层上形成第一源漏极层和第二栅极层。在所述第一源漏极层、第二栅极层和所述介电层上形成第二绝缘层。
进一步地，所述制备方法中还包括以下步骤：
在所述第二有源层和所述第二绝缘层上形成蚀刻阻挡层。在所述蚀刻阻挡层上形成第二源漏极层和触控走线层。在所述第二源漏极层、触控走线层和所述蚀刻阻挡层上形成平坦层。
进一步地，所述制备方法中还包括以下步骤：
在所述平坦层上形成公共电极层。在所述公共电极层上形成钝化层。在所述钝化层上形成像素电极层。
本发明实施例中还提供一种显示装置，所述显示装置中包括如上所述的阵列基板。
本发明的优点是：
本发明中的一种阵列基板及显示装置，其通过将第一有源层和第二有源层错层及错位设置，防止了其制备过程中氢氟溶液对所述第二有源层的腐蚀，并且防止了其他蚀刻介质以及氢元素对所述第二有源层电性的破坏。同时，其还通过设置蚀刻阻挡层可以在原结构上节省一层钝化层结构，简化了所述阵列基板的结构，节省了成本。
本发明中的一种阵列基板的制备方法，其所制备的阵列基板中的第一有源层及第二有源层错层设置，可以防止制备第一有源层所使用的氢氟溶液对第二有源层产生腐蚀，还可以防止制备介电层及第一有源层中所述残留的氢元素以及其他蚀刻介质对所述第二有源层的性能产生破坏，并且还采用了蚀刻阻挡技术，可以防止对第二源漏极层进行蚀刻时对所述第二有源层产生破坏。
附图说明
图1为本发明实施例中阵列基板的层状示意图；
图2为本发明实施例中制备方法的流程示意图；
图3为本发明实施例中步骤S5后的层状示意图；
图4为本发明实施例中步骤S9后的层状示意图；
图5为本发明实施例中步骤S11后的层状示意图。
图中部件表示如下：
显示装置1000；阵列基板100；
基层1；衬底层1A；
缓冲层1B；第一有源层2；
第一绝缘层3；第一栅极层4；
介电层5；第一源漏极层6；
第二绝缘层7；第二栅极层8；
第二有源层9；蚀刻阻挡层10；
第二源漏极层11；触控走线层12；
平坦层13；公共电极层14；
钝化层15；像素电极层16；
深孔17；浅孔18；
过孔19。
具体实施方式
以下参考说明书附图介绍本发明的优选实施例，证明本发明可以实施，所述发明实施例可以向本领域中的技术人员完整介绍本发明，使其技术内容更加清楚和便于理解。本发明可以通过许多不同形式的发明实施例来得以体现，本发明的保护范围并非仅限于文中提到的实施例。
在附图中，结构相同的部件以相同数字标号表示，各处结构或功能相似的组件以相似数字标号表示。附图所示的每一部件的尺寸和厚度是任意示出的，本发明并没有限定每个组件的尺寸和厚度。为了使图示更清晰，附图中有些地方适当夸大了部件的厚度。
此外，以下各发明实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定发明实施例。本发明中所提到的方向用语，例如，“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”、“侧面”等，仅是参考附加图式的方向，因此，使用的方向用语是为了更好、更清楚地说明及理解本发明，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性。
当某些部件被描述为“在”另一部件“上”时，所述部件可以直接置于所述另一部件上；也可以存在一中间部件，所述部件置于所述中间部件上，且所述中间部件置于另一部件上。当一个部件被描述为“安装至”或“连接至”另一部件时，二者可以理解为直接“安装”或“连接”，或者一个部件通过一中间部件间接“安装至”、或“连接至”另一个部件。
本发明实施例中提供了一种显示装置1000，所述显示装置1000中具有一种阵列基板100，其可以为液晶显示器、手机、平板电脑、笔记本电脑、数码相机、导航仪等任何具有显示功能的产品或者部件。
如图1所示，本发明实施例中所提供的阵列基板100汇总包括两种不同的薄膜晶体管结构，其中一种薄膜晶体管结构中具有一第一有源层2，另一种薄膜晶体管结构中具有一第二有源层9，所述第一有源层2和所述第二有源层9在所述阵列基板100中相互错层错位设置。所述第一有源层2的材料为低温多晶硅，所述第二有源层9的材料为氧化物半导体，所述氧化物半导体可以为铟镓锌氧化物、铟镓氧化物、镓锌氧化物、铟铪锌氧化物、铟锡锌氧化物、铟锡氧化物、铟锌氧化物、锌锡氧化物、铟铝锌氧化物等金属氧化物材料。
在所述阵列基板100中具有一基层1，所述基层1中包括缓冲层1B以及衬底层1A，所述缓冲层1B和所述衬底层1A叠层设置。所述衬底层1A为绝缘基板，其材料可以为玻璃、石英等绝缘材料，所述衬底层1A用于保护所述阵列基板100的整体结构。所述缓冲层1B设于所述衬底层1A上，所述第一有源层2设于所述缓冲层1B远离所述衬底层1A的一表面上，所述缓冲层1B用于保护所述阵列基板100中每一器件之间的结构，减少所述阵列基板100由于移动、震荡所产生的损伤。
在所述第一有源层2上具有第一绝缘层3、第一栅极层4、介电层5、第一源漏极层6以及第二绝缘层7。
所述第一绝缘层3覆于第一有源层2和所述缓冲层1B的远离所述衬底层1A的一表面上，所述第一绝缘层3用于保护所述第一有源层2，并将所述第一有源层2与所述第一栅极层4绝缘。所述第一栅极层4设于所述第一绝缘层3远离所述第一有源层2的一表面上，并且部分第一栅极层4与所述第一有源层2相互对应，另一部分的第一栅极层4靠近所述第二有源层9。所述介电层5覆于所述第一栅极层4和所述第一绝缘层3远离所述第一有源层2的一表面上，其用于绝缘并保护所述第一栅极层4。所述第一源漏极层6设于所述介电层5远离所述第一栅极层4的一表面上，并穿过所述介电层5和所述第一绝缘层3连接于所述第一有源层2的两端。所述第二绝缘层7覆于所述第一源漏极层6和所述介电层5远离所述第一栅极层4的一表面上，其用于绝缘并保护所述第一源漏极层6。
所述第二有源层9设于所述第二绝缘层7远离所述第一源漏极层6的一表面上。在所述第二有源层9上具有蚀刻阻挡层10、第二源漏极层11以及平坦层13。
所述蚀刻阻挡层10覆于所述第二有源层9和所述第二绝缘层7远离所述第一源漏极层6的一表面上，所述蚀刻阻挡层10在绝缘并保护所述第二有源层9，防止在制备第二源漏极层11时对所述第二有源层9造成损害，也可以防止平坦层13中的杂质破坏第二有源层9的电性，同时还可以省去一层第二源漏极层11上的钝化层，简化所述阵列基板100的结构。所述第二源漏极层11设于所述蚀刻阻挡层10远离所述第二有源层9的一表面上，其穿过所述蚀刻阻挡层10与所述第二有源层9的两端连接，其中所述第二源漏极层11靠近所述第一源漏极层6的一端穿过所述蚀刻阻挡层10和所述第二绝缘层7与所述第一源漏极层6连接。所述平坦层13覆于所述第二源漏极层11和所述蚀刻阻挡层10远离所述的第二有源层9的一表面上，其用于将所述阵列基板100的表面平坦化。
在所述蚀刻阻挡层10与所述平坦层13之间还具有一触控走线层12，所述触控走线层12与所述第二源漏极层11位于同一层，其为触控面板的金属走线，其用于为触控面板提供电流电压。
在所述平坦层13上还具有公共电极层14、钝化层15以及像素电极层16。所述公共电极层14设于所述平坦层13远离所述第二源漏极层11上，并且其穿过所述平坦层13与所述触控走线层12连接。所述钝化层15对于所述公共电极层14上，用于钝化绝缘并保护所述公共电极层14。所述像素电极层16设于所述钝化层15远离所述公共电极层14的一表面上，其穿过所述钝化层15以及所述公共电极层14与所述第二源漏极层11连接，同时所述像素电极层16穿过所述公共电极层14时，所述公共电极层14不与所述像素电极层16接触，所述公共电极层14与所述像素电极层16之间为绝缘状态。所述公共电极层14与所述像素电极层16形成存储电容，为所述阵列基板100上的其他器件储蓄充电。
所述缓冲层1B、所述第一绝缘层3、所述介电层5、所述第二绝缘层7、所述蚀刻阻挡层10、所述平坦层13和所述钝化层15可以采用硅氧化物、硅氮化物等无机材料中的一种或多种。所述第一栅极层4、所述第一源漏极层6、所述第二栅极层8、所述第二源漏极层11、所述触控走线层12、所述公共电极层14和所述像素电极层16均可采用含有铜、钛、钼、铝等导电性能优异的金属或合金。
在本发明实施例中所提供的阵列基板100以及包含所述阵列基板100的显示装置1000，其通过将第一有源层2和第二有源层9错层及错位设置，防止在其制备过程中氢氟溶液对所述第二有源层9的腐蚀，并且还防止了其他蚀刻介质以及氢元素对所述第二有源层9电性的破坏。同时，其还通过设置蚀刻阻挡层10可以在原结构上节省一层钝化层结构，简化了所述阵列基板100的结构，节省了成本。
本发明实施例中还提供了一种阵列基板100的制备方法，其制备流程如图2所示，其包括以下具体步骤：
步骤S1)提供一基层1：所述基层1包括衬底层1A以及缓冲层1B，所述衬底层1A为玻璃基板、石英基板等绝缘基板，所述缓冲层1B可以通过沉积法沉积在所述衬底层1A的一表面。
步骤S2)形成第一有源层2：在所述基层1的缓冲层1B上沉积一非晶硅层，在通过退火法、离子掺杂技术将所述非晶硅层转化为低温多晶硅层，形成所述第一有源层2。
步骤S3)形成第一绝缘层3：在所述第一有源层2和所述缓冲层1B远离所述衬底层1A的一表面上沉积硅氧化物、硅氮化物等无机材料，形成所述第一绝缘层3。
步骤S4)形成第一栅极层4：在所述第一绝缘层3远离所述第一有源层2的一表面上沉积一层金属或合金材料，并通过蚀刻将其图案化，形成所述第一栅极层4。
步骤S5)形成介电层5：在所述第一栅极层4和所述第一绝缘层3远离所述第一有源层2的一表面上通过沉积法形成所述介电层5，然后通过蚀刻法在所述介电层5上形成深孔17及浅孔18。如图3所示，所述深孔17分别对应于所述第一有源层2的两端，其贯穿所述介电层5和所述第一绝缘层3至所述第一有源层2的表面。所述浅孔18对应于所述第一栅极层4靠近所述第二有源层9的一侧上，其贯穿所述介电层5至所述第一栅极层4的表面。然后使用氢氟溶液将所述第一有源层2表面的氧化物去除。
步骤S6)形成第一源漏极层6和第二栅极层8：在所述介电层5远离所述第一栅极层4的一表面上沉积一层金属或合金材料，并将所述金属或合金材料填充所述介电层5内的深孔17和浅孔18。然后通过蚀刻将所述介电层5上所沉积的金属或合金图案化，形成所述第一源漏极层6和所述第二栅极层8。其中，所述第一源漏极层6通过所述深孔17与所述第一有源层2的两端连接，所述第二栅极层8通过所述浅孔18与所述第一栅极层4连接。
步骤S7)形成第二绝缘层7：在所述第一源漏极层6和所述第二栅极层8上沉积一层硅氧化物、硅氮化物等无机材料，形成所述第二绝缘层7。
步骤S8)形成第二有源层9：在所述第二绝缘层7远离所述第一源漏极层6的一表面上沉积一层金属氧化物材料，所述金属氧化物材料为铟镓锌氧化物、铟镓氧化物、镓锌氧化物、铟铪锌氧化物、铟锡锌氧化物、铟锡氧化物、铟锌氧化物、锌锡氧化物、铟铝锌氧化物中的一种，并将所述金属氧化物材料层图案，形成与所述第二栅极层8相互对应的第二有源层9。
步骤S9)形成蚀刻阻挡层10：在所述第二有源层9和所述第二绝缘层7远离所述第一源漏极层6的一表面上沉积一层硅氧化物材料，形成所述蚀刻阻挡层10。然后通过蚀刻技术在所述蚀刻阻挡层10上也形成深孔17及浅孔18。如图4所示，所述深孔17对应于所述第一源漏极层6，其贯穿所述蚀刻阻挡层10以及所述第二绝缘那层至所述第一源漏极层6的表面。所述浅孔18对应于所述第二有源层9的两端，其贯穿所述蚀刻阻挡层10至所述第二有源层9的表面。
步骤S10)形成第二源漏极层11和触控走线层12：在所述蚀刻阻挡层10远离所述第二有源层9的一表面上沉积一层金属或合金材料，并将所述金属或合金材料填充所述蚀刻阻挡层10内的深孔17和浅孔18。然后通过蚀刻技术将所述蚀刻阻挡层10上所沉积的金属或合金图案化，形成所述第二源漏极层11和所述触控走线层12。其中，所述第二源漏极层11通过所述浅孔18与所述第二有源层9的两端连接，并且所述第二源漏极层11靠近所述第一源漏极层6的一端通过所述深孔17与所述第一源漏极层6连接。
步骤S11)形成平坦层13：在所述第二源漏极层11和所述触控走线层12上沉积一层硅氧化物或挂氮化物，形成所述平坦层13。在所述平坦层13上通过蚀刻阻挡技术(Etch-StopperLayer，ESL)在所述平坦层13上形成过孔19，如图5所示，所述过孔19贯穿所述平坦层13，并对应于所述触控走线层12和所述第二源漏极层11。
步骤S12)形成公共电极层14、钝化层15以及像素电极层16：在所述平坦层13上沉积金属或合成，形成所述公共电极层14，所述公共电极层14填充对应于所述触控走线层12的过孔19与所述触控走线层12连接。在所述公共电极层14上沉积硅氧化物，形成所述钝化层15，通过蚀刻技术将其图案化。在所述钝化层15上沉积金属或合金材料形成所述像素电极层16，所述像素电极层16通过所述钝化层15、所述公共电极层14以及所述平坦层13内对应于所述第二源漏极层11的过孔19与所述第二源漏极层11连接。
本发明实施例中所提供的一种阵列基板100的制备方法，其可以防止氢氟溶液对第二有源层9产生腐蚀，并可以防止氢元素以及其他蚀刻介质对所述第二有源层9的性能产生破坏，并且还采用了蚀刻阻挡技术，可以防止对第二源漏极层11进行蚀刻时对所述第二有源层9产生破坏。
虽然在本文中参照了特定的实施方式来描述本发明，但是应该理解的是，这些实施例仅仅是本发明的原理和应用的示例。因此应该理解的是，可以对示例性的实施例进行许多修改，并且可以设计出其他的布置，只要不偏离所附权利要求所限定的本发明的精神和范围。应该理解的是，可以通过不同于原始权利要求所描述的方式来结合不同的从属权利要求和本文中所述的特征。还可以理解的是，结合单独实施例所描述的特征可以使用在其他所述实施例中。

Claims (10)

1.一种阵列基板，其特征在于，包括第一有源层和第二有源层，所述第一有源层所用材料为低温多晶硅，所述第二有源层所用材料为氧化物半导体，所述第一有源层和所述第二有源层相互错层错位设置。
2.如权利要求1所述的阵列基板，其特征在于，还包括：
第一绝缘层，设于所述第一有源层上；
第一栅极层，设于所述第一绝缘层上，并且其部分对应于所述第一有源层；
介电层，设于所述第一绝缘层和所述第一栅极层上；
第一源漏极层，设于所述介电层上，并穿过所述介电层和所述第一绝缘层连接于所述第一有源层的两端；
第二绝缘层，设于所述介电层和所述第一源漏极层上，所述第二有源层设于所述第二绝缘层远离介电层的一表面上。
3.如权利要求2所述的阵列基板，其特征在于，还包括：
第二栅极层，与所述第一源漏极层位于同一层，并对应于所述第二有源层，所述第二栅极层与另一部分的第一栅极层连接；
蚀刻阻挡层，设于所述第二有源层和所述第二绝缘层上；
第二源漏极层，设于所述蚀刻阻挡层上，并穿过所述蚀刻阻挡层与第二有源层的两端连接，其中，部分第二源漏极层的一端与所述第二有源层连接，另一端与所述第一源漏极层连接；
平坦层，设于所述第二源漏极和所述蚀刻阻挡层上。
4.如权利要求5所述的阵列基板，其特征在于，还包括：
触控走线层，设于所述蚀刻阻挡层与所述平坦层之间，并与所述第二源漏极层位于同一层；
公共电极层，设于所述平坦层上，并穿过所述平坦层与所述触控走线层连接；
钝化层，设于所述公共电极层远离所述平坦层的一表面上；
像素电极层，设于所述公共电极层上，其穿过所述钝化层和所述公共电极层与所述第二源漏极层连接。
5.如权利要求1所述的阵列基板，其特征在于，还包括：
基层，设于所述第一有源层远离所述第二有源层的一表面上。
6.一种阵列基板的制备方法，其特征在于，包括以下步骤：
提供一基层；
在所述基层上形成第一有源层；
形成与所述第一有源层相互错层错位设置的第二有源层；
其中，所述第一有源层的材料为低温多晶硅，所述第二有源层的材料为氧化物半导体。
7.如权利要求6所述的阵列基板制备方法，其特征在于，
在所述形成第一有源层步骤和所述形成第二有源层步骤之间包括以下步骤：
在所述第一有源层和所述基板上形成第一绝缘层；
在所述第一绝缘层上形成第一栅极层；
在所述第一栅极层和所述第一绝缘层上形成介电层；
在所述介电层上形成第一源漏极层和第二栅极层；
在所述第一源漏极层、第二栅极层和所述介电层上形成第二绝缘层。
8.如权利要求7所述的阵列基板制备方法，其特征在于，还包括以下步骤：
在所述第二有源层和所述第二绝缘层上形成蚀刻阻挡层；
在所述蚀刻阻挡层上形成第二源漏极层和触控走线层；
在所述第二源漏极层、触控走线层和所述蚀刻阻挡层上形成平坦层。
9.如权利要求8所述的阵列基板制备方法，其特征在于，还包括以下步骤：
在所述平坦层上形成公共电极层；
在所述公共电极层上形成钝化层；
在所述钝化层上形成像素电极层。
10.一种显示装置，其特征在于，包括如权利要求1-5中任意一项所述的阵列基板。
CN201910912144.7A 2019-09-25 2019-09-25 阵列基板及其制备方法、显示装置 Pending CN110634888A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910912144.7A CN110634888A (zh) 2019-09-25 2019-09-25 阵列基板及其制备方法、显示装置
PCT/CN2019/118432 WO2021056753A1 (zh) 2019-09-25 2019-11-14 阵列基板及其制备方法、显示装置
US16/757,130 US20210408068A1 (en) 2019-09-25 2019-11-14 Array substrate, method of manufacturing same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910912144.7A CN110634888A (zh) 2019-09-25 2019-09-25 阵列基板及其制备方法、显示装置

Publications (1)

Publication Number Publication Date
CN110634888A true CN110634888A (zh) 2019-12-31

Family

ID=68974058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910912144.7A Pending CN110634888A (zh) 2019-09-25 2019-09-25 阵列基板及其制备方法、显示装置

Country Status (3)

Country Link
US (1) US20210408068A1 (zh)
CN (1) CN110634888A (zh)
WO (1) WO2021056753A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111179742A (zh) * 2020-02-12 2020-05-19 武汉华星光电技术有限公司 一种显示面板、栅极驱动电路及电子装置
CN111613616A (zh) * 2020-06-02 2020-09-01 云谷（固安）科技有限公司 显示面板及显示装置
CN111863913A (zh) * 2020-07-28 2020-10-30 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN111863841A (zh) * 2020-07-30 2020-10-30 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN112530978A (zh) * 2020-12-01 2021-03-19 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
CN113053914A (zh) * 2021-03-08 2021-06-29 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202423298U (zh) * 2011-12-31 2012-09-05 京东方科技集团股份有限公司 一种tft、阵列基板以及显示器件
CN103219283A (zh) * 2013-03-19 2013-07-24 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN104538401A (zh) * 2014-12-23 2015-04-22 深圳市华星光电技术有限公司 Tft基板结构
CN106935546A (zh) * 2017-04-12 2017-07-07 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板、显示面板和显示装置
CN107275350A (zh) * 2017-07-19 2017-10-20 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321159B (zh) * 2018-02-01 2021-01-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN109148491B (zh) * 2018-11-01 2021-03-16 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN109509775A (zh) * 2018-11-19 2019-03-22 云谷（固安）科技有限公司 一种有机电致发光显示面板及制作方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202423298U (zh) * 2011-12-31 2012-09-05 京东方科技集团股份有限公司 一种tft、阵列基板以及显示器件
CN103219283A (zh) * 2013-03-19 2013-07-24 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN104538401A (zh) * 2014-12-23 2015-04-22 深圳市华星光电技术有限公司 Tft基板结构
CN106935546A (zh) * 2017-04-12 2017-07-07 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板、显示面板和显示装置
CN107275350A (zh) * 2017-07-19 2017-10-20 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102410321B1 (ko) * 2020-02-12 2022-06-22 우한 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 디스플레이 패널, 게이트 구동회로 및 전자장치
US11404446B2 (en) 2020-02-12 2022-08-02 Wuhan China Star Optoelectronics Technology Co., Ltd. Display panel, gate electrode driving circuit, and electronic device
JP7278365B2 (ja) 2020-02-12 2023-05-19 武漢華星光電技術有限公司 表示パネル、ゲート駆動回路及び電子装置
EP3886167A4 (en) * 2020-02-12 2022-01-12 Wuhan China Star Optoelectronics Technology Co., Ltd. DISPLAY PANEL, GATE ELECTRODE DRIVER CIRCUIT AND ELECTRONIC DEVICE
CN111179742A (zh) * 2020-02-12 2020-05-19 武汉华星光电技术有限公司 一种显示面板、栅极驱动电路及电子装置
KR20210105327A (ko) * 2020-02-12 2021-08-26 우한 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 디스플레이 패널, 게이트 구동회로 및 전자장치
JP2022522556A (ja) * 2020-02-12 2022-04-20 武漢華星光電技術有限公司 表示パネル、ゲート駆動回路及び電子装置
CN111613616A (zh) * 2020-06-02 2020-09-01 云谷（固安）科技有限公司 显示面板及显示装置
CN111863913B (zh) * 2020-07-28 2023-02-07 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN111863913A (zh) * 2020-07-28 2020-10-30 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN111863841A (zh) * 2020-07-30 2020-10-30 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN112530978A (zh) * 2020-12-01 2021-03-19 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
CN113053914A (zh) * 2021-03-08 2021-06-29 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
US12068328B2 (en) 2021-03-08 2024-08-20 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device

Also Published As

Publication number Publication date
US20210408068A1 (en) 2021-12-30
WO2021056753A1 (zh) 2021-04-01

Similar Documents

Publication Publication Date Title
CN110634888A (zh) 阵列基板及其制备方法、显示装置
CN109300915A (zh) 一种阵列基板、显示面板和显示装置
US9816173B2 (en) Semiconductor device and manufacturing method thereof
US11637134B2 (en) Array substrate, method for manufacturing the same, and display device
US9318611B2 (en) Thin film transistor, method of manufacturing the same, and electronic apparatus
US9553176B2 (en) Semiconductor device, capacitor, TFT with improved stability of the active layer and method of manufacturing the same
EP3089214B1 (en) Array substrate and manufacturing method thereof, and display device
JP2017108142A (ja) 半導体装置の作製方法
WO2017202057A1 (zh) 电子器件、薄膜晶体管、以及阵列基板及其制作方法
US20160181290A1 (en) Thin film transistor and fabricating method thereof, and display device
CN111129033A (zh) 阵列基板及其制备方法
US10249763B2 (en) Array substrate, and display device, and fabrication methods
CN104377230A (zh) 像素结构及其制备方法、阵列基板、显示装置
US11088260B2 (en) On-chip integrated temperature protection device based on gel electrolyte
CN112909025A (zh) 一种阵列基板及其制备方法
CN114005838A (zh) 一种阵列基板和显示面板
CN112909027A (zh) 一种具有高容量电容结构的阵列基板及其制备方法
US20060284254A1 (en) Pixel structures and methods for fabricating the same
CN112909028A (zh) 一种显示装置及其制造方法
CN215266302U (zh) 一种阵列基板
CN215266300U (zh) 一种显示装置
CN215266303U (zh) 一种具有高容量电容结构的阵列基板
CN102646631B (zh) Tft阵列基板的制造方法、tft阵列基板和液晶显示器
CN215266301U (zh) 一种氧化物薄膜晶体管阵列基板
CN215220722U (zh) 一种显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191231