



(19)中華民國智慧財產局

(12)發明說明書公告本 (11)證書號數：TW I414050 B

(45)公告日：中華民國 102 (2013) 年 11 月 01 日

(21)申請案號：099135494

(22)申請日：中華民國 99 (2010) 年 10 月 19 日

(51)Int. Cl. : H01L23/492 (2006.01)

H01L23/373 (2006.01)

H01L21/48 (2006.01)

H01L33/64 (2010.01)

(71)申請人：聯京光電股份有限公司 (中華民國) UNISTARS (TW)

新竹縣竹東鎮中興路 4 段 669 號

(72)發明人：錢文正 CHIEN, WEN CHENG (TW)；蔡佳倫 TSAI, CHIA LUN (TW)

(74)代理人：陳思源

(56)參考文獻：

US 2007/0200133A1

審查人員：李宗衛

申請專利範圍項數：30 項 圖式數：26 共 0 頁

(54)名稱

封裝板與其製造方法

PACKAGE BOARD AND MANUFACTURING METHOD THEREOF

(57)摘要

一種封裝板與其製造方法，此封裝板安裝於一電路載板上，且於封裝板上安裝有至少一半導體晶粒，該封裝板包括：一基板、多個導電薄膜圖案、與一絕緣薄膜圖案。基板主要是由導電材質或半導體材質所構成，而其表面包括一固晶區與多個導電區。每個導電薄膜圖案是分別分佈在不同的導電區上，而絕緣薄膜圖案是位於導電薄膜圖案與基板之間，但絕緣薄膜圖案並未設置於固晶區上。其中，半導體晶粒是安裝於固晶區上且與導電薄膜圖案電性連接。由於封裝板的固晶區未塗佈有絕緣薄膜圖案，故藉由封裝板可增加半導體封裝結構的散熱效果。

A package board and manufacturing method thereof are provided. The package board is mounted on a circuit board, on which at least a semiconductor die is disposed. The package board includes a base board, a plurality of conductive film patterns, and an insulating film pattern. The base board is made of conductive material or semiconductor material. The surface of the base includes a die-bonding area and a plurality of conductive area. Each conductive film pattern is distributed on a different conductive area. The insulating film pattern is disposed between the conductive film pattern and the insulating film pattern but not disposed on the die-bonding area. Furthermore, the semiconductor die is disposed on the die-bonding area and electrically connected to the conductive film patterns. Because the insulating film pattern is not disposed on the die-bonding area of the package board, the semiconductor device with the package board has excellent heat dissipation efficiency.




圖 7A

- 200 . . . 發光二極體裝置
- 202 . . . 封裝板
- 220 . . . 基板
- 221 . . . 凹穴
- 222 . . . 穿孔
- 230 . . . 導電薄膜圖案
- 231 . . . 第一導電薄膜圖案
- 232 . . . 第二導電薄膜圖案
- 233 . . . 第三導電薄膜圖案
- 240 . . . 絝緣薄膜圖案
- 260 . . . 螢光粉層
- 270 . . . 透鏡
- 20 . . . 母板

公告本

發明專利說明書

(本說明書格式、順序，請勿任意更動，※記號部分請勿填寫)

※ 申請案號：99135494

H01L 23/492 (2006.01)

※ 申請日：99.10.19

H01L 23/373 (2006.01)

※IPC 分類：

H01L 21/48 (2006.01)

一、發明名稱：(中文/英文)

H01L 33/64 (2010.01)

封裝板與其製造方法/PACKAGE BOARD AND
MANUFACTURING METHOD THEREOF

二、中文發明摘要：

一種封裝板與其製造方法，此封裝板安裝於一電路載板上，且於封裝板上安裝有至少一半導體晶粒，該封裝板包括：一基板、多個導電薄膜圖案、與一絕緣薄膜圖案。基板主要是由導電材質或半導體材質所構成，而其表面包括一固晶區與多個導電區。每個導電薄膜圖案是分別分佈在不同的導電區上，而絕緣薄膜圖案是位於導電薄膜圖案與基板之間，但絕緣薄膜圖案並未設置於固晶區上。其中，半導體晶粒是安裝於固晶區上且與導電薄膜圖案電性連接。由於封裝板的固晶區未塗佈有絕緣薄膜圖案，故藉由封裝板可增加半導體封裝結構的散熱效果。

三、英文發明摘要：

A package board and manufacturing method thereof are provided. The package board is mounted on a circuit board, on which at least a semiconductor die is disposed. The package board includes a base board, a plurality of conductive film patterns, and an insulating film pattern. The base board is made of conductive material or semiconductor material. The surface of the base includes a die-bonding area and a plurality of conductive area. Each conductive

film pattern is distributed on a different conductive area. The insulating film pattern is disposed between the conductive film pattern and the insulating film pattern but not disposed on the die-bonding area. Furthermore, the semiconductor die is disposed on the die-bonding area and electrically connected to the conductive film patterns. Because the insulating film pattern is not disposed on the die-bonding area of the package board, the semiconductor device with the package board has excellent heat dissipation efficiency.

四、指定代表圖：

(一)本案指定代表圖為：圖 7A

(二)本代表圖之元件符號簡單說明：

200：發光二極體裝置

202：封裝板

220：基板

221：凹穴

222：穿孔

230：導電薄膜圖案

231：第一導電薄膜圖案

232：第二導電薄膜圖案

233：第三導電薄膜圖案

240：絕緣薄膜圖案

260：螢光粉層

270：透鏡

20：母板

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

無

六、發明說明：

【發明所屬之技術領域】

本發明是關於一種封裝板與其製造方法，且特別是一種用於半導體封裝的封裝板與其製造方法。

【先前技術】

隨著技術發展的日新月異，半導體的應用領域愈來愈廣，除了邏輯運算（如：CPU）與資料儲存（如：DRAM）外，發光二極體（Light Emitting Diode，俗稱：LED）的應用也愈來愈普遍。然而，隨著半導體的功效愈來愈強大，其發熱量也隨之增加，故散熱技術也愈來愈重要。

就以發光二極體為例，發光二極體的發光效率與亮度已達到可被大眾接受的水平，因此目前發光二極體已被應用在背光模組、汽車燈頭與路燈等上。然而，隨著發光二極體之亮度的提高，其龐大的發熱量也困擾著本領域的技術人員。若無法將熱量有效地排除，則發光二極體之亮度將會降低且使用壽命也會變短。

目前，於發光二極體裝置中，其所使用的封裝板主要可分為四種：印刷電路板(Print Circuit Board，簡稱 PCB)、金屬基印刷電路板(Metal Core Print Circuit Board，簡稱 MCPCB)、陶瓷基板(Ceramic Substrate)、與矽基板(Silicon Substrate)。在這四種封裝板中以印刷電路板的成本最低，然而其散熱能力並不佳。另外，由於技術與成本上的限制，矽基板上的絕緣薄膜往往較薄，這樣容易造成介電崩潰(Dielectrical Breakdown)。此外，目前市面上之陶瓷基板主要為 Al_2O_3 基板， Al_2O_3 基板的散熱能力較差。另外，同屬於陶瓷基板的 AlN 基板雖然散熱能力較佳，但卻有成本較高的缺點。

MCPCB 基板雖然比 PCB 基板有較高的散熱能力，但在金屬

層與發光二極體晶粒之間仍有介電層的存在，故在散熱能力的提升上仍是相當有限。

請參照圖 1，圖 1 所繪示為習知的發光二極體裝置之側視圖。此發光二極體裝置 100 是安裝在一電路載板 10 上，發光二極體裝置 100 包括一發光二極體 110 與一封裝板 102，其中封裝板 102 包括一基板 120、一反射件 130 與一絕緣體 140，其中基板 120 則為 MCPCB 基板。發光二極體 110 與反射件 130 皆設置在基板 120 上，反射件 130 則構成一杯狀的凹穴 132，發光二極體 110 是位於凹穴 132 中。該凹穴 132 的壁面為光滑的反射面，可將發光二極體 110 所發出的光進行反射，以增加光線的指向性。然而，由於反射件 130 與基板 120 是屬於二個不同的個體，故隨著使用時間的增長，反射件 130 與基板 120 間可能會產生異位或脫離的現象。

另外，發光二極體 110 上還連接有接線 112 與接線 114，其中接線 112 是連接到基板 120 的正導電區 121，而接線 114 則是連接到基板 120 的負導電區 122，而發光二極體 110 則是位於基板 120 的固晶區 123 上，其中正導電區 121、負導電區 122、與固晶區 123 是藉由絕緣體 140 而相隔離。由於絕緣體 140 是以灌膠的方式而形成於基板 120 的開孔中，故該開孔需具有一定的寬度大小，否則膠體便不易流入，但這樣一來除了增加基板 120 的寬度外，還分別增加了正導電區 121 及負導電區 122 與發光二極體 110 的距離，也因此接線 112, 114 的長度需較長。而且，當發光二極體裝置 100 安裝到電路載板 10 上時，其也是利用打線接合(wire bonding)的方式與電路載板 10 電性連接，這會增加發光二極體裝置 100 在電路載板 10 上所佔據的面積。

因此，如何設計出一種用於發光二極體裝置或其他半導體裝置的封裝板，其具有較佳的散熱效果、較長的使用壽命、且所佔

據的面積較小，已成為本領域具有通常知識者值得去思量的問題。

【發明內容】

本發明的主要目的在於提供一種封裝板及其製造方法，該封裝板具有較佳的散熱效果、較長的使用壽命、與所佔據的面積較小等優點。

根據上述目的與其他目的，本發明提供一種封裝板，此封裝板安裝於一電路載板上，且於封裝板上安裝有至少一半導體晶粒，該封裝板包括：一基板、多個導電薄膜圖案、與一絕緣薄膜圖案。基板主要是由導電材質或半導體材質所構成，而其表面包括一固晶區與多個導電區。每個導電薄膜圖案是分別分佈在不同的導電區上，而絕緣薄膜圖案是位於導電薄膜圖案與基板之間，但絕緣薄膜圖案並未設置於固晶區上。其中，半導體晶粒是安裝於固晶區上且與導電薄膜圖案電性連接。

於上述之封裝板中，半導體晶粒為發光二極體，而導電區則包括一第一導電區與一第二導電區。導電薄膜圖案包括一第一導電薄膜圖案與一第二導電薄膜圖案，該第一導電薄膜圖案與該第二導電薄膜圖案是分別位於第一導電區與第二導電區上，且第一導電薄膜圖案與第二導電薄膜圖案彼此並不相接觸。

於上述之封裝板中，於基板上設置有多個穿孔，這些穿孔是貫穿基板且分別位於不同的導電區上，且這些穿孔的孔壁上分佈有導電薄膜。

於上述之封裝板中，更包括一凹穴，該凹穴是位於固晶區且是一體成形於基板上，且半導體晶粒是位於凹穴內。

於上述之封裝板中，導電薄膜圖案更包括一第三導電薄膜圖案，第三導電薄膜圖案是塗佈在固晶區，且第三導電薄膜圖案是直接與基板相接觸。此外，第三導電薄膜圖案例如是與第二導電

薄膜圖案電性連接，且半導體晶粒的其中一電極是與第三導電薄膜圖案直接接觸，而半導體晶粒的另外一電極則是藉由第一接線而與第一導電薄膜圖案相接觸。

於上述之封裝板中，基板的材質為銅或鋁，或含銅與鋁之任一成份的合金。或者也可為半導體材質，例如：矽。另外，導電薄膜圖案的材質主要為銅，但也可包括其他的材質，例如：鎳、金、或銀，或者是含以上任一成份的合金。

於上述之封裝板中，絕緣薄膜圖案的材質為聚合物，此聚合物例如為環氧樹脂(Epoxy)、矽膠(Silicone)、聚亞醯胺(Polyimide)、或防鋸漆等，且其厚度較佳是大於 $2\mu\text{m}$ 。

上述之封裝板中，該封裝板例如是利用表面黏著技術與母板進行電性連接。

根據上述目的與其他目的，本發明提供一種封裝板的製造方法，該製造方法包括以下(a)~(e)所述之步驟：

(a) 提供一基板，該基板主要是由導電材質或半導體材質所構成。而且，基板上具有多個穿孔，且基板被分成一固晶區與多個導電區。

(b) 於基板上形成一絕緣薄膜圖案，該絕緣薄膜圖案未形成於固晶區上，此絕緣薄膜圖案是利用電鍍法(Electrolytic deposition)、電泳法(Electrophoretic deposition)、或電化學沈積法(Electrical Chemical Deposition)而形成於基板上。

(c) 形成多個導電薄膜圖案，這些導電薄膜圖案是分佈在不同的導電區上。

(d) 安裝一半導體晶粒於固晶區內。

(e) 使半導體晶粒與導電薄膜圖案電性連接。

由於封裝板的固晶區未塗佈有絕緣薄膜圖案，故藉由封裝板

可增加半導體封裝結構的散熱效果。

【實施方式】

為讓本發明之上述目的、特徵和優點更能明顯易懂，下文將以實施例並配合所附圖式，作詳細說明如下。

請參照圖 2A~圖 2E，圖 2A~圖 2E 所繪示為本發明之發光二極體裝置的製造方法之實施例。首先，如圖 2A 所示，提供一基板 220，此基板 220 的材質為銅。於基板 220 上設置有一凹穴 221 與多個穿孔 222（於本實施例中為二個），其中凹穴 221 是一體成型於基板 220 上，且穿孔 222 是貫穿基板 220。此外，基板 220 的表面被分成一固晶區 223、一第一導電區 224、與一第二導電區 225，其中凹穴 221 是位於固晶區 223，而二個穿孔 222 則分別位於第一導電區 224 與第二導電區 225。關於固晶區 223、第一導電區 224、與第二導電區 225 如何劃分，於下文中將有較詳細的說明。

再來，如圖 2B 所示，利用電鍍法、電泳法、或電化學沈積法於基板 220 上形成有一絕緣薄膜圖案 240。其中，基板 220 的固晶區 223 並未被絕緣薄膜圖案 240 所覆蓋。所謂電鍍法、電泳法、或電化學沈積法是指在基板 220 上施加一電壓，讓基板 220 本身帶有正電或負電，而使帶有相反電荷的粒子或離子沉積於基板 220 上。由於電鍍法與電泳法是本領域具有通常知識者所熟悉的技術，故在此便不再詳述。相較於習知的濺鍍、陽極氧化、或熱氧化法，本實施例之製造方法所採用之電鍍法、電泳法、或電化學沈積法具有較高的成形速率，故能於較短的時間內形成厚度較厚的絕緣薄膜圖案 240。在本實施例中，絕緣薄膜圖案 240 的厚度是大於 $2\mu m$ ，較佳則是大於 $5\mu m$ 。也因為絕緣薄膜圖案 240 有較大的厚度，故其之後在使用時較不容易產生介電崩潰的現象。

接著，如圖 2C 所示，於基板 220 上形成導電薄膜圖案 230，

其中導電薄膜圖案 230 包括：一第一導電薄膜圖案 231、一第二導電薄膜圖案 232、與一第三導電薄膜圖案 233。其中，第一導電薄膜圖案 231 與第二導電薄膜圖案 232 是分別塗佈在基板 220 的第一導電區 224 與第二導電區 225 上，而第三導電薄膜圖案 233 則是塗佈在固晶區 223。由圖 2C 可知，第一導電薄膜圖案 231 與第二導電薄膜圖案 232 是覆蓋在絕緣薄膜圖案 240 上。而且，第一導電薄膜圖案 231、第二導電薄膜圖案 232、與第三導電薄膜圖案 233 並不互相接觸。如此一來，便完成封裝板 202 的製作。

請同時參照圖 2A 與圖 2C，本領域具有通常知識者應可了解，基板 220 上的第一導電區 224 是指被第一導電薄膜圖案 231 所覆蓋的區域，而基板 220 上的第二導電區 225 則是指被第二導電薄膜圖案 232 所覆蓋的區域，而固晶區 223 則是位於第一導電區 224 與第二導電區 225 之間。而且，在本實施例中，固晶區 223 上未塗佈有絕緣薄膜圖案 240。

再來，請參照圖 2D，將一發光二極體 210 安裝於凹穴 221 內，此發光二極體 210 為發光二極體(Light Emitting Diode)。之後，連接一第一接線 211 於發光二極體 210 與第一導電薄膜圖案 231 間，同時也連接一第二接線 212 於發光二極體 210 與第二導電薄膜圖案 232 間。此外，於發光二極體 210 上還塗佈有一螢光粉層 260。接著，請參照圖 2E，將透鏡 270 安裝在發光二極體 210 上方，此透鏡 270 是藉由注膠成型的方式所製成。如此一來，便完成了發光二極體裝置 200 的製作。

接下來，將對絕緣薄膜圖案 240 的形成方式作較詳細的介紹。請參照圖 3A~圖 3C，圖 3A~圖 3C 所繪示為絕緣薄膜圖案的形成過程。首先，請參照圖 3A，利用電鍍法、電泳法、或電化學沈積法於基板 220 上形成一絕緣薄膜 240'，在本實施例中，絕緣薄膜

240'的材質為聚合物，例如為環氧樹脂、矽膠、聚亞醯胺、或防鋸漆。接著，請參照圖 3B，於絕緣薄膜 240'上塗佈一光阻層 50，其中於固晶區 223 上的絕緣薄膜 240'並未被光阻層 50 所覆蓋。之後，進行蝕刻的製程，將未被光阻層 50 覆蓋的絕緣薄膜 240'清除。再來，如圖 3C 所示，將光阻層 50 除去，便形成絕緣薄膜圖案 240。

或者，也可如圖 4A~圖 4C 所示，先於不欲形成絕緣薄膜圖案的地方（在圖 4A 中為固晶區 223）形成光阻層 50。之後如圖 4B 所示，利用電鍍法、電泳法、或電化學沈積法於基板 220 上進行絕緣薄膜 240'的沉積，由於絕緣薄膜 240'不會形成在光阻層 50 上，故將光阻層 50 除去後，便形成絕緣薄膜圖案 240（如圖 4C 所示）。

以下，將對導電薄膜圖案 230 的製造過程作較詳細地介紹。請參照圖 5A~圖 5D，圖 5A~圖 5D 所繪示為導電薄膜圖案的製造過程。首先，如圖 5A 所示，於基板 220 上形成一晶種層 230”，此晶種層 230”的材質為銅，其分佈在整個基板 220 上且覆蓋整個絕緣薄膜圖案 240。於本實施例中，是利用浸鍍法(immersion plating)或濺鍍法而形成晶種層 230”，此晶種層 230”的材質例如為銅。再來，如圖 5B 所示，於晶種層 230”上塗佈一光阻層 50'，其中有部分的晶種層 230”未被光阻層 50'所覆蓋。之後，進行蝕刻的製程，將未被光阻層 50'覆蓋的晶種層 230”清除，便形成如圖 5C 所示之晶種層圖案 230'。將光阻層 50'去除後，便可利用電鍍法、電泳法、或電化學沈積法，於晶種層圖案 230'上繼續進行銅的沉積，以形成如圖 5D 所示之導電薄膜圖案 230。另外，本領域具有通常知識者，也可於沉積銅後，另外沉積其他種類的金屬，如：鎳、金、和銀或含以上任一成分之合金等，以增進導電薄膜圖案 230 的物理性質。

另外，導電薄膜圖案 230 的形成方式也不限於圖 5A~圖 5D 所繪示的製造過程。請參照圖 6A~圖 6D，圖 6A~圖 6D 所繪示為導電薄膜圖案的另一種製造過程。首先，如圖 6A 所示，於基板 220 上形成一晶種層 230”，此晶種層 230”的材質為銅，其覆蓋整個絕緣薄膜圖案 240。再來，如圖 6B 所示，於晶種層 230”上塗佈一光阻層 50’，其中有部分的晶種層 230”未被光阻層 50’所覆蓋。之後，利用電鍍法或電泳法，於未被光阻層 50”所覆蓋的晶種層 230”上繼續進行銅及其他種類金屬（如：鎳和金）的沉積，使其增厚，而增厚的部份即為導電薄膜圖案 230。接著，將光阻層 50’去除後，便可進行蝕刻製程，以將殘餘的晶種層 230”移除，便形成如圖 6D 所示的導電薄膜圖案 230。

需注意的是，圖 5A~圖 5D 與圖 6A~圖 6D 皆僅是示意，並未按照真實的比例尺進行繪製，例如導電薄膜圖案 230 實際上就比晶種層圖案 230’或晶種層 230”還要厚上許多。一般來說，晶種層圖案 230’或晶種層 230”是小於 $1 \mu\text{m}$ ，而導電薄膜圖案 230 則是大於 $10 \mu\text{m}$ 。此外，本領域具有通常知識者也可於晶種層 230”上直接以電鍍、電泳、或電化學沈積的方式形成一導電薄膜，之後在於導電薄膜上塗佈光阻層並進行蝕刻，以形成導電薄膜圖案 230。

圖 7A 與圖 7B 所繪示為本發明之發光二極體裝置的第一實施例之示意圖，圖 7A 所繪示為剖面圖，圖 7B 所繪示為上視圖。此發光二極體裝置 200 是藉由圖 2A~圖 2D 所繪示的製造方法所製成，且其是安裝在一電路載板 20 上。此電路載板 20 例如為印刷電路板，於電路載板 20 上除了安裝有發光二極體裝置 200 外，還可安裝其他的電子零件（未繪示），或安裝更多的發光二極體裝置 200。

由圖 7A 可知，發光二極體 210 的正下方並未塗佈任何的絕緣薄膜圖案 240，由於第三導電薄膜圖案 233 為銅、鎳、金、或銀等金屬所構成，而基板 220 的材質為銅，故發光二極體 210 所產生的熱量可輕易地由第三導電薄膜圖案 233 與基板 220 傳導出去，而使發光二極體 210 較不會有過熱的情形產生。另外，塗佈於發光二極體 210 上的螢光粉層 260 則是用於控制發光二極體裝置 200 所發出的色光，例如當發光二極體 210 所發出的光為藍光，而螢光粉層 260 是由黃色螢光粉所製成，則發光二極體裝置 200 即可產生出自光。

由於凹穴 221 是一體成型在基板 220 上，故不會發生如圖 1 之發光二極體裝置 100 所會產生的問題，即：當使用時間增長後，反射件 130 與基板 120 間可能會產生脫離的現象。因此，相較於發光二極體裝置 100，發光二極體裝置 200 可具有較長的使用壽命。此外，凹穴 221 的孔壁上塗佈有第三導電薄膜圖案 233，其表面具有反射的效果，故發光二極體 210 所發出的光線會被其反射，且透鏡 270 也具有聚光的作用，這些都能使發光二極體裝置 200 的發光品質提高。

請參照圖 1、圖 7A 及圖 7B，由於在封裝板 202 上無需如封裝板 102 般設置絕緣體 140，故其基板 220 的面積較小，且第一接線 211 及第二接線 212 的長度會比接線 112 與接線 114 還要短，故發光二極體裝置 200 可有較小的面積。此外，封裝板 102 是利用打線接合的方式與電路載板 10 相連接，而封裝板 202 則是利用表面黏著技術(surface mount technology)與電路載板 20 電性連接，因此比較圖 1 與圖 7A 可清楚地看出：發光二極體裝置 200 於電路載板 20 上所佔據的面積會小於發光二極體裝置 100 於電路載板 10 上所佔據的面積。也因為發光二極體裝置 200 於電路載板 20 上所

佔據的面積較小，故於電路載板 20 上可安裝更多其他的電子零件或更多的發光二極體裝置 200。

在上述的實施例中，固晶區 223 是位於基板 220 表面的中央處，但本領域具有通常知識者應可明白固晶區 223 並不限設置在中央處。另外，基板 220 的材質為銅，但本領域具有通常知識者也可以使用其他的材質製作基板 220，例如鋁，或含銅與鋁之任一成份的合金。此外，基板 220 的材質也可為半導體材質，例如矽，只要使基板 220 具有導電的性質即可。此外，固晶區 223 上也可不需設置凹穴 221，而呈一平面狀。

請參照圖 8A，圖 8A 所繪示為本發明之發光二極體裝置的第二實施例之示意圖。相較於圖 7A 之發光二極體裝置 200，圖 8A 之發光二極體裝置 200' 並未設置第三導電薄膜圖案 233，也就是說發光二極體 210 是直接與基板 220 相接觸。

此外，在圖 7A 中，第一導電薄膜圖案 231、第二導電薄膜圖案 232、與第三導電薄膜圖案 233 彼此並不互相接觸，且發光二極體 210 是以打線的方式分別與第一導電薄膜圖案 231 及第二導電薄膜圖案 232 電性連接。然而，請參照圖 8B，圖 8B 所繪示為本發明之發光二極體裝置的第三實施例之示意圖。在本實施例中，第二導電薄膜圖案 232 與第三導電薄膜圖案 233 是一體成形，也就是說彼此是互相連接在一起。此外，發光二極體裝置 200'' 之發光二極體 210 的其中一電極（在本實施例為正極）是與第三導電薄膜圖案直接接觸，而發光二極體 210 的另外一電極（在本實施例為負極）則是藉由第一接線 211 而與第一導電薄膜圖案 231 相接觸。

請參照圖 9，圖 9 所繪示為本發明之發光二極體裝置的第四實施例之示意圖，發光二極體裝置 300 的封裝板 302 是安裝在一電

路載板 30 上。相較於圖 7A，封裝板 302 的基板 310 並未設置凹穴 221 與任何穿孔 222，且發光二極體裝置 300 更包括一第三接線 303 與一第四接線 304。第三接線 303 是連接於一第一導電薄膜圖案 331 與電路載板 30 之間，而第四接線 304 則是連接於一第二導電層圖案 332 與電路載板 30 之間。

由於於基板 310 上並未設置任何凹穴 221 與穿孔 222，其表面為一平坦的表面，故在本實施例中，除了可使用電泳法、電鍍法、或電化學沈積法外，還可使用印刷塗佈法、濺鍍法、或噴霧法等方式，而於基板 310 上形成絕緣薄膜圖案 340 及導電薄膜圖案 330。

請參照圖 10，圖 10 所繪示為本發明之發光二極體裝置的第五實施例之示意圖，發光二極體裝置 400 的封裝板 402 是安裝在電路載板 20 上。相較於圖 7A，發光二極體裝置 400 的基板 410 並未設置任何穿孔，其第一導電薄膜圖案 431 與第二導電薄膜圖案 432 除了分佈於基板 410 的上表面與下表面外，還分佈在基板 410 的側壁上。因此，位於基板 410 上表面的導電薄膜 430 是藉由位於側壁上的導電薄膜 430，而與位於下表面的導電薄膜 430 相導通。在本實施例中，封裝板 402 是利用表面黏著技術(surface mount technology)與電路載板 20 電性連接。

在上述之實施例中，所有的發光二極體裝置皆只有安裝一發光二極體，但本領域具有通常知識者也可依情況安裝更多的發光二極體，這些發光二極體可利用並聯的方式連接在一起。

而且，除了上述之發光二極體外，封裝板還可應用在其他半導體封裝結構上。也就是說，於封裝板的固晶區上，除了可安裝發光二極體外，還可安裝其他型態的半導體晶粒，例如：邏輯 IC、記憶體 IC、類比 IC、或 CMOS 影像感測元件。此外，隨著所安裝之半導體晶粒的不同，導電薄膜圖案的個數也會不同，其主要是

取決於半導體晶粒的接腳數，例如接腳的數目若為 10 個，則導電薄膜圖案的個數則為 10 個。由於封裝板的固晶區未塗佈有絕緣薄膜圖案，故藉由封裝板可增加半導體封裝結構的散熱效果。

本發明以實施例說明如上，然其並非用以限定本發明所主張之專利權利範圍。其專利保護範圍當視後附之申請專利範圍及其等同領域而定。凡本領域具有通常知識者，在不脫離本專利精神或範圍內，所作之更動或潤飾，均屬於本發明所揭示精神下所完成之等效改變或設計，且應包含在下述之申請專利範圍內。

【圖式簡單說明】

圖 1 所繪示為習知的發光二極體裝置的側視圖。

圖 2A~圖 2E 所繪示為本發明之發光二極體裝置的製造方法之實施例。

圖 3A~圖 3C 所繪示為絕緣薄膜圖案的其中一種製造過程。

圖 4A~圖 4C 所繪示為絕緣薄膜圖案的另一種製造過程。

圖 5A~圖 5D 所繪示為導電薄膜圖案的其中一種製造過程。

圖 6A~圖 6D 所繪示為導電薄膜圖案的另一種製造過程。

圖 7A 與圖 7B 所繪示為本發明之發光二極體裝置的第一實施例之示意圖，圖 7A 所繪示為剖面圖，圖 7B 所繪示為上視圖。

圖 8A 所繪示為本發明之發光二極體裝置的第二實施例之示意圖。

圖 8B 所繪示為本發明之發光二極體裝置的第三實施例之示意圖。

圖 9 所繪示為本發明之發光二極體裝置的第四實施例之示意圖。

圖 10 所繪示為本發明之發光二極體裝置的第五實施例之示意圖。

【主要元件符號說明】

<先前技術>

10：母板	121：正導電區
100：發光二極體裝置	122：負導電區
102：封裝板	123：固晶區
110：發光二極體	130：反射件
112、114：接線	132：凹穴
120：基板	140：絕緣體

<實施方式 >

200、200'、200''：發光二極體裝置	260：螢光粉層
202：封裝板	270：透鏡
220：基板	20：電路載板
221：凹穴	50、50'、50''：光阻層
222：穿孔	300：發光二極體裝置
223：固晶區	302：封裝板
224：第一導電區	303：第三接線
225：第二導電區	304：第四接線
230：導電薄膜圖案	330：導電薄膜圖案
231：第一導電薄膜圖案	340：絕緣薄膜圖案
232：第二導電薄膜圖案	331：第一導電薄膜圖案
233：第三導電薄膜圖案	332：第二導電層圖案
230'：晶種層圖案	30：電路載板
230''：晶種層	400：發光二極體裝置
240：絕緣薄膜圖案	402：封裝板
240'：絕緣薄膜	410：基板
	430：導電薄膜圖案

七、申請專利範圍：

1. 一種封裝板，安裝於一電路載板上，於該封裝板上安裝有至少一半導體晶粒，該封裝板包括：

一基板，該基板主要是由導電材質或半導體材質所構成，該基板的表面包括一固晶區與多個導電區；

多個導電薄膜圖案，這些導電薄膜圖案是分別分佈在不同的導電區上；及

一絕緣薄膜圖案，該絕緣薄膜圖案是位於該導電薄膜圖案與該基板之間，但該絕緣薄膜圖案並未設置於該固晶區上；

其中，該半導體晶粒是安裝於該固晶區上且與該導電薄膜圖案電性連接。

2. 如申請專利範圍第 1 項所述之封裝板，其中該半導體晶粒為發光二極體，該導電區包括一第一導電區與一第二導電區，而該導電薄膜圖案包括一第一導電薄膜圖案與一第二導電薄膜圖案，該第一導電薄膜圖案與該第二導電薄膜圖案是分別位於該第一導電區與該第二導電區上，且該第一導電薄膜圖案與該第二導電薄膜圖案彼此並不相接觸。

3. 如申請專利範圍第 1 項或第 2 項所述之封裝板，其中於該基板上設置有多個穿孔，這些穿孔是貫穿該基板且分別位於不同的導電區上，且該穿孔的孔壁上分佈有該導電薄膜。

4. 如申請專利範圍第 2 項所述之封裝板，其中該基板更包括一凹穴，該凹穴位於該固晶區且是一體成形於該基板上，且該半導體晶粒是位於該凹穴內。

5. 如申請專利範圍第 2 項所述之封裝板，其中該導電薄膜圖案更包括一第三導電薄膜圖案，該第三導電薄膜圖案是位於該固晶區上，且該第三導電薄膜圖案是直接與該基板相接觸。

6. 如申請專利範圍第 5 項所述之封裝板，其中該第三導電薄膜圖案是與該第二導電薄膜圖案電性連接，且該半導體晶粒的其中一電極是與該第三導電薄膜圖案直接接觸，而該半導體晶粒的另外一電極則是藉由一第一接線而與該第一導電薄膜圖案相接觸。

7. 如申請專利範圍第 1 項或第 2 項所述之封裝板，其中該基板的材質為銅或鋁或含以上任一成分之合金。

8. 如申請專利範圍第 1 項或第 2 項所述之封裝板，其中該基板的材質為矽。

9. 如申請專利範圍第 1 項或第 2 項所述之封裝板，其中該導電薄膜圖案的材質主要含有銅、鎳、金、銀、或含以上任一成分之合金。

10. 如申請專利範圍第 1 項或第 2 項所述之封裝板，其中該絕緣薄膜圖案的材質為聚合物。

11. 如申請專利範圍第 10 項所述之封裝板，其中該絕緣薄膜圖案的材質為環氧樹脂、矽膠、聚亞醯胺、或防錫漆。

12. 如申請專利範圍第 1 項或第 2 項所述之封裝板，其中該絕緣薄膜圖案的厚度大於 $2\mu\text{m}$ 。

13. 如申請專利範圍第 1 項或第 2 項所述之封裝板，其中該封裝板是利用表面黏著技術與該電路載板進行電性連接。

14. 如申請專利範圍第 2 項所述之封裝板，其中於該半導體晶粒上連接有一第一接線與一第二接線，該第一接線是連接於該第一導電層圖案與該半導體晶粒之間，而該第二接線則是連接於該第二導電層圖案與該半導體晶粒之間。

15. 如申請專利範圍第 2 項所述之封裝板，更包括一第三接線與一第四接線，該第三接線是連接於該第一導電層圖案與該電路

載板之間，而該第四接線則是連接於該第二導電層圖案與該電路載板之間。

16. 一種封裝板的製造方法，包括：

- (a) 提供一基板，該基板主要是由導電材質或半導體材質所構成，該基板的表面被分成一固晶區與多個導電區；
- (b) 於該基板上形成一絕緣薄膜圖案，該絕緣薄膜圖案未形成於該固晶區上；
- (c) 形成多個導電薄膜圖案，這些導電薄膜圖案是分佈在不同的導電區上；
- (d) 安裝一半導體晶粒於該固晶區內；及
- (e) 使該半導體晶粒與該導電薄膜圖案電性連接。

17. 如申請專利範圍第 16 項所述之封裝板的製造方法，其中在(b)步驟中，該絕緣薄膜圖案是利用電鍍法、電泳法、或電化學沈積法而形成於該基板上。

18. 如申請專利範圍第 16 項所述之封裝板的製造方法，其中該導電區包括一第一導電區與一第二導電區，該導電薄膜圖案包括一第一導電薄膜圖案與一第二導電薄膜圖案，該第一導電薄膜圖案與該第二導電薄膜圖案是分別分佈於該第一導電區與該第二導電區上，而該半導體晶粒為發光二極體。

19. 如申請專利範圍第 16 項至第 18 項中任一項所述之封裝板的製造方法，其中該基板包括多個穿孔，這些穿孔是貫穿該基板且分別位於不同的導電區上，且該穿孔的孔壁上分佈有該導電薄膜。

20. 如申請專利範圍第 16 項至第 18 項中任一項所述之封裝板的製造方法，其中該基板更包括一凹穴，該凹穴位於該固晶區且是一體成形於該基板上，且該半導體晶粒是位於該凹穴內。

21. 如申請專利範圍第 18 項所述之封裝板的製造方法，其中在(d)步驟前更包括下述的步驟：

形成一第三導電薄膜圖案於該固晶區。

22. 如申請專利範圍第 16 項至第 18 項中任一項所述之封裝板的製造方法，其中於該(c)步驟中包括下述的步驟：

(c1) 形成一晶種層；

(c2) 以該晶種層為基底，並利用電鍍法或電泳法以形成一導電薄膜圖案。

23. 如申請專利範圍第 22 項所述之封裝板的製造方法，其中於該(c1)步驟中，該晶種層是以浸鍍法或濺鍍法而形成。

24. 如申請專利範圍第 16 項至第 18 項中任一項所述之封裝板的製造方法，其中該基板的材質為銅或鋁或含以上任一成分之合金。

25. 如申請專利範圍第 16 項至第 18 項中任一項所述之封裝板的製造方法，其中該基板的材質為矽。

26. 如申請專利範圍第 16 項至第 18 項中任一項所述之封裝板的製造方法，其中該導電薄膜圖案的材質為銅、鎳、金、或銀或含以上任一成分之合金。

27. 如申請專利範圍第 16 項至第 18 項中任一項所述之封裝板的製造方法，其中該絕緣薄膜圖案的材質為聚合物。

28. 如申請專利範圍第 27 項所述之封裝板的製造方法，其中該絕緣薄膜圖案的材質為環氧樹脂、矽膠、聚亞醯胺、或防錆漆。

29. 如申請專利範圍第 16 項至第 18 項中任一項所述之封裝板的製造方法，其中該絕緣薄膜圖案的厚度大於 $2 \mu\text{m}$ 。

30. 如申請專利範圍第 16 項所述之封裝板的製造方法，其中於該(b)步驟中，形成該絕緣薄膜圖案的方法包括：印刷塗佈法、

濺鍍法、或噴霧法。

八、圖式：




圖 1


220

圖 2A




圖 2B




圖 2C




圖 2D


200

圖 2E




圖 3A




圖 3B

I414050




圖3C




圖4A




圖4B




圖 4C




圖 5A




圖 5B

I414050




圖 5C




圖 5D




圖 6A




圖 6B




圖 6C




圖 6D

I414050




圖 7A




圖 7B


200'

圖 8A


200"

圖 8B

I414050




圖9




圖10