

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第5595633号
(P5595633)

(45) 発行日 平成26年9月24日(2014.9.24)

(24) 登録日 平成26年8月15日(2014.8.15)

(51) Int.Cl. F1
G06F 11/28 (2006.01) G06F 11/28 340C

請求項の数 9 (全 13 頁)

(21) 出願番号	特願2007-45577 (P2007-45577)	(73) 特許権者	504378124
(22) 出願日	平成19年2月26日 (2007.2.26)		спанション エルエルシー
(65) 公開番号	特開2008-210107 (P2008-210107A)		アメリカ合衆国 カリフォルニア州 94
(43) 公開日	平成20年9月11日 (2008.9.11)		088-3453 サニーバイル デグウ
審査請求日	平成21年10月9日 (2009.10.9)		イン ドライブ 915
審判番号	不服2012-3814 (P2012-3814/J1)	(74) 代理人	100079108
審判請求日	平成24年2月28日 (2012.2.28)		弁理士 稲葉 良幸
		(74) 代理人	100109346
			弁理士 大貫 敏史
		(72) 発明者	立岡 真人
			神奈川県川崎市中原区上小田中4丁目1番
			1号 富士通株式会社内
		(72) 発明者	池 敦
			神奈川県川崎市中原区上小田中4丁目1番
			1号 富士通株式会社内

最終頁に続く

(54) 【発明の名称】 シミュレーション方法及びシミュレーション装置

(57) 【特許請求の範囲】

【請求項1】

復元ポイント設定手段が、並列処理を行う複数のコアモデルのいずれかにおいてブレイク命令に連動して復元ポイントが設定されると、ブレイク命令が実行されていない他のコアモデルにおいても復元ポイントを設定することで、前記複数のコアモデル間で、前記復元ポイントを、シミュレーション装置上での同一命令数で設定し、

前記復元ポイントにおける前記複数のコアモデルの各コアモデルの内部情報データまたは前記各コアモデルがアクセスしたメモリデータを含み、前記復元ポイントにおける前記複数のコアモデルの状態を再現するための情報を記憶手段に記憶することを特徴とするシミュレーション方法。

【請求項2】

実行した一定の命令数をもとに、前記複数のコアモデル間で同時に定期的に前記復元ポイントを設定することを特徴とする請求項1記載のシミュレーション方法。

【請求項3】

前記記憶手段は、所定数の前記復元ポイントにおける前記情報を記憶すると、過去の前記情報を新しい前記復元ポイントにおける情報で順次上書きしていくことを特徴とする請求項1または2に記載のシミュレーション方法。

【請求項4】

ブレイク命令と連動して前記復元ポイントを設定することを特徴とする請求項1乃至3のいずれか一項に記載のシミュレーション方法。

【請求項 5】

ユーザの設定により、任意時点で前記復元ポイントを設定することを特徴とする請求項 1 乃至 4 のいずれか一項に記載のシミュレーション方法。

【請求項 6】

ユーザの設定により、前記複数のコアモデル間で同時に任意のタイミングで前記復元ポイントを設定することを特徴とする請求項 1 乃至 5 のいずれか一項に記載のシミュレーション方法。

【請求項 7】

前記情報を圧縮して前記記憶手段に記憶することを特徴とする請求項 1 乃至 6 のいずれか一項に記載のシミュレーション方法。

10

【請求項 8】

前記複数のコアモデルは、マルチプロセッサにおけるプロセッサ、マルチコアプロセッサにおけるプロセッサコアまたは、マルチマスタスレーブにおけるマスタのシミュレーションモデルであることを特徴とする請求項 1 乃至 7 のいずれか一項に記載のシミュレーション方法。

【請求項 9】

並列処理を行う複数のコアモデルのいずれかにおいてブレイク命令に連動して復元ポイントが設定されると、ブレイク命令が実行されていない他のコアモデルにおいても復元ポイントを設定することで、前記複数のコアモデル間で、前記復元ポイントを、シミュレーション装置上での同一命令数で設定する復元ポイント設定手段と、

20

前記復元ポイントにおける前記複数のコアモデルの各コアモデルの内部情報データまたは前記各コアモデルがアクセスしたメモリデータを含み、前記復元ポイントにおける前記複数のコアモデルの状態を再現するための情報を記憶する記憶手段と、

を有することを特徴とするシミュレーション装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明はシミュレーション方法及びシミュレーション装置に関し、特にマルチコアプロセッサ、マルチプロセッサまたはマルチマスタスレーブに適したソフトウェア開発用のシミュレーション方法及びシミュレーション装置に関する。

30

【背景技術】

【0002】

従来、SoC (System on a Chip) のソフトウェア開発などにシミュレータが用いられている。シミュレーション時にプロセッサの状態を再現するには再実行すればよいが、大規模なソフトウェアをシミュレータで開発するには再実行時間が長くなり、開発時間が膨大なものになってしまう。

【0003】

そこで、ある時点で復元ポイントを設定して、プロセッサの状態の再現に必要な情報 (メモリ、レジスタ、バッファ、その他プロセッサ内部の情報、周辺回路内のデータやステータス情報など) を保存し、後から保存した情報を読み出してプロセッサの動作を再現する技術が知られている (例えば、特許文献 1 参照)。

40

【0004】

復元ポイントで情報を保存する技術は、近年登場したマルチプロセッサ、または複数の CPU (Central Processing Unit) コアを含むマルチコアプロセッサ用のソフトウェアを開発する際にも重要となってきた。

【0005】

図 8 は、復元ポイントを用いた従来のシミュレーション方法をシングルスレッドで動作するマルチコアプロセッサに適用した場合の処理の流れを示す図である。

以下では、2つのプロセッサコアに対応するコアモデル PE0, PE1 を有するマルチコアモデルのシミュレーションを例にして説明する。

50

【 0 0 0 6 】

なお、シミュレーションには、命令セットシミュレータ (I S S : Instruction Set Simulator) を用いる。

シミュレーションを開始すると、実行判定を行う (ステップ S 8 0)。実行する場合には、まず、コアモデル P E 0 , P E 1 のローカルな処理を実行する前に、コアモデル P E 0 , P E 1 の両方で共有する周辺機器などにおける復元ポイント (共有復元ポイント) を設定してその状態 (周辺機器が使用しているメモリの情報など) を保存する (ステップ S 8 1)。

【 0 0 0 7 】

次に、コアモデル P E 0 で復元ポイントを設定してコアモデル P E 0 の状態を保存した後 (ステップ S 8 2)、コアモデル P E 0 の命令実行を行う (ステップ S 8 3)。

I S S において命令実行は `exe_loop` と呼ばれる以下のような関数で行われる。

【 0 0 0 8 】

図 9 は、`exe_loop` 関数の処理を示すフローチャートである。

ここでは、`exe_loop` 関数に実行命令数 (実行ステップ) を指定して 1 命令毎実行している例を示している。

【 0 0 0 9 】

なお、`exe_loop` 内では命令数はアーキテクチャに依存するので 1 命令でなく複数命令を同時実行してもかまわない。ここでは簡略化のため、1 命令を 1 ループとしている。

【 0 0 1 0 】

まず、ローカルな実行ステップ (L S E) を 0 とする (ステップ S 8 2 1)。次に、L S E が、ユーザが設定したステップ数 (U S) と等しいか否かを判定する (ステップ S 8 2 2)。判定の結果、等しければコアモデル P E 0 の命令実行を終了し、等しくなければ、命令フェッチを行い (ステップ S 8 2 3)、命令をデコードして実行する (ステップ S 8 2 4)。その後、L S E をインクリメントし (ステップ S 8 2 5)、例外処理を行った後 (ステップ S 8 2 6)、ステップ S 8 2 2 からの処理を繰り返す。

【 0 0 1 1 】

図 8 に戻り、コアモデル P E 0 の命令実行が終了すると、続いてコアモデル P E 1 で復元ポイントを設定してコアモデル P E 1 の状態を保存し (ステップ S 8 4)、図 9 と同様にコアモデル P E 1 の命令実行を行う (ステップ S 8 5)。その後ステップ S 8 0 に戻り、上記の各処理を繰り返す。

【 0 0 1 2 】

図 1 0 は、マルチコアプロセッサのシングルスレッド動作の例を示す図である。

シングルスレッド動作の場合、コアモデル P E 0 , P E 1 は処理単位 (図 9 の U S) 毎の命令実行を、例えば交互に繰り返している。また、コアモデル P E 0 , P E 1 の各処理の前には復元ポイント A 0 , B 0 , C 0 , A 1 , B 1 , C 1 が設定されており、そこでの各コア P E 0 , P E 1 の状態の保存が行われている。

【特許文献 1】特開平 8 - 1 8 5 3 4 1 号公報

【発明の開示】

【発明が解決しようとする課題】

【 0 0 1 3 】

しかし、従来のシミュレーション方法は、シングルコアを対象にしているものが主であり、マルチコアプロセッサやマルチプロセッサまたはマルチマスタスレーブに適したものではなかった。例えば、図 8 ~ 図 1 0 で示したようなシングルスレッドに対応した復元ポイントでの状態の保存の仕方では、複数のコアモデルが並列処理したときに発生するデッドロックや、I / O 競合、共有変数の多重アクセスなどを発見することができなかった。

【 0 0 1 4 】

本発明はこのような点に鑑みてなされたものであり、並列処理を行うマルチコアプロセッサまたはマルチプロセッサまたはマルチマスタスレーブに適用するソフトウェア開発に

10

20

30

40

50

適したシミュレーション方法及びシミュレーション装置を提供することを目的とする。

【課題を解決するための手段】

【0015】

本発明者らは、復元ポイント設定手段が、並列処理によりスレッドを実行する複数のコアモデル間で、復元ポイントを同時に設定し、前記復元ポイントにおける前記コアモデルの状態を再現するための情報を記憶手段に記憶することを特徴とするシミュレーション方法を提案する。

【発明の効果】

【0016】

本発明によれば、複数のコアモデル間で復元ポイントを同時に設定し、各コアモデルの状態を保存できるので、マルチコアプロセッサ（または、マルチプロセッサもしくはマルチマスタスレーブ）用の並列処理を行うソフトウェアの開発において、デバッグで重要なデッドロックやI/O競合、共有変数の多重アクセスをシミュレーションで容易に発見することができる。

10

【発明を実施するための最良の形態】

【0017】

以下、本発明の実施の形態を図面を参照して詳細に説明する。

図1は、本実施の形態のシミュレーション方法の概要を説明する図である。

本実施の形態のシミュレーション方法は、マルチコアプロセッサ用の並列処理を行うソフトウェアを実機実装する前に、シミュレータにより検証するものである。

20

【0018】

コアモデルPE0、PE1は、実装するマルチコアプロセッサの各CPUコアに対応するシミュレーションモデルである。以下では、2つのコアモデルPE0、PE1を用いた場合について説明するが、この数に限定されるものではない。

【0019】

シミュレーションの際には、図1のように、コアモデルPE0、PE1に対して、ISSを用いて、それぞれスレッドを並列処理させる。横軸は実行ステップ数である。

シミュレータは、所定の実行ステップ数（またはシミュレータサイクル数）毎定期的に、コアモデルPE0、PE1に対して両方同時に復元ポイントを設定する。図1の例では、復元ポイントA、B、Cを順番に設定している。そして、この復元ポイントA、B、Cでの各コアモデルPE0、PE1の状態を再現するために必要な情報を、記憶手段に記憶する（以下、単にコアモデルの状態を保存するという場合もある）。

30

【0020】

ここで保存する情報は、各コアモデルPE0、PE1が、実行する前のメモリデータや、レジスタとコアモデルPE0、PE1の内部情報データなどである。なお、メモリデータは、プログラムデータ領域の全領域など、その時点でコアモデルPE0、PE1がアクセスした領域を全て保存対象とする。また、コアモデルPE0、PE1の内部情報データは、コアモデルPE0、PE1内のレジスタやデータキャッシュ、命令キャッシュ、バッファデータなどである。

【0021】

40

復元ポイントA、B、Cでは、それぞれ異なる記憶領域が使用される。復元ポイントCまでの状態の保存が終わると、次は再び復元ポイントAが設定され、過去の復元ポイントAの状態が上書きされる。これにより、図1に示すように、右端の復元ポイントCの状態を保存した時点を経ると、現在復帰できる復帰可能域は、復元ポイントAまでとなる。しかし、このように記憶領域を限定することで、保存する情報量を削減でき、コンピュータのメモリを節約できる。なお、定期的な復元ポイントの数は3つに限定されるものではない。

【0022】

ところで、復元ポイントは、上記のような定期的なもの以外に、あるコアモデル（例えばPE0）の命令実行中に図1のようにブレイク命令が設定されている場合、そのブレイ

50

ク命令と連動した復元ポイントを、他のコアモデル（例えばPE1）にも同時に設定して、そのときの状態を保存するようにしてもよい。

【0023】

また、復元ポイントは、ユーザが任意の位置に設定するようにしてもよい。

上記のように復元ポイントを複数のコアモデルで同時に設定して、そのときの状態を保存することで、並列処理を行うソフトウェア開発の際のデバッグ時に、デッドロックやI/O共有変数の多重アクセスを見つけることが可能となるほか、並列プログラムのタイミング性能の解析や最適化に役立つ。

【0024】

以下、本実施の形態のシミュレーション方法の詳細を説明する。

図2は、シミュレーションを実施するシミュレーション装置のハードウェア構成例である。

【0025】

シミュレーション装置10は例えばコンピュータであり、マルチコアCPU11、ROM(Read Only Memory)12、SDRAM(Synchronous Dynamic Random Access Memory)13、HDD(Hard Disk Drive)14、グラフィック処理部15、入力I/F(Interface)16などによって構成され、これらはバス17を介して相互に接続されている。

【0026】

ここで、マルチコアCPU11は、ROM12や、HDD14に格納されているプログラムや、各種データに応じて各部を制御し、複数のコアモデル間で同時に復元ポイントを設定する処理や、状態を記憶する記憶領域(記憶デバイス)を選択する処理など、前述した本実施の形態のシミュレーション機能を実行する。

【0027】

ROM12は、マルチコアCPU11が実行する基本的なプログラムやデータを格納している。

SDRAM13は、マルチコアCPU11が実行途中のプログラムや、演算途中のデータを格納している。また、復元ポイントにおける各コアモデルの状態を保存する。

【0028】

HDD14は、マルチコアCPU11が実行するOS(Operation System)や、各種アプリケーションプログラム、各種データを格納する。

グラフィック処理部15には、表示装置として例えば、ディスプレイ15aが接続されており、マルチコアCPU11からの描画命令に従って、ディスプレイ15a上に、シミュレーション実行時の各種情報をユーザに提示する。

【0029】

入力I/F16には、マウス16aやキーボード16bなどの入力装置が接続されており、ユーザにより入力された情報を受信し、バス17を介してマルチコアCPU11に伝送する。

【0030】

上記のようなシミュレーション装置10を用いて、マルチコアシミュレータが以下のようにソフトウェアで実現される。

図3は、マルチコアシミュレータの構成例である。

【0031】

マルチコアシミュレータは、main関数で表現され、コアモデルPE0, PE1, ..., PE_n、メモリの他、I/OモデルであるIRC(Interrupt Controller)、UART(Universal Asynchronous Receiver Transmitter)、DMA(Direct Memory Access)、タイマなどで構成される。

【0032】

このようなマルチコアシミュレータを構成するために、図2のマルチコアCPU11は、n以上のコア数のCPUコアを有していることが好ましい。

次に、上記のようなシミュレーション装置10、マルチコアシミュレータを用いたシミ

10

20

30

40

50

ュレーション方法を説明する。

【 0 0 3 3 】

図 4 は、定期的な復元ポイントの設定処理を示すフローチャートである。

マルチコア CPU 11 は、実行判定を行う (ステップ S 1 0)。実行する場合には、まず、全てのコアモデル P E 0 ~ P E n で共有する I / O モデルなどにおける復元ポイント (共有復元ポイント) を設定して、その状態を S D R A M 1 3 または、マルチコア CPU 11 のキャッシュメモリ (図示せず) に保存する (ステップ S 1 1)。

【 0 0 3 4 】

次に、コアモデル P E 0 ~ P E n 毎に復元ポイントを設定して状態を保存する処理を行う (ステップ S 1 2 - 0 , S 1 2 - 1 , ... , S 1 2 - n)。ここでの処理は、ステップ S 1 2 - n の処理部分に詳細に図示している (ステップ S 1 2 - 0 , S 1 2 - 1 などと同様である)。

【 0 0 3 5 】

まず、プログラムカウンタ値 P C が定期的復元ポイントの値 S と同一か否かを判断して (ステップ S 1 2 a)、同一であれば各コアモデル P E 0 ~ P E n の状態を、S D R A M 1 3 または、マルチコア CPU 11 のキャッシュメモリに保存する。そして、復元ポイントのシリアル番号 G C P n u m b e r [n] [x] にプログラムカウンタ値 P C を入力する (ステップ S 1 2 b)。

【 0 0 3 6 】

なお、“ [n] [x] ” はコアモデル P E n の x 番目の復元ポイントであることを示している。保存した情報は、上記のようなコア番号 (1 ~ n) を含む、復元ポイントのシリアル番号 (= 復元ポイントのプログラムカウンタ値 P C) と対応付けられて管理される。

【 0 0 3 7 】

続いて、定期的復元ポイントの値 S に、次の復元ポイントの値 S n e x t を入力するとともに、シリアル番号 G C P n u m b e r [n] [x] の変数 x をプラス 1 する (ステップ S 1 2 c)。S n e x t は、例えば配列で与えられており、所定の実行ステップ間隔毎の値 (例えば、 1 0 0 , 2 0 0 , 3 0 0 , ...) が設定されている。

【 0 0 3 8 】

ステップ S 1 2 a で、プログラムカウンタ値 P C が復元ポイントの値 S と同一でない場合、あるいはステップ S 1 2 c の後、各コアモデル P E 0 ~ P E n による命令実行が行われる (ステップ S 1 3 - 0 ~ S 1 3 - n)。ここでの処理は、図 9 で示した処理と同一である。

【 0 0 3 9 】

ステップ S 1 3 - 0 ~ S 1 3 - n の処理が終了すると、ステップ S 1 0 の処理に戻り上記の処理を繰り返す。

このような処理により、定期的な復元ポイントをコアモデル P E 0 ~ P E n で同時に設定することができ、復元ポイントでの状態を保存することができる。復元時には、シリアル番号 G C P n u m b e r [n] [x] を指定して、その状態を S D R A M 1 3 などから読み出すことで、復元したい復元ポイントを特定してコアモデル P E 0 ~ P E n の状態を再現できる。

【 0 0 4 0 】

次に、コアモデル P E 0 ~ P E n の命令実行中にブレイクが設定されたときに連動して復元ポイントを設定する処理を説明する。

図 5 は、ブレイクが設定された際に、復元ポイントを設定して状態を保存する処理を示すフローチャートである。

【 0 0 4 1 】

I S S による命令実行では、 e x e _ l o o p 関数に実行命令数 (実行ステップ) を指定して例えば 1 命令毎実行する。

なお、 e x e _ l o o p 内では命令数はアーキテクチャに依存するので 1 命令でなく複数命令を同時実行してもかまわない。ここでは簡略化のため、 1 命令を 1 ループとしてい

10

20

30

40

50

る。

【 0 0 4 2 】

ここでは、コアモデル P E 0 の命令実行中の処理を示している。他のコアモデル P E 1 ~ P E n の動作も同様である。

まず、ローカルな実行ステップ (L S E) を 0 とする (ステップ S 2 0)。次に、 L S E が、ユーザが設定したステップ数 (U S) と等しいか否かを判定する (ステップ S 2 1)。判定の結果、等しければコアモデル P E 0 の命令実行を終了し、等しくなければ、命令フェッチを行い (ステップ S 2 2)、命令をデコードする (ステップ S 2 3)。

【 0 0 4 3 】

次に、ブレイク命令が設定されているか否かを判定する (ステップ S 2 4)。コアモデル P E 0 に対してブレイク命令が設定されている場合には、ステップ S 2 5 の処理に進み、ブレイク命令が設定されていない場合にはステップ S 2 6 の処理に進む。

10

【 0 0 4 4 】

ステップ S 2 5 の処理では、ブレイク命令と連動して復元ポイントを設定するか否かを示すフラグ C P F の状態を判定し、オンであればフラグ C P F を “ a l l ” とする (ステップ S 2 7)。このフラグ C P F は、全てのコアモデル P E 0 ~ P E n で参照可能なフラグ変数であり、ここでのステップ S 2 7 での変更は、他のコアモデル P E 1 ~ P E n に通知される。

【 0 0 4 5 】

続いてコアモデル P E 0 の状態を保存し、シリアル番号 G C P n u m b e r [0] [x] にプログラムカウンタ値 P C を入力して (ステップ S 2 8)、ステップ S 2 9 の処理に進む。ここで “ [0] [x] ” は、コアモデル P E 0 の x 番目の復元ポイントであることを示している。

20

【 0 0 4 6 】

一方、ブレイク命令が設定されていない場合、ステップ S 2 6 の処理では、フラグ C P F が “ a l l ” か否かを判定し、“ a l l ” である場合には、何れかのコアモデル P E 1 ~ P E n で復元ポイントが設定されたことを示しているため、前述のステップ S 2 8 の処理に進み、モデルコア P E 0 においても状態を保存する。

【 0 0 4 7 】

なお、フラグ C P F の設定は、初期設定で決めたり、ソフトウェア的に別のプログラムで設定する場合や、ブレイク命令の際にユーザが G U I (Graphical User Interface) などで設定する場合、ブレイク命令に含める場合などがある。

30

【 0 0 4 8 】

ステップ S 2 6 の処理で、フラグ C P F が “ a l l ” でない場合、またはステップ S 2 5 の処理でフラグ C P F がオンでないと判定された場合には、ステップ S 2 9 の処理に進み、デコードされた命令を実行する。その後、 L S E をインクリメントし (ステップ S 3 0)、例外処理を行った後 (ステップ S 3 1)、ステップ S 2 1 からの処理を繰り返す。

【 0 0 4 9 】

上記のようなフラグ C P F を用いることで、複数のコアモデル P E 0 ~ P E n のいずれかで復元ポイントが設定された場合、それと同時に他のコアモデル P E 0 ~ P E n でも復元ポイントを設定して状態を保存することができる。

40

【 0 0 5 0 】

なお、上記では、ブレイク命令と連動して復元ポイントを設定した場合について説明したが、命令のステップ実行中に、ユーザが G U I などで任意に復元ポイントを設定するようにしてもよい。例えば、任意に復元ポイントが設定された場合、上記のフラグ C P F を用いて、全てのコアモデル P E 0 ~ P E n で同時に復元ポイントを設定し、状態を保存することができる。

【 0 0 5 1 】

また、フラグ C P F の代わりに、あるコアモデル P E 0 ~ P E n で復元ポイントを設定した実行ステップ数やサイクル数を、他のコアモデル P E 0 ~ P E n に通知して同時に復

50

元ポイントを設定して状態を保存するようにしてもよい。

【 0 0 5 2 】

また、任意の復元ポイントは、各コアモデル P E 0 ~ P E n の命令実行の前に設定してもよい。

図 6 は、任意の復元ポイントを設定する際の処理を示すフローチャートである。

【 0 0 5 3 】

ステップ S 4 0、S 4 1 は、図 4 のステップ S 1 0、S 1 1 の処理と同様である。ステップ S 4 1 の後、ユーザからの任意の復元ポイントの設定があったか否かを判定し（ステップ S 4 2）、復元ポイントが設定された場合には、コアモデル P E 0 ~ P E n の状態を保存し（ステップ S 4 3）、ステップ S 4 4 - 0、S 4 4 - 1、...、S 4 4 - n の処理に進む。任意の復元ポイントが設定されない場合には、そのままステップ S 4 4 - 0 ~ S 4 4 - n の処理に進む。ステップ S 4 4 - 0 ~ S 4 4 - n は定期的な復元ポイントの設定及び状態保存処理で、図 4 のステップ S 1 2 - 0 ~ S 1 2 - n の処理と同じである。その後、各コアモデル P E 0 ~ P E n の命令実行処理を行い（ステップ S 4 5 - 0、S 4 5 - 1、...、S 4 5 - n）、ステップ S 4 0 からの処理を繰り返す。

10

【 0 0 5 4 】

図 6 のように、任意の復元ポイントは、定期的な復元ポイントの設定と組み合わせて設定することができる。図示は省略するが、同様に、図 5 で示したようなブレイク命令と連動する復元ポイントの設定と、定期的な復元ポイントまたは任意の復元ポイントの設定を組み合わせるようにしてもよい。

20

【 0 0 5 5 】

上記のように設定した各種の復元ポイントで、コアモデル P E 0 ~ P E n の状態を再現したい場合には、図 3 で示したようなシミュレータ内のコアモデル P E 0 ~ P E n の内部データやメモリまたは I / O モデル内の情報を全て破棄して、復帰したい復元ポイントの情報を、S D R A M 1 3 などから読み出し、シミュレータ内の情報を上書きする。

【 0 0 5 6 】

なお、上記の各種の復元ポイントで保存する情報を、圧縮してから保存するようにしてもよい。

また、上記では、アクセス速度の面から復元ポイントでは情報を S D R A M 1 3 やキャッシュに保存するとして説明したが、メモリ消費が大きいとマルチコア C P U 1 1 が判断すれば、H D D 1 4 に保存することも可能である。

30

【 0 0 5 7 】

また、本実施の形態のシミュレーション方法では、全てのコアモデル P E 0 ~ P E n に同時に復元ポイントを設定することを特徴としているが、ユーザの所望により、コアモデル P E 0 ~ P E n に個別に復元ポイントを設定して、状態を保存するようにしてもよい。

【 0 0 5 8 】

また、コアモデル P E 0 ~ P E n の例として、マルチコアプロセッサのプロセッサコアを例にして説明したが、マルチプロセッサのプロセッサまたはマルチマスタスレーブとマスタ（C P U や D M A）としてもよい。

【 0 0 5 9 】

例として、マルチマスタスレーブに関して、定期の復元ポイントを保存する際の処理を説明する。

40

図 7 は、マルチマスタスレーブのマスタをコアモデルで示した際の定期の復元ポイントの設定処理を示す図である。

【 0 0 6 0 】

まず実行判定を行い（ステップ S 5 0）、実行する場合には、まず、マスタ（C P U または D M A）のシミュレーションモデルであるコアモデル P E 0 ~ P E n で共有する I / O モデル（スレーブ）などにおける復元ポイント（共有復元ポイント）を設定して、その状態を S D R A M 1 3 または、マルチコア C P U 1 1 のキャッシュメモリ（図示せず）に保存する（ステップ S 5 1）。

50

【 0 0 6 1 】

次に、図 4 で示したようなコアモデル P E 0 ~ P E n 毎に定期の復元ポイントを設定して P E 0 の状態を保存する処理を行う (ステップ S 5 2 - 0 , S 5 2 - 1 , ... , S 5 2 - n)。

【 0 0 6 2 】

続いて、各コアモデル P E 0 ~ P E n の命令実行を行う (ステップ S 5 3 - 0 , S 5 3 - 1 , ... , S 5 3 - n)。このとき、例えば、コアモデル P E n のスレーブとなっている I / O モデルがあった場合、コアモデル P E n はスレーブをコールし、スレーブを実行させる。スレーブの命令実行の終了後には、スレーブを起動したマスタにバック (リターン) する (ステップ S 5 4)。

10

【 0 0 6 3 】

マルチマスタスレーブに対応したコアモデルを用いた、ブレイク命令に連動した復元ポイントの設定や、ユーザの任意で復元ポイントの設定も、マルチコアプロセッサの場合と同様である。

【 0 0 6 4 】

(付記 1) 復元ポイント設定手段が、並列処理によりスレッドを実行する複数のコアモデル間で、復元ポイントを同時に設定し、

前記復元ポイントにおける前記コアモデルの状態を再現するための情報を記憶手段に記憶することを特徴とするシミュレーション方法。

【 0 0 6 5 】

(付記 2) 実行した一定の命令数あるいはサイクル数をもとに、複数の前記コアモデル間で同時に定期的に前記復元ポイントを設定することを特徴とする付記 1 記載のシミュレーション方法。

20

【 0 0 6 6 】

(付記 3) 前記記憶手段は、所定数の前記復元ポイントにおける前記情報を記憶すると、過去の前記情報を新しい前記復元ポイントにおける情報で順次上書きしていくことを特徴とする付記 1 または 2 に記載のシミュレーション方法。

【 0 0 6 7 】

(付記 4) 複数の前記コアモデルのいずれかにおいて、命令の実行中に復元ポイントが設定された場合、連動して他の前記コアモデルにおいても前記復元ポイントを設定することを特徴とする付記 1 乃至 3 のいずれか一項に記載のシミュレーション方法。

30

【 0 0 6 8 】

(付記 5) 複数の前記コアモデルで参照可能なフラグ変数によって、ある前記コアモデルで前記復元ポイントが設定されたことを他の前記コアモデルに通知することを特徴とする付記 4 記載のシミュレーション方法。

【 0 0 6 9 】

(付記 6) ブレイク命令と連動して前記復元ポイントを設定することを特徴とする付記 4 または 5 記載のシミュレーション方法。

(付記 7) ユーザの設定により、任意時点で前記復元ポイントを設定することを特徴とする付記 4 乃至 6 のいずれか一項に記載のシミュレーション方法。

40

【 0 0 7 0 】

(付記 8) ユーザの設定により、複数の前記コアモデル間で同時に任意のタイミングで前記復元ポイントを設定することを特徴とする付記 1 乃至 7 のいずれか一項に記載のシミュレーション方法。

【 0 0 7 1 】

(付記 9) 前記情報を圧縮して前記記憶手段に記憶することを特徴とする付記 1 乃至 8 のいずれか一項に記載のシミュレーション方法。

(付記 10) 前記複数のコアモデルは、マルチプロセッサにおけるプロセッサ、マルチコアプロセッサにおけるプロセッサコアまたは、マルチマスタスレーブにおけるマスタのシミュレーションモデルであることを特徴とする付記 1 乃至 9 のいずれか一項に記載の

50

シミュレーション方法。

【0072】

(付記11) 記憶した前記情報は、前記コアモデルのコア番号及び前記復元ポイントが設定されたときのプログラムカウンタ値と対応付けられて管理されていることを特徴とする付記1乃至10のいずれか一項に記載のシミュレーション方法。

【0073】

(付記12) 並列処理によりスレッドを実行する複数のコアモデル間で、復元ポイントを同時に設定する復元ポイント設定手段と、

前記復元ポイントにおける前記コアモデルの状態を再現するための情報を記憶する記憶手段と、

を有することを特徴とするシミュレーション装置。

【図面の簡単な説明】

【0074】

【図1】本実施の形態のシミュレーション方法の概要を説明する図である。

【図2】シミュレーションを実施するシミュレーション装置のハードウェア構成例である。

【図3】マルチコアシミュレータの構成例である。

【図4】定期的な復元ポイントの設定処理を示すフローチャートである。

【図5】ブレイクが設定された際に、復元ポイントを設定して状態を保存する処理を示すフローチャートである。

【図6】任意の復元ポイントを設定する際の処理を示すフローチャートである。

【図7】マルチマスタスレーブのマスタをコアモデルで示した際の定期的復元ポイントの設定処理を示す図である。

【図8】復元ポイントを用いた従来のシミュレーション方法をシングルスレッドで動作するマルチコアプロセッサに適用した場合の処理の流れを示す図である。

【図9】exe_loop関数の処理を示すフローチャートである。

【図10】マルチコアプロセッサのシングルスレッド動作の例を示す図である。

【符号の説明】

【0075】

PE0, PE1 コアモデル


A, B, C 復元ポイント

10


20

30


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】



【図9】



【図10】



フロントページの続き

合議体

審判長 金子 幸一

審判官 飯田 清司

審判官 仲間 晃

- (56)参考文献 特開2006-293759(JP,A)
特開2005-353020(JP,A)
特開2000-20349(JP,A)
特開平9-198276(JP,A)
特開平10-161906(JP,A)
特開平5-27661(JP,A)
立岡真人、外3名、組み込み型マルチプロセッサの高速シミュレーションの開発、DAシンポジウム 2005、日本、社団法人情報処理学会、2005年8月24日、第2005巻、第9号、163-168頁

- (58)調査した分野(Int.Cl., DB名)

G06F 11/28