



(12)发明专利申请

(10)申请公布号 CN 110416317 A

(43)申请公布日 2019. 11. 05

(21)申请号 201811317090.1

(22)申请日 2018.11.07

(30)优先权数据

10-2018-0048923 2018.04.27 KR

(71)申请人 现代自动车株式会社

地址 韩国首尔

申请人 起亚自动车株式会社

(72)发明人 千大焕

(74)专利代理机构 北京戈程知识产权代理有限

公司 11314

代理人 程伟 王锦阳

(51) Int. Cl.

H01L 29/808(2006.01)

H01L 29/06(2006.01)

H01L 21/335(2006.01)


权利要求书2页 说明书6页 附图5页

(54)发明名称

半导体装置及其制造方法

(57)摘要

本发明涉及半导体装置及其制造方法。所述半导体装置包括：按顺序设置在衬底的第一表面上的第一n-型层、第二n-型层和n+型区域。沟槽设置在第二n-型层的侧表面上，p型区域设置在第二n-型层和沟槽之间，并且栅极电极设置在沟槽的底表面上。源极电极设置在n+型区域上，而漏极电极设置在衬底的第二表面上。第二n-型层包括按顺序设置在第一n-型层上的第一浓度层、第二浓度层、第三浓度层和第四浓度层。



1. 一种半导体装置,其包括:

第一n-型层、第二n-型层和n+型区域,所述第一n-型层、第二n-型层和n+型区域按顺序设置在衬底的第一表面上;

沟槽,其设置在第二n-型层的侧表面上;

p型区域,其设置在所述第二n-型层和所述沟槽之间;

栅极电极,其设置在所述沟槽的底表面上;

源极电极,其设置在所述n+型区域上;以及

漏极电极,其设置在所述衬底的第二表面上;

其中,所述第二n-型层包括按顺序设置在所述第一n-型层上的第一浓度层、第二浓度层、第三浓度层和第四浓度层;

所述第二浓度层的离子掺杂浓度低于所述第一浓度层的离子掺杂浓度;

所述第三浓度层的离子掺杂浓度低于所述第二浓度层的离子掺杂浓度;

所述第四浓度层的离子掺杂浓度低于所述第三浓度层的离子掺杂浓度。

2. 根据权利要求1所述的半导体装置,其中,在所述第二n-型层中形成沟道区域。

3. 根据权利要求2所述的半导体装置,其中,所述p型区域从所述沟槽的侧表面延伸至沟槽的底表面的下方。

4. 根据权利要求3所述的半导体装置,其进一步包括:

p+型区域,其设置在所述沟槽的底表面和所述p型区域之间。

5. 根据权利要求4所述的半导体装置,其中,所述第一浓度层的离子掺杂浓度低于所述第一n-型层的离子掺杂浓度。

6. 根据权利要求4所述的半导体装置,其中,所述第一浓度层的离子掺杂浓度高于所述第一n-型层的离子掺杂浓度。

7. 根据权利要求6所述的半导体装置,其中,所述第四浓度层、第三浓度层和第二浓度层中的一个具有等于或低于所述第一n-型层的离子掺杂浓度的离子掺杂浓度。

8. 根据权利要求1所述的半导体装置,其中,所述衬底是n+型碳化硅衬底。

9. 一种用于制造半导体装置的方法,其包括:

在衬底的第一表面上形成第一n-型层;

在所述第一n-型层上形成第二n-型层;

在所述第二n-型层上形成n+型区域;

蚀刻所述n+型区域和所述第二n-型层以形成沟槽;

形成p型区域,所述p型区域毗邻所述沟槽的侧表面并且延伸至沟槽的底表面;

在所述沟槽的底表面上形成栅极电极;

在所述n+型区域上形成源极电极;

在所述衬底的第二表面上形成漏极电极;

其中,形成第二n-型层包括在所述第一n-型层上按顺序形成第一浓度层、第二浓度层、第三浓度层和第四浓度层;

所述第二浓度层的离子掺杂浓度低于所述第一浓度层的离子掺杂浓度;

所述第三浓度层的离子掺杂浓度低于所述第二浓度层的离子掺杂浓度;

所述第四浓度层的离子掺杂浓度低于所述第三浓度层的离子掺杂浓度。

10. 根据权利要求9所述的方法,其中,在所述第二n-型层中形成沟道区域。
11. 根据权利要求10所述的方法,其进一步包括:
形成p+型区域,所述p+型区域设置在所述沟槽的底表面和所述p型区域之间。
12. 根据权利要求11所述的方法,其中,所述第一浓度层的离子掺杂浓度低于所述第一n-型层的离子掺杂浓度。
13. 根据权利要求11所述的方法,其中,所述第一浓度层的离子掺杂浓度高于所述第一n-型层的离子掺杂浓度。
14. 根据权利要求13所述的方法,其中,所述第四浓度层、第三浓度层和第二浓度层中的一个具有等于或低于所述第一n-型层的离子掺杂浓度的离子掺杂浓度。
15. 根据权利要求9所述的方法,其中,所述衬底是n+型碳化硅衬底。

半导体装置及其制造方法

[0001] 相关申请的交叉引用

[0002] 本申请要求于2018年4月27日提出的第10-2018-0048923号韩国专利申请的优先权和权益,其全部内容通过引用纳入本文。

技术领域

[0003] 本发明涉及半导体装置及其制造方法,更具体地涉及一种在结型场效应晶体管(JFET)中降低导通电阻并提高电流密度的半导体装置。

背景技术

[0004] 功率半导体装置特别需要具有低导通电阻或低饱和电压,以减少在大量电流流动的导电状态下的功率损耗。此外,功率半导体装置需要具有耐反向高压的特性(该反向高压可能会在半导体装置截止或者开关断开时,施加至功率半导体装置的相对端子),也就是说,具有高击穿电压的特性。

[0005] 作为功率半导体装置,有金属氧化物半导体场效应晶体管(MOSFET),结型场效应晶体管(JFET)等。其中,由于JFET通过PN结中的耗尽层控制沟道区域,所以不同于MOSFET,无需形成栅极绝缘层的工艺。因此,与MOSFET相比,JFET的工艺更简单。

[0006] 公开于本部分的上述信息仅仅用于加深对发明背景的理解,因此其可以包含的信息并不构成在本国已为本领域技术人员所公知的现有技术。

发明内容

[0007] 本发明致力于提供一种半导体装置及其制造方法,其在JFET中降低导通电阻并提高电流密度。

[0008] 根据本发明示例性实施方案的半导体装置可以包括:按顺序设置在衬底的第一表面上的第一n-型层、第二n-型层和n+型区域;所述沟槽设置在第二n-型层的侧表面上;所述p型区域设置在第二n-型层和沟槽之间;所述栅极电极设置在沟槽的底表面上;所述源极电极设置在n+型区域上;所述漏极电极设置在所述衬底的第二表面上;第二n-型层可以包括按顺序设置在第一n-型层上的第一浓度层、第二浓度层、第三浓度层和第四浓度层。第二浓度层的离子掺杂浓度可以低于第一浓度层的离子掺杂浓度,第三浓度层的离子掺杂浓度可以低于第二浓度层的离子掺杂浓度,第四浓度层的离子掺杂浓度可以低于第三浓度层的离子掺杂浓度。

[0009] 可以在第二n-型层中形成沟道区域。p型区域可以从沟槽的侧表面延伸至沟槽的底表面的下方。根据本发明的示例性的实施方案的半导体装置可以进一步包括设置在沟槽的底表面和p型区域之间的p+型区域。第一浓度层的离子掺杂浓度可以低于第一n-型层的离子掺杂浓度。第一浓度层的离子掺杂浓度可以高于第一n-型层的离子掺杂浓度。

[0010] 第四浓度层、第三浓度层和第二浓度层中的一个可以具有等于或低于第一n-型层的离子掺杂浓度的离子掺杂浓度。衬底可以是n+型碳化硅衬底。

[0011] 根据本发明的示例性的实施方案的制造半导体装置的方法可以包括：在衬底的第一表面上形成第一n-型层；在第一n-型层上形成第二n-型层；在第二n-型层上形成n+型层；蚀刻n+型区域和第二n-型层以形成沟槽；形成p型区域，所述p型区域接近沟槽的侧表面并且延伸至沟槽的底表面；在沟槽的底表面上形成栅极电极；在n+型区域上形成源极电极；并且在衬底的第二表面上形成漏极电极；形成第二n-型层可以包括在第一n-型层上按顺序形成第一浓度层、第二浓度层、第三浓度层和第四浓度层。第二浓度层的离子掺杂浓度可以低于第一浓度层的离子掺杂浓度，第三浓度层的离子掺杂浓度可以低于第二浓度层的离子掺杂浓度，并且第四浓度层的离子掺杂浓度可以低于第三浓度层的离子掺杂浓度。

[0012] 根据本发明的示例性的实施方案，由于在沟道区域中形成加速电场，所以可以减小半导体装置的导通电阻，并且可以增加电流密度。相应地，可以减小半导体装置的导电区域，从而提高半导体装置的产量并且降低整体成本。

附图说明

[0013] 通过结合附图所呈现的以下具体描述，本发明的目的、特征以及优点将更清楚，在这些附图中：

[0014] 图1为显示根据本发明的示例性实施方案的半导体装置的截面的示意图；

[0015] 图2为显示根据本发明的示例性实施方案的图1中所示的半导体装置的截止状态的示意图；

[0016] 图3为显示根据本发明的示例性实施方案的图1中所示的半导体装置的导通状态的示意图；

[0017] 图4至图9为显示根据本发明的示例性实施方案的图1中所示的半导体装置的制造方法的示意图；以及

[0018] 图10为显示根据本发明的另一个示例性实施方案的半导体装置的截面的示例的示意图。

[0019] 附图标记描述

[0020] 100: 衬底

[0021] 200: 第一n-型层

[0022] 300、300a: 第二n-型层

[0023] 310、310a: 第一浓度层

[0024] 320、320a: 第二浓度层

[0025] 330、330a: 第三浓度层

[0026] 340、340a: 第四浓度层

[0027] 400: n+型层区域

[0028] 500: 沟槽

[0029] 600: p型区域

[0030] 700: p+型区域

[0031] 800: 栅极电极

[0032] 900: 源极电极

[0033] 920: 漏极电极。

具体实施方式

[0034] 应当理解,此处所使用的术语“车辆”或“车辆的”或其它类似术语一般包括机动车辆,例如包括运动型多用途车辆(SUV)、大客车、卡车、各种商用车辆的乘用车,包括各种舟艇、船舶的船只,航空器等等,并且包括混合动力车辆、电动车辆、插电式混合动力电动车辆、氢动力车辆以及其它替代性燃料车辆(例如源于非石油的能源的燃料)。

[0035] 本文所使用的术语仅用于描述具体实施方案的目的并且不旨在限制本发明。正如本文所使用的,单数形式“一”、“一个”和“该”旨在也包括复数形式,除非上下文另有清楚地指示。进一步可理解地,当在本说明书中使用词语“包括”和/或“包含”时,特指所陈述的特征、数值、步骤、操作、元件和/或组件存在,但不排除存在或额外存在一个或多个其它特征、数值、步骤、操作、元件、组件和/或及其组合。正如本文所使用的,术语“和/或”包括一种或多种相关列举项的任何和所有组合。

[0036] 下面将参考附图对本发明的示例性实施方案进行详细描述。如本领域技术人员将意识到的,所描述的示例性实施方案可以进行各种方式的修改,全部的修改都不脱离本发明的精神或范围。正相反,提供本文所引入的示例性实施方案来使公开的内容彻底、完整和充分地向本领域技术人员传递本发明的精神。

[0037] 在附图中为了清楚而夸大了层、膜、面、区域等等的厚度。可以理解当指出层在另一层或衬底“上”时,它可以直接在另一层或衬底上,或者也可以存在介于中间的元件。

[0038] 图1为显示根据本发明的示例性实施方案的半导体装置的截面的示意图。参考图1,根据本发明示例性实施方案的半导体装置可以包括:衬底100、第一n-型层200、第二n-型层300、n+型区域400、沟槽500、p型区域600、p+型区域700、栅极电极800、源极电极900和漏极电极920。

[0039] 衬底100可以是n+型碳化硅衬底。可以按顺序在衬底100的第一表面上设置第一n-型层200、第二n-型层300和n+型区域400。p型区域600可以设置在第二n-型层300的侧表面上。沟槽500可以位于p型区域600的侧表面上。p型区域600可以设置为毗邻沟槽500的侧表面,并且可以延伸至沟槽500的底表面的下方。p型区域600可以设置为毗邻沟槽500的侧表面。p+型区域700可以设置在沟槽500的底表面和p型区域600之间。

[0040] 此外,栅极电极800可以设置于沟槽500的底表面。栅极电极800可以在沟槽500的底表面上与p+型区域700重叠,并且可以在沟槽500的侧表面与p型区域600毗邻。栅极电极800可以包括多晶硅或金属。源极电极900可以设置在n+型区域400上,并且漏极电极920可以设置在衬底100的第二表面上。具体地,源极电极900和漏极电极920可以包括欧姆金属。n+型碳化硅衬底100的第二表面指的是与衬底100的第一表面相反的表面。

[0041] 可以在第二n-型层300中形成半导体装置的沟道区域CH,第二n-型层300设置在p型区域600的侧表面处并且在n+型区域400的下方。第二n-型层300可以包括第一浓度层310、第二浓度层320、第三浓度层330和第四浓度层340。第一浓度层310、第二浓度层320、第三浓度层330和第四浓度层340可以按顺序设置在第一n-型层200上。换言之,第一浓度层310的底表面可以与第一n-型层200接触(例如毗邻),并且第四浓度层340的上表面可以与n+型区域400接触(例如毗邻)。

[0042] 第一浓度层310的离子掺杂浓度可以低于第一n-型层200的离子掺杂浓度,并且第二浓度层320的离子掺杂浓度可以低于第一浓度层310的离子掺杂浓度。第三浓度层330的

离子掺杂浓度可以低于第二浓度层320的离子掺杂浓度,并且第四浓度层340的离子掺杂浓度可以低于第三浓度层330的离子掺杂浓度。换言之,第四浓度层340、第三浓度层330、第二浓度层320、第一浓度层310和第一n-型层200的离子掺杂浓度可以在从源极电极900到漏极电极920的方向上增加。第二n-型层300可以包括四个浓度层,然而不限于此,可以包括四个或者更多的浓度层。

[0043] 可以通过离子掺杂浓度的梯度在沟道区域CH中产生加速电场,电子电流的流动在加速电场中被加速。加速电场可以形成在离子掺杂浓度变化的位置,即第四浓度层340和第三浓度层330接触的位置,第三浓度层330和第二浓度层320接触的位置,第二浓度层320和第一浓度层310接触的位置,以及第一浓度层310和第一n-型层200接触的位置。

[0044] 如上所述,由于可以在沟道区域CH中形成加速电场,所以可以减小半导体装置的导通电阻,并且可以提高电流密度。由于可以提高半导体装置的电流密度,所以可以减小半导体装置的导电区域,相应地,可以提高半导体装置的产量并且可以降低成本。

[0045] 进一步地,参考图2和图3描述根据图1的半导体装置的操作。图2和图3为显示根据图1的半导体装置的操作的示意图。图2为显示图1中所示的半导体装置的截止状态的示意图。图3为显示图1中所示的半导体装置的导通状态的示意图。

[0046] 半导体装置的截止状态满足以下条件:

$$[0047] \quad V_{GS} < V_{TH}, V_{DS} \geq 0V$$

[0048] 半导体装置的导通状态满足以下条件:

$$[0049] \quad V_{bi} \geq V_{GS} \geq V_{TH}, V_{DS} > 0V$$

[0050] 其中, V_{TH} 是MOSFET的阈值电压, V_{GS} 是 $V_G - V_S$,并且 V_{DS} 是 $V_D - V_S$ 。 V_G 是施加在栅极电极上的电压, V_D 是施加在漏极电极上的电压,并且 V_S 是施加在源极电极上的电压。PN结导通的电压 V_{bi} 是p型区域600与第一n-型层200和第二n-型层300之间的内建电压。

[0051] 参考图2,在半导体装置的截止状态时,可以在第二n-型层300和第一n-型层200的一部分中形成耗尽层50以阻止电子和电流的流动。由于p型区域600与第二n-型层300和第一n-型层200之间的PN结,可以形成耗尽层50。

[0052] 参考图3,在半导体装置的导通状态时,可以减小耗尽层50的区域。耗尽层50可以设置为与p型区域600毗邻,并且在移除了耗尽层50的第二n-型层300中形成半导体的沟道区域,从而形成电流路径。具体地,由于在沟道区(即第二n-型层300)中形成加速电场,可以加速电子电流的流动,相应地,可以减小半导体装置的导通电阻,并且可以提高电流密度。

[0053] 此外,参考表1对根据本示例性实施方案的半导体装置和传统的半导体装置的特性进行描述。表1显示了根据本示例性实施方案的半导体装置和传统的半导体装置的仿真结果。对比实施例是传统的JFET元件,其沟道区域中不存在加速电场。示例性实施方案是根据图1的半导体装置。

[0054] 在表1中,以根据示例性实施方案的半导体装置和根据对比实施例的半导体装置的几乎相等的阈值电压来对特性进行比较。

[0055] 表1

	阈值电压 (V)	导通电阻 ($m\Omega \cdot cm^2$)	电流密度 (A/cm^2)
[0056] 对比实施例	1.69	15.2	168
示例性实施方案	1.67	12.5	193

[0057] 参考表1,根据对比实施例的半导体装置中的导通电阻呈现为 $15.2m\Omega \cdot cm^2$,根据示例性实施方案的半导体装置中的导通电阻呈现为 $12.5m\Omega \cdot cm^2$ 。换言之,可以确认与根据对比实施例的半导体装置的导通电阻相比,根据示例性实施方案的半导体装置的导通电阻减小18%。

[0058] 此外,根据对比实施例的半导体装置中的电流密度呈现为 $168A/cm^2$,根据示例性实施方案的半导体装置中的电流密度呈现为 $193A/cm^2$ 。换言之,可以确认与根据对比实施例的半导体装置的电流密度相比,根据示例性实施方案的半导体装置的电流密度增大15%。

[0059] 将参考图4至图9以及图1,对图1的半导体装置的制造方法进行描述。图4至图9为显示图1中的半导体装置的制造方法的示意图。参考图4,可以制备n型衬底100,并且可以在衬底100的第一表面形成第一n-型层200。可以通过在衬底100的第一表面上外延生长而形成第一n-型层200。具体地,衬底100可以是n+型碳化硅衬底。

[0060] 参考图5,可以按顺序在第一n-型层200上形成第一浓度层310、第二浓度层320、第三浓度层330和第四浓度层340,从而形成第二n-型层300。具体地,可以通过外延生长而形成第一浓度层310、第二浓度层320、第三浓度层330和第四浓度层340。换言之,可以通过外延生长而在第一n-型层200上形成第一浓度层310,可以通过外延生长而在第一浓度层310上形成第二浓度层320,可以通过外延生长而在第二浓度层320上形成第三浓度层330,并且可以通过外延生长而在第三浓度层330上形成第四浓度层340。

[0061] 第一浓度层310的离子掺杂浓度可以低于第一n-型层200的离子掺杂浓度,并且第二浓度层320的离子掺杂浓度可以低于第一浓度层310的离子掺杂浓度。第三浓度层330的离子掺杂浓度可以低于第二浓度层320的离子掺杂浓度,并且第四浓度层340的离子掺杂浓度可以低于第三浓度层330的离子掺杂浓度。

[0062] 参考图6,可以通过向第四浓度层340注入n型离子(例如氮(N)、磷(P)、砷(As)和锑(Sb))来形成n+型区域400。n+型区域400的离子掺杂浓度可以高于第一n-型层200的离子掺杂浓度。

[0063] 参考图7,可以蚀刻n+型区域400和第二n-型层300以形成沟槽500。参考图8,可以通过向沟槽500的侧表面和底表面注入p型离子(例如硼(B)、铝(Al)、镓(Ga)和铟(In))来形成p型区域600。从而,p型区域600可以设置为接近沟槽500的侧表面,并且可以延伸至沟槽500的底表面的下方。

[0064] 参考图9,可以通过向设置在沟槽500的底表面下方的p型区域600注入p型离子(例如硼(B)、铝(Al)、镓(Ga)和铟(In))来形成p+型区域700。相应地,可以在沟槽500的底表面

形成p+型区域700。p+型区域700的离子掺杂浓度可以高于p型区域600的离子掺杂浓度。参考图1,可以在沟槽500的底表面上形成栅极电极800,可以在n+型区域400上形成源极电极900,可以在衬底100的第二表面上形成漏极电极920。

[0065] 进一步地,参考图10对根据本发明另一个示例性实施方案的半导体装置进行描述。图10为显示根据本发明的另一个示例性实施方案的半导体装置的截面的示意图。参考图10,除了第二n-型层其余的结构与图1的半导体装置相同。因此,省略相同结构的描述。

[0066] 第二n-型层300a可以设置在第一n-型层200上。n+型区域400可以设置在第二n-型层300a上。第二n-型层300a可以包括第一浓度层310a、第二浓度层320a、第三浓度层330a和第四浓度层340a。第一浓度层310a、第二浓度层320a、第三浓度层330a和第四浓度层340a可以按顺序设置在第一n-型层200上。换言之,第一浓度层310a的底表面可以与第一n-型层200接触(例如毗邻),并且第四浓度层340a的顶表面可以与n+型区域400接触(例如毗邻)。

[0067] 第一浓度层310a的离子掺杂浓度可以高于第一n-型层200的离子掺杂浓度,并且第二浓度层320a的离子掺杂浓度可以低于第一浓度层310a的离子掺杂浓度。第三浓度层330a的离子掺杂浓度可以低于第二浓度层320a的离子掺杂浓度,并且第四浓度层340a的离子掺杂浓度可以低于第三浓度层330a的离子掺杂浓度。换言之,第四浓度层340a、第三浓度层330a、第二浓度层320a、第一浓度层310a的离子掺杂浓度可以在从源极电极900到漏极电极920的方向上增加。具体地,第四浓度层340a、第三浓度层330a和第二浓度层320a中的一个可以具有等于或低于第一n-型层200的离子掺杂浓度的离子掺杂浓度。

[0068] 在本示例性实施方案中,第二n-型层300a可以包括四个浓度层,然而不限于此,可以包括四个或者更多的浓度层。此外,可以通过离子掺杂浓度的梯度在沟道区域CH中产生加速电场,电子电流的流动在加速电场中被加速。加速电场可以形成在离子掺杂浓度变化的位置,即第四浓度层340a和第三浓度层330a接触的位置,第三浓度层330a和第二浓度层320a接触的位置,第二浓度层320a和第一浓度层310a接触的位置。第一浓度层310a具有高于第一n-型层200的离子掺杂浓度的离子掺杂浓度,这有助于分散电子电流的流动。

[0069] 虽然参考目前被视为是示例性实施方案描述本发明,应理解本发明并不限于所描述的实施方案,相反,本发明旨在覆盖包括在所附权利要求的精神和范围之内的各种修改形式和等效形式。




图1




图2




图3




图4




图5




图6




图7




图8




图9




图10