


| | | |
|--------------------------------|--------------|-----|
| 申請日期: 88.11.10 | 案號: 88123886 | 公告本 |
| 類別: B74B 1/4, 3/4, H01L 21/304 | | |

(以上各欄由本局填註)

發明專利說明書

461843

| | | |
|-------------------|--------------------|--|
| 一、 發明名稱 | 中文 | 應用於銅鑲嵌結構之化學機械研磨製程 |
| | 英文 | |
| 二、 發明人 | 姓名 (中文) | 1. 陳盈和 2. 邱文智 3. 林正忠 4. 章勳明 |
| | 姓名 (英文) | 1. 2. 3. 4. |
| | 國籍 | 1. 中華民國 2. 中華民國 3. 中華民國 4. 中華民國 |
| | 住、居所 | 1. 台北市安和路一段102巷3號3樓 2. 苗栗縣頭份鎮民族路195號 3. 台北市南港區興南街60巷9號4樓 4. 新竹市光華里8鄰光華北街83號7樓 |
| 三、 申請人 | 姓名 (名稱) (中文) | 1. 台灣積體電路製造股份有限公司 |
| | 姓名 (名稱) (英文) | 1. |
| | 國籍 | 1. 中華民國 |
| | 住、居所 (事務所) | 1. 新竹科學工業園區園區三路121號 |
| | 代表人 姓名 (中文) | 1. 張忠謀 |
| 代表人 姓名 (英文) | 1. | |



本案已向

國(地區)申請專利

申請日期

案號

主張優先權

無

有關微生物已寄存於

寄存日期

寄存號碼

無

五、發明說明 (1)

發明領域：

本發明與一種半導體製程中之銅鑲嵌製程有關，特別是一種在對銅鑲嵌結構進行化學機械研磨程序時，進行同步(In-situ)清除研磨墊(pad)與晶圓表面污染微粒之相關製程，以便有效降低缺陷發生的機會、清除研磨墊上微粒、且維持穩定的研磨速率。

發明背景：

隨著半導體工業持續的進展，在超大型積體電路(ULSI)的開發與設計中，為了符合高密度積體電路之設計趨勢，各式元件之尺寸皆降至次微米以下。並且由於元件不斷的縮小，也導致在進行相關半導體製程時，往往遭遇了前所未有之難題，且製程複雜程度亦不斷提高。一般而言，積體電路包括在晶圓上某特定區域中，形成數以百萬計的元件，以及用來連接這些元件的電子連結結構，以便執行所需之特定功能。因此積體電路的性能，除了依靠所含元件的性能及可靠度外，更需要無數精密細微的金屬內連線，以便能有效傳遞元件間的電子訊號。特別是隨著積體電路尺寸持續的縮小，當前的積體電路設計，已朝著多重金屬內連線發展。

並且，在多重金屬內連線的相關製程中，由於直接對





五、發明說明 (2)

金屬進行蝕刻來定義圖案相當的困難，因此透過鑲嵌製程 (damascene process) 的相關技術來製作金屬內連線，便受到了廣泛的發展與運用。特別是，運用鑲嵌製程之技術，除了可有效提昇定義積體電路連線圖案的精準度外，更可大幅提昇積體電路之可靠度及良率。是以在目前的積體電路中，鑲嵌製程已成為製作內連線的主流技術。

另外，隨著半導體元件積集度不斷的上昇，使用鋁金屬來製作連線結構，亦遭遇了極多的困難。例如，在高溫環境中，鋁原子容易與矽底材間發生"尖峰現象"，導致鋁線接觸不良。並且，當鋁線的尺寸不斷縮小時，由"電致遷移"所導致的鋁原子移動，亦容易使鋁連線結構發生短路。因此，在目前的半導體工業中，往往試著使用導電性較高且電阻率較低的銅金屬，來取代傳統大量使用的鋁金屬。

請參照第一圖，此圖顯示了製作銅鑲嵌結構於半導體底材上之相關程序。其中，先在半導體底材10上形成介電層12，再使用微影製程形成數個接觸孔圖案於介電層12中。然後，沉積銅層14於介電層12上，且填充於接觸孔中。隨後，移除位於介電層12上表面的部份銅層14，而形成位於接觸孔中的銅鑲嵌結構。一般而言，可藉著進行回蝕刻程序或化學機械研磨法 (chemical mechanical polishing, CMP) 來達到移除部份銅層的效果。但值得注



五、發明說明 (3)

意的是，在進行回蝕刻法時，由於是使用高能量的離子轟擊，是以在蝕刻程序完成後，銅鑲嵌結構與介電層12的上表面，將無法達到平坦化的要求。是以，為了兼顧全面性平坦化的效果，且確保製作的銅鑲嵌結構具有較佳的表面形狀，往往會使用化學機械研磨法來移除不需要的銅層。

典型的化學機械研磨裝置(CMP)，如第二圖所示。其中，在研磨機台20的上表面，具有一用來對半導體底材10進行研磨程序的研磨墊22。該研磨墊22上除了具有粗糙顆粒，以便增加機械研磨效果外，並具有複數條溝槽(groove)24。如此一來，由研漿供給裝置26噴灑於研磨墊22表面的研漿(slurry)28，將可經由這些溝槽24，而均勻的分佈於研磨墊22上。此外，一握柄30用以吸附半導體底材10，並將其壓置於上述研磨墊22的表面。在研磨程序開始時，研磨機台20會順著一方向做旋轉，而握柄30也以一定方向旋轉，以便對半導體底材10的表面進行研磨。並且，藉著噴灑作為化學助劑的研漿28，可以藉著化學反應與機械研磨，而達到移除半導體底材10上部份銅層14之目的。

但值得注意的是，在對銅層14進行研磨的過程中，往往會在半導體底材10與銅層14的接面間，產生諸如氧化銅(CuO_x)微粒的附產物。並且，這些氧化銅微粒經常會埋陷於溝槽24內，而在後續的研磨程序中，造成半導體底材10



五、發明說明(4)



表面產生刮傷(scratch)等缺陷。另外，當過多的氧化銅微粒卡在溝槽24內時，亦會使研磨程序的速率下降，而降低了產能的輸出。是以，在完成研磨的程序後，往往會使用去離子水(DI water)來對研磨墊22與半導體底材10進行清洗程序，以便將殘餘的研漿與氧化銅微粒沖掉。

然而，對卡陷於溝槽中的氧化銅微粒而言，使用去離子水來進行清洗程序，往往無法有效的將其移除。因此，為了避免殘留的氧化銅微粒，會刮傷後續研磨的半導體底材表面，需使用其它的清洗機台(cleaner)來對研磨墊22進行清洗程序，以便徹底的把氧化銅微粒移除。但如此一來，往往需增加額外的清洗步驟，而使得整個製程變得更加的複雜。並且，對研磨完的半導體底材10而言，附著在銅鑲嵌結構表面的氧化銅微粒，亦會使其導電特性降低。因此，在完成化學機械研磨程序後，同樣需再進行一次額外的移除程序，以便清除位於銅鑲嵌結構表面上的氧化銅微粒。

發明目的及概述：

本發明之主要目的在提供一種同時清除半導體底材與研磨墊表面上的氧化銅微粒之方法。

本發明之另一目的在提供一種同步清洗程序，以便在





五、發明說明 (5)

完成化學機械研磨程序後，以化學溶液的溶解作用，將研磨墊與半導體底材表面上的氧化銅微粒移除。

本發明揭露了一種對半導體底材上的銅層進行化學機械研磨程序之方法。首先，形成介電層於半導體底材上，且蝕刻介電層以形成開口圖案於其中。接著，沉積銅層於介電層上，且填充於開口圖案中。並進行化學機械研磨程序以移除部份銅層，其中半導體底材被壓置於研磨墊上，且噴灑研漿於研磨墊上，以便增加研磨效果。然後，進行同步清洗程序而同時移除半導體底材與研磨墊表面之氧化銅微粒。其中可噴灑檸檬酸溶液於研磨墊上，並藉著此重化學溶液對氧化銅微粒的溶解作用，而同時將半導體底材與研磨墊表面的氧化銅微粒移除。

發明詳細說明：



本發明提供一個新的化學機械研磨程序，用以在製作銅鑲嵌結構的程序中，同時清除研磨墊與半導體底材表面的氧化銅微粒。其中，可在完成研磨程序後，停止研漿的供給，並輸入檸檬酸溶液至研磨墊上，以便將研磨墊與半導體底材表面上的氧化銅微粒溶解。如此，可以在同步清洗程序中，同時達到清洗研磨墊與半導體底材的效果。有關本發明之詳細說明如下所述。



五、發明說明 (6)

請參照第三圖，首先提供一具 $\langle 100 \rangle$ 晶向之單晶矽底材40。一般而言，其它種類之半導體材料，諸如砷化鎵(gallium arsenide)、鍺(germanium)或是位於絕緣層上之矽底材(silicon on insulator, SOI)皆可作為半導體底材使用。另外，由於半導體底材表面的特性對本發明而言，並不會造成特別的影響，是以其晶向亦可選擇 $\langle 110 \rangle$ 或 $\langle 111 \rangle$ 。

接著在半導體底材40上形成介電層42，以產生絕緣作用。此處要說明的是在形成介電層42之前，半導體底材40上已製作了積體電路所需之各式主動元件、被動元件、與週圍電路等等。換言之，在此半導體底材40表面上，已具有各式所需的功能層與材料層。在較佳實施例中，介電層42可由氧化矽或氮化矽形成。例如，可使用化學氣相沈積法(CVD)以四乙基矽酸鹽(TEOS)在溫度約600至800°C，壓力約0.1至10torr間，來形成氧化矽。或著，也可以利用熱氧化方式來製作氧化矽。至於氮化矽則可在大約400至450°C的爐中形成，且製程中的反應氣體是 SiH_4 ， N_2O 及 NH_3 。此外，也可利用四乙基矽酸鹽(TEOS)作為反應材料，並加入氟原子，以化學氣相沉積法(LPCVD)形成氟矽玻璃(FSG)，來作為上述之介電層42。並且，也可利用未摻雜矽玻璃(USG)，來作為上述之介電層42。至於其它的低介電常數材料(low K)亦可用來構成此處的介電層42。



五、發明說明 (7)

然後，可藉由傳統微影及蝕刻技術在介電層42上定義開口圖案44，以便曝露出用來與內連線連結的各個材料層。一般而言，可先在介電層42上，形成光阻以定義開口圖案，並利用光阻作為蝕刻罩幕，而對介電層42進行微影蝕刻程序，並定義出開口圖案44於其中。在較佳實施例中，可使用電漿蝕刻術來定義開口圖案44。其中，當介電層42是由氧化矽材料構成時，可選擇 CCl_2F_2 、 CHF_3/CF_4 、 CHF_3/O_2 、 CH_3CHF_2 、 CF_4/O_2 。若介電層42的材料是由氮化矽所構成時，則可選擇 CF_4/H_2 、 CHF_3 或 CH_3CHF_2 。

仍請參照第三圖，接著形成阻障層46於開口圖案44的側壁與底部上，以防止後續製作的銅層與介電層42或其它元件發生擴散現象，而產生尖峰效應(spiking effect)。在較佳實施例中，阻障層46的材質可選擇鈿(Ta)、氮化鈿(TaN)或任意組合。並且，較佳的阻障層46厚度可控制在100至800埃之間。一般而言，可使用氮化反應(nitridation)製程來形成所需的氮化鈿層。首先進行濺鍍程序，沉積一鈿層於開口44的側壁與底部表面，再於 N_2 或 NH_3 的環境中，經由高溫處理而形成氮化鈿層。此外，也可利用反應性濺鍍程序來形成氮化鈿層。先利用電漿離子轟擊鈿金屬，且通入氫氣與氮氣，以便經轟擊所濺出的鈿原子，可與經由解離反應(dissociation reaction)所形成的氮原子，反應並形成氮化鈿而沉積於開口圖案44的表面。




五、發明說明(8)

在形成阻障層46後，可將半導體底材40在真空環境下轉移至一降溫反應室中，以進行降溫程序。在對半導體底材40進行降溫後，可形成銅晶種層(Cu seeding layer)48於阻障層46上表面。其中，在較佳實施例中，此銅晶種層48可使用熟知技術，諸如物理氣相沉積法(Physical vapor deposition; PVD)、濺鍍法等類似製程而加以形成，且具有約300至2000埃之厚度。

接著，可將半導體底材40沉浸於一硫酸銅溶液中，進行化學電鍍(Electrical Chemical Plating; ECP)反應，而形成銅層50於銅晶種層48上方，且填充於開口圖案44中。一般而言，可將銅晶種層48電性連接至一電源之陰極，而使位於硫酸銅溶液中之銅離子，進行還原並沉積於銅晶種層48表面。亦即可經由電鍍程序，而使銅原子沉積於銅晶種層48表面，並形成所需的銅層50。

然後，如第五圖所示，可對半導體底材40進行化學機械研磨程序(CMP)，以移除位於介電層42上表面之部份銅層50、銅晶種層48與阻障層46，並定義銅鑲嵌結構於開口圖案44之中。如同前述，可使用握柄52由半導體底材40的背面將其吸附，並壓置於研磨機台54上的研磨墊56表面。在進行化學機械研磨程序時，由研漿供給裝置58噴灑於研磨墊56表面的研漿60，會經由研磨墊56表面的溝槽62，而




五、發明說明 (9)

均勻的分佈於研磨墊62上。如此，可藉著研漿的化學作用、以及研磨墊56表面顆粒的機械作用，而達到移除部份銅層50的目的。

在研磨銅層50至所需的厚度時，可停止研漿60的供給，並噴灑檸檬酸溶液(citric acid)至研磨墊56表面，以便同時將研磨墊56與半導體底材40表面的氧化銅微粒溶解。較佳的實施例中，可使用濃度40%的檸檬酸與去離子水，以20:1的比例調和，再噴灑至研磨墊56上，以進行同步清洗程序。並且，在進行約1至30秒的清洗程序後，便可藉著檸檬酸與氧化銅微粒的化學反應，而將氧化銅微粒溶解並清除。換言之，在移除位於介電層42上表面的部份銅層50、銅晶種層48與阻障層46，且完成銅鑲嵌結構的化學機械研磨程序後，可直接噴灑檸檬酸溶液至研磨墊56上，以同步(in-situ)達到清洗研磨墊56與半導體底材40表面的效果。

如此一來，在完成研磨程序與同步清洗程序後，可以得到第六圖中，位於半導體底材40上的銅鑲嵌結構70。其中，由於上述的同步清洗程序，可有效的移除位於銅鑲嵌結構70上表面的氧化銅微粒，是以不需額外對半導體底材40進行清除氧化銅微粒的步驟。同時，對研磨機台54上的研磨墊56而言，由於可能埋陷於溝槽62內的氧化銅微粒，皆已在同步清洗程序中，使用檸檬酸加以溶解並移除，因




五、發明說明 (10)

此也不需要進行額外的清除步驟。

請參照第七A圖，此圖顯示在傳統製程中，於完成化學機械研磨程序與清洗程序後的研磨墊表面。其中，在研磨墊80的表面上，可清楚的看到由氧化銅微粒所構成的深色陰影區域82。並且，在放大研磨墊80表面後，可在區域84中明顯的看出由氧化銅微粒所構成的深色陰影86。因此，需要對研磨墊80進行額外的清除步驟，以便將表面上的氧化銅微粒加以清除。相對的，參照第七B圖，顯示了使用檸檬酸溶液進行同步清洗程序的研磨墊表面。其中，在研磨墊80的表面上，將不會看到由氧化銅微粒所構成的陰影區域。即使放大研磨墊80的部份表面，如區域88所示，亦很難找到殘留的氧化銅微粒。

同理，請參照第八A圖，此圖顯示在傳統製程中，於完成化學機械研磨程序與清洗程序後的半導體底材表面。其中，在密集的銅鑲嵌結構90表面上，亦會產生由氧化銅微粒所構成的深色陰影。相對的，參照第八B圖，顯示了使用檸檬酸溶液進行同步清洗程序的半導體底材表面。由於氧化銅微粒皆已被清除，是以在銅鑲嵌結構90的表面上，並無第八A圖中的深色陰影。

根據本發明所提供的同步清洗程序，使用檸檬酸溶液來清除位於半導體底材與研磨墊間的氧化銅微粒，具有相





五、發明說明 (11)

當多的優點。首先，在研磨程序中埋陷於研磨墊溝槽內的氧化銅微粒，可以有效的在同步清洗程序中移除，而不需要在完成整個化學機械研磨程序後，再使用其它的清洗機台，來對研磨墊進行清除氧化銅微粒的程序。如此一來，可在每一次完成研磨製程的清洗程序中，便即時的清除掉研磨墊表面的氧化銅微粒，而使陸續進行的研磨程序可維持在較穩定的研磨速率下進行。

另外，由於研磨墊表面的氧化銅微粒可有效的清除，是以在更換下一塊半導體底材來進行研磨程序時，將不致於對半導體底材表面，造成諸如刮傷等的缺陷。如此一來，也有助於使銅鑲嵌結構，在完成化學機械研磨程序後，能具有較佳的表面形狀(morphology)。同時，在上述的同步清洗過程中，半導體底材表面的氧化銅微粒，亦會被檸檬酸溶液溶解。因此，在完成化學機械研磨程序後，亦不需要再對半導體底材進行額外的清除步驟。

本發明雖以一較佳實例闡明如上，然其並非用以限定本發明精神與發明實體，僅止於此一實施例爾。對熟悉此領域技藝者，在不脫離本發明之精神與範圍內所作之修改，均應包含在下述之申請專利範圍內。



圖式簡單說明

藉由以下詳細之描述結合所附圖示，將可輕易的了解上述內容及此項發明之諸多優點，其中：

第一圖為半導體晶片之截面圖，顯示根據傳統技術在半導體底材上沉積銅層之步驟；

第二圖為化學機械研磨機台之截面圖，顯示對半導體底材進行研磨程序以製作銅鑲嵌結構之步驟；

第三圖為半導體晶片之截面圖，顯示根據本發明技術在半導體底材上形成開口圖案之步驟；


第四圖為半導體晶片之截面圖，顯示根據本發明沉積銅層於半導體底材上之步驟；

第五圖為化學機械研磨機台之截面圖，顯示根據本發明對半導體底材進行研磨程序之步驟；

第六圖為半導體晶片之截面圖，顯示根據本發明製作銅鑲嵌結構於半導體底材上之步驟；

第七A、B圖為研磨墊之俯視圖，顯示使用傳統方法與本發明方法，在進行清洗程序後，於研磨墊表面之對比情形；及

第八A、B圖為半導體晶片之俯視圖，顯示使用傳統方法與本發明方法，在進行清洗程序後，於半導體底材表面的對比情形。



四、中文發明摘要 (發明之名稱：應用於銅鑲嵌結構之化學機械研磨製程)

一種對半導體底材上的銅層進行化學機械研磨程序的方法在此處揭露。首先，提供一半導體底材，並在半導體底材上形成一銅層。接著，可進行化學機械研磨程序以移除部份銅層。其中，半導體底材被壓置於研磨墊上，且噴灑研漿於研磨墊上，以便增加研磨效果。然後，停止研漿的供給，並噴灑檸檬酸溶液於研磨墊上，以進行同步清洗程序，而同時移除半導體底材與研磨墊表面的氧化銅微粒。

英文發明摘要 (發明之名稱：)



六、申請專利範圍

1. 一種對半導體底材上的銅層進行化學機械研磨程序之方法，該方法至少包括下列步驟：

提供一半導體底材，其中該半導體底材上表面具有一銅層；

進行化學機械研磨程序以移除部份該銅層，其中該半導體底材被壓置於研磨墊上，且噴灑研漿於該研磨墊上，以便增加研磨效果；且


停止該研漿的供給，並噴灑檸檬酸溶液於該研磨墊上，以進行同步清洗程序，而同時移除該半導體底材與該研磨墊表面的氧化銅微粒。

2. 如申請專利範圍第1項之方法，其中在該半導體底材的表面上，包括了所製作的各式元件、功能層或材料層。

3. 如申請專利範圍第1項之方法，其中上述之檸檬酸可與該氧化銅微粒產生化學反應，而將該氧化銅微粒溶解。

4. 如申請專利範圍第1項之方法，其中上述之同步清洗程序進行時間約1至30秒。

5. 如申請專利範圍第1項之方法，其中上述之檸檬酸溶液是使用濃度40%的檸檬酸與去離子水，以20:1的比例



六、申請專利範圍

調合而成。

6. 如申請專利範圍第1項之方法，其中上述研磨程序可移除部份該銅層，而在該半導體底材上製作銅鑲嵌結構。

7. 一種對半導體底材上的銅層進行化學機械研磨程序之方法，該方法至少包括下列步驟：

形成介電層於半導體底材上；

蝕刻該介電層以形成開口圖案；

沉積銅層於該介電層上，且填充於該開口圖案中；

進行化學機械研磨程序以移除部份該銅層，其中該半導體底材被壓置於研磨墊上，且噴灑研漿於該研磨墊上，以便增加研磨效果；且

進行同步清洗程序而同時移除該半導體底材與該研磨墊表面之氧化銅微粒，其中噴灑化學溶劑於該研磨墊上，並藉著該化學溶劑對氧化銅微粒的溶解作用，而同時將該半導體底材與該研磨墊表面的該氧化銅微粒移除。

8. 如申請專利範圍第7項之方法，其中在形成該介電層於該半導體底材上前，更包括形成各式元件或材料層於該半導體底材上之步驟。

9. 如申請專利範圍第7項之方法，其中上述之化學溶



六、申請專利範圍

劑為檸檬酸溶液。

10. 如申請專利範圍第7項之方法，其中上述之同步清洗程序進行時間約1至30秒。

11. 如申請專利範圍第10項之方法，其中上述之檸檬酸溶液是使用濃度40%的檸檬酸與去離子水，以20:1的比例調合而成。

12. 如申請專利範圍第7項之方法，其中上述之化學機械研磨程序可移除部份該銅層，而在該半導體底材上定義出銅鑲嵌結構。


13. 如申請專利範圍第7項之方法，其中在上述沉積銅層的程序前，更包括下列步驟：

沉積阻障層於該開口圖案表面上；且

沉積銅晶種層於該阻障層表面上。

14. 如申請專利範圍第13項之方法，其中上述之阻障層可選擇鈿(Ta)、氮化鈿(TaN)或其任意組合。


15. 如申請專利範圍第13項之方法，其中可使用化學電鍍法來沉積上述銅層，其中將該半導體底材沉浸於硫酸銅溶液中，並藉著將該銅晶種層電性連接至陰極導線，以




六、申請專利範圍

便位於硫酸銅溶液中之銅離子，可還原並沉積於該銅晶種層表面。







第一圖




第二圖




第三圖




第四圖




第五圖




第六圖




第七A圖



第七B圖



第八A圖



第八B圖