



(21) 申請案號：098213946

(22) 申請日：中華民國 98 (2009) 年 07 月 30 日

(51) Int. Cl. : **H01L21/70 (2006.01)**

(71) 申請人：茂邦電子有限公司(薩摩亞) (WS)

桃園縣蘆竹鄉南山路 3 段 17 巷 11 號 6 樓

(72) 創作人：盧旋瑜 (TW)；朱貴武 (TW)；梁裕民 (TW)

(74) 代理人：歐奉璋


申請專利範圍項數：6 項 圖式數：4 共 12 頁

(54) 名稱

晶片佈局結構

(57) 摘要

一種晶片佈局結構，包含一至少具有表面、背面及側面之晶粒；多數分別設於晶圓表面與背面上之接點，且該表面與背面上之各接點至少包含有一非導通接點及多數導通接點；以及多數傳導單元，係由晶粒表面經過側面繞設於背面將各導通接點進行電性連接。藉此，除可使晶粒於使用時，具有易堆疊之功能外，亦可於製作時達到易於設計、管理方便以及可共用光罩之功效。



1 . . . 晶粒

11 . . . 表面

13 . . . 側面

2 . . . 接點

21 . . . 非導通接點

22 . . . 導通接點

3 . . . 傳導單元

31 . . . 表面導體

33 . . . 側面導通部

第1圖

五、新型說明：

【新型所屬之技術領域】

本創作是有關於一種晶片佈局結構，尤指一種除可使晶粒於使用時，具有易堆疊之功能外，亦可於製作時達到易於設計、管理方便以及可共用光罩之功效者。

【先前技術】

按，一般習用之晶片於佈局時，通常係因應不同之接點設置及使用之佈局需求，而利用多數不同結構型態之光罩於一晶片之表面及背面上成型出多數佈線區，藉以完成晶片之接點與線路佈局，而作為多數晶片之堆疊使用或是其他方式之運用。

雖然上述習用之晶片可於佈局後，將多數晶片藉由接點與佈線區進行堆疊使用，但是當堆疊時，係必須將各晶片層疊之後，再以多數導線跨設於各晶片之邊緣，才能連接各晶片上之各接點，因此，於進行晶片之堆疊使用時，造成晶片所運用之系統設計受限，而不易進行堆疊整合，除此之外，由於該晶片係利用多數不同結構型態之光罩於晶片之表面及背面上成型出多數配合各接點佈線區，所以當晶片於製作佈局時，由於各光罩之間並無法共用，且需對不同之光罩進行個別之設計，並使得該多數之光罩造成管理上之不便。

【新型內容】

本創作之主要目的係在於，可使晶粒於使用時，具有易堆疊之功能。

本創作之另一目的係在於，可於製作時達到易於設計、管理方便以及可共用光罩之功效。

為達上述之目的，本創作係一種晶片佈局結構，包含一至少具有表面、背面及側面之晶粒；多數分別設於晶圓表面與背面上之接點，且該表面與背面上之各接點至少包含有一非導通接點及多數導通接點；以及多數傳導單元，係由晶粒表面經過側面繞設於背面將各導通接點進行電性連接。

【實施方式】

請參閱『第1及第2圖』所示，係分別為本創作之立體外觀示意圖及本創作另一角度之立體外觀示意圖。如圖所示：本創作係一種晶片佈局結構，其至少係由一晶粒1、多數接點2以及多數傳導單元3所構成。

上述所提之晶粒1其至少包含有一表面11、一背面12及一側面13。

各接點2、2a係分別設於晶粒1之表面11與背面12上，且該表面11與背面12上之各接點2、2a至少包含有一非導通接點21、21a及多數導通接點22、22a，其中該表面11上所設之各接點2係以第一個接點定義為非導通接點21，而其餘之接點則為導通接點22，而該背面12上所設之各接點2係以最後一個接點定義為非導通接點21a，而其餘之接點則為導通接點22a。

各傳導單元3係由晶粒1之表面11經過側面13繞設於背面12將各導通接點22、22a進行電性連接，其中各

傳導單元 3 至少包含有一表面導體 3 1、背面導體 3 2 及側面導通部 3 3，該表面導體 3 1 係斜向設於晶粒 1 之表面 1 1 上，而該背面導體 3 2 係設於晶粒 1 之背面 1 2 上，且該側面導通部 3 3 係設於晶粒 1 之側面 1 3 上並連接該表面導體 3 1 與背面導體 3 2，且各傳導單元 3 係可為利用光罩成型所製成之導線，而由於各晶粒 1 上之各接點 2 及傳導單元 3 係設於相同之位置，且為相同之型態，因此，可使於晶粒 1 製作時達到易於設計、管理方便以及可共用光罩成型出傳導單元 3 之功效；當各傳導單元 3 與各導通接點 2 2、2 2a 進行連接時，係以傳導單元 3 將晶粒 1 之表面 1 1 上排列於第二個位置之導通接點 2 2 與晶粒 1 之背面 1 2 上排列於第一個位置之導通接點 2 2a 連接，而表面 1 1 第三個位置之導通接點 2 2 則與背面 1 2 上第二個位置之導通接點 2 2a 連接依此類推，而其表面 1 1 與背面 1 2 上之各非導通接點 2 1、2 1a 則不進行連接。如是，藉由上述之結構構成一全新之晶片佈局結構。

請參閱『第 3 及第 4 圖』所示，係分別為本創作之堆疊狀態示意圖及本創作之使用狀態示意圖。如圖所示：當本創作於運用時，係可將多數晶粒 1 進行堆疊，使各晶粒 1 表面 1 1 與背面 1 2 上之各接點 2、2a 相互接觸導通，使各晶粒 1 利用各導通接點 2 2 配合傳導單元 3 進行堆疊後之連接導通，進而完成各晶粒 1 之堆疊設置，並可於最上層(或任意層之晶粒 1)之晶粒 1 進一步連接有一控制電路板 4 作為各晶粒 1 之操作控制，以本實施例而言，其係以係最上層晶粒 1 上之第二個導通接點 2 2、第三個導通接點 2 2 及第四個導通接點 2 2 配合傳導單元 3 使用，而分別控制第二層之晶粒 1、第三層之晶粒

1 及第四層之晶粒 1，且可利用最上層晶粒 1 上之非導通接點 2 1 測試單一晶粒 1 上之側面導通部 3 3 是否導通，藉此，即可使各晶粒 1 於使用時，具有易堆疊之功能，且可省略跳線結構（圖未示）之設置。

綜上所述，本創作品片佈局結構可有效改善習用之種種缺點，除可使晶粒於使用時，具有易堆疊之功能外，亦可於製作時達到易於設計、管理方便以及可共用光罩之功效，進而使本創作之產生能更進步、更實用、更符合消費者使用之所須，確已符合創作專利申請之要件，爰依法提出專利申請。

惟以上所述者，僅為本創作之較佳實施例而已，當不能以此限定本創作實施之範圍；故，凡依本創作申請專利範圍及創作說明書內容所作之簡單的等效變化與修飾，皆應仍屬本創作專利涵蓋之範圍內。

【圖式簡單說明】

第 1 圖，係本創作之立體外觀示意圖。

第 2 圖，係本創作另一角度之立體外觀示意圖。

第 3 圖，係本創作之堆疊狀態示意圖。

第 4 圖，係本創作之使用狀態示意圖。

【主要元件符號說明】

晶粒 1

表面 1 1

背面 1 2

側面 1 3

接點 2、2 a

非導通接點 2 1、2 1 a

導通接點 2 2、2 2 a


傳導單元 3

表面導體 3 1

背面導體 3 2

側面導通部 3 3

控制電路板 4



新型專利說明書

(本說明書格式、順序，請勿任意更動，※記號部分請勿填寫)

※申請案號：098213946

※申請日：98.7.30

※IPC 分類：H01L 21/70 (2006.01)

一、新型名稱：(中文/英文)

晶片佈局結構

二、中文新型摘要：

一種晶片佈局結構，包含一至少具有表面、背面及側面之晶粒；多數分別設於晶圓表面與背面上之接點，且該表面與背面上之各接點至少包含有一非導通接點及多數導通接點；以及多數傳導單元，係由晶粒表面經過側面繞設於背面將各導通接點進行電性連接。藉此，除可使晶粒於使用時，具有易堆疊之功能外，亦可於製作時達到易於設計、管理方便以及可共用光罩之功效。

三、英文新型摘要：

六、申請專利範圍：


1. 一種晶片佈局結構，其包括：

一晶粒，其至少包含有一表面、一背面及一側面；


多數接點，係分別設於晶粒之表面與背面上，且該表面與背面上之各接點至少包含有一非導通接點及多數導通接點；以及

多數傳導單元，係由晶粒表面經過側面繞設於背面將各導通接點進行電性連接。


2. 依申請專利範圍第 1 項所述之晶片佈局結構，其中，該晶粒係可更進一步連接有一控制電路板。
3. 依申請專利範圍第 1 項所述之晶片佈局結構，其中，該晶粒之表面上所設之各接點係以第一個接點定義為非導通接點，而其餘之接點則為導通接點。
4. 依申請專利範圍第 1 項所述之晶片佈局結構，其中，該晶粒之背面上所設之各接點係以最後一個接點定義為非導通接點，而其餘之接點則為導通接點。
5. 依申請專利範圍第 1 項所述之晶片佈局結構，其中，各傳導單元至少包含有一表面導體、背面導體及側面導通部，該表面導體係斜向設於晶粒之表面上，而該背面導體係設於晶粒之背面上，且該側面導通部係設於晶粒之側面上並連接該表面導體與背面導體。
6. 依申請專利範圍第 1 項所述之晶片佈局結構，其中，各傳導單元係可為利用光罩成型所製成之導線。




第1圖



第2圖



第3圖



第4圖

四、指定代表圖：

(一)本案指定代表圖為：第(1)圖。

(二)本代表圖之元件符號簡單說明：

晶粒 1

表面 1 1

側面 1 3

接點 2

非導通接點 2 1

導通接點 2 2

傳導單元 3

表面導體 3 1

側面導通部 3 3