(19) 日本国特許庁(JP) (12) 特 許 公 報(B2)

(11)特許番号

特許第4042336号 (P4042336)

(45) 発行日 平成20年2月6日(2008.2.6)

(24) 登録日 平成19年11月22日(2007.11.22)

| (51) Int.Cl. | F 1 | |
|--------------|-------------------------------|--------------------------------|
| HO1L 21/28 | (2006.01) HO1L | 21/28 3 O 1 B |
| HO1L 29/47 | (2006.01) HO1L | 29/48 D |
| HO1L 29/872 | (2006.01) HO1L | 29/50 M |
| HO1L 29/417 | •===== | 29/78 3 O 1 B |
| HO1L 29/78 | (2006.01) HO1L | 21/205 |
| | | 請求項の数 5 (全 8 頁) 最終頁に続く |
| (21) 出願番号 | 特願2001-79780 (P2001-79780) | (73) 特許権者 000005234 |
| (22) 出願日 | 平成13年3月21日 (2001.3.21) | 富士電機ホールディングス株式会社 |
| (65) 公開番号 | 特開2002-280573 (P2002-280573A) | 神奈川県川崎市川崎区田辺新田1番1号 |
| (43) 公開日 | 平成14年9月27日 (2002. 9. 27) | (74) 代理人 100133167 |
| 審査請求日 | 平成18年3月15日 (2006.3.15) | 弁理士 山本 浩 |
| | | (72) 発明者 荻野 慎次 |
| | | 神奈川県川崎市川崎区田辺新田1番1号 |
| | | 富士電機株式会社内 |
| | | 審査官長谷山健 |
| | | (56) 参考文献 特開2000-200907 (JP, A |
| | | 特表平10-513146 (JP, A) |
| | | 最終頁に続く |

(54) 【発明の名称】炭化珪素半導体素子

(57)【特許請求の範囲】

【請求項1】

炭化珪素半導体基板上に炭化珪素エピタキシャル層を成長した炭化珪素半導体素子におい て、炭化珪素エピタキシャル層に含まれる窒素濃度が2×10¹⁴/cm³以上1×10¹⁵/cm³ 以下であり、該炭化珪素エピタキシャル層が、窒素以外のVb属元素、またはVI族元素 を含み、窒素以外の V b 属元素、または V I 族元素の濃度が、 1 × 1 0 15/cm 3以上である ことを特徴とする炭化珪素半導体素子。

【請求項2】

炭化珪素半導体基板上に炭化珪素エピタキシャル層を成長した炭化珪素半導体素子におい て、炭化珪素エピタキシャル層に含まれる窒素濃度が2×10¹⁴/cm³以上1×10¹⁵/cm³ 以下であり、該炭化珪素エピタキシャル層が、III族元素、またはII族元素を含み、 III族元素、II族元素の濃度が、1 × 1 0 ¹⁵/cm³以上であることを特徴とする炭化珪 素半導体素子。

【請求項3】

前記炭化珪素エピタキシャル層に窒素以外のVb 属元素、VI族元素、III族元素、ま たはII族元素の不純物イオンを注入した領域を有し、そのイオン注入領域に含まれる窒 素濃度が2×10¹⁴/cm³以上1×10¹⁵/cm³以下であることを特徴とする請求項1または 2に記載の炭化珪素半導体素子。

【請求項4】

半導体素子が前記炭化珪素エピタキシャル層と金属とで形成するショットキー障壁により

整流特性を有するショットキーバリアダイオードであることを特徴とする請求項<u>1</u>に記載の炭化珪素半導体素子。

【請求項5】

金属 - 熱酸化膜 - 半導体構造からなるMOS型ゲートを有し、<u>前記イオン注入領域がソース領域およびドレイン領域である</u>ことを特徴とする請求項<u>3</u>に記載の炭化珪素半導体素子

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は炭化珪素を素材とする半導体素子、すなわち炭化珪素半導体素子に関するものである。

[0002]

【従来の技術】

炭化珪素は、半導体素子の素材としてシリコンより優れた点が多く、電力用半導体や高 周波半導体への利用を目指して実用化のための研究が精力的におこなわれている。

[0003]

【発明が解決しようとする課題】

昇華法による基板や<u>エピタキシャル</u>成長層は、製造装置内に残留もしくは混入した大気中の窒素ガスを取り込んで、n型の伝導性を示す傾向にある。特に<u>エピタキシャル</u>成長工程は、1500 以上の高温で、しかも長時間におよぶ工程である。また、ドーパントのイオン注入も活性化率向上のため、1000 以上の高温でおこなわれることが多い。

[0004]

熱酸化の際に、炭化珪素中の炭素は CO_2 ガスになって、系外に排出される。その際、取り込まれた窒素もガスとして外部に排出されるが,その一部は炭化珪素中の珪素原子と結合して<u>熱酸化膜</u>との界面近傍の炭化珪素中に極微細な窒化珪素粒子が形成される。例えば整流素子の・種であるショットキダイオードを作製する場合に、熱酸化膜を除去してその表面にショットキー電極を形成しても,その金属/半導体界面に窒化珪素の微粒子が分散した層が存在するため,良好な整流特性が得られないという問題があった。

[0005]

また,熱酸化膜を利用してMOS型の電界効果型トランジスタ(以下MOSFETと記す)を作製する場合には、酸化膜/半導体の境界に近い半導体層に形成されるチヤネル層に窒化珪素の微粒子が存在するため、チヤネル層を移動するキャリアがこの窒化珪素微粒子により散乱を受け、移動度が低くなってしまうという問題があった。

[0006]

これらの問題に鑑み本発明の目的は、窒化珪素微粒子の発生を抑え,特性の良好なショットキーダイオードやMOSFET等の炭化珪素半導体素子を提供することにある.

[0007]

【課題を解決するための手段】

上記課題解決のため本発明は、炭化珪素半導体基板上に炭化珪素エピタキシャル層を成長した炭化珪素半導体素子において、炭化珪素エピタキシャル層に含まれる窒素濃度が $\frac{2}{2}$ ×10 14 /cm 3 以上 $\frac{1}{2}$ ×10 15 /cm 3 以下で<u>あり、該炭化珪素エピタキシャル層が、窒素以外のVb属元素、またはVI族元素を含み、窒素以外のVb属元素、またはVI族元素の濃度が、1×10 15 /cm 3 以上であるものとする。</u>

20

30

炭化珪素エピタキシャル層中の窒素濃度を抑制することにより窒化珪素微粒子の生成を抑えることができる。

[00008]

特に、炭化珪素エピタキシャル層が n 型の場合には、燐、批素もしくはアンチモン等の窒素以外の V b 属元素、または V I 族元素をドーパントとし、窒素の取り込みを避けることが重要である。炭化珪素エピタキシャル層が、アルミニウムもしくはほう素等の I I I <u>族</u>元素、または I I 族元素を含んでいても、また、それら窒素以外の V b 属元素、または V I 族元素、 I I I <u>族</u>元素、 I I 族元素の濃度が、 $1\times 10^{15}/\text{cm}^3$ 以上であっても良いことは勿論である。

[0009]

炭化珪素半導体素子が不純物イオンを注入した領域を有する場合にも、窒素の取り込みを避け、イオン注入領域に含まれる窒素濃度が $1\times10^{15}/cm^3$ 以下であるものとする。

イオン注入領域についても、n型の場合には燐、批素もしくはアンチモン等の窒素以外のVb属元素、またはVI族元素をドーパントとし、窒素の取り込みを避けることとする

[0010]

不純物イオンがアルミニウムもしくはほう素等のIII<u>族</u>元素、またはII族元素である場合は問題無い。

半導体素子が金属/半導体界面が形成するショットキー障壁により整流特性を有するショットキーダイオードの場合には、窒化珪素微粒子の生成を抑えることにより後述のように良好な界面特性を有するショットキーダイオードが得られる。

【 0 0 1 1 】

半導体素子が熱酸化膜を有する場合には、特に熱酸化工程で窒化珪素微粒子を発生しや すいので、熱酸化される部分の窒素濃度を低く抑えて置くことが重要である。

半導体素子がMOSFETの場合には、後述のようにチヤネル層を走行するキャリアが 窒化珪素微粒子による散乱を受けないので高移動度を有する炭化珪素MOSFETが得られる。

[0012]

【発明の実施の形態】

[実施例1]

図 2 は本発明実施例 1 の炭化珪素ショットキーダイオード(以下SBDと記す)の断面図である。4H型の炭化珪素基板(以下SiC 基板と記す)11上に、n エ $\underline{\underline{\underline{U}}}$ タキシャル層12を成長したエ $\underline{\underline{U}}$ タキシャルウェハを使用して製作した、3 mm角、電極面積が3 . 1 4 mm 2 のSBDである。13はn エ $\underline{\underline{U}}$ タキシャル層12とショットキ接合を形成するチタン(Ti)のショットキー電極、14はSiC 基板11の裏面に設けられたチタン、ニッケル、金(Ti/Ni/Au)のカソード電極、15は酸化膜、16はほう素イオンの注入と熱処理で形成されたガードリングである。

[0013]

以下に製造方法を詳しく説明する。4H型でシリコン面(以下Si面と記す)を(11-20)方向に 8 度傾けた(この角度をオフアングルという)直径 2 インチのSiC 基板11を使用した。SiC 基板11はn型でキャリア濃度が 1×10^{18} /cm 3 である。ただし、6H型や3C型でもよいし,またC 面や(11-20)面でも良い。あるいはオフアングルの方向や角度が異なっても本発明の適用には何の影響も及ばさない。

[0014]

最初にSiC 基板11の裏面側に燐イオンのイオン注入により、 n^+ カソード層17を形成する。加速電圧は $5 \ 0 \ kV$ 、ドーズ量は $5 \times 1 \ 0 \ 1^4 \ / \ cm^2$ である。ついで、製造装置内に残留もしくは混入した大気中の窒素ガスを避けるため、ロードロック式のエピタキシャル成膜装置を用いて、アルゴンガスによるパージと、 $8 \ 0 \ 0 \ \$ ベークとを $3 \ \Box$ 繰り返した後、燐ドープの n^- エピタキシャル層12を成膜する。 n^- エピタキシャル層12は、厚さ $1 \ 0 \ \mu m$ で n 型、キャリア濃度が $1 \times 1 \ 0 \ 1^6 \ / \ cm^3$ である。原料ガスは、モノシラン($S \ i \ H_4$)、プ

10

20

30

40

ロパン(C_3 H_8)とフォスフィン(PH_3)であり、 S_1 C_3 C_3 C_4 C_5 C_5 C

[0015]

ポジタイプのフォトレジストを使ってガードリング16のパターニングをする。

続いて、ほう素を30~180keV の加速電圧でボックス状にイオン注入した後、1600 で30分間のアニールをおこない、深さ約0.5μm のガードリング16を形成する。

10

1 1 0 0 、 5 時間のパイロジェニック酸化により、厚さ 3 0 nmの酸化膜15を形成してパターニングした後、ショットキー電極13としてTiをスパッタ蒸着し、 2 0 0 、 5 分間の熱処理をし、次いでカソード電極14としてTi/Ni/Auをスパッタ蒸着し、チップ化した。

[0016]

図1(実線-リンドープ)は、このようにして作製したSBDの逆方向電流電圧特性図で ある。

同図に比較例として、従来の製造方法による窒素ドープのエピタキシャル層をもつSBD (破線・チッ素ドープ)の逆方向電流電圧特性も示した。

従来の製造方法による窒素ドープのSBD では、例えば逆電圧 400V でのもれ電流が約 $30\,\text{mA/cm}^2$ であるのに対し、本実施例 $10\,\text{mSBD}$ のもれ電流は $1.5\,\text{mA/cm}^2$ であり、 $1/2\,$ 0 になっていることがわかる。

20

[0017]

すなわち、上のエピタキシャル層12の成膜工程で、ロードロック式のエピタキシャル成膜装置を用いて、十分に製造装置内の窒素ガスを避ける操作をおこない、燐ドープの n ・ エピタキシャル層12を成膜したことにより、表面近傍の窒化珪素微粒子が殆ど発生しなかったためと考えられる。 S i M S 分析法によりエピタキシャル層12の窒素濃度を測定したところ、 2 × 1 0 ¹⁴/cm³であった。

[0018]

確認のため、エピタキシャル層12の成膜工程で、ロードロック式のエピタキシャル成膜 装置でのパージ条件やベーク条件を変えて、窒素濃度の異なるSBD を作製し、その逆方向 特性を測定した。窒素濃度と燐濃度との和は、1 × 1 0 ¹⁶/cm³とした。

30

図3は、逆電圧400Vでのもれ電流の窒素濃度依存性を示す特性図である。

[0019]

窒素濃度が 1×10^{15} / cm³ 以下であれば、漏れ電流は 3 mA/cm^2 以下に抑えられるが、 1×10^{15} / cm³ を越すともれ電流が急増している。従って、窒素濃度を 1×10^{15} cm⁻³ 以下に抑えることが重要である。尚、イオン注入種は窒素以外のVb属元素であればどれでもよい。また、 p 型のエピタキシャルウェハの場合には、アルミニウムを用いても同様の結果が得られる。

[0020]

[実施例2]図4は本発明実施例2のSiC MOSFETの断面図である。実施例1と同種の4H型のSiC 基板21を使用した。SiC 基板21上にトリメチルアルミニウムを使ってアルミニウムをドープした p エピタキシャル層22を成長した。このとき、実施例1と同様に、ロードロツク式のエピタキシャル成膜装置を用いて、アルゴンガスによるパージと、800ベークとを3回繰り返した後、p エピタキシャル層22を成膜した。

[0021]

ポジタイプのフォトレジストを使って $\underline{\mathcal{N}}$ ターニングをした後、燐を $30 \sim 180$ keV の加速電圧でボックス状にイオン注入し、1600 で30分間のアニールをおこない、深さ約 0.5μ m の n^+ ソース領域27および n^+ ドレイン領域28を形成する。

1 1 0 0 、 5 時間のパイロジェニック酸化により、厚さ 3 0 nmのゲート酸化膜25を形成してパターニングした後、Ti/Ni/Auをスパッタ蒸着しパターニングしてソース電極24、

50

ドレイン電極23、ケート電極26、基板電極29を形成して、チップ化した。

[0022]

このようにして作製したMOSFETのチャネルでのキャリア移動度を測定したところ、115 cm²/Vsと従来の窒素汚染を避けない方法により p^- エ<u>ピ</u>タキシャル層を形成したものの移動度 5 cm²/Vsの約 20 倍以上の値を示した。

これは、上の p エピタキシャル層22の形成工程で、製造装置内に残留もしくは混入した大気中の窒素汚染を避ける方法を取ったことにより、表面近傍の窒化珪素微粒子が殆ど発生しなかったためと考えられる。 S I M S 分析法により p エピタキシャル層22の窒素濃度を測定したところ、 2 × 1 0^{14} /cm³であった。

[0023]

確認のため、 p^- エピタキシャル層22の形成工程で、ドープガスの比率を変えて、窒素濃度の異なるMOSFETを作製し、その移動度特性を測定した。窒素濃度と燐濃度との和は、 1×10^{16} /cm³とした。

図 5 は、キャリア移動度の窒素濃度依存性を示す特性図である。窒素濃度が 1×10^{15} / cm³ 以下であれば、キャリア移動度は 100 cm^2 / Vs以上であるが、 1×10^{15} / cm³ を越すと急速に低下している。従って、窒素濃度を 1×10^{15} cm³ 以下に抑えることが重要である。

[0024]

更にMOS 界面のクーロン散乱によるチャネル移動度を改善する目的で、 n^+ ソース領域 27 および n^+ ドレイン領域28 との間に、燐イオンの注入によるカウンタードープ領域30 を形成した。加速電圧は、 $3.0\,\mathrm{kV}$ 、ドーズ量は $2\times1.0^{11}/\mathrm{cm}^2$ とした。比較のため、窒素イオンの注入によりカウンタードープ領域を形成したものも作製した。両者を比較した結果,窒素のカウンタードープではチャネル移動度が $1.0.0\,\mathrm{cm}^2/\mathrm{Vs}$ であったが燐ドープでは $1.5.0\,\mathrm{cm}^2/\mathrm{Vs}$ と大幅に向上させることができた。

[0025]

【発明の効果】

以上説明したように本発明によれば、エピタキシャル層成長工程における窒素混入を避け、炭化珪素エピタキシャル層に含まれる窒素濃度を 2×10^{14} /cm 3 以上 1×10^{15} /cm 3 以下に抑制することにより、窒化珪素微粒子発生の影響を免れ、ショットキーダイオートやMOSFETの特性を改善することができた。

[0026]

更に、不純物領域形成の際にも、 n 型ドーパントとして窒素以外の元素を用いることが 有効であることを示した。

本発明により、ショットキーダイオートやMOSFET以外にも特性の優れた炭化珪素 半導体素子を、再現性良く作製することが可能になる。

【図面の簡単な説明】

- 【図1】 本発明実施例1のSiCSBDおよび比較例の電流-電圧特性図
- 【図2】 本発明実施例1のSiCSBDの断面図
- 【図3】 SiCSBDの漏れ電流の窒素濃度依存性を示す特性図
- 【図4】 本発明実施例2のSiCMOSFETの断面図
- 【図5】 SiCMOSFET のキャリア移動度の窒素濃度依存性を示す特性図

【符号の説明】

- 11、21 SiC 基板
- 12 n · エピタキシャル層
- 13 ショットキー電極
- 14 カソード電極

15二酸化珪素膜

- 16 ガードリング
- 22 p エピタキシャル層
- 23 ソース電極

30

10


20

30


40

| 24 | ドレイン電極 |
|----|-----------------------|
| 25 | ゲート酸化膜 |
| 26 | ゲート電極 |
| 27 | n ⁺ ソース領域 |
| 28 | n ⁺ ドレイン領域 |
| 29 | 基板電極 |
| 30 | カウンタードープ領域 |


【図1】




【図2】




【図3】



【図4】



【図5】



フロントページの続き

(51) Int.CI. F I

H 0 1 L 21/205 (2006.01) C 2 3 C 16/32

C 2 3 C 16/32 (2006.01)

(58)調査した分野(Int.CI., DB名)

H01L 21/28

H01L 21/205

H01L 29/417

H01L 29/47

H01L 29/78

H01L 29/872

C23C 16/32