(19) **日本国特許庁(JP)**

(12) 特許公報(B2)

(11)特許番号

特許第5665171号 (P5665171)

(45) 発行日 平成27年2月4日(2015.2.4)

(24) 登録日 平成26年12月19日(2014.12.19)

(51) Int.Cl.		F I				
HO1L 21/3	38 (200 6.01)	HO1L	29/80	Н		
HO1L 29/7	78 (2006.01)	HO1L	21/205			
HO1L 29/8	12 (2006.01)	HO1L	29/80	F		
HO1L 21/2	05 <i>(2006.01)</i>	HO1L	29/50	J		
HO1L 29/4	<i>17</i> (2006.01)	HO1L	21/28	3 O 1 B		
				請求項の数 18	(全 25 頁)	最終頁に続く

特願2010-112280 (P2010-112280) (21) 出願番号 (22) 出願日 平成22年5月14日 (2010.5.14) (65) 公開番号 特開2011-243644 (P2011-243644A) (43) 公開日 平成23年12月1日(2011.12.1) 平成25年4月26日 (2013.4.26) 審查請求日

特許法第30条第1項適用 刊行物名 EiC 電子情 ||(73)特許権者 000005049 報通信学会 2010年総合大会講演論文集 発行日 平成22年3月2日 発行所 社団法人 電子情報通信 学会 研究集会名 電子情報通信学会2010年総合大 ||(74)代理人 100088155 会 主催者名 社団法人 電子情報通信学会 公開日 平成22年3月17日

||(73)特許権者 000002130

住友電気工業株式会社

大阪府大阪市中央区北浜四丁目5番33号

(73)特許権者 504145320

国立大学法人福井大学

福井県福井市文京3丁目9番1号

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

弁理士 長谷川 芳樹

(74)代理人 100113435

弁理士 黒木 義樹

|(74)代理人 100108257

弁理士 近藤 伊知良

最終頁に続く

(54) 【発明の名称】 1 1 1 族窒化物半導体電子デバイス、1 1 1 族窒化物半導体電子デバイスを作製する方法

(57)【特許請求の範囲】

【請求項1】

111族窒化物半導体電子デバイスであって、

前記基板の主面上に設けられた半導体積層と、

前記半導体積層に接触を成す第1の電極と、

前記半導体積層の上に設けられた第2の電極と、

を備え、

前記半導体積層は、前記基板の前記主面上に設けられたチャネル層と、前記チャネル層 に接合を成すバリア層とを含み、

前記チャネル層は、III族構成元素としてアルミニウムを含む第1のIII族窒化物半導体 からなり、

前記バリア層は、III族構成元素としてアルミニウムを含む第2のIII族窒化物半導体か らなり、

前記半導体積層は、前記基板の前記主面に沿って配列された第1、第2及び第3の領域 を含み、前記第3の領域は前記第1の領域と前記第2の領域との間に位置し、

前記チャネル層は、前記第1~第3の領域にそれぞれ含まれる第1~第3の部分を含み 前記チャネル層の前記第1の部分の不純物濃度は、前記第2の部分の不純物濃度と同じ であり、

前記バリア層は、前記第1~第3の領域にそれぞれ含まれる第1~第3の部分を含み、

前記バリア層の前記第1の部分の不純物濃度は、前記第2の部分の不純物濃度と同じであり、前記第1及び第2の電極は、それぞれ、前記第1及び第2の領域の上に設けられ、

前記第1の電極はドレイン電極及びソース電極のいずれか一方を含み、

前記第1の電極はZr及びAlを含み、

前記第2の電極はゲート電極を含み、

前記ゲート電極はショットキ電極を含み、

前記第1のIII族窒化物半導体のアルミニウム組成は0.16以上であり、前記第2のIII族窒化物半導体のバンドギャップは前記第1のIII族窒化物半導体のバンドギャップより大きく、

<u>室温における最大ドレイン電流に対し、摂氏200度における最大ドレイン電流が、0.68</u> 倍以上である、III族窒化物半導体電子デバイス。

【請求項2】

前記不純物はシリコンを含む、<u>請求項1に</u>記載されたIII族窒化物半導体電子デバイス

【請求項3】

前記チャネル層の(10-12)面の X 線ロッキングカーブ(X R C)半値全幅が 1 0 0 0 秒未満である、請求項 1 又は請求項 2 に記載されたIII 族窒化物半導体電子デバイス

【請求項4】

前記チャネル層の(0002)面のXRC半値全幅が1000秒未満である、請求項1~請求項3のNずれか一項に記載されたIII族窒化物半導体電子デバイス。

【請求項5】

前記半導体積層と前記基板との間に設けられた A 1_X G a 1_X N (0 < X 1)層を更に備える、請求項 1 \sim <u>請求項 4</u> のいずれか一項に記載されたIII族窒化物半導体電子デバイス。

【請求項6】

前記基板は $A \ 1_{Y} \ G \ a_{1_{Y}} \ N \ (0 < Y \ 1)$ からなる、請求項 $1 \sim \frac{請求項 \ 4}{ }$ のいずれか一項に記載されたIII族窒化物半導体電子デバイス。

【請求項7】

前記半導体積層と前記基板との間に設けられた $Al_zGa_{1-z}N層(0< Z-1)$ を更に備え、

前記A1 $_Z$ Ga $_1$ $_Z$ N層のアルミニウム組成は前記半導体積層から前記基板への方向に単調に増加する、請求項1 $_{\sim}$ 請求項6 $_{\sim}$ のいずれか一項に記載されたIII族窒化物半導体電子デバイス。

【請求項8】

前記半導体積層と前記基板との間に設けられた多層膜を更に備え、

前記多層膜は、交互に配列された A 1 $_{U}$ G a $_{1}$ $_{U}$ N (0 < U < 1) 層及び A 1 $_{V}$ G a $_{1}$ $_{U}$ N (U < V $_{1}$) 層を含む、請求項 1 $_{1}$ $_{1}$ $_{2}$ $_{3}$ $_{4}$ $_{5}$ $_{7}$ $_{1}$ $_{1}$ $_{2}$ $_{3}$ $_{4}$ $_{5}$ $_{1}$ $_{2}$ $_{3}$ $_{4}$ $_{5}$ $_{5}$ $_{1}$ $_{2}$ $_{3}$ $_{4}$ $_{5}$ $_{5}$ $_{5}$ $_{5}$ $_{7}$ $_{1}$ $_{2}$ $_{3}$ $_{4}$ $_{5}$

【請求項9】

前記半導体積層と前記基板との間に設けられた多層膜を更に備え、

前記多層膜は、交互に配列された A l $_{
m U}$ G a $_{
m 1-U}$ N (0 < U < 1) 層及び A l N 層を含み、

【請求項10】

前記チャネル層がA1GaNからなり、前記バリア層がA1GaNからなる請求項1~ 請求項9のいずれか一項に記載されたIII族窒化物半導体電子デバイス。

【請求項11】

10

30

20

40

前記チャネル層の水素濃度は3×10¹⁸cm⁻³未満である、請求項1~請求項10 のいずれか一項に記載されたIII族窒化物半導体電子デバイス。

【請求項12】

前記チャネル層の炭素濃度は2.5×10¹⁷cm³以下である、請求項1~請求項 11のいずれか一項に記載されたIII族窒化物半導体電子デバイス。

【請求項13】

前記チャネル層の酸素濃度は4.3×10¹⁷cm⁻³以下である、請求項1~請求項 12のいずれか一項に記載された111族窒化物半導体電子デバイス。

【請求項14】

室温における最大ドレイン電流に対し、300度における最大ドレイン電流が、0.55倍以 上である、請求項1~請求項13のいずれか一項に記載されたII」族窒化物半導体電子デ バイス。

【請求項15】

III 族窒化物半導体電子デバイスを作製する方法であって、

オーミック電極を形成するためのコンタクトエリアを有する半導体積層を基板の主面上 に形成する工程と、

前記半導体積層の前記コンタクトエリアにイオン注入を行うことなく、前記コンタクト エリア上に第1の電極を形成する工程と、

前記半導体積層の上に第2の電極を形成する工程と、

を備え、

前記第1の電極はドレイン電極及びソース電極のいずれか一方を含み、

前記第1の電極はZr及びAlを含み、

前記第2の電極はゲート電極を含み、

前記ゲート電極はショットキ電極を含み、

前記半導体積層は、前記基板の前記主面上に設けられたチャネル層と、前記チャネル層 に接合を成すバリア層とを含み、

前記チャネル層は、II族構成元素としてアルミニウムを含む第1のII族窒化物半導体 からなり、

前記バリア層は、II族構成元素としてアルミニウムを含む第2のII族窒化物半導体か らなり、

前記半導体積層は、前記基板の前記主面に沿って配列された第1、第2及び第3の領域 を含み、前記第3の領域は前記第1の領域と前記第2の領域との間に位置し、

前記チャネル層は、前記第1~第3の領域にそれぞれ含まれる第1~第3の部分を含み 前記チャネル層の前記第1の部分の不純物濃度は、前記第2の部分の不純物濃度と同じ であり、

前記バリア層は、前記第1~第3の領域にそれぞれ含まれる第1~第3の部分を含み、 前記バリア層の前記第1の部分の不純物濃度は、前記第2の部分の不純物濃度と同じであ り、

前記第1の電極及び第2の電極は、それぞれ、前記第1及び第2の領域の上に設けられ

前記第1のIII族窒化物半導体のアルミニウム組成は0.16以上であり、前記第2のI II族窒化物半導体のバンドギャップは前記第1のIII族窒化物半導体のバンドギャップよ り大きく、

室温における最大ドレイン電流に対し、摂氏200度における最大ドレイン電流が、0.68 倍以上である、III族窒化物半導体電子デバイスを作製する方法。

【請求項16】

前記半導体積層の形成前に、前記基板上にバッファ層を成長する工程を備える、請求項 15に記載されたII族窒化物半導体電子デバイスを作製する方法。

【請求項17】

前記バリア層は、アンドープとして形成される、請求項15又は請求項16に記載され

20

10

30

40

た111族窒化物半導体電子デバイスを作製する方法。

【請求項18】

前記第1の電極を形成する工程は、

前記コンタクトエリア上に電極を堆積する工程と、

前記第1の電極を堆積した後に、摂氏1200度以下の温度でアニールを行う工程と、を含む、<u>請求項15~請求項17</u>のいずれか一項に記載されたIII族窒化物半導体電子デバイスを作製する方法。

【発明の詳細な説明】

【技術分野】

[0001]

▲ ○ ○ ○ · ▲ 本発明は、III族窒化物半導体電子デバイス、III族窒化物半導体電子デバイスを作製す

【背景技術】

る方法に関する。

[0002]

特許文献1には、ヘテロ接合型電界効果トランジスタが記載されている。このトランジスタは、AlGaNチャネル層及びAlGaNバリア層を有する。ソース/ドレイン電極は、シリコンのイオン注入を用いて形成され、またTi/Alからなる。

[00003]

[0004]

[0005]

非特許文献 2 には、電子ビーム法で作製される高電子移動度トランジスタが記載されている。この高電子移動度トランジスタは、A1組成 0 . 0 6 のA1GaNチャネル層を有し、オーミック電極はTi/A1/Ni/Auからなる。

[0006]

非特許文献 3 には、 A 1 G a N / A / A

【先行技術文献】

【特許文献】

[0007]

【特許文献1】特開2008-243881号公報

【特許文献2】特開2009-049358号公報

【非特許文献】

[00008]

【非特許文献 1】Applied Physics Express 1, (2008) 011101, Takuma Najiro, et al., "First Operation of AlGaN Channel High Electron Mobility Transistors."

【非特許文献 2 】 Japanese Journal of Applied Physics, Vol. 47, No. 5, 20 08, pp-3359-3361, Ajay RAMAN, et al., "AlGaN Channel High Electron M obility Transistors: Device Performance and Power-Switching Figure of Me rit".

【非特許文献 3 】APPLIED PHYSICS LETTERS, VOL. 80, No. 12, S. Arulkumaran

10

20

00

30

40

, et al., "High Temperature Effect of AlGaN/GaN high-electron Mobility Transistors on sapphire semi-insulating SiC substrate"

【発明の概要】

【発明が解決しようとする課題】

[0009]

特許文献1に記載された発明の目的は、高出力化及び高耐圧化が可能なヘテロ接合電界効果トランジスタを提供することにある。特許文献1には、トランジスタのドレイン電流特性が記載されていない。特許文献2に記載された発明の目的は、ソース/ドレイン(オーミック)電極のコンタクト抵抗を低減することにある。特許文献1及び2のいずれにおいても、ソース/ドレイン電極の形成のために、イオン注入を用いている。

[0010]

非特許文献 3 は、 A 1 G a N / G a N 高電子移動度トランジスタにおいて、最大ドレイン電流 I d m a x が温度の上昇に伴って低下することを開示する。このような特性の低下は、特許文献 1 及び 2 並びに非特許文献 1 ~ 3 のいずれにも開示されておらず、また、そのような特性低下を改善する回答を提供していない。発明者らの知見によれば、 A 1 G a N / A 1 G a N ヘテロ接合の利用により、上記の I d m a x 特性低下が低減される。

本発明は、上記の事情を鑑みて為されたものであり、Id max特性低下を低減可能なIII族窒化物半導体電子デバイスを提供することを目的とし、また、Id max特性低下を低減可能な、III族窒化物半導体電子デバイスを作製する方法を提供することを目的とする。

【課題を解決するための手段】

[0012]

[0011]

本発明の一側面に係るIII族窒化物半導体電子デバイスは、(a)基板と、(b)前記基板の主面上に設けられた半導体積層と、(c)前記半導体積層に接触を成す第1の電極と、(d)前記半導体積層上に設けられた第2の電極とを備える。前記半導体積層は、前記基板の前記主面上に設けられたチャネル層と、前記チャネル層に接合を成すバリア層とを含み、前記チャネル層は、III族構成元素としてアルミニウムを含む第1のIII族窒化物半導体からなり、前記バリア層は、III族構成元素としてアルミニウムを含む第2のIII族窒化物半導体からなり、前記半導体積層は、前記基板の前記主面に沿って配列された第1、第2及び第3の領域を含み、前記第3の領域は前記第1の領域と前記第2の領域との部分を含み、前記チャネル層は、前記第1~第3の領域にそれぞれ含まれる第1~第3の部分を含み、前記第1の部分の不純物濃度は、前記第2の部分の不純物濃度と同じであり、前記第1及び第2の電極は、それぞれ、前記第1及び第2の電極はであり、前記第1及び第2の電極はであり、前記第1のIII族窒化物半導体のアルミニウム組成は0.16以上であり、前記第2のIII族窒化物半導体のバンドギャップは前記第1のIII族窒化物半導体のバンドギャップより大きい。

[0013]

上記のIII族窒化物半導体電子デバイスでは、チャネル層は、III族構成元素としてアルミニウムを含む第1のIII族窒化物半導体からなると共に、バリア層は、III族構成元素としてアルミニウムを含む第2のIII族窒化物半導体からなる。これ故に、Idmax特性低下を低減可能なIII族窒化物半導体電子デバイスが提供される。また、第1及び第2の電極は、それぞれ、半導体積層の第1及び第2の領域上に設けられている。チャネル層において第1の部分の不純物濃度が第2の部分の不純物濃度と同じであるので、チャネル層における第1の部分に、イオン注入が行われていない。これ故に、Idmax特性低下を更に低減可能なIII族窒化物半導体電子デバイスが提供される。

[0014]

本発明の一側面に係るIII族窒化物半導体電子デバイスでは、前記バリア層は、前記第1~第3の領域にそれぞれ含まれる第1~第3の部分を含み、前記第1の部分の不純物濃

10

20

30

40

度は、前記第2の部分の不純物濃度と同じであることができる。この電子デバイスによれば、バリア層において第1の部分の不純物濃度が第2の部分の不純物濃度と同じである。これ故に、バリア層における第1の部分に、イオン注入が行われていない。これ故に、Idmax特性低下を低減可能なIII族窒化物半導体電子デバイスが提供される。

[0015]

本発明の一側面に係るIII族窒化物半導体電子デバイスでは、前記不純物はシリコンを含むことができる。この電子デバイスによれば、シリコン不純物は、イオン注入による供給によることなく、半導体積層を形成する際の、原料中に含まれる不純物や、成長炉の汚染、成長炉内のヒータ等の治具等を介しても半導体積層に導入される。

[0016]

本発明の一側面に係るIII族窒化物半導体電子デバイスでは、前記チャネル層の(10-12)面のX線ロッキングカーブ(XRC)半値全幅が1000秒未満であることが好適である。この電子デバイスによれば、イオン注入を行わないので、成膜時の結晶品質を大きく損なうことがない。これ故に、ソース / ドレインのためのイオン注入を行わないデバイスでは、チャネル層の(10・12)面のXRC半値全幅における良好さが、III族窒化物半導体電子デバイスのデバイス特性に影響する。例えば、このXRC半値全幅による結晶品質が、第1の領域に維持されているので、電極の接触抵抗の低減に好適である。また、このXRC半値全幅による結晶品質により、ドレイン電流の温度特性を改善できる

[0017]

本発明の一側面に係るIII族窒化物半導体電子デバイスでは、前記チャネル層の(00002)面のXRC半値全幅が1000秒未満であることが好適である。この電子デバイスによれば、イオン注入を行わないので、成膜時の結晶品質を大きく損なうことがない。これ故に、ソース/ドレインのためのイオン注入を行わないデバイスでは、チャネル層の(10-12)面のXRC半値全幅における良好さが、III族窒化物半導体電子デバイスのデバイス特性に影響する。例えば、このXRC半値全幅による結晶品質が、第1の領域に維持されているので、電極の接触抵抗の低減に好適である。また、このXRC半値全幅による結晶品質により、ドレイン電流の温度特性を改善できる。

[0018]

本発明の一側面に係るIII族窒化物半導体電子デバイスは、前記半導体積層と前記基板との間に設けられた A 1_X G a 1_{1-X} N (0 < X 1) 層を更に備えることができる。前記基板はサファイア、SiC、Si等からなる。この電子デバイスによれば、サファイア、SiC、Si等の基板上の A 1 G a N 1 F ヤネル層を提供できる。或いは、本発明の一側面に係るII I K 窒化物半導体電子デバイスでは、前記基板は A 1_Y G a 1_{1-Y} N (0 < Y 1) からなることができる。この電子デバイスによれば、 A 1 G a N 基板及び A 1 N 基板上の A 1 G a N 1 F ヤネル層を提供できる。

[0019]

本発明の一側面に係るIII族室化物半導体電子デバイスは、前記半導体積層と前記基板との間に設けられた $A \ 1_z \ G \ a_{1-z} \ N \ (0 < Z \ 1)$ 層を更に備えることができる。前記 $A \ 1_z \ G \ a_{1-z} \ N$ は前記半導体積層から前記基板への方向にアルミニウム組成が単調に増加することが好ましい。このIII族窒化物半導体電子デバイスによれば、組成傾斜により、 $A \ 1_z \ G \ a_{1-z} \ N \ (0 < Z \ 1)$ 層上に設けられる半導体層の結晶品質を改善できる。

[0020]

本発明の一側面に係るIII族窒化物半導体電子デバイスは、前記半導体積層と前記基板との間に設けられた多層膜を更に備えることができる。前記多層膜は、交互に配列された $Al_CGa_{1-C}N(0<C<1)$ 層及び $Al_DGa_{1-D}N(C<D-1)$ 層を含み、前記 $Al_CGa_{1-C}N(0<C<1)$ 層のアルミニウム組成は一定であることが好ましい。このIII族窒化物半導体電子デバイスによれば、多層膜により、 $Al_CGa_{1-C}N(0<C<1)$ 層上に設けられる半導体層の結晶品質を改善できる。また、 Al_DGa_1

10

20

30

40

 $_{D}$ N (U < D 1)層はAl Nを含むことがよい。AINを用いることで、より高い抵抗が実現できる(低抵抗化を抑制できる)からである。

[0021]

本発明の一側面に係るIII族窒化物半導体電子デバイスは、前記半導体積層と前記基板との間に設けられた多層膜を更に備えることができる。前記多層膜は、交互に配列された $A1_UGa_{1-U}N(0<U<1)$ 層及び $A1_VGa_{1-V}N(U<V-1)$ 層を含み、前記 $A1_UGa_{1-U}N(0<U<1)$ 層のアルミニウム組成は前記半導体積層から前記 基板への方向に単調に増加することが好ましい。このIII族窒化物半導体電子デバイスによれば、多層膜における組成傾斜により、 $A1_UGa_{1-U}N(0<U<1)$ 層上に設けられる半導体層の結晶品質を改善できる。また、 $A1_VGa_{1-V}N(U<V-1)$ 層は A1N を含むことがよい。A1Nを用いることで、より高い抵抗が実現できる(低抵抗化を 抑制できる)からである。

[0022]

本発明の一側面に係るIII族窒化物半導体電子デバイスでは、前記チャネル層がA1GaNからなり、前記バリア層がA1GaNからなることが好適である。 このIII族窒化物半導体電子デバイスによれば、A1GaN/A1GaNへテロ接合が提

供される。 【0023】

本発明の一側面に係るIII族窒化物半導体電子デバイスでは、前記チャネル層の水素濃度は $3\times10^{-1.8}$ c m $^{-3}$ 未満であることができる。この電子デバイスによれば、これよりも低い水素濃度の場合に、イオン注入を使わずにオーミック電極の形成が可能だからである。また、本発明の一側面に係るIII族窒化物半導体電子デバイスでは、前記チャネル層の炭素濃度は $2.5\times10^{-1.7}$ c m $^{-3}$ 以下であることができる。この電子デバイスによれば、これよりも低い炭素濃度の場合に、イオン注入を使わずにオーミック電極の形成が可能だからである。さらに、本発明の一側面に係るIII族窒化物半導体電子デバイスでは、前記チャネル層の酸素濃度は $4.3\times10^{-1.7}$ c m $^{-3}$ 以下であることができる。この電子デバイスによれば、これよりも低い酸素濃度の場合に、イオン注入を使わずにオーミック電極の形成が可能だからである。

[0024]

本発明の一側面に係るIII族窒化物半導体電子デバイスでは、室温(例えば摂氏27度)における最大ドレイン電流に対し、摂氏200度における最大ドレイン電流が、0.68倍以上であることができる。また、本発明の一側面に係るIII族窒化物半導体電子デバイスでは、室温(例えば摂氏27度)最大ドレイン電流に対し、300度における最大ドレイン電流が、0.55倍以上であることができる。

[0025]

本発明の一側面に係るIII族窒化物半導体電子デバイスでは、前記第1の電極はZr及びA1を含むことが好適である。この電子デバイスによれば、イオン注入を行うことなく、III族構成元素としてアルミニウムを含むIII族窒化物半導体への接触抵抗を低減できる。これは、Zr及びA1以外の他の電極を用いても作製は可能であり、必ずしも、Zr及びA1に限定されるものではない。

[0026]

本発明の別の側面は、III族窒化物半導体電子デバイスを作製する方法である。この方法は、(a)オーミック電極を形成するためのコンタクトエリアを有する半導体積層を基板上の主面上に形成する工程と、(b)前記半導体積層の前記コンタクトエリアにイオン注入を行うことなく、前記コンタクトエリア上に第1の電極を形成する工程とを備える。前記第1の電極はドレイン電極及びソース電極のいずれか一方を含み、前記半導体積層は、前記基板の前記主面上に設けられたチャネル層と、前記チャネル層に接合を成すバリア層とを含み、前記チャネル層は、III族構成元素としてアルミニウムを含む第1のIII族窒化物半導体からなり、前記バリア層は、III族構成元素としてアルミニウムを含む第2のIII族窒化物半導体からなり、前記第1のIII族窒化物半導体のアルミニウム組成は0.1

10

20

30

40

6以上であり、前記第2のIII族窒化物半導体のバンドギャップは前記第1のIII族窒化物 半導体のバンドギャップより大きい。

[0027]

この作製方法によれば、チャネル層は、III族構成元素としてアルミニウムを含む第1のIII族窒化物半導体からなると共に、バリア層は、III族構成元素としてアルミニウムを含む第2のIII族窒化物半導体からなる。これ故に、Idmax特性低下を低減可能なII族窒化物半導体電子デバイスが提供される。また、半導体積層のコンタクトエリアにイオン注入を行うことなく、コンタクトエリア上に第1の電極を形成するので、Idmax特性低下を更に低減可能なIII族窒化物半導体電子デバイスが提供される。

[0028]

本発明の別の側面に係る作製方法は、(c)前記半導体積層の形成前に、前記基板上にバッファ層を成長する工程と、(d)前記半導体積層上に第2の電極を形成する工程を備えることができる。前記半導体積層は、前記基板の前記主面に沿って配列された第1、第2及び第3の領域を含み、前記第3の領域は前記第1の領域と前記第2の領域との間に位置し、前記チャネル層は、前記第1~第3の領域にそれぞれ含まれる第1~第3の部分を含み、前記第1の部分の不純物濃度は、前記第2の部分の不純物濃度と同じであり、前記第1及び第2の電極は、それぞれ、前記第1及び第2の領域上に設けられ、前記第2の電極はゲート電極を含む。

[0029]

本発明の別の側面に係る作製方法では、前記第1の電極を形成する工程は、前記コンタクトエリア上にZrを堆積する工程と、前記コンタクトエリア上にAlを堆積する工程と、前記Zr及び前記Alを堆積した後に、摂氏1200度以下の温度でアニールを行う工程とを含むことができる。この作製方法によれば、良好なオーミック接触を示す電極を形成できる。なお、他の電極であっても、オーミック電極は、摂氏1200度以下の温度でアニールする工程を含むことで、作製可能である。

[0030]

本発明の別の側面に係る作製方法では、前記第1の電極はZr及びA1を含むことができる。この作製方法によれば、イオン注入を行うことなく、III族構成元素としてアルミニウムを含むIII族窒化物半導体への接触抵抗を低減できる。

[0031]

本発明の更なる別の側面では、前記第1の電極はZr及びA1を含むことが好ましい。この方法によれば、高A1組成のIII族窒化物半導体に対して良好な接触抵抗を提供できる。

[0032]

本発明のまた更なる別の側面は、III族窒化物半導体電子デバイスを作製する方法である。この方法は、(a)III族構成元素としてアルミニウムを含むIII族窒化物半導体からなる半導体層を含みオーミック電極のためのコンタクトエリアを有する半導体積層を基板の主面上に形成する工程と、(b)前記半導体積層の前記コンタクトエリア上に第1の電極を形成する工程とを備える。前記III族窒化物半導体のアルミニウム組成は0.16以上である。この方法によれば、イオン注入により半導体層に導入される可能性のある欠陥を妨げられることなく、高A1組成のコンタクトエリア上に第1の電極を形成できる。

[0033]

本発明のまた更なる別の側面では、前記第1の電極を形成する工程は、前記コンタクトエリア上にZrを電子ビーム法で堆積する工程と、前記コンタクトエリア上にAlを電子ビーム法で堆積する工程と、前記Zr及び前記Alを堆積した後に、摂氏1200度以下の温度でアニールを行う工程とを含むことができる。この作製方法によれば、良好なオーミック接触を示す電極を形成できる。なお、電極を堆積する方法は、電子ビーム法に限定されるものではなく、例えばスパッタ法や、抵抗加熱法など、任意の方法で可能である。

[0034]

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進めら

10

20

30

40

れる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。

【発明の効果】

[0035]

以上説明したように、本発明の一側面によれば、Idmax特性低下を低減可能なII I族窒化物半導体電子デバイスが提供される。本発明の別の側面によれば、Idmax 特性低下を低減可能な、III族窒化物半導体電子デバイスを作製する方法が提供される。

【図面の簡単な説明】

[0036]

【図1】図1は、本実施の形態に係るIII族窒化物半導体電子デバイスを概略的に示す図面である。

10

20

- 【図2】図2は、本実施の形態に係るIII族窒化物半導体電子デバイスを製造する方法における主要な工程を示す図面である。
- 【図3】図3は、本実施の形態に係るIII族窒化物半導体電子デバイスを製造する方法における主要な工程を示す図面である。
- 【図4】図4は、本実施の形態に係るIII族窒化物半導体電子デバイスを製造する方法における主要な工程を示す図面である。
- 【図5】図5は、本実施の形態に係るIII族窒化物半導体電子デバイスを製造する方法における主要な工程を示す図面である。
- 【図 6 】図 6 は、H E M T デバイス A 、 B 、 C の最大ドレイン電流(I d m a x)の温度依存性を示す図面である。

【図7】図7は、HEMTデバイスA、B、Cの最大ドレイン電流(Id-max)の温度依存性の一覧を示す図面である。

- 【図8】図8は、更なる追加実験における作製条件及び測定結果を示す図面である。
- 【図9】図9は、更なる追加実験における作製条件及び測定結果を示す図面である。
- 【図10】図10は、本実施の形態に従って作製された高電子移動度トランジスタの電流 特性を示す図面である。

【発明を実施するための形態】

[0037]

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のIII族室化物半導体電子デバイスを作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。

30

[0038]

図1は、本実施の形態に係るIII族窒化物半導体電子デバイスを概略的に示す図面である。図1の(b)部を参照すると、III族窒化物半導体電子デバイス11は、基板13と、半導体積層15と、第1の電極17と、第2の電極19とを備える。基板13は主面13a及び裏面13bを有し、絶縁性又は半絶縁性を示すものがよいが、導電性基板を用いることも可能である。半導体積層15は基板13の主面13a上に設けられる。第1の電極17は半導体積層15に接触を成す。第2の電極19は半導体積層15上に設けられる。第1の電極17は、III族窒化物半導体電子デバイス11のドレイン電極及びソース電極のいずれか一方を含む。第2の電極19はIII族窒化物半導体電子デバイス11のゲート電極を含む。第2の電極19は例えばNi及びAuを含むことができる。

40

50

[0039]

半導体積層15はチャネル層21及びバリア層23を含む。チャネル層21及びバリア層23は基板13の主面13a上に設けられ、また主面13aの法線軸N×(図1に示された座標系Sの×軸)に沿って配列されている。バリア層23はチャネル層21にヘテロ接合25を成す。チャネル層21には、ヘテロ接合25に沿って二次元電子ガスが生成される。

[0040]

チャネル層21は、III族構成元素としてアルミニウムを含む第1のIII族窒化物半導体

20

30

40

50

[0041]

[0042]

バリア層 2 3 は第 1 、第 2 及び第 3 の部分 2 3 a、 2 3 b、 2 3 c を含み、第 1 ~第 3 の部分 2 3 a ~ 2 3 c は、それぞれ、半導体積層 1 5 の第 1 ~第 3 の領域 1 5 a ~ 1 5 c に含まれる。バリア層 2 3 において、第 1 の部分 2 3 a の不純物濃度は第 2 の部分 2 3 b の不純物濃度と同じである。これ故に、第 1 の部分 2 3 a にはイオン注入が行われていない。第 1 の電極 1 7 は第 1 の部分 2 3 a 上に設けられ、また第 2 の電極 1 9 は第 2 の部分 2 3 b 上に設けられる。バリア層 2 3 は、成長の際の不純物分布を保持している。バリア層 2 3 にはイオン注入が行われていない。これ故に、第 1 ~第 3 の部分 2 3 a ~ 2 3 c は 互いに実質的に同じ不純物濃度を有する。

[0043]

[0044]

III族窒化物半導体電子デバイス11では、チャネル層21は、III族構成元素としてアルミニウムを含む第1のIII族窒化物半導体からなると共に、バリア層23は、チャネル層21より大きなバンドギャップのIII族窒化物半導体からなる。チャネル層21が、GaNではなく、III族構成元素としてアルミニウムを含む窒化物半導体からなるので、Idmax特性低下を低減可能なIII族窒化物半導体電子デバイス11が提供される。

また、チャネル層 2 1 において第 1 の部分 2 1 a の不純物濃度が第 2 の部分 2 1 b の不純物濃度と同じであるから、チャネル層 2 1 における第 1 の部分にイオン注入が行われていない。第 1 及び第 2 の電極 1 7、 1 9 は、それぞれ、チャネル層 2 1 の第 1 及び第 2 の部分 2 1 a、 2 1 b 上に設けられ、また図 1 に示された座標系 S の y 軸の方向に延在する。本実施の形態において以下に説明されるように、ソース電極及びドレイン電極直下の半導体領域におけるキャリア濃度を高めるために半導体積層 1 5 に部分的にイオン注入を行っていない。このイオン注入の使用回避により、 I d max特性低下を更に低減可能なIII 族窒化物半導体電子デバイス 1 1 が提供される。

[0045]

上記の不純物は例えばシリコンを含むことができる。このIII族窒化物半導体電子デバイス 1 1 によれば、シリコン不純物は、イオン注入による供給によることなく、半導体積層 1 5 を形成する際の原料中に含まれる不純物や、成長炉の汚染、成長炉内のヒータ等の

20

30

40

50

治具等からも半導体積層15に導入される。一方、この導入は、意図的なものではなく、成膜中にドーパント原料を供給せずにチャネル層21及びバリア層23を成長するとき、チャネル層21及びバリア層23はアンドープ層からなる。なお、必要な場合、バリア層23には意図的な不純物添加を行うことができる。一方、結晶品質の低下を避けるために、チャネル層21には意図的な不純物添加をしないことがよい。

[0046]

半導体積層 15 は第 4 及び第 5 の領域 15 d、 15 eを含み、第 1 ~ 第 5 の領域 15 a ~ 15 e は基板 13 の主面 13 a(図 1 に示された座標系 15 の 15 e は基板 15 e は第 15 e は 1

[0047]

[0048]

[0049]

III族窒化物半導体電子デバイス11では、ソース電極及びドレイン電極直下の半導体領域におけるキャリア濃度を高めるためのイオン注入を半導体積層15に行っていない。これ故に、チャネル層21の(10-12)面のXRC半値全幅が1000秒未満であることが好適である。イオン注入を行わない電子デバイスでは、電極形成工程におけるチャネル層21及び/又はバリア層23の結晶品質は、成膜時の結晶品質から大きく低下することがない。これ故に、ソース/ドレインのためのイオン注入を行わないデバイスでは、チャネル層21の(10-12)面のXRC半値全幅における良好さが、III族窒化物半

導体電子デバイス11のデバイス特性に影響する。例えば、このXRC半値全幅による結晶品質が、第1の領域15aに維持されているので、電極17の接触抵抗の低減(電極27も同様)に好適である。また、このXRC半値全幅による結晶品質により、電極17、27のオーミック接触特性を向上でき、またドレイン電流の温度特性を改善できる。

[0050]

また、チャネル層 2 1 の (0 0 0 2) 面の X R C 半値全幅が 1 0 0 0 秒未満であることが好適である。ソース / ドレインのためのイオン注入を行わないデバイスでは、チャネル層 2 1 の (1 0 - 1 2) 面の X R C 半値全幅における良好さが、III 族窒化物半導体電子デバイスのデバイス特性に影響する。例えば、この X R C 半値全幅による結晶品質が、第1 の領域 1 5 a に維持されているので、電極 1 7 の接触抵抗の低減(電極 2 7 も同様)に好適である。また、この X R C 半値全幅による結晶品質により、電極 1 7 、 2 7 のオーミック接触特性を向上でき、またドレイン電流の温度特性を改善できる。

[0051]

上記のように、チャネル層 2 1 の C 面や R 面の X R C 特性が良好であるとき、オーミック接触の形成においてオーミック接触特性が安定する。

[0052]

第1の電極17はZr及びA1を含むことが好適である。例えばZr/A1は、III族構成元素としてアルミニウムを含むIII族窒化物半導体への接触抵抗をイオン注入無しに低減できる。なお、Zr/A1以外の電極でも作製可能である。

[0053]

III族室化物半導体電子デバイスは A 1_{\times} G $a_{1-\times}$ N (0 < X = 1) 層 2 9 を更に備えることができ、 A 1_{\times} G $a_{1-\times}$ N (0 < X = 1) 層 2 9 は半導体積層 1 5 と基板 1 3 との間に設けられる。基板 1 3 は、サファイア基板、SiC基板、AIN基板、AIGAN基板といった絶縁体であることができるが、Si 基板、n型のSiC基板等の導電性基板を用いることもできる。基板 1 3 が、例えばサファイアからなるとき、 A 1_{\times} G $a_{1-\times}$ N (0 < X = 1) 層 2 9 の使用により、 A 1 G a N からなるチャネル層 2 1 がサファイア基板上に提供される。或いは、基板 1 3 が A 1_{\times} G $a_{1-\times}$ N 1 0 < Y = 1 1)からなるとき、 A 1 G 1 R

[0054]

図 1 の(c)部を参照すると、III 族窒化物半導体電子デバイス 1 1 は、 A 1_x G a_1 x_1 N y_2 9 として、 A y_2 G y_3 y_4 y_4 N y_4 2 9 として、 A y_4 G y_5 y_4 y_5 y_5 y_5 y_5 y_5 y_5 y_6 y_6

[0055]

 10

20

30

40

20

30

40

50

図 1 の (a) 部に示された例では、A 1_U G a_{1-U} N 層 3 0 a は、半導体積層 1 5 から基板 1 3 への方向にアルミニウム組成が増加しているが、この A 1_U G a_{1-U} N 層 3 0 a のアルミニウム組成が一定でもよい。多層膜 2 9 b により、多層膜 2 9 b 上に設けられる半導体層の結晶品質を改善できる。

[0056]

次いで、図2、図3及び図4は、III族窒化物半導体電子デバイスを作製する方法における主要な工程を示す図面である。引き続く工程においては、半導体結晶の成長は、成長炉10aを用いて行われる。成長炉10aでは、例えば有機金属気相成長法が用いられる

[0057]

図2の(a)部に示されるように、工程S101では、成長炉10aに基板43を配置する。基板43は、サファイア、SiC、Si、AIN、AIGaN等からなることができる。この基板43の主面43aの熱処理を行うことができる。基板43がサファイアからなるとき、この熱処理の条件は水素雰囲気注で摂氏1200度の温度で実施することができる。必要な場合には、引き続くIII族窒化物半導体の成長のためのバッファ層を成長する。

[0058]

工程S102では、図2の(b)部に示されるように、半導体積層45を基板43の主 面43a上に形成する。半導体積層45は、オーミック電極を形成するためのコンタクト エリアを有しており、また高電子移動度トランジスタのための以下のような半導体層を含 む。半導体積層45は、バッファ層49、チャネル層51、及びバリア層53を含む。チ ャネル層 5 1 及びバリア層 5 3 は基板 4 3 の主面 4 3 a 上に設けられ、バリア層 5 3 はチ ャネル層 5 1 に接合 5 4 a を成す。チャネル層 5 1 はバッファ層 4 9 に接合 5 4 b を成す 。バッファ層49、チャネル層51及びバリア層53は、基板43の主面43a上にエピ タキシャルに成長される。チャネル51層は、III族構成元素としてアルミニウムを含む 第1のIII族窒化物半導体からなり、例えばA1GaN等からなる。第1のIII族窒化物半 導体のアルミニウム組成は0.16以上である。大きなA1組成のIII族窒化物材料から なるチャネルは、トランジスタのオン抵抗の温度依存性やId-maxの温度依存性を低 減するために好適である。バリア層53は、III族構成元素としてアルミニウムを含む第 2の||||族窒化物半導体からなり、例えばA1GaN等からなる。第2の|||族窒化物半導 体のバンドギャップは第1のII族窒化物半導体のバンドギャップより大きい。バッファ 層49は、III族構成元素としてアルミニウムを含むIII族窒化物半導体からなり、例えば A1NやAIGaN等からなる。このIII族窒化物半導体はチャネル層51よりも高比抵抗であ り、またバッファ層49のバンドギャップは第1のIII族窒化物半導体のバンドギャップ と同じもしくはそれ以上である。これらの工程の後に、成長炉10aからエピタキシャル 基板Eを取り出す。

[0059]

半導体積層 4 5 の形成後に、半導体積層 4 5 、例えばチャネル層 5 1 及びバリア層 5 3 の結晶品質を測定するために、必要な場合には、半導体積層 4 5 の X 線ロッキングカーブ (XRC)を測定することが良い。

[0060]

既に説明したように、ソース電極及び/又はドレイン電極直下の半導体領域におけるキャリア濃度を高めるためのイオン注入を半導体積層45に行っていない。これ故に、チャ

20

30

40

50

ネル層 5 1 の(1 0 - 1 2)面の X 線ロッキングカーブ(X R C)半値全幅が 1 0 0 0 秒未満であること、及び / 又はチャネル層 5 1 の(0 0 0 2)面の X R C 半値全幅が 1 0 0 0 秒未満であることが好適である。また、バリア層 5 3 の(1 0 - 1 2)面の X 線ロッキングカーブ(X R C)半値全幅が 1 0 0 0 秒未満であること、及び / 又はバリア層 5 3 の(0 0 0 2)面の X R C 半値全幅が 1 0 0 0 秒未満であることが好適である。イオン注入を行わない電子デバイスでは、電極形成工程におけるチャネル層 5 1 及び / 又はバリア層 5 3 の結晶品質は、成膜時の結晶品質を大きく低下することがない。これ故に、ソース / ドレインのためのイオン注入を行わないデバイスでは、チャネル層 5 1 やバリア層 5 3 の(1 0 - 1 2)面や(0 0 0 2)面の X R C 半値全幅における良好さが、III 族窒化物半導体電子デバイスのデバイス特性に影響する。この X R C 半値全幅による結晶品質により、電極のオーミック接触特性を向上でき、またドレイン電流の温度特性を改善できる。

[0061]

次いで、工程S103では、半導体積層45のコンタクトエリアにイオン注入を行うことなく、コンタクトエリア上にオーミック電極を形成する。このオーミック電極は、例えば少なくともドレイン電極、ソース電極のいずれか一方を含む。オーミック電極は、例えばリフトオフ法で作製されることができる。

[0062]

オーミック電極を形成する一連の工程を説明する。工程S103では、図3の(a)部 に示されるように、オーミック電極を形成するためのマスク55を半導体積層45上に形 成する。マスク55は、オーミック電極を形成する半導体積層45のエリア(以下、「コ ンタクトエリア」と呼ぶ)に開口55aを有する。マスク55は例えばレジストからなる ことができる。マスク 5 5 の開口 5 5 a は半導体積層 4 5 の領域 4 5 a 、 4 5 d 上に位置 する。開口55aには、半導体積層45の領域45a、45dの表面が露出する。マスク 5 5 は半導体積層 4 5 の領域 4 5 b 、 4 5 c 、 4 5 e 、 4 5 f 、 4 5 g を覆う。半導体積 層45の領域45bには、後の工程で、ゲート電極が形成される。半導体積層45の領域 4 5 c 、 4 5 e は、オーミック電極をゲート電極から離間させるために設けられる。半導 体積層45の領域45f、45gは、素子のアイソレーションのために設けられる。半導 体積層45のコンタクトエリアを含む領域45aは、領域45cと領域45fとの間に位 置し、また半導体積層45のコンタクトエリアを含む領域45dは、領域45eと領域4 5 g との間に位置する。半導体積層 4 5 のゲートエリアを含む領域 4 5 b は、領域 4 5 c と領域45eとの間に位置する。半導体積層45の離間エリアを含む領域45cは、領域 4 5 a と領域 4 5 b との間に位置し、また半導体積層 4 5 の離間エリアを含む領域 4 5 d は、領域45eと領域45gとの間に位置する。

[0063]

マスク55を形成した後に、工程S104では、図3の(b)部に示されるように、オーミック電極のための金属膜57をマスク55及び基板43上に堆積する。オーミック電極は、例えばZr及びA1を含むことができる。この作製方法によれば、イオン注入を行うことなく、III族構成元素としてアルミニウムを含むIII族窒化物半導体への接触抵抗を低減できる。また、高A1組成のIII族窒化物半導体に対して良好な接触抵抗を提供できる。

[0064]

本実施例では、まず、工程S104-1では、成膜装置10bに、エピタキシャル基板Eを配置した後に、コンタクトエリア及び基板43上に第1の電極膜57aを堆積する。この電極膜57aは例えば2r膜を含むことができ、Zr膜の成膜は例えば電子ビーム蒸着法で行われる。Zr膜の膜厚は例えば1nm~100nmであることができる。次いで、工程S104-2では、コンタクトエリア及び基板43上に第2の電極膜57bを堆積する。この電極膜57bは例えばA1膜を含むことができ、A1膜の成膜は例えば電子ビーム蒸着法で行われる。A1膜の膜厚は例えば4nm~400nmであることができる。【0065】

これらの電極膜57a、57bを堆積した後に、工程S105では、図4の(a)部に

20

30

40

示されるように、リフトオフにより電極膜 5 7 a 、 5 7 b のパターニングを行って金属層 5 9 a 、 5 9 b を領域 4 5 a 、 4 5 d 上に形成する。

[0066]

金属層 5 9 a 、 5 9 b を形成した後に、熱処理装置 1 0 c に基板を配置する。工程 S 1 0 6 では、図 4 の (b) 部に示されるように、熱処理ガス G を熱処理装置 1 0 c に流しながら摂氏 1 2 0 0 度以下摂氏 4 0 0 度以上の温度で熱処理を行う。この作製方法によれば、良好なオーミック接触特性を示す電極 6 1 a 、 6 1 b を形成できる。熱処理ガスは例えば窒素、アルゴン、ヘリウム、アンモニア、酸素を含む。電極膜 5 7 の形成前に、電極 6 1 a 、 6 1 b の直下の領域にキャリア濃度を高めるためのイオン注入を行わない。領域 4 5 a 、 4 5 d におけるチャネル層 5 1 における n 型 震度 (例えば S i) は、領域 4 5 b 、 4 5 c 、 4 5 e におけるバリア層 5 3 における n 型不純物濃度 と同じである。領域 4 5 e におけるバリア層 5 3 における n 型不純物濃度と同じである。

[0067]

ショットキ電極を形成する工程を説明する。工程S107では、図5の(a)部に示されるように、ショットキ電極を形成するためのマスク65を半導体積層45上に形成した後に、ショットキ電極のための金属膜67を堆積する。図5の(b)部に示されるように、リフトオフによりこの膜67のパターニングを行ってショットキ電極63を領域45b上に形成する。このショットキ電極63は、本実施例ではゲート電極として働く。

[0068]

この作製方法によれば、チャネル層 5 1 は、III族構成元素としてアルミニウムを含む第 1 のIII族窒化物半導体からなると共に、バリア層 5 3 は、III族構成元素としてアルミニウムを含む第 2 のIII族窒化物半導体からなる。これ故に、図 5 の(b)部に示されるように、III族窒化物半導体電子デバイスを作製でき、このような電子デバイスによれば、I d max特性低下を低減可能である。また、半導体積層 4 5 のコンタクトエリアにイオン注入を行うことなく、コンタクトエリア上に電極を形成するので、I d max特性低下を更に低減可能なIII族窒化物半導体電子デバイスが提供される。

[0069]

(実施例1)

次いで、本実施の形態に係る実施例を説明する。

[0070]

HEMTデバイスAの作製。

G a N チャネル層を含む高電子移動度トランジスタ(H E M T) を、以下のような方法で作製した。

[0071]

[0072]

Ti/A1を用いた電極及びGaNチャネル層を含むHEMTデバイスを以下のような方法で作製した。オーミック電極(ソース電極、ドレイン電極)のための金属膜として、Ti/A1/Ti/Auを蒸着した後に、この膜のパターン形成及び摂氏850度における熱処理を行って、オーミック電極(ソース電極・ドレイン電極)を形成した。その後、ショットキ電極(ゲート電極)としてNi/Auを蒸着した後に、この膜にパターン形成を行って、ショットキ電極(ゲート電極)を作製した。

[0073]

[0074]

HEMTデバイスBの作製。

A 1 G a N チャネル層を含む高電子移動度トランジスタ(HEMT)を、以下のような方法で作製した。

[0075]

有機金属気相成長(MOVPE)法を用いてサファイア基板上に、A1Nバッファ層を成長する。温度は摂氏1250度であり、A1N膜厚は900mmである。次いで、このバッファ層上にアンドープA1GaNチャネル層を成長した。成長温度は摂氏1100度であり、A1GaN膜厚は600mmであり、A1組成は0.3である。続けて、このA1GaNチャネル層上にアンドープA1GaNバリア層を成長した。成長温度は摂氏1100度であり、A1GaN膜厚は30mmであり、A1組成は0.5である。これらの工程によって、HEMTエピタキシャル膜を作製した。

[0076]

得られたA1N層のXRC半値幅に関しては、C面の半値幅が447arcsec、R面の半値幅が742arcsecである。A1GaN層のXRC半値幅に関しては、C面の半値幅が513arcsec、R面の半値幅が711arcsecである。A1GaN層に係る2次元電子ガスのシート抵抗が、2754 /sa.であり、これは良好な値である。これらの工程によって、HEMTエピタキシャル膜Bを作製した。

[0077]

イオン注入を用いてTi/A1電極を作製すると共に、A1GaNチャネル層を含むHEMTデバイスを以下のような方法で作製した。

[0078]

オーミック電極(ソース電極、ドレイン電極)を形成するために、ソース電極、ドレイン電極を形成するエピタキシャル領域にSiのイオン注入を行った。イオン注入の条件は、50keVのエネルギ及びドーズ量 $1\times10^{1.5}$ cm $^{-2}$ であった。その後に、HEMTエピタキシャル膜の表面にSiN膜を堆積した後に、活性化のための熱処理(温度:150度、熱処理時間:5分間、)を行って、Siイオンの活性化を行った。熱処理の後に、SiN膜を除去した。

[0079]

オーミック電極(ソース電極、ドレイン電極)のための金属膜として、Ti/A1/Ti/Auを蒸着した後に、この膜のパターン形成及び摂氏850度における熱処理を行って、オーミック電極(ソース電極、ドレイン電極)を形成した。その後、ショットキ電極(ゲート電極)としてNi/Auを蒸着した後に、この膜のパターン形成を行って、ショットキ電極(ゲート電極)を作製した。

[0080]

H E M T デバイスの寸法は、 L g = 2 μ m、 L g d = 5 μ m、 W g = 5 0 0 μ m である。このデバイスを H E M T デバイス B として参照する。

[0081]

HEMTデバイスCの作製。

A 1 G a N チャネル層を含む高電子移動度トランジスタ(HEMT)を、以下のような方法で作製した。HEMTエピタキシャル膜 B と同じ構造のHEMTエピタキシャル膜 C を作製した。

[0082]

イオン注入を用いずにZr/Al電極を作製すると共に、AlGaNチャネル層を含む HEMTデバイスを以下のような方法で作製した。

[0083]

Zr/Alを用いた電極及びAlGaNチャネル層を含むHEMTデバイスを作製した。オーミック電極(ソース電極、ドレイン電極)のための金属膜として、Zr/Alを蒸

10

20

30

40

20

30

40

50

着した後に、この膜のパターン形成及び摂氏 8 5 0 度における熱処理を行って、オーミック電極(ソース電極・ドレイン電極)を形成した。その後、ショットキ電極(ゲート電極)として N i / A u を蒸着した後に、この膜のパターン形成を行って、ショットキ電極(ゲート電極)を作製した。

[0084]

H E M T デバイスの寸法は、 L g = 2 μ m、 L g d = 5 μ m、 W g = 5 0 0 μ m である。このデバイスを H E M T デバイス C として参照する。

[0085]

HEMTデバイスA、B、Cのデバイスの作製後に、トランジスタ特性の評価を実施した。図6は、HEMTデバイスA、B、Cの最大ドレイン電流(Id-max)の温度依存性を示す図面であり、図7は、HEMTデバイスA、B、Cの最大ドレイン電流(Id-max)の温度依存性の一覧を示す図面である。図6の(a)部を参照すると、HEMTデバイスA、B、Cの間における最大ドレイン電流(Id-max)の比較が示されており、HEMTデバイスCの温度依存性はHEMTデバイスAの温度依存性より小さい。オーミック電極の作製の際におけるイオン注入の不使用により、最大ドレイン電流(Id-max)の温度依存性を小さくできる。イオン注入を用いないオーミック接触を作製するHEMTデバイスC(A1GaNチャネル)が優れた特性を示す。また、HEMTデバイスCの特性が示すように、イオン注入を用いずにオーミック接触の作製法は、HEMTデバイスのC(A1GaNチャネル)に優れた特性を提供できる。

[0086]

図6の(b)部を参照すると、HEMTデバイスA、B、Cの間における最大ドレイン電流(Id-max)の減少率の比較が示されており、HEMTデバイスCの減少率はHEMTデバイスAの減少率より小さく、またHEMTデバイスAの減少率より小さい。オーミック電極の作製の際におけるイオン注入の不使用により、最大ドレイン電流(Id-max)の減少率を小さくできる。

[0087]

HEMTデバイスA(GaNチャネルHEMT)では、摂氏300度の動作温度において、最大ドレイン電流が、室温における最大ドレイン電流の1/3程度に減少している。一方、HEMTデバイスB、C(AlGaNチャネルHEMT)では、最大ドレイン電流の温度依存性はHEMTデバイスAに比べて明らかに小さい。

[0088]

ソース電極及びドレイン電極の作製にイオン注入を用いたHEMTデバイスBに比べて、イオン注入を用いないHEMTデバイスCにおける最大ドレイン電流の温度依存性は小さくなっており、イオン注入を用いる電極形成技術に比べて、大きな利点である。このHEMTデバイスCでは、例えばZr/A1電極が適用される。

[0089]

オーミック電極の作製において、イオン注入及び活性化アニールを用いた方法では、イオン注入によるエピタキシャル層へのダメージや欠陥の導入、また高温での活性化アニールに伴うダメージの導入といった、デバイス劣化が排除できない可能性がある。これらの工程により、例えば深い準位が半導体に形成されるので、高温でトランジスタに電流が流れにくくなってしまい、高温におけるトランジスタ動作においてトランジスタ特性、例えば I d - m a x の温度依存性が大きくなっている可能性がある。

[0090]

オーミック電極をイオン注入を用いずに形成するとき、主要な熱処理として、オーミック電極の形成のための合金化に必要な熱処理(例えば摂氏850度)をデバイスに与えることになる。イオン注入の不使用は、イオン注入及び活性化アニールを用いることにより生じる欠陥、ダメージ、深い準位等の形成を大幅に低減できる。この結果、HEMTデバイスCの電気的特性は、高温動作においても、HEMTデバイスBに比べて良好になっている可能性がある。

20

30

40

50

[0091]

発明者らは、追加の実験を行った。追加実験は、AlGaNチャネルHEMTにおいて、AlGaNチャネル層の結晶性を向上させること(つまりXRC半値幅を低減すること)により、AlGaNチャネル層のシート抵抗を低減できることを示している。例えば、半導体層の(10-12)面のX線ロッキングカーブ(XRC)半値全幅が1000秒未満であることが好適である。また、半導体層の(0002)面のXRC半値全幅が1000秒未満であることが好適である。

[0092]

(実施例2)

また、発明者らは、さらに追加の実験を行った。更なる追加実験は、図8及び図9は、更なる追加実験における作製条件及び測定結果を示す。この実験では、様々な基板上にA1N層を成長した後に、このA1N層上に、A1GaNチャネル層及びA1GaNバリア層を成長した。

[0093]

この実験より以下のことが示された。

- 1.A1GaNの結晶性(XRC半値幅)を改善することによって、不純物濃度(例えば、水素(H)、炭素(C)、酸素(O))を低減できる。
- 2.オーミック電極としてイオン注入を使わずにオーミック電極を形成した場合に、A1GaNチャネル層の結晶性の改善に伴い、HEMTデバイスの温度依存性(例えば、Id-max)を改善でき、温度依存性を小さくできる。なお、オーミック電極としては、例えば、Zr/A1電極を用いた。

[0094]

一方、イオン注入を用いてオーミック電極(Ti/Al)を形成する場合、AlGaNチャネル層の結晶性の改善と温度依存性との関連性がほとんどなく、温度依存性が大きいままである。

[0095]

これらの実験の結果によれば、イオン注入を使わずにオーミック電極を作製すること、例えば、そのオーミック電極としてZr/A1電極の利用及びA1GaNの結晶性の改善により、HENTデバイスの温度依存性の低減が可能であることが分かった。また、A1GaNチャネル層と基板との間にバッファ構造を採用すること、或いはA1GaNチャネル層及びA1GaNバリア層の結晶性の改善により、HENTデバイスの温度依存性の更なる低減が可能である。Zr/A1電極では、電極の下地の半導体のXRC半値幅が1000秒未満であるとき、オーミック接触に良好な結果をもたらすことができる。

[0096]

上記の実験では、サファイア基板上にA1Nエピタキシャル膜を成長した後、チャネル層のためのA1GaNエピタキシャル膜を成長した。サファイア基板、或いはSiC基板等に以下のエピタキシャル構造を作製することにより、このA1GaNエピタキシャル膜の結晶性を改善できる。例えば、A1Nエピタキシャル膜の代わりに、組成を連続的に傾斜させたA1GaNバッファ層を成長し、このA1GaNバッファ層上にA1GaNエピタキシャル膜を成長させること。或いは、A1Nエピタキシャル膜の代わりに、A1組成を基板からチャネル膜への方向に徐々に低下させる複数のA1GaN薄層と複数のA1N薄層を交互に積層させた構造を用い、この積層構造上にA1GaNエピタキシャル膜を成長させること。これらの例示的な構造によりA1GaNチャネル層の結晶性の改善(XRC半値幅の改善)を達成できることが、実験により判明した。

[0097]

図8及び図9に示されたHEMTデバイスの構造 X1~X8を説明する。

[0098]

HEMTデバイスの構造X4の成長方法を下記に示す。サファイア基板上に、A1Nエピタキシャル層、A1GaNチャネル層及びA1GaNバリア層を以下のように成長した。MOVPE炉にサファイア基板を配置した後に、摂氏1250度の成長温度でA1N層

(厚さ:900nm)を成長した。このA1N層上に、A1GaN層(厚さ600nm、A1組成0.3)及びA1GaN層(厚さ30nm、A1組成0.5)を摂氏1100度で成長した。

[0099]

H E M T デバイスの構造 X 1 の成長方法を下記に示す。構造 X 4 における A 1 N 層 (厚さ:900nm)に替えて、 A 1 N 層 (厚さ:150nm)を成長した。

[0 1 0 0]

H E M T デバイスの構造 X 2 の成長方法を下記に示す。構造 X 4 における A 1 N 層 (厚さ: 9 0 0 n m) に替えて、 A 1 N 層 (厚さ: 8 0 n m) を成長した。

[0101]

H E M T デバイスの構造 X 3 の成長方法を下記に示す。構造 X 4 における A 1 N 層 (厚さ:900 n m) に替えて、 A 1 N 層 (厚さ:600 n m) を成長した。なお、構造 X 1 ~ X 4 においては、サファイア基板と A 1 G a N 層との格子不整の影響を調べるために、様々な厚さの A 1 N 層を成長した。

[0102]

HEMTデバイスの構造 X 5 の成長方法を下記に示す。構造 X 4 における A 1 N層(厚さ: 9 0 0 n m)に替えて、組成傾斜 A 1 G a N層(厚さ: 6 0 0 n m、 A 1 組成:連続的に 0 . 9 から 0 . 3 へ)を摂氏 1 1 0 0 度の成長温度で成長した。

[0103]

HEMTデバイスの構造 X 6 の成長方法を下記に示す。構造 X 4 における A 1 N層(厚さ:9 0 0 n m)に替えて、超格子エピ A 1 N / A 1 G a N (A 1 N層の厚さ 5 n m、 A 1 G a N層の厚さ 2 5 n m、交互の繰り返し:2 0 層)を摂氏 1 1 0 0 度の成長温度で成長した。超格子エピ A 1 N / A 1 G a Nにおける A 1 G a N層の A 1 組成は、段階的に 0 . 9 から 0 . 3 へ低下させた。

[0104]

HEMTデバイスの構造X7の成長方法を下記に示す。構造X4におけるサファイア基板に替えて、A1N基板を用いた。

[0105]

HEMTデバイスの構造 X 8 の成長方法を下記に示す。構造 X 4 におけるサファイア基板に替えて、AlGaN(Al組成 0 . 3) 基板を用い、かつ、AIN層を成長せず、AlGaN層(厚さ 6 0 0 nm、Al組成 0 . 3) 及びAlGaN層(厚さ 3 0 nm、Al組成 0 . 5) を摂氏 1 1 0 0 度で成長した。

[0106]

これらのHEMTデバイスの構造に、電極を作製する方法として、実施例1と同様のプロセス、イオン注入及び活性化アニールを用いた方法、又はZr/Al電極を用いた方法)を用いた。

[0107]

Al GaNチャネル層を含むHEMTエピタキシャル構造に、イオン注入法を用いないで、オーミック電極を作製する方法としてZr/A1電極を実施例として説明したが、イオン注入法を用いないのであれば、他のオーミック電極を用いることもでき、この電極を用いることで、Zr/A1電極と同様に、A1GaNチャネルHEMTにおいて良好な温度依存性を提供できる。

[0108]

以上説明したように、A1GaNチャネル層を有するHEMTデバイスでは、サファイア基板等の上のA1Nテンプレートを用いることができる。また、基板として、サファイア基板以外に、SiC基板やSi基板等を用いることができる。また、基板として、A1N基板、A1GaN基板といったIII族窒化物基板を用いることができる。基板上に成長されるエピタキシャル構造のXRCの半値幅が1000秒未満であることは、良好なオーミック接触を得ることにおいて好適である。これにより、A1GaNエピタキシャル膜において良好なシート抵抗だけでなく、良好なオーミック接触も提供される。組成傾斜A1Ga

10

20

30

40

N層やA1N/A1GaN超格子層は、結晶性の改善に好適である。

[0109]

本実施の形態におけるIII族窒化物半導体HEMTデバイスでは、室温(摂氏27度)における最大ドレイン電流に対する最大ドレイン電流(摂氏200度)が、0.68倍以上である。また、室温(摂氏27度)における最大ドレイン電流に対する最大ドレイン電流(摂氏300度)が、0.55倍以上である。(図9の試料X-3の実験データより。)

[0110]

図10は、本実施の形態に従って作製された、類似の構造を持つ高電子移動度トランジスタの電流特性を示す図面である。この測定におけるデバイス構造を説明する。A1GaNバリア層/A1GaNチャネル層のヘテロ接合は、C面A1N基板上にMOVPEによって成長された。バリア層においては、A1組成が0.5であり、厚さが21nmである。チャネル層においては、A1組成が0.24であり、厚さが600nmである。オーミック電極にZr/A1/Mo/Auを用い、ショットキ電極にNi/Auを用いた。ゲート長とゲート幅はそれぞれ3μm,515μmであった。比較のために、Si基板上に同じ寸法のA1GaN/GaNへテロ接合のHEMTも作製した。バリア層においては、A1組成が0.25であり、厚さが25nmである。図10の(a)部及び(b)部は、がGaNチャネルHEMTのI・V特性を示す。

[0111]

測定は、室温から摂氏300度まで温度を変化させ、温度変更の都度、半導体パラメータアナライザ、カーブトレーサを用いて、HEMTのDC特性を測定した。図10に示されるように、室温および摂氏300度におけるI・V特性によれば、A1GaNチャネルHEMTのどちらも良好なピンチオフ特性、飽和特性を示した。この結果から、室温では、A1GaNチャネルHEMTに比べてGaNチャネルHEMTの最大ドレイン電流が約3倍になっている。また、両HEMTデバイスとも温度でのドレイン電流値を規格化して得られた、規格化ドレイン電流の低下が小さは、A1GaNチャネルHEMTでは、温度の上昇に対して規格化ドレイン電流の低下が小さい。また、ドレイン電流の他にも、オン抵抗(Ron)、ゲートリーク電流、しきい値電圧にいても同様に温度に対して比較を行った。Ronでは、A1GaNチャネルHEMTにおける増加する割合が、GaNチャネルHEMTの約1/2であり、小さい。ゲートリーク電流では、A1GaNチャネルHEMTが、GaNチャネルHEMTにおける増加する割合が、GaNチャネルHEMTが、GaNチャネルHEMTにおった。また、A1GaNチャネルHEMTが、GaNチャネルHEMTには温度に対して実質的に依存していない。

[0112]

上記のAlN基板上のAlGaNチャネルHEMTによれば、高温動作において、AlGaNチャネルHEMTにおけるドレイン電流の温度変動率は、GaNチャネルHEMTにおける値の約半分程度である。

[0113]

GaNやA1NなどのIII族窒化物半導体が、高耐圧、高温動作、高周波デバイス用材料として期待されている。近年、車載用パワースイッチングデバイスなどにおいて高温動作が求められている。高温動作を実現するデバイスの開発には、バンドギャップの大きい半導体のチャネル材料を使用することが望ましい。本実施例では、A1GaNチャネルHEMTは、GaNチャネルHEMTと比較して有望である。

[0114]

本発明のまた更なる別の側面は、III族窒化物半導体電子デバイスのためのオーミック電極を作製する方法である。この方法は、(a)III族構成元素としてアルミニウムを含むIII族窒化物半導体からなる半導体層を含みオーミック電極のためのコンタクトエリア

10

20

30

40

を有する半導体積層を基板上の主面上に形成する工程と、(b)半導体積層の前記コンタクトエリア上に第1の電極を形成する工程とを備える。III族窒化物半導体のアルミニウム組成は0.16以上である。この方法によれば、高A1組成のIII族窒化物半導体に対して良好な接触抵抗を提供できる。なお、第1の電極には、例えば、Zr及びA1を含むことができる。

[0115]

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。

【産業上の利用可能性】

[0116]

以上説明したように、本発明の実施の形態によれば、Id max特性低下を低減可能なIII族窒化物半導体電子デバイスが提供される。本発明の実施の形態によれば、Id max特性低下を低減可能な、III族窒化物半導体電子デバイスを作製する方法が提供される。


【符号の説明】

[0117]


1 1 ... III 族室化物半導体電子デバイス、1 3 ... 基板、1 3 a ... 基板主面、1 3 b ... 基板裏面、1 5 ... 半導体積層、1 7 ... 第 1 の電極、1 9 ... 第 2 の電極、2 1 ... チャネル層、2 3 ... バリア層、2 5 ... ヘテロ接合、2 7 ... 電極、2 9 ... A 1 x G a 1 . x N層、2 8 a、2 8 b ... A 1 x G a 1 . x N層の面、2 9 a ... 傾斜組成A 1 z G a 1 . z N層、2 9 b ... 多層膜、1 0 a ... 成長炉、4 3 ... 基板、4 5 ... 半導体積層、4 5 a、4 5 b、4 5 c、4 5 d、4 5 e、4 5 f、4 5 g ... 半導体積層の領域、4 9 ... バッファ層、5 1 ... チャネル層、5 3 ... バリア層、E ... エピタキシャル基板、5 5 ... マスク、5 5 a ... マスク開口、5 7 ... 金属膜、5 7 a、5 7 b ... 電極膜、5 9 a、5 9 b ... 金属層、6 1 a、6 1 b ... 電極、6 3 ... ショットキ電極、6 5 ... マスク、6 7 ... 金属膜。


20

【図1】




【図2】







【図3】




【図4】

(a)








【図5】


(a) S107 61b 61a 67 65 53 51 45 49 43a

【図6】





43



【図7】

温度	27	50	100	150	200	250	300
サンプルA、 GaNチャネル	400	351	276	225	188	161	142
(減少率)	1.00	0.88	0.69	0.56	0.47	0.40	0.35
サンプルB、 AlGaNチャネル、 イオン注入	170	159	138	120	107	94	84
(減少率)	1.00	0.93	0.81	0.71	0.63	0.55	0.49
サンプルC、 AlGaNチャネル、 Zr/Al	180	171	155	140	126	113	103
(減少率)	1.00	0.95	0.86	0.78	0.70	0.63	0.57


【図8】


を
1082 3453 18622
811 1521 6252
625 995 3110
513 711 2754
421 570 2641
413 562 2614
177 332 2471
84 159 2032

【図9】

		AIN層の XRC半値	AIN層の XRC半値幅	AlGal XRC#	AIGaN層の XRC半値幅	イガ 大荒	(Zr/AI電極使用)	極使用)	(イオン +活性化ア	(イオン注入 +活性化アニール使用)
試料 番号	基板、エピ構造等	ပ	æ	ပ	æ	Rs	200度 /RT	300度 /RT	200度 /RT	300度 /RT
X-1		1447	未測定	1082	3453	3453 18622	オーミック NG	オーミック NG	0.58	0.42
X-2	発揮化メルトキュウ	1025	未測定	811	1521	6252	オーミック NG	オーミック NG	0.59	0.44
X-3	ロロンノバインを使	682	286	625	995	3110	0.68	95:0	9:0	0.45
X-X		447	742	513	711	2754	0.70	25.0	9:0	0.45
X-5	onサファイア基板 g-AlGaNバッファ			421	570	2641	0.72	09:0	0.61	0.46
9-X	onサファイア基板 g-AlGaNパッファ +AINの多層膜			413	562	2614	0.72	09:0	0.61	0.46
X-7	onAIN基板	47	29	177	332	2471	0.75	0.64	0.62	0.47
X-8	onAlGaN基板			84	159	2032	0.76	99:0	0.63	0.48

【図10】





フロントページの続き

(51) Int.CI. F I

H 0 1 L 21/28 (2006.01)

(出願人による申告)平成19年度独立行政法人新エネルギー・産業技術総合研究機構「ナノエレクトロニクス 半導体新材料・新構造技術開発-窒化物系化合物半導体基板・エピタキシャル成長技術の開発」に関する委託研 究、産業技術力強化法第19条の適用を受ける特許出願

(72)発明者 橋本 信

兵庫県伊丹市昆陽北一丁目1番1号 住友電気工業株式会社伊丹製作所内

(72)発明者 秋田 勝史

兵庫県伊丹市昆陽北一丁目1番1号 住友電気工業株式会社伊丹製作所内

(72)発明者 山本 喜之

兵庫県伊丹市昆陽北一丁目1番1号 住友電気工業株式会社伊丹製作所内

(72)発明者 葛原 正明

福井県福井市文京3丁目9番1号 国立大学法人福井大学内

(72)発明者 矢船 憲成

奈良県天理市櫟本町2613番地の1 シャープ株式会社内

審査官 儀同 孝信

(56)参考文献 特開2008-243881(JP,A)

特開2009-269816(JP,A)

国際公開第2009/119356(WO,A1)

特開2009-158804(JP,A)

特開2009-188252(JP,A)

特開2006-310644(JP,A)

特開2009-212291(JP,A)

特開2008-305894(JP,A)

特開2007-258230(JP,A)

特開2005-277254(JP,A)

国際公開第2009/119357(WO,A1)

特開平09-199515(JP,A)

(58)調査した分野(Int.CI., DB名)

H01L 21/338

H01L 21/205

H01L 21/28

H01L 29/417

H01L 29/778

H01L 29/812