



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2010-0038155
(43) 공개일자 2010년04월13일

(51) Int. Cl.

G02F 1/136 (2006.01) H01L 29/786 (2006.01)

(21) 출원번호 10-2009-0093761

(22) 출원일자 2009년10월01일

심사청구일자 없음

(30) 우선권주장

JP-P-2008-259060 2008년10월03일 일본(JP)

(71) 출원인

가부시키가이샤 한도오따이 에네루기 켄큐쇼

일본국 가나가와Ken 아쓰기시 하세 398

(72) 발명자

야마자키 순페이

일본국 가나가와Ken 아쓰기시 하세 398 가부시키가
이샤 한도오따이 에네루기 켄큐쇼 나이

아키모토 켄고

일본국 가나가와Ken 아쓰기시 하세 398 가부시키가
이샤 한도오따이 에네루기 켄큐쇼 나이

(뒷면에 계속)

(74) 대리인


이화의, 김홍두

전체 청구항 수 : 총 15 항

(54) 표시 장치

(57) 요 약

동작 특성이 뛰어나고 저온에서 제작할 수 있는 산화물 반도체를 사용한 표시 장치의 특성을 발휘하기 위해서는, 적절한 구성을 구비하고 점유(占有) 면적이 작은 보호 회로 등이 필요하다. 게이트 전극(111)을 피복하는 게이트 절연층(102)과, 게이트 절연층(102) 위에 있어서 게이트 전극(111)과 중첩하는 제 1 산화물 반도체층(113)과, 제 1 산화물 반도체층(113) 위에 있어서, 게이트 전극과 단부가 중첩하고, 도전층과 제 2 산화물 반도체층이 적층된 제 1 배선층(117a) 및 제 2 배선층(117b)을 갖는 비선형(非線形) 소자(170a)를 사용하여 보호 회로를 구성한다. 비선형 소자의 게이트 전극을 주사선 또는 신호선과 접속하고, 게이트 전극의 전위를 인가하기 위한 비선형 소자의 제 1 배선층 또는 제 2 배선층과 게이트 전극층의 접속을 직접 접속시킴으로써, 접속 저항의 저감에 의한 안정 동작과 접속 부분의 점유 면적의 축소를 도모한다.

대 표 도

(72) 발명자

코모리 시게키

일본국 가나가와켄 아쓰기시 하세 398 가부시키가
이샤 한도오따이 에네루기 켄큐쇼 나이

유오치 히데키

일본국 가나가와켄 아쓰기시 하세 398 가부시키가
이샤 한도오따이 에네루기 켄큐쇼 나이

후타무라 토모야

일본국 가나가와켄 아쓰기시 하세 398 가부시키가
이샤 한도오따이 에네루기 켄큐쇼 나이

카사하라 타카히로

일본국 가나가와켄 아쓰기시 하세 398 가부시키가
이샤 한도오따이 에네루기 켄큐쇼 나이

특허청구의 범위

청구항 1

기판 위에서 서로 교차하는 주사선 및 신호선과;
 화소 전극이 매트릭스 상태로 배치되는 화소부와;
 상기 화소부의 외측 영역에서 상기 기판 위에 형성되는 비선형 소자를 포함하고,
 상기 화소부는 제 1 산화물 반도체층에 채널 형성 영역이 형성되는 박막 트랜지스터를 포함하고,
 상기 비선형 소자는,
 게이트 전극과;
 상기 게이트 전극 위에 형성된 제 1 산화물 반도체층과;
 상기 게이트 전극과 단부가 중첩하고, 도전층과 제 2 산화물 반도체층이 적층하여 각각 형성되는 제 1 배선층 및 제 2 배선층을 포함하고,
 상기 게이트 전극은 상기 주사선 또는 상기 신호선에 접속되고,
 상기 비선형 소자의 상기 제 1 배선층 및 상기 제 2 배선층 중의 한쪽은 상기 게이트 전극과 동일한 층으로 형성된 제 3 배선층에 직접 접속되는, 표시 장치.

청구항 2

제 1 항에 있어서,
 상기 제 1 산화물 반도체층은 상기 제 2 산화물 반도체층보다 높은 산소 농도를 갖는, 표시 장치.

청구항 3

제 1 항에 있어서,
 상기 제 1 산화물 반도체층은 상기 제 2 산화물 반도체층보다 낮은 전기 전도율을 갖는, 표시 장치.

청구항 4

제 2 항에 있어서,
 상기 제 1 산화물 반도체층 및 상기 제 2 산화물 반도체층은 인듐, 갈륨, 및 아연을 포함하는, 표시 장치.

청구항 5

제 3 항에 있어서,
 상기 제 1 산화물 반도체층 및 상기 제 2 산화물 반도체층은 인듐, 갈륨, 및 아연을 포함하는, 표시 장치.

청구항 6

기판 위에서 서로 교차하는 주사선 및 신호선과;
 화소 전극이 매트릭스 상태로 배치되는 화소부와;
 상기 화소부의 외측 영역에서 상기 기판 위에 형성되는 비선형 소자를 포함하고,
 상기 화소부는 제 1 산화물 반도체층에 채널 형성 영역이 형성되는 박막 트랜지스터를 포함하고,
 상기 박막 트랜지스터는,
 상기 주사선에 접속되는 게이트 전극과;

상기 신호선 및 상기 제 1 산화물 반도체층에 접속되는 제 1 배선층과;
 화소 전극과 상기 제 1 산화물 반도체층에 접속되는 제 2 배선층을 포함하고,
 상기 비선형 소자는,
 게이트 전극과;
 상기 게이트 전극 위에 형성된 제 1 산화물 반도체층과;
 상기 게이트 전극과 단부가 중첩하고, 도전층과 제 2 산화물 반도체층이 적층하여 각각 형성되는 제 1 배선층 및 제 2 배선층을 포함하고,
 상기 비선형 소자의 상기 게이트 전극은 상기 주사선 또는 상기 신호선에 접속되고,
 상기 비선형 소자의 상기 제 1 배선층 및 상기 제 2 배선층 중의 한쪽은 상기 비선형 소자의 상기 게이트 전극과 동일한 층으로 형성된 제 3 배선층에 직접 접속되는, 표시 장치.

청구항 7

제 6 항에 있어서,
 상기 비선형 소자의 상기 제 1 산화물 반도체층은 상기 비선형 소자의 상기 제 2 산화물 반도체층보다 높은 산소 농도를 갖는, 표시 장치.

청구항 8

제 6 항에 있어서,
 상기 비선형 소자의 상기 제 1 산화물 반도체층은 상기 비선형 소자의 상기 제 2 산화물 반도체층보다 낮은 전기 전도율을 갖는, 표시 장치.

청구항 9

제 7 항에 있어서,
 상기 비선형 소자의 상기 제 1 산화물 반도체층 및 상기 비선형 소자의 상기 제 2 산화물 반도체층은 인듐, 갈륨, 및 아연을 포함하는, 표시 장치.

청구항 10

제 8 항에 있어서,
 상기 비선형 소자의 상기 제 1 산화물 반도체층 및 상기 비선형 소자의 상기 제 2 산화물 반도체층은 인듐, 갈륨, 및 아연을 포함하는, 표시 장치.

청구항 11

기판 위에서 서로 교차하는 주사선 및 신호선과;
 화소 전극이 매트릭스 상태로 배치되는 화소부와;
 상기 기판 위 및 상기 화소부의 외측 영역에 있고 상기 주사선과 공통 배선과 접속하는 보호 회로를 포함하고,
 상기 화소부는 제 1 산화물 반도체층에 채널 형성 영역이 형성되는 박막 트랜지스터를 포함하고,
 상기 박막 트랜지스터는,
 상기 주사선에 접속되는 게이트 전극과;
 상기 신호선 및 상기 제 1 산화물 반도체층에 접속되는 제 1 배선층과;
 화소 전극과 상기 제 1 산화물 반도체층에 접속되는 제 2 배선층을 포함하고,
 상기 보호 회로에 포함되는 비선형 소자는,

게이트 전극과;

상기 게이트 전극 위에 형성된 제 1 산화물 반도체층과;

상기 게이트 전극과 단부가 중첩하고, 도전층과 제 2 산화물 반도체층이 적층하여 각각 형성되는 제 1 배선층 및 제 2 배선층을 포함하고,

상기 비선형 소자의 상기 게이트 전극은 상기 주사선 또는 상기 신호선에 접속되고,

상기 비선형 소자의 상기 제 1 배선층 및 상기 제 2 배선층 중의 한쪽은 상기 비선형 소자의 상기 게이트 전극과 동일한 층으로 형성된 제 3 배선층에 직접 접속되는, 표시 장치.

청구항 12

제 11 항에 있어서,

상기 비선형 소자의 상기 제 1 산화물 반도체층은 상기 비선형 소자의 상기 제 2 산화물 반도체층보다 높은 산소 농도를 갖는, 표시 장치.

청구항 13

제 11 항에 있어서,

상기 비선형 소자의 상기 제 1 산화물 반도체층은 상기 비선형 소자의 상기 제 2 산화물 반도체층보다 낮은 전기 전도율을 갖는, 표시 장치.

청구항 14

제 12 항에 있어서,

상기 비선형 소자의 상기 제 1 산화물 반도체층 및 상기 비선형 소자의 상기 제 2 산화물 반도체층은 인듐, 갈륨, 및 아연을 포함하는, 표시 장치.

청구항 15

제 13 항에 있어서,

상기 비선형 소자의 상기 제 1 산화물 반도체층 및 상기 비선형 소자의 상기 제 2 산화물 반도체층은 인듐, 갈륨, 및 아연을 포함하는, 표시 장치.

명세서

발명의 상세한 설명

기술 분야

[0001] 본 발명은 산화물 반도체를 사용하는 표시 장치에 관한 것이다.

배경 기술

[0002] 액정 표시 장치로 대표되도록 유리 기판 등의 평판에 형성되는 박막 트랜지스터는, 아모퍼스 실리콘, 다결정 실리콘으로 제작된다. 아모퍼스 실리콘을 사용한 박막 트랜지스터는, 전계 효과 이동도가 낮지만, 유리 기판의 대면적화에 대응할 수 있고, 한편, 다결정 실리콘을 사용한 박막 트랜지스터는 전계 효과 이동도는 높지만, 레이저 어닐 등의 결정화 공정이 필요하고, 유리 기판의 대면적화에는 반드시 적용하지 않는다고 하는 특성을 갖는다.

[0003] 이것에 대해서, 산화물 반도체를 사용하여 박막 트랜지스터를 제작하고 전자 디바이스나 광 디바이스 등으로 응용(應用)하는 기술이 주목을 받고 있다. 예를 들어, 산화물 반도체막으로서 산화아연(ZnO)이나 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용하여 박막 트랜지스터를 제작하고, 화상 표시 장치의 스위칭 소자 등에 사용하는 기술이 특히 문헌 1 및 특히 문헌 2에서 개시된다.

[0004] [특허 문헌 1] 특개2007-123861호 공보

[0005] [특허 문현 2]특개2007-96055호 공보

발명의 내용

해결 하고자하는 과제

[0006] 산화물 반도체를 채널 형성 영역으로 하는 박막 트랜지스터는, 아모퍼스 실리콘을 사용한 박막 트랜지스터보다 동작 속도가 빠르고, 다결정 실리콘을 사용한 박막 트랜지스터보다 제조 공정이 간단하다는 특성을 갖는다. 즉, 산화물 반도체를 사용함으로써, 프로세스 온도가 실온 내지 실온으로부터 300°C 이하의 저온이라도 전계 효과 이동도가 높은 박막 트랜지스터를 제작할 수 있다.

[0007] 동작 특성이 뛰어나고, 저온에서 제작할 수 있는 산화물 반도체를 사용한 표시 장치의 특성을 발휘시키고, 신뢰성을 보증하기 위해서는, 적절한 구성을 구비한 보호 회로 등이 필요하다. 또한, 표시 장치의 소형화를 도모하는 테에, 보호 회로의 점유 면적을 작게 하는 것이 필요하다.

[0008] 본 발명의 일 형태는, 보호 회로로서 적합한 구조를 제공하는 것을 목적인 하나로 한다.

[0009] 본 발명의 일 형태는, 산화물 반도체 외에, 절연막 및 도전막을 적층하여 제작되는 각종 용도의 표시 장치에 있어서, 보호 회로의 기능을 높임으로써 동작의 안정화와 보호 회로의 점유 면적의 소형화를 도모하는 것을 목적인 하나로 한다.

과제 해결수단

[0010] 본 발명의 일 형태는, 산화물 반도체를 사용하여 구성되는 비선형 소자로 보호 회로가 형성된 표시 장치이다. 이 비선형 소자는 산소 함유량이 다른 산화물 반도체를 조합하여 구성된다. 또한, 이 비선형 소자가 갖는 제 1 배선층 및 제 2 배선층의 적어도 한쪽이 게이트 전극층 또는 게이트 전극층과 같은 공정으로 형성된 도전막에 직접 접속한다.

[0011] 본 발명의 예시적인 일 형태는, 절연 표면을 갖는 기판 위에 주사선과 신호선이 교차하여 형성되고, 화소 전극이 매트릭스 상태로 배열하는 화소부와, 상기 화소부의 외측 영역에 산화물 반도체로 형성된 비선형 소자를 갖는 표시 장치이다. 화소부는 제 1 산화물 반도체층에 채널 형성 영역이 형성되는 박막 트랜지스터를 갖는다. 화소부의 박막 트랜지스터는, 주사선과 접속하는 게이트 전극과, 신호선과 접속하여 제 1 산화물 반도체층에 접하는 제 1 배선층과, 화소 전극과 접속하여 제 1 산화물 반도체층에 접하는 제 2 배선층을 갖는다. 기판의 주변부에 형성되는 신호 입력 단자와 화소부의 사이에는, 비선형 소자가 형성된다. 비선형 소자는 게이트 전극 및 상기 게이트 전극을 피복하는 게이트 절연층과, 상기 게이트 절연층 위에 있어서 상기 게이트 전극과 중첩하는 제 1 산화물 반도체층과, 상기 제 1 산화물 반도체층 위에 있어서 상기 게이트 전극과 단부가 중첩하고, 도전층과 제 2 산화물 반도체층이 적층된 제 1 배선층 및 제 2 배선층을 갖는다. 또한, 비선형 소자의 게이트 전극은 주사선 또는 신호선과 접속되고, 비선형 소자의 제 1 배선층 또는 제 2 배선층은 게이트 전극의 전위가 인가되도록 게이트 전극층과 직접 접속된다.

[0012] 본 발명의 예시적인 일 형태는, 절연 표면을 갖는 기판 위에 주사선과 신호선이 교차하여 형성되고, 화소 전극이 매트릭스 상태로 배열하는 화소부와, 상기 화소부의 외측 영역에 보호 회로를 갖는 표시 장치이다. 화소부는 제 1 산화물 반도체층에 채널 형성 영역이 형성되는 박막 트랜지스터를 갖는다. 화소부의 박막 트랜지스터는 주사선과 접속하는 게이트 전극과, 신호선과 접속하여 제 1 산화물 반도체층에 접하는 제 1 배선층과, 화소 전극과 접속하여 제 1 산화물 반도체층에 접하는 제 2 배선층을 갖는다. 화소부의 외측 영역에는 주사선과 공통 배선을 접속하는 보호 회로와, 신호선과 공통 배선을 접속하는 보호 회로가 형성된다. 보호 회로는, 게이트 전극 및 상기 게이트 전극을 피복하는 게이트 절연층과, 상기 게이트 절연층 위에 있어서 상기 게이트 전극과 중첩하는 제 1 산화물 반도체층과, 상기 제 1 산화물 반도체층 위에 있어서, 상기 게이트 전극과 단부가 중첩하고, 도전층과 제 2 산화물 반도체층이 적층된 제 1 배선층 및 제 2 배선층을 갖는 비선형 소자를 갖는다. 또한, 보호 회로가 갖는 비선형 소자의 게이트 전극과, 제 1 배선층 또는 제 2 배선층이 직접 접속된다.

[0013] 또한, “제 1”, “제 2”라고 붙이는 서수사(序數詞)는 편의상 사용하는 것이며, 공정 순서 또는 적층 순서를 나타내는 것이 아니다. 또한, 본 명세서에 있어서, 발명을 특정하기 위한 사항으로서 고유의 명칭을 나타내는 것이 아니다.

효과

[0014] 본 발명의 일 형태에 따르면, 산화물 반도체를 사용한 비선형 소자로 보호 회로를 구성함으로써, 보호 회로로서 적합한 구조를 갖는 표시 장치를 얻을 수 있다. 비선형 소자의 제 1 산화물 반도체층과 배선층의 접속 구조에 있어서, 제 1 산화물 반도체층보다 전기 전도율이 높은 제 2 산화물 반도체층과 접합하는 영역을 형성함으로써, 안정 동작시킬 수 있다. 따라서, 보호 회로의 기능을 높이고, 동작의 안정화를 도모할 수 있다.

[0015] 또한, 제 1 배선층 또는 제 2 배선층에 도달하는 콘택트 홀과, 게이트 전극 또는 게이트 전극과 같은 층으로 형성한 배선에 도달하는 콘택트 홀을 형성하고, 다른 배선층으로 제 1 배선층 또는 제 2 배선층과, 게이트 전극 또는 게이트 전극과 같은 층으로 형성한 배선을 접속하는 방법이 있다. 그러나, 이 방법을 사용하면, 하나의 접속으로 계면 및 콘택트 홀이 각각 2개씩 형성된다.

[0016] 본 발명의 일 형태의 보호 회로를 구성하는 비선형 소자는, 제 1 배선층 또는 제 2 배선층의 도전층이 게이트 전극 또는 게이트 전극과 같은 층으로 형성한 배선에 직접 접속하기 때문에, 하나의 접속으로 형성되는 계면 및 콘택트 홀은 각 1개에 불과하다. 접속에 따라 형성되는 계면이 하나이기 때문에, 다른 배선층을 통하여 접속하는 방법과 비교하여 접촉 저항을 억제할 수 있다. 그 결과, 비선형 소자를 사용한 보호 회로가 안정 동작한다. 또한, 접속에 필요한 콘택트 홀이 하나이기 때문에, 다른 배선층을 통하여 접속하는 방법과 비교하여 접속 부분이 점유하는 면적을 억제할 수 있고, 결과적으로 보호 회로의 점유 면적을 작게 하여, 표시 장치의 소형화를 도모할 수 있다.

발명의 실시를 위한 구체적인 내용

[0017] 본 발명의 실시형태에 대해서 도면을 사용하여 이하에 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 범위에서 벗어남이 없이 그 형태 및 상세한 사항은 다양하게 변경될 수 있다는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 이하에 설명하는 본 발명의 구성에 있어서, 같은 것을 가리키는 부호는 다른 도면간에서 공통적으로 사용한다.

[0018] (실시형태 1)

[0019] 본 실시형태에서는, 화소부와 그 주변에 비선형 소자를 포함하는 보호 회로가 형성된 표시 장치의 일 형태를 도면을 참조하여 설명한다.

[0020] 도 1은 표시 장치를 구성하는 신호입력 단자, 주사선, 신호선, 비선형 소자를 포함하는 보호 회로 및 화소부의 위치 관계를 설명하는 도면이다. 절연 표면을 갖는 기판(10) 위에 주사선(13)과 신호선(14)이 교차하여 화소부(17)가 구성된다.

[0021] 화소부(17)는 복수의 학소(18)가 매트릭스 상태로 배열되어 구성된다. 학소(18)는 주사선(13)과 신호선(14)에 접속하는 화소 트랜지스터(19), 유지 용량부(20), 화소 전극(21)을 포함하여 구성된다.

[0022] 여기서 예시하는 화소 구성에 있어서, 유지 용량부(20)는 한쪽의 전극이 화소 트랜지스터(19)와 접속하고, 다른 쪽의 전극이 용량선(22)과 접속하는 경우를 나타낸다. 또한, 화소 전극(21)은 표시 소자(액정 소자, 발광 소자, 콘트라스트 매체(전자 잉크) 등)를 구동하는 한쪽의 전극을 구성한다. 이들의 표시 소자의 다른 쪽의 전극은 공통 단자(23)에 접속된다.

[0023] 보호 회로는, 화소부(17)와 주사선 입력 단자(11) 및 신호선 입력 단자(12)의 사이에 형성된다. 본 실시형태에서는, 복수의 보호 회로를 형성하여 주사선(13), 신호선(14) 및 용량 버스선(27)에 정전기 등에 의하여 서지(surge) 전압이 인가되어, 화소 트랜지스터(19) 등이 파괴되지 않도록 구성된다. 따라서, 보호 회로에는 서지 전압이 인가될 때에 공통 배선(29) 또는 공통 배선(28)에 전하가 빠지도록 구성된다.

[0024] 본 실시형태에서는, 보호 회로(24), 보호 회로(25), 보호 회로(26)를 표시 장치 내에 형성하는 예를 나타낸다. 다만, 보호 회로의 구성은 이것에 한정되지 않는다.

[0025] 도 2는 보호 회로의 일례를 도시한다. 이 보호 회로는 주사선(13)과 공통 배선(29)의 사이에 병렬로 배치된 비선형 소자(30) 및 비선형 소자(31)에 의하여 구성된다. 비선형 소자(30) 및 비선형 소자(31)는 다이오드와 같은 2단자 소자 또는 트랜지스터와 같은 3단자 소자로 구성된다. 예를 들어, 화소부의 화소 트랜지스터와 같은 공정으로 형성할 수도 있고, 예를 들어, 게이트 단자와 드레인 단자를 접속함으로써 다이오드와 같은 특성을 갖게 할 수 있다.

[0026] 비선형 소자(30)의 제 1 단자(게이트)와 제 3 단자(드레인)는, 주사선(13)에 접속되고, 제 2

단자(소스)는 공통 배선(29)에 접속된다. 또한, 비선형 소자(31)의 제 1 단자(게이트)와 제 3 단자(드레인)는, 공통 배선(29)에 접속되고, 제 2 단자(소스)는 주사선(13)에 접속된다. 즉, 도 2에서 도시하는 보호 회로는 2개의 트랜지스터의 각각이 정류 방향을 서로 반대로 하여 주사선(13)과 공통 배선(29)을 접속하는 구성이다. 바꾸어 말하면, 주사선(13)과 공통 배선(29)의 사이에 정류 방향이 주사선(13)으로부터 공통 배선(29)으로 향하는 트랜지스터와 정류 방향이 공통 배선(29)으로부터 주사선(13)으로 향하는 트랜지스터를 접속하는 구성이다.

[0027] 도 2에서 도시하는 보호 회로는, 공통 배선(29)에 대해서 주사선(13)이 정전기 등에 의하여 양 또는 음으로 대전한 경우는, 그 전하를 없애는 방향으로 전류가 흐른다. 예를 들어, 주사선(13)이 양으로 대전한 경우는, 그 양 전하가 공통 배선(29)에 빠지는 방향으로 전류가 흐른다. 이 동작에 의하여 대전한 주사선(13)에 접속하는 화소 트랜지스터(19)의 정전 파괴 또는 임계값 전압의 시프트를 방지할 수 있다. 또한, 대전하는 주사선(13)과 절연층을 통하여 교차하는 다른 배선과의 사이에서 절연막의 절연 파괴를 방지할 수 있다.

[0028] 또한, 도 2는 주사선(13)에 제 1 단자(게이트)를 접속한 비선형 소자(30)와, 공통 배선(29)에 제 1 단자(게이트)를 접속한 비선형 소자(31), 즉 정류 방향이 반대인 2개 1조의 비선형 소자를 사용하여 각각 제 2 단자(소스)와 제 3 단자(드레인)로 공통 배선(29)과 주사선(13)을 접속한다. 즉, 비선형 소자(30)와 비선형 소자(31)는 병렬이다. 다른 구성으로서, 병렬로 접속하는 비선형 소자를 더 부가하여 보호 회로의 동작 안정성을 높여도 좋다. 예를 들어, 도 3은 주사선(13)과 공통 배선(29)의 사이에 형성된 비선형 소자(30a)와 비선형 소자(30b) 및 비선형 소자(31a)와 비선형 소자(31b)로 구성되는 보호 회로를 도시한다. 이 보호 회로는 공통 배선(29)에 제 1 단자(게이트)를 접속한 2개의 비선형 소자(30b, 31b)와, 주사선(13)에 제 1 단자(게이트)를 접속한 2개의 비선형 소자(30a, 31a)의 합계 4개의 비선형 소자를 사용한다. 즉, 정류 방향이 서로 반대로 되도록 2개의 비선형 소자를 접속한 1조를 공통 배선(29)과 주사선(13)의 사이에 2조 접속한다. 바꾸어 말하면, 주사선(13)과 공통 배선(29)의 사이에 정류 방향이 주사선(13)으로부터 공통 배선(29)으로 향하는 2개의 트랜지스터와 정류 방향이 공통 배선(29)으로부터 주사선(13)으로 향하는 2개의 트랜지스터를 접속하는 구성이다. 이와 같이, 공통 배선(29)과 주사선(13)을 4개의 비선형 소자로 접속함으로써, 주사선(13)에 서지 전압이 인가된 경우뿐만 아니라, 공통 배선(29)이 정전기 등에 의하여 대전한 경우라도, 그 전하가 그대로 주사선(13)에 흐르는 것을 방지할 수 있다. 또한, 도 9a 및 도 9b에 4개의 비선형 소자를 기판 위에 배치하는 경우의 일 형태를 등가 회로도와 함께 도시한다. 도 9b에 예시하는 등가 회로도는 도 3과 등가이며, 도 9b에 기재된 각각의 비선형 소자는 도 3에 기재된 비선형 소자에 대응한다. 구체적으로는, 비선형 소자(740a)는 비선형 소자(30b)에 대응하고, 비선형 소자(740b)는 비선형 소자(31b)에 대응하고, 비선형 소자(740c)는 비선형 소자(30a)에 대응하고, 비선형 소자(740d)는 비선형 소자(31a)에 대응한다. 또한, 도 9a 및 도 9b의 주사선(651)은, 주사선(13)에 대응하고, 공통 배선(650)은 공통 배선(29)에 대응한다. 또한, 홀수(奇數)개의 비선형 소자를 사용한 보호 회로의 예로서, 비선형 소자의 기판에의 배치예를 도 8a에 도시하고, 등가 회로도를 도 8b에 도시한다. 이 회로에서는, 비선형 소자(730c)에 대하여, 730a, 730b가 스위칭 소자로서 접속한다. 이와 같이, 비선형 소자를 직렬로 접속함으로써, 보호 회로를 구성하는 비선형 소자에 가해지는 순간적인 부하(負荷)를 분산할 수 있다.

[0029] 도 2에서는, 주사선(13) 측에 형성하는 보호 회로의 예를 도시하지만, 같은 구성의 보호 회로는 신호선(14) 측에 있어서도 적용할 수 있다.

[0030] 도 4a는 보호 회로의 일례를 도시하는 평면도이며, 도 4b는 그 등가 회로도를 도시한다. 또한, 도 4a 중에 도시되는 Q1-Q2 절단선에 대응한 단면도를 도 5에 도시한다. 이하의 설명에서는, 도 4a 내지 도 5를 참조하여 보호 회로의 하나의 구성예를 설명한다.

[0031] 비선형 소자(170a) 및 비선형 소자(170b)는, 주사선(13)과 같은 층으로 형성되는 게이트 전극(111) 및 게이트 전극(16)을 갖는다. 게이트 전극(111) 및 게이트 전극(16) 위에는, 게이트 절연막(102)이 형성된다. 게이트 절연막(102) 위에는 제 1 산화물 반도체층(113)이 형성되고, 제 1 산화물 반도체층(113)을 통하여 게이트 전극(111) 위에서 상대하도록 제 1 배선층(117a) 및 제 2 배선층(117b)이 형성된다. 또한, 비선형 소자(170a) 및 비선형 소자(170b)는 주요부에 있어서 같은 구성을 갖는다.

[0032] 본 발명의 일 형태에서는, 게이트 절연막(102)에 형성한 콘택트 홀(128)을 통하여 게이트 전극(111)과 같은 층으로 형성되는 주사선(13)과, 비선형 소자(170a)의 제 3 단자(드레인)를 직접 접속함으로써, 접속에 수반하는 계면의 형성을 하나로 억제할 수 있을 뿐만 아니라, 접속에 수반하는 콘택트 홀의 형성을 하나로 억제할 수 있다.

[0033] 제 1 산화물 반도체층(113)은, 상대하는 제 1 배선층(117a) 및 제 2 배선층(117b)의 아래에 게이트 절연막(102)을 통하여 게이트 전극(111)을 피복하도록 형성된다. 즉, 제 1 산화물 반도체층(113)은, 게이트 전극

(111)과 중첩하여 게이트 절연막(102)의 상면부와 제 2 산화물 반도체층(114a, 114b)의 하면부와 접하도록 형성된다. 여기서, 제 1 배선층(117a)은, 제 1 산화물 반도체층(113) 측으로부터 제 2 산화물 반도체층(114a)과 도전층(115a)이 적층된 구성을 갖는다. 마찬가지로, 제 1 배선층(117b)은 제 1 산화물 반도체층(113) 측으로부터 제 2 산화물 반도체층(114b)과 도전층(115b)이 적층된 구성을 갖는다.

[0034] 제 2 산화물 반도체층(114a, 114b)은, 제 1 산화물 반도체층(113)과 도전층(115a, 115b)에 접하여 그 사이에 형성되고, 제 1 산화물 반도체층(113)과 제 1 산화물 반도체층(113)보다 전기 전도율이 높은 제 2 산화물 반도체층(114a 및 114b)이 접하는, 물성이 상이한 산화물 반도체층끼리의 접합이 형성된다. 이와 같은 접합 구조를 비선형 소자(170a, 170b)에 형성함으로써, 안정 동작시킬 수 있다. 즉, 열적 안정성이 증가하여 안정 동작시킬 수 있다. 따라서, 보호 회로의 기능을 높이고, 동작의 안정화를 도모할 수 있다. 또한, 접합 리크가 저감하여 비선형 소자(170a, 170b)의 특성을 향상시킬 수 있다.

[0035] 본 명세서 중에서 제 1 산화물 반도체층에 사용하는 산화물 반도체는, $\text{InM}_\text{O}_3(\text{ZnO})_\text{m}$ ($\text{m} > 0$)라고 표기되는 박막을 형성하여, 그 박막을 반도체층으로서 사용한 비선형 소자 및 박막 트랜지스터를 제작한다. 또한, M은, Ga, Fe, Ni, Mn 및 Co 중에서 선택된 하나의 금속 원소 또는 복수의 금속 원소를 나타낸다. 예를 들어, M으로서, Ga의 경우 외에도 Ga와 Ni, 또는 Ga와 Fe 등, Ga 이외의 상기 금속 원소가 포함되는 경우가 있다. 또한, 상기 산화물 반도체층에 있어서, M으로서 포함되는 금속 원소 외에, 불순물 원소로서 Fe, Ni, 그 외의 천이금속 원소, 또는 상기 천이금속의 산화물이 포함되는 것이 있다. 본 명세서에 있어서는, 이 박막을 In-Ga-Zn-O계 비단결정막이라고도 부른다.

[0036] 유도 결합 플라즈마 질량 분석법(ICP-MS: Inductively Coupled Plasma Mass Spectrometry)에 의하여 대표적인 측정예를 표 1에 나타낸다. 산화인듐(In_2O_3)과 산화갈륨(Ga_2O_3)과 산화아연(ZnO)의 조성 비율을 1:1:1($=\text{In}_2\text{O}_3:\text{Ga}_2\text{O}_3:\text{ZnO}$)로 한 타깃($\text{In}:\text{Ga}:\text{Zn}=1:1:0.5$)을 사용하여 스퍼터법에서의 아르곤 가스의 유량을 40sccm로 한 조건 1에서 얻어지는 산화물 반도체막은, $\text{InGa}_{0.95}\text{Zn}_{0.41}\text{O}_{3.33}$ 이다. 또한, 스퍼터법에서의 아르곤 가스의 유량을 10sccm, 산소를 5sccm로 한 조건 2에서 얻어지는 산화물 반도체막은, $\text{InGa}_{0.94}\text{Zn}_{0.40}\text{O}_{3.31}$ 이다.

[표 1]

유량 비율	조성 (atomic%)				조성식
	In	Ga	Zn	O	
Ar/ O_2					
40/0	17.6	16.7	7.2	58.6	$\text{InGa}_{0.95}\text{Zn}_{0.41}\text{O}_{3.33}$
10/5	17.7	16.7	7	58.6	$\text{InGa}_{0.94}\text{Zn}_{0.40}\text{O}_{3.31}$

[0039] 또한, 측정 방법을 러더퍼드 후방 산란 분석법(RBS: Rutherford Backscattering Spectrometry)으로 전환하여 정량화(定量化)한 결과를 표 2에 나타낸다.

[표 2]

유량 비율	조성(atomic%)					조성식
	In	Ga	Zn	O	Ar	
Ar/ O_2						
40/0	17	15.8	7.5	59.4	0.3	$\text{InGa}_{0.93}\text{Zn}_{0.44}\text{O}_{3.49}$
10/5	16	14.7	7.2	61.7	0.4	$\text{InGa}_{0.92}\text{Zn}_{0.45}\text{O}_{3.86}$

[0042] 조건 1의 시료를 RBS 분석에 의하여 측정한 결과, 산화물 반도체막은 $\text{InGa}_{0.93}\text{Zn}_{0.44}\text{O}_{3.49}$ 이다. 또한, 조건 2의 시료를 RBS 분석에 의하여 측정한 결과, 산화물 반도체막은 $\text{InGa}_{0.92}\text{Zn}_{0.45}\text{O}_{3.86}$ 이다.

[0043] In-Ga-Zn-O계 비단결정막은, 아모퍼스 구조가 X선 회절(XRD: X-ray diffraction)의 분석에서는 관찰된다. 또한, 측정한 샘플의 In-Ga-Zn-O계 비단결정막은, 스퍼터법으로 형성한 후, 200°C 내지 500°C, 대표적으로는, 300°C 내지 400°C에서 10분 내지 100분 행한다. 또한, 박막 트랜지스터의 전기 특성도 게이트 전압 $\pm 20\text{V}$ 에 있어서, 온·오프 비율이 10^9 이상, 이동도가 $10\text{cm}^2/\text{V}\cdot\text{s}$ 이상의 것을 제작할 수 있다.

- [0044] 제 2 산화물 반도체층(114a, 114b)은 제 1 산화물 반도체층(113)보다 높은 전기 전도율을 갖는다. 따라서, 본 실시형태의 비선형 소자(170a) 및 비선형 소자(170b)에 있어서 제 2 산화물 반도체층(114a 및 114b)은 트랜지스터의 소스 영역 및 드레인 영역과 같은 기능을 발현한다. 소스 영역 및 드레인 영역이 되는 제 2 산화물 반도체층(114a, 114b)은, n형의 도전형을 갖고, 활성화 에너지(ΔE)가 0.01eV 이상 0.1eV 이하이며, n⁺영역이라고도 부를 수 있다. 또한, 제 2 산화물 반도체층이 In, Ga, Zn, 및 O를 포함하는 비단결정 산화물 반도체층인 경우, 비단결정 구조 중에 나노 크리스탈이 포함되는 경우가 있다.
- [0045] 제 1 산화물 반도체층(113) 위에는 충간 절연막(107)이 형성된다. 충간 절연막(107)은, 산화실리콘 또는 산화알루미늄 등의 산화물로 형성된다. 또한, 산화실리콘 또는 산화알루미늄 위에 질화실리콘, 질화알루미늄, 산화질화실리콘 또는 산화질화알루미늄을 적층함으로써, 보호막으로서 기능을 더 높일 수 있다.
- [0046] 어쨌든, 제 1 산화물 반도체층(113)과 접하는 충간 절연막(107)을 산화물로 함으로써, 제 1 산화물 반도체층(113)으로부터 산소가 뺍아져, 산소 결핍형으로 변질하는 것을 방지할 수 있다. 또한, 제 1 산화물 반도체층(113)이 질화물에 의한 절연층과 직접적으로 접하지 않는 구성으로 함으로써, 질화물 중의 수소가 확산하여 제 1 산화물 반도체층(113)에 수산기(水酸基) 등에 기인하는 결함을 생성하는 것을 방지할 수 있다.
- [0047] 이와 같이, 본 실시형태에 따르면, 산화물 반도체에 의하여 구성되는 보호 회로를 갖는 표시 장치를 얻을 수 있다. 제 1 산화물 반도체층보다 전기 전도율이 높은 제 2 산화물 반도체층을 통하여, 도전층과 제 1 산화물 반도체층이 접합하는 영역을 형성함으로써, 안정 동작시킬 수 있다. 따라서, 보호 회로의 기능을 높이고, 동작의 안정화를 도모할 수 있다. 또한, 게이트 절연막(102)에 형성한 콘택트 홀(128)을 통하여 게이트 전극(111)과 같은 층으로 형성되는 주사선(13)과, 비선형 소자(170a)의 제 3 단자(드레인)를 직접 접속함으로써, 접속에 수반하는 계면의 형성을 하나로 억제할 수 있을 뿐만 아니라, 접속을 위한 콘택트 홀의 형성을 하나로 억제할 수 있다. 결과적으로는, 보호 회로의 기능을 높이고, 동작의 안정화를 도모할 수 있을 뿐만 아니라, 보호 회로의 점유 면적을 작게 하여, 표시 장치의 소형화(小型化)를 도모할 수 있다. 특히, 보호 회로를 구성하는 비선형 소자가 3개, 4개로 증가할수록 계면과 콘택트 홀의 수를 억제하는 효과가 크다.
- [0048] 도 4a 내지 도 5에서는, 주사선(13)에 형성되는 보호 회로의 일례를 도시하지만, 같은 보호 회로를 신호선, 용량 버스선 등에 적용할 수 있다.
- [0049] 본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
- [0050] (실시형태 2)
- [0051] 본 실시형태에서는, 실시형태 1에 있어서 도 4a에 도시한 보호 회로의 제작 공정의 일 형태를 도 6a 내지 도 7c를 참조하여 설명한다. 도 6a 내지 도 7c는, 도 4a 중의 Q1-Q2 절단선에 대응한 단면도를 도시한다.
- [0052] 도 6a에 있어서, 투광성을 갖는 기판(100)에는 시판되는 바륨 보로실리케이트 유리, 알루미노 보로실리케이트 유리 및 알루미노실리케이트 유리 등의 유리 기판을 사용할 수 있다. 예를 들어, 성분 비율로서, 봉산(B_2O_3)보다 산화바륨(BaO)을 많이 포함하고, 왜곡점이 730°C 이상인 유리 기판을 사용하면 바람직하다. 산화물 반도체층을 700°C 정도의 고온에서 열 처리하는 경우라도, 유리 기판이 왜곡하지 않기 때문이다.
- [0053] 다음, 게이트 전극(111) 및 주사선(13)을 포함하는 게이트 배선, 용량 배선, 및 단자부의 단자가 되는 도전막을 기판(100) 전체 면에 형성한다. 도전막은, 알루미늄(Al)이나, 구리(Cu) 등의 저저항 도전성 재료로 형성하는 것이 바람직하지만, Al 단체에서는 내열성이 뒤떨어지고, 또 부식(腐蝕)하기 쉬운 등의 문제점이 있기 때문에, 내열성 도전성 재료와 조합하여 형성한다. 내열성 도전성 재료로서는, 티타늄(Ti), 탄탈(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 네오디뮴(Nd), 스칸듐(Sc) 중에서 선택된 원소, 또는 상술한 원소를 성분으로 하는 합금, 또는 상술한 원소를 조합한 합금막, 또는 상술한 원소를 성분으로 하는 질화물로 형성한다.
- [0054] 게이트 전극(111)을 포함하는 배선층이 되는 도전막은, 두께 50nm 이상 300nm 이하로 형성한다. 게이트 전극(111)을 포함하는 배선층이 되는 도전막의 두께를 300nm 이하로 함으로써, 후에 형성되는 반도체막이나 배선의 단선 및 단절을 방지할 수 있다. 또한, 게이트 전극(111)을 포함하는 배선층이 되는 도전막의 두께를 150nm 이상으로 함으로써, 게이트 전극의 저항을 저감할 수 있고, 대면적화가 가능하다.
- [0055] 또한, 여기서는 기판(100) 전체 면에 도전막으로서 알루미늄을 주성분으로 하는 막과 티타늄막을 스퍼터링법에 의하여 적층하여 형성한다.
- [0056] 다음, 본 실시형태에 있어서의 제 1 포토 마스크를 사용하여 형성한 레지스트 마스크를 사용하여 기판

위에 형성된 도전막의 불필요한 부분을 예칭하여 제거함으로써 배선 및 전극(게이트 전극(111)을 포함하는 게이트 배선, 용량 배선, 및 단자)을 형성한다. 이 때, 적어도 게이트 전극(111)의 단부에 테이퍼 형상이 형성되도록 예칭한다. 이 단계에서의 단면도를 도 6a에 도시한다.

[0057] 다음, 게이트 절연막(102)을 형성한다. 게이트 절연막(102)으로서 이용할 수 있는 절연막으로서는, 산화실리콘막, 질화실리콘막, 산화질화실리콘막, 질화산화실리콘막, 산화알루미늄막, 산화마그네슘막, 질화알루미늄막, 산화이트륨막, 산화하프늄막, 산화탄탈막을 그 예로서 들 수 있다.

[0058] 여기서, 산화질화실리콘막이란, 그 조성으로서 질소보다 산소의 함유량이 많은 것이며, 농도 범위로서 산소가 55at.% 내지 65at.%, 질소가 1at.% 내지 20at.%, 실리콘 25at.% 내지 35at.%, 수소가 0.1at.% 내지 10at.%의 범위로 포함되는 것을 가리킨다. 또한, 질화산화실리콘막이란, 그 조성으로서 산소보다 질소의 함유량이 많은 것이며, 농도 범위로서 산소가 15at.% 내지 30at.%, 질소가 20at.% 내지 35at.%, 실리콘 25at.% 내지 35at.%, 수소가 15at.% 내지 25at.%의 범위로 포함되는 것을 가리킨다.

[0059] 게이트 절연막은 단층으로 형성하여도 좋고, 절연막을 2층 또는 3층 적층하여 형성하여도 좋다. 예를 들어, 기판에 접하는 게이트 절연막을 질화실리콘막, 또는 질화산화실리콘막을 사용하여 형성함으로써, 기판과 게이트 절연막의 밀착력이 높아지고, 기판으로서 유리 기판을 사용한 경우, 기판으로부터의 불순물이 산화물 반도체층에 확산하는 것을 방지할 수 있고, 더욱 게이트 전극(111)을 포함하는 배선층의 산화를 방지할 수 있다. 즉, 막 박리를 방지할 수 있는 것과 함께, 후에 형성되는 박막 트랜지스터의 전기 특성을 향상시킬 수 있다.

[0060] 또한, 게이트 절연막(102)의 두께는 50nm 내지 250nm로 한다. 게이트 절연막의 두께가 50nm 이상이라면, 게이트 전극(111)을 포함하는 배선층의 요철(凹凸)을 피복할 수 있기 때문에 바람직하다. 여기서는, 게이트 절연막(102)으로서 플라즈마 CVD법 또는 스퍼터링법에 의하여 100nm의 두께의 산화실리콘막을 형성한다.

[0061] 다음, 본 실시형태에 있어서의 제 2 포토 마스크를 사용하여 형성한 레지스트 마스크에 의하여 게이트 절연막(102)을 예칭하여 주사선(13)에 도달하는 콘택트 홀(128)을 형성한다.

[0062] 다음, 제 1 산화물 반도체막을 형성하기 전의 게이트 절연막(102)에 플라즈마 처리를 행한다. 여기서는, 산소 가스와 아르곤 가스를 도입하여 플라즈마를 발생시키는 역 스퍼터를 행하여, 노출되는 게이트 절연층에 산소 라디칼 또는 산소를 조사한다. 이렇게 함으로써 표면에 부착하고 있는 먼지를 제거한다.

[0063] 또한, 게이트 절연막(102)의 플라즈마 처리, 제 1 산화물 반도체막, 및 제 2 산화물 반도체막은, 스퍼터법에 의하여 챔버에 도입하는 가스 또는 설치하는 타깃을 적절히 전환함으로써 대기에 노출시키지 않고 연속적으로 성막할 수 있다. 대기에 노출되지 않고 연속적으로 성막하면, 불순물의 혼입을 방지할 수 있다. 대기 에 노출되지 않고 연속적으로 성막하는 경우, 멀티 챔버 방식의 제조 장치를 사용하는 것이 바람직하다.

[0064] 특히, 제 1 산화물 반도체막에 접하는 게이트 절연막(102)의 플라즈마 처리와 제 1 산화물 반도체막의 성막은 대기에 노출되지 않고 연속적으로 행하는 것이 바람직하다. 연속적으로 성막함으로써, 수증기 등의 대기 성분이나 대기 중에 부유하는 불순물 원소나 먼지에 의한 오염이 없는 적층 계면을 형성할 수 있기 때문에, 비선형 소자 및 박막 트랜지스터의 특성 편차를 저감할 수 있다.

[0065] 또한, 본 명세서 중에서의 연속 성막이란, 스퍼터법에 의하여 행하는 제 1 처리 공정으로부터 스퍼터법에 의하여 행하는 제 2 처리 공정까지의 일련의 프로세스 중, 피처리 기판이 놓여지는 분위기가 대기 등의 오염 분위기에 노출되지 않고, 항상 진공 중 또는 불활성 가스 분위기(질소 분위기 또는 희 가스 분위기)에서 제어되는 것을 가리킨다. 연속 성막함으로써, 청정화된 피처리 기판에 수분 등이 부착하지 않도록 유지하면서 성막을 행할 수 있다. 또한, 역 스퍼터 처리와 같은 플라즈마 처리도 연속 성막에 포함한다.

[0066] 다음, 플라즈마 처리된 게이트 절연막(102)을 대기에 노출시키지 않고, 제 1 산화물 반도체막을 형성한다. 플라즈마 처리된 게이트 절연막(102)을 대기에 노출시키지 않고, 제 1 산화물 반도체막을 형성함으로써, 게이트 절연막(102)과 제 1 산화물 반도체막의 계면에 먼지나 수분이 부착하는 결함을 방지할 수 있다. 또한, 제 1 산화물 반도체막의 형성은 앞에서 역 스퍼터를 행한 챔버와 동일 챔버를 사용하여도 좋고, 대기에 노출시키지 않고 성막할 수 있다면, 앞에서 역 스퍼터를 행한 챔버와 다른 챔버에서 성막하여도 좋다.

[0067] 여기서는, 직경 8인치의 In, Ga, 및 Zn를 포함하는 산화물 반도체 타깃(조성 비율로서 $In_2O_3:Ga_2O_3:ZnO=1:1:1$)을 사용하여, 기판과 타깃의 사이의 거리를 170mm, 압력 0.4Pa, 직류(DC) 전원 0.5kW, 아르곤 또는 산소 분위기하에서 형성한다. 또한, 펄스 직류(DC) 전원을 사용하면, 먼지를 경감할 수 있고, 막 두께의 분포도 균일하게 되기 때문에 바람직하다. 제 1 산화물 반도체막의 막 두께는, 5nm 내지 200nm로 한다.

본 실시형태에서는, 제 1 산화물 반도체막의 막 두께는 100nm로 한다.

[0068] 제 1 산화물 반도체막은, 제 2 산화물 반도체막의 성막 조건과 다르게 함으로써, 제 2 산화물 반도체막과는 다른 조성을 갖는다. 일례로서, 제 2 산화물 반도체막 중의 산소 농도보다 많은 산소를 제 1 산화물 반도체막 중에 포함시킨다. 예를 들어, 제 2 산화물 반도체막의 성막 조건에 있어서의 산소 가스 유량과 아르곤 가스 유량의 비율보다 제 1 산화물 반도체막의 성막 조건에 있어서의 산소 가스 유량이 점유하는 비율이 많은 조건으로 한다. 구체적으로는, 제 2 산화물 반도체막의 성막 조건은, 희 가스(아르곤, 또는 헬륨 등) 분위기하(또는 산소 가스 10% 이하, 아르곤 가스 90% 이상)로 하고, 제 1 산화물 반도체막의 성막 조건은 산소 분위기하(또는 산소 가스 유량이 아르곤 가스 유량과 동일 또는 그 이상)로 한다.

[0069] 많은 산소를 제 1 산화물 반도체막 중에 포함시킴으로써, 제 2 산화물 반도체막보다 도전율을 낮게 할 수 있다. 또한, 많은 산소를 제 1 산화물 반도체막 중에 포함시킴으로써, 오프 전류의 저감을 도모할 수 있기 때문에, 온·오프 비율이 높은 박막 트랜지스터를 얻을 수 있다.

[0070] 다음, 제 1 산화물 반도체막 위에 제 2 산화물 반도체막을 스퍼터법에 의하여 형성한다. 여기서는, 직경 8인치의 In, Ga, 및 Zn를 포함하는 산화물 반도체 타깃($In_2O_3:Ga_2O_3:ZnO=1:1:1$)을 사용하여 기판과 타깃의 사이의 거리를 170mm, 압력 0.4Pa, 직류(DC) 전원 0.5kW, 성막 온도를 실온으로 하여, 아르곤 가스 유량 40sccm를 도입하여 스퍼터 성막을 행한다. 따라서, 제 2 산화물 반도체막으로서, In, Ga, Zn, 및 산소를 성분으로 하는 반도체 막이 형성된다. $In_2O_3:Ga_2O_3:ZnO=1:1:1$ 로 한 타깃을 의도적으로 사용함에도 불구하고, 성막 직후에서 크기가 1nm 내지 10nm의 결정립을 포함하는 산화물 반도체막이 자주 형성된다. 또한, 타깃의 성분 비율, 성막 압력(0.1Pa 내지 2.0Pa), 전력(250W 내지 3000W: 8인치Ø), 온도(실온 내지 100°C), 반응성 스퍼터의 성막 조건 등을 적절히 조절함으로써 결정립의 유무나, 결정립의 밀도나 직경 사이즈를 1nm 내지 10nm의 범위에서 조절될 수 있다고 말할 수 있다. 제 2 산화물 반도체막의 막 두께는, 5nm 내지 20nm로 한다. 물론, 막 중에 결정립이 포함되는 경우, 포함되는 결정립의 사이즈가 막 두께를 초과하는 크기가 되지 않는다. 본 실시형태에서는, 제 2 산화물 반도체막의 막 두께는, 5nm로 한다.

[0071] 다음, 제 3 포토리소그래피 공정을 행하여 레지스트 마스크를 형성하고, 제 1 산화물 반도체막 및 제 2 산화물 반도체막을 에칭한다. 여기서는, ITO07N(KANTO CHEMICAL CO., INC 제)를 사용한 웨트 에칭에 의하여 불필요한 부분을 제거하여 제 1 산화물 반도체층(113) 및 제 2 산화물 반도체층(114)을 형성한다. 또한, 여기서의 에칭은, 웨트 에칭에 한정되지 않고, 드라이 에칭을 사용하여도 좋다. 이 단계에서의 단면도를 도 6b에 도시한다.

[0072] 다음, 제 2 산화물 반도체층(114) 및 게이트 절연막(102) 위에 금속 재료로 이루어지는 도전막(105)을 스퍼터법이나 진공 증착법에 의하여 형성한다. 도전막(105)의 재료로서는, Al, Cr, Ta, Ti, Mo, W 중에서 선택된 원소, 또는 상술한 원소를 성분으로 하는 합금 또는 상술한 원소를 조합한 합금막 등을 들 수 있다.

[0073] 또한, 200°C 내지 600°C의 열 처리를 행하는 경우에는, 이 열 처리에 견딜 수 있는 내열성을 도전막에 갖게 하는 것이 바람직하다. Al 단체에서는, 내열성이 뒤떨어지고, 또한 부식하기 쉬운 등의 문제점이 있기 때문에, 내열성 도전성 재료와 조합하여 형성한다. Al과 조합하는 내열성 도전성 재료로서는, 티타늄(Ti), 탄탈(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 네오디뮴(Nd), 스칸듐(Sc) 중에서 선택된 원소, 또는 상술한 원소를 성분으로 하는 합금, 또는 상술한 원소를 조합한 합금막, 또는 상술한 원소를 성분으로 하는 질화물로 형성한다.

[0074] 여기서는, 도전막(105)으로서 Ti막과, 그 Ti막 위에 중첩하여 Nd를 포함하는 알루미늄(Al-Nd)막을 적층하고, 그 위에 Ti막을 형성하는 3층 구조로 한다. 또한, 도전막(105)은, 2층 구조로 하여도 좋고, 알루미늄막 위에 티타늄막을 적층하여도 좋다. 또한, 도전막(105)은, 실리콘을 포함하는 알루미늄막의 단층 구조나 티타늄막의 단층 구조로 하여도 좋다. 이 단계에서의 단면도를 도 6c에 도시한다.

[0075] 또한, 게이트 절연막(102)에는 콘택트 홀(128)이 형성되기 때문에, 소스 전극층 및 드레인 전극층이 되는 도전막은 성막시에 콘택트 홀(128)을 통하여 주사선(13)과 접속한다.

[0076] 다음, 제 4 포토리소그래피 공정을 행하여 레지스트 마스크(131)를 형성하고, 에칭에 의하여 도전막(105)의 불필요한 부분을 제거하여 도전층(115a, 115b)을 형성한다(도 7a 참조). 이 때의 에칭 방법으로서 웨트 에칭 또는 드라이 에칭을 사용한다. 여기서는, $SiCl_4$ 와 Cl_2 와 BCl_3 의 혼합 가스를 반응 가스로 한 드라이 에칭에 의하여 Al-Nd막과 Ti막을 적층한 도전막을 에칭하여 도전층(115a, 115b)을 형성한다.

[0077]

다음, 도전막(105)의 에칭과 같은 레지스트 마스크(131)를 사용하여 제 2 산화물 반도체막을 에칭한다. 여기서는, ITO07N(KANTO CHEMICAL CO., INC 제)를 사용한 웨트 에칭에 의하여 불필요한 부분을 제거하여 제 2 산화물 반도체층(114a, 114b)을 형성한다. 또한, 여기서의 에칭은, 웨트 에칭에 한정되지 않고, 드라이 에칭을 사용하여도 좋다. 또한, 에칭 조건에 따르지만, 제 2 산화물 반도체막의 에칭 공정에 있어서, 제 1 산화물 반도체층(113)의 노출 영역도 일부 에칭된다. 따라서, 제 2 산화물 반도체층(114a, 114b)의 사이의 제 1 산화물 반도체층(113)의 채널 영역은 도 7a에 도시하는 바와 같이 막 두께가 얇은 영역이 된다.

[0078]

다음, 레지스트 마스크(131)를 제거한다. 또한, 노출되는 제 1 산화물 반도체층(113) 표면에 플라즈마 처리를 행하여도 좋다. 플라즈마 처리를 행함으로써 제 1 산화물 반도체층(113)의 에칭에 의한 대미지를 회복할 수 있다. 플라즈마 처리는 O₂, N₂O, 바람직하게는 산소를 포함하는 분위기하에서 행한다. 산소를 포함하는 분위기로서는, N₂, He, Ar 등에 산소를 첨가한 분위기를 그 예로 들 수 있다. 또한, 상기 분위기에 Cl₂, CF₄를 가한 분위기하에서 행하여도 좋다. 또한, 플라즈마 처리는 무바이어스로 행하는 것이 바람직하다. 이 단계에서의 단면도를 도 7b에 도시한다.

[0079]

다음, 200°C 내지 600°C, 대표적으로는, 300°C 내지 500°C의 열 처리를 행하는 것이 바람직하다. 여기서는, 노에 넣고, 질소 분위기하 또는 대기 분위기하에서 350°C, 1시간의 열 처리를 행한다. 이 열 처리에 의하여 In-Ga-Zn-O계 비단결정막의 원자 레벨의 재배열이 행하여진다. 이 열 처리에 의하여 캐리어의 이동을 저해하는 왜곡이 해방되기 때문에, 여기서의 열 처리(광 어닐도 포함한다)는 중요하다. 또한, 열 처리를 행하는 타이밍은, 산화물 반도체막의 형성 후라면 특히 한정되지 않고, 예를 들어 화소 전극 형성 후에 행하여도 좋다. 이상의 공정에서 제 1 산화물 반도체층(113)을 채널 형성 영역으로 하는 비선형 소자(170a)를 제작할 수 있다.

[0080]

다음, 비선형 소자(170a)를 덮는 충간 절연막(107)을 형성한다. 충간 절연막(107)은 스퍼터법 등을 사용하여 얹어지는 질화실리콘막, 산화실리콘막, 산화질화실리콘막, 산화알루미늄막, 산화탄탈막 등을 사용할 수 있다. 따라서, 4번의 포토리소그래피 공정에 의하여 4장의 포토마스크를 사용하여 복수의 비선형 소자를 갖는(본 실시형태에서는 170a 및 170b의 2개의 비선형 소자를 갖는) 보호 회로를 완성시킬 수 있다. 이 단계에서의 단면도를 도 7c에 도시한다.

[0081]

보호 회로의 형성에 계속해서, 비선형 소자와 동일한 프로세스로 일체 형성한 표시 장치의 화소 부분의 박막 트랜지스터에 화소 전극을 형성한다. 우선, 도시하지 않은 제 5 레지스트 마스크를 사용하여, 역시 도시하지 않은 화소 부분의 박막 트랜지스터의 드레인 전극충에 도달하는 콘택트 홀을 충간 절연막(107)에 형성한다.

[0082]

다음, 레지스트 마스크를 제거한 후, 투명 도전막을 형성한다. 투명 도전막의 재료로서는, 산화인듐(In₂O₃)이나 산화인듐산화주석합금(In₂O₃-SnO₂, ITO라고 생략하여 기재한다) 등을 스퍼터법이나 진공 증착법 등을 사용하여 형성한다. 이와 같은 재료의 에칭 처리는 염산계의 용액에 의하여 행한다. 그러나, 특히 ITO의 에칭은 잔사(殘渣)가 발생하기 쉽기 때문에, 에칭 가공성을 개선하기 위해서 산화인듐산화아연합금(In₂O₃-ZnO)을 사용하여도 좋다.

[0083]

다음, 제 6 포토리소그래피 공정을 사용하여 레지스트 마스크를 형성하여 에칭에 의하여 투명 도전막의 불필요한 부분을 제거하여 화소 전극을 형성한다. 또한, 용량부에 있어서의 게이트 절연막(102) 및 충간 절연막(107)을 유전체로 하여 용량 배선과 화소 전극으로 유지 용량을 형성한다. 또한, 단자부에 투명 도전막을 남겨, FPC와의 접속에 사용하는 전극 또는 배선이나, 소스 배선의 입력 단자로서 기능하는 접속용의 단자 전극을 형성한다.

[0084]

이와 같이, 비선형 소자와 동일한 프로세스로 일체 형성한 복수의 박막 트랜지스터에 화소 전극을 형성하면, n채널형 TFT를 갖는 화소부의 제작과 보호 회로의 제작을 동시에 행할 수 있다. 제 1 산화물 반도체층보다 전기 전도율이 높은 제 2 산화물 반도체층과 접합하는 영역을 형성함으로써, 안정 동작시킬 수 있다. 따라서, 보호 회로의 기능을 높이고, 동작의 안정화를 도모할 수 있다. 또한, 게이트 절연막(102)에 형성한 콘택트 홀(128)을 통하여 게이트 전극(111)과 같은 충으로 형성되는 주사선(13)과 비선형 소자(170a)의 제 3 단자(드레인)를 직접 접속함으로써, 접속에 수반하는 계면의 형성을 하나로 억제할 수 있을 뿐만 아니라, 접속을 위한 콘택트 홀의 형성을 하나로 억제할 수 있다. 결과적으로, 보호 회로의 기능을 높이고, 동작의 안정화를 도모할 수 있을 뿐만 아니라, 보호 회로의 접유 면적을 작게 하여 표시 장치의 소형화를 도모할 수 있다. 즉, 본 실시 형태에 나타낸 공정에 따르면, 보호 회로의 기능을 높이고, 동작의 안정화를 도모할 수 있을 뿐만 아니라, 접유

면적이 작은 보호 회로를 탑재한 액티브 매트릭스형의 표시 장치용 기판을 제작할 수 있다.

[0085] 본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.

[0086] (실시형태 3)

[0087] 본 실시형태에서는, 본 발명의 일 형태를 적용한 표시 장치로서, 동일 기판 위에 보호 회로와, 화소부에 배치하는 박막 트랜지스터를 갖는 전자 페이퍼의 예를 나타낸다.

[0088] 도 10은 본 발명의 일 형태를 적용한 표시 장치의 예로서 액티브 매트릭스형의 전자 페이퍼를 도시한다. 반도체 장치에 사용되는 박막 트랜지스터(581)로서는, 실시형태 2에서 나타내는 비선형 소자와 마찬가지로 형성할 수 있고, In, Ga, 및 Zn를 포함하는 산화물 반도체를 반도체층에 사용한 전기 특성이 높은 박막 트랜지스터이다.

[0089] 도 10의 전자 페이퍼는 트위스트 볼 표시 방식을 사용한 표시 장치의 예이다. 트위스트 볼 표시 방식이란, 백과 흑으로 나누어 칠해진 구형 입자를 표시 소자에 사용하는 전극층인 제 1 전극층 및 제 2 전극층의 사이에 배치하고, 제 1 전극층 및 제 2 전극층에 전위차를 발생시켜서 구형 입자의 방향을 제어함으로써, 표시를 행하는 방법이다.

[0090] 박막 트랜지스터(581)는, 보텀 게이트 구조의 박막 트랜지스터이며, 절연층(585)에 형성하는 개구를 통하여 소스 전극층 또는 드레인 전극층이 제 1 전극층(587)과 전기적으로 접속된다. 제 1 전극층(587)과 제 2 전극층(588)의 사이에는 흑색 영역(590a) 및 백색 영역(590b)을 갖고, 주위에 액체로 채워져 있는 캐비티(594)를 포함하는 구형 입자(589)가 형성되고, 구형 입자(589)의 주위는 수지 등의 충전재(595)로 충전된다(도 10 참조).

[0091] 또한, 트위스트 볼 대신에, 전기 영동 소자를 사용할 수도 있다. 투명한 액체와, 양으로 대전한 흰 미립자와 음으로 대전한 검은 미립자를 밀봉한 직경 10 μm 내지 200 μm 정도의 마이크로 캡슐을 사용한다. 제 1 전극층과 제 2 전극층의 사이에 형성되는 마이크로 캡슐은, 제 1 전극층과 제 2 전극층에 의해서, 전장(電場)이 주어지면, 흰 미립자와, 검은 미립자가 반대 방향으로 이동하여, 백 또는 흑을 표시할 수 있다. 이 원리를 응용한 표시 소자가 전기 영동 표시 소자이고, 일반적으로 전자 페이퍼라고 불리고 있다. 전기 영동 표시 소자는 액정 표시 소자와 비교하여 반사율이 높기 때문에, 보조 라이트는 불필요하고, 또 소비전력이 작고, 어두컴컴한 장소에서도 표시부를 인식하는 것이 가능하다. 또한, 표시부에 전원이 공급되지 않은 경우라도, 한번 표시한 상을 유지하는 것이 가능하다. 따라서, 예를 들어, 전원 공급원이 되는 전파 발신원으로부터 표시 기능이 딸린 반도체 장치(단순히 표시 장치, 또는 표시 장치를 구비하는 반도체 장치라고도 한다)를 멀리한 경우라도, 표시된 상을 보존해 두는 것이 가능해진다.

[0092] 상술한 공정에 의하여 제작한 전자 페이퍼가 탑재되는 보호 회로는 접속을 위한 콘택트 홀을 줄임으로써 점유 면적을 감소시키고, 또 제 1 산화물 반도체층보다 전기 전도율이 높은 제 2 산화물 반도체층을 제 1 산화물 반도체층과 배선층의 사이에 형성되고, 기능이 높고, 동작이 안정된다. 따라서, 이와 같은 보호 회로를 탑재한 본 실시형태의 전자 페이퍼는 신뢰성이 높다.

[0093] 본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.

[0094] (실시형태 4)

[0095] 본 실시형태에서는, 본 발명의 일 형태의 반도체 장치의 일례인 표시 장치에 있어서, 동일 기판 위에 적어도 보호 회로와, 구동 회로의 일부와, 화소부에 배치하는 박막 트랜지스터를 제작하는 예에 대해서도 11a 내지 도 16을 사용하여 이하에 설명한다.

[0096] 보호 회로와 동일 기판 위의 화소부에 배치하는 박막 트랜지스터는, 실시형태 2에서 나타내는 비선형 소자와 마찬가지로 형성한다. 또한, 형성한 박막 트랜지스터는 n채널형 TFT이기 때문에, 구동 회로 중에서 n채널형 TFT로 구성할 수 있는 구동 회로의 일부를 화소부의 박막 트랜지스터와 동일 기판 위에 형성한다.

[0097] 본 발명의 일 형태의 반도체 장치의 일례인 액티브 매트릭스형 액정 표시 장치의 블록도의 일례를 도 11a에 도시한다. 도 11a에 도시하는 표시 장치는, 기판(5300) 위에 표시 소자를 구비한 화소를 복수 갖는 화소부(5301)와, 각 화소를 선택하는 주사선 구동 회로(5302)와, 선택된 화소에의 비디오 신호의 입력을 제어하는 신호선 구동 회로(5303)를 갖는다.

[0098] 화소부(5301)는 신호선 구동 회로(5303)로부터 열 방향으로 연장하여 배치된 복수의 신호선(S1) 내지

신호선(Sm)(도시하지 않는다))에 의하여 신호선 구동 회로(5303)와 접속되고, 주사선 구동 회로(5302)로부터 행 방향으로 연장하여 배치된 복수의 주사선(G1) 내지 주사선(Gn)(도시하지 않는다))에 의하여 주사선 구동 회로(5302)와 접속되고, 신호선(S1) 내지 신호선(Sm) 및 주사선(G1) 내지 주사선(Gn)에 대응하여 매트릭스 상태로 배치된 복수의 화소(도시하지 않는다)를 갖는다. 그리고, 각 화소는 신호선(Sj)(신호선(S1) 내지 신호선(Sm) 중 어느 하나), 주사선(Gi)(주사선(G1) 내지 주사선(Gn) 중 어느 하나)과 접속된다.

[0099] 또한, 실시형태 2에 나타내는 비선형 소자와 함께, 같은 방법에 의하여 형성할 수 있는 박막 트랜지스터는, n채널형 TFT이고, n채널형 TFT로 구성하는 신호선 구동 회로에 대해서 도 12를 사용하여 설명한다.

[0100] 도 12에 도시하는 신호선 구동 회로는, 드라이버 IC(5601), 스위치 군(5602_1 내지 5602_M), 제 1 배선(5611), 제 2 배선(5612), 제 3 배선(5613) 및 배선(5621_1 내지 5621_M)을 갖는다. 스위치 군(5602_1 내지 5602_M)의 각각은, 제 1 박막 트랜지스터(5603a), 제 2 박막 트랜지스터(5603b) 및 제 3 박막 트랜지스터(5603c)를 갖는다.

[0101] 드라이버 IC(5601)는 제 1 배선(5611), 제 2 배선(5612), 제 3 배선(5613) 및 배선(5621_1 내지 5621_M)에 접속된다. 그리고, 스위치 군(5602_1 내지 5602_M)의 각각은, 제 1 배선(5611), 제 2 배선(5612), 제 3 배선(5613) 및 스위치 군(5602_1 내지 5602_M) 각각에 대응한 배선(5621_1 내지 5621_M)에 접속된다. 그리고, 배선(5621_1 내지 5621_M)의 각각은, 제 1 박막 트랜지스터(5603a), 제 2 박막 트랜지스터(5603b), 제 3 박막 트랜지스터(5603c)를 통하여 3개의 신호선에 접속된다. 예를 들어, J열째의 배선(5621_J)(배선(5621_1) 내지 배선(5621_M) 중 어느 하나)은, 스위치 군(5602_J)이 갖는 제 1 박막 트랜지스터(5603a), 제 2 박막 트랜지스터(5603b), 및 제 3 박막 트랜지스터(5603c)를 통하여 신호선(Sj-1), 신호선(Sj), 신호선(Sj+1)에 접속된다.

[0102] 또한, 제 1 배선(5611), 제 2 배선(5612), 제 3 배선(5613)에는 각각 신호가 입력된다.

[0103] 또한, 드라이버 IC(5601)는 단결정 기판 위에 형성되는 것이 바람직하다. 또한, 스위치 군(5602_1 내지 5602_M)은, 화소부와 동일 기판 위에 형성되는 것이 바람직하다. 따라서, 드라이버 IC(5601)와 스위치 군(5602_1 내지 5602_M)은 FPC 등을 통하여 접속하면 좋다.

[0104] 다음, 도 12에 도시한 신호선 구동 회로의 동작에 대해서 도 13의 타이밍 차트를 참조하여 설명한다. 또한, 도 13의 타이밍 차트는 i행째의 주사선(Gi)이 선택되어 있는 경우의 타이밍 차트를 도시한다. 또한, i행째의 주사선(Gi)의 선택 기간은, 제 1 서브 선택 기간 T1, 제 2 서브 선택 기간 T2 및 제 3 서브 선택 기간 T3으로 분할되어 있다. 또한, 도 12의 신호선 구동 회로는, 다른 행의 주사선이 선택되는 경우에도 도 13과 같은 동작을 한다.

[0105] 또한, 도 13의 타이밍 차트는, J열째의 배선(5621_J)이 제 1 박막 트랜지스터(5603a), 제 2 박막 트랜지스터(5603b) 및 제 3 박막 트랜지스터(5603c)를 통하여 신호선(Sj-1), 신호선(Sj), 신호선(Sj+1)에 접속되는 경우에 대해서 도시한다.

[0106] 또한, 도 13의 타이밍 차트는 i행째의 주사선(Gi)이 선택되는 타이밍, 제 1 박막 트랜지스터(5603a)의 온 및 오프의 타이밍(5703a), 제 2 박막 트랜지스터(5603b)의 온 및 오프의 타이밍(5703b), 제 3 박막 트랜지스터(5603c)의 온 · 오프의 타이밍(5703c) 및 J열째의 배선(5621_J)에 입력되는 신호(5721_J)를 도시한다.

[0107] 또한, 배선(5621_1) 내지 배선(5621_M)에는 제 1 서브 선택 기간 T1, 제 2 서브 선택 기간 T2 및 제 3 서브 선택 기간 T3에 있어서, 각각 다른 비디오 신호가 입력된다. 예를 들어, 제 1 서브 선택 기간 T1에서 배선(5621_J)에 입력되는 비디오 신호는 신호선(Sj-1)에 입력되고, 제 2 서브 선택 기간 T2에서 배선(5621_J)에 입력되는 비디오 신호는 신호선(Sj)에 입력되고, 제 3 서브 선택 기간 T3에 있어서 배선(5621_J)에 입력되는 비디오 신호는 신호선(Sj+1)에 입력된다. 또한, 제 1 서브 선택 기간 T1, 제 2 서브 선택 기간 T2 및 제 3 서브 선택 기간 T3에 있어서, 배선(5621_J)에 입력되는 비디오 신호를 각각 Data_j-1, Data_j, Data_j+1로 한다.

[0108] 도 13에 도시하는 바와 같이, 제 1 서브 선택 기간 T1에 있어서 제 1 박막 트랜지스터(5603a)가 온하고, 제 2 박막 트랜지스터(5603b) 및 제 3 박막 트랜지스터(5603c)가 오프한다. 이 때, 배선(5621_J)에 입력되는 Data_j-1, 제 1 박막 트랜지스터(5603a)를 통하여 신호선(Sj-1)에 입력된다. 제 2 서브 선택 기간 T2에서는, 제 2 박막 트랜지스터(5603b)가 온하고, 제 1 박막 트랜지스터(5603a) 및 제 3 박막 트랜지스터(5603c)가 오프한다. 이 때, 배선(5621_J)에 입력되는 Data_j가, 제 2 박막 트랜지스터(5603b)를 통하여 신호선 Sj에 입력된다. 제 3 서브 선택 기간 T3에서는, 제 3 박막 트랜지스터(5603c)가 온하고, 제 1 박막 트랜지스터(5603a) 및 제 2 박막 트랜지스터(5603b)가 오프한다. 이 때, 배선(5621_J)에 입력되는 Data_j+1, 제 3 박

막 트랜지스터(5603c)를 통하여 신호선(Sj+1)에 입력된다.

[0109] 이상으로부터, 도 12의 신호선 구동 회로는, 1 게이트 선택 기간을 3개로 분할함으로써, 1 게이트 선택 기간 중에 1개의 배선(5621)으로부터 3개의 신호선에 비디오 신호를 입력할 수 있다. 따라서, 도 12의 신호선 구동 회로는 드라이버 IC(5601)가 형성되는 기판과, 화소부가 형성되는 기판과의 접속수를 신호선의 수와 비교하여 약 1/3로 할 수 있다. 접속수가 약 1/3이 됨으로써, 도 12의 신호선 구동 회로는, 신뢰성, 수율 등을 향상시킬 수 있다.

[0110] 또한, 도 12에 도시하는 바와 같이, 1 게이트 선택 기간을 복수의 서브 선택 기간으로 분할하여, 복수의 서브 선택 기간 각각에 있어서 어떤 1개의 배선으로부터 복수의 신호선 각각에 비디오 신호를 입력할 수 있으면, 박막 트랜지스터의 배치나 수, 구동 방법 등은 한정되지 않는다.

[0111] 예를 들어, 3개 이상의 서브 선택 기간 각각에 있어서 1개의 배선으로부터 3개 이상의 신호선 각각에 비디오 신호를 입력하는 경우는 박막 트랜지스터 및 박막 트랜지스터를 제어하기 위한 배선을 추가하면 좋다. 다만, 1 게이트 선택 기간을 4개 이상의 서브 선택 기간으로 분할하면, 1개의 서브 선택 기간이 짧아진다. 따라서, 1 게이트 선택 기간은, 2개 또는 3개의 서브 선택 기간으로 분할되는 것이 바람직하다.

[0112] 다른 예로서, 도 14의 타이밍 차트에 나타낸 바와 같이, 1개의 선택 기간을 프리차지 기간 Tp, 제 1 서브 선택 기간 T1, 제 2 서브 선택 기간 T2, 제 3 서브 선택 기간 T3으로 분할하여도 좋다. 또한, 도 14의 타이밍 차트는, i행째의 주사선(Gi)이 선택되는 타이밍, 제 1 박막 트랜지스터(5603a)의 온·오프의 타이밍(5803a), 제 2 박막 트랜지스터(5603b)의 온·오프의 타이밍(5803b), 제 3 박막 트랜지스터(5603c)의 온·오프의 타이밍(5803c) 및 J열째의 배선(5621_J)에 입력되는 신호(5821_J)를 도시한다. 도 14에 도시하는 바와 같이, 프리차지 기간 Tp에 있어서, 제 1 박막 트랜지스터(5603a), 제 2 박막 트랜지스터(5603b) 및 제 3 박막 트랜지스터(5603c)가 온한다. 이 때, 배선(5621_J)에 입력되는 프리차지 전압 Vp이 제 1 박막 트랜지스터(5603a), 제 2 박막 트랜지스터(5603b) 및 제 3 박막 트랜지스터(5603c)를 통하여 각각 신호선(Sj-1), 신호선(Sj), 신호선(Sj+1)에 입력된다. 제 1 서브 선택 기간 T1에 있어서 제 1 박막 트랜지스터(5603a)가 온하고, 제 2 박막 트랜지스터(5603b) 및 제 3 박막 트랜지스터(5603c)가 오프한다. 이 때, 배선(5621_J)에 입력되는 Data_j-1이, 제 1 박막 트랜지스터(5603a)를 통하여 신호선 Sj-1에 입력된다. 제 2 서브 선택 기간 T2에서는, 제 2 박막 트랜지스터(5603b)가 온하고, 제 1 박막 트랜지스터(5603a) 및 제 3 박막 트랜지스터(5603c)가 오프한다. 이 때, 배선(5621_J)에 입력되는 Data_j가, 제 2 박막 트랜지스터(5603b)를 통하여 신호선(Sj)에 입력된다. 제 3 서브 선택 기간 T3에서는, 제 3 박막 트랜지스터(5603c)가 온하고, 제 1 박막 트랜지스터(5603a) 및 제 2 박막 트랜지스터(5603b)가 오프한다. 이 때, 배선(5621_J)에 입력되는 Data_j+1이, 제 3 박막 트랜지스터(5603c)를 통하여 신호선(Sj+1)에 입력된다.

[0113] 이상으로부터, 도 14의 타이밍 차트를 적용한 도 12의 신호선 구동 회로는, 서브 선택 기간 전에 프리차지 선택 기간을 설정함으로써, 신호선을 프리차지할 수 있기 때문에, 화소에의 비디오 신호의 기록을 고속으로 행할 수 있다. 또한, 도 14에 있어서, 도 13과 같은 것에 관해서는 공통의 부호를 사용하여 나타내고, 동일 부분 또는 같은 기능을 갖는 부분의 자세한 설명은 생략한다.

[0114] 또한, 주사선 구동 회로의 구성에 대해서 설명한다. 주사선 구동 회로는 시프트 레지스터, 버퍼를 갖는다. 또한, 경우에 따라서는, 레벨 시프터를 가져도 좋다. 주사선 구동 회로에 있어서, 시프트 레지스터에 클록 신호(CLK) 및 스타트 펄스 신호(SP)가 입력됨으로써, 선택 신호가 생성된다. 생성된 선택 신호는 버퍼에 있어서 완충 증폭되고, 대응하는 주사선에 공급된다. 주사선에는, 1라인분의 화소의 트랜지스터의 게이트 전극이 접속된다. 그리고, 1라인분의 화소의 트랜지스터를 일제히 온으로 하여야 하기 때문에, 버퍼는 큰 전류를 흘릴 수 있는 것이 사용된다.

[0115] 주사선 구동 회로의 일부에 사용하는 시프트 레지스터의 일 형태에 대해서 도 15 및 도 16을 사용하여 설명한다.

[0116] 도 15에 시프트 레지스터의 회로 구성은 도시한다. 도 15에 도시하는 시프트 레지스터는, 플립플롭(5701_1) 내지 플립플롭(5701_n)이라고 하는 복수의 플립플롭으로 구성된다. 또한, 제 1 클록 신호, 제 2 클록 신호, 스타트 펄스 신호, 리셋 신호가 입력되어 동작한다.

[0117] 도 15의 시프트 레지스터의 접속 관계에 대해서 설명한다. 도 15의 시프트 레지스터는 i단째의 플립플롭(5701_i)(플립플롭(5701_1) 내지 플립플롭(5701_n)중 어느 하나)은, 도 16에 도시한 제 1 배선(5501)이 제 7 배선(5717_i-1)에 접속되고, 도 16에 도시한 제 2 배선(5502)이 제 7 배선(5717_i+1)에 접속되고, 도 16에 도

시한 제 3 배선(5503)이 제 7 배선(5717_i)에 접속되고, 도 16에 도시한 제 6 배선(5506)이 제 5 배선(5715)에 접속된다.

[0118] 또한, 도 16에 도시한 제 4 배선(5504)이 홀수 단째의 플립플롭에서는 제 2 배선(5712)에 접속되고, 짝수 단째 플립플롭에서는 제 3 배선(5713)에 접속되고, 도 16에 도시한 제 5 배선(5505)이 제 4 배선(5714)에 접속된다.

[0119] 다만, 1단째의 플립플롭(5701_1)의 도 16에 도시하는 제 1 배선(5501)은 제 1 배선(5711)에 접속되고, n단째의 플립플롭(5701_n)의 도 16에 도시하는 제 2 배선(5502)은 제 6 배선(5716)에 접속된다.

[0120] 또한, 제 1 배선(5711), 제 2 배선(5712), 제 3 배선(5713), 제 6 배선(5716)을 각각 제 1 신호선, 제 2 신호선, 제 3 신호선, 제 4 신호선이라고 불러도 좋다. 또한, 제 4 배선(5714), 제 5 배선(5715)을, 각각 제 1 전원선, 제 2 전원선이라고 불러도 좋다.

[0121] 다음, 도 15에 도시하는 플립플롭의 자세한 내용에 대해서 도 16에 도시한다. 도 16에 도시하는 플립플롭은 제 1 박막 트랜지스터(5571), 제 2 박막 트랜지스터(5572), 제 3 박막 트랜지스터(5573), 제 4 박막 트랜지스터(5574), 제 5 박막 트랜지스터(5575), 제 6 박막 트랜지스터(5576), 제 7 박막 트랜지스터(5577) 및 제 8 박막 트랜지스터(5578)를 갖는다. 또한, 제 1 박막 트랜지스터(5571), 제 2 박막 트랜지스터(5572), 제 3 박막 트랜지스터(5573), 제 4 박막 트랜지스터(5574), 제 5 박막 트랜지스터(5575), 제 6 박막 트랜지스터(5576), 제 7 박막 트랜지스터(5577) 및 제 8 박막 트랜지스터(5578)는, n채널형 트랜지스터이며, 게이트 · 소스간 전압(Vgs)이 임계값 전압(Vth)을 상회하였을 때 도통 상태가 되는 것으로 한다.

[0122] 다음, 도 16에 도시하는 플립플롭의 접속 구성에 대해서 이하에 설명한다.

[0123] 제 1 박막 트랜지스터(5571)의 제 1 전극(소스 전극 또는 드레인 전극의 한쪽)이 제 4 배선(5504)에 접속되고, 제 1 박막 트랜지스터(5571)의 제 2 전극(소스 전극 또는 드레인 전극의 다른 쪽)이 제 3 배선(5503)에 접속된다.

[0124] 제 2 박막 트랜지스터(5572)의 제 1 전극이 제 6 배선(5506)에 접속되고, 제 2 박막 트랜지스터(5572)의 제 2 전극이 제 3 배선(5503)에 접속된다.

[0125] 제 3 박막 트랜지스터(5573)의 제 1 전극이 제 5 배선(5505)에 접속되고, 제 3 박막 트랜지스터(5573)의 제 2 전극이 제 2 박막 트랜지스터(5572)의 게이트 전극에 접속되고, 제 3 박막 트랜지스터(5573)의 게이트 전극이 제 5 배선(5505)에 접속된다.

[0126] 제 4 박막 트랜지스터(5574)의 제 1 전극이 제 6 배선(5506)에 접속되고, 제 4 박막 트랜지스터(5574)의 제 2 전극이 제 2 박막 트랜지스터(5572)의 게이트 전극에 접속되고, 제 4 박막 트랜지스터(5574)의 게이트 전극이 제 1 박막 트랜지스터(5571)의 게이트 전극에 접속된다.

[0127] 제 5 박막 트랜지스터(5575)의 제 1 전극이 제 5 배선(5505)에 접속되고, 제 5 박막 트랜지스터(5575)의 제 2 전극이 제 1 박막 트랜지스터(5571)의 게이트 전극에 접속되고, 제 5 박막 트랜지스터(5575)의 게이트 전극이 제 1 배선(5501)에 접속된다.

[0128] 제 6 박막 트랜지스터(5576)의 제 1 전극이 제 6 배선(5506)에 접속되고, 제 6 박막 트랜지스터(5576)의 제 2 전극이 제 1 박막 트랜지스터(5571)의 게이트 전극에 접속되고, 제 6 박막 트랜지스터(5576)의 게이트 전극이 제 2 박막 트랜지스터(5572)의 게이트 전극에 접속된다.

[0129] 제 7 박막 트랜지스터(5577)의 제 1 전극이 제 6 배선(5506)에 접속되고, 제 7 박막 트랜지스터(5577)의 제 2 전극이 제 1 박막 트랜지스터(5571)의 게이트 전극에 접속되고, 제 7 박막 트랜지스터(5577)의 게이트 전극이 제 2 배선(5502)에 접속된다. 제 8 박막 트랜지스터(5578)의 제 1 전극이 제 6 배선(5506)에 접속되고, 제 8 박막 트랜지스터(5578)의 제 2 전극이 제 2 박막 트랜지스터(5572)의 게이트 전극에 접속되고, 제 8 박막 트랜지스터(5578)의 게이트 전극이 제 1 배선(5501)에 접속된다.

[0130] 또한, 제 1 박막 트랜지스터(5571)의 게이트 전극, 제 4 박막 트랜지스터(5574)의 게이트 전극, 제 5 박막 트랜지스터(5575)의 제 2 전극, 제 6 박막 트랜지스터(5576)의 제 2 전극 및 제 7 박막 트랜지스터(5577)의 제 2 전극의 접속 개소를 노드(node)(5543)로 한다. 또한, 제 2 박막 트랜지스터(5572)의 게이트 전극, 제 3 박막 트랜지스터(5573)의 제 2 전극, 제 4 박막 트랜지스터(5574)의 제 2 전극, 제 6 박막 트랜지스터(5576)의 게이트 전극 및 제 8 박막 트랜지스터(5578)의 제 2 전극의 접속 개소를 노드(5544)로 한다.

[0131] 또한, 제 1 배선(5501) 및 제 2 배선(5502), 제 3 배선(5503) 및 제 4 배선(5504)을, 각각 제 1 신호선, 제 2 신호선, 제 3 신호선, 제 4 신호선이라고 불러도 좋다. 또한, 제 5 배선(5505)을 제 1 전원선, 제 6 배선(5506)을 제 2 전원선이라고 불러도 좋다.

[0132] 또한, 신호선 구동 회로 및 주사선 구동 회로를, 실시형태 2에 나타내는 비선형 소자와 함께 같은 방법에 의하여 형성할 수 있는 n채널형 TFT만으로 제작할 수도 있다. 실시형태 2에 나타내는 비선형 소자와 함께 같은 방법에 의하여 형성할 수 있는 n채널형 TFT는 트랜지스터의 이동도가 크기 때문에, 구동 회로의 구동 주파수를 높일 수 있다. 예를 들어, 실시형태 2에 나타내는 비선형 소자와 함께 같은 방법에 의하여 형성할 수 있는 n채널형 TFT를 사용한 주사선 구동 회로는, 고속으로 동작시킬 수 있기 때문에, 프레임 주파수를 높이는 것 또는 흑색 화면의 삽입 등도 실현할 수 있다.

[0133] 또한, 주사선 구동 회로의 트랜지스터의 채널 폭을 크게 하는 것이나, 복수의 주사선 구동 회로를 배치하는 것 등에 의해서, 더 높은 프레임 주파수를 실현할 수 있다. 복수의 주사선 구동회로를 배치하는 경우는, 짹수 행의 주사선을 구동하기 위한 주사선 구동 회로를 한쪽에 배치하고, 홀수 행의 주사선을 구동하기 위한 주사선 구동회로를 그 반대 측에 배치함으로써, 프레임 주파수를 높이는 것을 실현할 수 있다. 또한, 복수의 주사선 구동회로에 의하여 동일한 주사선에 신호를 출력하면, 표시 장치의 대형화에 유리하다.

[0134] 또한, 본 발명의 일 형태를 적용한 반도체 장치의 일례인 액티브 매트릭스형 발광 표시 장치를 제작하는 경우, 적어도 하나의 화소에 복수의 박막 트랜지스터를 배치하기 때문에, 주사선 구동 회로를 복수 배치하는 것이 바람직하다. 액티브 매트릭스형 발광 표시 장치의 블록도의 일례를 도 11b에 도시한다.

[0135] 도 11b에 도시하는 발광 표시 장치는, 기판(5400) 위에 표시 소자를 구비한 화소를 복수 갖는 화소부(5401)와, 각 화소를 선택하는 제 1 주사선 구동 회로(5402) 및 제 2 주사선 구동 회로(5404)와, 선택된 화소로의 비디오 신호의 입력을 제어하는 신호선 구동 회로(5403)를 갖는다.

[0136] 도 11b에 도시하는 발광 표시 장치의 화소에 입력되는 비디오 신호를 디지털 형식으로 하는 경우, 화소는 트랜지스터의 온·오프의 변환에 따라, 발광 상태 또는 비발광 상태가 된다. 따라서, 면적 계조법 또는 시간 계조법을 사용하여 계조의 표시를 행할 수 있다. 면적 계조법은 1화소를 복수의 부(副)화소로 분할하여 각 부화소를 독립적으로 비디오 신호에 따라 구동시킴으로써, 계조 표시를 행하는 구동 방법이다. 또한, 시간 계조법은 화소가 발광하는 기간을 제어함으로써 계조 표시를 행하는 구동 방법이다.

[0137] 발광 소자는, 액정 소자 등과 비교하여 응답 속도가 빠르기 때문에, 액정 소자보다 시간 계조법에 적합하다. 구체적으로 시간 계조법에 의하여 표시를 행하는 경우, 1프레임 기간을 복수의 서브 프레임 기간으로 분할한다. 그리고 비디오 신호에 따라, 각 서브 프레임 기간에 있어서 화소의 발광 소자를 발광 상태 또는 비발광 상태로 한다. 복수의 서브 프레임 기간으로 분할함으로써, 1프레임 기간 중에 화소가 실제로 발광하는 기간의 합계 길이를 비디오 신호에 따라 제어할 수 있기 때문에, 계조를 표시할 수 있다.

[0138] 또한, 도 11b에 도시하는 발광 장치에서는, 하나의 화소에 2개의 스위칭용 TFT를 배치하는 경우, 한쪽의 스위칭용 TFT의 게이트 배선인 제 1 주사선에 입력되는 신호를 제 1 주사선 구동 회로(5402)로 생성하고, 다른 쪽의 스위칭용 TFT의 게이트 배선인 제 2 주사선에 입력되는 신호를 제 2 주사선 구동 회로(5404)로 생성하는 예를 도시하지만, 제 1 주사선에 입력되는 신호와 제 2 주사선에 입력되는 신호의 양쪽 모두를 1개의 주사선 구동 회로로 생성하도록 하여도 좋다. 또한, 예를 들어, 1개의 화소가 갖는 스위칭 TFT의 수에 따라 스위칭 소자의 동작을 제어하기 위해서 사용되는 주사선이 각 화소에 복수 형성되는 일도 있다. 이 경우, 복수의 주사선에 입력되는 신호를, 모두 1개의 주사선 구동 회로로 생성하여도 좋고, 복수의 각 주사선 구동 회로로 생성하여도 좋다.

[0139] 또한, 발광 표시 장치에 있어서도 구동 회로 중, n채널형 TFT로 구성할 수 있는 구동 회로의 일부를 화소부의 박막 트랜지스터와 동일 기판 위에 형성할 수 있다. 또한, 신호선 구동 회로 및 주사선 구동 회로를 실시형태 2에 나타내는 비선형 소자와 같은 방법에 의하여 형성할 수 있는 n채널형 TFT만으로 제작할 수도 있다.

[0140] 또한, 상술한 구동 회로는 액정 표시 장치나 발광 표시 장치에 한정되지 않고, 스위칭 소자와 전기적으로 접속하는 소자를 이용하여 전자 잉크를 구동시키는 전자 페이퍼에 사용하여도 좋다. 전자 페이퍼는, 전기 영동(泳動) 표시 장치(전기 영동 디스플레이)라고도 불리고, 종이와 같이 읽기 쉽다는 이점, 다른 표시 장치와 비교하여 저소비 전력, 얇고 가벼운 형상으로 할 수 있는 이점을 갖는다.

[0141] 전기 영동 디스플레이에는 다양한 형태를 고려할 수 있지만, 양 전하를 갖는 제 1 입자와 음 전하를 갖

는 제 2 입자를 포함하는 마이크로 캡슐이 용매 또는 용질에 복수 분산되고, 마이크로 캡슐에 전계를 인가함으로써 마이크로 캡슐 중의 입자를 서로 반대 방향으로 이동시켜 한쪽에 모은 입자의 색만을 표시하는 것이다. 또한, 제 1 입자 또는 제 2 입자는 염료를 포함하여, 전계가 없는 경우에 있어서, 이동하지 않는 것이다. 또한, 제 1 입자의 색과 제 2 입자의 색은 다른 것(무색을 포함한다)으로 한다.

[0142] 이와 같이, 전기 영동 디스플레이는 유전 상수가 높은 물질이 높은 전계 영역에 이동하는, 소위 유전 영동적 효과를 이용한 디스플레이이다. 전기 영동 디스플레이는, 액정 표시 장치에는 필요한 편광판, 대향 기판도 전기 영동 표시 장치에는 필요가 없고, 두께나 무게가 반감한다.

[0143] 상기 마이크로 캡슐을 용매 중에 분산시킨 것이 전자 잉크라고 불리는 것이며, 이 전자 잉크는 유리, 플라스틱, 퍼록, 종이 등의 표면에 인쇄할 수 있다. 또한, 컬러 필터나 색소를 갖는 입자를 사용함으로써, 컬러 표시도 가능하다.

[0144] 또한, 액티브 매트릭스 기판 위에 적절히 2개의 전극 사이에 끼워지도록 상기 마이크로 캡슐을 복수 배치하면, 액티브 매트릭스형의 표시 장치가 완성되며, 마이크로 캡슐에 전계를 인가하면 표시할 수 있다. 예를 들어, 실시형태 2에 나타내는 비선형 소자와 함께 같은 방법에 의하여 형성할 수 있는 박막 트랜지스터에 의하여 얻어지는 액티브 매트릭스 기판을 사용할 수 있다.

[0145] 또한, 마이크로 캡슐 중의 제 1 입자 및 제 2 입자는, 도전체 재료, 절연체 재료, 반도체 재료, 자성(磁性) 재료, 액정 재료, 강유전성 재료, 일렉트로 루미네센스 재료, 일렉트로크로믹 재료, 자기 영동 재료 등으로부터 선택된 일종의 재료, 또는, 이들의 복합 재료를 사용하면 좋다.

[0146] 상술한 공정에 따라 제작한 표시 장치가 탑재하고 있는 보호 회로는, 접속을 위한 콘택트 홀을 감소시켜 점유 면적을 줄이고, 또 제 1 산화물 반도체층보다 전기 전도율이 높은 제 2 산화물 반도체층을 제 1 산화물 반도체층과 배선층의 사이에 형성하고, 기능이 높고, 동작이 안정하다. 따라서, 이러한 보호 회로를 탑재한 본 실시형태의 표시 장치는, 신뢰성이 높다.

[0147] 본 실시형태는 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.

[0148] (실시형태 5)

[0149] 본 발명의 일 형태에 있어서는, 비선형 소자와 함께 박막 트랜지스터를 제작하여 상기 박막 트랜지스터를 화소부, 또 구동 회로에 사용하여 표시 기능을 갖는 반도체 장치(표시 장치라고도 부른다)를 제작할 수 있다. 또한, 본 발명의 일 형태에 있어서는, 비선형 소자와 박막 트랜지스터를 구동 회로의 일부 또는 전체에 사용하여 화소부와 같은 기판 위에 일체 형성하여 시스템 온 패널을 형성할 수 있다.

[0150] 표시 장치는 표시 소자를 포함한다. 표시 소자로서는 액정 소자(액정 표시 소자라고도 한다), 발광 소자(발광 표시 소자라고도 한다)를 사용할 수 있다. 발광 소자는 전류 또는 전압에 의해서 휘도가 제어되는 소자를 그 범주에 포함하고 있고, 구체적으로는 무기 EL(Electro Luminescence), 또는 유기 EL 등이 포함된다. 또한, 전자 잉크 등, 전기적 작용에 의하여 콘트라스트가 변화되는 표시 매체도 적용할 수 있다.

[0151] 또한, 표시 장치는, 표시 소자가 밀봉된 상태에 있는 패널과, 상기 패널에 컨트롤러를 포함하는 IC 등을 실장한 상태에 있는 모듈을 포함한다. 또한, 본 발명의 일 형태는, 상기 표시 장치를 제작하는 과정에 있어서의, 표시 소자가 완성되기 전의 일 형태에 상당하는 소자 기판에 관하여, 상기 소자 기판은 전류를 표시 소자에 공급하기 위한 수단을 복수의 각 화소에 구비한다. 소자 기판은 구체적으로는, 표시 소자의 화소 전극만이 형성된 상태이어도 좋고, 화소 전극이 되는 도전막을 성막한 후이며, 예칭하여 화소 전극을 형성하기 전의 상태라도 좋고, 모든 형태가 적합하다.

[0152] 또한, 본 명세서 중에서의 표시 장치란, 화상 표시 디바이스, 표시 디바이스, 또는 광원(조명 장치도 포함한다)을 가리킨다. 또한, 커넥터, 예를 들어, FPC(Flexible Printed Circuit) 또는 TAB(Tape Automated Bonding) 테이프, 또는 TCP(Tape Carrier Package)가 부착된 모듈, TAB 테이프나 TCP의 끝에 프린트 배선판이 설치된 모듈, 또는 표시 소자에 COG(Chip On Glass) 방식에 의하여 IC(집적회로)가 직접 실장된 모듈도 모두 표시 장치에 포함하는 것으로 한다.

[0153] 본 실시형태에서는, 본 발명의 일 형태의 표시 장치의 일 형태에 상당하는 액정 표시 패널의 외관 및 단면에 대하여 도 17a1, 도 17a2, 및 도 17b를 사용하여 설명한다. 도 17a1, 도 17a2는, 비선형 소자와 마찬가지로 제 1 기판(4001) 위에 형성된 In, Ga, 및 Zn를 포함하는 산화물 반도체를 반도체층에 사용한 전기적 특성이 높은 박막 트랜지스터(4010, 4011), 및 액정 소자(4013)를 제 2 기판(4006)과의 사이에 셀재(4005)에 의하여

밀봉한, 패널의 상면도이며, 도 17b는 도 17a1 및 도 17a2의 M-N에 있어서의 단면도에 상당한다.

[0154] 제 1 기판(4001) 위에 형성된 화소부(4002)와, 주사선 구동 회로(4004)를 둘러싸도록 셀재(4005)가 형성된다. 또한, 화소부(4002)와, 주사선 구동 회로(4004) 위에 제 2 기판(4006)이 형성된다. 따라서, 화소부(4002)와, 주사선 구동 회로(4004)는, 제 1 기판(4001), 셀재(4005) 및 제 2 기판(4006)에 의하여, 액정층(4008)과 함께 밀봉된다. 또한, 제 1 기판(4001) 위의 셀재(4005)에 의하여 둘러싸여 있는 영역과는 다른 영역에, 별도 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막으로 형성된 신호선 구동 회로(4003)가 실장된다.

[0155] 또한, 별도 형성한 구동 회로의 접속 방법은, 특히 한정되지 않고, COG 방법, 와이어 본딩 방법, 또는 TAB 방법 등을 사용할 수 있다. 도 17a1는 COG 방법에 의하여 신호선 구동 회로(4003)를 실장하는 예이며, 도 17a2는 TAB 방법에 의하여 신호선 구동 회로(4003)를 실장하는 예이다.

[0156] 또한, 제 1 기판(4001) 위에 형성된 화소부(4002)와 주사선 구동 회로(4004)는 박막 트랜지스터를 복수 갖고, 도 17b에서는 화소부(4002)에 포함되는 박막 트랜지스터(4010)와 주사선 구동 회로(4004)에 포함되는 박막 트랜지스터(4011)를 예시한다. 박막 트랜지스터(4010, 4011) 위에는 절연층(4020, 4021)이 형성된다.

[0157] 박막 트랜지스터(4010, 4011)는, In, Ga, 및 Zn를 포함하는 산화물 반도체를 반도체층에 사용한 전기적 특성이 높은 박막 트랜지스터에 상당하고, 실시형태 2에 나타내는 비선형 소자와 함께 같은 방법에 의하여 형성할 수 있는 박막 트랜지스터를 적용할 수 있다. 본 실시형태에 있어서, 박막 트랜지스터(4010, 4011)는, n채널형 박막 트랜지스터이다.

[0158] 또한, 액정 소자(4013)가 갖는 화소 전극층(4030)은, 박막 트랜지스터(4010)와 전기적으로 접속된다. 그리고, 액정 소자(4013)의 대향 전극층(4031)은 제 2 기판(4006) 위에 형성된다. 화소 전극층(4030)과 대향 전극층(4031)과 액정층(4008)이 중첩하는 부분이 액정 소자(4013)에 상당한다. 또한, 화소 전극층(4030), 대향 전극층(4031)은 각각 배향막으로서 기능하는 절연층(4032, 4033)이 형성되고, 절연층(4032, 4033)을 통하여 액정층(4008)을 협지한다.

[0159] 또한, 제 1 기판(4001) 및 제 2 기판(4006)으로서는, 유리, 금속(대표적으로는, 스테인리스), 세라믹스, 플라스틱을 사용할 수 있다. 플라스틱으로서는, FRP(Fiberglass-Reinforced Plastics)판, PVF(폴리비닐플루오라이드) 필름, 폴리에스테르 필름 또는 아크릴수지 필름을 사용할 수 있다. 또한, 알루미늄포일을 PVF 필름이나 폴리에스테르 필름으로 끼운 구조의 시트를 사용할 수도 있다.

[0160] 또한, 부호 4035는 절연막을 선택적으로 예칭함으로써 얻어지는 기둥 형상의 스페이서이며, 화소 전극층(4030)과 대향 전극층(4031)의 사이의 거리(셀 캡)를 제어하기 위하여 형성된다. 또한, 구 형상의 스페이서를 사용하여도 좋다.

[0161] 또한, 배향막을 사용하지 않는 블루 상(blue phase)을 나타내는 액정을 사용하여도 좋다. 블루 상은 액정상의 하나이며, 콜레스테릭(cholesteric) 액정을 승온하면, 콜레스테릭 상으로부터 등방상으로 전이하기 직전에 발현하는 상이다. 블루 상은 좁은 온도 범위만으로 발현하기 때문에, 온도 범위를 개선하기 위해서 5wt% 이상의 키랄(chiral)체를 혼합시킨 액정 조성물을 사용하여 액정층(4008)에 사용한다. 블루 상을 나타내는 액정과 키랄체를 포함하는 액정 조성물은 응답 속도가 10μs 내지 100μs이며 짧고, 광학적 등방성이기 때문에 배향 처리가 불필요하고, 시야각 의존성이 작다.

[0162] 또한, 본 실시형태는 투과형 액정 표시 장치의 예이지만, 본 발명의 일 형태는 반사형 액정 표시 장치라도 반투과형 액정 표시 장치라도 적용할 수 있다.

[0163] 또한, 본 실시형태의 액정 표시 장치에서는, 기판의 외측(시인측)에 편광판을 형성하고, 내측에 착색층, 표시 소자에 사용하는 전극층의 순서로 형성하는 예를 나타내지만, 편광판은 기판의 내측에 형성하여도 좋다. 또한, 편광판과 착색층의 적층 구조도 본 실시형태에 한정되지 않고, 편광판 및 착색층의 재료나 제작 공정 조건에 의하여 적절히 설정하면 좋다. 또한, 블랙 매트릭스로서 기능하는 차광막을 형성하여도 좋다.

[0164] 또한, 본 실시형태에서는, 박막 트랜지스터의 표면의 요철을 저감시키기 위해서, 및 박막 트랜지스터의 신뢰성을 향상시키기 위해서, 실시형태 2에 나타내는 비선형 소자와, 비선형 소자와 함께 같은 방법에 의하여 형성할 수 있는 박막 트랜지스터를 보호막이나 평탄화 절연막으로서 기능하는 절연층(4020, 4021)으로 덮는 구성이 된다. 또한, 보호막은 대기 중에 부유하는 유기물이나 금속, 수증기 등의 오염 불순물의 침입을 방지하는 것이며, 치밀한 막이 바람직하다. 보호막은 스퍼터법을 사용하여 산화실리콘막, 질화실리콘막, 산화질화실리콘

막, 질화산화실리콘막, 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막, 또는 질화산화알루미늄막의 단층, 또는 적층으로 형성하면 좋다. 본 실시형태에서는, 보호막을 스퍼터법에 의하여 형성하는 예를 나타내지만, 특히 한정되지 않고, 다양한 방법에 의하여 형성하면 좋다.

[0165] 여기서는, 보호막으로서 적층 구조의 절연층(4020)을 형성한다. 여기서는, 절연층(4020)의 1층째로서 스퍼터법을 사용하여 산화실리콘막을 형성한다. 보호막으로서 산화실리콘막을 사용하면, 소스 전극층 및 드레인 전극층으로서 사용하는 알루미늄막의 헐록 방지에 효과가 있다.

[0166] 또한, 보호막의 2층째로서 절연층을 형성한다. 여기서는, 절연층(4020)의 2층째로서 스퍼터법을 사용하여 질화실리콘막을 형성한다. 보호막으로서 절화실리콘막을 사용하면, 나트륨 등의 가동 이온이 반도체 영역 중에 침입하여 TFT의 전기적 특성을 변화시키는 것을 억제할 수 있다.

[0167] 또한, 보호막을 형성한 후에 산화물 반도체층의 어닐링(300°C 내지 400°C)를 행하여도 좋다.

[0168] 또한, 평탄화 절연막으로서 절연층(4021)을 형성한다. 절연층(4021)으로서는, 폴리이미드, 아크릴, 벤조시클로부텐, 폴리아미드, 에폭시 등의 내열성을 갖는 유기 재료를 사용할 수 있다. 또한, 상기 유기 재료 이외에, 저유전율 재료(low-k 재료), 실록산계 수지, PSG(인 유리), BPSG(인 붕소 유리) 등을 사용할 수 있다. 실록산계 수지는, 치환기로서 수소 외에, 불소, 알킬기, 또는 아릴기 중 적어도 1종을 가져도 좋다. 또한, 이들 재료로 형성되는 절연막을 복수 적층시킴으로써, 절연층(4021)을 형성하여도 좋다.

[0169] 또한, 실록산계 수지란, 실록산계 재료를 출발 재료로 하여 형성된 Si-O-Si 결합을 포함하는 수지에 상당한다. 실록산계 수지는, 치환기로서 수소 외에, 불소, 알킬기, 또는 방향족 탄화수소 중, 적어도 1종을 가져도 좋다.

[0170] 절연층(4021)의 형성 방법은 특히 한정되지 않고, 그 재료에 따라, 스퍼터법, SOG법, 스핀코팅, 디핑, 스프레이 도포, 액적 토출법(잉크젯법, 스크린 인쇄, 오프셋 인쇄 등), 닥터 나이프, 룰 코터, 커튼 코터, 나이프 코터 등을 사용할 수 있다. 절연층(4021)을 재료액을 사용하여 형성하는 경우, 베이크하는 공정에서 동시에 산화물 반도체층의 어닐링(300°C 내지 400°C)를 행하여도 좋다. 절연층(4021)의 소성 공정과 산화물 반도체층의 어닐링을 겸함으로써, 효율 좋게 반도체 장치를 제작할 수 있다.

[0171] 화소 전극층(4030), 대향 전극층(4031)은 산화텅스텐을 포함하는 인듐산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화티타늄을 포함하는 인듐산화물, 산화티타늄을 포함하는 인듐주석산화물, 인듐주석산화물(이하, ITO라고 기재한다), 인듐아연산화물, 산화실리콘을 첨가한 인듐주석산화물 등의 투광성을 갖는 도전성 재료를 사용할 수 있다.

[0172] 또한, 화소 전극층(4030), 대향 전극층(4031)으로서 도전성 고분자(도전성 폴리머라고도 한다)를 포함하는 도전성 조성물을 사용하여 형성할 수 있다. 도전성 조성물을 사용하여 형성한 화소 전극은 시트 저항이 $10000\Omega/\square$ 이하, 과장 550nm 에 있어서의 투광률이 70% 이상인 것이 바람직하다. 또한, 도전성 조성물에 포함되는 도전성 고분자의 저항률이 $0.1\Omega \cdot \text{cm}$ 이하인 것이 바람직하다.

[0173] 도전성 고분자로서는, 이른바 π 전자 공액계 도전성 고분자를 사용할 수 있다. 예를 들어, 폴리아닐린 또는 그 유도체, 폴리피롤 또는 그 유도체, 폴리티오펜 또는 그 유도체, 또는 이들의 2종 이상의 공중합체 등을 들 수 있다.

[0174] 또한 별도 형성된 신호선 구동 회로(4003)와, 주사선 구동 회로(4004) 또는 화소부(4002)에 주어지는 각종 신호 및 전위는, FPC(4018)로부터 공급되어 있다.

[0175] 본 실시형태에서는, 접속 단자 전극(4015)이 액정 소자(4013)가 갖는 화소 전극층(4030)과 같은 도전막으로 형성되고, 단자 전극(4016)은, 박막 트랜지스터(4010, 4011)의 소스 전극층 및 드레인 전극층과 같은 도전막으로 형성된다.

[0176] 접속 단자 전극(4015)은 FPC(4018)가 갖는 단자와 이방성 도전막(4019)을 통하여 전기적으로 접속된다.

[0177] 또한, 도 17a1, 도 17a2, 도 17b에 있어서는, 신호선 구동 회로(4003)를 별도 형성하여 제 1 기판(4001)에 실장하는 예를 나타내지만, 본 실시형태는 이 구성에 한정되지 않는다. 주사선 구동 회로를 별도 형성하여 실장하여도 좋고, 신호선 구동 회로의 일부 또는 주사선 구동 회로의 일부만을 별도 형성하여 실장하여도 좋다.

[0178] 도 18은 본 발명의 일 형태를 적용하여 제작되는 TFT 기판(2600)을 사용하여 반도체 장치로서 액정 표

시 모듈을 구성하는 일례를 도시한다.

[0179] 도 18은 액정 표시 모듈의 일례이며, TFT 기판(2600)과 대향 기판(2601)이 층재(2602)에 의하여 고착되어, 그 사이에 TFT 등을 포함하는 화소부(2603), 액정층을 포함하는 표시 소자(2604), 착색층(2605)이 형성되어 표시 영역을 형성한다. 착색층(2605)은 컬러 표시를 행하는 경우에 필요하고, RGB 방식의 경우에는, 적, 녹, 청의 각 색에 대응한 착색층이 각 화소에 대응하여 제공된다. TFT 기판(2600)과 대향 기판(2601)의 외측에는 편광판(2606, 2607), 확산판(2613)이 배치되어 있다. 광원은 냉음극관(2610)과 반사판(2611)에 의하여 구성되고, 회로 기판(2612)은, 플렉시블 배선 기판(2609)에 의하여 TFT 기판(2600)의 배선 회로부(2608)와 접속되고, 컨트롤 회로나 전원회로 등의 외부 회로가 내장되어 있다. 또한, 편광판과, 액정층의 사이에 위상차판을 갖는 상태로 적층하여도 좋다.

[0180] 액정 표시 모듈에는 TN(Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, MVA(Multi-domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optical Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드 등을 사용할 수 있다.

[0181] 상술한 공정에 의하여 제작한 액정 패널이 탑재하는 보호 회로는 접속을 위한 콘택트 홀을 줄여 접유 면적을 감소시키고, 또 제 1 산화물 반도체층보다 전기 전도율이 높은 제 2 산화물 반도체층을 제 1 산화물 반도체층과 배선층의 사이에 형성하고, 기능이 높고 동작이 안정하다. 따라서, 이러한 보호 회로를 탑재한 본 실시형태의 액정 패널은 신뢰성이 높다.

[0182] 본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.

[0183] (실시형태 6)

[0184] 본 발명의 일 형태에 있어서는, 비선형 소자와 함께 박막 트랜지스터를 형성하고, 상기 박막 트랜지스터를 화소부, 또한 구동 회로에 사용하여 표시 기능을 갖는 반도체 장치(표시 장치라고도 한다)를 제작할 수 있다.

[0185] 본 실시형태에서는, 본 발명의 일 형태의 표시 장치로서 발광 표시 장치의 예를 나타낸다. 표시 장치가 갖는 표시 소자로서는, 여기서는 일렉트로루미네센스를 이용하는 발광 소자를 예시한다. 일렉트로루미네센스를 이용하는 발광 소자는, 발광 재료가 유기 화합물인지, 무기 화합물인지에 의하여 구별되고, 일반적으로는, 전자(前者)는 유기 EL 소자, 후자(後者)는 무기 EL 소자라고 불린다.

[0186] 유기 EL 소자는 발광 소자에 전압을 인가함으로써, 한 쌍의 전극으로부터 전자 및 정공이 각각 발광성의 유기 화합물을 포함하는 층에 주입되고, 전류가 흐른다. 그리고, 그들 캐리어(전자 및 정공)가 재결합함으로써, 발광성의 유기 화합물이 여기 상태를 형성하고, 그 여기 상태가 기저 상태로 되돌아올 때에 발광한다. 이러한 메커니즘 때문에, 이러한 발광 소자는 전류 여기형의 발광 소자라고 불린다.

[0187] 무기 EL 소자는, 그 소자 구성에 의하여, 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 분산형 무기 EL 소자는, 발광 재료의 입자를 바인더 중에 분산시킨 발광층을 갖고, 발광 메카니즘은, 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광이다. 박막형 무기 EL 소자는, 발광층을 유전체층으로 협지하고, 또한 그것을 전극 사이에 끼운 구조이며, 발광 메커니즘은 금속 이온의 내각(內殼) 전자 천이를 이용하는 국재(局在)형 발광이다. 또한, 여기서는, 발광 소자로서 유기 EL 소자를 사용하여 설명한다.

[0188] 도 19는 본 발명의 일 형태를 적용한 반도체 장치의 예로서 디지털 시간 계조 구동을 적용할 수 있는 화소 구성의 일례를 나타내는 도면이다.

[0189] 디지털 시간 계조 구동을 적용할 수 있는 화소의 구성 및 화소의 동작에 대해서 설명한다. 여기서는, 실시형태 2에 나타내는 비선형 소자와 같은 방법에 의하여 형성할 수 있는 산화물 반도체층을 채널 형성 영역에 사용하는 n채널형 트랜지스터를 1개의 화소에 2개 사용하는 예를 나타낸다.

[0190] 화소(6400)는, 스위칭용 트랜지스터(6401), 구동용 트랜지스터(6402), 발광 소자(6404) 및 용량 소자(6403)를 갖는다. 스위칭용 트랜지스터(6401)는, 게이트가 주사선(6406)에 접속되고, 제 1 전극(소스 전극 및 드레인 전극의 한쪽)이 신호선(6405)에 접속되고, 제 2 전극(소스 전극 및 드레인 전극의 다른 쪽)이 구동용 트랜지스터(6402)의 게이트에 접속된다. 구동용 트랜지스터(6402)는, 게이트가 용량 소자(6403)를 통하여 전원선(6407)에 접속되고, 제 1 전극이 전원선(6407)에 접속되고, 제 2 전극이 발광 소자(6404)의 제 1 전극(화소 전

극)에 접속된다. 발광 소자(6404)의 제 2 전극은 공통 전극(6408)에 상당한다.

[0191] 또한, 발광 소자(6404)의 제 2 전극(공통 전극(6408))에는 저전원 전위가 설정된다. 또한, 저전원 전위란, 전원선(6407)에 설정되는 고전원 전위를 기준으로 하여 저전원 전위<고전원 전위를 충족시키는 전위이며, 저전원 전위로서는, 예를 들어, GND, OV 등이 설정되어도 좋다. 이 고전원 전위와 저전원 전위의 전위차를 발광 소자(6404)에 인가하여 발광 소자(6404)에 전류를 흘려 발광 소자(6404)를 발광시키기 위해서, 고전원 전위와 저전원 전위의 전위차가 발광 소자(6404)의 순 방향 임계값 전압 이상이 되도록 각각의 전위를 설정한다.

[0192] 또한, 용량 소자(6403)는 구동용 트랜지스터(6402)의 게이트 용량을 대용(代用)하여 생략할 수도 있다. 구동용 트랜지스터(6402)의 게이트 용량에 대해서는, 채널 영역과 게이트 전극의 사이에서 용량이 형성되어도 좋다.

[0193] 여기서, 전압 입력 전압 구동 방식의 경우에는, 구동용 트랜지스터(6402)의 게이트에는 구동용 트랜지스터(6402)가 충분하게 온하는지 오프하는지의 2개의 상태가 되는 비디오 신호를 입력한다. 즉, 구동용 트랜지스터(6402)는 선형 영역에서 동작시킨다. 구동용 트랜지스터(6402)는 선형 영역에서 동작시키기 위해서, 전원선(6407)의 전압보다 높은 전압을 구동용 트랜지스터(6402)의 게이트에 인가한다. 또한, 신호선(6405)에는 (전원선 전압+구동용 트랜지스터(6402)의 Vth) 이상의 전압을 인가한다.

[0194] 또한, 디지털 시간 계조 구동 대신에 아날로그 계조 구동을 행하는 경우, 신호의 입력을 다르게 함으로써, 도 19와 같은 화소 구성을 사용할 수 있다.

[0195] 아날로그 계조 구동을 행하는 경우, 구동용 트랜지스터(6402)의 게이트에 발광 소자(6404)의 순 방향 전압+구동용 트랜지스터(6402)의 Vth 이상의 전압을 인가한다. 발광 소자(6404)의 순 방향 전압이란, 원하는 휙도로 하는 경우의 전압을 가리키고, 적어도 순 방향 임계값 전압을 포함한다. 또한, 구동용 트랜지스터(6402)가 포화 영역에서 동작하는 비디오 신호를 입력함으로써, 발광 소자(6404)에 전류를 흘릴 수 있다. 구동용 트랜지스터(6402)을 포화 영역에서 동작시키기 위해서, 전원선(6407)의 전위는 구동용 트랜지스터(6402)의 게이트 전위보다 높게 한다. 비디오 신호를 아날로그로 함으로써, 발광 소자(6404)에 비디오 신호에 따른 전류를 흘려, 아날로그 계조 구동을 행할 수 있다.

[0196] 또한, 도 19에 도시하는 화소 구성은 이것에 한정되지 않는다. 예를 들어, 도 19에 도시하는 화소에 새롭게 스위치, 저항 소자, 용량 소자, 트랜지스터 또는 논리 회로 등을 추가하여도 좋다.

[0197] 다음, 발광 소자의 구성에 대해서 도 20a 내지 도 20c를 사용하여 설명한다. 여기서는, 구동용 TFT가 n형의 경우를 예로 들어, 화소의 단면 구조에 대해서 설명한다. 도 20a 내지 도 20c의 반도체 장치에 사용되는 구동용 TFT인 TFT(7001, 7011, 7021)는, 실시형태 2에서 나타내는 비선형 소자와 함께 같은 방법에 의하여 형성할 수 있는 박막 트랜지스터이며, In, Ga, 및 Zn를 포함하는 산화물 반도체를 반도체층에 사용한 전기적 특성이 높은 박막 트랜지스터이다.

[0198] 발광 소자는 발광을 추출하기 위해서 적어도 양극 또는 음극의 한쪽이 투명하면 좋다. 그리고, 기판 위에 박막 트랜지스터 및 발광 소자를 형성하고, 기판과는 반대 측의 면으로부터 발광을 추출하는 상면 사출이나, 기판 측의 면으로부터 발광을 추출하는 하면 사출이나, 기판 측 및 기판과는 반대 측의 면으로부터 발광을 추출하는 양면 사출 구조의 발광 소자가 있고, 본 발명의 일 형태의 화소 구성은 어떠한 사출 구조의 발광 소자에나 적용할 수 있다.

[0199] 상면 사출 구조의 발광 소자에 대해서 도 20a를 사용하여 설명한다.

[0200] 도 20a에, 구동용 TFT인 TFT(7001)가 n형이며, 발광 소자(7002)로부터 방출되는 광이 양극(7005) 측으로 사출되는 경우의, 화소의 단면도를 도시한다. 도 20a에서는 발광 소자(7002)의 음극(7003)과 구동용 TFT인 TFT(7001)가 전기적으로 접속되고, 음극(7003) 위에 발광층(7004), 양극(7005)이 순차로 적층된다. 음극(7003)은 일 함수가 작고 또 광을 반사하는 도전막이라면 다양한 재료를 사용할 수 있다. 예를 들어, Ca, Al, MgAg, AlLi 등이 바람직하다. 그리고 발광층(7004)은 단층으로 구성되어도 좋고, 복수의 층이 적층되도록 구성되어도 좋다. 복수의 층으로 구성되는 경우, 음극(7003) 위에 전자 주입층, 전자 수송층, 발광층, 흘 수송층, 흘 주입층의 순서로 적층한다. 또한, 이들 층을 모두 형성할 필요는 없다. 양극(7005)은 광을 투과하는 투광성을 갖는 도전성 재료를 사용하여 형성하고, 예를 들어, 산화텅스텐을 포함하는 인듐산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화티타늄을 포함하는 인듐산화물, 산화티타늄을 포함하는 인듐주석산화물, 인듐주석산화물(이하, ITO라고 기재한다), 인듐아연산화물, 산화실리콘을 첨가한 인듐주석산화물 등의, 투광성을 갖는

도전성 도전막을 사용하여도 좋다.

[0201] 음극(7003) 및 양극(7005)에서 발광층(7004)을 끼우는 영역이 발광 소자(7002)에 상당한다. 도 20a에 도시한 화소의 경우, 발광 소자(7002)로부터 방출되는 광은 화살표로 도시하는 바와 같이, 양극(7005) 측으로 사출된다.

[0202] 다음에, 하면 사출 구조의 발광 소자에 대하여 도 20b를 사용하여 설명한다. 구동용 TFT(7011)가 n형이고, 발광 소자(7012)로부터 방출되는 광이 음극(7013) 측으로 사출되는 경우의 화소의 단면도를 도시한다. 도 20b에서는, 구동용 TFT(7011)와 전기적으로 접속된 투광성을 갖는 도전막(7017) 위에, 발광 소자(7012)의 음극(7013)이 형성되고, 음극(7013) 위에 발광층(7014) 및 양극(7015)이 순차로 적층된다. 또한, 양극(7015)이 투광성을 갖는 경우, 양극 위를 덮도록, 광을 반사 혹은 차폐하기 위한 차폐막(7016)이 형성되어도 좋다. 음극(7013)은, 도 20a의 경우와 마찬가지로, 일 함수가 작은 도전성 재료라면 다양한 재료를 사용할 수 있다. 다만, 그의 막 두께는 광을 투과하는 정도(바람직하게는, 5nm 내지 30nm 정도)로 한다. 예를 들어, 20nm의 막 두께를 갖는 알루미늄막을 음극(7013)으로서 사용할 수 있다. 그리고, 발광층(7014)은, 도 20a와 마찬가지로, 단층으로 구성되어도 좋고, 복수의 층이 적층되도록 구성되어도 좋다. 양극(7015)은 광을 투과할 필요는 없지만, 도 20a와 마찬가지로, 투광성을 갖는 도전성 재료를 사용하여 형성할 수 있다. 그리고 차폐막(7016)은 예를 들어 광을 반사하는 금속 등을 사용할 수 있지만, 금속막에 한정되지 않는다. 예를 들어, 흑색의 안료를 첨가한 수지 등을 사용할 수도 있다.

[0203] 음극(7013)과 양극(7015) 사이에 발광층(7014)을 끼우는 영역이 발광 소자(7012)에 상당한다. 도 20b에 도시하는 화소의 경우, 발광 소자(7012)로부터 방출되는 광은, 화살표로 도시하는 바와 같이, 음극(7013) 측으로 사출된다.

[0204] 다음에, 양면 사출 구조의 발광 소자에 대하여 도 20c를 사용하여 설명한다. 도 20c에서는, 구동용 TFT(7021)와 전기적으로 접속된 투광성을 갖는 도전막(7027) 위에, 발광 소자(7022)의 음극(7023)이 성막되고, 음극(7023) 위에 발광층(7024), 양극(7025)이 순차로 적층된다. 음극(7023)은, 도 20a의 경우와 마찬가지로, 일 함수가 작은 도전성 재료라면 다양한 재료를 사용할 수 있다. 다만, 그 막 두께는, 광을 투과하는 정도로 한다. 예를 들어, 20nm의 막 두께를 갖는 Al을, 음극(7023)으로서 사용할 수 있다. 그리고, 발광층(7024)은, 도 20a와 마찬가지로, 단층으로 구성되어도 좋고, 복수의 층이 적층되도록 구성되어도 좋다. 양극(7025)은 도 20a와 마찬가지로, 광을 투과하는 투광성을 갖는 도전성 재료를 사용하여 형성할 수 있다.

[0205] 음극(7023)과, 발광층(7024)과, 양극(7025)이 중첩하는 부분이 발광 소자(7022)에 상당한다. 도 20c에 도시한 화소의 경우, 발광 소자(7022)로부터 방출되는 광은 화살표로 도시하는 바와 같이, 양극(7025) 측과 음극(7023) 측의 양쪽으로 사출한다.

[0206] 또한, 여기서는, 발광 소자로서 유기 EL 소자에 대하여 설명하였지만, 발광 소자로서 무기 EL 소자를 형성할 수도 있다.

[0207] 또한, 본 실시형태에서는, 발광 소자의 구동을 제어하는 박막 트랜지스터(구동용 TFT)와 발광 소자가 전기적으로 접속되는 예를 나타내지만, 구동용 TFT와 발광 소자 사이에 전류 제어용 TFT가 접속되는 구성이라도 좋다.

[0208] 또한, 본 실시형태에서 나타내는 발광 장치는, 도 20a 내지 도 20c에 도시한 구성에 한정되지 않고, 본 발명의 일 형태의 기술적 사상에 의거한 각종 변형이 가능하다.

[0209] 다음에, 본 발명의 일 형태의 반도체 장치에 상당하는 발광 표시 패널(발광 패널이라고도 한다)의 외관 및 단면에 대하여 도 21a 및 도 21b를 사용하여 설명한다. 도 21a는, 본 발명의 일 형태에 있어서의 비선형 소자와 마찬가지로 In, Ga, 및 Zn를 포함하는 산화물 반도체를 반도체층에 사용한 전기적 특성이 높은 박막 트랜지스터 및 발광 소자를 제 2 기판과의 사이에 셀재로 밀봉한 패널의 상면도이며, 도 21b는 도 21a의 H-I에 있어서의 단면도에 상당한다.

[0210] 제 1 기판(4501) 위에 형성된 화소부(4502), 신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b)를 둘러싸도록 셀재(4505)가 형성된다. 또한, 화소부(4502), 신호선 구동 회로(4503a, 4503b) 및 주사선 구동 회로(4504a, 4504b) 위에 제 2 기판(4506)이 형성된다. 따라서, 화소부(4502), 신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b)는 제 1 기판(4501)과 셀재(4505)와 제 2 기판(4506)에 의하여 충전재(4507)와 함께 밀봉된다. 이와 같이, 외기에 노출되지 않도록 기밀성이 높고, 탈 가스가 적은 보

호 필름(접합 필름, 자외선 경화 수지 필름 등)이나 커버재로 패키징(밀봉)하는 것이 바람직하다.

[0211] 또한, 제 1 기판(4501) 위에 형성된 화소부(4502), 신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b)는 박막 트랜지스터를 복수 갖고, 도 21b에서는 화소부(4502)에 포함되는 박막 트랜지스터(4510)와, 신호선 구동 회로(4503a)에 포함되는 박막 트랜지스터(4509)를 예시한다.

[0212] 박막 트랜지스터(4509, 4510)는, In, Ga, 및 Zn를 포함하는 산화물 반도체를 반도체층에 사용한 전기적 특성이 높은 박막 트랜지스터에 상당하고, 실시형태 2에 나타내는 비선형 소자와 함께 같은 방법에 의하여 형성할 수 있는 박막 트랜지스터를 적용할 수 있다. 본 실시형태에 있어서, 박막 트랜지스터(4509, 4510)는, n채널형 박막 트랜지스터이다.

[0213] 또한, 부호 4511은 발광 소자에 상당하고, 발광 소자(4511)가 갖는 화소 전극인 제 1 전극층(4517)은, 박막 트랜지스터(4510)의 소스 전극층 또는 드레인 전극층과 전기적으로 접속된다. 또한, 발광 소자(4511)의 구성은 제 1 전극층(4517), 전계 발광층(4512), 제 2 전극층(4513)의 적층 구조이지만, 본 실시형태에 나타낸 구성에 한정되지 않는다. 발광 소자(4511)로부터 추출하는 광의 방향 등에 맞추어 발광 소자(4511)의 구성은 적절히 변화시킬 수 있다.

[0214] 격벽(4520)은, 유기 수지막, 무기 절연막 또는 유기폴리실록산을 사용하여 형성한다. 특히, 감광성을 갖는 재료를 사용하여 제 1 전극층(4517) 위에 개구부를 형성하고, 그 개구부의 측벽이 연속된 곡률을 가져 형성되는 경사면이 되도록 형성하는 것이 바람직하다.

[0215] 전계 발광층(4512)은, 단층으로 구성되어도 좋고, 복수의 층이 적층되도록 구성되어도 좋다.

[0216] 발광 소자(4511)에 산소, 수소, 수분, 이산화 탄소 등이 침입하지 않도록 제 2 전극층(4513) 및 격벽(4520) 위에 보호막을 형성하여도 좋다. 보호막으로서는, 질화실리콘막, 질화산화실리콘막, DLC막 등을 형성할 수 있다.

[0217] 또한, 신호선 구동 회로(4503a, 4503b), 주사선 구동 회로(4504a, 4504b), 또는 화소부(4502)에 주어지는 각종 신호 및 전위는 FPC(4518a, 4518b)로부터 공급된다.

[0218] 본 실시형태에서는, 접속 단자 전극(4515)이, 발광 소자(4511)가 갖는 제 1 전극층(4517)과 같은 도전막으로 형성되고, 단자 전극(4516)은 박막 트랜지스터(4509, 4510)가 갖는 소스 전극층 및 드레인 전극층과 같은 도전막으로 형성된다.

[0219] 접속 단자 전극(4515)은 FPC(4518a)가 갖는 단자와, 이방성 도전막(4519)을 통하여 전기적으로 접속된다.

[0220] 발광 소자(4511)로부터의 광의 추출 방향에 위치하는 제 2 기판은 투광성이 아니면 안 된다. 그 경우에는, 유리 기판, 플라스틱 기판, 폴리에스테르 필름 또는 아크릴 필름과 같은 투광성을 갖는 재료를 사용한다.

[0221] 또한, 충전재(4507)로서는 질소나 아르곤 등의 불활성 기체 이외에, 자외선 경화 수지 또는 열 경화 수지를 사용할 수 있고, PVC(폴리비닐 클로라이드), 아크릴, 폴리이미드, 에폭시 수지, 실리콘(silicone) 수지, PVB(폴리비닐 부티랄) 또는 EVA(에틸렌비닐 아세테이트)를 사용할 수 있다. 본 실시형태에서는 충전재(4507)로서 질소를 사용한다.

[0222] 또한, 필요하다면, 발광 소자의 사출면에 편광판, 또는 원형 편광판(타원 편광판을 포함한다), 위상차판(1/4 파장판, 1/2 파장판), 컬러 필터 등의 광학 필름을 적절히 형성하여도 좋다. 또한, 편광판 또는 원 편광판에 반사 방지막을 형성하여도 좋다. 예를 들어, 표면의 요철에 따라 반사광을 확산하여 반사를 절감할 수 있는 안티-글레어(anti-glare) 처리를 실시할 수 있다.

[0223] 신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b)는, 별도 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막에 의하여 형성된 구동 회로로 실장되어도 좋다. 또한, 신호선 구동 회로만, 또는 신호선 구동 회로의 일부, 또는 주사선 구동 회로만, 또는 주사선 구동 회로의 일부만을 별도 형성하여 실장하여도 좋고, 본 실시형태는 도 21a 및 도 21b의 구성에 한정되지 않는다.

[0224] 상술한 공정에 의하여 제작한 발광 표시 장치(표시 패널)에 탑재되는 보호 회로는, 접속을 위한 콘택트홀을 저감하여 접유 면적을 감소시키고, 제 1 산화물 반도체층보다 전기 전도율이 높은 제 2 산화물 반도체층을 제 1 산화물 반도체층과 배선층의 사이에 형성하고, 기능이 높고, 동작이 안정하다. 따라서, 이와 같은 보호 회로를 탑재한 본 실시형태의 발광 표시 장치(표시 패널)는, 신뢰성이 높다.

[0225] 본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.

[0226] (실시형태 7)

[0227] 본 발명의 일 형태의 표시 장치는, 전자 페이퍼로서 적용할 수 있다. 전자 페이퍼는, 정보를 표시하는 것이라면 다양한 분야의 전자 기기에 사용할 수 있다. 예를 들어, 전자 페이퍼를 사용하여 전자 서적(전자 북), 포스터, 전차 등의 탈 것류의 차내 광고, 신용 카드 등의 각종 카드에 있어서의 표시 등에 적용할 수 있다. 전자 기기의 일례를 도 22a 내지 도 23에 도시한다.

[0228] 도 22a는 전자 페이퍼로 제작된 포스터(2631)를 도시한다. 광고 매체가 종이의 인쇄물인 경우는, 광고의 교환은 사람들이 행하지만, 본 발명의 일 형태를 적용한 전자 페이퍼를 사용하면, 단시간에 광고의 표시를 바꿀 수 있다. 또한, 표시도 흐트러지지 않고, 안정한 화상을 얻을 수 있다. 또한, 포스터는 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다.

[0229] 또한, 도 22b는 전차 등의 탈 것류의 차내 광고(2632)를 도시한다. 광고 매체가 종이의 인쇄물인 경우는, 광고의 교환은 사람들이 행하지만, 본 발명의 일 형태를 적용한 전자 페이퍼를 사용하면, 사람들을 많이 필요로 하지 않고, 단시간에 광고의 표시를 바꿀 수 있다. 또한, 표시도 흐트러지지 않고, 안정한 화상을 얻을 수 있다. 또한, 차내 광고는 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다.

[0230] 또한, 도 23은 전자 서적(2700)의 일례를 도시한다. 예를 들어, 전자 서적(2700)은 케이스(2701) 및 케이스(2703)의 2개의 케이스로 구성된다. 케이스(2701) 및 케이스(2703)는 축(軸)부(2711)에 의하여 일체로 되어, 상기 축부(2711)를 축으로 하여 개폐(開閉) 동작을 행할 수 있다. 이러한 구성에 의하여 종이의 서적과 같은 동작을 행할 수 있다.

[0231] 케이스(2701)에는 표시부(2705)가 내장되고, 케이스(2703)에는 표시부(2707)가 내장된다. 표시부(2705) 및 표시부(2707)는 연속되는 화면을 표시하는 구성으로 하여도 좋고, 다른 화면을 표시하는 구성으로 하여도 좋다. 다른 화면을 표시하는 구성으로 함으로써, 예를 들어, 오른쪽의 표시부(도 23에서는 표시부(2705))에 문장을 표시하여 왼쪽의 표시부(도 23에서는 표시부(2707))에 화상을 표시할 수 있다.

[0232] 또한, 도 23에서는, 케이스(2701)에 조작부 등을 구비한 예를 도시한다. 예를 들어, 케이스(2701)에 있어서, 전원(2721), 조작키(2723), 스피커(2725) 등을 구비한다. 조작키(2723)에 의하여 페이지를 넘길 수 있다. 또한, 케이스의 표시부와 동일면에 키보드나 포인팅 디바이스 등을 구비하는 구성으로 하여도 좋다. 또한, 케이스의 이면이나 측면에 외부 접속용 단자(이어폰 단자, USB 단자, 또는 AC 어댑터 및 USB 케이블 등의 각종 케이블과 접속할 수 있는 단자 등), 기록 매체 삽입부 등을 구비하는 구성으로 하여도 좋다. 또한, 전자 서적(2700)은 전자 사전으로서의 기능을 갖는 구성으로 하여도 좋다.

[0233] 또한, 전자 서적(2700)은 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다. 무선에 의하여 전자 서적 서버로부터 원하는 서적 데이터 등을 사고, 다운로드하는 구성으로 할 수도 있다.

[0234] 본 실시형태의 표시 장치에 탑재되는 보호 회로는, 접속을 위한 콘택트 홀을 저감하여 점유 면적을 감소시키고, 제 1 산화물 반도체층보다 전기 전도율이 높은 제 2 산화물 반도체층을 제 1 산화물 반도체층과 배선층의 사이에 형성하고, 기능이 높고, 동작이 안정하다. 이와 같은 보호 회로를 탑재하는 본 실시형태의 표시 장치는 신뢰성이 높다.

[0235] 본 실시형태는 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.

[0236] (실시형태 8)

[0237] 본 발명의 일 형태에 따른 반도체 장치는, 다양한 전자 기기(유기기(遊技(機)도 포함한다)에 적용할 수 있다. 전자 기기로서는 예를 들어, 텔레비전 장치(텔레비, 또는 텔레비전 수신기라고도 한다), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라, 디지털 포토 프레임, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 한다), 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파친코(pachinko)기 등의 대형 게임기 등을 들 수 있다.

[0238] 도 24a에는 텔레비전 장치(9600)의 일례를 도시한다. 텔레비전 장치(9600)는 케이스(9601)에 표시부(9603)가 내장된다. 표시부(9603)에 의하여 영상을 표시할 수 있다. 또한, 여기서는, 스탠드(9605)에 의하여 케이스(9601)를 지지한 구성을 도시한다.

[0239] 텔레비전 장치(9600)의 조작은 케이스(9601)가 구비하는 조작 스위치나, 별체의 리모트 컨트롤러(961

0)에 의하여 행할 수 있다. 리모트 컨트롤러(9610)가 구비하는 조작 키(9609)에 의하여 채널이나 음량을 조작 할 수 있어 표시부(9603)에 표시되는 영상을 조작할 수 있다. 또한, 리모트 컨트롤러(9610)에 상기 리모트 컨트롤러(9610)로부터 출력하는 정보를 표시하는 표시부(9607)를 형성하는 구성으로 하여도 좋다.

[0240] 또한, 텔레비전 장치(9600)는 수신기나 모뎀 등을 구비한 구성으로 한다. 수신기에 의하여 일반 텔레비전 방송을 수신할 수 있고, 또 모뎀을 통하여 유선 또는 무선에 의한 통신 네트워크에 접속함으로써, 일 방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자간, 또는 수신자끼리 등)의 정보 통신을 할 수도 있다.

[0241] 도 24b는 디지털 포토 프레임(9700)의 일례를 도시한다. 예를 들어, 디지털 포토 프레임(9700)은 케이스(9701)에 표시부(9703)가 내장된다. 표시부(9703)는 각종 화상을 표시할 수 있고, 예를 들어, 디지털 카메라 등으로 촬영한 화상 데이터를 표시시킴으로써, 보통의 포토 프레임과 마찬가지로 기능시킬 수 있다.

[0242] 또한, 디지털 포토 프레임(9700)은, 조작부, 외부 접속용 단자(USB 단자, USB 케이블 등의 각종 케이블과 접속할 수 있는 단자 등), 기록 매체 삽입부 등을 구비하는 구성으로 한다. 이들의 구성은 표시부와 동일면에 내장되어도 좋지만, 측면이나 이면에 구비하면 디자인성이 향상되기 때문에 바람직하다. 예를 들어, 디지털 포토 프레임의 기록 매체 삽입부에 디지털 카메라를 사용하여 촬영한 화상 데이터를 기억한 메모리를 삽입하여 화상 데이터를 취득하여 취득한 화상 데이터를 표시부(9703)에 표시시킬 수 있다.

[0243] 또한, 디지털 포토 프레임(9700)은, 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다. 무선에 의하여 원하는 화상의 데이터를 취득하여 표시시키는 구성으로 할 수도 있다.

[0244] 도 25a는 휴대형 유기기이며, 케이스(9881)와 케이스(9891)의 2개의 케이스로 구성되고, 연결부(9893)에 의하여 개폐 가능하도록 연결된다. 케이스(9881)에는 표시부(9882)가 내장되어, 케이스(9891)에는 표시부(9883)가 내장된다. 또한, 도 25a에 도시하는 휴대형 유기기는, 그 외에 스피커부(9884), 기록 매체 삽입부(9886), LED 램프(9890), 입력 수단(조작키(9885), 접속 단자(9887), 센서(9888)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 빛, 액, 자기, 온도, 화학물질, 음성, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경도, 진동, 냄새 또는 적외선을 측정하는 기능을 포함한 것), 마이크로폰(9889)) 등을 포함한다. 물론, 휴대형 유기기의 구성은 상술한 것에 한정되지 않고, 적어도 본 발명의 일 형태에 따른 반도체 장치를 구비한 구성이라면 좋고, 그 외에 부속 설비가 적절히 형성된 구성으로 할 수 있다. 도 25a에 도시하는 휴대형 유기기는 기록 매체에 기록되는 프로그램 또는 데이터를 판독하여 표시부에 표시하는 기능이나, 다른 휴대형 유기기와 무선 통신을 행하여 정보를 공유하는 기능을 갖는다. 또한, 도 25a에 도시하는 휴대형 유기기가 갖는 정보는 이것에 한정되지 않고, 다양한 기능을 가질 수 있다.

[0245] 도 25b는 대형 유기기인 슬롯머신(9900)의 일례를 도시한다. 슬롯머신(9900)은, 케이스(9901)에 표시부(9903)가 내장된다. 또한, 슬롯머신(9900)은, 그 외에 스트리트 레버(street lever)나 스톱 스위치 등의 조작 수단, 코인 투입구, 스피커 등을 구비한다. 물론, 슬롯머신(9900)의 구성은 상술한 것에 한정되지 않고, 적어도 본 발명의 일 형태에 따른 반도체 장치를 구비한 구성이라면 좋고, 그 외 부속 설비가 적절히 형성된 구성으로 할 수 있다.

[0246] 도 26은 휴대 전화기(1000)의 일례를 도시한다. 휴대 전화기(1000)는, 케이스(1001)에 내장된 표시부(1002) 외에 조작 버튼(1003), 외부 접속 포트(1004), 스피커(1005), 마이크(1006) 등을 구비한다.

[0247] 도 26에 도시하는 휴대 전화기(1000)는 표시부(1002)를 손가락 등으로 터치(touch)함으로써, 정보를 입력할 수 있다. 또한, 전화를 거는 조작, 또는 메일을 작성하는 조작 등을 표시부(1002)를 손가락 등에 의하여 터치함으로써 행할 수 있다.

[0248] 표시부(1002)의 화면은 주로 3개의 모드가 있다. 제 1 모드는 화상의 표시가 주된 표시 모드이며, 제 2 모드는 문자 등의 정보의 입력이 주된 입력 모드이다. 제 3 모드는 표시 모드와 입력 모드의 2개의 모드가 혼합한 표시+입력 모드이다.

[0249] 예를 들어, 전화를 거는 경우, 또는 메일을 작성하는 경우는, 표시부(1002)를 문자의 입력이 주된 문자 입력 모드로 하여 화면에 표시시킨 문자의 입력 조작을 행하면 좋다. 이 경우, 표시부(1002)의 화면의 대부분에 키 보드 또는 번호 버튼을 표시시키는 것이 바람직하다.

[0250] 또한, 휴대 전화기(1000) 내부에 자이로스코프(gyroscope), 가속도 센서 등의 기울기를 검출하는 센서를 갖는 검출 장치를 설치함으로써, 휴대 전화기(1000)의 방향(세로인지 가로인지)을 판단하여, 표시부(1002)의 화면 표시를 자동적으로 전환하도록 할 수 있다.

[0251] 또한, 화면 모드의 전환은, 표시부(1002)를 터치함으로써, 또는 케이스(1001)의 조작 버튼(1003)을 조작함으로써 행해진다. 또한, 표시부(1002)에 표시되는 화상의 종류에 따라 전환하도록 할 수도 있다. 예를 들어, 표시부에 표시하는 화상 신호가 동화상의 데이터라면 표시 모드로, 텍스트 데이터라면 입력 모드로 전환한다.

[0252] 또한, 입력 모드에 있어서, 표시부(1002)의 광 센서에 의하여 검출되는 신호를 검지하여 표시부(1002)의 터치 조작에 의한 입력이 일정 기간 없는 경우에는, 화면의 모드를 입력 모드로부터 표시 모드로 전환하도록 제어하여도 좋다.

[0253] 표시부(1002)는, 이미지 센서로서 기능시킬 수도 있다. 예를 들어, 표시부(1002)에 손바닥이나 손가락으로 터치하여 장문(掌紋)이나 지문(指紋)을 활상함으로써, 본인 인증을 행할 수 있다. 또한, 표시부에 근적외 광(近赤外光)을 발광하는 백 라이트 또는 근적외광을 발광하는 검출용 광원을 사용하면, 손가락 정맥(靜脈), 손바닥 정맥 등을 활상할 수도 있다.

[0254] 본 실시형태의 전자 기기에 탑재되는 보호 회로는, 접속을 위한 콘택트 홀을 저감하여 점유 면적을 감소시키고, 제 1 산화물 반도체층보다 전기 전도율이 높은 제 2 산화물 반도체층을 제 1 산화물 반도체층과 배선층의 사이에 형성하고, 기능이 높고, 동작이 안정하다. 이와 같은 보호 회로를 탑재하는 본 실시형태의 전자 기기는 신뢰성이 높다.

[0255] 본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.

도면의 간단한 설명

[0256] 도 1은 표시 장치를 구성하는 신호입력 단자, 주사선, 신호선, 비선형 소자를 포함하는 보호 회로 및 화소부의 위치 관계를 설명하는 도면.

[0257] 도 2는 보호 회로의 일례를 도시하는 도면.

[0258] 도 3은 보호 회로의 일례를 도시하는 도면.

[0259] 도 4a 및 도 4b는 보호 회로의 일례를 도시하는 평면도.

[0260] 도 5는 보호 회로의 일례를 도시하는 단면도.

[0261] 도 6a 내지 도 6c는 보호 회로의 제작 공정을 설명하는 단면도.

[0262] 도 7a 내지 도 7c는 보호 회로의 제작 공정을 설명하는 단면도.

[0263] 도 8a 및 도 8b는 보호 회로의 일례를 도시하는 평면도.

[0264] 도 9a 및 도 9b는 보호 회로의 일례를 도시하는 평면도.

[0265] 도 10은 전자 패이퍼의 단면도.

[0266] 도 11a 및 도 11b는 반도체 장치의 블록도를 설명하는 도면.

[0267] 도 12는 신호선 구동 회로의 구성을 설명하는 도면.

[0268] 도 13은 신호선 구동 회로의 동작을 설명하는 타이밍 차트.

[0269] 도 14는 신호선 구동 회로의 동작을 설명하는 타이밍 차트.

[0270] 도 15는 시프트 레지스터의 구성을 설명하는 도면.

[0271] 도 16은 도 14에 도시하는 플립플롭의 접속 구성을 설명하는 도면.

[0272] 도 17a1, 도 17a2, 및 도 17b는 실시형태의 반도체 장치를 설명하는 상면도 및 단면도.

[0273] 도 18은 실시형태의 반도체 장치를 설명하는 단면도.

[0274] 도 19는 실시형태의 반도체 장치의 화소 등가 회로를 설명하는 도면.

[0275] 도 20a 내지 도 20c는 실시형태의 반도체 장치를 설명하는 도면.

[0276] 도 21a 및 도 21b는 실시형태의 반도체 장치를 설명하는 상면도 및 단면도.

[0277] 도 22a 및 도 22b는 전자 페이퍼의 사용형태의 예를 설명하는 도면.

[0278] 도 23은 전자 서적의 일례를 도시하는 외관도.

[0279] 도 24a 및 도 24b는 텔레비전 장치 및 디지털 포토 프레임의 예를 도시하는 외관도.

[0280] 도 25a 및 도 25b는 유기기(遊技機)의 예를 도시하는 외관도.

[0281] 도 26은 휴대 전화기의 일례를 도시하는 외관도.

[0282] <도면의 주요 부분에 대한 부호의 설명>

[0283] 13: 주사선 107: 충간 절연막

[0284] 113: 산화물 반도체층 114a: 산화물 반도체층

[0285] 114b: 산화물 반도체층 115a: 도전층


[0286] 115b: 도전층 117a: 배선층

[0287] 117b: 배선층 128: 콘택트 홀


[0288] 170a: 비선형 소자

도면


도면1




도면2




도면3



도면4




(a)




(b)


도면5





도면6




도면7




도면8



도면9




도면10




도면11


(a)




(b)




도면12




도면13




도면14




도면15




도면16




도면17




도면18




도면19



도면20




도면21




도면22


(a)



(b)




도면23




도면24

(a)




(b)




도면25

(a)



(b)



도면26

