| (19) | 日本国特許 | キ庁(JP) |
|------|-------|--------|
|------|-------|--------|

# (12)特許公報(B2)

(11)特許番号

### 特許第6566512号

| (45)発行日            | 令和1年         | 8月28日(2019.8.) | 28)               |          | (24)登録日     | 令和1年8月        | <b>(P6566512)</b><br>引9日 (2019.8.9) |
|--------------------|--------------|----------------|-------------------|----------|-------------|---------------|-------------------------------------|
| (51) Int.Cl.       |              |                | FI                |          |             |               |                                     |
| HO1L               | 29/78        | (2006.01)      | HO1L              | 29/78    | 653C        |               |                                     |
| HO1L               | 29/739       | (2006.01)      | HO1L              | 29/78    | 655A        |               |                                     |
| HO1L               | 21/28        | (2006.01)      | HO1L              | 29/78    | 652F        |               |                                     |
|                    |              |                | HO1L              | 29/78    | 652M        |               |                                     |
|                    |              |                | HO1L              | 29/78    | 652J        |               |                                     |
|                    |              |                |                   |          | 請求項の数 38    | (全 27 頁)      | 最終頁に続く                              |
| (21) 出願番号          | <del>]</del> | 特願2015-81869   | (P2015-81869)     | (73)特許権  | 者 000116024 |               |                                     |
| (22) 出願日           |              | 平成27年4月13日     | (2015. 4. 13)     |          | ローム株式会社     | Ł             |                                     |
| (65) 公開番号          | }            | 特開2015-213163  | 8 (P2015-213163A) |          | 京都府京都市右     | 京区西院溝峰        | 崎町21番地                              |
| (43) 公開日           |              | 平成27年11月26     | ∃ (2015.11.26)    | (74) 代理人 | 100087701   |               |                                     |
| 審査請求               | マロ           | 平成30年3月16日     | (2018.3.16)       |          | 弁理士 稲岡      | 耕作            |                                     |
| (31) 優先権主          | E張番号         | 特願2014-83755   | (P2014-83755)     | (74)代理人  | 100101328   |               |                                     |
| (32) 優先日           |              | 平成26年4月15日     | (2014. 4. 15)     |          | 弁理士 川崎      | 実夫            |                                     |
| (33) 優先権主          | ∃張国・均        | 也域又は機関         |                   | (74)代理人  | 100149766   |               |                                     |
|                    |              | 日本国(JP)        |                   |          | 弁理士 京村      | 順二            |                                     |
| (31) 優先権主          | E張番号         | 特願2014-83756   | (P2014-83756)     | (72)発明者  | 日笠 旭紘       |               |                                     |
| (32) 優先日           |              | 平成26年4月15日     | (2014. 4. 15)     |          | 京都市右京区西     | <b>師院溝崎町2</b> | 1番地 ローム                             |
| (33) 優先権主張国・地域又は機関 |              |                | 株式会社内             |          |             |               |                                     |
|                    |              | 日本国(JP)        |                   |          |             |               |                                     |
|                    |              |                |                   | 審査官      | 恩田 和彦       |               |                                     |
|                    |              |                |                   |          |             | ł             | 最終頁に続く                              |

(54) 【発明の名称】半導体装置および半導体装置の製造方法

(57)【特許請求の範囲】

#### 【請求項1】

第1導電型の半導体層と、

前記半導体層の表面部に配置された第2導電型のベース領域と、

前記半導体層の表面から前記ベース領域の底部を超えて延びる複数のトレンチであって 、それぞれの間にアクティブ領域を定義するトレンチと、

前記アクティブ領域に選択的に配置され、下部で前記ベース領域に接続された第2導電 型のベースコンタクト領域と、

前記アクティブ領域に配置された第1導電型の複数のエミッタ領域であって、それぞれ が隣り合う前記トレンチをつなぐエミッタ領域と、

前記トレンチに埋め込まれたゲート電極と、

前記ゲート電極上で前記トレンチに埋め込まれ、前記半導体層の表面と同じか当該表面 よりも低い高さ位置に上面を有する埋め込み絶縁膜と、

前記アクティブ領域および前記埋め込み絶縁膜を覆っており、前記ベース領域および前 記エミッタ領域に電気的に接続されたエミッタ電極とを含み、

前記ベースコンタクト領域が、前記埋め込み絶縁膜よりも浅く形成され、

前記エミッタ電極が、平坦電極である、請求項1に記載の半導体装置。

【請求項3】

前記エミッタ領域が、前記埋め込み絶縁膜よりも深く形成されている、半導体装置。 【請求項2】

前記ベースコンタクト領域が、前記エミッタ領域よりも浅く形成されている、請求項<u>1</u> または2に記載の半導体装置。

【請求項4】

前記ベースコンタクト領域は、前記アクティブ領域の前記エミッタ領域を除く全領域に 形成されている、請求項<u>1~3</u>のいずれか一項に記載の半導体装置。

【請求項5】

前記トレンチは、ストライプ状に形成され、

前記エミッタ領域は、当該ストライプ状のトレンチに垂直に交わるストライプ状に形成 されている、請求項1~4のいずれか一項に記載の半導体装置。

【請求項6】

10

隣り合う前記トレンチの間隔は、1μm以下である、請求項<u>1~5</u>のいずれか一項に記 載の半導体装置。

【請求項7】

隣り合う前記エミッタ領域の間隔は、3.5μm~10μmである、請求項<u>6</u>に記載の 半導体装置。

【請求項8】

第1導電型の半導体層と、

前記半導体層の表面部に配置された第2導電型のベース領域と、

前記半導体層の表面から前記ベース領域の底部を超えて延びる複数のトレンチであって

、それぞれの間にアクティブ領域を定義するトレンチと、

20

30

40

- <u>前記アクティブ領域に配置された第1導電型の複数のエミッタ領域であって、それぞれ</u> が隣り合う前記トレンチをつなぐエミッタ領域と、
- 前記トレンチに埋め込まれたゲート電極と、

<u>前記ゲート電極上で前記トレンチに埋め込まれ、前記半導体層の表面と同じか当該表面</u> よりも低い高さ位置に上面を有する埋め込み絶縁膜と、

<u>前記アクティブ領域および前記埋め込み絶縁膜を覆っており、前記ベース領域および前</u> 記エミッタ領域に電気的に接続されたエミッタ電極とを含み、

隣り合う前記トレンチの間隔は、1μm以下であり、

隣り合う前記エミッタ領域の間隔は、3.5μm~10μmである、半導体装置。

【請求項9】

前記エミッタ電極が、平坦電極である、請求項8に記載の半導体装置。

【請求項10】

<u>前記アクティブ領域に選択的に配置され、下部で前記ベース領域に接続された第2</u>導電型のベースコンタクト領域を含む、請求項8または9に記載の半導体装置。

【請求項11】

前記ベースコンタクト領域が、前記エミッタ領域よりも浅く形成されている、請求項1 0に記載の半導体装置。

【請求項12】

<u>前記ベースコンタクト領域は、前記アクティブ領域の前記エミッタ領域を除く全領域に</u> 形成されている、請求項10または11に記載の半導体装置。

【請求項13】

前記トレンチは、ストライプ状に形成され、

<u>前記エミッタ領域は、当該ストライプ状のトレンチに垂直に交わるストライプ状に形成</u> されている、請求項8~12のいずれか一項に記載の半導体装置。

【請求項14】

前記埋め込み絶縁膜は、SiO<sub>2</sub>からなる、請求項<u>1~13</u>のいずれか一項に記載の半 導体装置。

【請求項15】

前記ゲート電極は、ポリシリコンからなる、請求項<u>1~14</u>のいずれか一項に記載の半 導体装置。

【請求項16】

前記半導体層は、Siからなる、請求項1~15のいずれか一項に記載の半導体装置。 【請求項17】

前記エミッタ電極は、A1-Si-Cu系合金からなる、請求項1~16のいずれかー 項に記載の半導体装置。

【請求項18】

前記エミッタ電極と前記半導体層との間に配置されたTi/TiN/Ti積層構造を有 するバリア層をさらに含む、請求項17に記載の半導体装置。

【請求項19】

第1導電型の半導体層の表面部に、第2導電型のベース領域を形成する工程と、

それぞれの間にアクティブ領域を定義するように、前記半導体層の表面から前記ベース 領域の底部を超えて延びる複数のトレンチを形成する工程と、

前記トレンチをゲート電極で埋め戻す工程と、

前記ゲート電極を上部から選択的に除去することによって、前記ゲート電極上に前記ト レンチの側面で定義されたスペースを形成する工程と、

前記スペースに、前記半導体層の表面と同じか当該表面よりも低い高さ位置に上面を有 する埋め込み絶縁膜を埋め込む工程と、

それぞれが隣り合う前記トレンチをつなぐように、かつ前記埋め込み絶縁膜よりも深く なるように、前記アクティブ領域に第1導電型の複数のエミッタ領域を形成する工程と、

前記埋め込み絶縁膜よりも浅くなるように、かつ下部で前記ベース領域に接続されるよ うに、前記アクティブ領域に第2導電型のベースコンタクト領域を形成する工程と、

20

10

前記アクティブ領域および前記埋め込み絶縁膜を覆うようにエミッタ電極を形成するエ 程とを含む、半導体装置の製造方法。

【請求項20】

前記埋め込み絶縁膜を埋め込む工程は、

前記半導体層の表面を覆うように絶縁材料を堆積させる工程と、

前記半導体層の表面が露出するまで前記絶縁材料をエッチバックすることによって、前 記埋め込み絶縁膜を形成する工程とを含む、請求項19に記載の半導体装置の製造方法。

【請求項21】

30 前記絶縁材料を堆積させる工程は、TEOS原料を用いたCVD法によってSiO,を 堆積させる工程を含む、請求項20に記載の半導体装置の製造方法。

【請求項22】

第1導電型の半導体層と、

前記半導体層の表面部に配置された第2導電型のベース領域と、

前記半導体層の表面から前記ベース領域の底部を超えて延びる複数のトレンチと、

前記トレンチに埋め込まれたゲート電極と、

前記ゲート電極上で前記半導体層の表面を超えて突出し、前記トレンチの側面と連続す る側面を有する絶縁膜と、

前記半導体層と前記絶縁膜との間の段差によって形成され、底部に前記半導体層からな るアクティブ領域が定義された掘り込み構造と、

40

前記アクティブ領域に選択的に配置され、前記トレンチに沿って複数形成された第1導 電型のエミッタ領域と、

前記アクティブ領域および前記絶縁膜を覆っており、前記ベース領域および前記エミッ 夕領域に電気的に接続されたエミッタ電極とを含み、

隣り合う前記トレンチの間隔は、1µm以下であり、

隣り合う前記エミッタ領域の間隔は、3.5µm~10µmである、半導体装置。

【請求項23】

前記掘り込み構造は、隣り合う前記トレンチの間の半導体領域の全域に広がっている、 請求項22に記載の半導体装置。

【請求項24】

前記エミッタ領域は、隣り合う前記トレンチをつなぐように形成されている、請求項2

前記アクティブ領域に選択的に配置され、下部で前記ベース領域に接続された第2導電

2または23に記載の半導体装置。

【請求項25】

型のベースコンタクト領域を含む、請求項22~24のいずれか一項に記載の半導体装置 【請求項26】 前記ベースコンタクト領域が、前記エミッタ領域と同じ深さで形成されている、請求項 25に記載の半導体装置。 【請求項27】 前記ベースコンタクト領域は、前記アクティブ領域の前記エミッタ領域を除く全領域に 形成されている、請求項25または26に記載の半導体装置。 【請求項28】 前記トレンチは、ストライプ状に形成され、 前記エミッタ領域は、当該ストライプ状のトレンチに垂直に交わるストライプ状に形成 されている、請求項22~27のいずれか一項に記載の半導体装置。 【請求項29】 前記絶縁膜は、SiOっからなる、請求項22~28のいずれか一項に記載の半導体装 置。 【請求項30】 前記ゲート電極は、ポリシリコンからなる、請求項22~29のいずれか一項に記載の 半導体装置。 【請求項31】 前記半導体層は、Siからなる、請求項22~30のいずれか一項に記載の半導体装置 【請求項32】 前記エミッタ電極は、A1-Si-Cu系合金からなる、請求項22~31のいずれか 一項に記載の半導体装置。 【請求項33】 前記エミッタ電極と前記半導体層との間に配置されたTi/TiN/Ti積層構造を有 するバリア層をさらに含む、請求項32に記載の半導体装置。 【請求項34】 第1導電型の半導体層の表面部に、第2導電型のベース領域を形成する工程と、 前記半導体層の表面から前記ベース領域の底部を超えて延び、互いに1μm以下の間隔 を空けて配列された複数のトレンチを形成する工程と、 前記トレンチをゲート電極で埋め戻す工程と、 前記ゲート電極を上部から選択的に除去することによって、前記ゲート電極上に前記ト レンチの側面で定義されたスペースを形成する工程と、 前記スペースに、前記半導体層の表面と同じか当該表面よりも低い高さ位置に上面を有 する絶縁膜を埋め込む工程と、 前記半導体層を表面から前記絶縁膜に対して自己整合的に除去することによって、底部 に前記半導体層からなるアクティブ領域が定義された掘り込み構造を形成し、かつ前記絶 縁膜を、前記トレンチの側面と連続する側面を有するように、前記ゲート電極上で前記半 導体層の表面を超えて突出させる工程と、 前記掘り込み構造に第1導電型の不純物を選択的に注入し、拡散させることによって、 前記アクティブ領域にエミッタ領域を形成する工程と、 前記アクティブ領域および前記絶縁膜を覆うように、前記ベース領域および前記エミッ タ領域に電気的に接続されるエミッタ電極を形成する工程とを含み、 前記エミッタ領域は、前記トレンチに沿って複数形成され、かつ互いに3.5µm~1 0µmの間隔を空けて形成される、半導体装置の製造方法。

10

20

30

40

【請求項35】

前記絶縁膜を埋め込む工程は、

前記半導体層の表面を覆うように絶縁材料を堆積させる工程と、

前記半導体層の表面が露出するまで前記絶縁材料をエッチバックすることによって、前 記絶縁膜を形成する工程とを含む、請求項34に記載の半導体装置の製造方法。

【請求項36】

前記絶縁材料を堆積させる工程は、TEOS原料を用いたCVD法によってSiO<sub>2</sub>を 堆積させる工程を含む、請求項35に記載の半導体装置の製造方法。

【請求項37】

第1導電型の半導体層と 前記半導体層に形成されたゲートトレンチおよびエミッタト <sup>10</sup> レンチと、

前記ゲートトレンチに埋め込まれたゲート電極と、

前記エミッタトレンチに埋め込まれた埋め込み電極と、

前記ゲートトレンチと前記エミッタトレンチとの間において前記半導体層の表面部に形 成された第2導電型のベース領域と、

前記ベース領域の表面部に形成された第1導電型のエミッタ領域と、

前記ゲート電極上で前記ゲートトレンチに埋め込まれ、前記半導体層の表面と同じか当 該表面よりも低い高さ位置に上面を有する第1埋め込み絶縁膜と、

前記埋め込み電極上で前記エミッタトレンチに埋め込まれ、前記半導体層の表面と同じ か当該表面よりも低い高さ位置に上面を有する第2埋め込み絶縁膜と、

前記第1および第2埋め込み絶縁膜を覆っており、前記ベース領域および前記エミッタ 領域に電気的に接続されたエミッタ電極とを含む、半導体装置。

【請求項38】

前記エミッタトレンチが複数形成されており、

前記複数のエミッタトレンチの間に形成された第2導電型のフローティング領域を含む 、請求項37に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、トレンチゲート型IGBTを備える半導体装置およびその製造方法に関する 30

【背景技術】

[0002]

ー般的なトレンチゲート型IGBTを開示する文献として、たとえば、特許文献1が公 知である。

【先行技術文献】

【特許文献】

[0003]

【特許文献1】特許第4785334号公報

【発明の概要】

【発明が解決しようとする課題】

[0004]

特許文献1のIGBTの構造では、トレンチ内部のゲート電極とエミッタ電極とが、S i表面上の層間絶縁膜によって絶縁されている。層間絶縁膜には、隣り合うトレンチの間 のSi表面を露出させるコンタクトホールが形成されている。エミッタ電極は、当該コン タクトホールを介してSi表面に接続されている。

このような構造では、ゲート電極とエミッタ電極との短絡を防止するために、マスクの 位置ずれおよび寸法ばらつき等を考慮したマージン(たとえば、0.35µm~0.5µ m)を含めてコンタクトホールの位置・大きさをデザインしなければならない。この制約 が、隣り合うトレンチの間隔を制限し、デバイスの微細化を困難にしている。 20

[0005]

本発明の目的は、エミッタ領域へのコンタクトを形成する際のデザインマージンが必要 なく、デバイスの微細化を図ることができる半導体装置およびその製造方法を提供するこ とである。

【課題を解決するための手段】

【0006】

本発明の一実施形態は、第1導電型の半導体層と、前記半導体層の表面部に配置された 第2導電型のベース領域と、前記半導体層の表面から前記ベース領域の底部を超えて延び る複数のトレンチであって、それぞれの間にアクティブ領域を定義するトレンチと、前記 アクティブ領域に配置された第1導電型の複数のエミッタ領域であって、それぞれが隣り 合う前記トレンチをつなぐエミッタ領域と、前記トレンチに埋め込まれたゲート電極と、 前記ゲート電極上で前記トレンチに埋め込まれ、前記半導体層の表面と同じか当該表面よ りも低い高さ位置に上面を有する埋め込み絶縁膜と、前記アクティブ領域および前記埋め 込み絶縁膜を覆っており、前記ベース領域および前記エミッタ領域に電気的に接続された エミッタ電極とを含む、半導体装置を提供する。

【 0 0 0 7 】

この構成によれば、ゲート電極とエミッタ電極とを埋め込み絶縁膜で絶縁できるので、 隣り合うトレンチ間のアクティブ領域の半導体表面全体を、エミッタコンタクト領域とし て使用することができる。そのため、エミッタ領域へのコンタクトを形成する際に、マス クの位置ずれおよび寸法ばらつき等を考慮したデザインマージンが必要ない。さらに、エ ミッタ領域の構造が、隣り合うトレンチをつなぐ橋掛け構造であるため、前記同様のデザ インマージンを必要としない。その結果、前記デザインマージンを削減したデバイスの微 細化を達成することができる。

20

30

10

[0008]

そして、微細化によるアクティブ領域の幅の縮小化によって、半導体層でのホール密度 を高めてオン電圧を低減することができる。そのため、比較的低いオン電圧を確保したま ま、ベース領域に対するエミッタ領域の面積比(エミッタ領域の配置率)を調節すること によって、短絡耐量値を容易に制御することができる。その結果、オン電圧と短絡耐量の トレードオフの関係を改善することができる。

【0009】

本発明の一実施形態では、前記エミッタ電極が、平坦電極であってもよい。

この構成によれば、エミッタ電極にボンディングワイヤ等の配線材を接合するときの接 合強度を向上させることができる。

本発明の一実施形態は、前記アクティブ領域に選択的に配置され、下部で前記ベース領 域に接続された第2導電型のベースコンタクト領域を含んでいてもよい。

【0010】

前記ベースコンタクト領域は、前記エミッタ領域よりも浅く形成されていてもよい。 前記ベースコンタクト領域が、前記埋め込み絶縁膜よりも浅く形成され、前記エミッタ 領域が、前記埋め込み絶縁膜よりも深く形成されていてもよい。

前記ベースコンタクト領域は、前記アクティブ領域の前記エミッタ領域を除く全領域に <sup>40</sup> 形成されていてもよい。

【0011】

前記トレンチは、ストライプ状に形成され、前記エミッタ領域は、当該ストライプ状の トレンチに垂直に交わるストライプ状に形成されていてもよい。

隣り合う前記トレンチの間隔は、1μm以下であってもよい。

隣り合う前記エミッタ領域の間隔は、3.5μm~10μmであってもよい。

前記埋め込み絶縁膜は、SiO<sub>2</sub>からなっていてもよいし、前記ゲート電極は、ポリシ リコンからなっていてもよい。また、前記半導体層は、Siからなっていてもよいし、前 記エミッタ電極は、Al-Si-Cu系合金からなっていてもよい。

[0012]

本発明の一実施形態は、前記エミッタ電極と前記半導体層との間に配置されたTi/T iN/Ti積層構造を有するバリア層をさらに含んでいてもよい。

本発明の一実施形態は、第1導電型の半導体層の表面部に、第2導電型のベース領域を 形成する工程と、それぞれの間にアクティブ領域を定義するように、前記半導体層の表面 から前記ベース領域の底部を超えて延びる複数のトレンチを形成する工程と、前記トレン チをゲート電極で埋め戻す工程と、前記ゲート電極を上部から選択的に除去することによ って、前記ゲート電極上に前記トレンチの側面で定義されたスペースを形成する工程と、 前記スペースに、前記半導体層の表面と同じか当該表面よりも低い高さ位置に上面を有す る埋め込み絶縁膜を埋め込む工程と、それぞれが隣り合う前記トレンチをつなぐように、 前記アクティブ領域に第1導電型の複数のエミッタ領域を形成する工程と、前記アクティ ブ領域および前記埋め込み絶縁膜を覆うようにエミッタ電極を形成する工程とを含む、半 導体装置の製造方法を提供する。

10

【0013】

この方法によって、前述の半導体装置を製造することができる。

前記埋め込み絶縁膜を埋め込む工程は、前記半導体層の表面を覆うように絶縁材料を堆 積させる工程と、前記半導体層の表面が露出するまで前記絶縁材料をエッチバックするこ とによって、前記埋め込み絶縁膜を形成する工程とを含んでいてもよい。

前記絶縁材料を堆積させる工程は、TEOS原料を用いたCVD法によってSiO<sub>2</sub>を 堆積させる工程を含んでいてもよい。

[0014]

本発明の一実施形態は、第1導電型の半導体層と、前記半導体層の表面部に配置された 第2導電型のベース領域と、前記半導体層の表面から前記ベース領域の底部を超えて延び る複数のトレンチと、前記トレンチに埋め込まれたゲート電極と、前記ゲート電極上で前 記半導体層の表面を超えて突出し、前記トレンチの側面と連続する側面を有する絶縁膜と 、前記半導体層と前記絶縁膜との間の段差によって形成され、底部に前記半導体層からな るアクティブ領域が定義された掘り込み構造と、前記アクティブ領域に選択的に配置され

た第1導電型のエミッタ領域と、前記アクティブ領域および前記絶縁膜を覆っており、前 記ベース領域および前記エミッタ領域に電気的に接続されたエミッタ電極とを含む、半導 体装置を提供する。

【0015】

この構成によれば、ゲート電極とエミッタ電極とを、トレンチの側面と連続する側面を 有する絶縁膜で絶縁できるので、隣り合うトレンチ間のアクティブ領域の半導体表面全体 を、エミッタコンタクト領域として使用することができる。そのため、エミッタ領域への コンタクトを形成する際に、マスクの位置ずれおよび寸法ばらつき等を考慮したデザイン マージンが必要ない。その結果、前記デザインマージンを削減したデバイスの微細化を達 成することができる。

[0016]

そして、微細化によるアクティブ領域の幅の縮小化によって、半導体層でのホール密度 を高めてオン電圧を低減することができる。そのため、比較的低いオン電圧を確保したま ま、ベース領域に対するエミッタ領域の面積比(エミッタ領域の配置率)を調節すること によって、短絡耐量値を容易に制御することができる。その結果、オン電圧と短絡耐量の トレードオフの関係を改善することができる。

【0017】

さらに、掘り込み構造が形成されているので、アクティブ領域における半導体表面から ゲート電極の頂部までの距離を短くすることができる。そのため、この構造が形成されて いない場合に比べてエミッタ領域を浅く形成しても、エミッタ領域をゲート電極に確実に 対向させることができる。エミッタ領域が浅くてよいので、エミッタ領域を形成する際の 不純物の拡散時間を短縮でき、半導体層の表面に沿う面内方向への不純物の横広がりを抑 制することができる。これにより、エミッタ領域パターンの口スの低減による微細化を達 成できると共に、ベース領域の半導体表面からの深さ(ベース長)を短くできることによ

20

る高性能化を実現することができる。

【0018】

前記掘り込み構造は、隣り合う前記トレンチの間の半導体領域の全域に広がっていてもよい。

前記エミッタ領域は、隣り合う前記トレンチをつなぐように形成されていてもよい。 この構成によれば、エミッタ領域の構造が、隣り合うトレンチをつなぐ橋掛け構造であ るため、前記同様のデザインマージンを必要としない。その結果、前記デザインマージン を削減したデバイスの微細化をより良好に達成することができる。

[0019]

本発明の一実施形態は、前記アクティブ領域に選択的に配置され、下部で前記ベース領 <sup>10</sup> 域に接続された第2導電型のベースコンタクト領域を含んでいてもよい。

前記ベースコンタクト領域は、前記エミッタ領域と同じ深さで形成されていてもよい。 前記ベースコンタクト領域は、前記アクティブ領域の前記エミッタ領域を除く全領域に 形成されていてもよい。

[0020]

前記トレンチは、ストライプ状に形成され、前記エミッタ領域は、当該ストライプ状の トレンチに垂直に交わるストライプ状に形成されていてもよい。

隣り合う前記トレンチの間隔は、1μm以下であってもよい。

前記エミッタ領域は、前記トレンチに沿って複数形成されており、隣り合う前記エミッ タ領域の間隔は、3.5µm~10µmであってもよい。

[0021]

前記絶縁膜は、SiO<sub>2</sub>からなっていてもよいし、前記ゲート電極は、ポリシリコンからなっていてもよい。また、前記半導体層は、Siからなっていてもよいし、前記エミッタ電極は、Al-Si-Cu系合金からなっていてもよい。

本発明の半導体装置は、前記エミッタ電極と前記半導体層との間に配置されたTi/T iN/Ti積層構造を有するバリア層をさらに含んでいてもよい。

【0022】

本発明の一実施形態は、第1導電型の半導体層の表面部に、第2導電型のベース領域を 形成する工程と、前記半導体層の表面から前記ベース領域の底部を超えて延びる複数のト レンチを形成する工程と、前記トレンチをゲート電極で埋め戻す工程と、前記ゲート電極 を上部から選択的に除去することによって、前記ゲート電極上に前記トレンチの側面で定 義されたスペースを形成する工程と、前記スペースに、前記半導体層の表面と同じか当該 表面よりも低い高さ位置に上面を有する絶縁膜を埋め込む工程と、前記半導体層を表面か ら前記絶縁膜に対して自己整合的に除去することによって、底部に前記半導体層からなる アクティブ領域が定義された掘り込み構造を形成する工程と、前記掘り込み構造に第1導 電型の不純物を選択的に注入し、拡散させることによって、前記アクティブ領域にエミッ 夕領域を形成する工程と、前記アクティブ領域および前記絶縁膜を覆うようにエミッタ電 極を形成する工程とを含む、半導体装置の製造方法を提供する。

【0023】

この方法によって、前述の半導体装置を製造することができる。

前記絶縁膜を埋め込む工程は、前記半導体層の表面を覆うように絶縁材料を堆積させる 工程と、前記半導体層の表面が露出するまで前記絶縁材料をエッチバックすることによっ て、前記絶縁膜を形成する工程とを含んでいてもよい。

前記絶縁材料を堆積させる工程は、TEOS原料を用いたCVD法によってSiO<sub>2</sub>を 堆積させる工程を含んでいてもよい。

【0024】

本発明の一実施形態は、第1導電型の半導体層と、前記半導体層に形成されたゲートトレンチおよびエミッタトレンチと、前記ゲートトレンチに埋め込まれたゲート電極と、前 記エミッタトレンチに埋め込まれた埋め込み電極と、前記ゲートトレンチと前記エミッタトレンチとの間において前記半導体層の表面部に形成された第2導電型のベース領域と、 20

30

前記ベース領域の表面部に形成された第1導電型のエミッタ領域と、前記ゲート電極上で 前記ゲートトレンチに埋め込まれ、前記半導体層の表面と同じか当該表面よりも低い高さ 位置に上面を有する第1埋め込み絶縁膜と、前記埋め込み電極上で前記エミッタトレンチ に埋め込まれ、前記半導体層の表面と同じか当該表面よりも低い高さ位置に上面を有する 第2埋め込み絶縁膜と、前記第1および第2埋め込み絶縁膜を覆っており、前記ベース領 域および前記エミッタ領域に電気的に接続されたエミッタ電極とを含む、半導体装置を提 供する。

## 【0025】

本発明の一実施形態では、前記エミッタトレンチが複数形成されており、前記複数のエ ミッタトレンチの間に形成された第2導電型のフローティング領域を含んでいてもよい。 <sup>10</sup> 【図面の簡単な説明】

[0026]

【図1】図1は、本発明の一実施形態に係る半導体装置の模式的な平面図である。 【図2】図2は、本発明の一実施形態に係る半導体装置の模式的な断面図であって、図1 の切断線A-Aで前記半導体装置を切断したときの断面に対応している。 【図3】図3は、本発明の一実施形態に係る半導体装置の模式的な断面図であって、図1 の切断線 B-Bで前記半導体装置を切断したときの断面に対応している。 【図4】図4は、前記半導体装置が組み込まれたインバータ回路図である。 【図5A】図5Aは、前記半導体装置の製造工程の一部を示す図である。 20 【図 5 B】図 5 Bは、図 5 Aの次の工程を示す図である。 【図5C】図5Cは、図5Bの次の工程を示す図である。 【図5D】図5Dは、図5Cの次の工程を示す図である。 【図5E】図5Eは、図5Dの次の工程を示す図である。 【図5F】図5Fは、図5Eの次の工程を示す図である。 【図5G】図5Gは、図5Fの次の工程を示す図である。 【図5H】図5Hは、図5Gの次の工程を示す図である。 【図5I】図5Iは、図5Hの次の工程を示す図である。 【図5」】図5」は、図5Iの次の工程を示す図である。 【図5K】図5Kは、図5Jの次の工程を示す図である。 30 【図5L】図5Lは、図5Kの次の工程を示す図である。 【図6】図6は、Si表面からの深さとホール密度との関係を示すシミュレーションデー タである。 【図7】図7は、コレクタ - エミッタ電圧(VCE)とコレクタ電流(IC)との関係を 示すシミュレーションデータである。 【図8】図8は、本発明の一実施形態に係る半導体装置の模式的な断面図である。 【図9】図9は、本発明の一実施形態に係る半導体装置の模式的な断面図であって、図1 の切断線A-Aで前記半導体装置を切断したときの断面に対応している。 【図10】図10は、本発明の一実施形態に係る半導体装置の模式的な断面図であって、 図1の切断線B-Bで前記半導体装置を切断したときの断面に対応している。 40 【図11】図11は、本発明の一実施形態に係る半導体装置の模式的な断面図であって、 図1の切断線C-Cで前記半導体装置を切断したときの断面に対応している。 【図12A】図12Aは、図9~図11の半導体装置の製造工程の一部を示す図である。 【図12B】図12Bは、図12Aの次の工程を示す図である。 【図12C】図12Cは、図12Bの次の工程を示す図である。 【図12D】図12Dは、図12Cの次の工程を示す図である。 【図12E】図12Eは、図12Dの次の工程を示す図である。 【図12F】図12Fは、図12Eの次の工程を示す図である。 【発明を実施するための形態】 [0027]50 以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。

図1は、本発明の一実施形態に係る半導体装置1,51の模式的な平面図である。図2 および図3は、半導体装置1の模式的な断面図であって、それぞれ、図1の切断線A-A およびB-Bで半導体装置1を切断したときの断面に対応している。なお、図1は、平面 図であるが、明瞭化のために幾つかの構成要素にハッチングを付している。 【0028】

(10)

半導体装置1は、トレンチゲート型IGBTを備えるデバイスであって、本発明の半導体層の一例としての半導体基板2を含む。半導体基板2は、たとえば、50µm~200 µmの厚さのn<sup>-</sup>型シリコン基板であってよい。

半導体基板2は、その裏面3から表面7へ向かって順に、p<sup>+</sup>型コレクタ領域4、n型 バッファ領域5およびn<sup>-</sup>型ドリフト領域6が積層された構造を有している。

【0029】

p<sup>+</sup>型コレクタ領域4のp型ドーパントとしては、たとえば、B(ホウ素)、A1(ア ルミニウム)等を使用できる(以下、p型不純物領域において同じ)。一方、n型バッフ ァ領域5およびn<sup>-</sup>型ドリフト領域6のn型ドーパントとしては、たとえば、N(窒素) 、P(リン)、As(ひ素)等を使用できる(以下、n型不純物領域において同じ)。

また、 p<sup>+</sup>型コレクタ領域4のドーパント濃度は、たとえば、 1 × 1 0<sup>1 5</sup> cm<sup>-3</sup>~ 2 × 1 0<sup>1 9</sup> cm<sup>-3</sup>である。一方、 n型バッファ領域5のドーパント濃度は、たとえば 、 1 × 1 0<sup>1 5</sup> cm<sup>-3</sup>~5 × 1 0<sup>1 7</sup> cm<sup>-3</sup>であり、 n<sup>-</sup>型ドリフト領域6のドーパ ント濃度は、たとえば、 1 × 1 0<sup>1 3</sup> cm<sup>-3</sup>~5 × 1 0<sup>1 4</sup> cm<sup>-3</sup>である。 【 0 0 3 0 】

n 型ドリフト領域 6 の表面部には、 p 型ベース領域 8 が形成され、さらに、表面 7 からp 型ベース領域 8 の底部を超えて延びる複数のゲートトレンチ 9 が形成されている。 p 型ベース領域 8 のドーパント濃度は、たとえば、1 × 1 0 <sup>1 6</sup> c m <sup>-3</sup> ~ 1 × 1 0 <sup>1 8</sup> c m <sup>-3</sup> である。また、 p 型ベース領域 8 の表面 7 からの深さは、たとえば、1 . 0 µ m ~ 4 . 0 µ m である。

[0031]

複数のゲートトレンチ9は、互いに平行なストライプ状に形成されている。これにより、隣り合うゲートトレンチ9間のp型ベース領域8は、ストライプ状に分割されている。 この分割されたストライプ状の半導体領域(Si結晶領域)が、アクティブ領域10とし て定義される。

図1に示すように、隣り合うゲートトレンチ9の間隔P<sub>1</sub>(ゲートトレンチ9の中心間の距離)は、たとえば、1µm以下である。また、ゲートトレンチ9の幅W<sub>1</sub>は、たとえば、0.6µm~3.0µmであり、アクティブ領域10の幅W<sub>2</sub>は、幅W<sub>1</sub>よりも狭く、たとえば、0.5µm~1.5µmである。

【0032】

ゲートトレンチ9には、ゲート絶縁膜11を介してゲート電極12が埋め込まれている 。ゲート絶縁膜11は、たとえばSiO<sub>2</sub>からなり、ゲート電極12は、たとえばポリシ リコンからなる。また、ゲート絶縁膜11の厚さは、たとえば、1100 ~1300 (この実施形態では、1200 )である。

ゲート電極12は、ゲートトレンチ9の深さ方向途中まで埋め込まれている。これによ 40 り、ゲートトレンチ9においてゲート電極12の上方には、ゲート電極12の上面および ゲートトレンチ9の両側面によって定義されたスペース13が形成されている。 【0033】

スペース13は、 p 型ベース領域 8 よりも浅く形成されており、たとえば、ゲートトレンチ9 の長手方向全域に亘って延びるシャロートレンチとなっている。スペース13の表面 7 からの深さは、たとえば、0.2 μ m ~0.5 μ m である。

スペース13には、埋め込み絶縁膜14が埋め込まれている。埋め込み絶縁膜14は、 たとえばSiO2からなる。埋め込み絶縁膜14は、アクティブ領域10の表面7と同じ か当該表面7よりも低い高さ位置に上面15を有している。上面15がアクティブ領域1 0の表面7よりも低い高さ位置の場合、その高低差は、後述する絶縁材料38のエッチバ

10

20

ックの際に、当該絶縁材料38が若干オーバーエッチングされることによって形成される 凹みによって生じるものである。したがって、半導体基板2の表面7は、半導体(Si) 表面と絶縁物(SiO<sub>2</sub>)表面とが互いに段差なく連続して平坦面となっているか、もし くは、半導体(Si)表面に対して絶縁物(SiO<sub>2</sub>)表面が若干凹むことで非常に浅い 凹部が形成された略平坦な面となっている。

【0034】

埋め込み絶縁膜14とゲート電極12との間には、絶縁薄膜16が介在されている。絶 縁薄膜16は、たとえばSiO2からなる。また、絶縁薄膜16は、ゲート絶縁膜11よ りも薄く、たとえば、150~250(この実施形態では、200)の厚さを有し ている。

アクティブ領域10において p型ベース領域8の表面部には、複数のn<sup>+</sup>型エミッタ領 域17が形成されている。各n<sup>+</sup>型エミッタ領域17は、隣り合うゲートトレンチ9をつ なぐように形成されている。n<sup>+</sup>型エミッタ領域17が隣り合うゲートトレンチ9をつな ぐとは、図1に示すように、各n<sup>+</sup>型エミッタ領域17が、一方のゲートトレンチ9から 他方のゲートトレンチ9に延びる過程で分断されていないことを意味している。 【0035】

また、複数のn<sup>+</sup>型エミッタ領域17は、ストライプ状のゲートトレンチ9に垂直に交わるストライプ状に配列されている。これにより、ゲートトレンチ9およびn<sup>+</sup>型エミッ タ領域17は、全体として、平面視格子状に形成されている。図1に示すように、隣り合うn<sup>+</sup>型エミッタ領域17の間隔P<sub>2</sub>(n<sup>+</sup>型エミッタ領域17の中心間の距離)は、たとえば、3.5µm~10µmである。各n<sup>+</sup>型エミッタ領域17の幅W<sub>3</sub>は、たとえば、0.35µm~1.0µmである。

20

10

[0036]

また、各n<sup>+</sup>型エミッタ領域17は、埋め込み絶縁膜14の底部よりも深く形成されて いて、ゲート絶縁膜11を介してゲート電極12に対向している。 n<sup>+</sup>型エミッタ領域1 7の表面7からの深さは、たとえば、0.6µm~0.8µmである。また、 n<sup>+</sup>型エミ ッタ領域17のドーパント濃度は、1×10<sup>19</sup> cm<sup>-3</sup>~5×10<sup>20</sup> cm<sup>-3</sup>である

【0037】

また、アクティブ領域10において p型ベース領域8の表面部には、複数の p<sup>+</sup>型ベー 30 スコンタクト領域18が形成されている。 p<sup>+</sup>型ベースコンタクト領域18は、アクティ ブ領域100 n<sup>+</sup>型エミッタ領域17を除く全領域に形成されている。つまり、アクティ ブ領域10において p型ベース領域8の表面部には、 n<sup>+</sup>型エミッタ領域17および p<sup>+</sup> 型ベースコンタクト領域18がゲートトレンチ9に沿って交互に配置されている。 p<sup>+</sup>型 ベースコンタクト領域18の幅W<sub>4</sub>は、幅W<sub>3</sub>よりも広く、たとえば、3µm~9µmで ある。このようなアクティブ領域10において、 p型ベース領域8に対する n<sup>+</sup>型エミッ 夕領域17の面積比(n<sup>+</sup>型エミッタ領域17の配置率)は、たとえば、20%以下であ り、好ましくは、10%~15%である。これにより、良好な短絡耐量を達成することが できる。

【0038】

また、各p<sup>+</sup>型ベースコンタクト領域18は、n<sup>+</sup>型エミッタ領域17および埋め込み 絶縁膜14の底部よりも浅く形成されている。p<sup>+</sup>型ベースコンタクト領域18の表面7 からの深さは、たとえば、0.2µm~0.8µmである。また、p<sup>+</sup>型ベースコンタク ト領域18のドーパント濃度は、たとえば、5×10<sup>18</sup> cm<sup>-3</sup>~1×10<sup>20</sup> cm<sup>-3</sup> <sup>3</sup>である。

【0039】

半導体基板2上には、エミッタ電極19が形成されている。エミッタ電極19は、たと えばA1-Si-Cu系合金からなる。エミッタ電極19は、その一方表面および他方表 面が表面7の半導体(Si)表面および絶縁物(SiO<sub>2</sub>)表面に沿うように、アクティ ブ領域10および埋め込み絶縁膜14を覆っている。前述のように表面7が(略)平坦面

50

となっていることから、エミッタ電極19は、この平坦性を引き継いだ平坦電極となって いる。そのため、エミッタ電極19にボンディングワイヤ等の配線材を接合するときの接 合強度を向上させることができる。

[0040]

つまり、図2および図3に示すように、エミッタ電極19では、アクティブ領域10に 接してn<sup>+</sup>型エミッタ領域17およびp<sup>+</sup>型ベースコンタクト領域18に接続されたコン タクト部分と、埋め込み絶縁膜14に接してゲート電極12に対向する非コンタクト部分 とが、互いに段差なく連続している。非コンタクト部とゲート電極12とは、埋め込み絶 縁膜14によって絶縁されている。

[0041]

10

また、半導体基板2とエミッタ電極19との間には、図2および図3に示すように、T i/TiN/Ti積層構造を有するバリア膜20が介在されていてもよい。

半導体基板 2 の裏面 3 には、コレクタ電極 2 1 が形成されている。コレクタ電極 2 1 は 、裏面 3 から順に積層された A 1 S i / T i / N i / A u 積層構造を有している。

そして、半導体装置1は、たとえば、図4に示すようなインバータ回路22に組み込んで使用することができる。図4は、半導体装置1が組み込まれたインバータ回路図である

【0042】

インバータ回路22は、負荷の一例としての三相モータ23に接続される三相インバー タ回路である。インバータ回路22は、直流電源24およびスイッチ部25を含む。 直流電源24は、この実施形態では、たとえば、700Vである。直流電源24には、 その高圧側に高圧側配線26が接続され、その低圧側に低圧側配線27が接続されている

20

30

【0043】

スイッチ部25は、三相モータ23のU相23U、V相23VおよびW相23Wのそれ ぞれの相に対応する3つのアーム28~30を備えている。

アーム28~30は、高圧側配線26と低圧側配線27との間に並列に接続されている。アーム28~30は、それぞれ高圧側のハイサイドトランジスタ(半導体装置1)31 H~33Hと、低圧側のローサイドトランジスタ(半導体装置1)31L~33Lとを備 えている。各トランジスタ31H~33Hおよび31L~33Lには、それぞれ回生ダイ オード34H~36Hおよび34L~36Lが、低圧側から高圧側に順方向電流が流れる ような向きで並列に接続されている。

[0044]

インバータ回路22では、各アーム28~30のハイサイドトランジスタ31H~33 Hおよびローサイドトランジスタ31L~33Lのオン/オフ制御を交互に切り替えるこ とによって、つまり、一方のトランジスタがスイッチオンで、他方のトランジスタがスイ ッチオフである状態を交互に切り替えることによって、三相モータ23に交流電流を流す ことができる。一方、両方のトランジスタをスイッチオフの状態にすることによって、三 相モータ23への通電を停止することができる。このようにして、三相モータ23のスイ ッチング動作を行う。

【0045】

図5A~図5Lは、半導体装置1の製造工程の一部を工程順に示す図である。図5A~ 図5Lにおいて、紙面左側の図が図2の断面に対応しており、紙面右側の図が図3の断面 に対応している。

半導体装置1を製造するには、図5Aに示すように、n<sup>-</sup>型の半導体基板2(n<sup>-</sup>型ド リフト領域6)の表面7に対してp型ドーパントがイオン注入(インプラ)され、その後 、半導体基板2がアニール処理される。これにより、p型ドーパントがドライブイン拡散 してp型ベース領域8が形成される。

【0046】

次に、図5Bに示すように、半導体基板2が選択的にエッチングされることによって、 50

(13)

ゲートトレンチ9が形成される。また、隣り合うゲートトレンチ9で挟まれた部分にアク ティブ領域10が形成される。

次に、図5Cに示すように、半導体基板2が熱酸化されることによって、ゲートトレンチ9の内面を含む表面全域にゲート絶縁膜11が形成される。

【0047】

次に、図5Dに示すように、たとえばLPCVD (Low Pressure Chemical Vapor Depo sition)法によって、ポリシリコン等の電極材料37が半導体基板2上に堆積される。電 極材料37の堆積は、ゲートトレンチ9を完全に埋め戻し、半導体基板2が電極材料37 で覆われるまで続けられる。

次に、図5Eに示すように、電極材料37がエッチバックされることによって、電極材 <sup>10</sup> 料37の不要部分が除去される。これにより、ゲートトレンチ9の深さ方向途中部まで埋 め込まれたゲート電極12が形成されると共に、ゲート電極12の上方にスペース13が 形成される。

[0048]

次に、図5Fに示すように、半導体基板2が熱酸化されることによって、ゲート絶縁膜 11で覆われていないゲート電極12の上面に絶縁薄膜16(熱酸化膜)が形成される。 次に、図5Gに示すように、TEOS原料を用いたCVD法によってSiO<sub>2</sub>からなる 絶縁材料38が半導体基板2上に堆積される。その後、絶縁材料38の表面を平坦化させ るため、半導体基板2をアニール処理してもよい。また、このアニール処理は、前述の図 5A(ドライブイン拡散)、図5C(ゲート熱酸化)および図5D(ポリシリコンデポ) 等の加熱工程を経て徐々に深くなったp型ベース領域8のこの時点での深さを確認した上 で、最終的な深さ調整をするために利用してもよい。

20

30

【0049】

次に、図5Hに示すように、絶縁材料38がエッチバックされることによって、絶縁材料38の不要部分が除去される。これにより、スペース13に埋め込まれた埋め込み絶縁 膜14が形成される。

次に、図5Iに示すように、半導体基板2の表面7に対してn型ドーパントがイオン注入(インプラ)され、その後、半導体基板2がアニール処理される。これにより、n型ド ーパントがドライブイン拡散してn<sup>+</sup>型エミッタ領域17が形成される。

【0050】

次に、図5Jに示すように、半導体基板2の表面7に対してp型ドーパントがイオン注入(インプラ)され、その後、半導体基板2がアニール処理される。これにより、p型ド ーパントがドライブイン拡散してp<sup>\*</sup>型ベースコンタクト領域18が形成される。

次に、半導体基板2上に、たとえばスパッタ法によって、Ti膜が堆積されアニール処理された後、同様の方法によってTiN膜、Ti膜およびAl-Si-Cu系合金膜が順に堆積される。そして、これらTi/TiN/Ti/Al-Si-Cu系合金をパターニングすることによって、図5Kに示すように、エミッタ電極19およびバリア膜20が同時に形成される。

[0051]

次に、必要に応じて半導体基板2を裏面3からの研削によって薄化させた後、図5 Lに 40 示すように、半導体基板2の裏面3に対して選択的にn型およびp型ドーパントがイオン 注入(インプラ)され、その後、半導体基板2がアニール処理(この実施形態では、レー ザアニール)される。これにより、n型およびp型ドーパントがドライブイン拡散してn 型バッファ領域5およびp<sup>+</sup>型コレクタ領域4が形成される。その後、たとえばスパッタ 法によって、AlSi膜、Ti膜、Ni膜およびAu膜が順に堆積される。これにより、 コレクタ電極21が形成される。

【0052】

以上のような工程を経て、図1~図3に示す半導体装置1が得られる。なお、図5A~ 図5Lでは半導体装置1の製造工程の一部を表したに過ぎず、当該製造工程は、図5A~ 図5Lで示されなかった工程を含んでいてもよい。 この半導体装置1によれば、図2および図3に示すように、ゲート電極12とエミッタ 電極19とを埋め込み絶縁膜14で絶縁できるので、隣り合うゲートトレンチ9間のアク ティブ領域10の半導体(Si)表面全体を、エミッタコンタクト領域として使用するこ とができる。そのため、n<sup>+</sup>型エミッタ領域17およびp<sup>+</sup>型ベースコンタクト領域18 の形成(図5Iおよび図5J)後、半導体基板2に層間絶縁膜等の絶縁膜を形成する工程 を経ずに、図5Kに示すように、エミッタ電極19の材料を直接堆積すればよい。 【0053】

したがって、n<sup>+</sup>型エミッタ領域17およびp<sup>+</sup>型ベースコンタクト領域18へのコン タクトを形成する際に、ゲートトレンチ9に直交する方向におけるマスクの位置ずれおよ び寸法ばらつき等を考慮したデザインマージンが必要ない。さらに、n<sup>+</sup>型エミッタ領域 17の構造が、図1に示すように、隣り合うゲートトレンチ9をつなぐ橋掛け構造である ため、その形成にあたり、前記同様のデザインマージンを必要としない。その結果、前記 デザインマージンを削減したデバイスの微細化を達成することができる。 【0054】

そして、微細化によるアクティブ領域10の幅W<sub>2</sub>の縮小化によって、p型ベース領域 8とn<sup>-</sup>型ドリフト領域6との界面付近でのホール密度を高めてオン電圧を低減すること ができる。ホール密度の向上効果およびオン電圧の低減効果は、それぞれ、図6および図 7によって証明することができる。

図6は、Si表面からの深さとホール密度との関係を示すシミュレーションデータである。図7は、コレクタ-エミッタ電圧(VCE)とコレクタ電流(IC)との関係を示す <sup>20</sup> シミュレーションデータである。

【0055】

図6および図7において、実施例の実線は、この実施形態に係る半導体装置1の結果を 示している。一方、参考例は、ゲート電極12とエミッタ電極19とを絶縁するための絶 縁膜として、埋め込み絶縁膜14に代えて表面7上の層間絶縁膜を採用し、コンタクトホ ール形成のためのデザインマージンを考慮してゲートトレンチ9の間隔P<sub>1</sub>を半導体装置 1よりも広げた、半導体装置の結果を示している。

[0056]

図6から、実施例のホール密度は、Si表面からの深さに関係なく、参考例よりも高い ことがわかる。また、図7から、実施例のオン電圧が参考例よりも低いことが明らかであ <sup>30</sup> る。

以上より、半導体装置1のようにゲートトレンチ9の間隔P<sub>1</sub>を狭めることによって、 ホール密度を向上できると共に、オン電圧を低減できることがわかった。その結果、前記 間隔P<sub>1</sub>を維持して比較的低いオン電圧を確保したまま、p型ベース領域8に対するn<sup>+</sup> 型エミッタ領域17の面積比(n<sup>+</sup>型エミッタ領域17の配置率)を調節することによっ て、短絡耐量値も容易に向上させることができる。つまり、半導体装置1によれば、オン 電圧と短絡耐量のトレードオフの関係を改善することができる。

[0057]

図8は、本発明の一実施形態に係る半導体装置50の模式的な断面図である。図8では、前述の半導体装置1と異なる構成要素について主に説明し、共通の構成要素については <sup>40</sup> 同じ符号を付して説明を省略する。

半導体装置51では、n<sup>-</sup>型ドリフト領域6を介してゲートトレンチ9に対向するよう にエミッタトレンチ44が形成されている。エミッタトレンチ44は、図8に示すように 、各ゲートトレンチ9を挟むように一対ずつ設けられていてもよい。図8では、ゲートト レンチ9および一対のエミッタトレンチ44を含むトレンチユニットが、ストライプ状に 複数形成されている。

【0058】

エミッタトレンチ44には、ゲートトレンチ9と同様に、絶縁膜45を介して埋め込み 電極46が配置されていてもよい。埋め込み電極46は、エミッタ電極19に電気的に接 続されていてもよい。絶縁膜45および埋め込み電極46は、それぞれ、ゲート絶縁膜1

1 およびゲート電極12と同じ工程で形成することができる。したがって、エミッタトレンチ44において埋め込み電極46の上方には、埋め込み電極46の上面およびエミッタトレンチ44の両側面によって定義されたスペース47が形成されていてもよい。 【0059】

(15)

スペース47には、SiO<sub>2</sub>等の絶縁材料からなる埋め込み絶縁膜48が埋め込まれて いてもよい。埋め込み絶縁膜48は、隣り合うエミッタトレンチ44を繋ぐ表面絶縁膜4 9と一体的に形成されていてもよい。埋め込み絶縁膜48および表面絶縁膜49は、埋め 込み絶縁膜14と同じ工程で形成することができる。たとえば、図5Gで絶縁材料38を 堆積した後、エミッタ電極19のコンタクトに必要な箇所を選択的にエッチングしてコン タクトホール53を形成し、コンタクトホール53以外の部分を表面絶縁膜49として残 せばよい。

[0060]

ゲートトレンチ9と一方のエミッタトレンチ44との間の p 型ベース領域 8 の表面部に n<sup>+</sup>型エミッタ領域17が形成され、ゲートトレンチ9と他方のエミッタトレンチ44と の間の p 型ベース領域8の表面部に p<sup>+</sup>型ベースコンタクト領域18が形成されている。 隣り合うエミッタトレンチ44間の n<sup>-</sup>型ドリフト領域6には、 p 型フローティング領 域52が形成されている。 p 型フローティング領域52は、表面絶縁膜49に対向してい る。 p 型フローティング領域52は、電気的にフローティング状態が保たれた半導体領域 であり、ゲートトレンチ9に隣り合うエミッタトレンチ44によって、ゲートトレンチ9 と分離されている。 p 型フローティング領域52は、 p 型ベース領域8よりも深い位置( たとえば、エミッタトレンチ44の底部を超える位置)まで延びていてもよい。これによ リ、スイッチングオフ動作時にエミッタトレンチ44に負荷するコレクタ・エミッタ電圧 を緩和することができる。そのため、急峻な電圧変化(d v / d t)に対してデバイスの 破壊を防止することができる。 p 型フローティング領域52のドーパント濃度は、たとえ ば、5×10<sup>15</sup> c m<sup>-3</sup>~1×10<sup>18</sup> c m<sup>-3</sup>である。

【0061】

隣り合うエミッタトレンチ44の間隔 P<sub>3</sub>は、たとえば、1.5μm以上であり、好ま しくは、3μm以下である。また、ゲートトレンチ9を挟んで対向する一対のエミッタト レンチ44の間隔 P<sub>4</sub>は、たとえば、3μm以下である。この間隔 P<sub>4</sub>は、たとえば、コ ンタクトホール53と同じサイズであってもよい。

以上、半導体装置50によれば、埋め込み絶縁膜14,48が形成されているので、前述の半導体装置1と同様に、デザインマージンを削減したデバイスの微細化を達成することができる。さらに、p型フローティング領域52によって高い短絡耐量を達成することもできる。つまり、デバイスの微細化と高性能化の両立を図ることができる。たとえば、微細化に関しては、コンタクトホール53を3µm程度に抑えることができる。

図9~図11は、本発明の一実施形態に係る半導体装置51の模式的な断面図であって、それぞれ、図1の切断線A-A、B-BおよびC-Cで半導体装置51を切断したときの断面に対応している。なお、図9~図11では、前述の半導体装置1と異なる構成要素について主に説明し、共通の構成要素については同じ符号を付して説明を省略する。

半導体装置51において、スペース13には、埋め込み絶縁膜14が埋め込まれている。埋め込み絶縁膜14は、たとえばSiO2からなる。埋め込み絶縁膜14は、アクティブ領域10の表面7を超えて突出し、ゲートトレンチ9の側面39と連続する側面40を有している。つまり、ゲートトレンチ9の側面39と埋め込み絶縁膜14の側面40とが、ゲートトレンチ9の深さ方向に沿って互いに段差なく連続している。なお、この「段差なく連続する」は、ゲート絶縁膜11のような薄膜の厚さによって形成される微小な段差は無視するものとする。

【0063】

また、埋め込み絶縁膜14が表面7を超えて突出しているため、半導体基板2上には、 半導体基板2の表面7と埋め込み絶縁膜14の上面15との間に段差によって形成され、 10

20

40

底部にアクティブ領域10が露出する掘り込み構造41が形成されている。掘り込み構造 41は、ゲートトレンチ9によって分割されたストライプ状の半導体領域の全域に形成さ れている。

【0064】

また、掘り込み構造41は、図9および図10に示すように、アクティブ領域10の表面7の深さ位置が、埋め込み絶縁膜14の厚さ方向途中に配置される深さで形成されていてもよい。つまり、埋め込み絶縁膜14が、アクティブ領域10の表面7に対して下側および上側に跨るように形成されていてもよい。掘り込み構造41の深さは、たとえば、0.3µm~0.6µmである。

[0065]

埋め込み絶縁膜14とゲート電極12との間には、絶縁薄膜16が介在されている。絶 縁薄膜16は、たとえばSiO<sub>2</sub>からなる。また、絶縁薄膜16は、ゲート絶縁膜11よ りも薄く、たとえば、150~250(この実施形態では、200)の厚さを有し ている。

アクティブ領域10において p型ベース領域8の表面部には、複数のn<sup>+</sup>型エミッタ領 域17が形成されている。各n<sup>+</sup>型エミッタ領域17は、隣り合うゲートトレンチ9をつ なぐように形成されている。n<sup>+</sup>型エミッタ領域17が隣り合うゲートトレンチ9をつな ぐとは、図1に示すように、各n<sup>+</sup>型エミッタ領域17が、一方のゲートトレンチ9から 他方のゲートトレンチ9に延びる過程で分断されていないことを意味している。 【0066】

また、複数のn<sup>+</sup>型エミッタ領域17は、ストライプ状のゲートトレンチ9に垂直に交わるストライプ状に配列されている。これにより、ゲートトレンチ9およびn<sup>+</sup>型エミッ タ領域17は、全体として、平面視格子状に形成されている。図1に示すように、隣り合うn<sup>+</sup>型エミッタ領域17の間隔P<sub>2</sub>(n<sup>+</sup>型エミッタ領域17の中心間の距離)は、た とえば、3.5μm~10μmである。各n<sup>+</sup>型エミッタ領域17の幅W<sub>3</sub>は、たとえば 、0.35μm~1.0μmである。

【0067】

また、各n<sup>+</sup>型エミッタ領域17は、埋め込み絶縁膜14の底部よりも深く形成されて いて、ゲート絶縁膜11を介してゲート電極12に対向している。n<sup>+</sup>型エミッタ領域1 7の表面7からの深さは、たとえば、0.2µm~0.5µmである。また、n<sup>+</sup>型エミ ッタ領域17のドーパント濃度は、1×10<sup>19</sup> cm<sup>-3</sup>~5×10<sup>20</sup> cm<sup>-3</sup>である

0

【 0 0 6 8 】

また、アクティブ領域10において p型ベース領域8の表面部には、複数の p<sup>+</sup>型ベー スコンタクト領域18が形成されている。 p<sup>+</sup>型ベースコンタクト領域18は、アクティ ブ領域100 n<sup>+</sup>型エミッタ領域17を除く全領域に形成されている。つまり、アクティ ブ領域10において p型ベース領域8の表面部には、 n<sup>+</sup>型エミッタ領域17および p<sup>+</sup> 型ベースコンタクト領域18がゲートトレンチ9に沿って交互に配置されている。 p<sup>+</sup>型 ベースコンタクト領域18の幅W<sub>4</sub>は、幅W<sub>3</sub>よりも広く、たとえば、3µm~9µmで ある。このようなアクティブ領域10において、 p型ベース領域8に対する n<sup>+</sup>型エミッ 夕領域17の面積比(n<sup>+</sup>型エミッタ領域17の配置率)は、たとえば、20%以下であ り、好ましくは、10%~15%である。これにより、良好な短絡耐量を達成することが できる。

【0069】

また、各p<sup>+</sup>型ベースコンタクト領域18は、図11に示すように、n<sup>+</sup>型エミッタ領 域17と同じ深さで形成されている。p<sup>+</sup>型ベースコンタクト領域18の表面7からの深 さは、たとえば、0.2μm~0.8μmである。また、p<sup>+</sup>型ベースコンタクト領域1 8のドーパント濃度は、たとえば、5×10<sup>18</sup> cm<sup>-3</sup>~1×10<sup>20</sup> cm<sup>-3</sup>である

半導体基板2上には、エミッタ電極19が形成されている。エミッタ電極19は、たと 50

10

20

えばA1-Si-Cu系合金からなる。エミッタ電極19は、掘り込み構造41に入り込んでn<sup>+</sup>型エミッタ領域17およびp<sup>+</sup>型ベースコンタクト領域18に接続されている。 【0070】

(17)

具体的には、図9および図10に示すように、エミッタ電極19は、アクティブ領域1 0に接してn<sup>+</sup>型エミッタ領域17およびp<sup>+</sup>型ベースコンタクト領域18に接続された コンタクト部分と、埋め込み絶縁膜14に接してゲート電極12に対向する非コンタクト 部分とを有している。非コンタクト部とゲート電極12とは、埋め込み絶縁膜14によっ て絶縁されている。

【0071】

また、半導体基板2とエミッタ電極19との間には、図9および図10に示すように、 Ti/TiN/Ti積層構造を有するバリア膜20が介在されていてもよい。バリア膜2 0は、その一方表面および他方表面が、掘り込み構造41によって形成された半導体基板 2上の凹凸に沿うように形成されている。

半導体基板2の裏面3には、コレクタ電極21が形成されている。コレクタ電極21は 、裏面3から順に積層されたAlSi/Ti/Ni/Au積層構造を有している。

【0072】

そして、この半導体装置51も、前述の半導体装置1と同様に、たとえば、図4に示す ようなインバータ回路22に組み込んで使用することができる。

次に、半導体装置51の製造方法を説明する。

半導体装置 5 1 を製造するには、まず、図 5 A ~ 図 5 G に示した工程と同じ工程が行わ <sup>20</sup>れる。

【0073】

図5Gにおいて、絶縁材料38が半導体基板2上に堆積された後、図12Aに示すよう に、絶縁材料38がエッチバックされることによって、絶縁材料38の不要部分が除去さ れる。これにより、スペース13に埋め込まれた埋め込み絶縁膜14が形成される。この とき、埋め込み絶縁膜14の上面15は、アクティブ領域10の表面7と同じか当該表面 7よりも低い高さ位置に上面15を有している。上面15がアクティブ領域10の表面7 よりも低い高さ位置の場合、その高低差は、絶縁材料38のエッチバックの際に、当該絶 縁材料38が若干オーバーエッチングされることによって形成される凹みによって生じる ものである。したがって、半導体基板2の表面7は、半導体(Si)表面と絶縁物(Si 02)表面とが互いに段差なく連続して平坦面となっているか、もしくは、半導体(Si )表面に対して絶縁物(SiO2)表面が若干凹むことで非常に浅い凹部が形成された略 平坦な面となっている。

【0074】

次に、図12Bに示すように、埋め込み絶縁膜14で挟まれたアクティブ領域10が選 択的にエッチングされることによって掘り込み構造41が形成される。この際、埋め込み 絶縁膜14(SiO<sub>2</sub>)は、アクティブ領域10(Si)に対してエッチング選択比を有 しているため、エッチングマスクとして使用することができる。これにより、掘り込み構 造41は、埋め込み構造41に対して自己整合的に形成される。

【0075】

次に、図12Cに示すように、半導体基板2の表面7に対してn型ドーパントがイオン 注入(インプラ)され、その後、半導体基板2がアニール処理される。これにより、n型 ドーパントがドライブイン拡散してn<sup>+</sup>型エミッタ領域17が形成される。

次に、図12Dに示すように、半導体基板2の表面7に対してp型ドーパントがイオン 注入(インプラ)され、その後、半導体基板2がアニール処理される。これにより、p型 ドーパントがドライブイン拡散してp<sup>+</sup>型ベースコンタクト領域18が形成される。 【0076】

次に、半導体基板2上に、たとえばスパッタ法によって、Ti膜が堆積されアニール処理された後、同様の方法によってTiN膜、Ti膜およびAl-Si-Cu系合金膜が順に堆積される。そして、これらTi/TiN/Ti/Al-Si-Cu系合金をパターニ

30

10

ングすることによって、図12Eに示すように、エミッタ電極19およびバリア膜20が 同時に形成される。

【 0 0 7 7 】

次に、必要に応じて半導体基板2を裏面3からの研削によって薄化させた後、図12F に示すように、半導体基板2の裏面3に対して選択的にn型およびp型ドーパントがイオ ン注入(インプラ)され、その後、半導体基板2がアニール処理(この実施形態では、レ ーザアニール)される。これにより、n型およびp型ドーパントがドライブイン拡散して n型バッファ領域5およびp<sup>+</sup>型コレクタ領域4が形成される。その後、たとえばスパッ タ法によって、AlSi膜、Ti膜、Ni膜およびAu膜が順に堆積される。これにより 、コレクタ電極21が形成される。

【0078】

以上のような工程を経て、図9~図11に示す半導体装置51が得られる。なお、図1 2A~図12Fでは半導体装置51の製造工程の一部を表したに過ぎず、当該製造工程は、図12A~図12Fで示されなかった工程を含んでいてもよい。

この半導体装置51によれば、図9および図10に示すように、ゲート電極12とエミ ッタ電極19とを埋め込み絶縁膜14で絶縁できるので、隣り合うゲートトレンチ9間の アクティブ領域10の半導体(Si)表面全体を、エミッタコンタクト領域として使用す ることができる。そのため、n<sup>+</sup>型エミッタ領域17およびp<sup>+</sup>型ベースコンタクト領域 18の形成(図12Cおよび図12D)後、半導体基板2に層間絶縁膜等の絶縁膜を形成 する工程を経ずに、図12Eに示すように、エミッタ電極19の材料を直接堆積すればよ い。

[0079]

したがって、n<sup>+</sup>型エミッタ領域17およびp<sup>+</sup>型ベースコンタクト領域18へのコン タクトを形成する際に、ゲートトレンチ9に直交する方向におけるマスクの位置ずれおよ び寸法ばらつき等を考慮したデザインマージンが必要ない。さらに、n<sup>+</sup>型エミッタ領域 17の構造が、図1に示すように、隣り合うゲートトレンチ9をつなぐ橋掛け構造である ため、その形成にあたり、前記同様のデザインマージンを必要としない。その結果、前記 デザインマージンを削減したデバイスの微細化を達成することができる。

【0080】

そして、微細化によるアクティブ領域10の幅W<sub>2</sub>の縮小化によって、p型ベース領域 3 8とn<sup>-</sup>型ドリフト領域6との界面付近でのホール密度を高めてオン電圧を低減すること ができる。ホール密度の向上効果およびオン電圧の低減効果は、それぞれ、前述の半導体 装置1と同様に、図6および図7によって証明することができる。

以上より、半導体装置51のようにゲートトレンチ9の間隔P1を狭めることによって、ホール密度を向上できると共に、オン電圧を低減できることがわかった。その結果、前記間隔P1を維持して比較的低いオン電圧を確保したまま、p型ベース領域8に対するn<sup>+</sup>型エミッタ領域17の配積比(n<sup>+</sup>型エミッタ領域17の配置率)を調節することによって、短絡耐量値も容易に向上させることができる。つまり、半導体装置51によれば、オン電圧と短絡耐量のトレードオフの関係を改善することができる。

[0081]

さらに、半導体装置51によれば、掘り込み構造41が形成されているので、アクティ ブ領域10における半導体(Si)表面からゲート電極12の頂部までの距離を短くする ことができる。具体的には、図11に示すように、掘り込み構造41が形成されていない 場合の表面7の高さ位置42に比べて、表面7を低くすることができる。そのため、n<sup>+</sup> 型エミッタ領域17を浅く形成しても、n<sup>+</sup>型エミッタ領域17をゲート電極12に確実 に対向させることができる。n<sup>+</sup>型エミッタ領域17が浅くてよいので、n<sup>+</sup>型エミッタ 領域17を形成する際の不純物の拡散時間を短縮することができる。これにより、図11 に示すように、半導体基板2の表面7に沿う面内方向への不純物の横広がり43を抑制す ることができる。その結果、n<sup>+</sup>型エミッタ領域17パターンの口スの低減による微細化 を達成できると共に、p型ベース領域8の表面7からの深さ(p型ベース長)を短くでき 10

20

ることによる高性能化(エミッタ電極19の直列抵抗の低減)を実現することができる。 【0082】

以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。 たとえば、半導体装置1,50,51の各半導体部分の導電型を反転した構成が採用さ れてもよい。つまり、半導体装置1,50,51において、p型の部分がn型であり、n 型の部分がp型であってもよい。

また、前述の実施形態では、半導体装置1,50,51が備えるIGBTの構成のみを 図示したが、本発明の半導体装置は、IGBT以外の素子(たとえば、MOSFET、ダ イオード等)をIGBTの形成領域とは異なる領域に備えていてもよい。

【0083】

10

また、半導体装置51において、埋め込み絶縁膜14は、その底部が半導体基板2の表面7と同じ高さ位置にあってもよい。

また、半導体装置51において、各n<sup>+</sup>型エミッタ領域17は、一方のゲートトレンチ 9から他方のゲートトレンチ9に延びる過程で分断されていてもよい。

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

【符号の説明】

#### [0084]

- 1 半導体装置
- 2 半導体基板
- 3 (半導体基板)裏面
- 4 p<sup>+</sup>型コレクタ領域
- 5 n型バッファ領域
- 6 n<sup>・</sup>型ドリフト領域
- 7 (半導体基板)表面
- 8 p型ベース領域
- 9 ゲートトレンチ
- 10 アクティブ領域
- 1 1 ゲート絶縁膜
- 12 ゲート電極
- 13 スペース
- 14 埋め込み絶縁膜
- 15 (埋め込み絶縁膜)上面
- 16 絶縁薄膜
- 17 n<sup>⁺</sup>型エミッタ領域
- 18 p<sup>+</sup>型ベースコンタクト領域
- 19 エミッタ電極
- 20 バリア膜
- 2.1 コレクタ電極
- 37 電極材料
- 38 絶縁材料
- 39 (ゲートトレンチ)側面
- 40 (埋め込み絶縁膜)側面
- 4.1 掘り込み構造
- 50 半導体装置
- 5 1 半導体装置

20



【図2】





【図4】

16

)12 11

( 21

( З

6

5

n<sup>-</sup>

n

p+



8

р

-2

6

р

n<sup>-</sup>

( 3



【図 5 C】

図5C 1C 111111111 2 2 9 { 11 11 n<sup>-</sup> n 6--6 ) 3 ( 3

【図 5 D】









【図 5 G】



【図5日】























(24)





【図10】



【図11】



【図12A】



【図12B】



【図12C】





【図12E】



【図12F】



フロントページの続き

| (51)Int.CI. | FI                 |         |      |
|-------------|--------------------|---------|------|
|             | H 0 1              | L 29/78 | 652B |
|             | H 0 1              | L 21/28 | 301A |
|             | H 0 1              | L 21/28 | 301R |
|             |                    |         |      |
| (56)参考文献    | 特開2003-303967(JP,A | ()      |      |

(58)調査した分野(Int.Cl., DB名)

| H 0 1 L | 29/78  |
|---------|--------|
| H 0 1 L | 21/28  |
| H 0 1 L | 29/739 |