

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4837247号
(P4837247)

(45) 発行日 平成23年12月14日(2011.12.14)

(24) 登録日 平成23年10月7日(2011.10.7)

(51) Int.Cl.		F I			
G06F 12/08	(2006.01)		G06F 12/08	505B	
G06F 9/50	(2006.01)		G06F 12/08	501D	
			G06F 12/08	565	
			G06F 9/46	462A	
			G06F 9/06	640H	

請求項の数 1 (全 24 頁)

(21) 出願番号	特願2003-331964 (P2003-331964)	(73) 特許権者	000005821
(22) 出願日	平成15年9月24日(2003.9.24)		パナソニック株式会社
(65) 公開番号	特開2005-100034 (P2005-100034A)		大阪府門真市大字門真1006番地
(43) 公開日	平成17年4月14日(2005.4.14)	(74) 代理人	100077931
審査請求日	平成18年9月15日(2006.9.15)		弁理士 前田 弘
		(74) 代理人	100094134
			弁理士 小山 廣毅
		(74) 代理人	100110939
			弁理士 竹内 宏
		(74) 代理人	100113262
			弁理士 竹内 祐二
		(74) 代理人	100115059
			弁理士 今江 克実
		(74) 代理人	100117710
			弁理士 原田 智雄

最終頁に続く

(54) 【発明の名称】 プロセッサ

(57) 【特許請求の範囲】

【請求項1】

3つ以上の命令からなる第1のプログラム、第2のプログラムおよび第3のプログラムを実行するプロセッサであって、

前記第1のプログラム、前記第2のプログラムおよび第3のプログラムを格納するメインメモリと、

前記第1のプログラム、前記第2のプログラムおよび第3のプログラムを格納するキャッシュメモリと、

前記第2のプログラムのプリロードを開始する前記第1のプログラム中の第1のアドレスと、前記第3のプログラムのプリロードを開始する前記第2のプログラム中の第2のアドレスとを格納する第1のレジスタと、

前記第1のプログラムを実行中に、実行アドレスが前記第1のレジスタ中の前記第1のアドレスと一致したら、前記メインメモリから前記キャッシュメモリへの前記第2のプログラムのプリロードを起動し、前記第1のプログラムの残りを実行しながら、前記第2のプログラムの実行の前に前記第2のプログラムのプリロードを完了し、前記第2のプログラムを実行中に、実行アドレスが前記第1のレジスタ中の前記第2のアドレスと一致したら、前記メインメモリから前記キャッシュメモリへの前記第3のプログラムのプリロードを起動し、前記第2のプログラムの残りを実行しながら、前記第3のプログラムの実行の前に前記第3のプログラムのプリロードを完了するプリロード手段とを備えたプロセッサ

10

20

【発明の詳細な説明】

【技術分野】

【0001】

本発明は情報処理制御システムに関し、特に、キャッシュメモリに格納する命令を入れ替えながらリアルタイム処理を実現することが必要なシステムを支援するものである。

【背景技術】

【0002】

図15に一般的なキャッシュを用いた情報処理制御システムの構成を示す。このシステムは、プログラムの全命令を格納する主記憶メモリ400Hと、必要な命令のみを格納するキャッシュメモリ401Hと、主記憶メモリおよびキャッシュメモリの制御を行うキャッシュコントローラ402Hと、キャッシュメモリに格納された命令を実行するプロセッサ403Hとを備える。

10

【0003】

上記情報処理制御システムでは、キャッシュメモリ401H上に必要な命令がある場合は、キャッシュメモリ401Hに格納されている命令をプロセッサ403Hが解読して実行する。キャッシュメモリ401H上に必要な命令が無い場合はミスヒットが発生し、プロセッサを止めるかカーネルプログラムでポーリング（待つこと）し、その間に、キャッシュコントローラ402Hが主記憶メモリ400Hからキャッシュメモリ401Hへ必要な命令を転送し、キャッシュメモリ401H内の命令が有効になった時点でプロセッサ403Hがミスヒットの発生した時点の命令を再開する。

20

【0004】

上記情報処理制御システムにおいて、キャッシュメモリに格納する命令を入れ替えながらプログラムを実行する場合のプログラムの流れを図16に示す(例えば、非特許文献1参照)。図16において、420は時間の流れを示し、421はKernel programの処理を示し、422はApplication programの処理を示す。423はKernel programとApplication programとの間を行き来するプログラムの流れを示し、424は主記憶メモリからキャッシュメモリへ必要な命令のDown load起動を示し、425はキャッシュメモリに必要な命令がなかった場合に発生するMiss hit割り込みを示す。420t, 423t, 426tはプログラムがKernel programからApplication programへ処理が移行する時刻を示し、421t, 424tはプログラムがApplication programからKernel programへ処理が移行する時刻を示し、422t, 425tは主記憶メモリからキャッシュメモリへ必要な命令のDown load起動時刻を示す。

30

【0005】

以下、Kernel programとApplication programの間を行き来するプログラムの流れ423について説明する。Kernel programから起動されるプログラムは時刻420tでApplication programへ処理が移行する。その後、Application programはMiss hit割り込み425が発生するまで実行される。時刻421tにMiss hit割り込み425が発生すると、プログラムはApplication programからKernel programへ処理が移行する。Kernel programでポーリングしている間の時刻422tに主記憶メモリからキャッシュメモリへ必要な命令のDown loadが起動される。時刻423tでDown loadが完了すると、Kernel programからApplication programへ処理が移行し、Miss hit割り込み425が発生した時点(421t)の命令からプログラムが再開される。なお、Miss hit割り込み425が発生してからDown loadが完了するまでの処理としては、Kernel programでポーリングしても、Application programで命令を停止していてもどちらでもかまわない。

40

【0006】

上記情報処理制御システムにおけるキャッシュコントローラ402Hの内部構成を図17に示す(例えば、非特許文献1参照)。図17において、440はプログラム上の論理アドレスと物理アドレスとの対応を示すCache Table Registerを示し、442はTag Addressを示し、443は物理Addressを示す。441は、Tag Address442と物理Address443の対応が有効か無効かを示すValid flagを示す。444はプログラムの論理Addressの

50

上位を示し、445はプログラムの論理Addressの下位を示す。446はCache Addressの上位を示し、447はCache Addressの下位を示す。447は445と同じ信号である。449は比較回路を示し、450はMiss hit割り込みを発生させるMiss hit flagを示す。

【0007】

以下、上記回路の動作を説明する。この回路では、プログラムの論理Addressの上位444とTag Address442を比較回路449で比較した結果が一致しておりかつValid flag441が有効であれば、物理Address443の上位をCache Addressの上位446として、さらに、プログラムの論理アドレスの下位445をCache Addressの下位447として、キャッシュメモリ401HにCache Addressとして送る。プログラムの論理Addressの上位444とTag Address442を比較回路449で比較した結果が一致かつValid flag441が有効であるものがCache Table Register440内に存在しない場合は、Miss hit flag450がActiveになり、Miss hit割り込みが発生する。

【非特許文献1】David A.Patterson/John L.Hennessy著「コンピュータの構成と設計下」日経BP社、1996年4月19日

【発明の開示】

【発明が解決しようとする課題】

【0008】

以上説明した従来の情報処理制御システムでは、プログラムを実行するために必要な命令がキャッシュメモリ上にない場合、ミスヒット(以降、Miss hitという表現も出てくるが意味は同じ)が発生し、必要な命令がキャッシュメモリ上にDown loadされるまでApplication programが停止するということが頻繁に発生する。そのため、命令を入れ替えながらリアルタイム処理を保証することができないという問題点があった。

【0009】

さらに、従来の情報処理制御システムでは、あるApplication programでMiss hitが発生した場合、別のApplication programを起動し、その間に、Miss hitが発生したApplication programに必要な命令を主記憶メモリからキャッシュメモリへDown loadするという機構がないため、プロセッサの稼働率を下げてしまうという問題点があった。

【0010】

さらに、従来の情報処理制御システムでは、Down loadしているDMAの状況やMiss hitの状況を示すflagがCache Table Registerにないため、必要な命令を主記憶メモリからキャッシュメモリへプロセッサが実行する前にあらかじめダウンロードし、さらに、Miss hit割り込み発生時にApplication programを切り替えることにより、命令入れ替えを行いながらリアルタイム処理を実現する情報処理制御システムを構築することができないという問題点があった。

【0011】

さらに、従来の情報処理制御システムでは、Down loadしている命令のDMA完了を示すflagとしてValid flagしかないので、DMAが完了する度に割り込みが発生してしまい、割り込みによるプログラムの切り替えによるロスが頻繁に発生し、プロセッサの処理効率を下げてしまうという問題点があった。

【0012】

本発明は以上のような問題点を解消するためになされたもので、命令を入れ替えながらリアルタイム処理を保証する情報処理制御システムを提供することを目的とする。

【課題を解決するための手段】

【0013】

本発明の請求項1記載の情報処理制御システムは、オペレーティングシステムを制御するカーネルプログラムおよびアプリケーションを実行するアプリケーションプログラムと、プログラムの全命令を格納する主記憶メモリと、必要な命令のみを格納するキャッシュメモリと、キャッシュメモリに格納された命令を実行するプロセッサからなる情報処理制御システムにおいて、必要な命令を主記憶メモリからキャッシュメモリにプロセッサが実

10

20

30

40

50

行する前にあらかじめダウンロードするように制御する仕組みを持つものである。

【0014】

本発明の請求項2記載の情報処理制御システムは、請求項1記載の情報処理制御システムにおいて、カーネルプログラムおよびアプリケーションプログラムをあるまとまった単位で細分化し、細分化した単位毎に主記憶メモリからキャッシュメモリにプロセッサが実行する前にあらかじめダウンロードするように制御する仕組みを持つものである。

【0015】

本発明の請求項3記載の情報処理制御システムは、請求項2記載の情報処理制御システムにおいて、さらに、キャッシュ内に必要な命令があるかないかを判定し、必要な命令を主記憶メモリからキャッシュメモリに転送するキャッシュコントローラを備えたシステムにおいて、キャッシュコントローラの状態を監視することにより、プログラム内部に必要な命令を主記憶メモリからキャッシュメモリにプロセッサが実行する前にあらかじめダウンロードする制御手段を持つものである。

10

【0016】

本発明の請求項4記載の情報処理制御システムは、オペレーティングシステムを制御するカーネルプログラムおよびアプリケーションを実行するアプリケーションプログラムと、プログラムの全命令を格納する主記憶メモリと、必要な命令のみを格納するキャッシュメモリと、キャッシュ内に必要な命令があるかないかを判定し、必要な命令を主記憶メモリからキャッシュメモリに転送するキャッシュコントローラと、キャッシュメモリに格納された命令を実行するプロセッサからなる情報処理制御システムにおいて、プロセッサへの割り込み手段として、Miss hit割り込みおよびDMA完了割り込みを備え、Miss hit割り込みにより、カーネルプログラムがアプリケーションプログラムを切り替え、DMA完了割り込みにより、カーネルプログラムがMiss hit割り込みが発生したアプリケーションプログラムに復帰させることが出来る仕組みを持つものである。

20

【0017】

本発明の請求項5記載の情報処理制御システムは、請求項4記載の情報処理制御システムにおいて、キャッシュコントローラの状態を監視することにより、プログラム内部にアプリケーションプログラム切り替え制御手段を持つものである。

【0018】

本発明の請求項6記載の情報処理制御システムは、請求項2記載の情報処理制御システム、または、請求項4記載の情報処理制御システムにおいて、細分化された単位に対応した、命令の論理アドレスと物理アドレス対応表と、対応表に有効/無効flag、Miss hit管理flag、DMA管理flagを持つものである。

30

【0019】

本発明の請求項7記載の情報処理制御システムは、請求項6記載の情報処理制御システムにおいて、請求項6記載の情報処理制御システムと、Miss hit発生時の命令フェッチプログラムカウンタ値とを用いて、Miss hit割り込み処理を実現するミスヒット割り込み機構を備え、Miss hit割り込み処理により、カーネルプログラムがアプリケーションプログラムを切り替えることが出来る手段を持つ、ものである。

【0020】

本発明の請求項8記載の情報処理制御システムは、請求項6記載の情報処理制御システムにおいて、Miss hit管理flagとDMA管理flagを用いてDMA完了割り込みを発生するDMA Done割り込み機構を備え、それにより、カーネルプログラムがMiss hit割り込みが発生したアプリケーションプログラムへの復帰を実現できる手段を持つものである。

40

【0021】

本発明の請求項9記載の情報処理制御システムは、請求項6記載の情報処理制御システムにおいて、カーネルプログラムおよびアプリケーションプログラムをあるまとまった単位で細分化し、細分化した単位毎に主記憶メモリからキャッシュメモリにプロセッサが実行する前にあらかじめダウンロードするように制御する仕組みを持つものである。

【0022】

50

本発明の請求項10記載の情報処理制御システムは、請求項6記載の情報処理制御システムにおいて、プロセッサへの割り込み手段として、Miss hit割り込みおよびDMA完了割り込みを備え、Miss hit割り込みにより、カーネルプログラムがアプリケーションプログラムを切り替え、DMA完了割り込みにより、カーネルプログラムがMiss hit割り込みが発生したアプリケーションプログラムに復帰させることが出来る仕組みを持つものである。

【0023】

本発明の請求項11記載の情報処理制御システムは、請求項6記載の情報処理制御システムにおいて、Miss hit発生時にアプリケーションプログラムを切り替え、その後、発生するDMA完了割り込みをマスクする機構を持つものである。

【0024】

本発明の請求項12記載の情報処理制御システムは、請求項6記載の情報処理制御システムにおいて、キャッシュメモリにある命令を解読する命令解読装置と、プロセッサの状態を管理する状態管理装置を備え、プロセッサへの割り込みが発生すると、命令解読装置の出力を無効にし、さらに、状態管理装置をリセットする機構を持つものである。

【発明の効果】

【0025】

本発明の請求項1にかかる情報処理制御システムによれば、Miss hitの発生頻度を下げることが出来、命令を入れ替えながらリアルタイム処理を実現することができるという効果がある。

【0026】

本発明の請求項2にかかる情報処理制御システムによれば、Miss hitが発生する頻度を下げることが出来、ミスヒットペナルティを低減することが出来、それにより、命令を入れ替えながらさらに高速なリアルタイム処理を実現することが出来るという効果がある。

【0027】

本発明の請求項3にかかる情報処理制御システムによれば、module毎のPre loadを適切な時に適切な数だけ実行することが出来るという効果がある。なお、ここでは、必要な命令を主記憶メモリからキャッシュメモリへプロセッサが実行する前にあらかじめダウンロードすることをPre loadと呼び、Kernel programおよびApplication programをあるまとまった単位に細分化することをmodule化と呼ぶこととする。

【0028】

本発明の請求項4にかかる情報処理制御システムによれば、命令を主記憶メモリからキャッシュメモリへdown loadすることで発生するミスヒットペナルティを隠蔽し、プロセッサとしての稼働率を上げることが出来るという効果がある。

【0029】

本発明の請求項5にかかる情報処理制御システムによれば、Pre loadもしくはDown load実行によるミスヒットペナルティを隠蔽することが出来るという効果がある。

【0030】

本発明の請求項6にかかる情報処理制御システムによれば、module単位でのPre loadや、Miss hit割り込み発生時にApplication programを切り替えながらプログラムを実行することが出来、命令入れ替えを行いながらリアルタイム処理を実現する情報処理制御システムを構築することが出来るという効果がある。

【0031】

本発明の請求項7にかかる情報処理制御システムによれば、Pre load実行している状態でのMiss hit割り込みとPre load実行していない状態でのMiss hit割り込みのどちらの割り込みも処理することが出来るという効果がある。

【0032】

本発明の請求項8にかかる情報処理制御システムによれば、DMA完了ごとに発生していたプログラムの切り替えロス削減でき、プロセッサの処理効率の低下を抑えることが出来、DMA Done割り込みの発生を抑えることが出来、DMA Done割り込みの発生をコントロー

10

20

30

40

50

ルすることが出来るという効果がある。

【 0 0 3 3 】

本発明の請求項 9 にかかる情報処理制御システムによれば、DMA Process flagからPre load実行状態を判定し、module毎のPre loadを適切な時に適切な数だけ実行することが出来るという効果がある。

【 0 0 3 4 】

本発明の請求項 1 0 にかかる情報処理制御システムによれば、Pre loadもしくはDown load実行によるミスヒットペナルティーを隠蔽することが出来、さらに、Miss hit割り込みが発生したApplication programへの復帰を早く実現できるという効果がある。

【 0 0 3 5 】

本発明の請求項 1 1 にかかる情報処理制御システムによれば、別Application programの処理を保護することが出来、また、割り込みマスクを解除した時点で、再び、DMA Done割り込みが発生するので、Miss hit割り込みが発生したApplication programに復帰することが出来るという効果がある。

【 0 0 3 6 】

本発明の請求項 1 2 にかかる情報処理制御システムによれば、無効な命令により状態管理装置が間違った状態に陥ることを防ぐことが出来、割り込み復帰後も命令解釈を正常に行うことが出来るという効果がある。

【 発明を実施するための最良の形態 】

【 0 0 3 7 】

以下、本発明の実施の形態を図面を参照して詳しく説明する。なお、図面において同一部分または相当部分には同一の符号を付してその説明は繰り返さない。

【 0 0 3 8 】

(第 1 の実施形態)

第 1 の実施形態による情報処理制御システムの構成を図 1 に示す。このシステムは、プログラムの全命令を格納する主記憶メモリ 4 0 0 H と、必要な命令のみを格納するキャッシュメモリ 4 0 1 H と、主記憶メモリ 4 0 0 H およびキャッシュメモリ 4 0 1 H の制御を行うキャッシュコントローラ 4 0 2 H と、キャッシュメモリ 4 0 1 H に格納された命令を実行するプロセッサ 4 0 3 H とを備える。

【 0 0 3 9 】

以下、図 1 に示した情報処理制御システムの動作について説明する。ここでは、必要な命令を主記憶メモリ 4 0 0 H からキャッシュメモリ 4 0 1 H へプロセッサ 4 0 3 H が実行する前にあらかじめダウンロードすることをPre loadと呼ぶことにする。Pre loadを実現するにはPre loadを実現する仕組みをプログラムに組み込む必要がある。Application program内でのPre loadについては、Application program起動時にPre loadを起動するタイミング(プログラムカウンタ値)をBreak pointとしてレジスタに設定し、プログラムがBreak pointにヒットしたらBreak point割り込みが発生することによりPre loadが起動する方法と、Application program内部にPre load起動プログラムを直接記述することによりPre loadを起動する方法の 2 種類の方法がある。異なるApplication programに対するPre loadについてはそれぞれのApplication programがお互いのPre loadを起動するタイミングを知らないので、Kernel programがそれぞれのApplication programのPre loadを起動するタイミングをBreak pointとしてレジスタに設定し、プログラムがBreak pointにヒットしたらBreak point割り込みが発生し、Pre loadを起動する方法がある。

【 0 0 4 0 】

図 1 に示した情報処理制御システムにおいてPre loadを実現する場合のプログラムの流れを図 2 に示す。図 2 において、1 0 0 は時間の流れを示し、1 0 1 はKernel programの処理を示し、1 0 2 はApplication program A の処理を示し、1 0 3 はApplication program B の処理を示し、1 0 4 はKernel programとApplication programを行き来するプログラムの流れを示し、1 0 5 はBreak point割り込みを示し、1 0 6 はPre load起動を示す。1 0 0 t はPre load起動タイミングをBreak pointとしてレジスタに設定する時刻を示

10

20

30

40

50

し、103tはPre load起動時刻を示し、101t, 104tはKernel programからApplication program Aへ処理が移行する時刻を示し、102t, 105tはApplication program AからKernel programへ処理が移行する時刻を示し、106tはKernel programからApplication program Bへ処理が移行する時刻を示す。

【0041】

以下、Pre loadを実現する際のプログラムの流れを説明する。Kernel program起動後、時刻100tでPre load起動タイミングをBreak pointとしてレジスタに設定する。設定後、時刻101tでKernel programからApplication program Aへ処理が移行し、Application program Aの処理が始まる。Application program AがBreak pointで設定したプログラムカウンタに到達した時点でBreak point割り込み105が発生し、時刻102tでApplication program AからKernel programへ処理が移行する。Kernel programはBreak point割り込み105を受けて、時刻103tにApplication program Bに対するPre loadを起動する。Pre loadを起動するとKernel programの処理は終わり、時刻104tにKernel programからApplication program Aに処理が移行する。時刻105tでApplication program Aの処理がApplication program切り替えタイミングに到達すると、再びKernel programへ処理が移行する。Kernel programは時刻106tにApplication program Bを起動する。この時点では、Application program Bの命令がキャッシュメモリ401H上にPre loadされているので、Miss hit割り込みを発生させることなく、Application program Bの処理を実行できる。

【0042】

図2では異なるApplication programに対するPre loadについて説明したが、Application program内でのPre loadにおいても、Pre loadタイミングの設定方法が異なるだけで処理の流れとしては基本的に同じである。また、図2ではApplication programをA/Bの2種類しか記載していないが、Application programの数に制約があるわけではないということはいままでもない。

【0043】

このように第1の実施形態によれば、Application program内でのPre loadについては、Application program起動時にPre loadを起動するタイミング(プログラムカウンタ値)をBreak pointとしてレジスタに設定し、Break point割り込みによりPre loadが起動する方法と、Application program内部にPre load起動プログラムを直接記述することによりPre loadを起動する方法を取ることににより、Pre loadを実現し、異なるApplication programに対するPre loadについてはKernel programがそれぞれのApplication programのPre loadを起動するタイミングをBreak pointとしてレジスタに設定しBreak point割り込みにより、Pre loadを起動する方法を取ることにによりPre loadを実現する。このようにしてPre loadを実現することにより、Miss hitの発生頻度を下げることができるので、命令を入れ替えながらリアルタイム処理を実現することができる。

【0044】

(第2の実施形態)

第2の実施形態による情報処理制御システムの構成は図1に示したものと同様である。このシステムは、Pre load処理の単位をmodule化し、module化した単位毎にPre loadを実現する仕組みを持つことを特徴とする。

【0045】

次に本発明の実施の形態2にかかる情報処理制御システムについて説明する。まず、Kernel programおよびApplication programをあるまとまった単位に細分化することをmodule化と呼ぶこととする。図3は、Kernel programやApplication program等のソフトウェアをmodule化した図である。ソフト構成としてはKernel programの上でApplication programが動作する構成となっている。120はmodule化したソフトウェアの全体構成を示し、121はKernel program、122はApplication program Aを示し、123はApplication program Bを示し、124はApplication program Cを示し、125はApplication program Dを示す。ここで示したApplication programはA/B/C/Dの4種類であるが、Application

programの数に制約があるわけではないというは言うまでもない。Kernel program 1 2 1、Application program 1 2 2 ~ 1 2 5 はそれぞれmodule化され、module化された単位毎にPre loadを実現する仕組みを持っている。

【 0 0 4 6 】

図4は本実施の形態2により、module化したプログラムをPre loadする場合のプログラムの流れを示す。Pre load起動方法としては、Application program内でのPre loadについては、Break pointを設定することによりPre loadを起動する方法と、Application program内部にPre load起動タイミングをプログラムに直接記述することによりPre loadを起動する方法の2種類がある。図4では後者を用いて説明することとする。1 4 0は時間の流れを示し、1 4 1はKernel programの処理を示し、1 4 2はApplication program Aの処理を示し、1 4 3はApplication program Bの処理を示す。1 4 4はKernel programとApplication programを行き来するプログラムの流れを示し、1 4 5はPre load起動を示し、1 4 6はBreak point割り込みを示す。1 4 7、1 4 8、1 4 9はそれぞれApplication program Aのmodule A、module B、module Cの処理区間を示し、1 5 0、1 5 1はそれぞれApplication program Bのmodule A、module Bの処理区間を示す。1 4 0 tはPre load起動タイミングをBreak pointとしてレジスタに設定する時刻を示し、1 4 3 t、1 4 7 t、1 5 1 t、1 5 6 tはPre load起動時刻を示し、1 4 1 t、1 4 4 t、1 4 8 t、1 5 2 tはKernel programからApplication program Aへ処理が移行する時刻を示し、1 4 2 t、1 4 6 t、1 5 0 t、1 5 3 tはApplication program AからKernel programへ処理が移行する時刻を示し、1 5 4 t、1 5 7 tはKernel programからApplication program Bへ処理が移行するタイミングを示し、1 5 5はApplication program BからKernel programへ処理が移行する時刻を示す。また、1 4 5 tはApplication program A内部でmodule Aからmodule Bへ処理が移行する時刻を示し、1 4 9 tはApplication program A内部でmodule Bからmodule Cへ処理が移行する時刻を示し、1 5 8 tはApplication program B内部でmodule Aからmodule Bへ処理が移行する時刻を示す。

【 0 0 4 7 】

以下、module単位でPre loadを実現する際のプログラムの流れを説明する。Kernel program起動後、時刻1 4 0 tでApplication program Bに対するPre load起動タイミングをBreak pointとしてレジスタに設定する。設定後、時刻1 4 1 tでKernel programからApplication program Aへ処理が移行し、Application program Aの処理が始まる。Application program Aのmodule A内部に記述しているmodule Bに対するPre load起動命令を発行した時点でApplication program AからKernel programへ処理が移り(時刻1 4 2 t)、時刻1 4 3 tにおいてmodule Bに対するPre loadを起動する。Pre loadを起動するとKernel programの処理は終わり、時刻1 4 4 tにKernel programからApplication program Aのmodule Aに処理が移行する。時刻1 4 5 tに到達した時点で、Application program Aのmodule Aの処理が終わり、module Bの処理が開始される。Application program Aのmodule B内部に記述しているmodule Cに対するPre load起動命令を発行した時点でApplication program AからKernel programへ処理が移り(時刻1 4 6 t)、時刻1 4 7 tにmodule Cに対するPre loadを起動する。Pre loadを起動するとKernel programの処理は終わり、時刻1 4 8 tにKernel programからApplication program Aのmodule Bに処理が移行する。時刻1 4 9 tに到達した時点で、Application program Aのmodule Bの処理が終わり、module Cの処理が開始される。Application program Aのmodule CがBreak pointで設定したプログラムカウンタに到達した時点でBreak point割り込み1 4 6が発生し、時刻1 5 0 tでApplication program AからKernel programへ処理が移行する。Kernel programはBreak point割り込み1 4 6を受けて、時刻1 5 1 tにPre loadを起動する。Pre loadを起動するとKernel programの処理は終わり、時刻1 5 2 tにKernel programからApplication program Aに処理が移行する。時刻1 5 3 tでApplication program Aの処理がApplication program切り替えタイミングに到達すると、再びKernel programへ処理が移行する。Kernel programは時刻1 5 4 tにApplication program Bを起動し、以降、Application program Bの処理が同様に行われる。Application program Aのmodule B、module CおよびApplic

ation program Bのmodule Aの処理が始まる時点では、必要な命令がキャッシュメモリ上にPre loadされているので、Miss hit割り込みを発生させることなしにApplication programの処理を実行できる。

【 0 0 4 8 】

上記説明では述べていないがPre loadについては、moduleによっては、多数のmoduleに対してPre loadの起動を行うものや全くPre loadの起動を行わないものがあるが、かまわない。

【 0 0 4 9 】

図 4 ではApplication programをA/Bの2種類、module をA/B/Cの3種類しか記載していないが、Application programやmoduleの数に制約があるわけではないということはいま

10

でもない。

【 0 0 5 0 】

このように実施の形態 2 によれば、Pre load処理の単位をmodule化し、module化した単位毎にPre loadを実現する仕組みを持つことにより、module化する前に比べて、Pre load起動の予測精度があがり、そのことにより、Miss hitの発生頻度を下げることができる。さらに、一回のPre loadにかかるDMA時間も短縮することができるため、仮にMiss hitが発生したとしてもミスヒットペナルティーを低減することができる。このように実施の形態 2 では命令を入れ替えながらリアルタイム処理を実現することができ、さらに、実施の形態 1 以上に高速なリアルタイム処理にも対応できる。

【 0 0 5 1 】

20

(第 3 の実施形態)

第 3 の実施形態による情報処理制御システムの構成は図 1 に示したものと同様である。このシステムは、キャッシュコントローラ 4 0 2 H 内部のCache Table Registerの情報と、Pre load実行状態の情報を利用することにより、module毎のPre loadを適切な時に適切な数だけ実行することを特徴とする。

【 0 0 5 2 】

次に本発明の実施の形態 3 にかかる情報処理制御システムについて説明する。図 5 は本発明の実施の形態 3 において、Application programのmodule毎にPre loadを実行する際のフローチャートである。このフローではキャッシュコントローラ 4 0 2 H の状態 (特にPre load実行状態) からPre loadを起動するかどうかを判定する。ステップ 1 6 0 において、Pre loadを起動する場合、ステップ 1 6 1 を通って、Application program のmodule A からKernel programのステップ 1 6 2 に処理を進める。module内部にPre load起動がない場合は、ステップ 1 6 6 のmodule Aの処理を行い、その後、Pre loadを実行しないままステップ 1 6 7 のmodule Bの処理へ移行する。ステップ 1 6 2 においては、Cache Table Register内部にPre loadする予定のプログラムカウンタ(PC)と一致するTag Addressが存在するかどうかを判定する。ない場合はステップ 1 6 4 に処理を進め、Pre load起動を行う。ある場合は、ステップ 1 6 3 に処理を進め、ステップ 1 6 2 の条件を満たしているものがPre load中かどうかを判定する。Pre load中でない場合は、ステップ 1 6 4 に処理を進め、Pre load起動を行う。Pre load中である場合は、なにも実行せず、ステップ 1 6 5 に処理を進める。また、ステップ 1 6 4 でPre load起動を行った後も、ステップ 1 6 5 に処理を進める。ステップ 1 6 5 においては全Pre load起動が完了したかどうかを判定する。完了していない場合は、ステップ 1 6 2 に戻り、上記処理を繰り返す。完了した場合は、ステップ 1 6 6 に処理を進め、module Aの残りの処理を行い、その後、ステップ 1 6 7 のmodule Bの処理を行う。

30

40

【 0 0 5 3 】

このように実施の形態 3 によれば、キャッシュコントローラ 4 0 2 H 内部のCache Table Registerの情報と、Pre load実行状態の情報を利用することにより、module毎のPre loadを適切な時に適切な数だけ実行することができる。

【 0 0 5 4 】

(第 4 の実施形態)

50

第4の実施形態による情報処理制御システムの構成は図1に示したものと同様である。このシステムは、プロセッサ403Hへの割り込み手段として、Miss hit割り込みおよびDMA Done割り込みを備えることにより、命令がMiss hitした場合にアプリケーションプログラムを切り替えながら実行できる点を特徴とする。

【0055】

次に本発明の実施の形態4にかかる情報処理制御システムについて説明する。図6は本実施の形態4により、Miss hit割り込みとDMA完了割り込み(以降、DMA Done割り込みと呼ぶ)を備えることにより、命令のMiss hitが発生した場合、Application programを切り替えながら、プログラムを実行する際のプログラムの流れを示す。180は時間の流れを示し、181はKernel programの処理を示し、182はApplication program Aの処理を示し、183はApplication program Bの処理を示し、184はKernel programとApplication programを行き来するプログラムの流れを示す。185はdownload起動を示し、186はMiss hit割り込みを示し、187はDMA Done割り込みを示す。DMA Done割り込みはdownloadが完了した際に発生するものである。180t, 185t, 190tはKernel programからApplication program Aへ処理が移行する時刻を示し、181t, 186tはApplication program AからKernel programへ処理が移行する時刻を示し、183t, 188tはKernel programからApplication program Bへ処理が移行する時刻を示し、184t, 189tはApplication program BからKernel programへ処理が移行する時刻を示す。

【0056】

以下、命令のMiss hitが発生した場合、Application programを切り替えながらプログラムを実行する際のプログラムの流れを説明する。Kernel program起動後、時刻180tでKernel programからApplication program Aへ処理が移行し、Application program Aの処理が始まる。キャッシュメモリ401H上に必要な命令がなくなるとMiss hit割り込みが発生する。時刻181tでMiss hit割り込み186が入った場合、Application program AからKernel programへ処理が移行する。時刻182tにMiss hit割り込みを受けて、Application program Aに対する命令のdownloadを起動する。その後、Kernel programが待ち状態にあるApplication programを検出すると、Kernel programはApplication programの切り替えを行う。Application program Bが待ち状態にあった場合、Kernel programがApplication program Bを起動する(時刻183t)。Application program B実行中でもdownloadは実行されており、downloadが完了した時点でDMA Done割り込み187を発生し、Application program BからKernel programへ処理が移行する(時刻184t)。DMA Done割り込み187がApplication program Aに対するものであった場合は、Kernel programがApplication program Aを起動し、Miss hit割り込み186が発生した時点の命令から再開される(時刻185t)。DMA Done割り込み187については各Application program毎、または、module毎に割り込み要因が存在するものとする。

【0057】

図6では2種類のApplication programの切り替えについて説明したが、Application programが複数有り、Miss hit割り込み後、Application programを切り替え、さらに、切り替え先のApplication programでMiss hit割り込みが発生したとしても基本的に同じ処理となる。また、図6ではApplication programをA/Bの2種類しか記載していないが、Application programの数に制約があるわけではないということはいうまでもない。

【0058】

このように実施の形態4によれば、プロセッサ403Hへの割り込み手段として、Miss hit割り込み186およびDMA Done割り込み187を備えることにより、命令がMiss hitした場合にアプリケーションプログラムを切り替えながら実行できる。特にDMA Done割り込み187についてはApplication program毎、module毎に割り込み要因を持つことで、Miss hit割り込み186が発生した後、Application programが切り替わっても、DMA Done割り込み187が発生した際に、元のApplication programに戻ることができる。Miss hit発生した際にApplication programの切り替えを行うことで命令を主記憶メモリ400H

からキャッシュメモリ401Hへdown loadすることで発生するミスヒットペナルティを隠蔽し、プロセッサとしての稼働率を上げることができる。

【0059】

(第5の実施形態)

第5の実施形態による情報処理制御システムの構成は図1に示したものと同様である。このシステムは、キャッシュコントローラ402H内部のCache Table Registerの情報と、Pre load実行状態の情報を利用することにより、Down loadを起動すべきかどうかを判定することを特徴とする。

【0060】

次に本発明の実施の形態5にかかる情報処理制御システムについて説明する。図7は本発明の実施の形態5において、Miss hitが発生した場合にApplication programを切り替えながら実行する際のフローチャートである。このフローではキャッシュコントローラ402Hの状態(特にPre load実行状態)からdown loadを起動するかどうかを判定する。また、Miss hitが発生した際に待ち状態にあるApplication programがあるかどうかを判定した上で、Application programの切り替えを実行する。図7において、200H、201Hはハードウェアの処理である。例えば、Application program Aのmodule A処理中に200HでハードウェアがMiss hit割り込みを検出すると、ステップ200のApplication program Aのmodule A処理からKernel programへ処理が移行し、ステップ201へ進む。ステップ201においては、Cache Table Register内部にDown loadする予定のプログラムカウンタ(PC)と一致するTag Addressが存在するかどうかを判定する。ない場合はステップ203に処理を進め、Down load起動を行う。ある場合は、ステップ202に処理を進め、ステップ201の条件を満たしているものがPre load中かどうかを判定する。Pre load中でない場合は、ステップ203に処理を進め、Down load起動を行う。Pre load中である場合は、なにも実行せず、ステップ204に処理を進める。また、ステップ203でDown load起動を行った後も、ステップ204に処理を進める。ステップ204においては待ち状態にあるApplication programがあるかどうかを判定し、ある場合はApplication programの切り替えを行い、ステップ206に進み、別のApplication programを実行し、ない場合はKernel program内のステップ205でDown load完了までポーリングする。Down loadが完了し、201HでハードウェアがDMA Done割り込みを検出すると、ステップ205、ステップ206からKernel program内のステップ207のDMA Done割り込み処理へ移行する。ステップ207でDMA Done割り込み処理を行った後、元のApplication program Aのmodule Aの処理に戻り、Miss hit割り込みが発生した時点の命令からプログラムを再開する。

【0061】

このように実施の形態5によれば、キャッシュコントローラ402H内部のCache Table Registerの情報と、Pre load実行状態の情報を利用することにより、Down loadを起動すべきかどうかを判定することができる。また、Pre loadもしくはDown load起動後に、待ち状態にあるApplication programがあるかどうかを判定し、Application program切り替えを実行することで、Pre loadもしくはDown load実行によるミスヒットペナルティを隠蔽することができる。

【0062】

(第6の実施形態)

第6の実施形態による情報処理制御システムの構成は図1に示したものと同様である。このシステムは、module単位でDMA実行状況やMiss hit発生状況がわかる仕組みになっている点を特徴とする。

【0063】

次に本発明の実施の形態6にかかる情報処理制御システムについて説明する。図8は本実施の形態6においてキャッシュコントローラ402Hの内部構成を示すブロック図である。図8において、220はプログラム上の論理Addressと物理Addressとの対応を示すCache Table Registerを示し、224はTag Addressを示し、225は物理Addressを示す。

2 2 1 はTag Address 2 2 4 と物理Address 2 2 5 の対応が有効か無効かを示すValid flagを示す。Cache Table Register 2 2 0 はmodule単位での対応表として構成されている。2 2 2 はTag Address 2 2 4 と物理Address 2 2 5 に対応したmoduleにおいて、Miss hitが発生しているかどうかを示すMiss hit History flagを示し、2 2 3 はTag Address 2 2 4 と物理Address 2 2 5 に対応したmoduleにおいて、Pre loadもしくはDown loadのDMAが実行中であることを示すDMA Process flagを示す(今後、Tag Address、物理Address、Valid flag、Miss hit History flag、DMA Process flagのペアをブロックと呼ぶ。Cache Table Register 2 2 0 は複数のブロックから構成されていることとなる。)。2 2 6 はプログラムの論理Addressの上位を示し、2 2 7 はプログラムの論理Addressの下位を示す。2 2 8 はCache Addressの上位を示し、2 2 9 はCache Addressの下位を示す。2 2 9 は2 2 7 と同じ信号である。2 3 1 は比較回路を示し、2 3 2 はMiss hit割り込みを発生させるMiss hit flagを示す。Cache Table Register 2 2 0 はプログラムから書き込みも読み出しも可能な構成となっている。さらに、Valid flag 2 2 1 はDMAが完了した時点でセットされ、DMA Process flag 2 2 3 はDMAが完了した時点でリセットされる仕組みにしている。

10

【 0 0 6 4 】

以下、図 8 に示した回路の動作を説明する。この回路ではプログラムの論理Addressの上位 2 2 6 とTag Address 2 2 4 を比較回路 2 3 1 で比較した結果が一致しておりかつValid flag 2 2 1 が有効であれば、物理Addressの上位 2 2 5 をCache Addressの上位 2 2 8 として、さらに、プログラムの論理Addressの下位 2 2 7 をCache Addressの下位 2 2 9 として、キャッシュメモリ 4 0 1 H にCache Addressとして送る。Cache Table Register 2 2 0 内に、プログラムの論理Addressの上位 2 2 6 とTag Address 2 2 4 を比較回路 2 3 1 で比較した結果が一致かつValid flag 2 2 1 が有効であるものが存在しない場合は、Miss hit flag 2 3 2 がActiveになり、Miss hit割り込みが発生する。また、Miss hit割り込みが発生した際にMiss hit History flag 2 2 2 をセットすれば、Cache Table Register のどこでMiss hit割り込みが発生しているかがわかる仕組みになっている。さらに、DMA Process flag 2 2 3 はDMA完了時点で自動的にリセットされる仕組みになっているため、Pre loadやDown loadのDMA起動時にセットしておけば、module単位でのDMA実行状況がわかる仕組みになっている。

20

【 0 0 6 5 】

このように実施の形態 6 によれば、module単位でDMA実行状況やMiss hit発生状況がわかる仕組みになっているため、module単位でのPre loadや、Miss hit割り込み発生時にApplication programを切り替えながらプログラムを実行することができ、命令入れ替えを行いながらリアルタイム処理を実現する情報処理制御システムを構築することができる。

30

【 0 0 6 6 】

(第 7 の実施形態)

第 7 の実施形態による情報処理制御システムは第 6 の実施形態を発展させたものである。このシステムは、Miss hit割り込み発生時にMiss hit割り込み発生時の命令フェッチプログラムカウンタ値(以降、EIPCと呼ぶ)と、命令デコードプログラムカウンタ値(以降、EPCと呼ぶ)を自動的に退避する仕組みを持っている。図 9 は図 8 に示した本発明の実施の形態 6 にかかる情報処理制御システムと、EIPCと、DMA process flagを用いて、Miss hit割り込み処理を実現する際のフローチャートである。図 9 において、2 4 0 H はハードウェア(プロセッサ 4 0 3 H またはキャッシュコントローラ 4 0 2 H)の処理である。Application program A のmodule A 実行中に、2 4 0 H においてハードウェアがMiss hit割り込みを検出すると、自動的にEIPCとEPCが退避され、ステップ 2 4 0 のApplication program A のmodule A の処理からKernel programへ処理が移行し、ステップ 2 4 1 に進む。ステップ 2 4 1 においてはCache Table Register内部にEIPCと一致するTag Addressが存在するかどうかを判定する。ない場合はステップ 2 4 3 に処理を進め、Cache Table Registerを任意に選択する。ある場合は、ステップ 2 4 2 に処理を進め、ステップ 2 4 1 の条件が成立しているブロックにおいて、DMA Process flagが1かどうかを判定する。DMA Process

40

50

flagが1でない場合はPre load実行中でないと判断し、ステップ243に処理を進め、Cache Table Registerを任意に選択する。DMA Process flagが1である場合は、Pre load実行中と判断し、なにも実行せず、ステップ245に処理を進める。また、ステップ243でCache Table Registerを任意に選択する処理に移った場合は、その後、ステップ244へ進む。ステップ244では、選択されたブロックのValid flagを0に設定し、DMA Process flagを1に設定し、Tag Addressと物理Addressを設定し、Down load起動を行う。その後、ステップ245に進む。ステップ245では、ステップ242からステップ245に移行してきた場合は、ステップ242の条件が成立しているブロックのMiss hit Historyを1に設定し、ステップ244からステップ245に移行してきた場合は、ステップ243で選択されたブロックのMiss hit Historyを1に設定する。ステップ245の処理が終わると、ステップ246に進む。ステップ246においては待ち状態にあるApplication programがあるかどうかを判定する。ある場合はApplication programを切り替え、ステップ248の別のApplication programを実行する、ない場合はKernel program内のステップ247でDown load完了までポーリングする。

10

【0067】

このように実施の形態7によれば、本発明の実施の形態6にかかる情報処理制御システムと、EIPCと、DMA process flagを用いて、Miss hit割り込み処理を実現することにより、Pre load実行している状態でのMiss hit割り込みとPre load実行していない状態でのMiss hit割り込みのどちらの割り込みも処理することができる。

20

【0068】

(第8の実施形態)

第8の実施形態による情報処理制御システムの構成は図1に示したものと同様である。図10は本実施の形態8におけるキャッシュコントローラ402Hの内部構成を示すブロック図である。図10において、図8と同一符号は同一または相当部分を示し、233はDMA Done割り込みflagを示す。DMA Done割り込みflag233はMiss hit History flag222を1に設定しているブロックに対してDMA完了した場合のみ発生する構成にしている。まず、DMA Process flag223を1に設定し、次にPre loadまたは、Down loadのDMAを起動し、その後、Miss hit History flag222を1に設定すると、DMA完了時点で自動的にDMA Process flag223がリセットされ0になるので、DMA Done割り込みが発生する仕組みにしている。

30

【0069】

このように実施の形態8によれば、Pre loadによるDMA完了時など、DMAが完了する度にDMA Done割り込みがすることはなくなるので、DMA完了ごとに発生していたプログラムの切り替えロスを削減でき、プロセッサの処理効率の低下を抑えることが出来る。また、仮にMiss hit割り込みが発生した場合でも、DMA Done割り込みを発生させたくない場合などは、Miss hit History flagを0のままにしておくことで、DMA Done割り込みの発生を抑えることが出来、DMA Done割り込みの発生をコントロールすることが出来る。

【0070】

(第9の実施形態)

第9の実施形態による情報処理制御システムは第8の実施形態の応用例である。図11は図10に示した本発明の実施の形態8にかかる情報処理制御システムを用いて、Application programのmodule毎にPre loadを実行する際のフローチャートである。ステップ280において、Pre loadを起動する場合、ステップ281を通過して、Application programのmodule AからKernel programのステップ282に処理を進める。module内部にPre load起動がない場合は、ステップ287のmodule Aの処理を行い、その後、Pre loadを実行しないままステップ288のmodule Bの処理へ移行する。ステップ282においては、Cache Table Register 220内部にPre loadする予定のプログラムカウンタ(PC)と一致するTag Address 224が存在するかどうかを判定する。ない場合はステップ284に処理を進め、Cache Table Register 220を任意に選択する。ある場合は、ステップ283に処理を進め、ステップ282の条件が成立しているブロックにおいて、DMA Process flag 2

40

50

2 3 が1かどうかを判定する。DMA Process flag 2 2 3 が1でない場合はPre load実行中でないと判断し、ステップ 2 8 4 に処理を進め、Cache Table Register 2 2 0 を任意に選択する。DMA Process flag 2 2 3 が1である場合は、Pre load実行中と判断し、なにも実行せず、ステップ 2 8 6 に処理を進める。また、ステップ 2 8 4 でCache Table Register 2 2 0 を任意に選択する処理に移った場合は、その後、ステップ 2 8 5 へ進む。ステップ 2 8 5 では、選択されたブロックのValid flag 2 2 1 を0に設定し、DMA Process flag 2 2 3 を1に設定し、Tag Address 2 2 4 と物理Address 2 2 5 を設定し、Pre load起動を行う。その後、ステップ 2 8 6 に進む。ステップ 2 8 6 においては全Pre load起動が完了したかどうかを判定し、完了していない場合は、ステップ 2 8 2 に戻り、上記処理を繰り返す。完了した場合は、ステップ 2 8 7 に処理を進め、module Aの残りの処理を行い、その後、ステップ 2 8 8 のmodule Bの処理を行う。また、2 8 5 の処理を行った時点で、ハードウェアは2 8 0 Hにおいて、Valid flag 2 2 1 が0に設定され、DMA Process flag 2 2 3 が1に設定され、2 8 1 HにおいてDMA起動がかかる。2 8 2 HでDMAが完了した時点で、自動的にValid flag 2 2 1 は1に設定され、DMA Process flag 2 2 3 は0に設定される。

10

【 0 0 7 1 】

このように実施の形態 9 によれば、本発明の実施の形態 8 にかかる情報処理制御システムを用いて、DMA Process flag 2 2 3 からPre load実行状態を判定し、module毎のPre loadを適切な時に適切な数だけ実行することが出来る。

20

【 0 0 7 2 】

(第 1 0 の実施形態)

次に本発明の実施の形態 1 0 にかかる情報処理制御システムは、図 9 に示した本発明の実施の形態 7 にかかる情報処理制御システムと、図 1 0 に示した本発明の実施の形態 8 にかかる情報処理制御システムを用いて、Miss hit割り込みが発生した場合にApplication programを切り替えながら実行するものである。この処理のフローチャートを図 1 2 に示す。図 1 2 において、3 0 0 H , 3 0 1 H , 3 0 2 H , 3 0 3 H , 3 0 4 H , 3 0 5 H , 3 0 6 H はハードウェアの処理である。Application program Aのmodule A実行中に、3 0 0 HにおいてハードウェアがMiss hit割り込みを検出すると、自動的にEIPCとEPCが回避され、ステップ 3 0 0 のApplication program Aのmodule Aの処理からKernel programへ処理が移行し、ステップ 3 0 1 に進む。ステップ 3 0 1 においてはCache Table Register 2 2 0 内部にEIPCと一致するTag Address 2 2 4 が存在するかどうかを判定する。ない場合はステップ 3 0 3 に処理を進め、Cache Table Register 2 2 0 を任意に選択する。ある場合は、ステップ 3 0 2 に処理を進め、ステップ 3 0 1 の条件が成立しているブロックにおいて、DMA Process flag 2 2 3 が1かどうかを判定する。DMA Process flag 2 2 3 が1でない場合はPre load実行中でないと判断し、ステップ 3 0 3 に処理を進め、Cache Table Register 2 2 0 を任意に選択する。DMA Process flag 2 2 3 が1である場合は、Pre load実行中と判断し、なにも実行せず、ステップ 3 0 5 に処理を進める。また、ステップ 3 0 3 でCache Table Register 2 2 0 を任意に選択する処理に移った場合は、その後、ステップ 3 0 4 へ進む。ステップ 3 0 4 では、選択されたブロックのValid flag 2 2 1 を0に設定し、DMA Process flag 2 2 3 を1に設定し、Tag Address 2 2 4 と物理Address 2 2 5 を設定し、Down load起動を行う。その後、ステップ 3 0 5 に進む。ステップ 3 0 5 では、ステップ 3 0 2 からステップ 3 0 5 に移行してきた場合は、ステップ 3 0 2 の条件が成立しているブロックのMiss hit History flag 2 2 2 を1に設定し、ステップ 3 0 4 からステップ 3 0 5 に移行してきた場合は、ステップ 3 0 3 で選択されたブロックのMiss hit History flag 2 2 2 を1に設定する。ステップ 3 0 5 の処理が終わると、ステップ 3 0 6 に進む。ステップ 3 0 6 においては待ち状態にあるApplication programがあるかどうかを判定する。ある場合はApplication programを切り替え、ステップ 3 0 8 の別のApplication programを実行する、ない場合はKernel program内のステップ 3 0 7 でDown load完了までポーリングする。また、3 0 4 の処理を行った時点で、ハードウェアは3 0 1 Hにおいて、Valid flag 2 2 1 が0に設定され、DMA Process flag 2 2 3 が1に設定され

30

40

50

、 3 0 2 HにおいてDMA起動がかかる。

【 0 0 7 3 】

その後、ステップ 3 0 5 の処理を行った時点で、 3 0 3 HにおいてMiss hit History flag 2 2 2 が 1 に設定され、 3 0 5 HにおいてDMAが完了した時点で、 3 0 4 Hにおいて自動的にValid flag 2 2 1 が 1 に設定され、DMA Process flag 2 2 3 が 0 に設定される。Miss hit History flag 2 2 2 が 1 に設定されている状態でDMA Process flag 2 2 3 が 0 になれば、DMA Done割り込みが検出され、ステップ 3 0 7 とステップ 3 0 8 の処理からKernel programのステップ 3 0 9 のDMA Done割り込みルーチンに処理が移行する。その後、ステップ 3 1 0 で切り替え先のApplication programのmodule判定を行い、ステップ 3 1 1 においてMiss hit History flag 2 2 2 を 0 に設定し、ステップ 3 1 2 において、DMA Done割り込みを発生させたApplication programのmoduleへ処理が移行する。

10

【 0 0 7 4 】

このように実施の形態 1 0 によれば、本発明の実施の形態 7 にかかる情報処理制御システムと、本発明の実施の形態 8 にかかる情報処理制御システムを用いてプログラムを制御することにより、Application program切り替えを行いながらプログラムの実行が出来るため、Pre loadもしくはDown load実行によるミスヒットペナルティを隠蔽することが出来る。また、DMA Done割り込みがmodule単位に必要な命令がキャッシュメモリ上にそろった時点で発生するため、Miss hit割り込みが発生したApplication programへの復帰を早く実現できる。

【 0 0 7 5 】

20

(第 1 1 の実施形態)

第 1 1 の実施形態にかかる情報処理制御システムは、第 6 の実施形態にかかる情報処理制御システムと、DMA Done割り込みマスク機構を用いて、DMA Done割り込みをマスクするものである。この情報処理制御システムでは、module毎に発生するDMA Done割り込みをマスクする機構を持ち、この機構については割り込み要因そのものを消してしまうのではなく、割り込み要因自体は保持できるようになっており、割り込みマスクを解除した時点で再び割り込み要因が発生し、割り込みが入る仕組みになっている。図 1 3 は、本発明の実施の形態 6 にかかる情報処理制御システムと、DMA Done割り込みマスク機構を用いて、DMA Done割り込みをマスクする際のフローチャートを示す。このフローチャートはMiss hit割り込みが発生した後の処理を表す。3 2 0 H, 3 2 1 H, 3 2 2 Hはハードウェアの処理である。Miss hit割り込み発生後、Down load起動等を行った後、ステップ 3 2 0 において、Miss hit History flagを 1 に設定する。ステップ 3 2 0 の処理が終わると、ステップ 3 2 1 に進む。ステップ 3 2 1 においては待ち状態にあるApplication programがあるかどうかを判定する。ある場合はApplication programを切り替え、ステップ 3 2 3 へ進み、ない場合はKernel program内のステップ 3 2 2 でDown load完了までポーリングする。ステップ 3 2 3 においては割り込みマスクが必要かどうかを判定する。必要であれば、ステップ 3 2 4 において割り込みマスクを設定し、その後、ステップ 3 2 5 で別Application programを実行する。必要でない場合は、ステップ 3 2 5 に直接進み、別Application programを実行する。また、3 2 0 の処理を行った時点で、ハードウェアは 3 2 0 H において、Miss hit History flagが 1 に設定され、3 2 4 の処理を行った時点で、3 2 1 H において、DMA Done割り込みマスクが設定される。その後、3 2 2 Hにおいて、DMA Done割り込みが検出される。ステップ 3 2 2 においては、DMA Done割り込みが検出された時点でDMA Done割り込みが発生し、ステップ 3 2 9 のDMA Done割り込み処理へ進む。また、ステップ 3 2 5 において、DMA Done割り込みマスクが設定されていない場合は、DMA Done割り込みが検出された時点でDMA Done割り込みが発生し、ステップ 3 2 9 のDMA Done割り込み処理へ進む。ステップ 3 2 5 において、DMA Done割り込みマスクが設定されている場合は、DMA Done割り込みが検出された時点でもDMA Done割り込みが発生せず、ステップ 3 2 7 に進み、別Application programの処理が継続される。その後、ステップ 3 2 8 で割り込みマスクを解除した時点で、DMA Done割り込みが発生し、ステップ 3 2 9 のDMA Done割り込み処理へ進む。

30

40

50

【0076】

このように実施の形態11によれば、Miss hit割り込み後のDMA Done割り込みに対して割り込み要因を残したまま割り込みマスクすることで、別Application programの処理を保護することが出来る。また、割り込み要因を残した状態でDMA Done割り込みをマスクするため、割り込みマスクを解除した時点で、再び、DMA Done割り込みを発生し、Miss hit割り込みが発生したApplication programに復帰することが出来る。

【0077】

(第12の実施形態)

次に本発明の実施の形態12にかかる情報処理制御システムについて説明する。

【0078】

図14は本発明の実施の形態12にかかる情報処理制御システムのブロック図である。340Hは割り込み管理機構を示し、341Hはプログラムを格納しているメモリを示し、342Hは命令解読装置、343Hは状態管理装置を示す。340Sは命令を示す信号線で、341Sは343Hに示した状態管理装置が342Hに示した命令解読装置を制御する制御線である。342Sは340Hに示した割り込み管理機構が342Hに示した命令解読装置と343Hに示した状態管理装置を制御するための制御線である。通常のプロセッサにおいては343Hに示した状態管理装置は存在しない。命令ビットフィールド上に命令以外のもの、たとえば、暗号化情報等を含むような場合は、通常の命令の解読を行う命令解読装置と暗号化情報により状態が変化する状態管理装置が存在することがある。この場合、343Hの状態管理装置から出力される制御線341Hにより、342Hに示した命令解読装置の命令解読方法が変わる。

【0079】

図14において、340H割り込み管理機構が割り込みを検出すると342Hに示した命令解読装置と343Hに示した状態管理装置に接続されている342Sに示した制御線がActiveになる。342SがActiveにすることで、342Hに示した命令解読装置の出力を無効化し、さらに、343Hに示した状態管理装置をリセットする。

【0080】

このように実施の形態12によれば、割り込み発生時に343Hに示した状態管理機構をリセットすることにより、無効な命令により状態管理装置が間違った状態に陥ることを防ぐことが出来、割り込み復帰後も命令解読を正常に行うことが出来る。

【産業上の利用可能性】

【0081】

本発明は、キャッシュメモリに格納する命令を入れ替えながらリアルタイム処理を実現することが必要なシステム、たとえばMPEG AVデコーダやデジタルTV関係のLSIなどに適用可能である。

【図面の簡単な説明】

【0082】

【図1】第1の実施形態による情報処理制御システムの全体構成を示すブロック図である。

【図2】本発明の第1の実施形態にかかる情報処理制御システムにおいて、Pre load処理をする場合のプログラムの流れを示す図である。

【図3】本発明の第2の実施形態にかかる情報処理制御システムにおいて、module化したソフトウェアの構成図である。

【図4】本発明の第2の実施形態にかかる情報処理制御システムにおいて、module単位でPre loadする場合のプログラムの流れを示す図である。

【図5】本発明の第3の実施形態にかかる情報処理制御システムにおいて、module単位でPre loadする場合のフローチャートを示す図である。

【図6】本発明の第4の実施形態にかかる情報処理制御システムにおいて、Miss hit発生時Application programを切り替えながら実行する場合のプログラムの流れを示す図である。

10

20

30

40

50

【図7】本発明の第5の実施形態にかかる情報処理制御システムにおいて、Miss hit発生時Application programを切り替えながら実行する場合のフローチャートを示す図である。

【図8】本発明の第6の実施形態にかかる情報処理制御システムにおいて、Cache Table Registerとキャッシュメモリとの構成を示すブロック図である。

【図9】本発明の第7の実施形態にかかる情報処理制御システムにおいて、Miss hit割り込み処理を実現する場合のフローチャートを示す図である。

【図10】本発明の第8の実施形態にかかる情報処理制御システムにおいて、DMA Done割り込みを発生させる際のCache Table Registerとキャッシュメモリとの構成を示すブロック図である。

10

【図11】本発明の第9の実施形態にかかる情報処理制御システムにおいて、module単位でPre loadする場合のフローチャートを示す図である。

【図12】本発明の第10の実施形態にかかる情報処理制御システムにおいて、Miss hit発生時Application programを切り替えながら実行する場合のフローチャートを示す図である。

【図13】本発明の第11の実施形態にかかる情報処理制御システムにおいて、DMA Done割り込みマスクを実現する場合のフローチャートを示す図である。

【図14】本発明の第12の実施形態にかかる情報処理制御システムにおいて、メモリと、命令解読装置と、状態管理装置と、割り込み管理機構との関係を示すブロック図である。

20

【図15】一般的なキャッシュを用いた情報処理制御システムの構成図である。

【図16】キャッシュメモリに格納する命令を入れ替えながらプログラムを実行する場合の一般的なプログラムの流れを示す図である。

【図17】キャッシュコントローラ内のCache Table Registerと、キャッシュメモリの構成を示す一般的なブロック図である。

【符号の説明】

【0083】

- 100 時間の流れ
- 101 Kernel Program処理
- 102 Application program A処理
- 103 Application program B処理
- 104 プログラムの流れ
- 105 Break point割り込み
- 100 t ~ 106 t 時刻
- 120 ソフトウェア構成
- 121 Kernel program
- 122 Application program A
- 123 Application program B
- 124 Application program C
- 125 Application program D
- 140 時間の流れ
- 141 Kernel Program処理
- 142 Application program A処理
- 143 Application program B処理
- 144 プログラムの流れ
- 145 Pre load起動
- 146 Break point割り込み
- 147 Application program A module A処理区間
- 148 Application program A module B処理区間
- 149 Application program A module C処理区間


30

40


50

1 5 0	Application program B module A処理区間	
1 5 1	Application program B module B処理区間	
1 4 0 t ~ 1 5 8 t	時刻	
1 6 0 ~ 1 6 7	フローチャート内処理	
1 8 0	時間の流れ	
1 8 1	Kernel Program処理	
1 8 2	Application program A処理	
1 8 3	Application program B処理	
1 8 4	プログラムの流れ	
1 8 5	Down load起動	10
1 8 6	Miss hit割り込み	
1 8 7	Break point割り込み	
1 8 0 t ~ 1 9 0 t	時刻	
2 0 0 ~ 2 0 8	フローチャート内処理	
2 0 1 H、2 0 2 H	ハード処理	
2 2 0	Cache Table Register	
2 2 1 ~ 2 2 5	レジスタ	
2 2 6 ~ 2 2 9	制御信号	
2 3 0	メモリ	
2 3 1	比較回路	20
2 3 2	制御信号	
2 3 3	制御信号	
2 4 0 ~ 2 4 8	フローチャート内処理	
2 4 0 H	ハード処理	
2 8 0 ~ 2 8 8 H	フローチャート内処理	
2 8 0 H ~ 2 8 3 H	ハード処理	
3 0 0 ~ 3 1 2	フローチャート内処理	
3 0 0 H ~ 3 0 6 H	ハード処理	
3 2 0 ~ 3 2 9	フローチャート内処理	
3 2 0 H ~ 3 2 2 H	ハード処理	30
3 4 0 H	割り込み管理機構	
3 4 1 H	メモリ	
3 4 2 H	命令解読装置	
3 4 3 H	状態管理装置	
3 4 0 S ~ 3 4 2 S	制御信号	
4 0 0 H	主記憶メモリ	
4 0 1 H	キャッシュメモリ	
4 0 2 H	キャッシュコントローラ	
4 0 3 H	プロセッサ	
4 2 0	時間の流れ	40
4 2 1	Kernel Program処理	
4 2 2	Application program処理	
4 2 3	プログラムの流れ	
4 2 4	Down load処理	
4 2 5	Miss hit割り込み	
4 2 0 t ~ 4 2 3 t	時刻	


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図 9】




【図 10】




【図 11】




【図 12】




【図13】




【図14】




【図15】



【図16】



【 図 17 】



フロントページの続き

(72)発明者 法貴 光典

大阪府門真市大字門真1006番地 松下電器産業株式会社内

審査官 高橋正徳

(56)参考文献 特開平11-328123(JP,A)
特開平10-040106(JP,A)
特開平11-039153(JP,A)
特開平03-154139(JP,A)
特開昭62-179033(JP,A)
特開2000-035894(JP,A)
特開2003-076559(JP,A)
国際公開第03/075154(WO,A1)
特開昭60-263238(JP,A)
特開平03-214337(JP,A)
特開昭56-159886(JP,A)
特開平09-218823(JP,A)
特開昭56-117384(JP,A)
特開平10-340197(JP,A)
特開平02-109128(JP,A)
特開平07-056755(JP,A)
特開2001-056781(JP,A)
特開2002-259209(JP,A)
国際公開第03/021439(WO,A1)
特開平03-071248(JP,A)

(58)調査した分野(Int.Cl., DB名)

G06F 12/08 - 12/12,

G06F 12/06,

G06F 9/50,

G06F 9/06,

G06F 9/38