(19) 日本国特許庁(JP)			(12)特	許	公幸	F (B2)	(11) 特許番号	
							特許的	第6479533号
(45)発行日	平成31年	ឝ3月6日 (2019.3.)	6)			(24)登録日	平成31年2月15	(P6479533) ∃ (2019.2.15)
(51) Int.Cl. HO1L HO1L HO1L	21/336 29/78 29/786	(2006. 01) (2006. 01) (2006. 01)	FI H H H H	IO1L IO1L IO1L IO1L IO1L	29/78 29/78 29/78 29/78 29/78 29/78	301J 622 301S 301D 618C	諸求項の数 16	(全 17 百)
			<u></u>				- 請水頃の数 16	(至11月)
 (22) 出願日 (65) 公開番号 (43) 公開日 審査請求 	, :日	平成27年3月31日 特開2016-192479 平成28年11月10 平成30年2月22日	(2015.3.3) (P2016-19 ∃ (2016.11 (2018.2.2	2479A) 2479A) 1.10) 22)	(74)代理 (74)代理 (74)代理 (72)発明 審査	このののののに ラピスセミニ 神奈川県街 8 人 100079049 弁理士 中夏 人 1000849955 弁理士 加那 人 100099025 弁理士 福日 者 田中 宏幸 一ラピスセミニ 神奈川県 うていたい 育会 市川 武宜	ロンダクタ株式会	社 二丁目4番地 二丁目4番8 会社内
							最新	終頁に続く

(54) 【発明の名称】半導体装置および半導体装置の製造方法

(57)【特許請求の範囲】

【請求項1】

N型半導体層の表層部に設けられたP型ベース領域と、

前記 P 型ベース領域の内側に設けられた N 型エミッタ領域と、

前記N型半導体層の表層部に前記P型ベース領域と離間して設けられたP型コレクタ領 域と、

前記N型半導体層の表面に設けられ、前記P型ベース領域および前記N型エミッタ領域 に接するゲート絶縁膜と、

前記ゲート絶縁膜の上に設けられたゲート電極と、

10 前記N型半導体層の内部の、前記P型ベース領域と前記P型コレクタ領域との間に設け られ、一端が前記N型半導体層の表層部に延在するN型半導体に接続され、且つ前記N型 半導体層の深さ方向に伸びる絶縁体を有する柱状構造物と、

を含み、

前記柱状構造物の前記N型半導体に接続された一端が、前記P型ベース領域の底部より も上方に位置していることを特徴とする半導体装置。

【請求項2】

前記N型半導体層の表層部の、前記P型ベース領域と前記P型コレクタ領域との間に設 けられた絶縁体領域を更に含み、

前記柱状構造物は、前記絶縁体領域との間に前記N型半導体を挟んで前記絶縁体領域か ら離間していることを特徴とする請求項1に記載の半導体装置。

(2)

【請求項3】

前記N型半導体層は、絶縁体層の上に形成され、

前記柱状構造物の他端は、前記絶縁体層に接続されていることを特徴とする請求項1または請求項2に記載の半導体装置。

【請求項4】

N型半導体層の表層部に設けられたP型ベース領域と、

前記P型ベース領域の内側に設けられたN型エミッタ領域と、

<u>前記N型半導体層の表層部に前記P型ベース領域と離間して設けられたP型コレクタ領</u> 域と、

____前記N型半導体層の表面に設けられ、前記P型ベース領域および前記N型エミッタ領域____10 に接するゲート絶縁膜と、

前記ゲート絶縁膜の上に設けられたゲート電極と、

前記N型半導体層の内部の、前記P型ベース領域と前記P型コレクタ領域との間に設け られ、一端が前記N型半導体層の表層部に延在するN型半導体に接続され、且つ前記N型 半導体層の深さ方向に伸びる絶縁体を有する柱状構造物と、

を含み、

前記柱状構造物は、前記 P 型ベース領域と前記 P 型コレクタ領域とが並ぶ方向であるゲ ート長方向に沿って分割されていることを特徴とする半導体装置。

【請求項5】

前記柱状構造物は、前記 P 型ベース領域と前記 P 型コレクタ領域とが並ぶ方向と交差す 20 る方向であるゲート幅方向に沿って分割されていることを特徴とする請求項 1 から請求項 3 のいずれか 1 項に記載の半導体装置。

【請求項6】

N型半導体層の表層部に設けられたP型ベース領域と、

前記P型ベース領域の内側に設けられたN型エミッタ領域と、

<u>前記N型半導体層の表層部に前記P型ベース領域と離間して設けられたP型コレクタ領</u> 域と、

<u>前記N型半導体層の表面に設けられ、前記P型ベース領域および前記N型エミッタ領域</u> に接するゲート絶縁膜と、

前記ゲート絶縁膜の上に設けられたゲート電極と、

前記N型半導体層の内部の、前記P型ベース領域と前記P型コレクタ領域との間に設け られ、一端が前記N型半導体層の表層部に延在するN型半導体に接続され、且つ前記N型 半導体層の深さ方向に伸びる絶縁体を有する柱状構造物と、

___前記N型半導体層の表層部の、前記P型ベース領域と前記P型コレクタ領域との間に設 けられた絶縁体領域と、

を含み、

前記柱状構造物は、前記絶縁体領域との間に前記N型半導体を挟んで前記絶縁体領域から離間しており、前記絶縁体領域と前記柱状構造物との距離は、0.1µm以上2µm以下であることを特徴とする半導体装置。

【請求項7】

N型半導体層の表層部に設けられたP型ベース領域と、

前記P型ベース領域の内側に設けられたN型エミッタ領域と、

___前記N型半導体層の表層部に前記P型ベース領域と離間して設けられたP型コレクタ領 域と、

<u>前記N型半導体層の表面に設けられ、前記P型ベース領域および前記N型エミッタ領域</u> に接するゲート絶縁膜と、

前記ゲート絶縁膜の上に設けられたゲート電極と、

前記N型半導体層の内部の、前記P型ベース領域と前記P型コレクタ領域との間に設け られ、一端が前記N型半導体層の表層部に延在するN型半導体に接続され、且つ前記N型 半導体層の深さ方向に伸びる絶縁体を有する柱状構造物と、 30

前記N型半導体層の表層部の、前記P型ベース領域と前記P型コレクタ領域との間に設 けられた絶縁体領域と、

を含み、

前記柱状構造物は、前記絶縁体領域との間に前記N型半導体を挟んで前記絶縁体領域か ら離間しており、前記P型ベース領域と前記P型コレクタ領域とが並ぶ方向であるゲート 長方向における前記柱状構造物の幅は、前記絶縁体領域の前記ゲート長方向における長さ の6.7%以上29.2%以下であることを特徴とする半導体装置。

【請求項8】

N型半導体層の表層部に設けられたP型ベース領域と、

前記 P 型ベース領域の内側に設けられた N 型エミッタ領域と、

前記N型半導体層の表層部に前記P型ベース領域と離間して設けられたP型コレクタ領 域と、

前記N型半導体層の表面に設けられ、前記P型ベース領域および前記N型エミッタ領域 に接するゲート絶縁膜と、

前記ゲート絶縁膜の上に設けられたゲート電極と、

前記N型半導体層の内部の、前記P型ベース領域と前記P型コレクタ領域との間に設け られ、一端が前記N型半導体層の表層部に延在するN型半導体に接続され、且つ前記N型 半導体層の深さ方向に伸びる絶縁体を有する柱状構造物と、

前記N型半導体層の表層部の、前記P型ベース領域と前記P型コレクタ領域との間に設 けられた絶縁体領域と、

20

10

を含み、

前記柱状構造物は、前記絶縁体領域との間に前記N型半導体を挟んで前記絶縁体領域か ら離間しており、

前記P型ベース領域と前記P型コレクタ領域とが並ぶ方向であるゲート長方向における 前記柱状構造物の幅は、4µm以上17.5µm以下であることを特徴とする請求項2ま たは6に記載の半導体装置。

【請求項9】

N型半導体層の表層部に設けられたP型ベース領域と、

前記 P 型ベース領域の内側に設けられた N 型エミッタ領域と、

30 前記N型半導体層の表層部に前記P型ベース領域と離間して設けられたP型コレクタ領 域と、

前記N型半導体層の表面に設けられ、前記P型ベース領域および前記N型エミッタ領域 に接するゲート絶縁膜と、

前記ゲート絶縁膜の上に設けられたゲート電極と、

前記N型半導体層の内部の、前記P型ベース領域と前記P型コレクタ領域との間に設け られ、一端が前記N型半導体層の表層部に延在するN型半導体に接続され、且つ前記N型 半導体層の深さ方向に伸びる絶縁体を有する柱状構造物と、

を含み、

前記P型ベース領域と前記柱状構造物との距離は、4µm以下であることを特徴とする 半導体装置。

40

【請求項10】

前記柱状構造物と前記P型ベース領域との距離は、前記柱状構造物と前記P型コレクタ 領域との距離よりも短いことを特徴とする請求項1から請求項9のいずれか1項に記載の 半導体装置。

【請求項11】

N型半導体層の表面から前記N型半導体層の深さ方向に伸びるトレンチを形成する工程 と、

前記トレンチの内部に絶縁体を埋め込んで柱状構造物を形成する工程と、 前記トレンチの内部の前記柱状構造物の上部をN型半導体で埋める工程と、 前記N型半導体層の表面にゲート絶縁膜を形成する工程と、

前記ゲート絶縁膜の上にゲート電極を形成する工程と、

前記ゲート絶縁膜に接するように、前記N型半導体層の表層部にP型ベース領域を形成 する工程と、

前記ゲート絶縁膜に接するように前記 P 型ベース領域の内側に N 型エミッタ領域を形成 する工程と、

前記 P 型ベース領域との間に前記柱状構造物を挟むように、前記 N 型半導体層の表層部 に P 型コレクタ領域を形成する工程と、

を含むことを特徴とする半導体装置の製造方法。

【請求項12】

前記柱状構造物との間に前記N型半導体を挟むように、前記N型半導体層の表層部に絶 10 縁体領域を形成する工程を更に含むことを特徴とする請求項11に記載の製造方法。

【請求項13】

前記N型半導体層は、絶縁体層の上に形成されており、

前記柱状構造物を前記絶縁体層に接続することを特徴とする請求項11または請求項1 2に記載の製造方法。

【請求項14】

前記トレンチの内部の前記柱状構造物の上部を前記N型半導体で埋める工程は、前記トレンチの側壁から前記N型半導体の結晶を成長させる工程を含むことを特徴とする請求項 11から請求項13のいずれか1項に記載の製造方法。

【請求項15】

前記トレンチの内部の前記柱状構造物の上部を前記N型半導体で埋めた後に、前記N型 半導体層の表面を平坦化する工程を更に含むことを特徴とする請求項11から請求項14 のいずれか1項に記載の製造方法。

【請求項16】

前記N型半導体層は、シリコンを含み、

前記トレンチの内部の前記柱状構造物の上部を前記N型半導体で埋める前に、前記N型 半導体層の上にシリコン窒化膜を形成する工程と、

前記トレンチの内部の前記柱状構造物の上部を前記N型半導体で埋めた後に、前記シリ コン窒化膜を除去して前記N型半導体層の表面を露出させる工程および露出した前記N型 半導体層の表面を平坦化する工程

30

20

を更に含むことを特徴とする請求項11から請求項15のいずれか1項に記載の製造方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、半導体装置および半導体装置の製造方法に関する。

【背景技術】

[0002]

IGBT(Insulated Gate Bipolar Transistor)はパワーデバイスの一種であり、省 40 エネルギー社会の構築が求められている今日、その重要性はますます増加している。特に 横型IGBTはICに組み込むことが可能であることから、多方面への応用が期待できる

[0003]

IGBTの耐圧を向上させる技術として、例えば下記のものが知られている。すなわち、特許文献1には、n+エミッタ領域とp+コレクタ領域との間のウェハ表面にトレンチを 形成し、その中をトレンチ埋め込み絶縁膜で埋めることにより、耐圧を担持するドリフト 領域を折り曲げて、実効的なドリフト長を長くすることが記載されている。

【先行技術文献】

【特許文献】

[0004]

【特許文献1】特開2010-186878号公報

【発明の概要】

【発明が解決しようとする課題】

[0005]

IGBTは、出力特性と、耐圧特性との間にトレードオフ関係を有する。すなわち、コレクタ・エミッタ間飽和電圧を低減させ、損失を小さくした場合には、コレクタ・エミッタ間耐圧が低下する。一方、コレクタ・エミッタ間耐圧を高くして、過電圧による破壊に対するマージンを大きくした場合には、コレクタ・エミッタ間飽和電圧が高くなる。このようなトレードオフ関係により、従来の横型IGBTは、総合的な性能が十分に高いものとはいえなかった。

【0006】

本発明は、従来の横型IGBTに対して耐圧特性を損なうことなく出力特性を改善する ことができる半導体装置およびその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明に係る半導体装置は、N型半導体層の表層部に設けられたP型ベース領域と、前 記P型ベース領域の内側に設けられたN型エミッタ領域と、前記N型半導体層の表層部に 前記P型ベース領域と離間して設けられたP型コレクタ領域と、前記N型半導体層の表面 に設けられ、前記P型ベース領域および前記N型エミッタ領域に接するゲート絶縁膜と、 前記ゲート絶縁膜の上に設けられたゲート電極と、前記N型半導体層の内部の、前記P型 ベース領域と前記P型コレクタ領域との間に設けられ、一端が前記N型半導体層の表層部 に延在するN型半導体に接続され、且つ前記N型半導体層の深さ方向に伸びる絶縁体を有 する柱状構造物と、を含み、前記柱状構造物の前記N型半導体に接続された一端が、前記 P型ベース領域の底部よりも上方に位置している。

[0008]

本発明に係る半導体装置の製造方法は、N型半導体層の表面から前記N型半導体層の深 さ方向に伸びるトレンチを形成する工程と、前記トレンチの内部に絶縁体を埋め込んで柱 状構造物を形成する工程と、前記トレンチの内部の前記柱状構造物の上部をN型半導体で 埋める工程と、前記N型半導体層の表面にゲート絶縁膜を形成する工程と、前記ゲート絶 縁膜の上にゲート電極を形成する工程と、前記ゲート絶縁膜に接するように、前記N型半 導体層の表層部にP型ベース領域を形成する工程と、前記ゲート絶縁膜に接するように前 記P型ベース領域の内側にN型エミッタ領域を形成する工程と、前記P型ベース領域との 間に前記柱状構造物を挟むように、前記N型半導体層の表層部にP型コレクタ領域を形成 する工程と、を含む。

【発明の効果】

【 0 0 0 9 】

本発明によれば、従来の横型 IGBT に対して耐圧特性を損なうことなく出力特性を改善できる、という効果が得られる。

【図面の簡単な説明】

[0010]

【図1】本発明の実施形態に係る半導体装置の構成を示す断面図である。

【図2】(a)~(c)は、本発明の実施形態に係る半導体装置の製造方法を示す図である。

【図3】(a)~(c)は、本発明の実施形態に係る半導体装置の製造方法を示す図である。

【図4】本発明の実施形態に係る半導体装置の製造方法を示す図である。

【図5】(a)は、本発明の実施形態に係る半導体装置および比較例に係る半導体装置の 出力特性のシミュレーション結果を示すグラフである。(b)は、本発明の実施形態に係 る半導体装置および比較例に係る半導体装置の耐圧特性のシミュレーション結果を示すグ 10

20

30

ラフである。

【図6】(a)は、本発明の実施形態に係る半導体装置における、電子密度分布のシミュ レーション結果を示す図である。(b)は、本発明の実施形態に係る半導体装置における 、正孔密度分布のシミュレーション結果を示す図である。

(6)

【図7】(a)は、比較例に係る半導体装置における、電子密度分布のシミュレーション 結果を示す図である。(b)は、比較例に係る半導体装置における、正孔密度分布のシミ ュレーション結果を示す図である。

【図8】(a)は、本発明の実施形態に係る絶縁体ピラーとフィールド酸化膜との距離を 変化させた場合の、コレクタ・エミッタ間飽和電圧および耐圧の変化をシミュレーション により取得した結果を示すグラフである。(b)は、本発明の実施形態に係る絶縁体ピラ ーのゲート長方向における幅を変化させた場合の、コレクタ・エミッタ間飽和電圧および 耐圧の変化をシミュレーションにより取得した結果を示すグラフである。(c)は、絶縁 体ピラーとP型ベース領域との距離を変化させた場合の、コレクタ・エミッタ間飽和電圧 および耐圧の変化をシミュレーションにより取得した結果を示すグラフである。

【図9】(a)~(c)は、本発明の第2の実施形態に係る半導体装置の製造方法を示す 図である。

【図10】(a)~(d)は、本発明の実施形態に係る絶縁体ピラーの形態のバリエーションを示す図である。

【図11】本発明の他の実施形態に係る半導体装置の構成を示す断面図である。

【図12】比較例に係る半導体装置の構成を示す断面図である。

【発明を実施するための形態】

[0011]

以下、本発明の実施形態の一例を図面を参照しつつ説明する。なお、各図面において同 ーまたは等価な構成要素および部分には同一の参照符号を付与している。

【0012】

[第1の実施形態]

図1は、本発明の実施形態に係る半導体装置1の構成を示す断面図である。半導体装置 1は、基板層11、絶縁体層12およびN型半導体層13が積層されて構成されるSOI (Silicon on Insulator)基板10を含んで構成されている。

【0013】

基板層11は、例えばシリコン等の半導体材料により構成される。絶縁体層12は、例 えば、厚さ4µm程度のSiO2等の絶縁体によって構成される。N型半導体層13は、 例えば、厚さ20µm程度のN型シリコンによって構成されている。

[0014]

半導体装置1は、N型半導体層13の表層部にそれぞれ設けられたP型ベース領域43 、N型エミッタ領域44およびP型コレクタ領域45を含む所謂横型のIGBTを構成す るものである。半導体装置1は、SiO₂等の絶縁体からなる素子分離領域31、フィー ルド酸化膜32およびSOI基板10の絶縁体層12によって隣接する他の半導体装置と 電気的に分離されている。

【0015】

P型ベース領域43とP型コレクタ領域45とは、N型半導体層13の表層部に設けられたフィールド酸化膜33によって隔てられている。すなわち、フィールド酸化膜33は、互いに離間して設けられたP型ベース領域43とP型コレクタ領域45との間に延在しており、P型ベース領域43は、フィールド酸化膜33の一端側においてフィールド酸化膜33に隣接して設けられ、P型コレクタ領域45は、フィールド酸化膜33の他端側においてフィールド酸化膜33に隣接して設けられている。N型エミッタ領域44は、P型ベース領域43の内側のフィールド酸化膜33から離間した位置に設けられている。なお、フィールド酸化膜33は、本発明における絶縁体領域の一例である。

【0016】

ゲート絶縁膜41は、例えば、厚さ0.1µm程度のSiO₂等の絶縁体からなり、フ ⁵⁰

30

40

ィールド酸化膜33に隣接し、且つP型ベース領域43とN型エミッタ領域44との界面 を跨ぐようにN型半導体層13の表面に設けられている。すなわち、ゲート絶縁膜41は 、P型ベース領域43およびN型エミッタ領域44の双方に接している。

(7)

【0017】

ゲート電極42は、例えば、リンを含む多結晶シリコン等からなり、ゲート絶縁膜41 の全体およびフィールド酸化膜33の一部を覆うように設けられている。 【0018】

中間絶縁膜50は、SiO2等の絶縁体からなり、ゲート電極42、P型ベース領域4 3、N型エミッタ領域44、P型コレクタ領域45を覆っている。コンタクト51は、タ ングステン等の導電体からなり、中間絶縁膜50を貫通し、P型ベース領域43およびN 型エミッタ領域44の双方に接続されている。コンタクト52は、タングステン等の導電 体からなり、中間絶縁膜50を貫通してP型コレクタ領域45に接続されている。中間絶 縁膜50の表面には、コンタクト51および52にそれぞれ接続されたアルミニウム等の 導電体からなる配線53および54が設けられている。

[0019]

半導体装置1は、N型半導体層13の内部のP型ベース領域43とP型コレクタ領域4 5との間に、N型半導体層13の深さ方向に伸びる柱状構造を有する絶縁体ピラー20を 有する。絶縁体ピラー20は、SiO₂等の絶縁体を含んで構成されている。絶縁体ピラ ー20は、一端がN型半導体層13の表層部に延在するN型半導体に接続され、他端が絶 縁体層12に接続されている。絶縁体ピラー20の上方には、フィールド酸化膜33が延 在しており、絶縁体ピラー20は、フィールド酸化膜33との間にN型半導体を挟んでフ ィールド酸化膜33から離間している。絶縁体ピラー20は、N型半導体層13の表層部 にスリットを形成して、キャリアの移動経路を狭窄するように作用する。絶縁体ピラー2 0は、後述するように、N型エミッタ領域44およびP型コレクタ領域45からN型半導 体層13に注入されるキャリアの流れを規制する。

[0020]

本実施形態において、絶縁体ピラー20は、P型ベース領域43およびP型コレクタ領 域45が並ぶ方向であるゲート長方向において、P型ベース領域43により近い位置に配 置されている。すなわち、絶縁体ピラー20とP型ベース領域43との距離は、絶縁体ピ ラー20とP型コレクタ領域45との距離よりも短い。また、絶縁体ピラー20の先端は 、P型ベース領域43の底部よりも上方に位置している。なお、絶縁体ピラー20は、本 発明における柱状構造物の一例である。

30

【0021】

以下に、半導体装置1の製造方法について説明する。図2~図4は、半導体装置1の製造方法を示す断面図である。

【0022】

はじめに、基板層11、絶縁体層12およびN型半導体層13を含むSOI基板10を 用意する(図2(a))。N型半導体層13は、例えば、不純物として3×10¹⁴ cm ⁻³程度のリンを含有する厚さ20µm程度のシリコンによって構成されている。

【0023】

次に、公知の熱酸化法により、N型半導体層13の表面に厚さ0.1µm程度のシリコン酸化膜101を形成し、公知のフォトリソグラフィー技術およびエッチング技術を用いて、絶縁体ピラー20の形成位置にSOI基板10の絶縁体層12に達するトレンチ10 2を形成する(図2(b))。絶縁体ピラー20のゲート長方向における幅wに対応する トレンチ102の幅は、例えば5µm程度とすることができる。

【0024】

次に、公知の熱酸化法によりトレンチ102の内壁をシリコン酸化膜で覆った後、公知のCVD(Chemical Vapor Deposition)法により、トレンチ102の内部に、SiO₂ 等の絶縁体20Aを埋め込む。その後、公知のエッチバック法により、N型半導体層13 の表面に形成されたシリコン酸化膜101を除去するとともに、トレンチ102の内部に 10

20

埋め込まれた絶縁体20Aのうち、上部1.5μm程度を除去する。これにより、SOI 基板10の絶縁体層12に接続された絶縁体ピラー20が形成される(図2(c))。な お、絶縁体ピラー20は、少なくともN型半導体層13との界面が絶縁体であればよく、 トレンチ102の内壁を絶縁体で覆ったのち、トレンチ102内部の残りの部分に導電体 または半導体を埋め込んでもよい。また、トレンチ102内部に絶縁体を形成する処理を 省略してもよい。すなわち、絶縁体ピラー20を空隙によって構成してもよい。 【0025】

次に、公知のエピタキシャル法により、N型半導体層13の不純物濃度と同程度の3× 10¹⁴ cm⁻³程度のリンを含有するシリコン結晶を成長させる。絶縁体ピラー20の 上部においては、露出したトレンチ102の側壁からシリコン結晶が横方向に成長し、ト レンチ102内部の絶縁体ピラー20の上部が、N型半導体層13と同程度の濃度のリン を含有するN型シリコン13Aで塞がれる。また、N型半導体層13の表面にもシリコン 結晶が成長する。その後、公知のCMP((Chemical Mechanical Polishing)法により、 当初のN型半導体層13の表面に合わせて平坦化処理を行う(図3(a))。

【 0 0 2 6 】

次に、N型半導体層13の素子分離領域31の形成位置に絶縁体層12に達するトレン チを形成し、このトレンチに熱酸化法およびCVD法を用いて、SiO₂等の絶縁体を埋 め込んで素子分離領域31を形成する。その後、N型半導体層13の表層部に公知のLO COS(Local Oxidation of Silicon)法により、厚さ0.8µm程度のSiO₂等の絶 縁体からなるフィールド酸化膜32および33を形成する(図3(b))。フィールド酸 化膜33は、絶縁体ピラー20の上方に延在するように設けられる。先の工程において絶 縁体ピラー20の上部に形成されたN型シリコン13Aは、フィールド酸化膜33と絶縁 体ピラー20との間に配置される。フィールド酸化膜33と絶縁体ピラー20との距離d 1は、例えば、1.2µm程度とすることができる。また、フィールド酸化膜33のゲー ト長方向における長さLは、例えば、60µm程度とすることができる。 【0027】

次に、公知の熱酸化法により、N型半導体層13の表面のフィールド酸化膜33の一端 側においてフィールド酸化膜33に隣接するように、厚さ0.1µm程度のSiO₂等の 絶縁体からなるゲート絶縁膜41を形成する。続いて、公知のCVD法により、リンを含 む多結晶シリコン等からなるゲート電極42を形成する。ゲート電極42は、ゲート絶縁 膜41の全体およびフィールド酸化膜33の一部を覆うように形成される。続いて、公知 のイオン注入法とそれに続く熱処理により、N型半導体層13の表層部に、P型ベース領 域43、N型エミッタ領域44およびP型コレクタ領域45を形成する(図3(c))。 P型ベース領域43およびP型コレクタ領域45は、それぞれ、不純物として例えばボロ ンを含み、N型エミッタ領域44は、不純物として例えばヒ素を含む。P型ベース領域4 3は、N型半導体層13の表層部の、ゲート電極42が形成されたフィールド酸化膜33 の一端側に形成される。N型エミッタ領域44は、P型ベース領域43の内側のフィール ド酸化膜33から離間した位置に形成される。P型コレクタ領域45は、N型半導体層1 3の表層部の、フィールド酸化膜33の他端側に形成される。P型ベース領域43と絶縁 体ピラー20との間の距離d2は、例えば、0.15µmとすることができる。 【0028】

次に、公知のCVD法により、N型半導体層13の全体を覆うようにSiO₂等の絶縁 体からなる中間絶縁膜50を形成する。続いて、中間絶縁膜50を貫通し、N型半導体層 13の表面に達するトレンチ(図示ぜず)を形成する。続いて、上記のトレンチの内壁に 窒化チタン等のバリアメタルを形成した後、トレンチ内部にタングステン等の導電体を埋 め込むことにより、コンタクト51および52を形成する。コンタクト51は、P型ベー ス領域43およびN型エミッタ領域44の双方に接続され、コンタクト52は、P型コレ クタ領域45に接続される。続いて、公知のスパッタ法により、中間絶縁膜50の表面に アルミニウム等の配線材料を堆積させる。その後、公知のフォトリソグラフィー技術およ びエッチング技術により、配線材料をパターニングすることにより、コンタクト51およ 10

20

30

40

び52にそれぞれ接続された配線53および54を形成する。

【 0 0 2 9 】

半導体装置1は、基板層11、P型ベース領域43、N型エミッタ領域44をゼロ電位 とし、P型コレクタ領域45に正電位を印加した状態で、ゲート電極42に閾値電圧以上 の正電位(例えば15V)を印加することによりゲート絶縁膜41直下のシリコン表面に チャネルが形成され、P型コレクタ領域45からN型エミッタ領域44に向けて電流が流 れる。飽和状態におけるコレクタ・エミッタ間の電圧をコレクタ・エミッタ間飽和電圧Vc e(sat)と称する。コレクタ・エミッタ間飽和電圧Vce(sat)は、低い程、損失が小さく、高 性能であるといえる。

[0030]

一方、ゲート電極42を他の電極同様ゼロ電位とした場合には、P型コレクタ領域45 に正電位を印加しても、チャネルは形成されず、電流はほとんど流れない。しかしながら 、この状態においても、P型コレクタ領域45の電位を増大させると、降伏現象により急 激に電流が流れ、最終的に半導体装置1は破壊に至る。この急激に電流が増加し、一定電 流に達する時のコレクタ・エミッタ間の電圧を耐圧(BVces)と称する。耐圧BVcesは高い程 、高圧での用途に用いることが可能となり、同一用途においては破壊に至るマージンを稼 ぐことが可能であることから、望ましいとされる。

【0031】

一般的に、コレクタ・エミッタ間飽和電圧Vce(sat)と耐圧BVcesとはトレードオフの関 係にある。例えば、N型半導体層13の不純物濃度を高くすることにより、コレクタ・エ ミッタ間飽和電圧Vce(sat)を低くすることができるが、耐圧BVcesは低下する。

【0032】

本発明の実施形態に係る半導体装置1と、図12に示す比較例に係る半導体装置2との 特性比較をTCAD(Technology CAD)によるシミュレーションにより行った。以下にそ の結果について説明する。図12に示すように、比較例に係る半導体装置2は、絶縁体ピ ラー20を有していない点において、本発明の実施形態に係る半導体装置1と異なる。そ の他の構造および各部の寸法については、本発明の実施形態に係る半導体装置1と同一で ある。なお、半導体装置1および2の奥行きを1μmとして各シミュレーションを行った

【0033】

図5(a)は、ゲート電圧を15Vとした場合における、コレクタ電圧とコレクタ電流の関係、すなわち出力特性を示すグラフであり、実線が本発明の実施形態に係る半導体装置1に対応し、破線が比較例に係る半導体装置2に対応する。10µAのコレクタ電流を流したときのコレクタ・エミッタ間飽和電圧Vce(sat)は、比較例に係る半導体装置2が2.2Vであったのに対し、本発明の実施形態に係る半導体装置1は、1.3Vであった。 【0034】

また、コレクタ電圧を30Vとした場合のコレクタ電流は、比較例に係る半導体装置2が 38μAであったのに対し、本発明の実施形態に係る半導体装置1は、59μAであった

【0035】

図5(b)は、ゲート電圧をゼロ電位とした状態におけるコレクタ電圧とコレクタ電流の関係、すなわち耐圧特性を示すグラフであり、実線が本発明の実施形態に係る半導体装置1に対応し、破線が比較例に係る半導体装置2に対応する。コレクタ電流が1nAに至るコレクタ電圧(VBces)は、比較例に係る半導体装置2が532Vであったのに対し、本発明の実施形態に係る半導体装置1は、530.5Vであった。

【0036】

以上のように、本発明の実施形態に係る半導体装置1によれば、比較例に係る半導体装置2と略同等の耐圧特性を維持しつつ、コレクタ・エミッタ間飽和電圧Vce(sat)を比較例 に係る半導体装置2に対して40%程度低減させることができた。これはパワー素子とし て最も重要な指標の1つである導通損失を40%削減できることを意味している。また、 10

20



本発明の実施形態に係る半導体装置1の電流駆動能力を、比較例に係る半導体装置2の1 .5以上とすることができた。このように、本発明の実施形態に係る半導体装置1によれ ば、コレクタ・エミッタ間飽和電圧Vce(sat)と耐圧BVcesとの間のトレードオフ関係を大 幅に改善することができる。

【0037】

本発明の実施形態に係る半導体装置1において、耐圧特性を損なうことなく出力特性が 改善されるメカニズムについて以下に考察する。

【0038】

図6(a)および図6(b)は本発明の実施形態に係る半導体装置1における、電子密 度分布および正孔密度分布のシミュレーション結果を示す図である。図7(a)および図 7(b)は、比較例に係る半導体装置2における、電子密度分布および正孔密度分布のシ ミュレーション結果を示す図である。いずれの場合においても、エミッタ電圧を0V、ゲ ート電圧を15V、コレクタ電圧を2Vとした。

【 0 0 3 9 】

N型エミッタ領域44およびP型コレクタ領域45の間に延在するドリフト領域における電子密度および正孔密度は、本発明の実施形態に係る半導体装置1の方が、比較例に係る半導体装置2よりも高くなった。これは、以下のプロセスを含むキャリア注入の正帰還によって、ドリフト領域となるN型半導体層13内のキャリア密度が増大したものと推測される。すなわち、(1)IGBT特有の伝導度変調効果によりP型コレクタ領域45からN型半導体層13(ドリフト領域)に注入された正孔が、絶縁体ピラー20によりせき止められ、N型半導体層13(ドリフト領域)に滞留する。(2)N型半導体層13(ドリフト領域)に滞留する。(2)N型半導体層13(ドリフト領域)に滞留する。(3)これにより、正孔がP型コレクタ領域45からN型半導体層13(ドリフト領域)に更に注入される。

[0040]

本発明の実施形態に係る半導体装置1によれば、N型半導体層13(ドリフト領域)に おける電子密度および正孔密度が高まることで、図5(a)に示すように、比較例よりも 高い出力特性が得られたものと考えられる。一方、耐圧BVcesは、主にドリフト領域の長 さ、厚さ、およびドリフト領域内の不純物濃度で決まる。絶縁体ピラー20の存在によっ て、これらのパラメータは変化しないので、本発明の実施形態に係る半導体装置1と比較 例に係る半導体装置2とで、同等の耐圧特性が得られたものと考えられる。 【0041】

30

40

50

10

20

以下に、絶縁体ピラー20に関する最適構造を検討した結果について説明する。 【0042】

図8(a)は、絶縁体ピラー20とフィールド酸化膜33との距離d1を変化させた場合の、コレクタ・エミッタ間飽和電圧Vce(sat)および耐圧BVcesの変化をシミュレーションにより取得した結果を示すグラフである。なお、絶縁体ピラー20のゲート長方向における幅wを5µmとし、絶縁体ピラー20とP型ベース領域との距離d2を0.15µmとした。コレクタ・エミッタ間飽和電圧Vce(sat)の値は、ゲート電圧を15Vとし、10µAのコレクタ電流を流したときの値である。耐圧BVcesの値は、コレクタ電流が1nAに至るときの値である。絶縁体ピラー20とフィールド酸化膜33との距離d1を0.1µm以上2µm以下とした場合に、耐圧BVcesの低下を伴うことなく、コレクタ・エミッタ間飽和電圧Vce(sat)を、比較例に係る半導体装置2における値(2.2V)よりも小さくすることができた。

[0043]

図8(b)は、絶縁体ピラー20のゲート長方向における幅wを変化させた場合の、コレクタ・エミッタ間飽和電圧Vce(sat)および耐圧BVcesの変化をシミュレーションにより 取得した結果を示すグラフである。なお、絶縁体ピラー20とフィールド酸化膜33との 距離d1を1.2µmとし、絶縁体ピラー20とP型ベース領域43との距離d2を0. 15µmとした。コレクタ・エミッタ間飽和電圧Vce(sat)の値は、ゲート電圧を15Vと し、10µAのコレクタ電流を流したときの値である。耐圧BVcesの値は、コレクタ電流 が1nAに至るときの値である。絶縁体ピラー20のゲート長方向における幅wをおよそ 4µm以上17.5µm以下(すなわち、フィールド酸化膜33のゲート長方向における 長さ(60µm)の6.7%以上29.2%以下)とした場合に、耐圧BVcesの低下を伴 うことなく、コレクタ・エミッタ間飽和電圧Vce(sat)を、比較例に係る半導体装置2にお ける値(2.2V)よりも小さくすることができた。また、絶縁体ピラー20のゲート長 方向における幅wを10µm以上15µm以下(すなわち、フィールド酸化膜33のゲー ト長方向における長さ(60µm)の16.7%以上25.0%以下)とした場合には、 比較例に係る半導体装置2よりもコレクタ・エミッタ間飽和電圧Vce(sat)が小さくなると ともに、比較例に係る半導体装置2よりも耐圧BVcesが高くなった。

【0044】

図8(c)は、絶縁体ピラー20とP型ベース領域43との距離d2を変化させた場合の、コレクタ・エミッタ間飽和電圧Vce(sat)および耐圧BVcesの変化をシミュレーションにより取得した結果を示すグラフである。なお、絶縁体ピラー20とフィールド酸化膜33との距離d1を1.2µmとし、絶縁体ピラー20のゲート長方向における幅wを5µmとした。コレクタ・エミッタ間飽和電圧Vce(sat)の値は、ゲート電圧を15Vとし、10µAのコレクタ電流を流したときの値である。耐圧BVcesの値は、コレクタ電流が1nAに至るときの値である。絶縁体ピラー20とP型ベース領域43との距離d2をおよそ-0.5µm以上4µm以下とした場合に、耐圧BVcesの低下を伴うことなく、コレクタ・エミッタ間飽和電圧Vce(sat)を、比較例に係る半導体装置2における値(2.2V)よりも小さくすることができた。なお、絶縁体ピラー20とP型ベース領域43内に侵入し、これらが重なっていることを意味する。

20

30

10

【0045】

[第2の実施形態]

以下に、本発明の第2の実施形態に係る半導体装置の製造方法について説明する。図9 は、本発明の第2の実施形態に係る半導体装置の製造方法を示す断面図である。

【0046】

はじめに、基板層11、絶縁体層12およびN型半導体層13を含むSOI基板10を 用意する。次に、公知の熱酸化法によりN型半導体層13の表面に厚さ0.1µm程度の シリコン酸化膜101を形成し、その後、公知のCVD法により、シリコン酸化膜101 の表面に厚さ0.1µm程度のシリコン窒化膜103を形成する。続いて、公知のフォト リソグラフィー技術およびエッチング技術を用いて、絶縁体ピラー20の形成位置に絶縁 体層12に達するトレンチ102を形成する(図9(a))。

【0047】

次に、公知の熱酸化法によりトレンチ102の内壁をシリコン酸化膜で覆った後、公知のCVD法により、トレンチ102の内部に、絶縁体ピラー20を構成するSiO₂等の 絶縁体20Aを埋め込む。その後、公知のエッチバック法により、シリコン窒化膜103 上に堆積した絶縁体を除去するとともに、トレンチ102の内部に埋め込まれた絶縁体2 0Aのうち、上部1.5µm程度を除去する。これにより、絶縁体層12に接続された絶 縁体ピラー20が形成される(図9(b))。

【0048】

次に、公知のエピタキシャル法により、N型半導体層13の不純物濃度と同程度の3× 10¹⁴ cm⁻³程度のリンを含有するシリコン結晶を成長させる。絶縁体ピラー20の 上部においては、露出したトレンチ102の側壁からシリコン結晶が横方向に成長し、ト レンチ102内部の絶縁体ピラー20の上部が、N型半導体層13の不純物濃度と同程度 の濃度のリンを含有するN型シリコン13Aで塞がれる。一方、N型半導体層13の表面 に形成されたシリコン窒化膜103上には、シリコン結晶は成長しない。次に、シリコン 酸化膜101およびシリコン窒化膜103をエッチングにより除去して、N型半導体層1 3の表面を露出させる。その後、公知のCMP((Chemical Mechanical Polishing)法に

以降の工程は、上記した第1の実施形態に係る製造方法と同様であるので、重複する説 明は省略する。

【 0 0 5 0 】

第2の実施形態に係る製造方法によれば、N型半導体層13の表面にシリコン窒化膜1 03を形成したことにより、トレンチ102内部の絶縁体ピラー20の上部をN型シリコ ン13Aで埋めるための結晶成長工程において、N型半導体層13上には、シリコン結晶 は成長しない。これにより、その後の平坦化処理における制御性を高めることが可能とな る。

10

【0051】

図10(a)~図10(d)は、絶縁体ピラーの形態のバリエーションを示す図であり 、ゲート長方向およびゲート幅方向に平行な平面における絶縁体ピラーの構成を示す。 【0052】

図10(a)~図10(d)に示すように、絶縁体ピラー20を複数のセグメント20 aに分割することにより、絶縁体ピラー20を形成するためのトレンチのサイズを小さく することができる。これにより、トレンチ内部への絶縁体の埋め込みと、トレンチ内部に 埋め込まれた絶縁体上部におけるN型シリコンの埋め込みが容易となる。

【0053】

図10(a)は、絶縁体ピラー20をゲート幅方向に沿って分割した複数のセグメント 20aで構成した場合の例である。この構成によれば、絶縁体ピラーを含むIGBTと、 絶縁体ピラーを含まないIGBTとを、交互に並列接続した場合と等価となる。この構造 においても耐圧特性を維持しつつ出力特性を改善することができる。

【0054】

図10(b)は、ゲート幅方向に沿って分割された絶縁体ピラー20のセグメント20 aを、ゲート長方向に並置した場合の例である。図10(b)に示す例では、一方の列に 配置されたセグメント20aが、他方の列に配置されたセグメント20aの間隙に対応す る位置に配置されている。このように、複数の列をなすように配置されたセグメント20 aを互い違いに配置することで、ゲート長方向に流れるキャリアがセグメント20aの間 隙を通り抜けてしまうことを防止でき、上記したドリフト領域内のキャリア密度を高める 効果を維持できる。従って、耐圧特性を維持しつつ出力特性を改善することができる。 【0055】

図10(c)は、絶縁体ピラー20のセグメント20aをゲート長方向に沿って分割した場合の例である。図10(d)は、絶縁体ピラー20のセグメント20aを、千鳥状に配置した場合の例である。絶縁体ピラー20のセグメント20aをこのように配置した場合においても、ゲート長方向に流れるキャリアがセグメント20aの間隙を通り抜けてしまうことを防止でき、上記したドリフト領域内のキャリア密度を高める効果を維持できる。従って、耐圧特性を維持しつつ出力特性を改善することができる。

【0056】

なお、上記の各実施形態においては、SOI基板10を用いる場合について説明したが 、絶縁体層12を備えていないSOI基板以外の半導体基板を使用する場合にも、本発明 を適用することは可能である。

【0057】

また、上記の実施形態においては、フィールド酸化膜33をP型ベース領域43とP型 コレクタ領域45との間の全域に亘って延在させる場合を例示したが、フィールド酸化膜 33は、図11に示すように、P型ベース領域43とP型コレクタ領域45との間の一部 の領域に延在させてもよい。この場合、絶縁体ピラー20は、フィールド酸化膜33の直 下に配置されていなくてもよく、絶縁体ピラー20は、N型半導体層13の表面から離間 して設けられる。換言すれば、絶縁体ピラー20は、N型半導体層13の表面から間隙を 30

20

隔てて設けられる。 【符号の説明】 [0058] 1 半導体装置 12 絶縁体層 13 N型半導体層 20 絶縁体ピラー 33 フィールド酸化膜 4 1 ゲート絶縁膜 4.2 ゲート電極 43 P型ベース領域 4.4 N型エミッタ領域 4 5 P型コレクタ領域 102 トレンチ

【図1】











(14)













【図6】







(15)

【図9】



103

-101

~13

-12

-11

- 10









-5

0

Ρ型ベース領域ー絶縁体ピラー間距離 d2 [μm]

5

-10



10





(d)



【図12】





(56)参考文献 特開2013-153128(JP,A) 特開平10-326894(JP,A) 特開平10-190000(JP,A) 国際公開第2010/046795(WO,A1) 特開昭63-088821(JP,A)

(58)調査した分野(Int.CI., DB名)

- H 0 1 L 2 1 / 3 3 6
- H01L 29/78
- H01L 29/786