



(12)发明专利申请

(10)申请公布号 CN 108010496 A

(43)申请公布日 2018.05.08

(21)申请号 201711175909.0

(22)申请日 2017.11.22

(71)申请人 武汉华星光电技术有限公司

地址 430000 湖北省武汉市武汉东湖开发区
高新大道666号生物城C5栋

(72)发明人 管延庆

(74)专利代理机构 深圳汇智容达专利商标事务
所(普通合伙) 44238

代理人 潘中毅 熊贤卿

(51)Int.Cl.

G09G 3/36(2006.01)


权利要求书3页 说明书8页 附图3页

(54)发明名称

一种GOA电路

(57)摘要

本发明提供一种GOA电路，包括级联的多级GOA电路重复单元，每一级GOA电路重复单元均包括：第一正反向扫描模块(100)、第一时钟输入模块(101)、第一信号点控制模块(103)、第三信号点控制模块(104)、第一输出模块(102)、第一全局信号作用模块(105)、第二正反向扫描模块(200)、第二时钟输入模块(201)、第二信号点控制模块(203)、第四信号点控制模块(204)、第二输出模块(202)、第二全局信号作用模块(205)。本发明可以消除液晶显示面板在异常断电时出现的残影，提高用户体验。



1. 一种GOA电路，用于液晶显示面板中，其特征在于，包括级联的多级GOA电路重复单元，每一级GOA电路重复单元均包括：第一正反向扫描模块(100)、第一时钟输入模块(101)、第一信号点控制模块(103)、第三信号点控制模块(104)、第一输出模块(102)、第一全局信号作用模块(105)、第二正反向扫描模块(200)、第二时钟输入模块(201)、第二信号点控制模块(203)、第四信号点控制模块(204)、第二输出模块(202)、第二全局信号作用模块(205)；其中：

设n为正整数，除第一级GOA电路重复单元和最后一级GOA电路重复单元外，在第n级GOA电路重复单元中：

所述第一正反向扫描模块(100)与所述第二正反向扫描模块(200)，用于根据第一扫描控制信号或第二扫描控制信号控制GOA电路进行正向扫描或反向扫描；

所述第一输出模块(102)、第二输出模块(202)分别接入第一条时钟信号(CK1)，并分别利用所述第一条时钟信号依次输出第n条扫描信号(Gn)、第n+2条扫描信号(Gn+2)；

所述第一时钟输入模块(101)，用于输出第二条时钟信号(CK2)或第四条时钟信号(CK4)至所述第三信号点控制模块(104)；所述第二时钟输入模块(201)用于输出第四条时钟信号(CK4)或第二条时钟信号(CK2)至所述第四信号点控制模块(204)；

所述第一信号点控制模块(103)用于在第n级GOA电路重复单元作用期间，控制第一信号点(Q(n))的电平；所述第二信号点控制模块(203)用于在第n级GOA电路重复单元作用期间，控制第二信号点(Q'(n))的电平；

所述第三信号点控制模块(104)用于在第n级GOA电路重复单元作用期间，控制第三信号点(P(n))的电平；所述第四信号点控制模块(204)用于在第n级GOA电路重复单元作用期间，控制第四信号点(P'(n))的电平；

第一全局信号作用模块(105)和所述第二全局信号作用模块(205)，用于在断电时，利用第一全局信号(GAS1)实现第n级GOA电路重复单元中所有扫描信号打开。

2. 如权利要求1所述的电路，其特征在于，所述第一正反向扫描模块(100)、第一时钟输入模块(101)、第一信号点控制模块(103)、第一输出模块(102)均电连接于第一信号点(Q(n))，所述第三信号点控制模块(104)和第一全局信号作用模块(105)均电连接于第三信号点(P(n))；所述第二正反向扫描模块(200)、第二时钟输入模块(201)、第二信号点控制模块(203)、第二输出模块(202)均电连接于第二信号点(Q'(n))，所述第四信号点控制模块(204)和第二全局信号作用模块(205)电连接于第四信号点(P'(n))。

3. 如权利要求2所述的电路，其特征在于，除第一级GOA电路重复单元和最后一级GOA电路重复单元外，在第n级GOA电路重复单元中：

所述第一正反向扫描模块(100)包括：第十薄膜晶体管(T10)和第十四薄膜晶体管(T14)，所述第十薄膜晶体管的栅极接入上一级第n-1级GOA电路重复单元输出的第n-2条扫描信号(Gn-2)，其源极接第一扫描控制信号，其漏极电连接第一节点(Q(n))；第十四薄膜晶体管(T14)的栅极接入第n级GOA电路重复单元输出的第n+2条扫描信号(Gn+2)，其源极接第二扫描控制信号，其漏极电连接第一节点(Q(n))；

所述第二正反向扫描模块(200)包括：第二十薄膜晶体管(T20)和第二十四薄膜晶体管(T24)，所述第二十薄膜晶体管的栅极接入第n级GOA电路重复单元输出的第n条扫描信号(Gn)，其源极接第一扫描控制信号，其漏极电连接第二节点(Q'(n))；第二十四薄膜晶体管

(T24) 的栅极接入下一级第n+1级GOA电路重复单元输出的第n+4条扫描信号 (G_{n+4}) , 其源极接第二扫描控制信号, 其漏极电连接第二节点 (Q' (n))。

4. 如权利要求3所述的GOA电路, 其特征在于, 在第一级GOA电路重复单元中, 所述第十薄膜晶体管 (T10) 的栅极接入电路起始信号 (STV) ;

所述第一级GOA电路重复单元进一步包括第十九薄膜晶体管 (T19) , 所述第十九薄膜晶体管的栅极接入第一级GOA电路重复单元输出的第一条扫描信号 (G1) , 其源极连接恒压低电位, 其漏极连接所述第十薄膜晶体管 (T10) 的栅极。

5. 如权利要求3所述的GOA电路, 其特征在于, 在最后一级GOA电路重复单元中, 所述第二十四薄膜晶体管 (T24) 的栅极接入电路起始信号 (STV) ;

所述最后一级GOA电路重复单元进一步包括第二十九薄膜晶体管 (T29) , 所述第二十九薄膜晶体管的栅极接入最后一级GOA电路重复单元输出的最后一条扫描信号 (G_{last}) , 其源极连接恒压低电位, 其漏极连接所述第二十四薄膜晶体管 (T24) 的栅极。

6. 如权利要求2至5任一项所述的GOA电路, 其特征在于, 所述第一输出模块 (102) 包括: 第三十薄膜晶体管 (T30) 、第三十一薄膜晶体管 (T31) 以及第三十二薄膜晶体管 (T32) , 所述第三十薄膜晶体管 (T30) 源极电连接第一节点 Q (n) , 其栅极连接恒压高电位; 所述第三十一薄膜晶体管 (T31) 栅极连接所述第三十薄膜晶体管的漏极, 其漏极接入第一条时钟信号 (CK1) ; 所述第三十二薄膜晶体管 (T30) 的栅极连接第三节点 (P (n)) , 其源极连接恒压低电位, 其漏极与所述第三十一薄膜晶体管 (T31) 的源极相连接, 并电连接于第n级GOA电路重复单元输出的第n条扫描信号 (G_n) ;

所述第二输出模块 (202) 包括: 第四十薄膜晶体管 (T40) 、第四十一薄膜晶体管 (T41) 以及第四十二薄膜晶体管 (T42) , 所述第四十薄膜晶体管 (T40) 源极电连接第二节点 (Q' (n)) , 其栅极连接恒压高电位; 所述第四十一薄膜晶体管 (T41) 栅极连接所述第四十薄膜晶体管的漏极, 其漏极接入第一条时钟信号 (CK1) ; 所述第四十二薄膜晶体管 (T40) 的栅极连接第四节点 (P' (n)) , 其源极连接恒压低电位, 其漏极与所述第四十一薄膜晶体管 (T41) 的源极相连接, 并电连接于第n级GOA电路重复单元输出的第n+2条扫描信号 (G_{n+2}) 。

7. 如权利要求1所述的GOA电路, 其特征在于, 所述第一时钟输入模块 (101) 包括: 第十一薄膜晶体管 (T11) 、第十二薄膜晶体管 (T12) , 所述第十一薄膜晶体管 (T11) 的栅极接入第一扫描控制信号, 其漏极接入第二条时钟信号 (CK2) ; 所述第十二薄膜晶体管 (T12) 的栅极接入第二扫描控制信号, 其源极接入第四条时钟信号 (CK4) , 其漏极连接所述第十一薄膜晶体管 (T11) 的源极;

所述第二时钟输入模块 (201) 包括: 第二十一薄膜晶体管 (T21) 、第二十二薄膜晶体管 (T22) , 所述第二十一薄膜晶体管 (T21) 的栅极接入第一扫描控制信号, 其漏极接入第四条时钟信号 (CK4) ; 所述第二十二薄膜晶体管 (T22) 的栅极接入第二扫描控制信号, 其源极接入第二条时钟信号 (CK2) , 其漏极连接所述第二十一薄膜晶体管 (T21) 的源极。

8. 如权利要求1所述的GOA电路, 其特征在于, 所述第一信号点控制模块 (103) 包括第十六薄膜晶体管 (T16) 及第十电容 (C10) , 所述第十六薄膜晶体管 (T16) 栅极连接第三信号点 (P (n)) , 其漏极连接第一信号点 (Q (n)) , 其源极连接恒压低电位; 所述第十电容 (C10) 的一端接入恒压低电位, 另一端连接第一信号点 (Q (n)) ;

所述第二信号点控制模块 (203) 包括第二十六薄膜晶体管 (T26) 及第二十电容 (C20) ,

所述第二十六薄膜晶体管(T26)栅极连接第四信号点(P'(n))，其漏极连接第二信号点(Q'(n))，其源极连接恒压低电位；所述第二十电容(C20)的一端接入恒压低电位，另一端连接第二信号点(Q'(n))。

9. 如权利要求1所述的GOA电路，其特征在于，所述第三信号点控制模块(104)包括：第十三薄膜晶体管(T13)、第十五薄膜晶体管(T15)以及第十一电容(C11)，所述第十三薄膜晶体管(T13)的栅极与所述第十一薄膜晶体管(T11)的源极相连接，其漏极接入恒压高电位，其源极连接第三节点(P(n))；所述第十五薄膜晶体管(T15)的栅极连接第一信号点(Q(n))，其漏极连接恒压低电位，其源极连接第三信号点(P(n))；所述第十一电容(C11)一端连接恒压低电位，另一端连接第三信号点(P(n))；

所述第四信号点控制模块(204)包括：第二十三薄膜晶体管(T23)、第二十五薄膜晶体管(T25)以及第二十一电容(C21)，所述第二十三薄膜晶体管(T23)的栅极与所述第二十一薄膜晶体管(T21)的源极相连接，其漏极接入恒压高电位，其源极连接第四节点(P'(n))；所述第二十五薄膜晶体管(T25)的栅极连接第二信号点(Q'(n))，其漏极连接恒压低电位，其源极连接第四信号点(P'(n))；所述第二十一电容(C21)一端连接恒压低电位，另一端连接第四信号点(P'(n))。

10. 如权利要求1所述的GOA电路，其特征在于，第一全局信号作用模块(105)包括第十七薄膜晶体管(T17)和第十八薄膜晶体管(T18)，所述第十七薄膜晶体管(T17)的栅极与其源极相连接，其漏极连接第n级GOA电路重复单元的第n条扫描信号(Gn)；所述第十八薄膜晶体管(T18)的栅极与所述第十七薄膜晶体管(T17)的栅极相连接，并接入第一全局信号(GAS1)，其漏极连接第三信号点(P(n))，其源极连接恒压低电位；

第二全局信号作用模块(205)包括二第十七薄膜晶体管(T27)和第二十八薄膜晶体管(T28)，所述第二十七薄膜晶体管(T27)的栅极与其源极相连接，其漏极连接第n级GOA电路重复单元的第n+2条扫描信号(Gn+2)；所述第二十八薄膜晶体管(T28)的栅极与所述第二十七薄膜晶体管(T27)的栅极相连接，并接入第一全局信号(GAS1)，其漏极连接第四信号点(P'(n))，其源极连接恒压低电位。

一种GOA电路

技术领域

[0001] 本发明涉及显示技术领域,尤其涉及一种GOA电路。

背景技术

[0002] 目前,液晶显示装置作为电子设备的显示部件已经广泛的应用于各种电子产品中,而阵列基板行驱动抚州(Gate Driver On Array,简称GOA),是利用薄膜晶体管(Thin Film Transistor,TFT)液晶显示器阵列制程将栅极行扫描驱动信号电路制作在阵列基板上,以实现对栅极逐行扫描的驱动方式,具有降低生产成本和实现面板窄边框设计的优点,为多种显示器所使用。

[0003] 基于低温多晶硅(Low Temperature Poly-silicon,简称LTPS)技术的显示面板,根据面板内采用的薄膜晶体管(TFT)类型,可以分为NMOS型,PMOS型,以及皆有NMOS和PMOS型的CMOS。类似的,GOA电路分为NMOS电路,PMOS电路以及CMOS电路。NMOS电路相比于CMOS电路而言,由于NMOS电路省去PP(P掺杂,即磷离子参杂)这一层光罩及工序,对于提高良率以及降低成本都大有裨益,所以开发稳定的NMOS电路具有现实的产业需求。

[0004] 当前大尺寸液晶显示面板已成为行业内发展的主要趋势,随着面板尺寸和栅极驱动行数的增加,GOA负载也相应增大,因而GOA中各TFT的尺寸和面板边框会增加,不利于实现液晶显示面板的窄边框,同时负载增大也会使GOA模块功耗增加。

[0005] 同时,当液晶显示面板在异常断电情况下,若GOA电路无法有效的实现All Gate ON(即将GOA电路中的所有栅极驱动信号设置为有效电位,以同时对液晶显示装置进行扫描)功能,当液晶显示面板将出现残影。

发明内容

[0006] 为解决上述技术问题,本发明提供一种GOA电路,可以消除液晶显示面板在异常断电时出现的残影,提高用户体验。

[0007] 相应地,本发明实施例提供一种GOA电路,用于液晶显示面板中,包括级联的多级GOA电路重复单元,每一级GOA电路重复单元均包括:第一正反向扫描模块100、第一时钟输入模块101、第一信号点控制模块103、第三信号点控制模块104、第一输出模块102、第一全局信号作用模块105、第二正反向扫描模块200、第二时钟输入模块201、第二信号点控制模块203、第四信号点控制模块204、第二输出模块202、第二全局信号作用模块205;其中:

[0008] 设n为正整数,除第一级GOA电路重复单元和最后一级GOA电路重复单元外,在第n级GOA电路重复单元中:

[0009] 所述第一正反向扫描模块100与所述第二正反向扫描模块200,用于根据第一扫描控制信号或第二扫描控制信号控制GOA电路进行正向扫描或反向扫描;

[0010] 所述第一输出模块102、第二输出模块202分别接入第一条时钟信号CK1,并分别利用所述第一条时钟信号依次输出第n条扫描信号Gn、第n+2条扫描信号Gn+2;

[0011] 所述第一时钟输入模块101,用于输出第二条时钟信号CK2或第四条时钟信号CK4

至所述第三信号点控制模块104；所述第二时钟输入模块201用于输出第四条时钟信号CK4或第二条时钟信号CK2至所述第四信号点控制模块204；

[0012] 所述第一信号点控制模块103用于在第n级GOA电路重复单元作用期间，控制第一信号点Q(n)的电平；所述第二信号点控制模块203用于在第n级GOA电路重复单元作用期间，控制第二信号点Q'(n)的电平；

[0013] 所述第三信号点控制模块104用于在第n级GOA电路重复单元作用期间，控制第三信号点P(n)的电平；所述第四信号点控制模块204用于在第n级GOA电路重复单元作用期间，控制第四信号点P'(n)的电平；

[0014] 第一全局信号作用模块105和所述第二全局信号作用模块205，用于在断电时，利用第一全局信号GAS1实现第n级GOA电路重复单元中所有扫描信号打开。

[0015] 其中，除第一级GOA电路重复单元和最后一级GOA电路重复单元外，在第n级GOA电路重复单元中：

[0016] 所述第一正反向扫描模块100包括：第十薄膜晶体管T10和第十四薄膜晶体管T14，所述第十薄膜晶体管的栅极接入上一级第n-1级GOA电路重复单元输出的第n-2条扫描信号Gn-2，其源极接第一扫描控制信号，其漏极电连接第一节点Q(n)；第十四薄膜晶体管T14的栅极接入第n级GOA电路重复单元输出的第n+2条扫描信号Gn+2，其源极接第二扫描控制信号，其漏极电连接第一节点Q(n)；

[0017] 所述第二正反向扫描模块200包括：第二十薄膜晶体管T20和第二十四薄膜晶体管T24，所述第二十薄膜晶体管的栅极接入第n级GOA电路重复单元输出的第n条扫描信号Gn，其源极接第一扫描控制信号，其漏极电连接第二节点Q'(n)；第二十四薄膜晶体管T24的栅极接入下一级第n+1级GOA电路重复单元输出的第n+4条扫描信号Gn+4，其源极接第二扫描控制信号，其漏极电连接第二节点Q'(n)。

[0018] 其中，所述第一正反向扫描模块100、第一时钟输入模块101、第一信号点控制模块103、第一输出模块102均电连接于第一信号点Q(n)，所述第三信号点控制模块104和第一全局信号作用模块105均电连接于第三信号点P(n)；所述第二正反向扫描模块200、第二时钟输入模块201、第二信号点控制模块203、第二输出模块202均电连接于第二信号点Q'(n)，所述第四信号点控制模块204和第二全局信号作用模块205电连接于第四信号点P'(n)。

[0019] 其中，在第一级GOA电路重复单元中，所述第十薄膜晶体管T10的栅极接入电路起始信号STV；

[0020] 所述第一级GOA电路重复单元进一步包括第十九薄膜晶体管T19，所述第十九薄膜晶体管的栅极接入第一级GOA电路重复单元输出的第一条扫描信号G1，其源极连接恒压低电位，其漏极连接所述第十薄膜晶体管T10的栅极。

[0021] 其中，在最后一级GOA电路重复单元中，所述第二十四薄膜晶体管T24的栅极接入电路起始信号STV；

[0022] 所述最后一级GOA电路重复单元进一步包括第二十九薄膜晶体管T29，所述第二十九薄膜晶体管的栅极接入最后一级GOA电路重复单元输出的最后一条扫描信号Glast，其源极连接恒压低电位，其漏极连接所述第二十四薄膜晶体管T24的栅极。

[0023] 其中，所述第一输出模块102包括：第三十薄膜晶体管T30、第三十一薄膜晶体管T31以及第三十二薄膜晶体管T32，所述第三十薄膜晶体管T30源极电连接第一节点Q(n)，其

栅极连接恒压高电位；所述第三十一薄膜晶体管T31栅极连接所述第三十薄膜晶体管的漏极，其漏极接入第一条时钟信号CK1；所述第三十二薄膜晶体管T30的栅极连接第三节点P⁽ⁿ⁾，其源极连接恒压低电位，其漏极与所述第三十一薄膜晶体管T31的源极相连接，并电连接于第n级GOA电路重复单元输出的第n条扫描信号Gn；

[0024] 所述第二输出模块202包括：第四十薄膜晶体管T40、第四十一薄膜晶体管T41以及第四十二薄膜晶体管T42，所述第四十薄膜晶体管T40源极电连接第二节点Q⁽ⁿ⁾，其栅极连接恒压高电位；所述第四十一薄膜晶体管T41栅极连接所述第四十薄膜晶体管的漏极，其漏极接入第一条时钟信号CK1；所述第四十二薄膜晶体管T40的栅极连接第四节点P⁽ⁿ⁾，其源极连接恒压低电位，其漏极与所述第四十一薄膜晶体管T41的源极相连接，并电连接于第n级GOA电路重复单元输出的第n+2条扫描信号Gn+2。

[0025] 其中，所述第一时钟输入模块101包括：第十一薄膜晶体管T11、第十二薄膜晶体管T12，所述第十一薄膜晶体管T11的栅极接入第一扫描控制信号，其漏极接入第二条时钟信号CK2；所述第十二薄膜晶体管T12的栅极接入第二扫描控制信号，其源极接入第四条时钟信号CK4，其漏极连接所述第十一薄膜晶体管T11的源极；

[0026] 所述第二时钟输入模块201包括：第二十一薄膜晶体管T21、第二十二薄膜晶体管T22，所述第二十一薄膜晶体管T21的栅极接入第一扫描控制信号，其漏极接入第四条时钟信号CK4；所述第二十二薄膜晶体管T22的栅极接入第二扫描控制信号，其源极接入第二条时钟信号CK2，其漏极连接所述第二十一薄膜晶体管T21的源极。

[0027] 其中，所述第一信号点控制模块103包括第十六薄膜晶体管T16及第十电容C10，所述第十六薄膜晶体管T16栅极连接第三信号点P⁽ⁿ⁾，其漏极连接第一信号点Q⁽ⁿ⁾，其源极连接恒压低电位；所述第十电容C10的一端接入恒压低电位，另一端连接第一信号点Q⁽ⁿ⁾；

[0028] 所述第二信号点控制模块203包括第二十六薄膜晶体管T26及第二十电容C20，所述第二十六薄膜晶体管T26栅极连接第四信号点P⁽ⁿ⁾，其漏极连接第二信号点Q⁽ⁿ⁾，其源极连接恒压低电位；所述第二十电容C20的一端接入恒压低电位，另一端连接第二信号点Q⁽ⁿ⁾。

[0029] 其中，所述第三信号点控制模块104包括：第十三薄膜晶体管T13、第十五薄膜晶体管T15以及第十一电容C11，所述第十三薄膜晶体管T13的栅极与所述第十一薄膜晶体管T11的源极相连接，其漏极接入恒压高电位，其源极连接第三节点P⁽ⁿ⁾；所述第十五薄膜晶体管T15的栅极连接第一信号点Q⁽ⁿ⁾，其漏极连接恒压低电位，其源极连接第三信号点P⁽ⁿ⁾；所述第十一电容C11一端连接恒压低电位，另一端连接第三信号点P⁽ⁿ⁾；

[0030] 所述第四信号点控制模块204包括：第二十三薄膜晶体管T23、第二十五薄膜晶体管T25以及第二十一电容C21，所述第二十三薄膜晶体管T23的栅极与所述第二十一薄膜晶体管T21的源极相连接，其漏极接入恒压高电位，其源极连接第四节点P⁽ⁿ⁾；所述第二十五薄膜晶体管T25的栅极连接第二信号点Q⁽ⁿ⁾，其漏极连接恒压低电位，其源极连接第四信号点P⁽ⁿ⁾；所述第二十一电容C21一端连接恒压低电位，另一端连接第四信号点P⁽ⁿ⁾。

[0031] 其中，第一全局信号作用模块105包括第十七薄膜晶体管T17和第十八薄膜晶体管T18，所述第十七薄膜晶体管T17的栅极与其源极相连接，其漏极连接第n级GOA电路重复单元的第n条扫描信号Gn；所述第十八薄膜晶体管T18的栅极与所述第十七薄膜晶体管T17的栅极相连接，并接入第一全局信号GAS1，其漏极连接第三信号点P⁽ⁿ⁾，其源极连接恒压低电

位；

[0032] 第二全局信号作用模块205包括第二十七薄膜晶体管T27和第二十八薄膜晶体管T28，所述第二十七薄膜晶体管T27的栅极与其源极相连接，其漏极连接第n级GOA电路重复单元的第n+2条扫描信号Gn+2；所述第二十八薄膜晶体管T28的栅极与所述第二十七薄膜晶体管T27的栅极相连接，并接入第一全局信号GAS1，其漏极连接第四信号点P' (n)，其源极连接恒压低电位。

[0033] 其中，所述所有薄膜晶体管均为N沟道的薄膜晶体管。

[0034] 实施本发明，具有如下有益效果：

[0035] 综上所述，本发明通过在每一级GOA电路重复单元中设置有第一全局信号作用模块和第二全局信号作用模块，可以在断电时，实现All Gate ON功能，可以将液晶显示面板的像素开关完全打开，从而及时释放掉像素电极上的电荷，通过液晶显示面板的数据线(即Data Line)将像素电极的电荷导走，消除液晶显示面板在断电时出现的残影，同时能消除首尾行的残影，可以提高用户体验。

附图说明

[0036] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0037] 图1是本发明提供的一种GOA电路的一个实施例中第n级GOA电路重复单元的电路图。

[0038] 图2是本发明提供的一种GOA电路的一个实施例第一级GOA电路重复单元的部分电路图；

[0039] 图3是本发明提供的一种GOA电路的一个实施例最后一级GOA电路重复单元的部分电路图；

[0040] 图4是本发明提供一种GOA电路一个实施例中在断电时各信号的时序图。

具体实施方式

[0041] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。

[0042] 在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。

[0043] 如图1所示，示出了本发明提供的一种GOA电路的一个实施例中第n级GOA电路重复单元的电路图。在该实施例中，所述GOA电路用于液晶显示面板中，其包括：第一正反向扫描模块100、第一时钟输入模块101、第一信号点控制模块103、第三信号点控制模块104、第一输出模块102、第一全局信号作用模块105、第二正反向扫描模块200、第二时钟输入模块

201、第二信号点控制模块203、第四信号点控制模块204、第二输出模块202、第二全局信号作用模块205；其中：

[0044] 所述第一正反向扫描模块100、第一时钟输入模块101、第一信号点控制模块103、第一输出模块102均电连接于第一信号点Q(n)，所述第三信号点控制模块104和第一全局信号作用模块105均电连接于第三信号点P(n)；所述第二正反向扫描模块200、第二时钟输入模块201、第二信号点控制模块203、第二输出模块202均电连接于第二信号点Q'(n)，所述第四信号点控制模块204和第二全局信号作用模块205电连接于第四信号点P'(n)；

[0045] 设n为正整数，除第一级GOA电路重复单元和最后一级GOA电路重复单元外，在第n级GOA电路重复单元中：

[0046] 所述第一正反向扫描模块100与所述第二正反向扫描模块200，用于根据第一扫描控制信号或第二扫描控制信号控制GOA电路进行正向扫描或反向扫描，其中所述第一扫描控制信号、第二扫描控制信号相位相反，可以理解的是，本发明中的GOA电路既可以使用液晶显示面板的正向扫描状态(即第一扫描控制信号U2D为高电位，第二扫描控制信号D2U为低电位)，也可以使用反向扫描状态，(即第一扫描控制信号U2D为低电位，第二扫描控制信号D2U为高电位)可以实现像素单元的薄膜晶体管逐行打开。

[0047] 所述第一输出模块102、第二输出模块202分别接入第一条时钟信号CK1，并分别利用所述第一条时钟信号依次输出第n条扫描信号Gn、第n+2条扫描信号Gn+2；

[0048] 所述第一时钟输入模块101，用于输出第二条时钟信号CK2或第四条时钟信号CK4至所述第三信号点控制模块104；所述第二时钟输入模块201用于输出第四条时钟信号CK4或第二条时钟信号CK2至所述第四信号点控制模块204；

[0049] 所述第一信号点控制模块103用于在第n级GOA电路重复单元作用期间，控制第一信号点Q(n)的电平，以控制第一输出模块打开进行扫描信号输出；所述第二信号点控制模块203用于在第n级GOA电路重复单元作用期间，控制第二信号点Q'(n)的电平，以控制第二输出模块打开进行扫描信号输出；

[0050] 所述第三信号点控制模块104用于在第n级GOA电路重复单元作用期间，控制第三信号点P(n)的电平，具体为在第二条时钟信号CK2或第四条时钟信号CK4的作用下，拉低第三信号点P(n)的电平；所述第四信号点控制模块204用于在第n级GOA电路重复单元作用期间，控制第四信号点P'(n)的电平(如拉低其电平)；

[0051] 第一全局信号作用模块105和所述第二全局信号作用模块205，用于在断电时，利用第一全局信号GAS1实现第n级GOA电路重复单元中所有扫描信号打开。

[0052] 其中，除第一级GOA电路重复单元和最后一级GOA电路重复单元外，在第n级GOA电路重复单元中：

[0053] 所述第一正反向扫描模块100包括：第十薄膜晶体管T10和第十四薄膜晶体管T14，所述第十薄膜晶体管的栅极接入上一级第n-1级GOA电路重复单元输出的第n-2条扫描信号Gn-2，其源极接第一扫描控制信号，其漏极电连接第一节点Q(n)；第十四薄膜晶体管T14的栅极接入第n级GOA电路重复单元输出的第n+2条扫描信号Gn+2，其源极接第二扫描控制信号，其漏极电连接第一节点Q(n)；

[0054] 所述第二正反向扫描模块200包括：第二十薄膜晶体管T20和第二十四薄膜晶体管T24，所述第二十薄膜晶体管的栅极接入第n级GOA电路重复单元输出的第n条扫描信号Gn，

其源极接第一扫描控制信号,其漏极电连接第二节点Q' (n) ;第二十四薄膜晶体管T24的栅极接入下一级第n+1级GOA电路重复单元输出的第n+4条扫描信号Gn+4,其源极接第二扫描控制信号,其漏极电连接第二节点Q' (n) 。

[0055] 其中,所述第一输出模块102包括:第三十薄膜晶体管T30、第三十一薄膜晶体管T31以及第三十二薄膜晶体管T32,所述第三十薄膜晶体管T30源极电连接第一节点Q (n) ,其栅极连接恒压高电位;所述第三十一薄膜晶体管T31栅极连接所述第三十薄膜晶体管的漏极,其漏极接入第一条时钟信号CK1;所述第三十二薄膜晶体管T30的栅极连接第三节点P (n) ,其源极连接恒压低电位,其漏极与所述第三十一薄膜晶体管T31的源极相连接,并电连接于第n级GOA电路重复单元输出的第n条扫描信号Gn;

[0056] 所述第二输出模块202包括:第四十薄膜晶体管T40、第四十一薄膜晶体管T41以及第四十二薄膜晶体管T42,所述第四十薄膜晶体管T40源极电连接第二节点Q' (n) ,其栅极连接恒压高电位;所述第四十一薄膜晶体管T41栅极连接所述第四十薄膜晶体管的漏极,其漏极接入第一条时钟信号CK1;所述第四十二薄膜晶体管T40的栅极连接第四节点P' (n) ,其源极连接恒压低电位,其漏极与所述第四十一薄膜晶体管T41的源极相连接,并电连接于第n级GOA电路重复单元输出的第n+2条扫描信号Gn+2。

[0057] 其中,所述第一时钟输入模块101包括:第十一薄膜晶体管T11、第十二薄膜晶体管T12,所述第十一薄膜晶体管T11的栅极接入第一扫描控制信号,其漏极接入第二条时钟信号CK2;所述第十二薄膜晶体管T12的栅极接入第二扫描控制信号,其源极接入第四条时钟信号CK4,其漏极连接所述第十一薄膜晶体管T11的源极;

[0058] 所述第二时钟输入模块201包括:第二十一薄膜晶体管T21、第二十二薄膜晶体管T22,所述第二十一薄膜晶体管T21的栅极接入第一扫描控制信号,其漏极接入第四条时钟信号CK4;所述第二十二薄膜晶体管T22的栅极接入第二扫描控制信号,其源极接入第二条时钟信号CK2,其漏极连接所述第二十一薄膜晶体管T21的源极。

[0059] 其中,所述第一信号点控制模块103包括第十六薄膜晶体管T16及第十电容C10,所述第十六薄膜晶体管T16栅极连接第三信号点P (n) ,其漏极连接第一信号点Q (n) ,其源极连接恒压低电位;所述第十电容C10的一端接入恒压低电位,另一端连接第一信号点Q (n) ;

[0060] 所述第二信号点控制模块203包括第二十六薄膜晶体管T26及第二十电容C20,所述第二十六薄膜晶体管T26栅极连接第四信号点P' (n) ,其漏极连接第二信号点Q' (n) ,其源极连接恒压低电位;所述第二十电容C20的一端接入恒压低电位,另一端连接第二信号点Q' (n) 。

[0061] 其中,所述第三信号点控制模块104包括:第十三薄膜晶体管T13、第十五薄膜晶体管T15以及第十一电容C11,所述第十三薄膜晶体管T13的栅极与所述第十一薄膜晶体管T11的源极相连接,其漏极接入恒压高电位,其源极连接第三节点P (n) ;所述第十五薄膜晶体管T15的栅极连接第一信号点Q (n) ,其漏极连接恒压低电位,其源极连接第三信号点P (n) ;所述第十一电容C11一端连接恒压低电位,另一端连接第三信号点P (n) ;可以理解的是,第十三薄膜晶体管T13的导通与断开受所述第一时钟输入模块101所输出时钟信号所控制。

[0062] 所述第四信号点控制模块204包括:第二十三薄膜晶体管T23、第二十五薄膜晶体管T25以及第二十一电容C21,所述第二十三薄膜晶体管T23的栅极与所述第二十一薄膜晶体管T21的源极相连接,其漏极接入恒压高电位,其源极连接第四节点P' (n) ;所述第二十五

薄膜晶体管T25的栅极连接第二信号点Q' (n) ,其漏极连接恒压低电位,其源极连接第四信号点P' (n) ;所述第二十一电容C21一端连接恒压低电位,另一端连接第四信号点P' (n) 。可以理解的是,第二十三薄膜晶体管T23的导通与断开受所述第二时钟输入模块201所输出时钟信号所控制。

[0063] 其中,第一全局信号作用模块105包括第十七薄膜晶体管T17和第十八薄膜晶体管T18,所述第十七薄膜晶体管T17的栅极与其源极相连接,其漏极连接第n级GOA电路重复单元的第n条扫描信号Gn;所述第十八薄膜晶体管T18的栅极与所述第十七薄膜晶体管T17的栅极相连接,并接入第一全局信号GAS1,其漏极连接第三信号点P (n) ,其源极连接恒压低电位;

[0064] 第二全局信号作用模块205包括二第十七薄膜晶体管T27和第二十八薄膜晶体管T28,所述第二十七薄膜晶体管T27的栅极与其源极相连接,其漏极连接第n级GOA电路重复单元的第n+2条扫描信号Gn+2;所述第二十八薄膜晶体管T28的栅极与所述第二十七薄膜晶体管T27的栅极相连接,并接入第一全局信号GAS1,其漏极连接第四信号点P' (n) ,其源极连接恒压低电位。

[0065] 可以理解的是,在上述的说明中,在一个例子中,所述所有薄膜晶体管均为N沟道的薄膜晶体管,且每一薄膜晶体管的漏极和源极可以互换。

[0066] 如图2所示,示出了本发明提供的一种GOA电路的一个实施例第一级GOA电路重复单元的部分电路图;可以理解的是,在图2中仅示出了一部份电路,其另一部分电路与图1中下半部分的相同。图2所示出的第一级GOA电路重复单元与图1中示出的第n级GOA电路重复单元的区别在于,在第一级GOA电路重复单元中,所述第十薄膜晶体管(T10)的栅极接入电路起始信号(STV) ;

[0067] 所述第一级GOA电路重复单元进一步包括第十九薄膜晶体管(T19),所述第十九薄膜晶体管的栅极接入第一级GOA电路重复单元输出的第一条扫描信号(G1),其源极连接恒压低电位,其漏极连接所述第十薄膜晶体管(T10)的栅极。通过设置该结构,可以在断电时,由于G1处于高电位,从而使薄膜晶体管T19导通,从而将电路起始信号(STV)的电位下拉,从而使第一级GOA电路重复单元的操作环境与其他级GOA电路重复单元接近,从而可以避免由于电路起始信号(STV)的电位过高而引起的首行残影现象。

[0068] 图3所示,是本发明提供的一种GOA电路的一个实施例最后一级GOA电路重复单元的部分电路图;可以理解的是,在图3中仅示出了一部份电路,其另一部分电路与图1中上半部分的相同。图3所示出的最后一级GOA电路重复单元与图1中示出的第n级GOA电路重复单元的区别在于,在最后一级GOA电路重复单元中,所述第二十四薄膜晶体管(T24)的栅极接入电路起始信号(STV) ;

[0069] 所述最后一级GOA电路重复单元进一步包括第二十九薄膜晶体管(T29),所述第二十九薄膜晶体管的栅极接入最后一级GOA电路重复单元输出的最后一条扫描信号(Glast),其源极连接恒压低电位,其漏极连接所述第二十四薄膜晶体管(T24)的栅极。通过设置该结构,可以在断电时,由于最后一条扫描信号处于高电位,从而使薄膜晶体管T29导通,从而将电路起始信号(STV)的电位下拉,从而使最后一级GOA电路重复单元的操作环境与其他级GOA电路重复单元接近,从而可以避免由于电路起始信号(STV)的电位过高而引起的尾行残影现象。

[0070] 如图4所示,是本发明提供一种GOA电路一个实施例中在断电时各信号的时序图。在液晶显示面板断电时,各信号的时序图如图4所示,扫描启动信号STV和第一全局信号GAS1均为高电位(H),第一扫描控制信号U2D、第二扫描控制信号D2U、所有时钟信号CK均为低电位(L)。此时,在每一级GOA电路重复单元中,在第一全局信号作用模块105中,由于GAS1为高电位,则薄膜晶体管T18、T17均处于导通状态,使第三信号点P(n)的电平下拉至低电位,薄膜晶体管T16、T32均处于截止状态;而由于薄膜晶体管T17导通,故其漏极的电平处于高电位,从而使扫描信号Gn打开;同理,此时扫描信号Gn+1也打开;

[0071] 故,在断电时,在第一全局信号GAS1的作用下,可以现A11 Gate ON功能。同时,由于在第一级GOA电路重复单元中设置有薄膜晶体管T19,在最后一级GOA电路重复单元中设置有薄膜晶体管T29,可以消除首尾行的残影现象。

[0072] 综上所述,本发明通过在每一级GOA电路重复单元中设置有第一全局信号作用模块和第二全局信号作用模块,可以在断电时,实现A11 Gate ON功能,可以将液晶显示面板的像素开关完全打开,从而及时释放掉像素电极上的电荷,通过液晶显示面板的数据线(即Data Line)将像素电极的电荷导走,消除液晶显示面板在断电时出现的残影,同时能消除首尾行的残影,可以提高用户体验。

[0073] 需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

[0074] 以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。




图1




图2




图3




图4