



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2024년07월15일
(11) 등록번호 10-2684558
(24) 등록일자 2024년07월09일

(51) 국제특허분류(Int. Cl.)
G11C 7/10 (2021.01) G06F 13/16 (2006.01)
(52) CPC특허분류
G11C 7/1006 (2013.01)
G06F 13/1689 (2013.01)
(21) 출원번호 10-2016-0180872
(22) 출원일자 2016년12월28일
심사청구일자 2021년11월23일
(65) 공개번호 10-2018-0076571
(43) 공개일자 2018년07월06일
(56) 선행기술조사문헌
US20040111545 A1*
(뒷면에 계속)

(73) 특허권자
에스케이하이닉스 주식회사
경기도 이천시 부발읍 경충대로 2091
(72) 발명자
이재영
경기도 이천시 부발읍 경충대로2092번길 39-31 신
일해피트리트리빌 201동 1204호
(74) 대리인
김성남

전체 청구항 수 : 총 13 항


심사관 : 박소정

(54) 발명의 명칭 반도체 장치 및 반도체 시스템

(57) 요약

커맨드에 응답하여 라이트 인에이블 신호 및 리드 인에이블 신호를 생성하는 커맨드 처리 회로; 클럭 및 상기 리드 인에이블 신호에 응답하여 데이터 스트로브 신호를 생성하거나 상기 라이트 인에이블 신호에 응답하여 상기 데이터 스트로브 신호를 입력 받아 라이트 데이터 스트로브 신호를 출력하는 데이터 스트로브 신호 처리 회로; 및 상기 라이트 데이터 스트로브 신호 및 상기 라이트 인에이블 신호에 응답하여 아날로그 데이터를 디지털 데이터로 변환하고, 상기 리드 인에이블 신호에 응답하여 상기 디지털 데이터를 상기 아날로그 데이터로 변환하는 데이터 처리 회로를 포함한다.

대표도



(52) CPC특허분류

G11C 7/1051 (2013.01)

G11C 7/1066 (2013.01)

G11C 7/1078 (2013.01)

G11C 7/1093 (2013.01)

(56) 선행기술조사문헌

US20100122103 A1*

US20100137025 A1*

US20050165999 A1

US20100067314 A1

*는 심사관에 의하여 인용된 문헌

명세서

청구범위

청구항 1

커맨드에 응답하여 라이트 인에이블 신호 및 리드 인에이블 신호를 생성하는 커맨드 처리 회로;

클럭 및 상기 리드 인에이블 신호에 응답하여 데이터 스트로브 신호를 생성하거나 상기 라이트 인에이블 신호에 응답하여 상기 데이터 스트로브 신호를 입력 받아 라이트 데이터 스트로브 신호를 출력하는 데이터 스트로브 신호 처리 회로; 및

상기 라이트 데이터 스트로브 신호 및 상기 라이트 인에이블 신호에 응답하여 아날로그 데이터를 디지털 데이터로 변환하고, 상기 리드 인에이블 신호에 응답하여 상기 디지털 데이터를 상기 아날로그 데이터로 변환하는 데이터 처리 회로를 포함하는 것을 특징으로 하는 반도체 장치.

청구항 2

제 1 항에 있어서,

상기 커맨드 처리 회로는

상기 커맨드를 디코딩하여 상기 라이트 인에이블 신호 및 상기 리드 인에이블 신호 중 하나를 인에이블시키는 것을 특징으로 하는 반도체 장치.

청구항 3

제 2 항에 있어서,

상기 커맨드 처리 회로는

상기 커맨드를 디코딩하여 라이트 커맨드 및 리드 커맨드 중 하나를 생성하는 커맨드 디코더, 및

레이턴시 값에 따라 상기 라이트 커맨드를 지연시켜 상기 라이트 인에이블 신호로서 출력하거나 상기 레이턴시 값에 따라 상기 리드 커맨드를 지연시켜 상기 리드 인에이블 신호로서 출력하는 레이턴시 회로를 포함하는 것을 특징으로 하는 반도체 장치.

청구항 4

제 1 항에 있어서,

상기 데이터 스트로브 신호 처리 회로는

상기 클럭을 분주시키고, 분주된 클럭을 상기 리드 인에이블 신호에 응답하여 상기 데이터 스트로브 신호로서 외부에 출력하거나,

상기 라이트 인에이블 신호에 응답하여 외부에서 입력되는 상기 데이터 스트로브 신호를 라이트 데이터 스트로브 신호로서 출력하는 것을 특징으로 하는 것을 특징으로 하는 반도체 장치.

청구항 5

제 4 항에 있어서,

상기 데이터 스트로브 신호 처리 회로는

상기 클럭을 분주시키는 분주 회로,

상기 리드 인에이블 신호가 인에이블되면 상기 분주 회로의 출력을 상기 데이터 스트로브 신호로서 외부에 출력하는 송신 회로, 및

상기 라이트 인에이블 신호가 인에이블되면 외부에서 입력되는 데이터 스트로브 신호를 상기 라이트 데이터 스트로브 신호로서 출력하는 수신 회로를 포함하는 것을 특징으로 하는 반도체 장치.

청구항 6

제 1 항에 있어서,

상기 데이터 처리 회로는

상기 라이트 데이터 스트로브 신호 및 상기 라이트 인에이블 신호가 모두 인에이블된 구간에서 외부에서 입력되는 상기 아날로그 데이터를 상기 디지털 데이터로 변환하고,

상기 리드 인에이블 신호가 인에이블되면 상기 디지털 데이터를 상기 아날로그 데이터로 변환하여 외부로 출력하는 것을 특징으로 하는 반도체 장치.

청구항 7

제 6 항에 있어서,

상기 데이터 처리 회로는

상기 라이트 데이터 스트로브 신호 및 상기 라이트 인에이블 신호가 모두 인에이블된 구간에서 외부에서 입력되는 상기 아날로그 데이터를 상기 디지털 데이터로 변환하는 아날로그 디지털 컨버터, 및

상기 리드 인에이블 신호가 인에이블되면 상기 디지털 데이터를 상기 아날로그 데이터로 변환하여 외부로 출력하는 디지털 아날로그 컨버터를 포함하는 것을 특징으로 하는 반도체 장치.

청구항 8

커맨드 및 클럭에 응답하여 제 1 병렬 디지털 데이터를 아날로그 데이터로 변환하거나 상기 아날로그 데이터를 제 2 병렬 디지털 데이터로 변환하는 제 1 회로; 및

상기 커맨드 및 상기 클럭에 응답하여 상기 제 1 회로로부터 제공되는 상기 아날로그 데이터를 제 3 병렬 디지털 데이터로 변환하거나, 제 4 병렬 디지털 데이터를 상기 아날로그 데이터로 변환하여 상기 제 1 회로에 제공하는 제 2 회로를 포함하고,

상기 제 1 회로는, 상기 커맨드에 응답하여 제 1 라이트 인에이블 신호 및 제 1 리드 인에이블 신호를 생성하는 제 1 커맨드 처리 회로;

상기 제 1 라이트 인에이블 신호 및 상기 제 1 리드 인에이블 신호에 응답하여 데이터 스트로브 신호 및 리드 데이터 스트로브 신호를 생성하는 제 1 데이터 스트로브 신호 처리 회로; 및

상기 제 1 라이트 인에이블 신호에 응답하여 상기 제 1 병렬 디지털 데이터를 상기 아날로그 데이터로 변환하거나 상기 제 1 리드 인에이블 신호에 응답하여 상기 아날로그 데이터를 상기 제 2 병렬 디지털 데이터로 변환하는 제 1 데이터 처리 회로를 포함하는 반도체 시스템.

청구항 9

제 8 항에 있어서,

상기 제 1 커맨드 처리 회로는 상기 커맨드에 응답하여 상기 제 1 라이트 인에이블 신호 및 상기 제 1 리드 인에이블 신호 중 하나를 인에이블시키고,

상기 제 1 데이터 스트로브 신호 처리 회로는 상기 클럭을 분주시키고 상기 제 1 라이트 인에이블 신호가 인에이블되면 분주된 클럭을 상기 데이터 스트로브 신호로서 상기 제 2 회로에 제공하고, 상기 제 1 리드 인에이블 신호가 인에이블되면 상기 제 2 회로로부터 제공되는 상기 데이터 스트로브 신호를 상기 리드 데이터 스트로브 신호로서 출력하며,

상기 제 1 데이터 처리 회로는 상기 제 1 라이트 인에이블 신호가 인에이블되면 상기 제 1 병렬 디지털 데이터를 상기 아날로그 데이터로 변환하여 상기 제 2 회로에 제공하고, 상기 제 1 리드 인에이블 신호 및 상기 리드 데이터 스트로브 신호가 모두 인에이블된 구간에서 상기 제 2 회로로부터 제공되는 상기 아날로그 데이터를 상기 제 2 병렬 디지털 데이터로 변환하는 반도체 시스템.

청구항 10

제 9 항에 있어서,

상기 제 2 회로는

상기 커맨드에 응답하여 제 2 라이트 인에이블 신호 및 제 2 리드 인에이블 신호 중 하나를 인에이블시키는 제 2 커맨드 처리 회로,

상기 클럭을 분주시키고 상기 제 2 리드 인에이블 신호가 인에이블되면 분주된 클럭을 상기 데이터 스트로브 신호로서 상기 제 1 회로에 제공하고, 상기 제 2 라이트 인에이블 신호가 인에이블되면 상기 제 1 회로로부터 제공되는 상기 데이터 스트로브 신호를 라이트 데이터 스트로브 신호로서 출력하는 제 2 데이터 스트로브 신호 처리 회로, 및

상기 제 2 라이트 인에이블 신호 및 상기 라이트 데이터 스트로브 신호가 모두 인에이블된 구간에서 상기 제 1 회로로부터 제공되는 상기 아날로그 데이터를 상기 제 3 병렬 디지털 데이터로 변환하고, 상기 제 2 리드 인에이블 신호가 인에이블되면 상기 제 4 병렬 디지털 데이터를 상기 아날로그 데이터로 변환하여 상기 제 1 회로에 제공하는 제 2 데이터 처리 회로를 포함하는 것을 특징으로 하는 반도체 시스템.

청구항 11

커맨드, 클럭 및 제 1 병렬 디지털 데이터를 제공하는 컨트롤러;

상기 커맨드 및 상기 클럭에 응답하여 상기 제 1 병렬 디지털 데이터를 아날로그 데이터로 변환하거나, 상기 아날로그 데이터를 제 2 병렬 디지털 데이터로 변환하여 상기 컨트롤러에 제공하는 인터페이스 회로; 및

상기 커맨드 및 상기 클럭에 응답하여 상기 아날로그 데이터를 제 3 병렬 디지털 데이터로 변환하거나 제 4 병렬 디지털 데이터를 상기 아날로그 데이터로 변환하여 상기 인터페이스 회로에 제공하는 반도체 장치를 포함하고,

상기 인터페이스 회로는, 상기 커맨드에 응답하여 제 1 라이트 인에이블 신호 및 제 1 리드 인에이블 신호를 생성하는 커맨드 처리 회로;

상기 제 1 라이트 인에이블 신호 및 상기 제 1 리드 인에이블 신호에 응답하여 데이터 스트로브 신호 및 리드 데이터 스트로브 신호를 생성하는 데이터 스트로브 신호 처리 회로; 및

상기 제 1 라이트 인에이블 신호에 응답하여 상기 제 1 병렬 디지털 데이터를 상기 아날로그 데이터로 변환하고, 상기 제 1 리드 인에이블 신호에 응답하여 상기 아날로그 데이터를 상기 제 2 병렬 디지털 데이터로 변환하는 데이터 처리 회로를 포함하는 반도체 시스템.

청구항 12

제 11 항에 있어서,

상기 커맨드 처리 회로는 상기 커맨드를 디코딩하여 상기 제 1 라이트 인에이블 신호 및 상기 제 1 리드 인에이블 신호 중 하나를 인에이블시키는 커맨드 디코더를 포함하고,

상기 데이터 스트로브 신호 처리 회로는 상기 클럭을 분주시키는 분주 회로, 상기 제 1 라이트 인에이블 신호에 응답하여 상기 분주 회로의 출력을 상기 데이터 스트로브 신호로서 출력하는 송신 회로, 및 상기 제 1 리드 인에이블 신호에 응답하여 상기 데이터 스트로브 신호를 입력 받아 상기 리드 데이터 스트로브 신호로서 출력하는 수신 회로를 포함하며,

상기 데이터 처리 회로는 상기 제 1 라이트 인에이블 신호에 응답하여 상기 제 1 병렬 디지털 데이터를 상기 아날로그 데이터로 변환하는 디지털 아날로그 컨버터, 및 상기 제 1 리드 인에이블 신호 및 상기 리드 데이터 스트로브 신호에 응답하여 상기 아날로그 데이터를 상기 제 2 병렬 디지털 데이터로 변환하는 아날로그 디지털 컨버터를 포함하는 것을 특징으로 하는 반도체 시스템.

청구항 13

제 11 항에 있어서,

상기 반도체 장치는

상기 커맨드를 디코딩하여 라이트 커맨드 및 리드 커맨드를 생성하는 커맨드 디코더,

레이턴시 값에 기초하여 상기 라이트 커맨드를 지연시켜 상기 지연된 라이트 커맨드를 제 2 라이트 인에이블 신호로 출력하거나 상기 레이턴시 값에 따라 상기 리드 커맨드를 지연시켜 상기 지연된 리드 커맨드를 제 2 리드 인에이블 신호로 출력하여 상기 제 2 라이트 인에이블 신호 및 상기 제 2 리드 인에이블 신호 중 하나를 인에이블시키는 레이턴시 회로,

상기 클럭을 분주시키는 분주 회로,

상기 제 2 리드 인에이블 신호에 응답하여 상기 분주 회로의 출력을 상기 데이터 스트로브 신호로서 출력하는 송신 회로,

상기 제 2 라이트 인에이블 신호에 응답하여 상기 데이터 스트로브 신호를 입력 받아 라이트 데이터 스트로브 신호로서 출력하는 수신 회로,

상기 라이트 데이터 스트로브 신호 및 상기 제 2 라이트 인에이블 신호에 응답하여 상기 아날로그 데이터를 상기 제 3 병렬 디지털 데이터로 변환하는 아날로그 디지털 컨버터, 및

상기 제 2 리드 인에이블 신호에 응답하여 상기 제 4 병렬 디지털 데이터를 상기 아날로그 데이터로 변환하는 디지털 아날로그 컨버터를 포함하는 것을 특징으로 하는 반도체 시스템.

발명의 설명

기술 분야

[0001] 본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 반도체 장치 및 반도체 시스템에 관한 것이다.

배경 기술

[0002] 반도체 장치는 동작 속도가 향상되면서, 커맨드, 데이터 및 어드레스를 클럭에 동기시켜 입출력하도록 구성된다.

[0003] 반도체 장치 및 반도체 장치가 포함된 반도체 시스템의 동작 속도가 빨라짐에 따라, 클럭의 주파수가 높아지고 있다.

[0004] 클럭의 주파수가 높아지면 클럭에 동기되어 송수신되는 신호들 즉, 커맨드, 어드레스 및 데이터의 유효 구간이 짧아지게 된다. 신호의 유효 구간이 짧아질수록 신호를 정확하게 관독할 수 있는 기술이 필요하게 된다.

발명의 내용

해결하려는 과제

[0005] 본 발명은 고속 동작에 유리한 반도체 장치 및 반도체 시스템을 제공하기 위한 것이다.

과제의 해결 수단

[0006] 본 발명의 실시예에 따른 반도체 장치는 커맨드에 응답하여 라이트 인에이블 신호 및 리드 인에이블 신호를 생성하는 커맨드 처리 회로; 클럭 및 상기 리드 인에이블 신호에 응답하여 데이터 스트로브 신호를 생성하거나 상기 라이트 인에이블 신호에 응답하여 상기 데이터 스트로브 신호를 입력 받아 라이트 데이터 스트로브 신호를 출력하는 데이터 스트로브 신호 처리 회로; 및 상기 라이트 데이터 스트로브 신호 및 상기 라이트 인에이블 신호에 응답하여 아날로그 데이터를 디지털 데이터로 변환하고, 상기 리드 인에이블 신호에 응답하여 상기 디지털 데이터를 상기 아날로그 데이터로 변환하는 데이터 처리 회로를 포함한다.

[0007] 본 발명의 실시예에 따른 반도체 시스템은 커맨드 및 클럭에 응답하여 제 1 병렬 디지털 데이터를 아날로그 데이터로 변환하거나 상기 아날로그 데이터를 제 2 병렬 디지털 데이터로 변환하는 제 1 회로; 및 상기 커맨드 및 상기 클럭에 응답하여 상기 제 1 회로로부터 제공되는 상기 아날로그 데이터를 제 3 병렬 디지털 데이터로 변환하거나, 상기 제 4 병렬 디지털 데이터를 상기 아날로그 데이터로 변환하여 상기 제 1 회로에 제공하는 제 2 회로를 포함한다.

[0008] 본 발명의 실시예에 따른 반도체 시스템은 커맨드, 클럭 및 제 1 병렬 디지털 데이터를 제공하는 컨트롤러; 상

기 커맨드 및 상기 클럭에 응답하여 상기 제 1 병렬 디지털 데이터를 아날로그 데이터로 변환하거나, 상기 아날로그 데이터를 제 2 병렬 디지털 데이터로 변환하여 상기 컨트롤러에 제공하는 인터페이스 회로; 및 상기 커맨드 및 상기 클럭에 응답하여 상기 아날로그 데이터를 제 3 병렬 디지털 데이터로 변환하거나 제 4 병렬 디지털 데이터를 상기 아날로그 데이터로 변환하여 상기 인터페이스 회로에 제공하는 반도체 장치를 포함한다.

발명의 효과

[0009] 본 발명에 따른 반도체 장치 및 반도체 시스템은 고속 동작에 유리하다.

도면의 간단한 설명

[0010] 도 1은 본 발명의 실시예에 따른 반도체 장치 및 반도체 장치를 포함하는 반도체 시스템을 개시한 구성도이다.

발명을 실시하기 위한 구체적인 내용

[0011] 본 발명의 실시예에 따른 반도체 시스템은 도 1에 도시된 바와 같이, 제 1 회로(100), 제 2 회로(200), 및 제 3 회로(300)를 포함할 수 있다.

[0012] 상기 제 1 회로(100)는 컨트롤러(100)를 포함할 수 있으며, 상기 제 2 회로(200)는 인터페이스 회로(200)를 포함할 수 있고, 상기 제 3 회로(300)는 반도체 장치(300)를 포함할 수 있다. 이하, 설명에서는 상기 제 1 회로(100)를 상기 컨트롤러(100)로, 상기 제 2 회로(200)를 상기 인터페이스 회로(200)로, 상기 제 3 회로(300)는 상기 반도체 장치(300)로 예를 들어 설명할 뿐, 이에 한정하는 것이 아니다.

[0013] 상기 컨트롤러(100)는 상기 인터페이스 회로(200)에 커맨드(CMD), 클럭(CLK), 제 1 병렬 디지털 데이터(Data_dp1)를 제공할 수 있다. 또한, 상기 컨트롤러(100)는 상기 인터페이스 회로(200)로부터 제 2 병렬 디지털 데이터(Data_dp2)를 제공 받을 수 있다.

[0014] 상기 인터페이스 회로(200)는 상기 컨트롤러(100)로부터 전달 받은 상기 커맨드(CMD) 및 상기 클럭(CLK)을 상기 반도체 장치(300)에 전달할 수 있다. 또한 상기 인터페이스 회로(200)는 상기 클럭(CLK)을 분주시켜 데이터 스트로브 신호(DQS)로서 상기 반도체 장치(300)에 제공할 수 있으며, 상기 제 1 병렬 디지털 데이터(Data_dp1)를 아날로그 데이터(Data_a)로 변환하여 상기 반도체 장치(300)에 제공할 수 있다. 상기 인터페이스 회로(200)는 상기 반도체 장치(300)로부터 제공 받은 상기 아날로그 데이터(Data_a)를 변환하여 상기 제 2 병렬 디지털 데이터(Data_dp2)를 생성하고, 상기 제 2 병렬 디지털 데이터(Data_dp2)를 상기 컨트롤러(100)에 제공할 수 있다.

[0015] 상기 인터페이스 회로(200)는 제 1 커맨드 처리 회로(210), 제 1 데이터 스트로브 신호 처리 회로(220), 및 제 1 데이터 처리 회로(230)를 포함할 수 있다.

[0016] 상기 제 1 커맨드 처리 회로(210)는 상기 컨트롤러(100)로부터 전달 받은 커맨드(CMD)를 상기 반도체 장치(300)에 전달하고, 상기 컨트롤러(100)로부터 전달 받은 커맨드(CMD)를 디코딩하여 제 1 라이트 인에이블 신호(W_en1) 및 제 2 리드 인에이블 신호(R_en1)를 생성할 수 있다.

[0017] 상기 제 1 커맨드 처리 회로(210)는 커맨드 전달 회로(211) 및 제 1 커맨드 디코더(212)를 포함할 수 있다.

[0018] 상기 커맨드 전달 회로(211)는 상기 컨트롤러(100)로부터 전달 받은 커맨드(CMD)를 상기 반도체 장치(300)에 전달할 수 있다.

[0019] 상기 커맨드 디코더(212)는 상기 컨트롤러(100)로부터 전달 받은 커맨드(CMD)를 디코딩하여 상기 제1 라이트 인에이블 신호(W_en1) 및 상기 제 2 리드 인에이블 신호(R_en1) 중 하나를 인에이블시킬 수 있다.

[0020] 상기 제 1 데이터 스트로브 신호 처리 회로(220)는 상기 클럭(CLK)을 분주시켜 상기 데이터 스트로브 신호(DQS)로서 상기 반도체 장치(300)에 제공할 수 있다. 또한 상기 제 1 데이터 스트로브 신호 처리 회로(220)는 상기 반도체 장치(300)로부터 전달되는 상기 데이터 스트로브 신호(DQS)를 입력 받아 리드 데이터 스트로브 신호(R_dqs)로서 출력할 수 있다.

[0021] 상기 제 1 데이터 스트로브 신호 처리 회로(220)는 제 1 분주 회로(221), 제 1 송신 회로(222), 및 제 1 수신 회로(223)를 포함할 수 있다.

[0022] 상기 제 1 분주 회로(221)는 상기 클럭(CLK)을 분주시켜 상기 제 1 송신 회로(222)에 전달 할 수 있다. 예를 들어, 상기 제 1 분주 회로(221)는 상기 클럭(CLK)을 4분주하여 상기 제 1 송신 회로(222)에 전달할 수 있다.

- [0023] 상기 제 1 송신 회로(222)는 상기 제 1 라이트 인에이블 신호(W_en1)에 응답하여 상기 제 1 분주 회로(221)의 출력을 상기 데이터 스트로브 신호(DQS)로서 상기 반도체 장치(300)에 전달할 수 있다. 예를 들어, 상기 제 1 송신 회로(222)는 상기 제 1 라이트 인에이블 신호(W_en1)가 인에이블되면 상기 제 1 분주 회로(221)의 출력을 상기 데이터 스트로브 신호(DQS)로서 상기 반도체 장치(300)에 전달할 수 있다.
- [0024] 상기 제 1 수신 회로(223)는 상기 제 1 리드 인에이블 신호(R_en1)에 응답하여 상기 반도체 장치(300)에서 전달되는 상기 데이터 스트로브 신호(DQS)를 상기 리드 데이터 스트로브 신호(R_dqs)로서 출력할 수 있다. 예를 들어, 상기 제 1 수신 회로(223)는 상기 제 1 리드 인에이블 신호(R_en1)가 인에이블되면 상기 반도체 장치(300)에서 전달되는 상기 데이터 스트로브 신호(DQS)를 상기 리드 데이터 스트로브 신호(R_dqs)로서 출력할 수 있다.
- [0025] 상기 제 1 데이터 처리 회로(230)는 상기 제 1 라이트 인에이블 신호(W_en1)에 응답하여 상기 제 1 병렬 디지털 데이터(Data_dp1)를 변환하여 상기 아날로그 데이터(Data_a)를 생성하고, 상기 아날로그 데이터(Data_a)를 상기 반도체 장치(300)로 출력할 수 있다. 상기 제 1 데이터 처리 회로(230)는 상기 제 1 리드 인에이블 신호(R_en1) 및 상기 리드 데이터 스트로브 신호(R_dqs)에 응답하여 상기 반도체 장치(300)로부터 전달되는 상기 아날로그 데이터(Data_a)를 변환하여 상기 제 2 병렬 디지털 데이터(Data_dp2)로서 상기 컨트롤러(100)에 제공할 수 있다.
- [0026] 상기 제 1 데이터 처리 회로(230)는 제 1 디지털 아날로그 컨버터(231) 및 제 1 아날로그 디지털 컨버터(232)를 포함할 수 있다.
- [0027] 상기 제 1 디지털 아날로그 컨버터(231)는 상기 제 1 라이트 인에이블 신호(W_en1)에 응답하여 상기 제 1 병렬 디지털 데이터(Data_dp1)를 상기 아날로그 데이터(Data_a)로 변환하고, 상기 아날로그 데이터(Data_a)를 상기 반도체 장치(300)에 제공할 수 있다. 예를 들어, 상기 제 1 디지털 아날로그 컨버터(231)는 상기 제 1 라이트 인에이블 신호(W_en1)가 인에이블되면 활성화되고, 활성화된 상기 제 1 디지털 아날로그 컨버터(231)는 복수 비트를 갖는 상기 제 1 병렬 디지털 데이터(Data_dp1)의 데이터 값에 따라 상기 아날로그 데이터(Data_a)의 전압 레벨을 결정하고, 결정된 전압 레벨의 상기 아날로그 데이터(Data_a)를 상기 반도체 장치(300)에 제공할 수 있다.
- [0028] 더욱 구체적으로, 상기 제 1 디지털 아날로그 컨버터(231)의 동작을 표1을 참조하여 설명하면 다음과 같다. 이 때, 상기 제 1 병렬 디지털 데이터(Data_dp1)는 3 비트의 병렬 데이터라고 가정한다. 표1은 상기 제 1 디지털 아날로그 컨버터(231)의 동작을 예를 들어 개시한 것일 뿐, 상기 제 1 디지털 아날로그 컨버터(231)의 동작을 표1의 수치에 한정하는 것이 아님을 밝혀둔다.

표 1

	Data_dp1			Data_a
[0029]	0	0	0	0.1[V]
	0	0	1	0.2[V]
	0	1	0	0.3[V]
	0	1	1	0.4[V]
	1	0	0	0.5[V]
	1	0	1	0.6[V]
	1	1	0	0.7[V]
	1	1	1	0.8[V]

- [0030] 3비트를 가는 상기 제 1 병렬 디지털 데이터(Data_dp1)가 활성화된 상기 제 1 디지털 아날로그 컨버터(231)에 입력되면, 상기 제 1 디지털 아날로그 컨버터(231)는 상기 제 1 병렬 디지털 데이터(Data_dp1)의 데이터 값에 따라 상기 아날로그 데이터(Data_a)의 전압 레벨을 결정하고, 결정된 전압 레벨의 상기 아날로그 데이터(Data_a)를 출력할 수 있다.
- [0031] 상기 표1과 같이, 상기 제 1 병렬 디지털 데이터(Data_dp1)의 데이터 값이 (0,0,0)이라면 상기 아날로그 데이터(Data_a)의 전압 레벨은 0.1[V]볼트가 될 수 있다. 상기 제 1 병렬 디지털 데이터(Data_dp1)의 데이터 값이 (0,0,1)이라면 상기 아날로그 데이터(Data_a)의 전압 레벨은 0.2[V]볼트가 될 수 있다. 상기 제 1 병렬 디지털 데이터(Data_dp1)의 데이터 값이 (0,1,0)이라면 상기 아날로그 데이터(Data_a)의 전압 레벨은 0.3[V]볼트가 될 수 있다. 상기 제 1 병렬 디지털 데이터(Data_dp1)의 데이터 값이 (0,1,1)이라면 상기 아날로그 데이터(Data_a)의 전압 레벨은 0.4[V]볼트가 될 수 있다. 상기 제 1 병렬 디지털 데이터(Data_dp1)의 데이터 값이 (1,0,0)이

라면 상기 아날로그 데이터(Data_a)의 전압 레벨은 0.5[V]볼트가 될 수 있다. 상기 제 1 병렬 디지털 데이터(Data_dp1)의 데이터 값이 (1,0,1)이라면 상기 아날로그 데이터(Data_a)의 전압 레벨은 0.6[V]볼트가 될 수 있다. 상기 제 1 병렬 디지털 데이터(Data_dp1)의 데이터 값이 (1,1,0)이라면 상기 아날로그 데이터(Data_a)의 전압 레벨은 0.7[V]볼트가 될 수 있다. 상기 제 1 병렬 디지털 데이터(Data_dp1)의 데이터 값이 (1,1,1)이라면 상기 아날로그 데이터(Data_a)의 전압 레벨은 0.8[V]볼트가 될 수 있다.

[0032] 상기 제 1 아날로그 디지털 컨버터(232)는 상기 제 1 리드 인에이블 신호(R_en1) 및 상기 리드 데이터 스트로브 신호(R_dqs)에 응답하여 상기 아날로그 데이터(Data_a)를 상기 제 2 병렬 디지털 데이터(Data_dp2)로 변환하고, 상기 제 2 병렬 디지털 데이터(Data_dp2)를 상기 컨트롤러(100)에 제공할 수 있다. 예를 들어, 상기 제 1 아날로그 디지털 컨버터(232)는 상기 제 1 리드 인에이블 신호(R_en1)가 인에이블되고 상기 리드 데이터 스트로브 신호(R_dqs)가 특정 레벨(예를 들어, 하이 레벨)로 인에이블된 구간에서 상기 제 1 아날로그 디지털 컨버터(232)는 활성화된다. 상기 제 1 아날로그 디지털 컨버터(232)가 활성화되면, 상기 아날로그 데이터(Data_a)를 상기 제 2 병렬 디지털 데이터(Data_dp2)로 변환한다.

[0033] 더욱 구체적으로, 상기 제 1 아날로그 디지털 컨버터(232)의 동작을 표2을 참조하여 설명하면 다음과 같다. 이 때, 상기 제 2 병렬 디지털 데이터(Data_dp2)는 3 비트의 병렬 데이터라고 가정한다. 표2는 상기 제 1 아날로그 디지털 컨버터(232)의 동작을 예를 들어 개시한 것일 뿐, 상기 제 1 아날로그 디지털 컨버터(232)의 동작을 표2의 수치에 한정하는 것이 아님을 밝혀둔다.

표 2

[0034]

Data_a	Data_dp2		
0.1[V]	0	0	0
0.2[V]	0	0	1
0.3[V]	0	1	0
0.4[V]	0	1	1
0.5[V]	1	0	0
0.6[V]	1	0	1
0.7[V]	1	1	0
0.8[V]	1	1	1

[0035] 상기 아날로그 데이터(Data_a)가 활성화된 상기 제 1 아날로그 디지털 컨버터(232)에 입력되면, 상기 제 1 아날로그 디지털 컨버터(232)는 상기 아날로그 데이터(Data_a)의 전압 레벨에 따라 상기 제 2 병렬 디지털 데이터(Data_dp2)의 데이터 값을 결정하고, 결정된 데이터 값의 상기 제 2 병렬 디지털 데이터(Data_dp2)를 출력할 수 있다.

[0036] 상기 표2와 같이, 상기 아날로그 데이터(Data_a)의 전압 레벨이 0.1[V]볼트라면 상기 제 2 병렬 디지털 데이터(Data_dp2)의 데이터 값은 (0,0,0)가 될 수 있다. 상기 아날로그 데이터(Data_a)의 전압 레벨이 0.2[V]볼트라면 상기 제 2 병렬 디지털 데이터(Data_dp2)의 데이터 값은 (0,0,1)가 될 수 있다. 상기 아날로그 데이터(Data_a)의 전압 레벨이 0.3[V]볼트라면 상기 제 2 병렬 디지털 데이터(Data_dp2)의 데이터 값은 (0,1,0)가 될 수 있다. 상기 아날로그 데이터(Data_a)의 전압 레벨이 0.4[V]볼트라면 상기 제 2 병렬 디지털 데이터(Data_dp2)의 데이터 값은 (0,1,1)가 될 수 있다. 상기 아날로그 데이터(Data_a)의 전압 레벨이 0.5[V]볼트라면 상기 제 2 병렬 디지털 데이터(Data_dp2)의 데이터 값은 (1,0,0)가 될 수 있다. 상기 아날로그 데이터(Data_a)의 전압 레벨이 0.6[V]볼트라면 상기 제 2 병렬 디지털 데이터(Data_dp2)의 데이터 값은 (1,0,1)가 될 수 있다. 상기 아날로그 데이터(Data_a)의 전압 레벨이 0.7[V]볼트라면 상기 제 2 병렬 디지털 데이터(Data_dp2)의 데이터 값은 (1,1,0)가 될 수 있다. 상기 아날로그 데이터(Data_a)의 전압 레벨이 0.8[V]볼트라면 상기 제 2 병렬 디지털 데이터(Data_dp2)의 데이터 값은 (1,1,1)가 될 수 있다.

[0037] 상기 반도체 장치(300)는 상기 인터페이스 회로(200)로부터 전달 받은 상기 커맨드(CMD), 상기 클럭(CLK), 상기 데이터 스트로브 신호(DQS)에 응답하여 상기 아날로그 데이터(Data_a)를 제 3 병렬 디지털 데이터(Data_dp3)로 변환할 수 있다. 또한 상기 반도체 장치(300)는 상기 인터페이스 회로(200)로부터 전달 받은 상기 커맨드(CMD), 상기 클럭(CLK)에 응답하여 제 4 병렬 데이터(Data_dp4)를 상기 아날로그 데이터(Data_a)로 변환하고, 상기 인터페이스 회로(200)에 상기 아날로그 데이터(Data_a)와 상기 데이터 스트로브 신호(DQS)를 제공할 수 있다.

[0038] 상기 반도체 장치(300)는 제 2 커맨드 처리 회로(310), 제 2 데이터 스트로브 신호 처리 회로(320), 및 제 2 데

이터 처리 회로(330)를 포함할 수 있다.

- [0039] 상기 제 2 커맨드 처리 회로(310)는 상기 인터페이스 회로(200)로부터 전달 받은 커맨드(CMD)에 응답하여 제 2 라이트 인에이블 신호(W_en2) 및 제 2 리드 인에이블 신호(R_en2)를 생성할 수 있다. 예를 들어, 상기 제 2 커맨드 처리 회로(310)는 상기 인터페이스 회로(200)로부터 전달 받은 커맨드(CMD)를 코딩하여 상기 제 2 라이트 인에이블 신호(W_en2) 및 상기 제 2 리드 인에이블 신호(R_en2) 중 하나를 인에이블시킬 수 있다.
- [0040] 상기 제 2 커맨드 처리 회로(310)는 제 2 커맨드 디코더(311), 및 레이턴시 회로(312)를 포함할 수 있다.
- [0041] 상기 제 2 커맨드 디코더(311)는 상기 인터페이스 회로(200)로부터 전달 받은 상기 커맨드(CMD)를 디코딩하여 라이트 커맨드(W_c) 및 리드 커맨드(R_c) 중 하나를 생성할 수 있다.
- [0042] 상기 레이턴시 회로(312)는 상기 라이트 커맨드(W_c) 또는 상기 리드 커맨드(R_c)를 입력 받는다. 상기 레이턴시 회로(312)는 상기 반도체 장치(300)에서 설정된 레이턴시 값에 따라 상기 라이트 커맨드(W_c)를 지연시켜 상기 제 2 라이트 인에이블 신호(W_en2)로서 출력하거나, 상기 반도체 장치(300)에 상기 레이턴시 값에 따라 상기 리드 커맨드(R_c)를 지연시켜 상기 제 2 리드 인에이블 신호(R_en2)로서 출력할 수 있다.
- [0043] 상기 제 2 데이터 스트로브 신호 처리 회로(320)는 상기 클럭(CLK)을 분주시켜 상기 데이터 스트로브 신호(DQS)로서 상기 인터페이스 회로(200)에 제공할 수 있다. 또한 상기 제 2 데이터 스트로브 신호 처리 회로(320)는 상기 인터페이스 회로(200)로부터 전달되는 상기 데이터 스트로브 신호(DQS)를 입력 받아 라이트 데이터 스트로브 신호(W_dqs)로서 출력할 수 있다.
- [0044] 상기 제 2 데이터 스트로브 신호 처리 회로(320)는 제 2 분주 회로(321), 제 2 송신 회로(322), 및 제 2 수신 회로(323)를 포함할 수 있다.
- [0045] 상기 제 2 분주 회로(321)는 상기 클럭(CLK)을 분주시켜 상기 제 2 송신 회로(322)에 전달 할 수 있다. 예를 들어, 상기 제 2 분주 회로(321)는 상기 클럭(CLK)을 4분주하여 상기 제 2 송신 회로(322)에 전달할 수 있다.
- [0046] 상기 제 2 송신 회로(322)는 상기 제 2 리드 인에이블 신호(R_en2)에 응답하여 상기 제 2 분주 회로(321)의 출력을 상기 데이터 스트로브 신호(DQS)로서 상기 인터페이스 회로(200)에 전달할 수 있다. 예를 들어, 상기 제 2 송신 회로(322)는 상기 제 2 리드 인에이블 신호(R_en2)가 인에이블되면 상기 제 2 분주 회로(321)의 출력을 상기 데이터 스트로브 신호(DQS)로서 상기 인터페이스 회로(200)에 전달할 수 있다.
- [0047] 상기 제 2 수신 회로(323)는 상기 제 2 라이트 인에이블 신호(W_en2)에 응답하여 상기 인터페이스 회로(200)에서 전달되는 상기 데이터 스트로브 신호(DQS)를 상기 라이트 데이터 스트로브 신호(W_dqs)로서 출력할 수 있다. 예를 들어, 상기 제 2 수신 회로(323)는 상기 제 2 라이트 인에이블 신호(W_en2)가 인에이블되면 상기 인터페이스 회로(200)에서 전달되는 상기 데이터 스트로브 신호(DQS)를 상기 라이트 데이터 스트로브 신호(R_dqs)로서 출력할 수 있다.
- [0048] 상기 제 2 데이터 처리 회로(330)는 상기 제 2 라이트 인에이블 신호(W_en2) 및 상기 라이트 데이터 스트로브 신호(W_dqs)에 응답하여 상기 인터페이스 회로(200)로부터 전달되는 상기 아날로그 데이터(Data_a)를 변환하여 상기 제 3 병렬 디지털 데이터(Data_dp3)로서 출력할 수 있다. 상기 제 2 데이터 처리 회로(330)는 상기 제 2 리드 인에이블 신호(R_en2)에 응답하여 상기 제 4 병렬 디지털 데이터(Data_dp4)를 변환하여 상기 아날로그 데이터(Data_a)를 생성하고, 상기 아날로그 데이터(Data_a)를 상기 인터페이스 회로(200)로 출력할 수 있다.
- [0049] 상기 제 2 데이터 처리 회로(330)는 제 2 아날로그 디지털 컨버터(331) 및 제 2 디지털 아날로그 컨버터(332)를 포함할 수 있다.
- [0050] 상기 제 2 아날로그 디지털 컨버터(331)는 상기 제 2 라이트 인에이블 신호(W_en2) 및 상기 라이트 데이터 스트로브 신호(W_dqs)에 응답하여 상기 아날로그 데이터(Data_a)를 상기 제 3 병렬 디지털 데이터(Data_dp3)로 변환하여 출력할 수 있다. 예를 들어, 상기 제 2 아날로그 디지털 컨버터(331)는 상기 제 2 라이트 인에이블 신호(W_en2)가 인에이블되고 상기 라이트 데이터 스트로브 신호(W_dqs)가 특정 레벨(예를 들어, 하이 레벨)로 인에이블된 구간에서 상기 제 2 아날로그 디지털 컨버터(331)는 활성화된다. 상기 제 2 아날로그 디지털 컨버터(331)가 활성화되면, 상기 아날로그 데이터(Data_a)를 상기 제 3 병렬 디지털 데이터(Data_dp3)로 변환한다.
- [0051] 더욱 구체적으로, 상기 제 2 아날로그 디지털 컨버터(331)의 동작을 표3을 참조하여 설명하면 다음과 같다. 이때, 상기 제 3 병렬 디지털 데이터(Data_dp3)는 3 비트의 병렬 데이터라고 가정한다. 표3은 상기 제 2 아날로그 디지털 컨버터(331)의 동작을 예를 들어 개시한 것일 뿐, 상기 제 2 아날로그 디지털 컨버터(331)의 동작을 표3

의 수치에 한정하는 것이 아님을 밝혀둔다.

표 3

[0052]

Data_a	Data_dp3		
0.1[V]	0	0	0
0.2[V]	0	0	1
0.3[V]	0	1	0
0.4[V]	0	1	1
0.5[V]	1	0	0
0.6[V]	1	0	1
0.7[V]	1	1	0
0.8[V]	1	1	1

[0053]

상기 아날로그 데이터(Data_a)가 활성화된 상기 제 2 아날로그 디지털 컨버터(331)에 입력되면, 상기 제 2 아날로그 디지털 컨버터(331)는 상기 아날로그 데이터(Data_a)의 전압 레벨에 따라 상기 제 3 병렬 디지털 데이터(Data_dp3)의 데이터 값을 결정하고, 결정된 데이터 값의 상기 제 3 병렬 디지털 데이터(Data_dp3)를 출력할 수 있다.

[0054]

상기 표3과 같이, 상기 아날로그 데이터(Data_a)의 전압 레벨이 0.1[V]볼트라면 상기 제 2 병렬 디지털 데이터(Data_dp2)의 데이터 값은 (0,0,0)가 될 수 있다. 상기 아날로그 데이터(Data_a)의 전압 레벨이 0.2[V]볼트라면 상기 제 2 병렬 디지털 데이터(Data_dp2)의 데이터 값은 (0,0,1)가 될 수 있다. 상기 아날로그 데이터(Data_a)의 전압 레벨이 0.3[V]볼트라면 상기 제 2 병렬 디지털 데이터(Data_dp2)의 데이터 값은 (0,1,0)가 될 수 있다. 상기 아날로그 데이터(Data_a)의 전압 레벨이 0.4[V]볼트라면 상기 제 2 병렬 디지털 데이터(Data_dp2)의 데이터 값은 (0,1,1)가 될 수 있다. 상기 아날로그 데이터(Data_a)의 전압 레벨이 0.5[V]볼트라면 상기 제 2 병렬 디지털 데이터(Data_dp2)의 데이터 값은 (1,0,0)가 될 수 있다. 상기 아날로그 데이터(Data_a)의 전압 레벨이 0.6[V]볼트라면 상기 제 2 병렬 디지털 데이터(Data_dp2)의 데이터 값은 (1,0,1)가 될 수 있다. 상기 아날로그 데이터(Data_a)의 전압 레벨이 0.7[V]볼트라면 상기 제 2 병렬 디지털 데이터(Data_dp2)의 데이터 값은 (1,1,0)가 될 수 있다. 상기 아날로그 데이터(Data_a)의 전압 레벨이 0.8[V]볼트라면 상기 제 2 병렬 디지털 데이터(Data_dp2)의 데이터 값은 (1,1,1)가 될 수 있다.

[0055]

상기 제 2 디지털 아날로그 컨버터(332)는 상기 제 2 리드 인에이블 신호(R_en2)에 응답하여 상기 제 4 병렬 디지털 데이터(Data_dp4)를 상기 아날로그 데이터(Data_a)로 변환하고, 상기 아날로그 데이터(Data_a)를 상기 인터페이스 회로(200)에 제공할 수 있다. 예를 들어, 상기 제 2 디지털 아날로그 컨버터(332)는 상기 제 2 리드 인에이블 신호(R_en2)가 인에이블되면 활성화되고, 활성화된 상기 제 2 디지털 아날로그 컨버터(332)는 복수 비트를 갖는 상기 제 4 병렬 디지털 데이터(Data_dp4)의 데이터 값에 따라 상기 아날로그 데이터(Data_a)의 전압 레벨을 결정하고, 결정된 전압 레벨의 상기 아날로그 데이터(Data_a)를 상기 인터페이스 회로(200)에 제공할 수 있다.

[0056]

더욱 구체적으로, 상기 제 1 디지털 아날로그 컨버터(332)의 동작을 표4을 참조하여 설명하면 다음과 같다. 이 때, 상기 제 4 병렬 디지털 데이터(Data_dp4)는 3 비트의 병렬 데이터라고 가정한다. 표4은 상기 제 2 디지털 아날로그 컨버터(332)의 동작을 예를 들어 개시한 것일 뿐, 상기 제 4 디지털 아날로그 컨버터(332)의 동작을 표4의 수치에 한정하는 것이 아님을 밝혀둔다.

표 4

[0057]

	Data_dp4			Data_a
0	0	0	0	0.1[V]
0	0	0	1	0.2[V]
0	1	0	0	0.3[V]
0	1	0	1	0.4[V]
1	0	0	0	0.5[V]
1	0	0	1	0.6[V]
1	1	0	0	0.7[V]
1	1	0	1	0.8[V]

- [0058] 3비트를 가는 상기 제 4 병렬 디지털 데이터(Data_dp4)가 활성화된 상기 제 2 디지털 아날로그 컨버터(332)에 입력되면, 상기 제 2 디지털 아날로그 컨버터(332)는 상기 제 4 병렬 디지털 데이터(Data_dp4)의 데이터 값에 따라 상기 아날로그 데이터(Data_a)의 전압 레벨을 결정하고, 결정된 전압 레벨의 상기 아날로그 데이터(Data_a)를 출력할 수 있다.
- [0059] 상기 표4와 같이, 상기 제 4 병렬 디지털 데이터(Data_dp4)의 데이터 값이 (0,0,0)이라면 상기 아날로그 데이터(Data_a)의 전압 레벨을 0.1[V]볼트가 될 수 있다. 상기 제 4 병렬 디지털 데이터(Data_dp4)의 데이터 값이 (0,0,1)이라면 상기 아날로그 데이터(Data_a)의 전압 레벨을 0.2[V]볼트가 될 수 있다. 상기 제 4 병렬 디지털 데이터(Data_dp4)의 데이터 값이 (0,1,0)이라면 상기 아날로그 데이터(Data_a)의 전압 레벨을 0.3[V]볼트가 될 수 있다. 상기 제 4 병렬 디지털 데이터(Data_dp4)의 데이터 값이 (0,1,1)이라면 상기 아날로그 데이터(Data_a)의 전압 레벨을 0.4[V]볼트가 될 수 있다. 상기 제 4 병렬 디지털 데이터(Data_dp4)의 데이터 값이 (1,0,0)이라면 상기 아날로그 데이터(Data_a)의 전압 레벨을 0.5[V]볼트가 될 수 있다. 상기 제 4 병렬 디지털 데이터(Data_dp1)의 데이터 값이 (1,0,1)이라면 상기 아날로그 데이터(Data_a)의 전압 레벨을 0.6[V]볼트가 될 수 있다. 상기 제 4 병렬 디지털 데이터(Data_dp1)의 데이터 값이 (1,1,0)이라면 상기 아날로그 데이터(Data_a)의 전압 레벨을 0.7[V]볼트가 될 수 있다. 상기 제 4 병렬 디지털 데이터(Data_dp4)의 데이터 값이 (1,1,1)이라면 상기 아날로그 데이터(Data_a)의 전압 레벨을 0.8[V]볼트가 될 수 있다.
- [0060] 이와 같이 구성된 본 발명의 실시예에 따른 반도체 장치 및 반도체 시스템의 동작을 예를 들어 설명하면 다음과 같다.
- [0061] 반도체 장치(300)는 외부 장치(예를 들어, 인터페이스 회로(200))로부터 커맨드(CMD) 및 클럭(CLK)을 제공 받고, 데이터 스트로브 신호(DQS) 및 아날로그 데이터(Data_a)를 외부 장치(예를 들어, 인터페이스 회로(200))에 제공하거나 외부 장치(예를 들어, 인터페이스 회로(200))로부터 제공받는다.
- [0062] 반도체 장치(300)는 제 2 커맨드 처리 회로(310), 제 2 데이터 스트로브 신호 처리 회로(320), 및 데이터 처리 회로(330)를 포함할 수 있다.
- [0063] 상기 제 2 커맨드 처리 회로(310)는 상기 커맨드(CMD)를 디코딩하여 라이트 커맨드(W_c) 또는 리드 커맨드(R_c)를 생성하는 제 2 커맨드 디코더(311) 및 상기 라이트 커맨드(W_c) 또는 상기 리드 커맨드(R_c)를 상기 반도체 장치(300)의 설정된 레이턴시 값에 따라 지연시켜 제 2 라이트 인에이블 신호(W_en2) 및 제 2 리드 인에이블 신호(R_en2)를 생성할 수 있다.
- [0064] 즉, 상기 제 2 커맨드 처리 회로(310)는 외부 장치로부터 입력되는 상기 커맨드(CMD)를 디코딩하고, 설정된 레이턴시 값에 따라 지연시켜 상기 제 2 라이트 인에이블 신호(W_en2) 및 상기 제 2 리드 인에이블 신호(R_en2) 중 하나를 생성할 수 있다.
- [0065] 상기 제 2 데이터 스트로브 신호 처리 회로(320)는 상기 클럭(CLK)을 분주시키는 제 2 분주 회로(321), 상기 제 2 리드 인에이블 신호(R_en2)가 인에이블되면 상기 제 2 분주 회로(321)의 출력을 상기 데이터 스트로브 신호(DQS)로서 외부 장치에 제공하는 제 2 송신 회로(322), 및 상기 제 2 라이트 인에이블 신호(W_en2)가 인에이블되면 외부 장치로부터 제공되는 상기 데이터 스트로브 신호(DQS)를 라이트 데이터 스트로브 신호(W_dqs)로서 출력하는 제 2 수신 회로(323)를 포함할 수 있다.
- [0066] 즉, 상기 제 2 데이터 스트로브 신호 처리 회로(320)는 상기 제 2 리드 인에이블 신호(R_en2)에 응답하여 상기 클럭(CLK)을 분주시켜 상기 데이터 스트로브 신호(DQS)로서 외부 장치에 제공하거나, 상기 제 2 라이트 인에이블 신호(W_en2)에 응답하여 외부 장치로부터 제공되는 상기 데이터 스트로브 신호(DQS)를 상기 라이트 데이터 스트로브 신호(W_dqs)로서 출력할 수 있다.
- [0067] 상기 제 2 데이터 처리 회로(330)는 상기 라이트 데이터 스트로브 신호(W_dqs) 및 상기 제 2 라이트 인에이블 신호(W_en2)에 응답하여 외부 장치로부터 전달받은 상기 아날로그 데이터(Data_a)를 제 3 병렬 디지털 데이터(Data_dp3)로 변환하여 출력하거나, 상기 제 2 리드 인에이블 신호(R_en2)에 응답하여 제 4 병렬 디지털 데이터(Data_dp4)를 상기 아날로그 데이터(Data_a)로 변환하여 외부 장치에 제공할 수 있다.
- [0068] 상기 제 2 데이터 처리 회로(330)는 상기 라이트 데이터 스트로브 신호(W_dqs) 및 상기 제 2 라이트 인에이블 신호(W_en2)가 모두 인에이블된 구간에서 상기 아날로그 데이터(Data_a)를 상기 제 3 병렬 디지털 데이터(Data_dp3)로 변환하는 제 2 아날로그 디지털 컨버터(331) 및 상기 제 2 리드 인에이블 신호(R_en2)가 인에이블되면 상기 제 4 병렬 디지털 데이터(Data_dp4)를 상기 아날로그 데이터(Data_a)로 변환하는 제 2 디지털 아날로

그 컨버터(332)를 포함할 수 있다.

- [0069] 즉, 상기 제2 데이터 처리 회로(330)는 외부 장치에서 제공되는 상기 아날로그 데이터(Data_a)를 상기 제 3 병렬 디지털 데이터(Data_dp3)로 변환하거나, 상기 제 4 병렬 디지털 데이터(Data_dp4)를 상기 아날로그 데이터(Data_a)로 변환하여 외부 장치에 제공할 수 있다.
- [0070] 결국, 반도체 장치(300)는 상기 커맨드(CMD)에 응답하여 상기 클럭(CLK)을 분주시킨 상기 데이터 스트로브 신호(DQS)를 외부 장치로 제공할 경우 병렬 디지털 데이터를 아날로그 데이터로 변환하여 외부 장치로 제공할 수 있다. 또한 반도체 장치는 상기 커맨드(CMD)에 응답하여 외부 장치에서 제공되는 상기 데이터 스트로브 신호(DQS)를 제공 받을 경우, 상기 데이터 스트로브 신호(DQS)에 응답하여 외부 장치로부터 제공되는 아날로그 데이터를 병렬 디지털 데이터로 변환할 수 있다.
- [0071] 이와 같이 구성된 반도체 장치를 포함하는 반도체 시스템의 동작을 설명하면 다음과 같다.
- [0072] 컨트롤러(100)는 커맨드(CMD), 클럭(CLK) 및 제 1 병렬 디지털 데이터(Data_dp1)를 인터페이스 회로(200)에 제공할 수 있고, 상기 인터페이스 회로(200)로부터 제 2 병렬 디지털 데이터(Data_dp2)를 제공받을 수 있다.
- [0073] 상기 인터페이스 회로(200)는 상기 컨트롤러(100)로부터 제공되는 상기 커맨드(CMD) 및 상기 클럭(CLK)을 반도체 장치(300)로 전달할 수 있고, 상기 데이터 스트로브 신호(DQS)를 상기 반도체 장치(300)와 송수신할 수 있다. 또한 상기 인터페이스 회로(200)는 상기 컨트롤러(100)로부터 제공되는 상기 제 1 병렬 디지털 데이터(Data_dp1)를 아날로그 데이터(Data_a)로 변환하여 상기 반도체 장치(300)로 제공할 수 있고, 상기 반도체 장치(300)로부터 제공되는 상기 아날로그 데이터(Data_a)를 상기 제 2 병렬 디지털 데이터(Data_dp2)로 변환하여 상기 컨트롤러(100)에 제공할 수 있다.
- [0074] 상기 인터페이스 회로(200)는 제 1 커맨드 처리 회로(210), 제 1 데이터 스트로브 신호 처리 회로(220) 및 제 1 데이터 처리 회로(230)를 포함할 수 있다.
- [0075] 상기 제 1 커맨드 처리 회로(210)는 상기 컨트롤러(100)에서 제공되는 상기 커맨드(CMD)를 디코딩하여 제 1 라이트 인에이블 신호(W_en1) 및 상기 제 1 리드 인에이블 신호(R_en1) 중 하나를 인에이블시키는 제 1 커맨드 디코더(211) 및 상기 컨트롤러(100)로부터 제공되는 상기 커맨드(CMD)를 상기 반도체 장치(300)에 제공하는 커맨드 전달 회로(212)를 포함할 수 있다.
- [0076] 상기 제 1 데이터 스트로브 신호 처리 회로(220)는 상기 클럭(CLK)을 분주시켜 상기 데이터 스트로브 신호(DQS)로서 상기 반도체 장치(300)에 제공하거나, 상기 데이터 스트로브 신호(DQS)를 리드 데이터 스트로브 신호(R_dqs)로서 출력할 수 있다.
- [0077] 상기 제 1 데이터 스트로브 신호 처리 회로(220)는 상기 클럭(CLK)을 분주시켜 출력하는 제 1 분주 회로(221), 상기 제 1 라이트 인에이블 신호(W_en1)에 응답하여 상기 제 1 분주 회로(221)의 출력을 상기 데이터 스트로브 신호(DQS)로서 출력하는 제 1 송신 회로(222) 및 상기 제 1 리드 인에이블 신호(R_en1)에 응답하여 상기 반도체 장치(300)로부터 제공되는 상기 데이터 스트로브 신호(DQS)를 상기 리드 데이터 스트로브 신호(R_dqs)로서 출력하는 제 1 수신 회로(223)를 포함할 수 있다.
- [0078] 즉, 상기 제 1 데이터 스트로브 신호 처리 회로(220)는 상기 제 1 라이트 인에이블 신호(W_en1)가 인에이블되면 상기 클럭(CLK)을 분주시켜 상기 데이터 스트로브 신호(DQS)로서 상기 반도체 장치(300)에 제공할 수 있다. 또한 상기 제 1 데이터 스트로브 신호 처리 회로(220)는 상기 제 1 리드 인에이블 신호(R_en1)가 인에이블되면 상기 반도체 장치(300)로부터 제공되는 상기 데이터 스트로브 신호(DQS)를 상기 리드 데이터 스트로브 신호(R_dqs)로서 출력할 수 있다.
- [0079] 상기 제 1 데이터 처리 회로(230)는 상기 제 1 라이트 인에이블 신호(W_en1)에 응답하여 상기 컨트롤러(100)로부터 전달되는 제 1 병렬 디지털 데이터(Data_dp1)를 상기 아날로그 데이터(Data_a)로 변환하여 상기 반도체 장치(300)에 제공하거나, 상기 제 1 리드 인에이블 신호(R_en1)에 응답하여 상기 반도체 장치(300)로부터 제공되는 상기 아날로그 데이터(Data_a)를 상기 제 2 병렬 디지털 데이터(Data_dp2)로 변환하여 상기 컨트롤러(100)에 제공할 수 있다.
- [0080] 상기 제 1 데이터 처리 회로(230)는 상기 제 1 라이트 인에이블 신호(W_en1)가 인에이블되면 상기 제 1 병렬 디지털 데이터(Data_dp1)를 상기 아날로그 데이터(Data_a)로 변환하여 상기 반도체 장치(300)에 제공하는 제 1 디지털 아날로그 컨버터(231) 및 상기 제 1 리드 인에이블 신호(R_en1) 및 상기 리드 데이터 스트로브 신호(R_dqs)가 모두 인에이블된 구간에서 상기 반도체 장치(300)로부터 제공되는 상기 아날로그 데이터(Data_a)를

상기 제 2 병렬 디지털 데이터(Data_dp2)로 변환하여 상기 컨트롤러(100)로 제공하는 제 1 아날로그 디지털 컨버터(232)를 포함할 수 있다.

[0081] 즉, 상기 제 1 데이터 처리 회로(230)는 상기 커맨드(CMD)에 응답하여 상기 컨트롤러(100)로부터 제공하는 상기 제 1 병렬 디지털 데이터(Data_dp1)를 상기 아날로그 데이터(Data_a)로 상기 반도체 장치(300)에 제공할 수 있고, 상기 커맨드(CMD)에 응답하여 상기 반도체 장치(300)로부터 제공되는 상기 아날로그 데이터(Data_a)를 상기 제 2 병렬 디지털 데이터(Data_dp2)로 변환하여 상기 컨트롤러(100)에 제공할 수 있다.

[0082] 상기 반도체 장치(300)는 앞서 설명한 바와같이, 상기 인터페이스 회로(200)로부터 전달 받은 상기 커맨드(CMD)에 응답하여 상기 제 2 라이트 인에이블 신호(W_en2) 및 상기 제 2 리드 인에이블 신호(R_en2) 중 하나를 인에이블시킬 수 있다.

[0083] 상기 반도체 장치(300)는 상기 제 2 라이트 인에이블 신호(W_en2)가 인에이블될 경우 상기 인터페이스 회로(200)로부터 제공되는 상기 데이터 스트로브 신호(DQS)에 응답하여 상기 아날로그 데이터(Data_a)를 상기 제 3 병렬 디지털 데이터(Data_dp3)로 변환할 수 있다. 또한 상기 반도체 장치(300)는 상기 제 2 리드 인에이블 신호(R_en2)가 인에이블될 경우 상기 제 4 병렬 디지털 데이터(Data_dp4)를 상기 아날로그 데이터(Data_a)로 변환하여 상기 인터페이스 회로(200)에 제공할 수 있다. 예를 들어, 반도체 장치(300)의 버스트 렉스(burst length)가 8이고, 반도체 장치(300)가 DDR(double data rate)이라면 상기 제 1 및 제 2 분주 회로(221, 321)는 상기 클럭(CLK)을 4분주시키고, 상기 제 1 내지 제 4 병렬 디지털 데이터(Data_dp1 ~ Data_dp4) 각각은 8비트의 병렬 데이터가 될 수 있다.

[0084] 본 발명의 실시예에 따른 반도체 시스템은 컨트롤러와 인터페이스 회로 사이에 복수 비트의 디지털 데이터를 송수신하며, 인터페이스 회로와 반도체 장치 사이에서는 아날로그 데이터를 송수신하도록 구성된다. 이때, 인터페이스 회로 및 반도체 장치 각각은 커맨드에 응답하여 디지털 데이터를 아날로그 데이터로 변환시키는 디지털 아날로그 컨버터 및 아날로그 데이터를 디지털 데이터로 변환시키는 아날로그 디지털 컨버터를 포함할 수 있다.

[0085] 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

도면

도면1

