(12)公開特許公報(A)

(11)特許出願公開番号

特開2016-82593 (P2016-82593A)

(43) 公開日 平成28年5月16日 (2016.5.16)

(51) Int.Cl.			FΙ		テーマコード (参考)
нозк	3/3562	(2006.01)	НОЗК	3/3562	5J034

審査請求 未請求 請求項の数 8 OL (全 44 頁)

(21) 出願番号(22) 出願日(31) 優先権主張番号	特願2015-201643 (P2015-201643) 平成27年10月12日 (2015.10.12) 特願2014-209506 (P2014-209506)	(71) 出願人	000153878 株式会社半導体エネルギー研究所 神奈川県厚木市長谷398番地	Î
(32) 優先日 (33) 優先権主張国	平成26年10月10日 (2014.10.10) 日本国 (JP)	(72)発明者	上杉 航 神奈川県厚木市長谷398番地	株式会社
			半導体エネルギー研究所内	
		(72)発明者	田村 輝	
			神奈川県厚木市長谷398番地	株式会社
			半導体エネルギー研究所内	
		(72)発明者	磯部 敦生	
			神奈川県厚木市長谷398番地	株式会社
			半導体エネルギー研究所内	
		F ターム (参	考) 5J034 AA03 AA05 CB01	

(54) 【発明の名称】論理回路、処理装置、電子部品および電子機器

(57)【要約】

(19) 日本国特許**庁(JP)**

【課題】論理回路に保持回路を設けることで、パワーゲ ーティングを可能にする。

【解決手段】保持回路は、第1端子、ノード、容量素子 、および第1乃至第3トランジスタを有する。第1トラ ンジスタは第1端子と論理回路の入力端子との間の導通 状態を制御する。第2トランジスタは論理回路の出力端 子とノードとの間の導通状態を制御する。第3トランジ スタはノードと論理回路の入力端子との間の導通状態を 制御する。第1トランジスタのゲートと第2トランジス タのゲートとが電気的に接続されている。データ保持期 間、ノードは電気的に浮遊状態になる。ノードの電圧は 容量素子によって保持される。

【選択図】図4

FIG. 4



【特許請求の範囲】

- 【請求項1】
 - 第1回路、および第2回路を有する論理回路であり、
- 前記第1回路は、第1乃至第n入力端子、および第1出力端子を有し(nは2以上の整数)、
- 前記第2回路は第n+1入力端子、第1ノード、第1容量素子、および第1乃至第3ト ランジスタを有し、
- 前記第1回路は、前記第1乃至前記第n入力端子の何れか1つを選択し、選択した入力 端子の論理と同じ論理のデータを前記第1出力端子から出力することができる機能を有し

10

前記容量素子は前記第1ノードと電気的に接続され、

- 前記第1トランジスタは前記第n+1入力端子と前記第1入力端子との間の導通状態を 制御する機能を有し、
- 前記第2トランジスタは前記第1出力端子と前記第1ノードとの間の導通状態を制御する機能を有し、
- 前記第3トランジスタは前記第1ノードと前記第1入力端子との間の導通状態を制御する機能を有し、
- 前記第1トランジスタのゲートと前記第2トランジスタのゲートとが電気的に接続され 、
- 前記第2トランジスタおよび前記第3トランジスタは半導体領域が酸化物半導体層で形 ²⁰ 成されている論理回路。
- 【請求項2】
- 請求項1において、
- 前記第1トランジスタは半導体領域が酸化物半導体層で形成されている論理回路。
- 【請求項3】
- 請求項2において、
- 前記第1乃至前記第3トランジスタの酸化物半導体層はc軸に配向している結晶を有す る記憶装置ことを特徴とする論理回路。
- 【請求項4】
- 請求項1乃至3のいずれか1項において、
- 前記第1容量素子および前記第1乃至前記第3トランジスタは前記第1回路が形成されている領域上に積層されている論理回路。
- 【請求項5】
- 請求項1乃至4のいずれか1項において、
- 前記第1回路は、選択回路および第1論理回路を有し、
- 前記第1論理回路は、第n+2入力端子および前記第1出力端子を有し、
- 前記第1論理回路は、前記第n+2入力端子と同じ論理のデータを前記第1出力端子から出力する機能を有し、
- 前記選択回路は、第2出力端子を有し、
- 前記選択回路は、前記第1乃至前記第n入力端子の何れか1つを前記第2出力端子と電 ⁴⁰ 気的に接続する機能を有し、
- 前記第2出力端子は前記第n+2入力端子と電気的に接続されている論理回路。
- 【請求項6】
 - 第1乃至第mスキャンフリップフロップと(mは2以上の整数)、

複数の組み合わせ回路と、

- を有する処理装置であって、 前記スキャンフリップフロップは、 n が 2 である請求項 5 に記載の論理回路であり、
- 第 k 1 スキャンフリップフロップの前記第 1 出力端子は、第 k スキャンフリップフロ
- ップの前記第 n + 1 入力端子と電気的に接続され(k は 2 以上 m 以下の整数)、 前記複数の組み合わせ回路の何れか 1 つの出力端子は前記第 1 乃至前記第 m スキャンフ 50

リップフロップの前記第1乃至前記第n入力端子の何れか1つと電気的に接続され、 前記第1乃至前記第mスキャンフリップフロップの前記第1出力端子は、それぞれ、前 記複数の組み合わせ回路の何れか1つの入力端子と電気的に接続されている処理装置。 【請求項7】 チップおよびリードを有し、 前 記 チップには、 請 求 項 1 乃 至 5 の 何 れ か 1 項 に 記 載 の 論 理 回 路 が 設 け ら れ 、 前記リードは前記チップと電気的に接続されている電子部品。 【請求項8】 請求項1乃至5の何れか1項に記載の論理回路と、 10 表示装置、タッチパネル、マイク、スピーカ、操作キー、及び筐体の少なくとも一と、 を有する電子機器。 【発明の詳細な説明】 【技術分野】 $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$ 本出願の明細書、図面、および特許請求の範囲(以下、本明細書等と呼ぶ)で開示する本 発明の一形態は、半導体装置(例えば、順序回路、保持回路、記憶回路、論理回路等)、 その駆動方法、およびその作製方法等に関する。本発明の一形態は例示した技術分野に限 定されるものではない。例えば、本発明の一形態は、記憶装置、処理装置、撮像装置、表 示装置、発光装置、蓄電装置、又はそれらの駆動方法、又はそれらの製造方法に関する。 【背景技術】 20 [0002]半導体装置の消費電力削減のため、パワーゲーティングやクロックゲーティングにより、 動作させる必要のない回路を停止させることが行われている。フリップフロップ(FF) は、半導体装置に多く含まれる順序回路(状態を保持する記憶回路)の1つである。よっ て、FFの消費電力の削減は、FFを組み込んだ半導体装置の消費電力の削減につながる 。一般的なFFは、電源を遮断すると保持している状態(データ)が失われてしまう。 [0003]半導体領域が酸化物半導体で形成されているトランジスタ(以下、OSトランジスタと呼 ぶ場合がある)のオフ電流が極めて小さいという特性を利用して、電源遮断時でもデータ を保持することが可能な保持回路が提案されている。例えば、特許文献1-3には、OS 30 トランジスタが適用された保持回路をFFに組み込むことで、FFのパワーゲーティング を可能にすることが記載されている。例えば、非特許文献1には、FFおよびSRAMに OSトランジスタが用いられた保持回路を設け、プロセッサのパワーゲーティングを行っ たことが記載されている。 【先行技術文献】 【特許文献】 [0004]【 特 許 文 献 1 】 特 開 2 0 1 2 - 2 5 7 1 9 2 号 公 報 【 特 許 文 献 2 】 特 開 2 0 1 3 - 9 2 9 7 号 公 報 【特許文献3】特開2013-175708号公報 40 【非特許文献】 [0005]【非特許文献1】H.Tamura et al.,"Embedded SRAM а nd Cortex-MO Core with Backup Circuits U 60-nm Crystalline Oxide Semicondu sing a ctor for Power Gating," IEEE COOL Chips Х VII, Apr. 2014. 【発明の概要】 【発明が解決しようとする課題】 [0006]50 本発明の一形態の課題は、新規な半導体装置、または新規な半導体装置の駆動方法を提供 することである。または、本発明の一形態の課題は、パワーゲーティングを可能にするこ と、電源を供給せずにデータを保持できるようにすること、消費電力を削減すること、小 型化すること、設計を容易にすること、等が挙げられる。 【 0 0 0 7 】

複数の課題の記載は互いの課題の存在を妨げるものではない。なお、本発明の一形態はこれらの課題の全てを解決する必要はない。また、列記した以外の課題が本明細書等の記載 から自ずと明らかとなるものであり、これらの課題も本発明の一形態の課題となり得る。 【課題を解決するための手段】

本発明の一形態は、第1回路、および第2回路を有する論理回路であり、第1回路は、第 1乃至第n入力端子、および第1出力端子を有し(nは2以上の整数)、第2回路は第n +1入力端子、第1ノード、第1容量素子、および第1乃至第3トランジスタを有し、第 1回路は、第1乃至第n入力端子の何れか1つを選択し、選択した入力端子の論理と同じ 論理のデータを第1出力端子から出力する機能を有し、容量素子は第1ノードと電気的に 接続され、第1トランジスタは第n+1入力端子と第1入力端子との間の導通状態を制御 する機能を有し、第2トランジスタは第1出力端子と第1入力端子との間の導通状態を制御 する機能を有し、第3トランジスタは第1ノードと第1入力端子との間の導通状態を制御 する機能を有し、第1トランジスタのゲートと第2トランジスタのゲートとが電気的に接 続され、第2トランジスタおよび第3トランジスタは半導体領域が酸化物半導体層で形成 されている。

[0009]

上記形態において、第1容量素子および第1乃至第3トランジスタは、第1回路が形成されている領域上に積層されていてもよい。上記形態において、第1トランジスタは半導体領域が酸化物半導体層で形成されていてもよく、この場合、第1乃至第3トランジスタの酸化物半導体層はc軸に配向している結晶を有することが好ましい。

また、上記形態に係る論理回路において、第1回路は、選択回路および第1論理回路を有し、第1論理回路は、第n+2入力端子および第1出力端子を有し、第1論理回路は、第n+2入力端子と同じ論理のデータを第1出力端子から出力する機能を有し、選択回路は、第2出力端子を有し、選択回路は、第1乃至第n入力端子の何れか1つを第2出力端子と電気的に接続する機能を有し、第2出力端子は第n+2入力端子と電気的に接続されていてもよい。

【発明の効果】

[0011]

本発明の一形態によって、新規な半導体装置、または新規な半導体装置の動作方法を提供 することが可能になる。または、本発明の一形態によって、パワーゲーティングが可能に なる、電源を供給せずにデータ保持が可能になる、消費電力を削減することが可能になる 、小型化が可能になる、あるいは、設計を容易にすることが可能になる。

【0012】

複数の効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一形態は、 必ずしも、例示した効果の全てを有する必要はない。また、本発明の一形態について、上 記以外の課題、効果、および新規な特徴については、本明細書の記載および図面から自ず と明らかになるものである。

【図面の簡単な説明】

[0013]

【図 1 】 A : 論理回路の構成例を示すブロック図。 B : 図 1 A の回路 1 0 の構成例を示す ブロック図。

【図2】A、B:論理回路の構成例を示すブロック図。

【図3】論理回路の構成例を示すブロック図。

50

10

20

30

【図4】スキャンFF(SFF)の構成例を示す回路図。 【図5】SFFの構成例を示す回路図。 【図6】SFFの動作例を示すタイミングチャート。 【図7】SFFの動作例を示すタイミングチャート。 【図8】SFFの構成例を示す回路図。 【図9】SFFの構成例を示す回路図。 【図10】SFFの構成例を示す回路図。 【図11】SFFの構成例を示す回路図。 【図12】SFFの構成例を示す回路図。 【図13】処理装置の構成例を示すブロック図。 【図14】プロセッサコアの構成例を示すブロック図。 【図15】SFFのデバイス構造を示す図。 【図16】A:電子部品の作製方法例を示すフローチャート。B:電子部品の構成例を示 す斜視模式図。 【図17】A - F:電子機器の例を示す図。 【図18】A:トランジスタの構成例を示す平面図。 B - D:図18Aのトランジスタの 断面図。 【図19】A:図18Bのトランジスタの部分拡大図。 B:トランジスタのエネルギーバ ンド図。 【図20】A-C:トランジスタの構成例を示す断面図。 【図 2 1 】 A、 B: トランジスタの構成例を示す断面図。 【 図 2 2 】チップの構成例を示す断面図。 【図23】チップの構成例を示す断面図。 【発明を実施するための形態】 $\begin{bmatrix} 0 & 0 & 1 & 4 \end{bmatrix}$ 本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子(トランジスタ、ダイオード等)を含む回路、同回路を有する装置等をいう。また、半導体 特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えた チップは、半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置及 び電子機器等は、それ自体が半導体装置であり、半導体装置を有している場合がある。 [0015]また、本明細書等において、XとYとが接続されている、と明示的に記載されている場合 は、XとYとが電気的に接続されている場合と、XとYとが機能的に接続されている場合 と、XとYとが直接接続されている場合とが、本明細書等に開示されているものとする。 したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、 図または文章に示された接続関係以外のものも、図または文章に記載されているものとす る。X、Yは、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層、な ど)であるとする。 [0016]40 トランジスタは、ゲート、ソース、およびドレインと呼ばれる3つの端子を有する。ゲー トは、トランジスタの導通状態を制御する制御ノードとして機能するノードである。ソー スまたはドレインとして機能する2つの入出力ノードは、トランジスタの型及び各端子に 与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、 本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるもの とする。また、本明細書等では、ゲート以外の2つの端子を第1端子、第2端子と呼ぶ場 合がある。 [0017]

(5)

ノードは、回路構成やデバイス構造等に応じて、端子、配線、電極、導電層、導電体、不 純物領域等と言い換えることが可能である。また、端子、配線等をノードと言い換えるこ とが可能である。

10

20

30

【0018】

電圧は、ある電位と、基準の電位(例えば接地電位(GND)またはソース電位)との電 位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。なお 、電位とは、相対的なものである。よって、接地電位と記載されていても、必ずしも、0 Vを意味しない場合もある。

(6)

【0019】

本明細書等において、「膜」という言葉と「層」という言葉とは、場合によっては、また は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語 を「導電膜」という用語に変更することが可能な場合がある。 用語を、「絶縁層」という用語に変更することが可能な場合がある。

【0020】

本明細書等において、"第1"、"第2"、"第3"という序数詞は構成要素の混同を避けるために付す場合があり、その場合は数的に限定するものではなく、また順序を限定するものでもない。

【0021】

本明細書等において、例えば、クロック信号CLKを、信号CLK、CLK等と省略して 記載する場合がある。これは、他の構成要素(例えば、信号、電圧、電位、回路、素子、 電極、配線等)についても同様である。

[0022]

図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合があ 20 る。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に 示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信 号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しく は電流のばらつきなどを含むことが可能である。

【 0 0 2 3 】

本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を 、図面を参照して説明するために、便宜上用いている場合がある。また、構成同士の位置 関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明 した語句に限定されず、状況に応じて適切に言い換えることができる。

【0024】

図面に記載したブロック図の各回路ブロックの配置は、説明のため位置関係を特定するも のであり、異なる回路ブロックで別々の機能を実現するよう示していても、実際の回路ブ ロックにおいては同じ回路ブロック内で別々の機能を実現しうるように設けられている場 合もある。また各回路ブロックの機能は、説明のため機能を特定するものであり、一つの 回路ブロックとして示していても、実際の回路ブロックにおいては一つの回路ブロックで 行う処理を、複数の回路ブロックで行うよう設けられている場合もある。

【 0 0 2 5 】

以下に本発明の実施の形態を示す。ただし、本明細書に記載された実施の形態を適宜組み 合わせることが可能である。また、1つの実施の形態の中に複数の構成例(動作例、製造 方法例も含む)が示される場合は、互いに構成例を適宜組み合わせることが可能である。 また、本発明は、多くの異なる形態で実施することが可能であり、趣旨及びその範囲から 逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理 解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるもので はない。

[0026]

〔実施の形態1〕

< < 論 理 回 路 の 構 成 例 > >

図1Aは論理回路の構成例を示す。図1Aに示す論理回路100はデータ(状態)を保持 することが可能な半導体装置である。回路構造等によっては、順序回路と呼ぶこともでき る。論理回路100はクロックゲーティングおよびパワーゲーティング可能な半導体装置 10

である。論理回路100は、回路10および回路RC1を有する。回路RC1はデータを 保持する機能を有する保持回路である。回路RC1は回路10の状態(データ)を読み込 み、それを保持する機能を有する。また、回路RC1は保持しているデータを回路10に 読み出す機能を有する。 [0027] <回路10> 回路10は、端子D1-Dn(nは2以上の整数)、端子Q、端子QB、端子ENを有す る。端子D1-Dnはデータ入力端子である。端子Q、QBはデータ出力端子である。端 子ENは制御信号E0が入力される端子である。回路10は論理回路であればよい。回路 10は、端子ENの論理に応じて、端子D1 - Dnの何れか1つを選択し、選択した端子 に入力されたデータと同じ論理のデータを端子Qから出力する演算機能を有していればよ い。端子QBは端子Qの論理を反転したデータを出力する端子である。図1Aの例では、 回路10は端子QBを有していなくてもよい。 [0028] 図 1 B に 回 路 1 0 の 構 成 例 を 示 す 。 図 1 B に 示 す 回 路 1 0 は 、 選 択 回 路 2 0 お よ び 回 路 3 0を有する。選択回路20の端子T1が回路30の端子T2と電気的に接続されている。 端子T1は選択回路20の出力端子であり、端子T2は回路30の入力端子である。 [0029]信号E0は選択回路20の制御信号である。選択回路20は、信号E0に従い、端子D1 - Dnの何れか1つを選択し、端子T1と電気的に接続する機能を有する。 回路30は論理回路であればよい。回路30は端子T2に入力されたデータと同じ論理の データを端子Qから出力することができる演算機能を有していればよい。例えば、回路3 0 は、クロック信号 CLK等の制御信号によって、内部の状態が更新される順序回路とす ることができる。例えば、回路30は、ラッチ、フリップフロップ、シフトレジスタ、カ ウンタ回路、分周回路などとすることができる。 <回路RC1> 回路RC1は、ノードFN、端子D0、端子T0、スイッチSW1、スイッチSW2、ス イッチSW3および容量素子C1を有する。端子D0、T0は入力端子である。 ノードFNは電気的に浮遊状態となることが可能なノードであり、回路RC1のデータ(状態)保持部として機能するノードである。容量素子C1の一方の端子はノードFNと、 他方の端子は端子T0と電気的に接続されている。容量素子C1はノードFNの電圧を保 持する保持容量として機能することができる。端子T0には、信号あるいは一定電圧を入 力することができる。例えば、端子T0には、回路10の低電源電圧を入力すればよい。 スイッチSW1は端子D0と端子D1との間の導通状態を制御し、スイッチSW2は端子 QとノードFNとの間の導通状態を制御する。信号E2により、スイッチSW1、SW2 のオン、オフが制御される。スイッチSW3はノードFNと端子D1との間の導通状態を 制御する。信号E3により、スイッチSW3のオン、オフが制御される。 (通常動作) 回路10が入力されるデータを処理する場合は、スイッチSW3をオフにする。スイッチ SW1は必要に応じてオンにすればよい。回路10が処理するデータに端子D1のデータ が含まれない場合は、スイッチSW1はオフにすればよい。回路10が処理するデータに 端子D1のデータが含まれる場合は、スイッチSW1をオンにすればよい。スイッチSW 2の状態はオン、オフの何れでもよく、図1Aの例では、信号E2によってスイッチSW 2もスイッチSW1と連動してオンになる。スイッチSW1とスイッチSW2との制御信

号を異ならせて、スイッチSW2をオフにしてもよい。スイッチSW1とスイッチSW2

50

10

20

30

40

(7)

の制御信号を共通にすることで、配線数や素子数の削減となり、消費電力の削減につなが る。 [0035](バックアップ(退避)動作) 回路10の状態をバックアップするには、必要に応じて回路10へのCLK等の信号の入 力を停止して、端子Oの論理(状態)が変更されないようにする。次に、スイッチSW2 をオンにし、かつスイッチSW3をオフにする。ノードFNが端子Qと電気的に接続され るので、ノードFNの論理は端子Qと同じになる。端子Qの論理が"1"であれば、ノー ドFNも"1"となり、端子Qの論理が"0"であれば、ノードFNも"0"となる。ス イッチSW2、SW3をオフにして、ノードFNを電気的に浮遊状態にすることで、バッ クアップが完了し、回路RC1はデータ保持状態となる。 [0036]バックアップが完了することで、回路10への電源供給を遮断することが可能となる。す なわち、回路RC1を設けることで、回路10のクロックゲーティングおよびパワーゲー ティングが可能となる。 (リストア(復元)動作) 回路10の状態をリストアする時は、回路10に電源を供給し、かつ、信号E0によって 、回路10を端子D1のデータが端子Qから出力されることが可能な状態にする。端子D 1がノードFNと電気的に接続されるため、その論理レベルはノードFNと同じになる。 よって、回路10は、ノードFNで保持していたデータと同じ論理のデータを端子Qから 出力することができる。つまり、論理回路100の状態が復元したことになる。 [0038]スイッチSW3をオフにする。必要に応じて、信号CLKの供給を再開することで、論理 回路100は通常動作が可能な状態になる。なお、信号CLKの供給を再開する前に、端 子Qの論理をデータ保持期間のノードFNの論理と同じにする必要がある場合は、スイッ チSW3をオフにする前に、信号CLK等の制御信号を供給して回路10を通常動作させ て、端子D1のデータを端子Qに書き込めばよい。 [0039] 回路RC1は、回路10がパワーゲーティングされている間データを保持することができ るリテンション特性を備えていればよい。回路RC1でデータを長時間保持させるには、 電気的に浮遊状態のノードFNの電位の変動(特に、電位の降下)を可能な限り抑えるこ とが好ましい。このための手段の1つとして、スイッチSW2、SW3は、非導通状態で のドレイン電流(オフ電流)が非常に小さいトランジスタで構成することが挙げられる。 [0040]トランジスタのオフ電流を下げるには、例えば、半導体領域をエネルギーキャップが広い

半導体で形成すればよい。半導体のエネルギーギャップは、2.5 e V 以上、または2.7 e V 以上、または3 e V 以上であることが好ましい。このような半導体として酸化物半導体が挙げられる。例えば、スイッチSW2、SW3は、半導体領域が酸化物半導体で形成されているトランジスタ(OSトランジスタ)とすればよい。チャネル幅で規格化したOSトランジスタのリーク電流は、ソースードレイン間電圧が10V、室温(25 程度)の状態で10×10⁻²¹ A / µ m (10ゼプトA / µ m)以下とすることが可能である。スイッチSW2、SW3に適用されるOSトランジスタのリーク電流は、室温(25 程度)にて1×10⁻¹⁸ A 以下、または、1×10⁻²¹ A 以下、または1×10⁻¹⁵ A 以下、または1×10⁻¹⁸ A 以下、または1×10⁻¹⁵ A 以下、または1×10⁻¹⁸ A 以下、または1×10⁻²¹ A 以下であることが好ましい。

【0041】

酸化物半導体はエネルギーギャップが大きく、電子が励起されにくく、ホールの有効質量 が大きい半導体である。このため、OSトランジスタは、シリコン等を用いた一般的なト ランジスタと比較して、アバランシェ崩壊等が生じにくい場合がある。アバランシェ崩壊

50

10

20

30

に起因するホットキャリア劣化等が抑制されることで、OSトランジスタは高いドレイン 耐圧を有することとなり、高いドレイン電圧で駆動することが可能である。よって、回路 R C 1 に O S トランジスタを適用することで、信号の電位レベルや入力タイミング等の駆 動条件の余裕度(マージン)を高くすることができる。例えば、データ保持状態にノード FNの電圧が高くなるような駆動も可能になる。

 $\begin{bmatrix} 0 & 0 & 4 & 2 \end{bmatrix}$

OSトランジスタの酸化物半導体は、少なくともIn、Ga、SnおよびZnのうちの1 種以上の元素を含有する酸化物であることが好ましい。このような酸化物としては、In - Sn - Ga - Zn酸化物、In - Ga - Zn酸化物、In - Sn - Zn酸化物、In -Al-Zn酸化物、Sn-Ga-Zn酸化物、Al-Ga-Zn酸化物、Sn-Al-Z n酸化物、In-Zn酸化物、Sn-Zn酸化物、Al-Zn酸化物、Zn-Mg酸化物 、Sn-Mg酸化物、In-Mg酸化物や、In-Ga酸化物、In酸化物、Sn酸化物 、 Ζ n 酸化物 等 が あ る 。 ま た 、 こ れ ら 酸 化 物 に 、 酸 化 物 の 構 成 元 素 以 外 の 元 素 や 化 合 物 を 含むもの、例えばSіOっを含む酸化物半導体を用いることができる。 $\begin{bmatrix} 0 & 0 & 4 & 3 \end{bmatrix}$

また、OSトランジスタは、ゲート絶縁層を酸化膜換算膜厚で11nm程度まで厚くし、 チャネル長を50nm程度まで短くしても、非常に良好なオフ電流特性およびサブスレッ ショルド特性を有することが可能である。よって、OSトランジスタは、論理回路を構成 する一般的なSiトランジスタよりも厚いゲート絶縁層を用いることができるため、ゲー ト絶縁層を介したリーク電流が低減され、ゲート絶縁層の膜厚のばらつきによる電気特性 のばらつきも抑えることができる。OSトランジスタの詳細は実施の形態4で説明する。 $\begin{bmatrix} 0 & 0 & 4 & 4 \end{bmatrix}$

スイッチSW1、及び回路10を構成するトランジスタに特段の制約はなく、スタンダー ドセルに適用される一般的なトランジスタを用いることができ、例えば、半導体領域が第 14族元素(Si、Ge、C)で形成されているトランジスタとすることができる。回路 10のトランジスタの代表例は、シリコンで半導体領域が形成されているトランジスタ(Siトランジスタ)である。また、Siトランジスタの移動度を向上させる目的等のため 、Siでなる半導体領域にGeが添加されている歪みトランジスタを用いてもよい。 [0045]

30 スイッチ S W 1 は、スイッチ S W 2 およびスイッチ S W 3 と同様に O S トランジスタで構 成してもよいし、アナログスイッチ等のCMOS回路で構成してもよい。スイッチSW1 をOSトランジスタとすることで、下記に述べるように、回路RC1の追加による論理回 路100の面積オーバーヘッドをゼロにすることが可能である。また、スイッチSW1が アナログスイッチ(n型トランジスタとp型トランジスタが並列に接続されているスイッ チ)である場合、p型のSiトランジスタ上にn型のOSトランジスタを積層することで 、アナログスイッチをSiトランジスタだけで構成する場合よりも、論理回路100の面 積増加を抑えることができる。なお、アナログスイッチはトランスファーゲートとも呼ば れている。

[0046]

40 論理回路100において、回路RC1を設けたことによる回路10の回路構成の変更は不 必要である。例えば、図1Bに示す構成例の場合、選択回路20には、セレクタあるいは マルチプレクサと呼ばれるような一般的な回路を適用することができる。回路30には、 ラッチやフリップフロップのような一般的な順序回路を適用することができる。回路10 に回路RC1を積層することが可能であるため、回路10の設計変更、およびレイアウト 変更をせずに、回路RC1を設けることが可能である。

[0047]

上述したように、本実施の形態の保持回路によって、論理回路の回路構成およびレイアウ ト変更を伴わずに、論理回路にバックアップ機能を付加することができる。また、保持回 路によって、通常動作時の性能を実質的に低下させずに、論理回路にバックアップ機能を 付加することが可能である。また、論理回路が形成されている領域に保持回路を積層する

(10)

ことができるので、保持回路の追加による面積オーバーヘッドをゼロにすることが可能で

ある。 [0048]< 保持回路の変形例 > 図2Aに示す論理回路101は、回路RC1の代わりに回路RC2を有する。回路RC2 は、回路RC1にインバータ42を追加したものである。インバータ42の入力端子は端 子QBと電気的に接続され、同出力端子はスイッチSW2と電気的に接続されている。端 子QBの論理反転したデータを回路RC2が保持することになる。よって、回路RC2は 、端子Qと同じ論理のデータを保持し、保持しているデータを端子D1に書き込むことが 可能である。インバータ42はバックアップ動作時のみ電源を供給するとよい。 [0049]図2Bに示す論理回路102は、回路RC1の代わりに回路RC3を有する。回路RC3 は、回路RC1にインバータ43、44を追加したものである。インバータ43の入力端 子はスイッチSW1、SW3と電気的に接続され、同出力端子は端子D1と電気的に接続 されている。インバータ44の入力端子は端子D0と電気的に接続され、同出力端子はス イッチSW1と電気的に接続されている。スイッチSW2は、端子QBとノードFNとの 間の導通状態を制御する。バックアップ動作によって、回路RC3は、端子QBと同じ論 理のデータを保持する。リストア動作によって端子D1に書き込まれるデータは、インバ ータ43によりノードFNの論理を反転したものである。つまり、端子Qと同じ論理のデ - タを端子D1に書き込むことができる。 $\begin{bmatrix} 0 & 0 & 5 & 0 \end{bmatrix}$ 図2A、図2Bに示す回路10は端子Qを有していなくてもよい。 $\begin{bmatrix} 0 & 0 & 5 & 1 \end{bmatrix}$ < 論理回路の変形例 > 図3に示す論理回路103は、論理回路101の変形例である。回路10が1入力の回路 15に変更されている。回路15は論理回路である。回路15は端子D1と同じ論理のデ ータを出力することができる演算機能を有していればよい。回路15には、必要に応じて CLK等の制御信号が入力されていてもよい。また、回路15は端子QBを有していても よい。回路15は例えば、バッファ回路とすればよい。 [0052]回路RC4は回路RC1の変形例である。スイッチSW1-SW3は互いに異なる信号E 1 - E 3 で制御される。これにより、論理回路103の通常動作時にスイッチSW1のみ オンにすることができ、バックアップ動作時にSW1をオフにすることができる。 [0053]〔実施の形態2〕 < < スキャンフリップフロップの構成例 > > 論理回路100のより具体的な回路構成例および駆動方法例について説明する。ここでは 、論理回路100がスキャンフリップフロップである例を示す。図4に示すスキャンフリ ップフロップ(SFF)110は、スキャンフリップフロップ(SFF)11、および回 路RC11を有する。SFF11は、選択回路(SEL)21、およびフリップフロップ (FF)31を有する。回路RC11はデータを保持する機能を有する保持回路である。 SFF110は、バックアップ機能を備えたスキャンFFと呼ぶことができる。SFF1 10は、パワーゲーティングが行われる電源ドメインに設けることが可能である。 【0054】 < S F F 1 1 の構成例 > 図5はSFF11の回路構成例を示す。図5に示すSFF11は、SEL21、FF31 、および端子VH、VL、D、Q、QB、SD、SE、CK、RTを有する。 [0055]端子VHは高電源電圧VDD用の電源端子であり、端子VLは低電源電圧VSS用の電源 端子である。VDD、VSSはSEL21のインバータ、FF31のインバータおよびN

10

20

30

40

AND回路(以下、"NAND"と呼ぶ。)に供給される。端子VHへのVDDの入力は、パワースイッチを介して行われる。

【 0 0 5 6 】

端子 D、 S D はデータの入力端子である。端子 D は、論理回路(例えば、組み合わせ回路)の出力端子と電気的に接続されており、データ D I N が入力される。端子 S D には、回 路 R C 1 1 を介して、リストア用のデータ、またはスキャンテストデータ S C N I N が入 力される(図 4 参照)。端子 Q はデータ出力端子である。端子 Q は、他の S F F 1 1 0 の 端子 S D __ I N、および論理回路のデータ入力端子と電気的に接続される。端子 Q B は、 端子 Q の論理を反転したデータを出力する。端子 Q B は、他の論理回路のデータ入力端子 に電気的に接続される。端子 Q B は必要に応じて設ければよい。

【 0 0 5 7 】

端子SE、CK、RTは制御信号用の入力端子である。端子SEには、スキャンイネーブ ル信号SEsigが入力される。SEはSEL21と電気的に接続されている。端子CK にはクロック信号CLKが入力される。端子CKは回路31aと電気的に接続されている 。端子RTにはリセット信号RSTsigが入力される。端子RTはFF31のNAND と電気的に接続されている。

【0058】

(SEL21)

SEL21は、端子SEの電圧(論理)によって端子D、SDの何れか一方を選択し、F F31の入力端子と電気的に接続する機能を有する。スキャンテストを行うときは信号S Eを高レベル電圧("H")にし、端子SDをFF31の入力端子と電気的に接続する。 SFF11をフリップフロップとして通常動作させる場合は、端子SEを低レベル電圧("L")にして、端子DをFF31の入力端子と電気的に接続する。

【 0 0 5 9 】

(FF31)

FF31は、2つのラッチ32M、33S、および回路31aを有する。ラッチ32Mは マスタ・ラッチであり、ラッチ32Sはスレーブ・ラッチであり、ラッチ32Mとラッチ 32Sは直列に電気的に接続されている。回路31aはクロック信号入力用の回路であり 、端子CK1、CKB1を有する。端子CK1は信号CLKの非反転クロック信号を出力 する端子である。端子CKB1は信号CLKの反転クロック信号を出力する端子である。 端子CK1およびCKB1は、それぞれ、FF31のアナログスイッチに電気的に接続さ れている。

[0060]

<保持回路の構成例1>

図 4 に示す回路 R C 1 1 は、端子 S D _ I N、 R E、 B K および P L、 ノード F N 1 1、 トランジスタM 1 - M 3、並びに容量素子 C 1 1 を有する。回路 R C 1 1 は、回路 R C 1 のスイッチ S W 1 - S W 3 がそれぞれトランジスタM 1 - M 3 で構成されている回路であ る。なお、以下の説明において、端子 V H を V H と呼ぶ場合がある。他の端子も同様であ る。また、ノード F N 1 1 を F N 1 1 と呼ぶ場合がある。

【0061】

S D __ I N は、スキャンテストデータ S C N I N の入力端子である。 B K 、 R E は制御信 号用の入力端子である。 B K には、バックアップ動作を制御する信号(バックアップ信号 B K s i g)が入力される。 B K はトランジスタ M 1 、 M 2 のゲートと電気的に接続され ている。 R E には、リストア動作を制御する信号(リストア信号 R E s i g)が入力され る。 R E はトランジスタ M 3 のゲートと電気的に接続されている。

【0062】

容量素子 C 1 1 の 2 つの端子のうち、一方は F N 1 1 と電気的に接続され、他方は P L と 電気的に接続されている。 P L には V S S が入力されている。 トランジスタM 1 M 3 は n 型であり、ここでは O S トランジスタである。 トランジスタ M 1 は S D __ I N と S D と の間を電気的に接続するためのパストランジスタである。 トランジスタM 2 は Q と F N 1

1 との間を電気的に接続するためのパストランジスタである。 トランジスタM 3 は F N 1 1 と S D との間を電気的に接続するためのパストランジスタである。 【 0 0 6 3 】

トランジスタM2、M3がOSトランジスタであることで、FN11が"1"のデータを 保持している状態でも、FN11の電圧の低下を抑えることができる。よって、回路RC 11を、SFF11のバックアップ用の不揮発性の記憶回路として機能させることが可能 となる。また、SFF110を搭載した半導体装置のパワーゲーティングが可能となり、 半導体装置の消費電力を削減することが可能となる。

[0064]

なお、回路RC11のデータ保持期間に、トランジスタM2、M3が完全にオフ状態とな るような電圧がゲートに印加され続けている場合がある。または、トランジスタM2、M 3にバックゲートを設けている場合、トランジスタM2、M3がノーマリオフ状態になる ような電圧がバックゲートに供給され続けている場合がある。そのよう場合には、保持期 間において、回路RC11に電圧が供給されていることになるが、電流がほとんど流れな いので回路RC11では電力をほとんど消費しない。したがって、保持期間に所定の電圧 が回路RC11に供給されていても、回路RC11は電力をほとんど消費しないことから 、回路RC11は不揮発性であるということができる。

【0065】

< < スキャンフリップフロップの動作例 > >

図 6 、 図 7 は S F F 1 1 0 の動作例を示すタイミングチャートである。図 6 は、 S F F 1 20 1 0 が組み込まれている半導体装置がアクティブモードからスリープモードに移行すると きの、 S F F 1 1 0 の動作例を示し、図 7 は、スリープモードからアクティブモードに移 行するときの S F F 1 1 0 の動作例を示す。図 6 、図 7 には、端子 V H、 C K、 Q、 S E 、 S D、 B K および R E、並びにノード F N 1 1 の電圧 (論理)の変化を示す。図 6 、図 7 において、電圧の最大値は V D D であり、最小値は V S S である。また t 1 - t 1 0 は 時刻を表している。

[0066]

<アクティブモード(通常動作モード)>

アクティブモードでは、SFF110は通常動作を行う。SFF110は、論理回路からの出力データを一時的に保持するフリップフロップとして機能する。ここでは、論理回路の出力データは、端子Dに入力されることとする。通常動作時では、RE、BKが"L"であるので、トランジスタM1-M3はオフである。SEは"L"であり、SEL21によって端子DがFF31の入力端子と接続される。RTは"H"である。CKには信号CLKが入力される。CKが"H"になるのに連動して、Qの電圧(論理)が変化する。 【0067】

< スキャンモード >

スキャンモードでは、 複数の S F F 1 1 0 が直列に電気的に接続され、スキャンチェーン が構成される。回路 R C 1 1 では、トランジスタM 1、 M 2 がオンとなり、トランジスタ M 3 がオフになる。 S E が "H"であるので、 S E L 2 1 によって S D が F F 3 1 の入力 端子と電気的に接続される。つまり、スキャンモードでは、 S F F 1 1 の Q の出力データ が、次段の S F F 1 1 の S D に入力されることになる。

[0068]

(スキャンテスト)

スキャンテストを行うには、スキャンモードにして、スキャンチェーンの初段のSFF1 10のSD_INにスキャンテストデータSCNINを入力する。CLKの入力によって スキャンチェーンのシフト動作を行い、スキャンチェーンのSFF110にスキャンテス トデータSCNINを書き込む。次に、SFF110を通常動作させ、論理回路の出力デ ータをSFF110に保持させる。再び、スキャンモードにして、スキャンチェーンのシ フト動作を行う。最終段のSFF110のQから出力されるデータから、論理回路および SFF110の故障の有無を判定することができる。

[0069]

(バックアップ・シークエンス)

アクティブモードからスリープモードに移行することでバックアップ・シークエンスが行 われる。バックアップ・シークエンスでは、クロックゲーティング(クロック停止)、デ ータのバックアップ、およびパワーゲーティング(電源オフ)が行われる。クロックの供 給停止によって、スリープモードになる。

【 0 0 7 0 】

図6の例では、t1で、SFF11のクロックゲーティングが開始し、回路RC11では バックアップ動作が開始している。具体的には、t1でCKは"L"となり、BKは"H "となる。BKが"H"である期間がバックアップ動作期間である。BKが"H"になる ことで、トランジスタM2によりFN11がQと電気的に接続される。よって、Qが"0 "であれば、FN11は"L"のままであり、Qが"1"であれば、FN11の電圧は上 昇して"H"となる。つまり、BKが"H"である期間に、FN11の論理をQと同じに することができる。FN11の電圧が"1"の論理レベルまで上昇できるように、BKが "H"である期間を決定すればよい。t2でBKを"L"にしてトランジスタM1、M2 をオフにすることで、FN11が電気的に浮遊状態になり、回路RC11はデータ保持状 態となる。

【0071】

t3で電源をオフにし、RTを"L"にする。VHの電圧はVDDから徐々に降下し、V SSとなる。t2に電源を遮断してもよい。また、電源の遮断は必要に応じて行えばよい 。SFF110が組み込まれる半導体装置の電源ドメインの構成や、スリープモードにし ておく時間等によっては、電源が遮断されることで削減できる電力よりも、スリープモー ドからアクティブモードに復帰するのに要する電力の方が大きくなる場合がある。この場 合は、パワーゲーティングの効果を得ることができないので、スリープモードでは電源は 遮断せずに、クロックの供給停止のみ行うほうが好ましい。

[0072]

(リストア・シークエンス)

スリープモードからアクティブモードに移行するリストア・シークエンスでは、電源のオン、データのリストア、クロックの供給が行なわれる。クロックの供給を開始することで 、アクティブモードになる。

【 0 0 7 3 】

t4で電源をオンにする。VHの電圧がVSSから徐々に上昇し、VDDとなる。VHが VDDになった後にリストア動作を開始する。t5でSE、REを"H"にする。またR Tも"H"にする。REが"H"である間にリストア動作が行われる。トランジスタM3 がオンになり、FN11とSDが接続される。FN11が"L"であれば、SDは"L" のままである。FN11が"H"であれば、SDの電圧は上昇し、"H"となる。t6で SEを"H"にする。SEおよびSEL21によりSDがFF31の入力端子と電気的に 接続される。つまり、REを"H"にすることで、FN11で保持されているデータがS Dに書き込まれる。

【0074】

なお、 t 5 で、 R E と共に S E を " H "にすることも可能である。 図 7 に示すように、 F N 1 1 が " H "である場合、 S D の電圧が " 1 "の論理レベルまで上昇してから、 S E を " H "にすることが好ましい。このような駆動によって、 S F F 1 1 で貫通電流が流れる ことを防ぐことができる。

[0075]

容量分配によりFN11のデータをSDに書き込むため、FN11が"Η"の状態で、F N11をSDと接続すると、SDの寄生容量によって、FN11の電圧が低下する。その ため、C11の容量はSDの寄生容量よりも十分に大きくする必要がある場合がある。C 11の容量は、SDのデータが入力される論理回路の特性等を考量して決定すればよい。 例えば、この論理回路の閾値電圧がVDD/2である場合、C11の容量はSDの寄生容 10

量以上とする必要がある。

【0076】

SDの論理がFN11と同じになった後、一定期間(t7からt8)CKを"H"にする。図7の例では、CKに1クロック分CLKを入力している。t7でCKが"H"になることで、ラッチ32Mのデータがラッチ32Sに書き込まれる。t7でSDが"0"であればQは"0"となり、SDが"1"であればQは"1"となる。つまり、FN11のデータがQに書き込まれ、SFF110はCLKの供給が停止される(スリープモードになる)直前の状態に復帰する。t9でSE、REを"L"にしてリストア動作を終了する。SEL21によりDがFF31の入力端子と電気的に接続される。回路RC11では、トランジスタM3がオフとなり、ノードFN11が浮遊状態になる。

(14)

SE、REを"L"にした後、一定期間(例えば、1クロック期間)経過した t 1 0 で、 CLKの入力を再開し、SFF110をアクティブモードとする。SFF110は通常動 作を行う。

【0078】

上述したように、SFF110は、高速でデータのバックアップ、リストアが可能であり 、例えば、バックアップ動作、リストア動作を数クロック(2乃至5クロック)以内で完 了することが可能である。回路RC11の書き込み動作は、トランジスタM1-M3のス イッチング動作によってFN11を充電または放電する動作であり、読み出し動作は、ト ランジスタM1-M3のスイッチング動作によってSDを充電または放電する動作である ため、これらの動作に要するエネルギーは、DRAMセルと同様に小さい。データ保持の ために回路RC1に電源を供給する必要がないので、SFF110のスタンバイ電力を少 なくすることができる。また、同様に、通常動作時に回路RC11への電源供給は不要で あるので、回路RC11を設けたことによるSFF110のダイナミック電力は実質的に 増加しない。回路RC11を設けたことによって、トランジスタM1による寄生容量が端 子Qに付加することになるが、端子Qに接続される論理回路による寄生容量と比較して小 さいので、SFF110の通常動作に影響はなく、回路RC11を設けたことで、アクテ ィブモードでのSFF110の性能を実質的に低下させることがない。

【0079】

以下、 スキャン F F を例に、 保持回路の他の回路構成例を説明する。 【 0 0 8 0 】

<保持回路の構成例2>

図8に示すSFF112は、回路RC12およびSFF11を有する。回路RC12は回路RC11(図4)の変形例であり、ノードFN11と端子REとの間を容量結合するための容量素子C12を有する。このような回路構成によって、リストア動作時にREの電圧をVDD("H")とすることによって、ノードFN11の電圧を上昇させることができる。よって、回路RC12は、回路RC11よりも長期間"H"の電圧を保持することが可能となる。ただし、この場合、ノードFN11が"L"の電圧を保持している場合でも、ノードFN11の電圧が上昇してしまう。よって、この場合、ノードFN110"L "の電圧をSDに書きこんだとき、SDの電圧が"0"の論理レベルになるように、容量素子C12の容量を設定する。そのため、容量素子C12の容量はC11よりも小さい。

< 保 持 回 路 の 構 成 例 3 、 4 >

図 9 に示す S F F 1 1 3 は、回路 R C 1 3 および S F F 1 1 を有する。図 1 0 に示す S F F 1 1 4 は、回路 R C 1 4 および S F F 1 1 を有する。

[0082]

図 8 に示す回路 R C 1 2 では、容量素子 C 1 2 と C 1 1 の容量比によって、 S D に ノード F N 1 1 の "H"の電圧を書きこんだとき、 S D の電圧が "1"の論理レベルを超える場 合がある。そのような場合には、回路 R C 1 3 または回路 R C 1 4 を保持回路に用いれば よい。回路 R C 1 3 は、回路 R C 1 2 にバッファ 4 5 (以下、 B U F 4 5 と呼ぶ。)を追 10

30

20

40

加した回路である。 B U F 4 5 の入力端子がトランジスタ M 3 のドレイン(またはソース)と電気的に接続され、 B U F 4 5 の出力端子が S D と電気的に接続されている。 B U F 4 5 のトランジスタは、 V D D を超えるゲート電圧に耐えうる高耐圧型とすることが好ましい。

(15)

【0083】

図10に示す回路RC14は回路RC13の変形例である。図10に示すように、容量素 子C12の接続位置が変更されている。容量素子C12の一方の端子は、トランジスタM 3のドレイン(またはソース)と電気的に接続され、他方の端子はBUF45の入力端子 に電気的に接続されている。必要に応じて、BUF45を回路RC14に設ければよい。 【0084】

< 保 持 回 路 の 構 成 例 5 、 6 >

図11に示すSFF115は、回路RC15およびSFF11を有する。図12に示すS FF116は、回路RC16およびSFF11を有する。回路RC15および回路RC1 6は、回路RC11の変形例であり、バックゲートが設けられているトランジスタM1-M3を有する。

[0085]

回路RC15は、トランジスタM1 - M3のバックゲートが端子OBGと電気的に接続されている。OBGには、信号、または一定電位を入力することができる。あるいは、OBGに容量素子を接続してもよい。この容量素子を充電しておき、トランジスタM1 - M3のバックゲートの電圧を保持するようにしてもよい。トランジスタM1 - M3の成値電圧を調節することが可能となる。

[0086]

回路 R C 1 6 では、トランジスタ M 1 - M 3 のゲートにバックゲートが電気的に接続され ている。このようなデバイス構造とすることで、トランジスタ M 1 - M 3 のオン電流特性 を向上することができる。

【0087】

回路 R C 1 5 では、トランジスタ M 1 - M 3 にバックゲートを設けたが、一部はバックゲートを有さないトランジスタとしてもよい。また、トランジスタ M 1 にバックゲートを設ける場合、バックゲートを端子 O B G と接続してもよいし、トランジスタ M 1 のゲートと電気的に接続するようにしてもよい。これは、トランジスタ M 2 、 M 3 についても同様である。回路 R C 1 6 も同様である。

[0088]

< < 処理装置の構成例 > >

スキャンFFを有する半導体装置の例を説明する。図13に示す半導体装置は、処理装置 (PU)200および電源回路210を有する。PU200は命令を実行する機能を有す る回路である。PU200は、一のチップに集積された複数の機能回路を有する。PU2 00は、プロセッサコア201、電源管理装置(PMU)202、パワースイッチ(PS W)203、クロック制御回路204を有する。図13は、電源回路210がPU200 と異なるチップに設けられている例を示している。端子220は電源用端子であり、電源 回路210から電源電圧VDDが入力される。端子221、222は、信号の入力端子で ある。端子221はマスタクロック信号MCLKが入力される。端子222には信号IN Tが入力される。信号INTは割り込み処理を要求する割り込み信号である。信号INT は、プロセッサコア201およびPMU202に入力される。

[0089]

< プロセッサコア >

プロセッサコア201は、命令を処理することができる機能を有する回路であり、演算処理回路、あるいはプロセッサ(処理装置)と呼ぶことも可能である。プロセッサコア20 1は、論理回路240およびSFF(スキャンFF)250等を有しており、これらにより、各種の機能回路が構成されている。例えば、論理回路240は組み合わせ回路とする 10

ことができる。例えば、SFF250はレジスタに含まれる。SFF250は、SFF5 0および回路RC50を有する。SFF50はスキャンFFの機能を有していればよく、 標準的な回路ライブラリに用意されているスキャンFFで構成することが可能である。回 路RC50は、SFF50のバックアップ用の保持回路であり、回路RC11-RC14 を適用することができる。SFF250の端子Qは、論理回路240の入力端子と電気的 に接続され、かつスキャンチェーンを構成するため、他のSFF250の端子SD_IN と電気的に接続されている。SFF250が設けられたことで、プロセッサコア201の クロックゲーティングおよびパワーゲーティングが可能となり、PU200の消費電力を 削減することができる。

【 0 0 9 0 】

図14はプロセッサコア201の構成例を示す。図14に示すプロセッサコア201は、 制御装置231、プログラムカウンタ232、パイプラインレジスタ233、パイプライ ンレジスタ234、レジスタファイル235、ALU(算術論理演算装置)236、およ びデータバス237を有する。プロセッサコア201とPMU202やキャッシュ等の周 辺回路とのデータのやり取りは、データバス237を介して行われる。

【0091】

制御装置231は、プログラムカウンタ232、パイプラインレジスタ233、パイプラ インレジスタ234、レジスタファイル235、ALU236、データバス237の動作 を統括的に制御することで、入力されたアプリケーションなどのプログラムに含まれる命 令をデコードし、実行する機能を有する。ALU236は、四則演算、論理演算などの各 種演算処理を行う機能を有する。プログラムカウンタ232は、次に実行する命令のアド レスを記憶する機能を有するレジスタである。

【0092】

パイプラインレジスタ233は、命令データを一時的に記憶する機能を有するレジスタで ある。レジスタファイル235は、汎用レジスタを含む複数のレジスタを有しており、メ インメモリから読み出されたデータ、またはALU236の演算処理の結果得られたデー タ、などを記憶することができる。パイプラインレジスタ234は、ALU236の演算 処理に利用するデータ、またはALU236の演算処理により得られたデータなどを一時 的に記憶する機能を有するレジスタである。

[0093]

<電源管理>

PMU202は、パワーゲーティング、クロックゲーティング等を制御する機能を有する。より具体的には、PMU202は、プロセッサコア201、PSW203、クロック制御回路204を制御することができる機能を有する。PMU202は、プロセッサコア201に、BKsig、REsig、SEsig等の制御信号を出力する機能を有する。 【0094】

PMU202は回路205を有する。回路205は時間を計測することができる機能を有する。PMU202は、回路205で得られる時間に関するデータをもとに、電源管理を 行うことができる機能を有する。例えば、回路205をタイマー回路とすることで、PM U202でタイマー割り込み要求信号を生成するようにしてもよい。必要に応じて回路2 05を設ければよい。

【0095】

P S W 2 0 3 は、 P M U 2 0 2 の制御信号に従い、 P U 2 0 0 への V D D の供給を制御す ることができる機能を有する。 図 1 3 の例では、 プロセッサコア 2 0 1 は複数の電源ドメ インを有していてもよい。この場合、 P S W 2 0 3 により、 複数の電源ドメインへの電源 供給を独立に制御できるようにすればよい。また、 プロセッサコア 2 0 1 は、パワーゲー ティングが行われない電源ドメインを有していてもよい。この場合、この電源ドメインに P S W 2 0 3 を介さずに V D D を供給してもよい。 【 0 0 9 6】 クロック制御回路 2 0 4 は、信号 M C L K から、 ゲーテッドクロック信号を生成し、出力

(16)

10

10

20

40

する機能を有する。クロック制御回路204は、PMU202の制御信号に従い、プロセッサコア201へのクロック信号の供給を遮断することができる機能を有する。電源回路210は、PMU202の制御信号に従い、VDDの大きさを変更できる機能を有していてもよい。

【0097】

プロセッサコア201からPMU202に信号SLPが出力される。信号SLPは、プロ セッサコア201をスリープモードに移行するためのトリガとなる信号である。信号SL Pに従い、プロセッサコア201では、SFF250のバックアップ・シークエンスが実 行される。SFF250のバックアップ・シークエンスは、図6に示すSFF110のバ ックアップ・シークエンスと同様に実行することができる。PMU202は、信号SLP が入力されると、アクティブモードからスリープモードに移行するための制御信号を制御 対象の機能回路に出力する。PMU202はクロック制御回路204を制御し、プロセッ サコア201へのクロック信号の供給を停止させる。また、PMU202はPSW203 を制御し、プロセッサコア201への電源の供給を停止させる。

[0098]

プロセッサコア201をスリープモードからアクティブモードへ復帰するための処理は、 信号INTの入力により実行される。信号INTに従い、プロセッサコア201では、S FF250のリストア・シークエンスが実行される。SFF250のリストア・シークエ ンスは、図7に示すSFF110のリストア・シークエンスと同様に実行することができ る。PMU202は、信号INTが入力されると、スリープモードからアクティブモード に移行するための制御信号を制御対象の機能回路に出力する。PMU202はPSW20 3を制御して、プロセッサコア201への電源の供給を再開させ、また、クロック制御回 路204を制御して、プロセッサコア201へのの電源の供給を再開させる。 【0099】

バックアップ・シークエンスは、信号INT、あるいはPMU202の割り込み要求信号 をトリガにして実行できるようにしてもよい。また、リストア・シークエンスはPMU2 02の割り込み要求信号をトリガにして実行できるようにしてもよい。

【 0 1 0 0 】

< < S F F 2 5 0 のデバイス構造 > >

図 1 5 は、 S F F 2 5 0 のデバイス構造を示す。 図 1 5 では、 回路 R C 5 0 は、 回路 R C 30 1 1 (図 4)と同じ回路構成である。トランジスタM 1 - M 3 は O S トランジスタである 。 S F F 2 5 0 は、 S F F 5 0 に回路 R C 5 0 が積層された 3 次元的なデバイス構造とす ることができる。 W₁、 W_k、 W_{k + 1}、 W_h は、それぞれ、 第 1 配線層、 第 k 配線層、 第 k + 1 配線層、 第 h 配線層である。 k は 1 以上の整数であり、 h は k + 2 以上の整数で ある。 S F F 5 0 の端子 D、 S D、 Q、 S E、 C K は配線層 W_kに設けられ、 回路 R C 5 0 の端子 S D_IN は配線層 W_hに設けられている。

【0101】

F E T 層 2 6 0 には、 S F F 5 0 のトランジスタが設けられている。 F E T 層 2 6 0 のト ランジスタは標準的な C M O S プロセスで作製すればよい。配線層 W₁ W_kの導電体に よって、 F E T 層 2 6 0 のトランジスタが電気的に接続される。配線層 W_{k + 1} W_hの 導電体によって、 S F F 5 0 と回路 R C 5 0 とが電気的に接続される。

【0102】

回路RC50は、SFF50と比較して素子数が非常に少ないので、回路RC50を積層 するためにSFF50の回路構成およびレイアウトの変更が必要ない。つまり、回路RC 50は、汎用性が非常に高いバックアップ回路である。また、SFF50が形成されてい る領域内に回路RC50を設けることができるので、回路RC50を搭載しても、SFF 250の面積オーバーヘッドはゼロである。

【0103】

< < 回 路 R C 5 0 を組み込んだ集積回路 > >

よって、図13に示すプロセッサコア201では、回路RC50はSFF50の配置に影 50

10

20

30

響を与えず、スキャンテストを効率良く行えるように、SFF50を配置することができ る。つまり、回路RC50をバックアップ回路に用いることで、バックアップ機能付きの 集積回路の設計が容易であり、かつ、テスト容易性も確保できる。 【0104】

プロセッサコア201では、SFF50と同様に、NAND回路等の他のスタンダードセルがFET層260および配線層W1 Wkに設けられている。配線層W1 Wkに回路 RC50と端子SD、Qとを接続するための導電体が形成されるので、他のスタンダード セルの配線は、これら導電体を迂回してレイアウトする必要があり、そのためにプロセッ サコア201の面積が増加する場合がある。SFF250は、プロセッサコア201に多 く搭載されるスタンダードセルの1つであるが、回路RC50の搭載によるSFF250 の面積オーバーヘッドは0である。よって、プロセッサコア201の面積増加は、他のス タンダードセル間の配線のレイアウトの変更によるものだけであり、プロセッサコア20 1の面積オーバーヘッドは数%未満に抑えることが可能である。このことを、回路RC5 0搭載のプロセッサコアを設計することで確認した。また、シミュレーションにより、回 路RC50搭載のプロセッサコアが省電力化されていることを確認した。 【0105】

<プロセッサコアの面積と電力>

回路 R C 5 0 を有するスキャン F F を搭載したプロセッサコアを設計した。このプロセッ サコアを"OS - F F 搭載プロセッサ"と呼ぶこととし、回路 R C 5 0 を有するスキャン F F を OS - F F と呼ぶこととする。比較のため、回路 R C 5 0 が無いスキャン F F を搭 載した C P U コアを設計した。このプロセッサコアを"Si - F F 搭載プロセッサ"と呼 ぶこととする。

[0106]

設計したプロセッサコアは、RISCプロセッサコアである。OS-FF搭載プロセッサ とSi-FF搭載プロセッサとは、回路RC50の有無以外は、回路構成は同じである。 回路RC50以外の回路はSiトランジスタで構成されている。Siトランジスタのチャ ネル長が60nmであり、OSトランジスタのチャネル長が60nmであるデザインルー ルで、プロセッサコアを設計した。Si-FF搭載プロセッサの面積は275µm×27 2µmであり、OS-FF搭載プロセッサの面積は275µm×272µmである。スキ ャンFFは、プロセッサコアの論理回路の半分近く占めている。OS-FF搭載プロセッ サの各スキャンFFに回路RC50が設けられていても、面積オーバーヘッドは3%に抑 えられている。

シミュレーションでは、電源電圧が1.2VのときのSi-FF搭載プロセッサのダイナ ミック電力は19µA/MHzであり、OS-FF搭載プロセッサのダイナミック電力も 19µA/MHzであり、回路RC50搭載によりダイナミック電力は増加していない。 また、パワーゲーティングを行った時のOS-FF搭載プロセッサのスタンバイ電力は0 .03µAと見積もられた。

[0108]

設計したOS-FFの性能をシミュレーションで確認した。OSトランジスタのチャネル 40 長は65nmであり、閾値電圧は1.6Vである場合、室温環境下におけるOS-FFの 保持時間は30日を超える。つまり、OS-FF搭載プロセッサのスリープ期間、OS-FFは不揮発性の記憶回路として十分な保持性能を有していることが確認された。 【0109】

シミュレーションでは、動作周波数が50MHzでのOS-FFのバックアップ時間、およびリストア時間はそれぞれ2クロックである。OS-FF搭載プロセッサのパワーゲーティング動作によるオーバーヘッド時間は十分に短いことから、OS-FFはプロセッサの性能を実質的に低下させないことが確認された。

【 0 1 1 0 】

シミュレーションで、パワーゲーティングによるOS FF搭載プロセッサの省電力効果 50

を確認した。アクティブ期間が1msecに対して、スリープ期間を1msec、1se c、100secとする動作条件について、それぞれ消費電力を見積もった。電源電圧は 1.2Vである。動作条件1(アクティブ期間1msec、スリープ期間1msec)で の消費電力は570µWである。動作条件2(アクティブ期間1msec、スリープ期間 1sec)での消費電力は1.2µWである。動作条件3(アクティブ期間1msec、 スリープ期間100sec)での消費電力は0.05µWである。スリープ期間にパワー ゲーティングを行うことで、OS-FF搭載プロセッサの消費電力を効果的に削減できる ことが確認された。

[0111]

本実施の形態のスキャンFFは保持回路を有することで、例えば、以下のような優れた効¹⁰ 果を奏する。本スキャンFFでは、保持回路を設けたことによる面積オーバーヘッドが0 であることが可能である。保持回路を設けたことによって、通常動作時の消費電力はほぼ なく、また通常動作性能はほとんど低下しないことが可能である。低電力、かつ高速なバ ックアップ、リストアが可能である。電源を供給しないでデータを保持することが可能で ある。また、本スキャンFFは回路ライブラリのスキャンFFをそのまま利用して設計す ることができるので、設計容易性が高い。よって、本スキャンFFを搭載した集積回路は 、本スキャンFFによってスキャンチェーンを構成しても、テスト容易性が損なわれない

【0112】

このように、本スキャンFFはノーマリオフ・コンピューティングに非常に好適である。 ²⁰ 本スキャンFFを搭載しても、集積回路のダイナミック電力の増加や、性能低下をほとん ど発生させないようにすることが可能である。したがって、本スキャンFFを搭載した集 積回路は性能を保ったまま、パワーゲーティングによって消費電力を効果的に削減するこ とが可能である。

ここでは、順序回路がスキャンFFである形態を説明したが、他の順序回路でも上掲の効 果を得ることができる。

 $\begin{bmatrix} 0 & 1 & 1 & 4 \end{bmatrix}$

〔実施の形態3〕

本実施の形態では、半導体装置の一例として、電子部品、及び電子部品を具備する電子機 30 器等について説明する。

【0115】

< 電子部品の作製方法例 >

図16Aは、電子部品の作製方法例を示すフローチャートである。電子部品は、半導体パッケージ、またはIC用パッケージともいう。この電子部品は、端子取り出し方向や、端 子の形状に応じて、複数の規格や名称が存在する。そこで、本実施の形態では、その一例 について説明することにする。

[0116]

トランジスタで構成される半導体装置は、組み立て工程(後工程)を経て、プリント基板 に脱着可能な部品が複数合わさることで完成する。後工程については、図16Aに示す各 工程を経ることで完成させることができる。具体的には、前工程で得られる素子基板が完 成(ステップS1)した後、基板の裏面を研削する(ステップS2)。この段階で基板を 薄膜化して、前工程での基板の反り等を低減し、部品の小型化を図る。 【0117】

基板の裏面を研削して、基板を複数のチップに分離するダイシング工程を行う。分離した チップを個々にピックアップしてリードフレーム上に搭載し接合する、ダイボンディング 工程を行う(ステップS3)。ダイボンディング工程におけるチップとリードフレームと の接着方法は製品に適した方法を選択すればよい。例えば、接着は樹脂やテープによって 行えばよい。ダイボンディング工程は、インターポーザ上にチップを搭載し接合してもよ い。ワイヤーボンディング工程で、リードフレームのリードとチップ上の電極とを金属の

細線(ワイヤー)で電気的に接続する(ステップS4)。金属の細線には、銀線や金線を 用いることができる。ワイヤーボンディングは、ボールボンディングとウェッジボンディ ングの何れでもよい。

(20)

【0118】

ワイヤーボンディングされたチップは、エポキシ樹脂等で封止される、モールド工程が施 される(ステップS5)。モールド工程を行うことで電子部品の内部が樹脂で充填され、 機械的な外力による内蔵される回路部やワイヤーに対するダメージを低減することができ 、また水分や埃による特性の劣化を低減することができる。リードフレームのリードをメ ッキ処理する。そしてリードを切断及び成形加工する(ステップS6)。めっき処理によ リリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うこ とができる。パッケージの表面に印字処理(マーキング)を施す(ステップS7)。検査 工程(ステップS8)を経て、電子部品が完成する(ステップS9)。上掲した実施の形 態の半導体装置を組み込むことで、低消費電力で、小型な電子部品を提供することができ る。

【0119】

完成した電子部品の斜視模式図を図16Bに示す。図16Bでは、電子部品の一例として 、QFP(Quad F1at Package)の斜視模式図を示している。図16B に示すように、電子部品7000は、リード7001及び回路部7003を有する。回路 部7003には、例えば、実施の形態2のスキャンFF(SFF)やその他の論理回路が 作製されている。電子部品7000は、例えばプリント基板7002に実装される。この ような電子部品7000が複数組み合わされて、それぞれがプリント基板7002上で電 気的に接続されることで電子機器に搭載することができる。完成した回路基板7004は 、電子機器等の内部に設けられる。例えば、電子部品7000は、データを記憶するラン ダムアクセスメモリ、CPU、MCU(マイクロコントローラユニット)、FPGA、無 線IC等の各種の処理を実行するプロセッシングユニットに用いることができる。電子部 品7000を搭載することで、電子機器の消費電力を削減することができる。または、電 子機器を小型化することが容易になる。

よって、電子部品7000は、デジタル信号処理、ソフトウェア無線、アビオニクス(通 信機器、航法システム、自動操縦装置、飛行管理システム等の航空に関する電子機器)、 ASICのプロトタイピング、医療用画像処理、音声認識、暗号、バイオインフォマティ クス(生物情報科学)、機械装置のエミュレータ、および電波天文学における電波望遠鏡 等、幅広い分野の電子機器の電子部品(ICチップ)に適用することが可能である。この ような電子機器としては、表示機器、パーソナルコンピュータ(PC)、記録媒体を備え た画像再生装置(DVD、ブルーレイディスク、フラッシュメモリ、HDD等の記録媒体 を再生する装置、および画像を表示するための表示部を有する装置)を挙げることができ る。その他に、本発明の一形態に係る電子部品を用いることができる電子機器には、携帯 電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、カメラ(ビデオカメラ、 デジタルスチルカメラ等)、ウエアラブル型表示装置(ヘッドマウント型、ゴーグル型、 眼鏡型、腕章型、ブレスレッド型、ネックレス型等)、ナビゲーションシステム、音響再 生装置(カーオーディオ、デジタルオーディオプレイヤー等)、複写機、ファクシミリ、 プリンタ、プリンタ複合機、現金自動預け入れ払い機(ATM)、自動販売機などが挙げ られる。これら電子機器の具体例を図17に示す。

図 1 7 A に示す携帯型ゲーム機 9 0 0 は、筐体 9 0 1 、筐体 9 0 2 、表示部 9 0 3 、表示 部 9 0 4 、マイクロホン 9 0 5 、スピーカ 9 0 6 、操作キー 9 0 7 、およびスタイラス 9 0 8 等を有する。

【0122】

図 1 7 B に示す携帯情報端末 9 1 0 は、筐体 9 1 1 、筐体 9 1 2 、表示部 9 1 3 、表示部 9 1 4 、接続部 9 1 5 、および操作キー 9 1 6 等を有する。表示部 9 1 3 は筐体 9 1 1 に

10

設けられ、表示部914は筐体912に設けられている。接続部915により筐体911 と筐体912とが接続され、筐体911と筐体912との間の角度は接続部915により 変更可能となっている。そのため、接続部915における筐体911と筐体912との間 の角度によって、表示部913に表示される画像を切り換える構成としてもよい。また、 表 示 部 9 1 3 お よ び / ま た は 表 示 部 9 1 4 に タ ッ チ パ ネ ル 付 の 表 示 装 置 を 使 用 し て も よ い 図 1 7 C に示すノート型 P C 9 2 0 は、筐体 9 2 1 、表示部 9 2 2 、キーボード 9 2 3、 およびポインティングデバイス924等を有する。 図 1 7 D に示す電気冷凍冷蔵庫 9 3 0 は、筐体 9 3 1 、冷蔵室用扉 9 3 2 、および冷凍室 用扉933等を有する。 図 1 7 E に示すビデオカメラ9 4 0 は、筐体 9 4 1 、筐体 9 4 2 、表示部 9 4 3 、操作 キ ー944、レンズ945、および接続部946等を有する。操作キー944およびレンズ 9 4 5 は筐体 9 4 1 に設けられており、表示部 9 4 3 は筐体 9 4 2 に設けられている。そ して、筐体941と筐体942は接続部946によって接続されており、かつ接続部94 6 により筐体941と筐体942の間の角度を変えることが可能な構造となっている。筐 体941に対する筐体942の角度によって、表示部943に表示される画像の向きの変 更、画像の表示/非表示の切り換え等を行えるようにしてもよい。 図 1 7 F に示す自動車 9 5 0 は、車体 9 5 1 、車輪 9 5 2 、ダッシュボード 9 5 3 、およ びライト954等を有する。 〔実施の形態4〕 本実施の形態では、酸化物半導体、およびOSトランジスタ等について説明する。 < < O S トランジスタの構成例1 > > 図18にOSトランジスタの構成の一例を示す。図18AはOSトランジスタの構成の一 例を示す上面図である。図18Bは、y1-y2線断面図であり、図18Cは×1-×2 線 断 面 図 で あ り 、 図 1 8 D は x 3 - x 4 線 断 面 図 で あ る 。 こ こ で は 、 y 1 - y 2 線 の 方 向 をチャネル長方向と、x1-x2線方向をチャネル幅方向と呼称する場合がある。よって 、図18Bは、OSトランジスタのチャネル長方向の断面構造を示す図であり、図18C および図18Dは、OSトランジスタのチャネル幅方向の断面構造を示す図である。なお 、デバイス構造を明確にするため、図18Aでは、一部の構成要素が省略されている。 OSトランジスタ501は絶縁表面に形成される。ここでは、絶縁層511上に形成され ている。絶縁層511は基板510表面に形成されている。OSトランジスタ501は、 絶 縁 層 5 1 4 お よ び 絶 縁 層 5 1 5 に 覆 わ れ て い る 。 な お 、 絶 縁 層 5 1 4 お よ び 5 1 5 を O Sトランジスタ501の構成要素とみなすこともできる。OSトランジスタ501は、絶 縁層512、絶縁層513、酸化物半導体(OS)層521-523、導電層530、導 電 層 5 4 1 、 お よ び 導 電 層 5 4 2 を 有 す る 。 絶 縁 層 5 1 3 は ゲ ー ト 絶 縁 層 と し て 機 能 す る 領域を有する。導電層530はゲート電極として機能する。ここでは、OS層521、O S層522およびOS層523をまとめてOS層520と呼ぶ。 図 1 8 B 、図 1 8 C に示すように、O S 層 5 2 0 は、O S 層 5 2 1 、O S 層 5 2 2 、O S 層523の順に積層している部分を有する。絶縁層513はこの積層部分を覆っている。 導電層531は絶縁層513を介して積層部分と重なる。導電層541および導電層54

2は、OS層521およびOS層523とでなる積層上に設けられており、それぞれ、積層上面、および積層のチャネル長方向の側面と接している。また図18の例では、導電層

50

10

20

30

5 4 1 、 5 4 2 は絶 縁 層 5 1 2 とも接している。 O S 層 5 2 3 は、 O S 層 5 2 1 、 5 2 2 、 および 導 電 層 5 4 1 、 5 4 2 を 覆うように 形成 されている。 O S 層 5 2 3 の下面は O S 層 5 2 2 の上面と接している。

(22)

【0131】

OS層520において、絶縁層513を介して、OS層521-523の積層部分のチャ ネル幅方向を取り囲むように、導電層530が形成されている(図18C参照)。このた め、この積層部分には、垂直方向からのゲート電界と、側面方向からのゲート電界も印加 される。OSトランジスタ501において、ゲート電界とは、導電層530(ゲート電極 層)に印加される電圧により形成される電界のことをいう。よって、ゲート電界によって 、OS層521-523の積層部分全体を電気的に取り囲むことができるので、OS層5 22の全体に(バルク)にチャネルが形成される場合がある。そのため、OSトランジス タ501は高いオン電流を有することができる。

10

【0132】

本明細書では、このようにゲート電界によって半導体を電気的に取り囲むことができるト ランジスタの構造を"surrounded channel(s-channel)" 構造と呼ぶ。OSトランジスタ501は、s-channel構造である。s-chan nel構造では、トランジスタのソース - ドレイン間に大電流を流すことができ、導通状 態でのドレイン電流(オン電流)を高くすることができる。

【0133】

OSトランジスタ501をs - channel構造とすることで、OS層522の側面に 20 対してもゲート電界を印加できるので、チャネル形成領域の制御がしやすくなる。導電層 530がOS層522の下方まで伸び、OS層521の側面と対向している構造では、さ らに制御性が優れ、好ましい。その結果、OSトランジスタ501のサプスレッショルド スイング値(S値ともいう。)を小さくすることができ、短チャネル効果を抑制すること ができる。従って、微細化に適した構造である。

[0134]

OSトランジスタ501のように、OSトランジスタを立体的なデバイス構造とすることで、チャネル長を100nm未満にすることができる。OSトランジスタを微細化することで、回路面積が小さくできる。OSトランジスタのチャネル長は、65nm未満とすることが好ましく、30nm以下または20nm以下がより好ましい。チャネル長は少なくとも10nmとすればよい。

【0135】

トランジスタのゲートとして機能する導電体をゲート電極、トランジスタのソースとして 機能する導電体をソース電極、トランジスタのドレインとして機能する導電体をドレイン 電極、トランジスタのソースとして機能する領域をソース領域、トランジスタのドレイン として機能する領域をドレイン領域、と呼ぶ。本明細書では、ゲート電極をゲート、ドレ イン電極またはドレイン領域をドレイン、ソース電極またはソース領域をソース、と記す 場合がある。

[0136]

チャネル長とは、例えば、トランジスタの上面図において、半導体(またはトランジスタ 40 がオン状態のときに半導体の中で電流の流れる部分)とゲート電極とが重なる領域、また はチャネルが形成される領域における、ソースとドレインとの間の距離をいう。なお、一 つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち 、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本 明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大 値、最小値または平均値とする。

【0137】

チャネル幅とは、例えば、半導体(またはトランジスタがオン状態のときに半導体の中で 電流の流れる部分)とゲート電極とが重なる領域、またはチャネルが形成される領域にお ける、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジ

スタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのト ランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では 、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値 または平均値とする。

【0138】

なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネ ル幅(以下、実効的なチャネル幅と呼ぶ。)と、トランジスタの上面図において示される チャネル幅(以下、見かけ上のチャネル幅と呼ぶ。)と、が異なる場合がある。例えば、 立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図 において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる 場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に 形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示 される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の 方が大きくなる。

【0139】

ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測 による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積 もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状 が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。 【0140】

そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる 領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャ ネル幅を、「囲い込みチャネル幅(SCW:Surrounded Channel W idth)」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合に は、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細 書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。な お、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチ ャネル幅などは、断面TEM像などを取得して、その画像を解析することなどによって、 値を決定することができる。

[0 1 4 1 **]**

なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求め る場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャ ネル幅を用いて計算する場合とは異なる値をとる場合がある。

[0142]

< 基 板 >

基板 5 1 0 は、単なる支持材料に限らず、他のトランジスタなどのデバイスが形成された 基板であってもよい。この場合、 O S トランジスタ 5 0 1 の導電層 5 3 0、導電層 5 4 1 、および導電層 5 4 2 の一つは、上記の他のデバイスと電気的に接続されていてもよい。 【 0 1 4 3 】

< 下 地 絶 縁 層 >

絶縁層511は、基板510からの不純物の拡散を防止する役割を有する。絶縁層512 はOS層520に酸素を供給する役割を有することが好ましい。したがって、絶縁層51 2は酸素を含む絶縁膜であることが好ましく、化学量論組成よりも多い酸素を含む絶縁膜 であることがより好ましい。例えば、TDS(Thermal Desorption Spectroscopy:昇温脱離ガス分光法)において、膜の表面温度が100 以 上700 以下、または100 以上500 以下の範囲における酸素分子の放出量が1 .0×10¹⁸[分子/cm³]以上である膜とする。基板510が他のデバイスが形成 された基板である場合、絶縁層511は、表面が平坦になるようにCMP(Chemic al Mechanical Polishing)法等で平坦化処理を行うことが好ま しい。 10

20

【0144】

絶縁層511、512は、酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム 、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ゲルマニウ ム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウ ムおよび酸化タンタル、窒化シリコン、窒化酸化アルミニウムなどの絶縁材料、またはこ れらの混合材料を用いて形成することができる。

(24)

【0145】

< ゲート電極 >

導電層530は、銅(Cu)、タングステン(W)、モリブデン(Mo)、金(Au)、 アルミニウム(Al)、マンガン(Mn)、チタン(Ti)、タンタル(Ta)、ニッケ ル(Ni)、クロム(Cr)、鉛(Pb)、錫(Sn)、鉄(Fe)、コバルト(Co) 、ルテニウム(Ru)、イリジウム(Ir)、ストロンチウム(Sr)、白金(Pt)な どの金属、もしくはこれらの合金、またはこれらを主成分とする化合物で形成することが 好ましい。

[0146]

また、導電層530は、一層構造でも、二層以上の積層構造としてもよい。例えば、シリ コンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造 、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積 層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層す る二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチ タン膜を形成する三層構造、Cu-Mn合金膜の単層構造、Cu-Mn合金膜上にCu膜 を積層する二層構造、Cu-Mn合金膜上にCu膜を積層し、さらにその上にCu-Mn 合金膜を積層する三層構造等がある。特にCu-Mn合金膜は、電気抵抗が低く、且つ、 酸素を含む絶縁膜との界面に酸化マンガンを形成し、Cuの拡散を防ぐことができるため 好ましい。

[0147]

また、導電層530には、インジウム錫酸化物、酸化タングステンを含むインジウム酸化 物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物 、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加し たインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上 記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。

【 0 1 4 8 】

< ゲート絶縁層 >

絶縁層513は、単層構造または積層構造の絶縁膜で形成される。絶縁層513には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化室化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、絶縁層513は上記材料の積層であってもよい。なお、絶縁層513に、ランタン(La)、窒素、ジルコニウム(Zr)などを、不純物として含んでいてもよい。また、絶縁層5111も絶縁層513と同様に形成することができる。絶縁層511は、例えば、酸素、窒素、シリコン、ハフニウムなどを有する。具体的には、酸化ハフニウム、および酸化シリコンまたは酸化窒化シリコンを含むと好ましい。

酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁層513の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。即ち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態

20

10

様は、これらに限定されない。

【0150】

< ソース電極、ドレイン電極、バックゲート電極 >

導電層 5 4 1、導電層 5 4 2 は、導電層 5 3 0 と同様に作製することができる。 C u - M n 合金膜は、電気抵抗が低く、且つ、酸化物半導体膜と接して設けることで、酸化物半導 体膜との界面に酸化マンガンを形成することができ、酸化マンガンの存在により C u の拡 散を防ぐことができる。よって、 C u - M n 合金層を導電層 5 4 1、導電層 5 4 2 に用い ることが好ましい。また、後述する導電層 5 3 1 (図 2 0 A)も、導電層 5 3 0 と同様に 作製することができる。

【0151】

< 保護絶縁膜 >

絶縁層514は、酸素、水素、水、アルカリ金属、アルカリ土類金属等をブロッキングで きる機能を有することが好ましい。このような絶縁層514を設けることで、OS層52 0からの酸素の外部への拡散と、外部からOS層520への水素、水等の入り込みを防ぐ ことができる。絶縁層514としては、例えば、窒化物絶縁膜を用いることができる。 窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化 アルミニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブ ロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果 を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸 化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化 室化フノ

【0152】

酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果が高いので絶縁層514に適用するのに好ましい。したがって、酸化アルミニウム膜は、トランジスタの作製工程中および作製後において、トランジスタの電気特性の変動要因となる水素、水分などの不純物のOS層520への混入防止、OS層520を構成する主成分材料である酸素の酸化物半導体からの放出防止、絶縁層512からの酸素の不必要な放出防止の効果を有する保護膜として用いることに適している。また、酸化アルミニウム膜に含まれる酸素を酸化物半導体中に拡散させることもできる。

【 0 1 5 3 】

< 層間絶縁膜 >

また、絶縁層514上には絶縁層515が形成されていることが好ましい。絶縁層515 は単層構造または積層構造の絶縁膜で形成することができる。当該絶縁膜には、酸化マグ ネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガ リウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化 ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができ る。

【0154】

<酸化物半導体層>

OS層521-523の半導体材料としては、代表的には、In-Ga酸化物、In-Z n酸化物、In-M-Zn酸化物(Mは、Ga、Y、Sn、Zr、La、Ce、またはN d等)がある。元素Mは、例えば、酸素との結合エネルギーが高い元素であり、または、 酸素との結合エネルギーがインジウムよりも高い元素であり、または、酸化物半導体のエ ネルギーギャップを大きくする機能を有する元素である。また、OS層521-523は 、インジウムを含む酸化物層に限定されない。OS層521-523は、例えば、Zn-Sn酸化物、Ga-Sn酸化物、Zn-Mg酸化物等で形成することができる。また、O S層522は、In-M-Zn酸化物で形成することが好ましい。また、OS層521、 OS層523は、それぞれ、Ga酸化物で形成することができる。 【0155】 10

[0156] OS層522は、例えば、エネルギーギャップが大きい酸化物で形成するとよい。OS層 522のエネルギーギャップは、例えば、2.5eV以上4.2eV以下、好ましくは2 .8 e V 以上3.8 e V 以下、さらに好ましくは3 e V 以上3.5 e V 以下とする。 **[**0157**]** OS層522は、後述するCAAC-OS膜であることが好ましい。酸化物半導体はZn 10 を含むと結晶化しやすくなる場合があるため、OS層522はZnを含むことが好ましい **[**0158**]** OS層522とOS層521の界面に界面準位が形成されると、界面近傍の領域にもチャ ネル領域が形成されるために、OSトランジスタ501の閾値電圧が変動してしまう。そ のため、OS層521は、OS層522を構成する金属元素の少なくとも1つをその構成 要素に含むことが好ましい。これにより、OS層522とOS層523の界面には、界面 準位が形成されにくくなり、OSトランジスタ501の閾値電圧等の電気特性のばらつき を低減することができる。 **[**0159**]** 20 O S 層 5 2 3 は、O S 層 5 2 2 を構成する金属元素を少なくとも1 つをその構成要素に含 むことが好ましい。これにより、OS層522とOS層523との界面では、界面散乱が 起こりにくくなり、キャリアの動きが阻害されにくくなるので、OSトランジスタ501 の電界効果移動度を高くすることができる。 [0160] O S 層 5 2 1、 O S 層 5 2 2 および O S 層 5 2 3 は、少なくともインジウムを含むと好ま しい。なお、OS層521がIn-M-Zn酸化物のとき、InおよびMの和を100a tomic%としたとき、好ましくはInが50atomic%未満、Mが50atom i c%より高く、さらに好ましくはInが25atomic%未満、Mが75atomi c % より高いとする。また、 O S 層 5 2 2 が I n - M - Z n 酸化物のとき、 I n および M 30 の和を100atomic%としたとき、好ましくはInが25atomic%より高く 、Mが75atomic%未満、さらに好ましくはInが34atomic%より高く、 Mが66atomic%未満とする。また、OS層523がIn-M-Zn酸化物のとき 、 I n および M の 和 を 1 0 0 a t o m i c % としたとき、好ましくは I n が 5 0 a t o m i c % 未満、 M が 5 0 a t o m i c % より高く、さらに好ましくは I n が 2 5 a t o m i c % 未満、 M が 7 5 a t o m i c % より高くする。なお、 O S 層 5 2 3 は、 O S 層 5 2 1 と同種の酸化物を用いても構わない。または、OS層521または/およびOS層523 がインジウムを含まなくても構わない場合がある。 例えば、OS層521または/および OS層523を酸化ガリウムとすることができる。 [0161]40 ○ S 層 5 2 1 - 5 2 3 のうち、○ S 層 5 2 2 が最もキャリア移動度が高いことが好ましい 。これにより、絶縁層511から離間しているOS層522にチャネルを形成することが できる。 **[**0162**]** 例えば、In-M-Zn酸化物等のInを含む酸化物は、Inの含有率を高めることでキ ャリア移動度を高めることができる。 In-M-Zn酸化物では主として重金属の s 軌道 がキャリア伝導に寄与しており、インジウムの含有率を多くすることにより、より多くの s 軌道が重なるため、インジウムの含有率が多い酸化物はインジウムの含有率が少ない酸 化物と比較して移動度が高くなる。そのため、酸化物半導体膜にインジウムの含有量が多 い酸化物を用いることで、キャリア移動度を高めることができる。

(26)

OS層522は、インジウムを含む酸化物半導体に限定されない。OS層522は、例えば、インジウムを含まず亜鉛、ガリウム、およびスズのうちの少なくとも1を含む酸化物

半導体(例えば、亜鉛スズ酸化物、ガリウムスズ酸化物)などであっても構わない。

[0163]

酸化物半導体膜をスパッタリング法で成膜する際には、被成膜面である基板表面の加熱、または空間加熱などの影響で、ソースとなるターゲットなどの組成と膜の組成とが異なる場合がある。例えば、In-Ga-Ζn酸化物のターゲットを用いる場合、酸化亜鉛は、酸化インジウムや酸化ガリウムなどと比べて昇華しやすいため、ソースとIn-Ga-Ζ n酸化物との組成のずれが生じやすい。具体的には、成膜されるIn-Ga-Ζn酸化物 は、Ζnの含有量がソースよりも少なくなる。したがって、あらかじめ組成の変化を考慮 したソースを選択することが好ましい。なお、ソースと膜との組成のずれ量は、温度以外 にも圧力や成膜に用いるガスなどの影響でも変化する。

(27)

[0164]

OS層522がスパッタリング法で作製されたIn-M-Zn酸化物の場合、In-M-¹⁰ Zn酸化物を成膜するために用いるターゲットの金属元素の原子数比In:M:Znは、 1:1:1、3:1:2、または4:2:4.1が好ましい。例えば、In:M:Zn= 4:2:4.1のターゲットを用いて成膜された半導体膜に含まれる金属元素の原子数比 は、およそIn:M:Zn=4:2:3である。

【0165】

OS層521及びOS層523がスパッタリング法で作製されたIn-M-Zn酸化物の 場合、In-M-Ζn酸化物を成膜するために用いるターゲットの金属元素の原子数比I n:M:Ζnは、1:3:2、または1:3:4が好ましい。

【0166】

酸化物半導体膜をスパッタリング法で成膜する場合、プラズマを発生させるための電源装 20 置は、RF電源装置、AC電源装置、DC電源装置等を適宜用いることができる。スパッ タリングガスは、希ガス(代表的にはアルゴン)、酸素、希ガス及び酸素の混合ガスを適 宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高め ることが好ましい。また、ターゲットは、成膜する酸化物半導体の組成にあわせて、適宜 選択すればよい。

[0167]

高純度真性または実質的に高純度真性である酸化物半導体を得るためには、チャンバー内 を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして 用いる酸素ガスやアルゴンガスは、露点が - 4 0 以下、好ましくは - 8 0 以下、より 好ましくは - 1 0 0 以下、より好ましくは - 1 2 0 以下にまで高純度化したガスを用 いることで酸化物半導体に水分等が取り込まれることを可能な限り防ぐことができる。 【0168】

<エネルギーバンド構造>

次に、 O S 層 5 2 1、 O S 層 5 2 2、 およびO S 層 5 2 3の積層により構成されるO S 層 5 2 0の機能およびその効果について、 図 1 9 B に示すエネルギーバンド構造図を用いて 説明する。図 1 9 A は、 O S トランジスタ 5 0 1のチャネル領域を拡大した図であり、 図 1 8 B の部分拡大図である。図 1 9 B に、図 1 9 A で点線 z 1 - z 2 で示した部位(O S トランジスタ 5 0 1のチャネル形成領域)のエネルギーバンド構造を示す。以下、 O S ト ランジスタ 5 0 1を例に説明するが、 O S トランジスタ 5 0 2 - 5 0 6 でも同様である。 【 0 1 6 9 】 図 1 9 B 中、 E c 5 1 2、 E c 5 2 1、 E c 5 2 2、 E c 5 2 3、 E c 5 1 3 は、それぞ

れ、絶縁層 5 1 2 、 O S 層 5 2 1 、 O S 層 5 2 2 、 O S 層 5 2 3 、絶縁層 5 1 3 の伝導帯 下端のエネルギーを示している。

【 0 1 7 0 】

ここで、真空準位と伝導帯下端のエネルギーとの差(「電子親和力」ともいう。)は、真 空準位と価電子帯上端のエネルギーとの差(イオン化ポテンシャルともいう。)からエネ ルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ(HORIBA JOBIN YVON社 UT-300)を用いて測定できる。また、真 空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析(UPS:UItrav iolet Photoelectron Spectroscopy)装置(PHI社

(28)

VersaProbe)を用いて測定できる。 [0171]絶縁 層 5 1 2 と絶縁 層 5 1 3 は絶縁体であるため、 Ec 5 1 3 とEc 5 1 2 は、 Ec 5 2 1、 E c 5 2 2、 および E c 5 2 3 よりも 真 空 準 位 に 近 い (電子 親 和 力 が 小 さ い)。 **[**0 1 7 2 **]** O S 層 5 2 2 は、O S 層 5 2 1 およびO S 層 5 2 3 よりも電子親和力の大きい酸化物層で ある。例えば、OS層522として、OS層521およびOS層523よりも電子親和力 の0.07 e V 以上1.3 e V 以下、好ましくは0.1 e V 以上0.7 e V 以下、さらに 好ましくは0.15eV以上0.4eV以下大きい酸化物を用いる。なお、電子親和力は 、真空準位と伝導帯下端のエネルギーとの差である。 [0173] OSトランジスタ501のゲート(導電層530)に電圧を印加すると、OS層521、 O S 層 5 2 2 、 O S 層 5 2 3 のうち、電子親和力が大きいO S 層 5 2 2 にチャネルが形成 される。 [0174] インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。その ため、OS層523がインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合「 G a / (I n + G a)] は、例えば、70%以上、好ましくは80%以上、さらに好まし くは90%以上とする。 **[**0 1 7 5 **]** また、Ec521は、Ec522よりも真空準位に近い。具体的には、Ec521は、E c 5 2 2 よりも0.05 e V 以上、0.07 e V 以上、0.1 e V 以上または0.15 e V以上、かつ2eV以下、1eV以下、0.5eV以下または0.4eV以下真空準位に 近いことが好ましい。 **[**0176**]** また、Ec523は、Ec522よりも真空準位に近い。具体的には、Ec523は、E c 5 2 2 よりも 0 . 0 5 e V 以上、 0 . 0 7 e V 以上、 0 . 1 e V 以上または 0 . 1 5 e V以上、かつ2 e V以下、1 e V以下、0.5 e V以下または0.4 e V以下真空準位に 近いことが好ましい。 [0177]また、 OS層 5 2 1 とOS層 5 2 2 との間にはOS層 5 2 1 とOS層 5 2 2 の混合領域が 存在する場合がある。また、OS層523とOS層522との間にはOS層523とOS 層522の混合領域が存在する場合がある。混合領域は、界面準位密度が低くなるため、 OS層521-523の積層体(OS層520)は、それぞれの界面近傍においてエネル ギーが連続的に変化する(連続接合ともいう。)バンド構造となる。 このようなエネルギーバンド構造を有するOS層520において、電子はOS層522を 主として移動することになる。そのため、OS層521と絶縁層512との界面に、また は、 O S 層 5 2 3 と絶縁層 5 1 3 との界面に準位が存在したとしても、これらの界面準位 により、OS層520中を移動する電子の移動が阻害されにくくなるため、OSトランジ スタ501のオン電流を高くすることができる。 また、 図 1 9 B に示すように、 O S 層 5 2 1 と絶縁層 5 1 2 の界面近傍、および O S 層 5 23と絶縁層513の界面近傍には、それぞれ、不純物や欠陥に起因したトラップ準位 E t502が形成され得るものの、OS層521、およびOS層523があることにより、 OS層522とトラップ準位Et502とを遠ざけることができる。OSトランジスタ5 01は、チャネル幅方向において、OS層522の上面と側面がOS層523と接し、O S層522の下面がOS層521と接して形成されている(図18C参照)。このように 、 O S 層 5 2 2 を O S 層 5 2 1 と O S 層 5 2 3 で 覆 う 構 成 と す る こ と で 、 ト ラ ッ プ 準 位 E t502の影響をさらに低減することができる。

10

20

30

40

[0180]

ただし、Ec521またはEc523と、Ec522とのエネルギー差が小さい場合、OS層522の電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ 準位に電子が捕獲されることで、絶縁膜の界面にマイナスの固定電荷が生じ、トランジス タの閾値電圧はプラス方向にシフトしてしまう。従って、Ec521、およびEc523 と、Ec522とのエネルギー差を、それぞれ0.1eV以上、好ましくは0.15eV 以上とすると、OSトランジスタ501の閾値電圧の変動が低減され、OSトランジスタ 501の電気特性を良好なものとすることができるため、好ましい。

[0 1 8 1 **]**

トランジスタのオン電流は、電子の移動を阻害する要因を低減するほど、高くすることが ¹⁰ できる。例えば、電子の移動を阻害する要因のない場合、効率よく電子が移動すると推定 される。電子の移動は、例えば、チャネル領域の物理的な凹凸が大きい場合にも阻害され る。または、チャネル領域中の欠陥準位密度が高い場合にも、電子の移動は阻害される。 【0182】

OSトランジスタ501のオン電流を高くするためには、例えば、OS層522の上面ま たは下面(被形成面、ここではOS層521)の、1µm×1µmの範囲における二乗平 均平方根(RMS:Root Mean Square)粗さが1nm未満、好ましくは 0.6nm未満、さらに好ましくは0.5nm未満、より好ましくは0.4nm未満とす ればよい。また、1µm×1µmの範囲における平均面粗さ(Raともいう。)が1nm 未満、好ましくは0.6nm未満、さらに好ましくは0.5nm未満、より好ましくは0 .4nm未満とすればよい。また、1µm×1µmの範囲における最大高低差(P-Vと もいう。)が10nm未満、好ましくは9nm未満、さらに好ましくは8nm未満、より 好ましくは7nm未満とすればよい。

【0183】

例えば、OS層522が酸素欠損(V₀とも表記。)を有する場合、酸素欠損のサイトに 水素が入り込むことでドナー準位を形成することがある。以下では酸素欠損のサイトに水 素が入り込んだ状態をV₀Hと表記する場合がある。V₀Hは電子を散乱するため、トラ ンジスタのオン電流を低下させる要因となる。なお、酸素欠損のサイトは、水素が入るよ りも酸素が入る方が安定する。したがって、OS層522中の酸素欠損を低減することで 、トランジスタのオン電流を高くすることができる場合がある。例えば、OS層522の ある深さにおいて、または、OS層522のある領域において、二次イオン質量分析法(SIMS: Secondary Ion Mass Spectrometry)で測定 される水素濃度は、2×10²⁰ atoms/cm³以下、好ましくは5×10¹⁹ at oms/cm³以下、より好ましくは1×10¹⁹ atoms/cm³以下、さらに好ま しくは5×10¹⁸ atoms/cm³以下とする。

【0184】

OS層522の酸素欠損を低減するために、例えば、絶縁層512に含まれる過剰酸素を、OS層521を介してOS層522まで移動させる方法などがある。この場合、OS層 521は、酸素透過性を有する層(酸素を透過させる層)であることが好ましい。

【0185】

OSトランジスタ501がs - channel構造を有する場合、OS層522の全体に チャネルが形成されるようにすることができる。OS層522の厚さは10nm以上10 0nm以下、または10nm以上30nm以下とすればよい。 【0186】

また、トランジスタのオン電流を高くするためには、OS層523を薄くすればよい。例 えば、10nm未満、好ましくは5nm以下、さらに好ましくは3nm以下の領域を有す るOS層523とすればよい。一方、OS層523は、OS層522へ、隣接する絶縁体 を構成する酸素以外の元素(水素、シリコンなど)が入り込まないようブロックする機能 を有する。そのため、OS層523は、ある程度の厚さを有することが好ましい。例えば 、0.3nm以上、好ましくは1nm以上、さらに好ましくは2nm以上の厚さの領域を

有するOS層523とすればよい。また、OS層523は、絶縁層512などから放出さ れる酸素の外方拡散を抑制するために、酸素をブロックする性質を有すると好ましい。 【0187】

(30)

また、信頼性を高くするためには、OS層521は厚く、OS層523は薄いことが好ま しい。例えば、10nm以上、好ましくは20nm以上、さらに好ましくは40nm以上 、より好ましくは60nm以上の厚さの領域を有するOS層521とすればよい。OS層 521を厚くすることで、隣接する絶縁体とOS層521との界面からチャネルの形成さ れるOS層522までの距離を離すことができる。ただし、半導体装置の生産性が低下す る場合があるため、例えば、200nm以下、好ましくは120nm以下、さらに好まし くは80nm以下の厚さの領域を有するOS層521とすればよい。

【0188】

酸化物半導体をチャネルとするOSトランジスタに安定した電気特性を付与するには、酸化物半導体中の不純物濃度を低減し、酸化物半導体を真性または実質的に真性にすることが有効である。ここで、実質的に真性とは、酸化物半導体のキャリア密度が、1×10¹ ⁷/cm³未満であること、好ましくは1×10¹⁵/cm³未満であること、さらに好ましくは1×10¹³/cm³未満であることを指す。

【0189】

また、酸化物半導体において、水素、窒素、炭素、シリコン、および主成分以外の金属元 素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密度 を増大させてしまう。また、シリコンは酸化物半導体中で不純物準位の形成に寄与する。 当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある。し たがって、OS層521、OS層522およびOS層523の層中や、それぞれの界面に おいて不純物濃度を低減させることが好ましい。

【0190】

酸化物半導体を真性または実質的に真性とするためには、SIMS分析において、例えば 、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域において、シリコ ン濃度を1×10¹⁹ a t o m s / c m³ 未満、好ましくは5×10¹⁸ a t o m s / c m³ 未満、さらに好ましくは1×10¹⁸ a t o m s / c m³ 未満とする。また、水素濃 度は、例えば、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域にお いて、2×10²⁰ a t o m s / c m³ 以下、好ましくは5×10¹⁹ a t o m s / c m ³ 以下、より好ましくは1×10¹⁹ a t o m s / c m³ 以下、さらに好ましくは5×1 0¹⁸ a t o m s / c m³ 以下とする。また、窒素濃度は、例えば、酸化物半導体のある 深さにおいて、または、酸化物半導体のある領域において、5×10¹⁹ a t o m s / c m³ 未満、好ましくは5×10¹⁸ a t o m s / c m³ 以下、より好ましくは1×10¹ ⁸ a t o m s / c m³ 以下、さらに好ましくは5×10¹⁷ a t o m s / c m³ 以下とする。

[0191]

また、酸化物半導体が結晶を含む場合、シリコンや炭素が高濃度で含まれると、酸化物半 導体の結晶性を低下させることがある。酸化物半導体の結晶性を低下させないためには、 例えば、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域において、 シリコン濃度を1×10¹⁹ a t o m s / c m³ 未満、好ましくは5×10¹⁸ a t o m s / c m³ 未満、さらに好ましくは1×10¹⁸ a t o m s / c m³ 未満とする部分を有 していればよい。また、例えば、酸化物半導体のある深さにおいて、または、酸化物半導 体のある領域において、炭素濃度を1×10¹⁹ a t o m s / c m³ 未満、好ましくは5 ×10¹⁸ a t o m s / c m³ 未満、さらに好ましくは1×10¹⁸ a t o m s / c m³ 未満とする部分を有していればよい。

【0192】

また、上述のように高純度化された酸化物半導体をチャネル形成領域に用いたトランジス タのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を0.1V、5V 、または、10V程度とした場合に、トランジスタのチャネル幅で規格化したオフ電流を 10

30

数yA/µmから数zA/µmにまで低減することが可能となる。 [0193] 図18は、OS層520が3層構造の例であるが、これに限定されない。例えば、OS層 520をOS層521またはOS層523のない2層構造とすることができる。または、 OS層521の上もしくは下、またはOS層523上もしくは下に、OS層521、OS 層 5 2 2 お よ び O S 層 5 2 3 と し て 例 示 し た 酸 化 物 半 導 体 層 の い ず れ か 一 を 有 す る 4 層 構 造とすることもできる。または、OS層520の任意の層の間、OS層520の上、OS 層520の下のいずれか二箇所以上に、OS層521 523として例示した酸化物半導 体層を一または複数を設けて、n層構造(nは5以上の整数)とすることもできる。 10 [0194] < < O S トランジスタの構成例2 > > 図20Aに示すOSトランジスタ502は、OSトランジスタ501の変形例である。O Sトランジスタ502も、OSトランジスタ501と同様に、 s - c h a n n e l 構造で ある。OSトランジスタ502は、導電層541および導電層542の形状、および絶縁 層511上に導電層531が設けられていることが、OSトランジスタ501と異なる。 [0195]|導電層531はバックゲート電極として機能する。導電層531に、一定の電位を供給し てもよいし、導電層530と同じ電位や同じ信号を供給してもよいし、異なる電位や異な る信号を供給してもよい。導電層541および導電層542は、それぞれ、ソース電極ま たはドレイン電極として機能する。 [0196]OSトランジスタ502の導電層541および導電層542は、OS層521とOS層5 2.2 との積層を形成するために使用されるハードマスクから作製されている。そのため、 導 電 層 5 4 1 お よ び 導 電 層 5 4 2 は 、 O S 層 5 2 1 お よ び O S 層 5 2 2 の 側 面 に 接 す る 領 域を有していない。例えば、次のような工程を経て、OS層521、522、導電層54 1、542を作製することができる。OS層521、522を構成する2層の酸化物半導 体膜を形成する。酸化物半導体膜上に、単層または積層の導電膜を形成する。この導電膜 をエッチングしてハードマスクを形成する。このハードマスクを用いて、2層の酸化物半 導体膜をエッチングして、OS層521とOS層522の積層を形成する。次に、ハード 30 マスクをエッチングして、導電層541および導電層542を形成する。 [0197] 導電層531は、OSトランジスタ502のバックゲート電極として機能させることがで きる。図20に示すOSトランジスタ501や後述するOSトランジスタ503-506 (図18-図21)にも、導電層531を設けることができる。 [0198] < < O S トランジスタの構成例3、4>> 図20Bに示すOSトランジスタ503はOSトランジスタ501の変形例であり、図2 0 C に示す O S トランジスタ5 0 4 は、O S トランジスタ5 0 2 の変形例である。O S ト ランジスタ503およびOSトランジスタ504では、導電層530をマスクに用いて、 40 OS層523および絶縁層513がエッチングされている。そのため、OS層523およ び絶縁層513の端部は導電層530の端部とほぼ一致することになる。 [0199]< < O S トランジスタの構成例 5 、 6 > > 図21Aに示すOSトランジスタ505は、OSトランジスタ501の変形例であり、図 21Bに示すOSトランジスタ506は、OSトランジスタ502の変形例である。OS トランジスタ505およびOSトランジスタ506は、それぞれ、OS層523と導電層 5 4 1 との間に層 5 5 1 を有し、 O S 層 5 2 3 と導電層 5 4 2 との間に層 5 5 2 を有する

[0200]

層551、552は、例えば、透明導電体、酸化物半導体、窒化物半導体または酸化窒化 50

(31)

物半導体でなる層で形成することができる。層551、552は、n型の酸化物半導体層 で、または、導電層541、542よりも抵抗が高い導電体層で、形成することができる 。例えば、層551、層552としては、インジウム、スズおよび酸素を含む層、インジ ウムおよび亜鉛を含む層、インジウム、タングステンおよび亜鉛を含む層、スズおよび亜 鉛を含む層、亜鉛およびガリウムを含む層、亜鉛およびアルミニウムを含む層、亜鉛およ びフッ素を含む層、亜鉛およびホウ素を含む層、スズおよびアンチモンを含む層、スズお よびフッ素を含む層またはチタンおよびニオブを含む層などを用いればよい。例示したこ れらの層は水素、炭素、窒素、シリコン、ゲルマニウムまたはアルゴンの1または複数を 含んでも構わない。

【0201】

10

20

30

40

層551、552は、可視光線を透過する性質を有しても構わない。または、層551、 552は、可視光線、紫外線、赤外線もしくはX線を、反射もしくは吸収することで透過 させない性質を有しても構わない。このような性質を有することで、迷光によるトランジ スタの電気特性の変動を抑制できる場合がある。

また、 層 5 5 1 、 5 5 2 は、 O S 層 5 2 2 との間にショットキー障壁を形成しない層を用 いると好ましい。こうすることで、 O S トランジスタ 5 0 5 、 5 0 6 のオン特性を向上さ せることができる。

【0203】

層551、552は、導電層541、542よりも高抵抗であることが好ましい。また、 層551、552は、OSトランジスタ505、506のチャネル抵抗よりも低抵抗であ ることが好ましい。例えば、層551、552の抵抗率は、0.1 cm以上100 c m以下、0.5 cm以上50 cm以下、または1 cm以上10 cm以下であると よい。層551、552の抵抗率を上述の範囲とすることにより、チャネルとドレインと の境界部における電界集中を緩和することができる。これにより、トランジスタの電気特 性の変動を低減することができる。また、ドレインから生じる電界に起因したパンチスル 一電流を低減することができる。そのため、チャネル長の短いトランジスタにおいても飽 和特性を良好にすることができる。なお、動作中にOSトランジスタ505、506のソ ースとドレインとが入れ替わらない回路構成であれば、層551または層552の一方の み(例えば、ドレイン側)を設けるほうが好ましい場合がある。

【0204】

< < チップのデバイス構造例1>>

図22に、OSトランジスタとSiトランジスタとで構成されているチップのデバイス構造の一例を示す。図22は、PU200(図13)の積層構造を説明するための図であり、図14の積層構造をより具体的に記載した図面である。なお、図22はPU200のチップを特定の切断線で切ったものではない。

チップは単結晶シリコンウエハ270に形成されている。FET層260には、回路RC 50を除く回路を構成するSiトランジスタ、容量素子等の半導体素子が設けられている 。図22には、代表的に、p型Siトランジスタ271、n型Siトランジスタ272を 示す。FET層260に配線層W₁-W₄が積層されている。配線層W₄にFET層26 1が積層されている。

【 0 2 0 6 】

FET層261はOSトランジスタが形成される層であり、トランジスタM1 - M3が形成されている。トランジスタM3を代表的に示している。トランジスタM1、M2も同様のデバイス構造を有する。ここでは、トランジスタM1 - M3の構造は、OSトランジスタ504(図20C)と同様である。トランジスタM3にバックゲートを設けるために、配線層W4に導電層280が形成されている。 【0207】

FET層261に配線層W₅、W₆が積層され、配線層W₆に容量素子C11が積層され ⁵⁰

、容量素子C11に配線層W7、W8積層されている。容量素子C11は、導電層281 、282、絶縁層284を有する。ここでは、導電層281が形成される層を配線層とし て利用している。容量素子C11をFET層261に積層して設けることで、容量素子C 11の容量を大きくすることが容易である。また、容量素子C11の容量の大きさによる が、容量素子C11をFET層261に設けることも可能である。この場合、トランジス タM3のソース電極およびドレイン電極と同じ層の導電層と、同ゲート電極と同じ層の導 電層とで、2つの電極を形成すればよい。FET層261に容量素子C11を設けること で、工程数が削減できるため、製造コストの削減につながる。

[0208]

< < チップのデバイス構造例 2 > >

10

F E T 層 2 6 1 に O S トランジスタが形成される他の F E T 層を積層することが可能であ る。図 2 3 は、そのような 3 次元のデバイス構造を有するチップの例を示す。 【 0 2 0 9 】

図23のチップでは、容量素子C11はFET層261に形成されている。FET層26 1に配線層W₆、W₇が積層されている。配線層W₇にFET層262が積層されている。FET層262はOSトランジスタが作製されている層である。ここでは、トランジスタM80にバックゲートを設けるために、配線層W₇ に導電層283が形成されている。

[0210]

FET層262に配線層W₈、W₉が積層されている。配線層W₉に容量層263が積層 20 されている。容量層263に配線層W₁₀、W₁₁が積層されている。容量層263には 、複数の容量素子C80が形成されている。例えば、トランジスタM80と容量素子C1 1とで1トランジスタ型1容量型のメモリセルを構成することができる。よって、FET 層261上に、メモリセルアレイを積層することができる。

【0211】

また、FET層261のOSトランジスタとFET層262のOSトランジスタとで電気 特性を異ならせることができる。例えば、OSトランジスタの2層目の酸化物半導体層を 異ならせればよい。2層目の酸化物半導体層がスパッタリング法で成膜されたIn-Ga - Zn酸化物である場合、原子数比In:Ga:Znが異なるターゲットを用いればよい 。例えば、トランジスタM3には、In:Ga:Zn=1:1:1のターゲットを使用し 、トランジスタM80には、In:Ga:Zn=4:2:4.1のターゲットを使用する 。トランジスタM80の酸化物半導体層はInの含有量が多くなるため、トランジスタM 80の移動度を高くすることができる。他方、トランジスタM3の酸化物半導体層はIn の含有量が減るため、トランジスタM3の移動度はトランジスタM80よりも低くなるが 、トランジスタM3のオフ電流はトランジスタM80よりも低くなる。

【0212】

図22、図23のチップに使用されている絶縁体には、酸化アルミニウム、窒化酸化アル ミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒 化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、 酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上 の材料を含む絶縁体を用いることができる。また、絶縁体には、ポリイミド樹脂、ポリア ミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂等の樹脂を用 いることもできる。なお、本明細書において、酸化窒化物とは、窒素よりも酸素の含有量 が多い化合物をいい、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。 【0213】

絶縁層291-295は、水素、水等に対するブロッキング効果を有する絶縁物で形成さ れている層を少なくとも1層含むことが好ましい。水、水素等は酸化物半導体中にキャリ アを生成する要因の一つであるので、水素、水等に対するブロッキング層を設けることに より、トランジスタM3の信頼性を向上することができる。水素、水等に対するブロッキ ング効果を有する絶縁物には、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化

ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウ ム、酸化窒化ハフニウム、イットリア安定化ジルコニア(YSZ)等がある。 [0214]< < 酸化物半導体の構造 > > 酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられ る。非単結晶酸化物半導体としては、CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor)、多結晶酸化物半 導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。別の観点では、酸化物半導 体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸 化物半導体としては、単結晶酸化物半導体、CAAC-OS、多結晶酸化物半導体、微結 晶酸化物半導体などがある。 [0215]本明細書において、「平行」とは、二つの直線が-10。以上10。以下の角度で配置さ れている状態をいう。したがって、-5°以上5°以下の場合も含まれる。また、「略平 行」とは、二つの直線が-30°以上30°以下の角度で配置されている状態をいう。ま た、「垂直」とは、二つの直線が80。以上100。以下の角度で配置されている状態を いう。したがって、85°以上95°以下の場合も含まれる。また、「略垂直」とは、二 つの直線が60。以上120。以下の角度で配置されている状態をいう。また、本明細書 において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。 [0216] < CAAC - OS >CAAC-OSを、CANC(C-Axis Aligned nanocrystal s)を有する酸化物半導体と呼ぶこともできる。CAAC-OSは、 c軸配向した複数の 結晶部(ペレットともいう。)を有する酸化物半導体の一つである。 透過型電子顕微鏡(TEM:Transmission Electron Micro s c o p e) によって、 C A A C - O S の 明 視 野 像 と回 折 パ ターン との 複合 解 析 像 (高分 解能TEM像ともいう。)を観察すると、複数のペレットを確認することができる。一方 、高分解能TEM像ではペレット同士の境界、即ち結晶粒界(グレインバウンダリーとも いう。)を明確に確認することができない。そのため、CAAC-OSは結晶粒界に起因 する電子移動度の低下が起こりにくいといえる。 CAAC-OSのout-of-plane法による構造解析では、2 が31°近傍の ピークの他に、 2 が 3 6 °近傍にもピークが現れる場合がある。 2 が 3 6 °近傍のピ ークは、CAAC-OS中の一部に、c軸配向性を有さない結晶が含まれることを示して いる。より好ましいCAAC-OSは、out-of-plane法による構造解析では 、2 が31。近傍にピークを示し、2 が36。近傍にピークを示さない。 [0219]CAAC-OSに対し、 c軸に略垂直な方向から X線を入射させる in - p l a n e 法に よる構造解析を行うと、2 が56°近傍にピークが現れる。このピークはInGaZn ○ ₄の結晶の(110)面に帰属される。CAAC-OSの場合は、2 を56°近傍に 固定し、試料面の法線ベクトルを軸(軸)として試料を回転させながら分析(スキャ ン)を行っても、明瞭なピークは現れない。これに対し、InGaZnOᇫの単結晶酸化 物半導体であれば、2 を56。近傍に固定して スキャンした場合、(110)面と等 価な結晶面に帰属されるピークが6本観察される。したがって、XRDを用いた構造解析 から、CAAC-OSはa軸およびb軸の配向が不規則であることが確認できる。 [0220]

(34)

また、CAAC-OSは、欠陥準位密度の低い酸化物半導体である。酸化物半導体の欠陥 としては、例えば、不純物に起因する欠陥や、酸素欠損などがある。したがって、CAA C-OSは不純物濃度の低い酸化物半導体ということもできる。また、CAAC-OSは

10

20

30

50

、酸素欠損の少ない酸化物半導体ということもできる。酸化物半導体に含まれる不純物は 、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導 体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリ ア発生源となる場合がある。

【0221】

不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素な どがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結 合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、 結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭 素などは、原子半径(または分子半径)が大きいため、酸化物半導体の原子配列を乱し、 結晶性を低下させる要因となる。

【0222】

欠陥準位密度の低い(酸素欠損が少ない)酸化物半導体は、キャリア密度を低くすること ができる。そのような酸化物半導体を高純度真性または実質的に高純度真性な酸化物半導 体と呼ぶ。CAAC-OSは不純物濃度が低く、欠陥準位密度が低い。即ち、高純度真性 または実質的に高純度真性な酸化物半導体となりやすい。したがって、CAAC-OSを 用いたトランジスタはしきい値電圧がマイナスとなる電気特性(ノーマリーオンともいう 。)になることが少ない。また、高純度真性または実質的に高純度真性な酸化物半導体は キャリアトラップが少ない。よってCAAC-OSを用いたトランジスタは、電気特性の 変動が小さく、信頼性の高いトランジスタとなる。CAAC-OSは欠陥準位密度が低い ため、光の照射などによって生成されたキャリアが、欠陥準位に捕獲されることが少ない 。したがって、CAAC-OSを用いたトランジスタは、可視光や紫外光の照射による電 気特性の変動が小さい。

酸化物半導体のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準 位密度が高い酸化物半導体を用いたトランジスタは、電気特性が不安定となる場合がある

[0224]

< 微結晶酸化物半導体 >

微結晶酸化物半導体は、高分解能TEM像において、結晶部を確認することのできる領域 と、明確な結晶部を確認することのできない領域とを有する。微結晶酸化物半導体に含ま れる結晶部は、1nm以上100nm以下、または1nm以上10nm以下の大きさであ ることが多い。特に、1nm以上10nm以下、または1nm以上3nm以下の微結晶で あるナノ結晶を有する酸化物半導体を、nc-OS(nanocrystalline Oxide Semiconductor)と呼ぶ。nc-OSは、例えば、高分解能T EM像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、CAAC-OSにおけるペレットと起源を同じくする可能性がある。そのため、以下ではnc-OS の結晶部をペレットと呼ぶ場合がある。

【0225】

n c - O S は、微小な領域(例えば、1 n m 以上1 0 n m 以下の領域、特に1 n m 以上3 n m 以下の領域)において原子配列に周期性を有する。また、 n c - O S は、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、 n c - O S は、分析方法によっては、非晶質酸化物半導体と区別が付かない場合がある。例えば、 n c - O S に対し、ペレットよりも大きい径の X 線を用いる X R D 装置を用いて構造解析を行うと、 o u t - o f - p 1 a n e 法による解析では、結晶面を示す ピークが検出されない。また、 n c - O S に対し、ペレットよりも大きいプローブ径(例 えば 5 0 n m 以上)の電子線を用いる電子回折(制限視野電子回折ともいう。)を行うと、 、 ハローパターンのような回折パターンが観測される。一方、 n c - O S に対し、ペレッ トの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折 10

20

30

を行うと、スポットが観測される。また、nc-OSに対しナノビーム電子回折を行うと 、円を描くように(リング状に)輝度の高い領域が観測される場合がある。さらに、リン グ状の領域内に複数のスポットが観測される場合がある。

【 0 2 2 6 】

このように、ペレット(ナノ結晶)間では結晶方位が規則性を有さないことから、nc‐ OSを、RANC(Random Aligned nanocrystals)を有す る酸化物半導体、またはNANC(Non-Aligned nanocrystals)を有する酸化物半導体と呼ぶこともできる。

[0227]

n c - O S は、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、 ¹⁰ n c - O S は、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、n c - O S は、異なるペレット間で結晶方位に規則性が見られない。そのため、n c - O S は、C A A C - O S と比べて欠陥準位密度が高くなる。

【0228】

< 非 晶 質 酸 化 物 半 導 体 >

非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化物 半導体である。石英のような無定形状態を有する酸化物半導体が一例である。非晶質酸化 物半導体は、高分解能TEM像において結晶部を確認することができない。非晶質酸化物 半導体に対し、XRD装置を用いた構造解析を行うと、out-of-plane法によ る解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体に対し、電 子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体に対し、ナノ ビーム電子回折を行うと、スポットが観測されず、ハローパターンのみが観測される。 【0229】

非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を有 さない構造を完全な非晶質構造(completely amorphous stru cture)と呼ぶ場合がある。また、長距離秩序性を有さないが、ある原子から最近接 原子または第2近接原子までの範囲において秩序性を有していてもよい構造を非晶質構造 と呼ぶ場合もある。したがって、最も厳格な定義によれば、僅かでも原子配列に秩序性を 有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。また、少なくとも、長 距離秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。よって、 結晶部を有することから、例えば、CAAC-OSおよびnc-OSを、非晶質酸化物半 導体または完全な非晶質酸化物半導体と呼ぶことはできない。

↓ [▲] & た & 九 【 0 2 3 0 】

<非晶質ライク酸化物半導体>

なお、酸化物半導体は、nc-OSと非晶質酸化物半導体との間の構造を有する場合がある。そのような構造を有する酸化物半導体を、特に非晶質ライク酸化物半導体(a-li ke OS:amorphous-like Oxide Semiconductor)と呼ぶ。

 $\begin{bmatrix} 0 & 2 & 3 & 1 \end{bmatrix}$

a - 1 i k e OSは、高分解能TEM像において鬆(ボイドともいう。)が観察される
 場合がある。また、高分解能TEM像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域とを有する。鬆を有するため、a - 1 i k e OSは不安定な構造である。また、鬆を有するため、a - 1 i k e OSは不安定な構造である。また、鬆を有するため、a - 1 i k e OSおよびCAAC-OSと比べて密度の低い構造である。具体的には、a - 1 i k e OSの密度は、同じ組成の単結晶の密度の78.6%以上92.3%未満となる。また、nc - OSの密度およびCAAC-OSの密度は、同じ組成の単結晶の密度の92.3%以上100%未満となる。単結晶の密度の78%未満となる酸化物半導体は、成膜すること自体が困難である。
 【0232】

例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体において、菱 ⁵⁰

面体晶構造を有する単結晶 I n G a Z n O ₄ の密度は 6 .3 5 7 g / c m ³ となる。よっ て、例えば、 I n : G a : Z n = 1 : 1 : 1 [原子数比]を満たす酸化物半導体において 、 a - 1 i k e O S の密度は 5 .0 g / c m ³ 以上 5 .9 g / c m ³ 未満となる。また 、例えば、 I n : G a : Z n = 1 : 1 : 1 [原子数比]を満たす酸化物半導体において、 n c - O S の密度および C A A C - O S の密度は 5 .9 g / c m ³ 以上 6 .3 g / c m ³ 未満となる。

なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる 単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もる ことができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせ る割合に対して、加重平均を用いて見積もればよい。可能な限り少ない種類の単結晶を組 み合わせて、密度を見積もることが好ましい。

【0234】

酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。例えば、OSトランジスタの半導体領域は、非晶質酸化物半導体、 a - 1 i k e OS、微結晶酸化物半導体、 C A A C - O S のうち、二種以上を有する積層膜であってもよい。

【符号の説明】

【0235】

10:回路、11:スキャンフリップフロップ(SFF)、15:回路、20:選択回路 、21:選択回路(SEL)、30:回路、31:フリップフロップ(FF)、31a: ²⁰ 回路、32M:ラッチ、32S:ラッチ、42:インバータ、43:インバータ、44: インバータ、45:バッファ(BUF)、50:SFF、

1 0 0 : 論理回路、1 0 1 : 論理回路、1 0 2 : 論理回路、1 0 3 : 論理回路、1 1 0 : S F F 、1 1 2 : S F F 、1 1 3 : S F F 、1 1 4 : S F F 、1 1 5 : S F F 、1 1 6 : S F F 、

200: PU、201: プロセッサコア、202: 電源管理装置(PMU)、203:パワースイッチ(PSW)、204: クロック制御回路、205: 回路、210: 電源回路、220: 端子、221: 端子、222: 端子、231: 制御装置、232: プログラムカウンタ、233: パイプラインレジスタ、234: パイプラインレジスタ、235: レジスタファイル、236: 算術論理演算装置(ALU)、237: データバス、240: 論理回路、250: SFF、

260:FET層、261:FET層、262:FET層、263:容量層、270:単結晶シリコンウエハ、271:p型Siトランジスタ、272:n型Siトランジスタ、280:導電層、281:導電層、282:導電層、283:導電層、284:絶縁層、291:絶縁層、292:絶縁層、293:絶縁層、294:絶縁層、295:絶縁層、295:絶縁層、295:絶縁層、295:201:05トランジスタ、503:05トランジスタ、504:05トランジスタ、505トランジスタ、505:05トランジスタ、506:05トランジスタ、510:基板、511:2:絶縁層、512:2:05層、522:05層、523:05層、530
:導電層、531:導電層、541:導電層、542:導電層、551:2:層

900:携帯型ゲーム機、901:筐体、902:筐体、903:表示部、904:表示 部、905:マイクロホン、906:スピーカ、907:操作キー、908:スタイラス 、910:携帯情報端末、911:筐体、912:筐体、913:表示部、914:表示 部、915:接続部、916:操作キー、920:ノート型PC、921:筐体、922 :表示部、923:キーボード、924:ポインティングデバイス、930:電気冷凍冷 蔵庫、931:筐体、932:冷蔵室用扉、933:冷凍室用扉、940:ビデオカメラ 、941:筐体、942:筐体、943:表示部、944:操作キー、945:レンズ、 946:接続部、950:自動車、951:車体、952:車輪、953:ダッシュボー ド、954:ライト、 10

10

7 0 0 0 : 電子部品、 7 0 0 1 : リード、 7 0 0 2 : プリント基板、 7 0 0 3 : 回路部、 7 0 0 4 : 回路基板、

 BK:端子、C1:容量素子、C11:容量素子、C12:容量素子、C80:容量素子、CK:端子、CK1:端子、CKB1:端子、D1:端子、D0:端子、D1:端子、D

 2:端子、D3:端子、Dn:端子、EN:端子、FN:Jード、FN11:Jード、M

 1:トランジスタ、M2:トランジスタ、M3:トランジスタ、M80:トランジスタ、

 0BG:端子、PL:端子、Q:端子、QB:端子、RC1:回路、RC2:回路、RC3:回路、RC4:回路、RC11:回路、RC13:回路、RC14

 :回路、RC4:回路、RC11:回路、RC50:回路、RE:端子、RT:端子、SD:端子、SD_IN:端子、SE:端子、SW1:スイッチ、SW2:スイッチ、SW3:スイッチ、T0:端子、T1:端子、T2:端子、VH:端子、VL:端子、W1

 :配線層、W2:配線層、W3:配線層、W4:配線層、W5:配線層、W6:配線層、W6:





<u>103</u>



ഹ

FIG.

【図9】

FIG. 9

【図5】



【図6】 FIG.6





【図10】 FIG.10



【図14】 FIG.14

> Processor Core 201



【図 1 5】 FIG. 15

<u>SFF250</u>











FIG. 19B

























【図4】

FIG. 4



【図7】 FIG.7



【図 8 】 FIG. 8



【図11】 FIG. 11





