(19)日本国特許庁(JP)

(12)特許公報(B2)

31/10

(11)特許番号 **特許第7487131号**

(P7487131)

(45)発行日 令和6年5月20日(2024.5.20)

H 0 1 L 31/107 (2006.01)

(24)登録日 令和6年5月10日(2024.5.10)

(51)国際特許分類

FΙ

H 0 1 L

В

請求項の数 9 (全12頁)

(21)出願番号 (22)出願日 (65)公開番号	特願2021-44542(P2021-44542) 令和3年3月18日(2021.3.18) 特開2022-143820(P2022-143820	(73)特許権者	000003078 株式会社東芝 東京都港区芝浦一丁目1番1号
	A)	(73)特許権者	317011920
(43)公開日	令和4年10月3日(2022.10.3)		東芝デバイス&ストレージ株式会社
審査請求日	令和5年2月2日(2023.2.2)		東京都港区芝浦一丁目1番1号
		(74)代理人	110004026
			弁理士法人 i X
		(72)発明者	千石 光洋
			東京都港区芝浦一丁目1番1号 東芝デ
			バイス&ストレージ株式会社内
		(72)発明者	松本 展
			東京都港区芝浦一丁目1番1号 東芝デ
			バイス&ストレージ株式会社内
		(72)発明者	国分 弘一
			最終頁に続く

(54)【発明の名称】 半導体装置

(57)【特許請求の範囲】

【請求項1】

第1導電形の第1半導体領域と、

前記第1半導体領域の上に設けられ、前記第1半導体領域よりも高い第1導電形の不 純物濃度を有する第1導電形の第2半導体領域と、

前記第2半導体領域の上に設けられた第2導電形の第3半導体領域と、

を含む素子部と、

前記第1半導体領域から前記第2半導体領域に向かう第1方向と交差する第1面に沿って、前記第1半導体領域、前記第2半導体領域、及び前記第3半導体領域のそれぞれの周りに設けられた第1絶縁部と、

前記第1面に沿って前記第1絶縁部の周りに設けられ、前記第1半導体領域よりも高い第1導電形の不純物濃度を有する第1導電形の第4半導体領域と、

前記第3半導体領域と電気的に接続されたクエンチ部と、

を備えた半導体装置。

【請求項2】

前記第1面に沿って前記第1絶縁部の一部の周りに設けられた第1導電形の第5半導体領域をさらに備え、

前記第4半導体領域は、前記第5半導体領域の上に設けられ、

前記第4半導体領域における第1導電形の不純物濃度は、前記第5半導体領域における 第1導電形の不純物濃度よりも高い、請求項1記載の半導体装置。

【請求項3】

前記第4半導体領域は、前記第2半導体領域よりも下方に位置する、請求項1又は2に 記載の半導体装置。

【請求項4】

前記第4半導体領域の上に設けられた第6半導体領域をさらに備え、

前記第6半導体領域における第1導電形の不純物濃度は、前記第4半導体領域における 第1導電形の不純物濃度よりも低い、請求項1~3のいずれか1つに記載の半導体装置。

【請求項5】

第1導電形の第1半導体領域と、

前記第1半導体領域の上に設けられ、前記第1半導体領域よりも高い第1導電形の不 純物濃度を有する第1導電形の第2半導体領域と、

前記第2半導体領域の上に設けられた第2導電形の第3半導体領域と、

を含む素子部と、

前記第1半導体領域から前記第2半導体領域に向かう第1方向と交差する第1面に沿っ て前記素子部の周りに設けられた第1絶縁部と、

前記第1面に沿って前記第1絶縁部の周りに設けられ、前記第1半導体領域よりも高い 第1導電形の不純物濃度を有する第1導電形の第4半導体領域と、

前記第4半導体領域の上に設けられ、前記第4半導体領域における第1導電形の不純物 濃度よりも低い第1導電形の不純物濃度を有する第6半導体領域と、

前記第3半導体領域と電気的に接続されたクエンチ部と、

を備えた半導体装置。

【請求項6】

前記第1方向における前記第4半導体領域の長さは、前記素子部から前記第4半導体領 域に向かう方向における前記第4半導体領域の長さよりも短い、請求項1~5のいずれか 1つに記載の半導体装置。

【請求項7】

前記第4半導体領域の上に設けられた第2絶縁部をさらに備え、

前記クエンチ部は、前記第2絶縁部の上に設けられた、請求項1~6のいずれか1つに 記載の半導体装置。

【請求項8】

複数の前記素子部が、前記第1方向に交差する第2方向と、前記第1方向及び前記第2 方向に沿う面と交差する第3方向と、に沿って設けられ、

複数の前記第1絶縁部が、前記第1面に沿って複数の前記素子部の周りに設けられ、

前記第4半導体領域は、複数の前記素子部のうち隣り合う前記素子部同士の間に設けら れた、請求項1~7のいずれか1つに記載の半導体装置。

【請求項9】

前記素子部は、ガイガーモードで動作される請求項1~8のいずれか1つに記載の半導 体装置。

【発明の詳細な説明】

【技術分野】

[0001]

本発明の実施形態は、半導体装置に関する。

【背景技術】

[00002]

光を検出する半導体装置がある。半導体装置の光検出効率は、高いことが望ましい。

【先行技術文献】

【特許文献】

[0003]

【文献】特開2015-84392号公報

【発明の概要】

10

20

30

【発明が解決しようとする課題】

[0004]

本発明が解決しようとする課題は、光検出効率を向上可能な半導体装置を提供することである。

【課題を解決するための手段】

[0005]

実施形態に係る半導体装置は、素子部と、第1絶縁部と、第1導電形の第4半導体領域と、クエンチ部と、を備える。前記素子部は、第1導電形の第1半導体領域と、前記第1半導体領域の上に設けられ、前記第1半導体領域よりも高い第1導電形の不純物濃度を有する第1導電形の第2半導体領域と、前記第2半導体領域の上に設けられた第2導電形の第3半導体領域と、を含む。前記第1絶縁部は、前記第1半導体領域から前記第2半導体領域に向かう第1方向と交差する第1面に沿って前記素子部の周りに設けられている。前記第4半導体領域は、前記第1面に沿って前記第1絶縁部の周りに設けられ、前記第1半導体領域よりも高い第1導電形の不純物濃度を有する。前記クエンチ部は、前記第3半導体領域と電気的に接続されている。

【図面の簡単な説明】

[0006]

- 【図1】実施形態に係る半導体装置を表す模式的平面図である。
- 【図2】図1のA1-A2断面図である。
- 【図3】図2のB1-B2断面図である。
- 【図4】参考例に係る半導体装置を表す断面図である。
- 【図5】参考例及び実施形態に係る半導体装置の特性を示す模式図である。
- 【図6】参考例に係る別の半導体装置を表す断面図である。
- 【図7】実施形態の変形例に係る半導体装置を示す断面図である。
- 【図8】実施形態の変形例に係る半導体装置を示す断面図である。
- 【図9】実施形態の変形例に係る半導体装置を示す断面図である。
- 【図10】実施形態の変形例に係る半導体装置を示す断面図である。

【発明を実施するための形態】

[0007]

以下に、本発明の各実施形態について図面を参照しつつ説明する。

図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。

本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

以下の説明及び図面において、 n^+ 、n及び p^+ 、p、 p^- の表記は、各不純物濃度の相対的な高低を表す。すなわち、「+」が付されている表記は、「+」及び「-」のいずれも付されていない表記よりも不純物濃度が相対的に高く、「-」が付されている表記は、いずれも付されていない表記よりも不純物濃度が相対的に低いことを示す。これらの表記は、それぞれの領域にp形不純物とn形不純物の両方が含まれている場合には、それらの不純物が補償しあった後の正味の不純物濃度の相対的な高低を表す。

以下で説明する各実施形態について、各半導体領域のp形とn形を反転させて各実施形態を実施してもよい。

[0008]

図1は、実施形態に係る半導体装置を表す模式的平面図である。図2は、図1のA1-A2断面図である。

図1及び図2に表したように、第1実施形態に係る半導体装置100は、p⁺形(第1 導電形)半導体層1、素子部10、p形半導体領域14(第4半導体領域)、p⁻形半導体領域15(第5半導体領域)、半導体領域16(第6半導体領域)、第1絶縁部21、第2絶縁部22、クエンチ部30、配線35、及び絶縁層40を含む。図1では、絶縁層 10

20

30

40

40が省略されている。また、コンタクトプラグが破線で表されている。

[0009]

図 2 に表したように、素子部 1 0 は、 p ⁻ 形半導体領域 1 1 (第 1 半導体領域)、 p ⁺ 形半導体領域 1 2 (第 2 半導体領域)、及び n ⁺ 形 (第 2 導電形)半導体領域 1 3 (第 3 半導体領域)を含む。

[0010]

ここでは、 p^- 形半導体領域 1 1 から p^+ 形半導体領域 1 2 に向かう方向を Z 方向(第 1 方向)とする。Z 方向と交差する一方向を X 方向(第 2 方向)とする。X - Z 面と交差する一方向を Y 方向(第 3 方向)とする。例えば、X 方向、Y 方向、及び Z 方向は、相互に直交する。また、説明のために、 p^- 形半導体領域 1 1 から p^+ 形半導体領域 1 2 に向かう方向を「上」と言い、その反対方向を「下」と言う。これらの方向は、 p^- 形半導体領域 1 1 と p^+ 形半導体領域 1 2 との相対的な位置関係に基づき、重力の方向とは無関係である。

[0011]

 p^+ 形半導体層 1 は、半導体装置 1 0 0 の下面に設けられている。素子部 1 0 の p^- 形 半導体領域 1 1 は、 p^+ 形半導体層 1 の上に設けられ、 p^+ 形半導体層 1 と電気的に接続されている。 p^- 形半導体領域 1 1 における p 形不純物濃度は、 p^+ 形半導体層 1 における p 形不純物濃度よりも低い。

[0012]

 p^+ 形半導体領域 1 2 は、 p^- 形半導体領域 1 1 の上に設けられている。 p^+ 形半導体領域 1 2 におけるp 形不純物濃度は、 p^- 形半導体領域 1 1 におけるp 形不純物濃度よりも高い。 p^+ 形半導体領域 1 2 には、 p^+ 形半導体層 1 及び p^- 形半導体領域 1 1 を介して電圧が印加される。

[0013]

[0014]

第1絶縁部21は、X-Y面に沿って素子部10の周りに設けられている。例えば、第1絶縁部21は、p⁻形半導体領域11、p⁺形半導体領域12、及びn⁺形半導体領域13に接する。第1絶縁部21の下端は、p⁺形半導体領域12の下端よりも下方に位置する。好ましくは、第1絶縁部21は、p⁻形半導体領域11に広がる空乏層よりも下方まで延びている。

[0015]

p形半導体領域14、p・形半導体領域15、及び半導体領域16は、X-Y面に沿って第1絶縁部21の周りに設けられている。p形半導体領域14は、p・形半導体領域15の上に設けられている。半導体領域16は、p形半導体領域14の上に設けられている。p形半導体領域14は、p・形半導体領域12よりも下方に位置する。半導体領域16は、X-Y面に沿って、p・形半導体領域12及びn・形半導体領域13の周りに位置する。

[0016]

p・形半導体領域15におけるp形不純物濃度は、p形半導体領域14におけるp形不純物濃度よりも低い。半導体領域16は、p形でも良いし、n形でも良い。半導体領域16におけるp形不純物濃度が、p形半導体領域14におけるp形不純物濃度よりも低ければ、半導体領域16の導電形及び不純物濃度は、任意である。p形半導体領域14及びp・形半導体領域15は、p・形半導体層1と電気的に接続されている。

[0017]

図1及び図2に示すように、素子部10は、X方向及びY方向において複数設けられている。複数の第1絶縁部21が、それぞれ、X-Y面に沿って複数の素子部10の周りに

10

20

30

40

設けられている。 1 つの第 2 絶縁部 2 2 が、複数の第 1 絶縁部 2 1 の上に設けられている。 【 0 0 1 8 】

図3は、図2のB1-B2断面図である。

複数の第1絶縁部21は、互いに離れている。図3に示すように、p形半導体領域14 は、X方向又はY方向において隣り合う第1絶縁部21同士の間に設けられている。p⁻ 形半導体領域15及び半導体領域16も、p形半導体領域14と同様に、隣り合う第1絶 縁部21同士の間に設けられている。

[0019]

クエンチ部30は、素子部10よりも上方に設けられ、n⁺形半導体領域13と電気的に接続されている。クエンチ部30は、図1及び図2に示すように、第2絶縁部22の上に設けられることが好ましい。これにより、素子部10に向けて進む光が、クエンチ部30によって遮られることを抑制できる。

[0020]

例えば図1に示すように、n⁺形半導体領域13は、コンタクトプラグ30a、配線30b、コンタクトプラグ30c、クエンチ部30、及びコンタクトプラグ30dを介して、配線35と電気的に接続される。配線35は、複数のn⁺形半導体領域13と電気的に接続されている。

[0021]

絶縁層40は、素子部10、第1絶縁部21、及び第2絶縁部22の上に設けられている。上述した各コンタクトプラグや、各配線、クエンチ部30は、絶縁層40中に設けられている。絶縁層40は、Z方向に積層された複数の絶縁膜を含んでも良い。

[0022]

半導体装置100の動作を説明する。

素子部10に光が入射すると、素子部10で電荷が生成される。例えば、p⁺ 形半導体領域12とn⁺ 形半導体領域13との間には、降伏電圧を超える逆電圧が印加される。素子部10は、ガイガーモードで動作する。素子部10で発生した電荷によりアバランシェ降伏が生じ、多量の電荷が生成される。電荷は、n⁺ 形半導体領域13及びクエンチ部30を通って配線35へ流れ、半導体装置100の外部に取り出される。

[0023]

クエンチ部 3 0 の電気抵抗は、コンタクトプラグ 3 0 a、 3 0 c、 3 0 d、及び配線 3 0 b のそれぞれの電気抵抗よりも大きい。クエンチ部 3 0 の電気抵抗は、好ましくは 1 0 k より大きく 1 0 M より小さい。クエンチ部 3 0 は、素子部 1 0 に光が入射し、アバランシェ降伏が発生した際に、アバランシェ降伏の継続を抑制するために設けられる。アバランシェ降伏が発生し、電子が n + 形半導体領域 1 3 およびクエンチ部 3 0 へ流れ込むと、電子がクエンチ部 3 0 によってせき止められることで、 n + 形半導体領域 1 3 の電位が低下する。 n + 形半導体領域 1 3 の電位の低下により、 p + 形半導体領域 1 2 と n + 形半導体領域 1 3 との間の電位差が小さくなり、アバランシェ降伏が停止する。これにより、素子部 1 0 は、入射した光を再度検出可能となる。

[0024]

上述したように、大きな電圧降下を生じさせる抵抗体が、クエンチ部30として設けられても良い。抵抗体に代えて、アクティブクエンチ方式を適用した、トランジスタを含むクエンチ部30が設けられても良い。

[0025]

各要素の材料の一例を説明する。

 p^+ 形半導体層 1 p^- 形半導体領域 1 1、 p^+ 形半導体領域 1 2、 p^+ 形半導体領域 1 3、 p^+ 形半導体領域 1 4、 p^- 形半導体領域 1 5、及び半導体領域 1 6 は、シリコン、炭化シリコン、ガリウムヒ素、窒化ガリウムなどの半導体材料を含む。半導体材料としてシリコンが用いられるとき、リン、ヒ素、又はアンチモンが p^+ 形不純物として用いられる。ボロンが p^+ 形不純物として用いられる。

[0026]

10

20

30

40

第1 絶縁部21、第2 絶縁部22、及び絶縁層40は、絶縁材料を含む。素子部10同士の間の二次光子によるクロストークを低減するために、絶縁部20に含まれる絶縁材料の屈折率は、素子部10に含まれる半導体材料の屈折率よりも低いことが好ましい。例えば、第1 絶縁部21、第2 絶縁部22、及び絶縁層40は、酸化シリコンを含む。

[0027]

抵抗体としてのクエンチ部30は、ポリシリコンを含む。クエンチ部30には、n形不純物又はp形不純物が添加されていても良い。各コンタクトプラグ及び各配線は、金属材料を含む。金属材料は、チタン、タングステン、銅、及びアルミニウムからなる群より選択された少なくとも1つである。

[0028]

実施形態の利点を説明する。

図4は、参考例に係る半導体装置を表す断面図である。

図 4 に示す、参考例に係る半導体装置 1 0 0 r 1 では、 p 形半導体領域 1 4 が設けられていない。第 1 絶縁部 2 1 の周りには、 p $^{-}$ 形半導体領域 1 9 a が設けられている。

[0029]

図 5 (a)及び図 5 (b)は、参考例及び実施形態に係る半導体装置の特性を示す模式図である。

図 5 (a)及び図 5 (b)において、実線は、電界 E F の向きを示す。破線は、等電位面 E P を示す。半導体装置 1 0 0 及び 1 0 0 r 1 では、 p $^-$ 形半導体領域 1 1 に比べて不純物濃度の高い、 p $^+$ 形半導体領域 1 2 及び n $^+$ 形半導体領域 1 3 が設けられている。この場合、これらの p n 接合面外周の下では、図 5 (a)に示すように、等電位面 E P が下方に向けて凸状に膨らむ。電界 E F の向きが、素子部 1 0 の X - Y 面の中心に向けて湾曲する。

[0030]

図5(a)及び図5(b)に、有感領域SRの幅の一例を示す。幅は、Z方向と交差する一方向の長さである。有感領域SRに存在する電荷は、電界EFに沿って移動し、アバランシェ降伏を発生させる。図5(a)に示すように、電界EFが素子部10の中心に向けて湾曲すると、有感領域SRの幅は、素子部10の幅よりも狭まる。

[0031]

この課題について、実施形態に係る半導体装置100では、第1絶縁部21の周りに P 形半導体領域14が設けられている。 p 形半導体領域14が設けられると、図5(b)に示すように、第1絶縁部21外周での空乏層の広がりが抑制される。これにより、電界 E F の素子部10中心に向けた湾曲を抑制できる。この結果、有感領域SRを、半導体装置100の光検出効率が向上する。

[0032]

図6は、参考例に係る別の半導体装置を表す断面図である。

有感領域SRを広げるために、図6に示す半導体装置100r2のように、p形半導体領域19bを素子部10内に設けることも考えられる。しかし、この場合、p形半導体領域19bによって空乏層の広がりが抑制される。これにより、素子部10における接合容量が増大する。接合容量が増大するほど、アバランシェ降伏が発生した際に、二次光子が発生し易くなる。二次光子の増加は、クロストークノイズを増大させる可能性がある。

[0033]

実施形態に係る半導体装置100では、第1絶縁部21が、素子部10とp形半導体領域14との間に設けられている。これにより、p形半導体領域14を設けることによる接合容量の増大を抑制できる。この結果、二次光子の増加を抑制し、クロストークノイズの増大を抑制できる。実施形態によれば、クロストークの増加を抑制しつつ、光検出効率を向上できる。

[0034]

例えば、図5(b)に示すように、Z方向におけるp形半導体領域14の長さL1は、素子部10から第1絶縁部21に向かう方向におけるp形半導体領域14の長さL2より

10

20

30

40

も、短い。

[0035]

p形半導体領域14と第1絶縁部21下端との間のZ方向における距離D2は、p形半導体領域14と素子部10の上面との間のZ方向における距離D1よりも、短いことが好ましい。図5(a)に示すように、電界EFは、深い位置で、素子部10中心に向けて湾曲する。距離D2が距離D1よりも短いことで、より深い位置で、第1絶縁部21外周での空乏層の広がりを抑制できる。これにより、電界EFの素子部10中心に向けた湾曲を、効果的に抑制できる。この結果、半導体装置100の光検出効率をさらに向上できる。

[0036]

p形半導体領域14とp・形半導体領域15との間の境界は、以下の方法により特定できる。p形半導体領域14における最大のp形不純物濃度(第1濃度)を測定する。p形半導体領域14から離れた位置におけるp・形半導体領域15のp形不純物濃度(第2濃度)を測定する。p形半導体領域14とp・形半導体領域15との間において、第1濃度と第2濃度の中間のp形不純物濃度を有する位置を特定する。その位置が、p形半導体領域14とp・形半導体領域15との間の境界に対応する。

[0037]

p形半導体領域14と半導体領域16との間の境界は、以下の方法により特定できる。 半導体領域16がn形の場合、p形半導体領域14と半導体領域16との間のpn接合面 の位置が、p形半導体領域14と半導体領域16との間の境界に対応する。半導体領域1 6がp形の場合、p形半導体領域14における最大のp形不純物濃度(第1濃度)を測定 する。p形半導体領域14から離れた位置における半導体領域16のp形不純物濃度(第 2濃度)を測定する。p形半導体領域14と半導体領域16との間において、第1濃度と 第2濃度の中間のp形不純物濃度を有する位置を特定する。その位置が、p形半導体領域 14と半導体領域16との間の境界に対応する。

[0038]

図7~図10は、実施形態の変形例に係る半導体装置を示す断面図である。

図7に示す半導体装置110は、p・形半導体領域15が設けられていない点で、半導体装置100と異なる。例えば、p形半導体領域14の下端は、第1絶縁部21の下端と、X方向又はY方向において並んでいる。

[0039]

図8に示す半導体装置120は、半導体領域16が設けられていない点で、半導体装置100と異なる。例えば、p形半導体領域14は、第2絶縁部22と接する。p形半導体領域14の一部は、X-Y面に沿ってp⁺形半導体領域12の周りに位置する。

[0040]

図9に示す半導体装置130のように、p 形半導体領域15及び半導体領域16が設けられていなくても良い。第1絶縁部21同士の間には、p形半導体領域14が充填されている。

[0041]

半導体装置110~130によれば、半導体装置100と同様に、クロストークの増加を抑制しつつ、光検出効率を向上できる。

[0042]

また、図7に示す半導体装置110によれば、半導体装置100に比べて、より深い位置で、より広い範囲に亘って、空乏層の広がりを抑制できる。

[0043]

半導体装置100によれば、半導体装置110及び130に比べて、p形半導体領域14のZ方向における長さが短いため、p形半導体領域14の形成が容易である。

[0044]

図10に示す半導体装置140のように、p⁺形半導体領域12及びn⁺形半導体領域13は、第1絶縁部21から離れていても良い。半導体装置140では、p⁺形半導体領域12と第1絶縁部21との間、及びn⁺形半導体領域13と第1絶縁部21との間に、

10

20

30

40

n形半導体領域17が設けられている。

[0045]

n 形半導体領域 1 7 は、X - Y 面に沿って p ⁺ 形半導体領域 1 2 及び n ⁺ 形半導体領域 1 3 の周りに位置する。例えば、n 形半導体領域 1 7 の下端は、p ⁺ 形半導体領域 1 2 の下端よりも上方に位置する。n 形半導体領域 1 7 における n 形不純物濃度は、n ⁺ 形半導体領域 1 3 における n 形不純物濃度よりも低い。

[0046]

n 形半導体領域 1 7 が設けられる場合、 n + 形半導体領域 1 3 の外周下部における電界強度を低減できる。このため、素子部 1 0 における局所的な電界強度の上昇を抑制できる。これにより、例えば、エッジプレークダウンの発生を抑制し、半導体装置 1 4 0 の動作をより安定化できる。

[0047]

以上で説明した変形例は、適宜組み合わせることができる。例えば、半導体装置110 ~130のいずれかに、n形半導体領域17が設けられても良い。

[0048]

以上で説明した各実施形態における、各半導体領域の間の不純物濃度の相対的な高低については、例えば、SCM(走査型静電容量顕微鏡)を用いて確認することが可能である。なお、各半導体領域におけるキャリア濃度は、各半導体領域において活性化している不純物濃度と等しいとみなせる。従って、各半導体領域の間のキャリア濃度の相対的な高低についても、SCMを用いて確認することができる。また、各半導体領域における不純物濃度については、例えば、SIMS(二次イオン質量分析法)により測定することが可能である。

[0049]

以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。

【符号の説明】

[0050]

1: p * 形半導体層、 10: 素子部、 11: p * 形半導体領域、 12: p * 形半導体領域、 13: n * 形半導体領域、 14: p 形半導体領域、 15: p * 形半導体領域、 16: 半導体領域、 17: n 形半導体領域、 19 a: p * 形半導体領域、 19 b: p 形半導体領域、 21: 第1 絶縁部、 22: 第2 絶縁部、 30: クエンチ部、 30 a: コンタクトプラグ、 30 b: 配線、 30 c: コンタクトプラグ、 30 d: コンタクトプラグ、 35: 配線、 40: 絶縁層、 100, 100 r 1, 100 r 2, 110 ~ 140: 半導体装置、 D1, D2: 距離、 EF: 電界、 EP: 等電位面、 SR: 有感領域


40

10

20

【図面】


【図1】



30


13 10

【図2】




20


【図3】



【図4】




【図5】





【図8】



10

20


【図7】

10 13 12 11 21 22 21 10 30

10 13 12 11 21 22 21 10


30

120




1 p⁺ 14 15

【図9】



【図10】



10

20

30

フロントページの続き

東京都港区芝浦一丁目1番1号 東芝デバイス&ストレージ株式会社内

審査官 丸橋 凌

(56)参考文献 特開2020-149987(JP,A)

特開2019-033136(JP,A)

特開2019-140132(JP,A)

特開2012-099580(JP,A)

特開2008-066446(JP,A)

米国特許出願公開第2018/0108799(US,A1)

特開2015-084392(JP,A)

国際公開第2020/203222(WO,A1)

(58)調査した分野 (Int.Cl., DB名)

H01L 31/08-31/119

H01L 27/14-27/148