

I272697

748556

圖 1




圖 2




圖 3




圖 4




圖 5




圖 6




圖 7




圖 8





圖 9



(此處由本局於收文時黏貼條碼)

第 92112445 號專利申請案中文說明書替換本 I272697  
民國 95 年 5 月 3 日修正 748556

## 公告本

# 發明專利說明書

(本申請書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)



※申請案號：92112445

※申請日期：92 年 05 月 07 日

※IPC 分類：H01L 21/822

## 壹、發明名稱：

(中) 半導體裝置及其製造方法

(英)

## 貳、申請人：(共 2 人)

1. 姓 名：(中) 日立製作所股份有限公司  
(英)

代表人：(中) 1. 庄山悅彥  
(英)

地 址：(中) 日本國東京都千代田區神田駿河台四丁目六番地  
(英)

國籍：(中英) 日本 JAPAN

2. 姓 名：(中) 日立超愛爾 愛斯 愛 系統股份有限公司  
(英)

代表人：(中) 1. 小切間正彥  
(英)

地 址：(中) 日本國東京都小平市上水本町五丁目二二番一號  
(英)

國籍：(中英) 日本 JAPAN

## 參、發明人：(共 5 人)

1. 姓 名：(中) 辻川真平  
(英)

地 址：(中) 日本國東京都千代田區丸之內一丁目五番一號新丸大樓日立製作所  
(股) 知的財產權本部內  
(英)

2. 姓 名：(中) 峰利之  
(英)

地 址：(中) 日本國東京都千代田區丸之內一丁目五番一號新丸大樓日立製作所  
(股) 知的財產權本部內

I272697

748556

(英)

3. 姓 名：(中) 由上二郎  
(英)

地 址：(中) 日本國東京都千代田區丸之内一丁目五番一號新丸大樓日立製作所  
(股) 知的財產權本部內  
(英)

4. 姓 名：(中) 橫山夏樹  
(英)

地 址：(中) 日本國東京都千代田區丸之内一丁目五番一號新丸大樓日立製作所  
(股) 知的財產權本部內  
(英)

5. 姓 名：(中) 山內豪  
(英)

地 址：(中) 日本國東京都小平市上水本町五丁目二二番一號 日立超愛爾 愛  
斯 愛 系統(股) 內  
(英)

## 肆、聲明事項：

◎本案申請前已向下列國家（地區）申請專利  主張國際優先權：

【格式請依：受理國家（地區）；申請日；申請案號數 順序註記】

1. 日本 ; 2002/06/07 ; 2002-166630  有主張優先權

I272697

748556

(英)

3. 姓 名：(中) 由上二郎  
(英)

地 址：(中) 日本國東京都千代田區丸之内一丁目五番一號新丸大樓日立製作所  
(股) 知的財產權本部內  
(英)

4. 姓 名：(中) 橫山夏樹  
(英)

地 址：(中) 日本國東京都千代田區丸之内一丁目五番一號新丸大樓日立製作所  
(股) 知的財產權本部內  
(英)

5. 姓 名：(中) 山內豪  
(英)

地 址：(中) 日本國東京都小平市上水本町五丁目二二番一號 日立超愛爾 愛  
斯 愛 系統(股) 內  
(英)

## 肆、聲明事項：

◎本案申請前已向下列國家（地區）申請專利  主張國際優先權：

【格式請依：受理國家（地區）；申請日；申請案號數 順序註記】

1. 日本 ; 2002/06/07 ; 2002-166630  有主張優先權

(1)

## 玖、發明說明

### 【發明所屬之技術領域】

本發明是關於，將 MOS (Metal Oxide Semiconductor) 裝置積體而成的半導體裝置，特別是關於，具有複數個不同種類的 MOS 裝置用閘極絕緣膜的半導體裝置及其製造方法。

### 【先前技術】

以 MOS 電晶體等 MOS 裝置作為基本構成要素的半導體裝置，近來有很多是混合搭載有：記憶單元部與周邊電路部；數位電路部與類比電路部；被要求高速動作的元件與被要求進行低消耗電力動作的元件等，被要求的性能不相同的 MOS 裝置。要因應不同 MOS 裝置的各該被要求的性能，有效的方法是形成相互間的閘極絕緣膜不相同的複數種 MOS 裝置，而實現此的技術有多位準閘極絕緣膜技術。目前，具有，藉由例如混合具有複數種膜厚度位準的氧化矽膜，形成相互間不相同的閘極絕緣膜的複數個 MOS 裝置的半導體裝置，已經在廣泛量產。

在此使用第 8 圖說明，形成由兩種膜厚度位準的氧化矽膜構成的兩種閘極絕緣膜的傳統技術的例子。使用習知的淺溝元件分離法，在矽基板 1 的表面形成元件分離溝 2 後，藉同時流通流量 10 公升／分的氧與 0.5 公升／分的氫的 byrogenic 氧化，以 800 °C 在矽基板 1 上形成膜厚度 7.7 nm 的氧化矽膜 3(第 8a 圖)。

(2)

其次，在晶圓的整個面上塗抹抗蝕劑4(第8b圖)，以普通方式形成圖案，去除一部分抗蝕劑(第8c圖)。在這個時點，基板1是分成由抗蝕劑4覆蓋部分的區域1，及未被抗蝕劑4覆蓋部分的區域2。

接著，以氟酸水溶液去除區域2的閘極絕緣膜3(第8d圖)，接著，以含有硫酸及過氧化氫的水溶液溶解去除抗蝕劑4(第8e圖)。然後進行，以含有氨及過氧化氫的水溶液洗淨(以下稱作「SC-1洗淨」)，及以含有鹽酸及過氧化氫的水溶液洗淨(以下稱作「SC-2洗淨」)，去除表面的污染。再進行SC-1洗淨，及稀氟酸洗淨，然後以800°C進行byrogenic氧化，藉此形成膜厚度4nm的氧化矽膜的閘極絕緣膜5，及膜厚度8nm的氧化矽膜的閘極絕緣膜6。

而，近年來，為因應對MOS裝置的高速化或低電壓化的要求，閘極絕緣膜的薄膜化正在急激進行。其結果，貫穿絕緣膜漏洩的電流，亦即閘極漏洩電流增大的問題，或閘電極中的硼通過閘極絕緣膜擴散到矽基板的問題顯現出來。要形成多準位的閘極絕緣膜時，此等問題當然在最薄的閘極絕緣膜會很顯著。

防止上述閘極漏洩電流的增大或硼擴散的對策有，例如第1文獻：美國文獻(IEDM Technical Digest)(1995年發行)第691頁所揭示的，在亞氧化氮氣體或一氧化氮氣體環境中熱處理氧化矽膜，藉此導入氮的方法，已經用在量產。

(3)

進一步，當閘極絕緣膜的膜薄化進行到從電氣容量換算的換算成氧化膜的厚度到2 nm以下時，閘極漏洩電流的增大或硼擴散的問題會更嚴重。這個時候，被要求有更高的氮濃度的Si-O-N三元系材料構成的閘極絕緣膜，例如揭示在第2文獻：美國及日本的文獻(Symposium on VLSI Technology Digest of Technical Papers)(2000年發行)第116頁的使用活性氮處理氧化矽膜的方法。藉此方法，可以較使用上述在亞氧化氮氣體或一氧化氮氣體環境中熱處理氧化矽膜的方法，將更大量的氮導入氧化矽膜。

另一方面，在例如第3文獻：日本特開2001-7217號公報揭示有，對閘極絕緣膜的薄膜化，不是從上述抑制閘極漏洩電流或硼擴散的觀點，而是從防止氧化矽膜的膜厚度的均一性劣化與防止抗蝕劑造成重金屬污染的觀點，形成以氮化矽膜為基本構造的閘極絕緣膜的方法。

依據第3文獻時，是如下述方式形成氮化矽膜的閘極絕緣膜。如第9圖所示，在矽基板91上形成井層94，再選擇性形成元件分離絕緣層92後，在沒有元件分離絕緣層92的整個區域形成氮化矽膜95(第9a圖)，以抗蝕劑作為掩罩選擇性去除氮化矽膜95(第9b圖)。然後進行氧化性環境中的熱處理，在去除氮化矽膜95的區域形成氧化矽膜，同時，在殘留氮化矽膜95的區域形成以熱氧化處理的氮化矽膜的膜，將該等全作為閘極絕緣膜98及97使用(第9c圖)。

### 【發明內容】

(4)

## (發明欲解決的課題)

較之在氧化矽膜導入氮的上述方法，要進一步抑制閘極漏洩電流及硼的擴散時，必需使用以氮化矽為基本構造的閘極絕緣膜。

雖然觀點不相同，但有藉由第3文獻所揭示的氮化矽膜的薄膜化的例子。但是，為了形成複數個不同種類的閘極絕緣膜，藉由使用以抗蝕劑為掩罩的電漿蝕刻去除氮化矽膜，選擇性形成氮化矽膜的傳統方法，要充分抑制矽基板表面所受到的損傷及污染很困難。

而，氮化矽膜中是無法避免產生正的固定電荷。有這種正電荷時，MOS電晶體無法獲得充分的驅動電流。以往，這個問題並沒有獲得解決，實際的情形是，使用以氮化矽為基本構造的閘極絕緣膜，形成多位準閘極絕緣膜的技術尚未確立。

本發明的主要目的在提供，以不會使矽基板表面受到損傷或污染的方式，藉由選擇性形成氮化矽膜，在同一矽基板內形成種類不同的複數個閘極絕緣膜，而構成的半導體裝置，及其製造方法。

本發明的附帶目的在提供，減少氮化矽膜中的正固定電荷，藉此提高MOS裝置的電流驅動能力的半導體裝置。及其製造方法。

## (解決課題用的手段)

上述主要目的可以藉由，在矽基板表面形成氧化矽膜再去除其一部分，在去除氧化矽膜的基板面形成氮化矽膜

(5)

，而有效達成。

因為，去除氧化矽膜可以形成用來形成氮化矽膜的區域，因此可以一方面防止對矽基板表面造成損傷或污染，而形成由氮化矽膜與含有氮的氧化矽膜所構成，種類不相同的閘極絕緣膜。

本發明人發現，導入氮化矽膜的氧可減少在氮化矽膜生成的正的固定電荷，藉此可以提高MOS裝置的驅動電流。本發明是根據此項認知而完成者。亦即，上述附帶目的可以藉由，在上述在氧化性環境中之熱處理，將氧導入氮化矽膜，而有效達成。

再者，導入氧的氮化矽膜，即含有氧的氮化矽膜，其導入氧前的膜厚度最好是1.5nm以下。

同時，上述主要目的除了上述方法以外，也可以藉由在矽基板表面以化學氣相成長法堆疊氧化矽膜，再去除其一部分，在去除氧化矽膜的基板面形成氮化矽膜，接著溶解去除以化學氣相成長法形成的上述氧化矽膜，令基板表面露出，氧化露出的矽基板表面及上述氮化矽膜，形成實質上不含氮的氧化矽膜及含有氧的氮化矽膜，而有效達成。

因為，可以藉由去除氧化矽膜，形成用以形成氮化矽膜的區域，又可以藉由溶解去除導入氮的氧化矽膜，形成用以形成實質上不含氮的氧化矽膜的區域，因此，可以一方面防止對矽基板表面造成損傷或污染，而形成由含有氧的氮化矽膜與實質上不含氮的氧化矽膜所構成的種類不相

(6)

同的閘極絕緣膜。

### 【實施方式】

茲參照圖示的幾個發明的實施形態，進一步詳細說明本發明的半導體裝置，及其製造方法。

〈發明的實施形態1〉

參照第1圖及第2圖說明，具有由含有氧的氮化矽膜形成的閘極絕緣膜，與含有氮的氧化矽膜形成的閘極絕緣膜，兩種膜厚度位準的半導體裝置的製造方法。

在p型矽基板1的表面，使用習知的淺溝元件分離法形成元件分離溝2後，使用光平版印刷(photo lithography)，以抗蝕劑覆蓋所希望的區域的狀態下打入B(硼)離子，在矽基板的一部分區域形成p井(未圖示)。

接著，在800°C的溫度下乾氧化，在矽基板1形成膜厚度3nm的氧化矽膜3(第1a圖)。接著，在晶圓整個面上塗抹抗蝕劑4(第1b圖)，再形成圖案後去除部分抗蝕劑4(第1c圖)。在這個時點，基板11可以分成抗蝕劑4覆蓋部分的區域1，未被抗蝕劑4覆蓋部分的區域2。

接著，以氟酸水溶液去除區域2的氧化矽膜3(第1d圖)，接著，以含有硫酸及過氧化氫的水溶液溶解去除抗蝕劑4(第1e圖)。然後，進行SC-1洗淨、SC-2洗淨，去除表面的污染。再，為了去除因上述洗淨處理在區域2上形成的薄氧化矽膜進行SC-1洗淨、稀氟酸洗淨。在此，區域1

(7)

上的氧化矽膜3的膜厚度減小至2 nm。

接著，藉由氨環境中的700°C的熱處理，在區域2的矽基板1表面形成0.9 nm的氮化矽膜，接著，藉由在用氮稀釋為5%的亞氧化氮環境中的900°C的熱處理，將氧導入上述氮化矽膜，在區域2形成含有氧的氮化矽膜21。在此過程中，區域1上的氧化矽膜3經由在氨環境中的熱處理及亞氧化氮環境中的熱處理導入氮，同時膜厚度有少許的增加，成為膜厚度2.5 nm的含有氮的氧化矽膜22(第1f圖)。

再者，含有氮的氧化矽膜22的膜厚度，在氨環境中的熱處理及亞氧化氮環境中的熱處理前的階段，藉由改變存在於區域中1的氧化矽膜3的膜厚度，便能夠加以控制。在氨環境中的熱處理及亞氧化氮環境中的熱處理前的階段的氧化矽膜3的膜厚度，與完成於區域1中的含有氮的氧化矽膜22的膜厚度的關係示於第2圖。

以上，在區域1及區域2分別形成，由含有氮的氧化矽膜22構成及由含有氧的氮化矽膜21構成的不同的閘極絕緣膜。接著，在雙方區域製作n通道型的MOS電晶體，但在雙方區域的製作方法是相同，因此以區域2的MOS電晶體為代表，使用第3圖說明如下。

在由含有氧的氮化矽膜21構成的閘極絕緣膜上，藉由使用甲矽烷作為原料氣體的習知的化學氣相成長法，堆疊厚度200 nm的多晶矽膜，以10 kV的加速電壓打入 $4 \times 10^{15} / \text{cm}^2$ 的P(磷)離子，使用光平版印刷(photo-

(8)

lithography)及乾蝕刻，將其加工成所希望的尺寸，作成閘電極 14。在此，以 15 kV 的加速電壓打入  $3 \times 10^{-14} / \text{cm}^2$  的 As(鋅)離子，形成擴散層 15 的低濃度區域。

其次，以化學氣相成長法，使用甲矽烷及亞氧化氮形成氧化矽膜 100 nm，接著，對此進行向異性乾蝕刻，形成由氧化矽構成的側壁 16。以 30 kV 的加速電壓打入  $2 \times 10^{-15} / \text{cm}^2$  的 P，形成擴散層 15 的高濃度區域。然後，以 950 °C 進行 30 秒的熱處理，以電氣方式使打入擴散層 15 的 As 及 P 活性化。

進行上述熱處理後，藉由電漿化學氣相成長法，使用四乙氧基甲矽烷 ( $\text{Si(OCH}_3\text{)}_4$ ) 堆疊厚度 600 nm 的氧化矽膜，再經由化學機械研磨將其平坦化，形成層間絕緣膜 17。使用光平版印刷及乾蝕刻，在層間絕緣膜 17 形成接觸孔，使用化學氣相成長法及濺射，將鎢堆疊到接觸孔內，再以光平版印刷及乾蝕刻加工，使成配線 18。

經過以上的過程，在區域 2 製成具有第 3 圖所示構造的 n 通道型 MOS 電晶體。在區域 1 也以同樣的方法製成 n 通道型 MOS 電晶體。

在此，對井是打入 B(硼)的 III 族元素的離子，對閘電極 14、擴散層 15 是打入 As 及 P 的 V 族元素的離子，但也可以將打入離子的雜質型式倒過來，並打入 V 族元素的離子，閘電極 14、擴散層 15 打入 III 族元素，製成 p 通道型 MOS 電晶體，也可以將 n 通道型 MOS 電晶體及 p 通道型 MOS 電晶體形成在同一矽基板上，以構成 CMOS 裝

(9)

置。

再者，以上是說明，形成含有氧的氮化矽膜 21 的製程是使用氨的熱氮化處理後，在亞氧化氮環境中進行熱處理，但以使用活性氮的熱氮化處理取代使用氨的熱氮化處理，也可以獲到同樣的效果。要形成 1 nm 以下的薄氮化矽膜時，雖然，膜厚度的控制性較使用氨的熱氮化處理差，但是在膜的細緻的均一性較優。

在含有亞氧化氮的環境中進行熱處理的目的是，將氧導入膜中，藉此使元來存在於氮化矽膜中的正的固定電荷減少，及使存在於氮化矽膜中及矽基板之界面的捕捉電荷位準降低。正的固定電荷或捕捉電荷位準可以使 MOS 電路的驅動電流減低。

再者，也可以實施乾燥氧氣環境中的熱處理（以後稱作乾氧化），或含有水蒸氣與氧氣的環境中的熱處理（以後稱作濕氧化），取代在含有亞氧化氮的環境中的熱處理，但有時其完成狀態的換算成氧化膜的膜厚度的控制性，及閘極漏洩電流抑制效果較差。

藉氮化矽膜 21 形成閘極絕緣膜的過程中，氮化矽膜的形成條件及含有亞氧化氮環境中的熱處理條件，是考慮最終的換算成氧化膜的膜厚度的目標值而加以決定。亞氧化氮環境中的熱處理，對不同的氮化矽形成條件，使電氣特性為最合適的亞氧化氮環境中的熱處理條件不相同。

最初形成的氮化矽膜的厚度愈厚，亞氧化氮環境中的熱處理條件必須是高溫或長時間，否則無法減少膜中的位

(10)

準或固定電荷。最初形成的氮化矽膜的厚度超過 $1.5\text{ nm}$ 時，縱使亞氧化氮環境中的熱處理是高溫、長時間，以熱氧化膜為基準的平坦帶電壓向負方向的移位仍會超過 $0.2\text{ V}$ 。亦即，臨界值電壓的調整會困難，同時，膜中的正固定電荷造成的通道中的電荷散亂無法忽視，電晶體的電流驅動能力降低。

例如，形成 $1.5\text{ nm}$ 的氮化矽後，進行亞氧化氮環境中的熱處理，形成含有氧的氮化矽閘極絕緣膜時，電氣特性成為最合適的亞氧化氮環境中的熱處理是，例如， $950^\circ\text{C}$ ，10分鐘。這時，以熱氧化膜為基準的平坦帶電壓的負方向的移位成為 $0.25\text{ V}$ ，換算成氧化膜的膜厚度是 $2.5\text{ nm}$ 。

同時，較之 $2.5\text{ nm}$ 的熱氧化膜，使用在n通道型MOS電晶體的閘極絕緣膜時的電流驅動能力是約85%。預先使形成的氮化矽膜的厚度是 $1.5\text{ nm}$ 以上時，電流驅動能力的降低會比此顯著。亦即，將導入氧的氮化矽膜當作閘極絕緣膜使用較符合實用性，是最初形成的氮化矽膜的膜厚度是 $1.5\text{ nm}$ 以下，完成狀態的換算成氧化膜的厚度在 $2.5\text{ nm}$ 以下時。

為了調查在氮化矽膜導入氧的形態，在無圖案的矽基板上形成 $1.3\text{ nm}$ 的氮

化矽膜後，在用氮稀釋成5%的亞氧化氮環境中進行 $800^\circ\text{C}$ 、10分鐘的熱處理，製作成試料，對此試料返覆進行使用HF水溶液的濕蝕刻與使用X光電子分光的測量，

(11)

取得組成的深度方向的情況，結果是如第4圖所示。在氮化矽表面形成有0.5 nm以下的接近二氧化矽的組成部分，同時可以看出，氧被導入氮化矽與矽基板的界面。亦即，膜中的氧濃度在氮化矽表面及氮化矽與矽基板的界面為最大。換言之，膜中的氧濃度在氮化矽表面及氮化矽與矽基板的界面間的膜中間為最小。

以上所述的氮化矽膜的構造與以下說明的本發明實施形態2、3相同。

在此，提一下以傳統技術製作的以矽、氧及氮為主要構成元素的絕緣膜的組

成分布。首先，使用亞氧化氮或一氧化氮將氮導入氧化矽膜時(上述的第1文獻)，氮被選擇性導入氧化矽與矽基板的界面，亦即，在氧化矽與矽基板的界面，氮的濃度最大(亦可能是極大)。其次，使用活性氮將氮導入氧化矽膜時(上述的第2文獻)，氮被導入氧化矽膜的表面，亦即，在氧化矽膜的表面附近的氮的濃度最大(亦可能是極大)。因此，跟本發明核心的含有氧的氮化矽膜，組成分布明顯不同。換言之，形成氮化矽膜後再導入氧的膜，與形成氧化矽膜後再導入氮的膜，其組成的膜厚度方向的分布有很大的差異。因此，本說明書擬明確區別含有氧的氮化矽膜與含有氮的氧化矽膜。

而，如上述在區域2製作n通道型MOS電晶體，在區域1也應用相同的電晶體製作方法，在同一矽基板上製作具有兩種不同閘極絕緣膜的n通道型MOS電晶體。

(12)

從電容量的測量求得的閘極絕緣膜的換算成氧化膜的膜厚度，區域1的厚度

是2.5 nm，區域2的厚度是1.6 nm。而區域2的MOS電晶體的閘極漏洩電流，則較之以膜厚度1.6 nm的氧化矽膜為閘極絕緣膜的MOS電晶體，被抑制在1/40。製作區域2的閘極長度 $1\mu\text{m}$ 的n通道型MOS電晶體，以閘極電壓與汲極電壓均為1V的偏壓條件測量的汲極電流值是，以膜厚度1.6 nm的氧化矽膜為閘極絕緣膜的MOS電晶體的97%，十分良好。

同時，使用上述p通信型MOS電晶體的製作方法，製作P通道型MOS電晶體，調查硼從摻雜硼的多晶的閘極擴散到矽基板的情形。結果發現，製作在區域2的含有氧的氮化矽膜21較之膜厚度1.6 nm的氧化矽膜，漏到基板的硼被抑制在1/100以下。膜中所含的大量氮阻止硼的擴散。

如此，能夠在同一晶圓上形成，換算成氧化膜的膜厚度1.6 nm而閘極漏洩電流被抑制在1/40，且電流驅動能力良好，硼的擴散抑制力非常強，含有氧的氮化矽膜21，及換算成氧化膜的膜厚度2.5 nm，含有氮的氧化矽膜22的兩種閘極絕緣膜，而對矽基板表面不會造成損傷及污染。而，含有氮的氧化矽膜22的膜厚度，可以藉由改變形成在區域1的氧化矽膜3膜厚度來控制。

再說明形成在區域1的含有氮的氧化矽膜22的組成。藉由二次離子質量分析方法分析含有氮的氧化矽膜22的矽

(13)

、 氧 、 氮 的 結 果 ， 成 為 如 第 5 圖 所 示 。 跟 藉 由 使用 亞 氧 化 氮 或 一 氧 化 氮 環 境 中 的 熱 處 理 ， 將 氮 導 入 氧 化 砂 膜 時 相 同 ， 氮 被 選 擇 性 導 入 氧 化 砂 與 砂 基 板 的 界 面 ， 亦 即 ， 在 氧 化 砂 與 砂 基 板 的 界 面 ， 氮 的 濃 度 最 大 ( 亦 可 能 是 極 大 ) 。

同 時 ， 以 上 所 示 的 本 發 明 的 實 施 形 態 ， 可 以 與 傳 統 的 在 同 一 砂 基 板 上 形 成 具 有 複 數 種 膜 厚 度 位 準 的 氧 化 砂 膜 的 方 法 組 合 ， 擴 展 成 在 同 一 基 板 上 形 成 3 種 以 上 的 閘 極 絶 緣 膜 。 例 如 ， 在 同 一 砂 基 板 上 形 成 具 有 複 數 種 膜 厚 度 位 準 的 氧 化 砂 膜 後 ， 選 擇 性 去 除 其 一 部 分 ， 再 進 行 氮 環 境 中 的 熱 處 理 及 亞 氧 化 氮 環 境 中 的 熱 處 理 ， 藉 此 便 可 以 在 同 一 砂 基 板 上 形 成 含 有 氧 的 氮 化 砂 膜 及 複 數 種 含 有 氮 的 氧 化 砂 膜 。

#### 〈 發 明 的 實 施 形 態 2 〉

參 照 第 6 圖 說 明 具 有 由 含 有 氧 的 氮 化 砂 膜 形 成 的 閘 極 絶 緣 膜 ， 與 實 質 上 不 含 有 氮 的 氧 化 砂 膜 形 成 的 閘 極 絶 緣 膜 的 兩 膜 厚 度 位 準 的 半 導 體 裝 置 的 製 造 方 法 。

在 砂 基 板 1 的 表 面 ， 使 用 習 知 的 淺 溝 元 件 分 離 法 形 成 元 件 分 離 溝 2 後 ， 使 用 以 甲 砂 烷 與 亞 氧 化 氮 為 原 料 氣 的 化 學 氣 相 成 長 法 ， 堆 積 厚 度 10 nm 的 氧 化 砂 膜 3 ( 第 6a 圖 ) 。

接 著 ， 在 晶 圓 的 整 個 面 上 塗 抹 抗 蝕 劑 4 ， 再 形 成 普 通 的 圖 案 後 ， 去 除 部 分 抗 蝏 劑 4 ( 第 6b 圖 ) 。 在 這 個 時 點 ， 基 板 1 可 以 分 成 抗 蝏 劑 4 覆 蓋 部 分 的 區 域 1 ， 未 被 抗 蝏 劑 4 覆 蓋 部 分 的 區 域 2 。

(14)

接著，以氟酸水溶液去除區域 2 的氧化矽膜 31，接著，以含有硫酸及過氧化氫的水溶液溶解去除抗蝕劑 4(第 6c 圖)。然後，進行 SC - 1 洗淨、SC - 2 洗淨，去除表面的污染。再進行 SC - 1 洗淨，氟酸水溶液的洗淨，使區域 2 的矽基板表面露出。藉由此氟酸水溶液的洗淨，區域 1 上的氧化矽膜 31 的膜厚度從 10 nm 減少至 5 nm。

接著，藉由氨環境中的 700°C 的熱處理，在區域 2 的矽基板 1 表面形成 0.9 nm 的氮化矽膜，接著，藉由用氮稀釋為 5 % 的亞氧化氮環境中的 900°C 的熱處理，將氧導入上述氮化矽膜，使成為含有氧的氮化矽膜 32。在此過程中，區域 1 上的氧化矽膜 3 的膜厚度增加到 5.8 nm，同時導入氮，成為含有氮的氧化矽膜 33(第 6d 圖)。

接著，以氟酸水溶液去除區域 1 上的含有氮的氧化矽膜 33。上述含有氮的氧化矽膜 33 雖說是施加過氨環境中的熱處理及亞氧化氮環境中的熱處理，但因為本來就是以化學氣相成長法形成的氧化矽膜，較之通常的熱氧化處理所形成的所謂矽的熱氧化膜，以氟酸水溶液溶解的速度快。因此，以溶解 4 nm 的熱氧化膜的溶解處理，可以完全去除上述含有氮的氧化矽膜 33。

另一方面，形成在區域 2 的含有氧的氮化矽膜 32，其形成在上部的接近氧化矽組成的部分，可以藉由氟酸水溶液迅速溶解，但其下部的具有接近氮化矽組成部分，藉由氟酸水溶液的蝕刻率較慢，施加可以溶解 4 nm 的上述熱氧化膜的蝕刻，也幾乎不會溶解。如此，藉由上述氟酸水

(15)

溶液的溶解處理，在區域 1，矽基板露出，區域 2 則成為，僅去除含有氧的氮化矽膜 32 上部的接近氧化矽組成的部分的狀態(第 6e 圖)。

接著，藉由含有乾燥氧的環境中的熱處理，亦即，藉由乾氧化，在區域 1 的矽基板上形成氧化矽膜 34。這時，在區域 2 的含有氧的氮化矽膜 32 進一步導入氧，在上部再度形成具有接近氧化矽組成的部分(第 6f 圖)。

如第 6e 圖所示，堆疊使用化學氣相成長法形成的氧化矽膜 31 的任務僅是，準備在區域 2 實現存在有含氧的氮化矽膜的構造。氧化矽膜 31 在施加氨環境中的熱處理及亞氧化氮環境中的熱處理後，以氟酸水溶液迅速溶解即可，例如藉由使用四乙氧矽烷(tetraethoxysilane)等有機材料的化學氣相成長法堆疊的氧化矽膜也可以。

實現如第 6e 圖所示構造的手段，除了上述以外，也可以考慮，在區域 1 也與區域 2 同樣形成含有氧的氮化矽膜，在使用抗蝕劑形成圖案保護區域 2 的狀態下，去除區域 1 上的含有氧的氮化矽膜的方法。但是，含有氧的氮化矽膜以氟酸水溶液的溶解速度慢，要以氟酸水溶液溶解很困難。對保持 180°C 的磷酸水溶液可以迅速溶解，但是要以抗蝕劑保護很困難。以水溶液的溶解去除以外的手段，可以考慮使用乾蝕刻或電漿處理的方法，但此等方法會對區域 1 的矽基板造成損傷。因之，如本發明實施形態所述，預先以化學氣相成長法在區域 1 形成氧化矽膜 31，再將其溶解去除最合適。

(16)

形成在區域 1 的氧化矽膜 34 的膜厚度，可以藉形成此膜時的乾氧化條件加以控制。但是，形成在區域 1 的氧化矽膜 34 的厚度愈厚，亦即，乾氧化條件愈是高溫或長時間，氧愈容易導入區域 2 的含有氧的氮化矽膜 32，膜厚度愈來愈厚。同時，上述含有氧的氮化矽膜 32 的組成愈會接近氧化矽，漏洩電流較氧化膜小的優點逐漸消失。

當然，可以考慮上述乾氧化條件，使其前製程的亞氧化氮環境中的熱處理條件為短時間或低溫，便可以作某種程度的調整。但是，根據發明人的檢討結果，當形成在區域 1 的氧化矽膜 34 的膜厚度 1 超過 6 nm 時，形成在區域 2 的含有氧的氮化矽膜的膜厚度會大幅度增加，並不實用。同時，要以乾氧化以外的手段在區域 1 形成氧化矽膜 34 當然有可能，例如，可以用濕氧化，但這個時候，氧被導入氮化矽膜是較乾氧化時急激，形成在區域 2 的含有氧的氮化矽膜 32 的換算成氧化膜的膜厚度會更厚。

同時，在完成狀態時，在區域 1 形成，不是實質上不含氮的氧化矽膜，而是含有氮的氧化矽膜當然是可能，在區域 1 形成氧化矽膜後，例如在含有一氧化氮或亞氧化氮的環境中進行熱處理便可以。只是，本發明的實施形態與先前表示的發明的實施形態 1 比較，其具有特徵的地方是能夠形成實質上不含氮的氧化矽膜。要在同一矽基板上形成導入氧的氮化矽膜與含有氮的氧化矽膜時，本發明的實施形態 1 所述的手法較適合，而且也可以使形成在區域 1 的氧化矽膜厚度達 6 nm 以上。

(17)

組合以上的在區域 1 及區域 2 形成不相同閘絕緣膜的程序，與本發明實施形態 1 中所說明者同樣的 n 通道型 MOS 電晶體的製作方法，在同一矽基板上製作具有兩種不同閘極絕緣膜的 n 通道型 MOS 電晶體。

區域 1 上的氧化矽膜是藉由乾氧化形成，使膜厚度為 2.5 nm。藉由電容量的測量所求得的閘極絕緣膜換算成氧化膜的膜厚度，區域 1 是 2.5 nm、區域 2 是 1.6 nm。而區域 2 的 MOS 電晶體的閘極漏洩電流，較之以膜厚度 1.5 nm 的氧化矽膜為閘極絕緣膜的 MOS 電晶體，被抑制到 1/10。

製作在區域 1 的閘極長度 1 μm 的 MOS 電晶體，以汲極電壓 50 mV 的偏壓條件測量互電導時，其互電導的最大值較本發明的實施形態 1 在區域 1 製造的 MOS 電晶體大 12%。如果考量那一方的閘極絕緣膜的換算成氧化膜的膜厚度均是 2.5 nm，則本發明實施形態 2 的製作在區域 1 的不含氮的氧化矽膜，其通道中的電子的移動度的最大值，較本發明實施形態 1 的製作在區域 1 的含有氮的氧化矽膜為大。這是例如類比元件最希望有的特性。

如此，可以在同一晶圓上，以不對矽基板表面造成傷害及污染的情況下，

形成：換算成氧化膜的膜厚度 1.6 nm，閘極漏洩電流抑制在氧化矽膜的 1/10，而且，電流驅動能力良好，硼的擴散抑制力非常強，含有氮的氮化矽膜 32；及膜厚度 2.5 nm 的實質上不含有氮的氧化矽膜 22 的兩種閘極絕緣

(18)

膜。

## &lt;發明的實施形態3&gt;

參照第7圖說明，具有：由含有氧的氮化矽膜構成的閘極絕緣膜；由實質上不含有氮的氧化矽膜構成的閘極絕緣膜；及由含有氮的氧化矽膜構成的閘極絕緣膜的3膜厚度位準的半導體裝置的製造方法如下。

在矽基板1的表面，使用習知的淺溝元件分離法形成元件分離溝2後，在850°C加以濕氧化，藉此在矽基板1形成膜厚度10 nm的氧化矽膜41。

接著，在晶圓的整個面上塗抹抗蝕劑4，再形成普通的圖案後，去除部分抗蝕劑4(第7a圖)。在這個時點，基板1可以形成抗蝕劑4覆蓋部分的區域1。

接著，以氟酸水溶液去除區域1以外的氧化矽膜41，接著，以含有硫酸及過氧化氫的水溶液溶解去除抗蝕劑4(第7b圖)。然後，進行SC-1洗淨、SC-2洗淨，去除表面的污染。再進行SC-1洗淨，稀氟酸的洗淨，然後藉由以甲矽烷及亞氧化氮作為原料氣體的化學氣相成長法，堆疊膜厚度5 nm的氧化矽膜42。

接著，在整個面上塗抹抗蝕劑43，再形成普通的圖案後，僅在區域1以外的區域中的一部分留下抗蝕劑43(第7c圖)。此留下抗蝕劑43的區域成為區域2，區域1、2以外的其他區域則成為區域3。

以氟酸水溶液去除區域1及區域3的氧化矽膜42，接著

(19)

，以含有硫酸及過氧化氫的水溶液溶解去除抗蝕劑43(第7d圖)。藉此洗淨，區域1上的氧化矽膜41被削掉，膜厚度成爲9 nm。然後，進行SC-1洗淨、SC-2洗淨，去除表面的污染。

再進行SC-1洗淨，稀氟酸洗淨，然後，藉由氨氣體環境中700°C的熱處理，在區域3形成0.9 nm的氮化矽膜，接著，藉由用氮稀釋爲5%的亞氧化氮環境中900°C的熱處理，將氧導入上述氮化矽膜，在區域3形成含有氧的氮化矽膜44(第7e圖)。在此過程中，在區域1上的氧化矽膜41導入氮。同時，在區域2上的氧化矽膜42也導入氮。

接著，以氟酸水溶液溶解去除區域2上的氧化矽膜42。此區域2上的氧化矽膜42本來就是以化學氣相成長法形成的氧化矽膜，以氟酸水溶液溶解的速度較熱氧化膜快。因此，在溶解上述區域2上的氧化矽膜42期間，區域1上的氧化矽膜41的膜厚度僅溶解約3 nm程度，因此膜厚度是6 nm。而關於區域3的導入氧的氮化矽膜44，則是僅在形成於其上的接近氧化矽組成的部分會溶解，存在於其下部的接近氮化矽組成的部分，則幾乎不會溶解(第7f圖)。

其次，藉由700°C的乾氧化，在區域2的露出的矽基板上形成2.5 nm的氧化矽膜45。在此乾氧化過程，區域1上的氧化矽膜41的膜厚度從6 nm增加爲7 nm。同時，在區域3上的含有氧的氮化矽膜44進一步導入氧，在上部再度形成接近氧化矽組成的部分(第7g圖)。

如此，在區域1上形成膜厚度7 nm的含有氮的氧化矽

(20)

膜 41，在區域 2 上形成實質上不含氮的膜厚度  $2.5\text{ nm}$  的氧化矽膜 45，在區域 3 上形成含有氧的氮化矽膜 44，可以在同一矽基板上形成 3 種閘極絕緣膜。

組合以上所述之，在同一矽基板上形成 3 種閘極絕緣膜的程序，與實施形態 1 所說明的 MOS 電晶體的形成方法，製造成在同一矽基板上具有 3 種閘極絕緣膜的 n 通道型 MOS 電晶體。

從電容量的測量求得的閘極絕緣膜的換算成氧化膜的膜厚度，區域 1 的厚度

是  $6,9\text{ nm}$ ，區域 2 的厚度是  $2.5\text{ nm}$ ，區域 3 的厚度是  $1.6\text{ nm}$ 。形成在各區域的電晶體是分別以，電源電壓  $3.3\text{ V}$  的輸出輸入部分的元件、類比電路部分的元件，可以在  $0.8 - 1.4\text{ V}$  動作的高速邏輯電路部分的元件為其對象。

區域 2 的閘極絕緣膜 45 的特性，當然是與普通的膜厚度  $2.5\text{ nm}$  的熱氧化膜同等。同時，形成在區域 3 的含有氧的氮化矽膜 44 的特性，則與發明的實施形態 3 形成在區域 2 的含有氧的氮化矽膜同等。亦即，較之膜厚度  $1.6\text{ nm}$  的傳統的熱氧化膜，其漏洩電流被抑制在  $1/10$ 。

而，關於形成在區域 1 的含有氮的氧化矽膜 41，則在其形成過程，暫行形成膜厚度  $10\text{ nm}$  的氧化矽膜後，經由使用氟酸水溶液的溶解處理，其膜厚度減至  $6\text{ nm}$ ，然後再度進行乾氧化，形成膜厚度  $7\text{ nm}$  的氧化矽膜。這種絕緣膜形成中的溶解處理，有時會影響到膜的絕緣破壞壽命，但一般是，經由溶解處理後的再度乾氧化處理，絕緣破壞

(21)

壽命則可恢復。

因此，為了評價區域1的氧化矽膜41的絕緣破壞壽命，測量製作在區域1的閘極長度 $15\text{ }\mu\text{m}$ 、閘極寬度 $15\text{ }\mu\text{m}$ 的n通道型MOS電晶體的絕緣破壞壽命。假設在 $3.3\text{ V}$ 的使用是，其預測壽命的結果是10000年以上，完全沒有問題。

如此，便可以在不會對矽基板表面造成傷害及污染的情況下，在同一晶圓上

形成：換算成氧化膜的膜厚度 $1.6\text{ nm}$ ，閘極漏洩電流抑制在氧化矽膜的 $1/10$ ，而且，電流驅動能力良好，硼的擴散抑制力非常強，含有氧的氮化矽膜44；換算成氧化膜的膜厚度 $6.9\text{ nm}$ ，含有氮的氧化矽膜41；及膜厚度 $2.5\text{ nm}$ 的實質上不含有氮的氧化矽膜22的三種閘極絕緣膜。

依據本發明時可以在同一矽基板上製作，以具有：換算成氧化膜的膜厚度 $2\text{ nm}$ 以下；閘極漏洩電流較傳統的氧化矽膜小；硼的擴散抑制力非常強等特性，含有氧的氮化矽膜，及所希望厚度的氧化矽膜，分別作為閘極絕緣膜的MOS裝置。尤以對氧化矽膜，如果膜厚度是在 $6\text{ nm}$ 以下，則可以使其成實質上不含氮的氧化矽膜。由於使用以上的閘極絕緣膜，可以分別實現高性能，同時在同一晶片上混合存在高速MOS裝置、高耐壓MOS裝置、類比電路的MOS裝置等複數種類的MOS裝置。

(22)

【圖式簡單說明】

第1圖是說明本發明半導體裝置的製造方法的第一發明之實施形態的截面圖。

第2圖是表示令預先形成的氧化膜含有氮時，完成的膜厚度的曲線圖。

第3圖是用以說明第1發明之實施形態所製作的半導體裝置的截面圖。

第4圖是表示在第1發明之實施形態所製作的含有氧的氮化矽膜的組成在深度方向的分布圖。

第5圖是表示在第1發明之實施形態所製作的含有氮的氧化矽膜的組成在深度方向的分布圖。

第6圖是說明第2發明之實施形態的截面圖。

第7圖是說明第3發明之實施形態的截面圖。

第8圖是說明半導體裝置的傳統製造方法的截面圖。

第9圖是說明半導體裝置的別的傳統製造方法的截面圖。

【圖號說明】

1：矽基板

2：元件分離溝

3：氧化矽膜

4、43：抗蝕劑

14：閘電極

15：擴散層

(23)

16 : 側 壁

17 : 層 間 絶 緣 膜

18 : 配 線

21 、 32 、 44 : 含 有 氧 的 氮 化 硅 膜

22 、 33 : 含 有 氮 的 氧 化 硅 膜

31 、 34 、 41 、 42 、 45 : 氧 化 硅 膜

## 伍、中文發明摘要

發明之名稱：半導體裝置及其製造方法

本發明提供，在矽基板表面以不造成損傷及污染的方式選擇性形成氮化矽膜，藉此在同一矽基板內形成種類不相同的複數個閘極絕緣膜，而構成的半導體裝置，及其製造方法。

在矽基板的表面形成氧化矽膜再去除其一部分，而在去除氧化矽膜的基板面形成氮化矽膜，同時在未去除而留下來的氧化矽膜表面導入氮。此外，在矽基板的表面藉由化學氣相成長法堆疊氧化矽膜再去除其一部分，而在去除氧化矽膜的基板面形成氮化矽膜，同時在未去除而留下來的氧化矽膜表面導入氮，接著溶解去除導入氮的氧化矽膜，使基板表面露出，而氧化露出的矽基板的表面及上述氮化矽膜。

## 陸、英文發明摘要

發明之名稱：

(1)

## 拾、申請專利範圍

1. 一種半導體裝置的製造方法，包含以下製程：

在矽半導體基板的表面選擇性形成元件分離用的場絕緣層，藉此形成相互分離的第一半導體區域及第二半導體區域的製程；

在上述第一半導體區域及上述第二半導體區域各自的表面形成氧化矽膜的製程；

為了使上述第二半導體區域的表面露出，而去除形成在上述第二半導體區域表面的氧化矽膜的製程；

藉由氮化上述第一半導體區域的氧化矽膜與露出的上述第二半導體區域表面，在上述第一半導體區域的表面形成含有氮的氧化矽膜，且在上述第二半導體區域的表面形成氮化矽膜的製程；

藉由氧化上述氮化矽膜，在上述第二半導體區域的表面形成含有氧的氮化矽膜的製程；以及

在上述含有氮的氧化矽膜及上述含有氧的氮化矽膜各自形成閘電極的製程，

其中，上述形成含有氧的氮化矽膜的製程的氧化前，上述氮化矽膜的膜厚度是 1.5 nm 以下，且上述含有氧的氮化矽膜的換算成氧化膜的膜厚度是 2.5 nm 以下。

2. 如申請專利範圍第 1 項所述之半導體裝置的製造方法，其中

在上述第一半導體區域形成含有氮的氧化矽膜，且在上述第二半導體區域形成氮化矽膜的製程的氮化處理，是在含有氮的環境中的熱處理。

(2)

3. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中

在上述第1半導體區域形成含有氮的氧化矽膜，且在上述第2半導體區域形成氮化矽膜的製程的氮化處理，是使用活性氮的處理。

4. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中

在上述第2半導體區域形成含有氧的氮化矽膜的製程的氧化處理，是在含有亞氧化氮( $N_2O$ )的環境中的熱處理。

5. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中

形成在上述第2半導體區域的上述含有氧的氮化矽膜的氧濃度，在上述氮化矽膜與上述矽半導體基板的界面，與上述氮化矽膜表面之間的膜中間為最小。

6. 一種半導體裝置，包含：

藉由選擇性形成在矽半導體基板表面的元件分離用的場絕緣層，而形成相互分離的第1半導體區域及第2半導體區域；

將形成在上述第1半導體區域表面的含有氮的氧化矽膜作為閘極絕緣膜使用的第1MOS(Metal Oxide Semiconductor)裝置；及

將形成在上述第2半導體區域表面的含有氧的氮化矽膜作為閘極絕緣膜使用的第2MOS裝置，上述含有氧的氮化矽膜係由具有膜厚度是1.5 nm以下的氮化矽膜且導入氧

(3)

於其中而形成，以提供換算成氧化膜的厚度是 2.5 nm 以下，

其中，上述含有氮的氧化矽膜的氮濃度，在上述氧化矽膜的表面或上述氧化矽膜與上述矽半導體基板的界面的任一方為最大，且上述含有氧的氮化矽膜的氧濃度，在上述含有氧的氮化矽膜與上述矽半導體基板的界面，與上述含有氧的氮化矽膜表面之間的膜中間的部分上述含有氧的氮化矽膜為最小。

#### 7. 一種半導體裝置，包含：

藉由選擇性形成在矽半導體基板表面的元件分離用的場絕緣層，而形成相互分離的第一半導體區域及第二半導體區域；

將形成在上述第一半導體區域表面的含有氮的氧化矽膜作為閘極絕緣膜使用的第 1 MOS 裝置；及

將形成在上述第二半導體區域表面的含有氧的氮化矽膜作為閘極絕緣膜使用的第 2 MOS 裝置，上述含有氧的氮化矽膜係由具有膜厚度是 1.5 nm 以下的氮化矽膜且導入氧於其中而形成，以提供換算成氧化膜的厚度是 2.5 nm 以下，

其中，上述含有氧的氮化矽膜的氧濃度，在上述含有氧的氮化矽膜與上述矽半導體基板的界面，與上述含有氧的氮化矽膜表面之間的膜中間的部分上述含有氧的氮化矽膜為最小。

柒、（一）、本案指定代表圖為：第(1)圖

（二）、本代表圖之元件代表符號簡單說明：

1：矽基板

2：元件分離溝

3：氧化矽膜

4：抗蝕劑

21：含有氧的氮化矽膜

22：含有氮的氧化矽膜

捌、本案若有化學式時，請揭示最能顯示發明特徵的化學式：