## (12) 特許協力条約に基づいて公開された国際出願



2012年1月5日(05.01.2012)



(10) 国際公開番号 W O 2012/001967 A 1

谷市昭和町1丁目1番地株式会社デンソー内

4488661 愛知県刈谷市昭和町1丁目1番地株式

KI, Yukio) [JP/JP]; 〒4488661 愛知県刈谷市昭和町 1丁目1番地株式会社デンソー内 Aichi (JP).

指定国 俵示のない限り、全ての種類の国内保

護が可能):AE, AG, AL, AM, AO, AT, AU, AZ, BA,

BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO,

CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI,

GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS,

LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX,

MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL,

PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV,

SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC,

会社デンソー内 今<sub>ichi (JP).</sub>都築 幸夫<sub>(TSUZU-</sub>

順姫 (KIN, Junhi);

名古屋市中区錦2丁目13番19号

憲司 (KOUNO, Kenji) [JP/JP]; T

〒4600003 愛知県

瀧定ビ

Aichi (JP). 河野

代理人:金

ル6階 Aichi (JP).

VN. ZA. ZM. ZW.

F

- H01L 27/04 (2006.01) H01L 27/088 (2006.01) H01L 29/739 (2006.01) H01L 21/336 (2006.01) H01L 21/8234 (2006.01) H01L 29/78 (2006.01) H01L 27/06 (2006.01) (21) 国際出願番号: PCT/JP201 1/003718 (74) 国際出願曰: 201 1 年 6 月 29 日 (29.06.201 1) (22) 国際出願の言語: 日本語 (25) 国際公開の言語: 日本語 (81) (26)優先権データ: (30) 特願 2010-15 1235 2010 年 7 月 1 日 (01.07.2010) JP 特願 201 1-139567 201 1 年 6 月 23 曰 (23.06.201 1) JP (71) 出願人 (米国を除く全ての指定国について):株
- 式会社 デンソー(DENSO CORPORATION) [.IP/.IP1 愛 知 県 刈 谷 市 昭 和 町 1 丁 目 1 番 地 〒 4488661 Aichi (JP).
- ()発明者:および

(51) 国際特許分類:

)発明者/出願人(米国についてのみ):田邊 広光 [JP/JP]; 〒4488661 愛知県乂 (TANABE. Hiromitsu)

DEVICE





(57) Abstract: Disclosed is a semiconductor device wherein W 3 ≥ ((k2 · (DT) <sup>12</sup>)<sup>2</sup> -Ll <sup>2</sup>)<sup>11</sup><sup>2</sup>; W 2 ≥ L I / K <sup>11</sup><sup>2</sup> (where K ≥ 2); and W 2 -WI ≥ ΙΟμπι, where L1 is the thickness of a drirt layer (1), D is a carrier dispersal coefficient; τ is the lifetime; kI is a first parame ter based on an IGBT (100) and an FWD (200); k2 is a second parameter k2 based on a well layer (13); and k is the value obtained by multiplying, by kl, the ratio of the snap-back voltage to the built-in potential between the well layer and the drift layer. W I is the distance from a location whereat a peripheral end part of the well layer is projected on the rear face of the drift layer to a boundary between a cathode region (3) and a collector region (2); W 2 is the distance from a boundary between the IGBT and the FWD, from among the base region (4), to the peripheral end part of the well layer; and W 3 is the distance from the location whereat the boundary between the well layer and the base region is projected on the rear face to the boundary between the cathode region and the collector region. It is thus possible to alleviate deteriorations in tolerance of the FWD as the hole injection from the well laver increases when the well laver is the anode, while also alleviating reductions in the region that essentially functions as the anode by causing the holes to reach from areas that are adjacent to the borders of the cell regions within the well layer

(57) 要約:

[続葉有]

# WO 2012/001967 A1

(84) 指定国 俵示のない限り、全ての種類の広域保 護力何 詎):ARIPO (BW, GH, GM, KE, LR, LS, MW, ML, NA, SD, SL, SZ, TZ, UG, ZM, ZW),  $\neg - \neg \diamond \mathcal{P}$ (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッ/く 添付公開書類: (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, -GB, GR, HR, HU, IE, IS,  $\ensuremath{\Pi^{-}}$  , LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI

(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

国際調査報告 (条約第21条(3))

ドリフト層 (1) の厚みL1、キャリアの拡散係数をD、ライフタイムを、、IGBT (100) およびFWD (200) に基づく第1パラメータをk1、ゥエル層 (13) に基づく第2パラメータをk 2、ゥエル層と ドリフト層の間のビルトインポテンシャルに対するスナップバック電圧の比にk1を掛 けた値をKとすると、W 3 ≥ ((k 2 ・ (D τ) <sup>1/2</sup>)<sup>2</sup> - L 1 <sup>2</sup>) <sup>^</sup> (1 / 2) かつ、W 2 ≥ L 1 / K <sup>1</sup>/ <sup>2</sup>(K ≥ 2) かつ、W 2 —W 1 ≥ 1 0 µ m 。W 1 は、´ゥエル層の外周側端部を´ドリフ ト層の裏面側に投影 した位置よリカソード領域 (3) とコレクタ領域 (2) との境界部までの距離。W2は、ベース領域 ゥ エル 層 と (4) のうちIGBTとFWDとの境界部からゥエル層の外周側端部までの距離。W3は、 ベース領域との境界部を裏面側に投影した位置よリカソード領域とコレクタ領域との境界部までの距 離。これにより、ゥエル層がアノードとなるときに、ゥエル層からのホール注入が多くなることでFW Dの耐量が低下してしまうことを抑制しつつ、ゥヱル層のうちセル領域の外縁近傍からのホールが届か せ、実質的にアノー ドとして機能する領域が減少することを抑制することができる。

#### 明細書

発明の名称 :半導体装置

### 関連出願の相互参照

[0001] 本出願は、2010年7月1日に出願された日本特許出願2010\_15
1235号および2011年6月23日に出願された日本特許出願2011
-139567号を基にしており、そしてそれらを参照することによって、 その開示内容を本出願に組み込む。

技術分野

[0002] 本発明は、スイッチング素子として機能する絶縁ゲート型バイポーラトラ ンジスタ (以下、IGBTという)とフリーホイールダイオード (以下、F WDという)とが同ーチップ内に集積化された半導体装置に関するものであ る。

背景技術

- [0003] 従来より、直流 交流変換を行うためのインバータ回路などでは、スイツ チング素子として機能する IGBTとFWDとが同一チップ内に集積化され た半導体装置が使用されている。 IGBTのオンオフによって直流 — 交流交 換を行うと共に、 IGBTをオフしたときに、FWDを通じて負荷 (例えば モータ)に流れる電流を還流させている。
- [0004] このような半導体装置に使用される FW D では、 I G B T がオフしている ときの順方向電圧 V f に対する順方向電流 I f の特性 (以下、V f — I f 特 性という)は線形となるが、 I G B T をオンしたときの V f \_ I f 特性はス ナップバック電圧の影響により非線形な領域が発生する。図6 は、 FW D の V f - I f 特性を示した図である。この図に示されるように、 I G B T がォ ンしたときにはオフしているときと比較して順方向電圧 V f が変動すると共 に、スナップバック電圧が発生する領域があり、線形性が得られない。
- [0005] 具体的には、IGBTとFWDとを1チップに形成した半導体装置の場合 、IGBTをオンしたときの等価回路図は、図7のように示される。すなわ

ち、 p 型ディープゥエル層 1 3 と n \_ 型 ドリフ ト層 1 にて構成される FW D 2 0 0 に対して I G B T 1 0 0 のチャネル抵抗 R a とチャネルから FW D 2 0 0 の P N 接合部 (p 型ディープゥエル層 1 3 の下部)に至るまでの内部抵抗 R b とが並列的に接続され、さらにこれらに p 型ディープゥエル層 1 3 の下 部における n \_ 型 ドリフ ト層 1 の内部抵抗 R c とフィール ドス トップ (以下、 F S という)層 1 a の内部抵抗 R d を直列的に接続した状態となる。このよ うな回路において、 I G B T 1 0 0 がオンすると、内部抵抗 R b が小さいこ とからダイォー ド側よりも I G B T 1 0 0 のチャネル側にばかり電流が流れ るため、伝導度変調が起きず、順方向電圧 V f が増大してしまう。

- [0006] このため、IGBT100とFWD200を備えた半導体装置では、FW D200動作時にIGBT100にゲート電圧を印加しないようにゲート制 御を行う。そして、FWD200の動作を判定するために、ダイオードセン スを行っているが、正確なセンスを行うためにはVf-If特性に線形性が 要求されるため、スナップバック電圧の影響を受ける非線形な領域を避けて センスを行わなければならず、順方向電圧Vfが大きなところでしか適用で きなかった。
- [0007] これに対して、特許文献1において、ゲート構造がないp型ベース領域4 の幅を広くすることで、Vfの増大を抑制することが提案されている。 先行技術文献

特許文献

[0008] 特許文献1 : 特開2008 53648号公報

#### 発明の概要

0

- [0009] しか しなが ら、 FW D 2 0 0 として機能する領域を広げることによって I G B T 1 0 0 の領域を減 らす ことになるため、 I G B T 1 0 0 のオン損失が 大きくなるという問題がある。
- [001 0] 本発明は上記点に鑑みて、 FW D の V f \_ I f 特性の線形性を改善しつつ 、 I G B T のオン損失を低減できる半導体装置を提供することを目的とする

[001 1] 上記目的を達成するため、本発明のひとつの態様では、ディープゥエル層の外周側端部をドリフト層の裏面側に投影した位置よりカソード領域とコレクタ領域との境界部までの距離をW1、ペース領域のうち絶縁ゲート型バイポーラトランジスタとフリーホイールダイォードとの境界部からディープゥェル層の外周側端部までの距離をW2、ディープゥェル層とペース領域との境界部を裏面側に投影した位置よりカソード領域とコレクタ領域との境界部までの距離をW3、ドリフト層の厚みをし1、ドリフト層内でのキャリアの拡散係数をD、キャリアのライフタイムをて、絶縁ゲート型バイポーラトランジスタおよびフリーホイールダイォードの構造に基づいて決まる第1パラメータをk1、ディープゥエル層の構造に基づいて決まる第2パラメータをk2、ディープゥエル層とドリフト層の間のビルトインポテンシャル (VAK(th)) に対するスナップバック電圧 (VSB)の比に対して第1パラメータk1を掛けた値(k1・VSB/VAK(th)) をKとすると、

距離W1と距離W2および距離W3は、

W 3 ≥  $((k 2 \cdot (D \tau)^{1/2})^2 L 1^2)^{-1/2}$  (1/2)

かつ、

W 2  $\geq$  L 1 / K<sup>1/2</sup>

ただし、K≥2.5

かつ、

W 2 - W 1  $\geq$  1 0  $\mu$  m

を満たす値とされていることを特徴としている。

- [001 2] このように、距離W 1 と距離W 2 と距離W 3 が上記 3 つの数式を満たす値 となるようにしている。 これにより、深いディープゥエル層がアノー ドとな るときに、ディープゥエル層からのホール注入が多くなることで FW Dの耐 量が低下してしまうことを抑制しつつ、ディープゥエル層のうちセル領域の 外縁近傍からのホールが届かず、実質的にアノー ドとして機能する領域が減 少することを抑制することができる。
- [001 3] 本発明の他の態様では、距離W 3 、W 2 、W 1 九

З

W 3 = ((k 2 ・ (D て)<sup>1/2</sup>)<sup>2</sup>- L 1<sup>2</sup>) ^(1 / 2) かつ W 2 = L 1 / K <sup>1/2</sup> かつ W 2 - W 1 = 1 0 がm であると好ましい。

- [0014] 本発明の他の態様では、セル領域および外周領域において、第1導電型の ドリフト層の裏面側に、 ドリフト層よりも高不純物濃度とされた第1導電型 のフィール ドストップ層が配置され、 このフィール ドストップ層の表層部に コレクタ領域およびカソード領域が形成される半導体装置に対しても適用で さる。
- [001 5] 本発明の他の態様では、ベース領域を貫通し、一方向を長手方向として複数本が所定の間隔で並べられた トレンチを備え、ゲート絶縁膜およびゲート 電極が トレンチ内において形成された トレンチゲート構造の半導体装置に対 して適用すると好ましい。
- [001 6] 本発明の他の態様では、ゲート構造の長手方向の先端位置においても、距離W1と距離W2および距離W3が、

W 3 ≥  $((k 2 \cdot (D \tau)^{1/2})^2 L 1^2)^{-1/2}$  (1/2)

かつ、

W 2  $\geq$  L 1 / K<sup>1/2</sup>

ただし、K≥2.5

かつ W 2 —W 1 <u>≥</u> 1 0 ″ m

を満たすようにすることで、ゲート構造の長手方向の先端位置においても、FW Dの耐量が低下してしまうことを抑制しつつ、ディープゥエル層のうちセル領域の外縁近傍からのホールが届かず、実質的にアノードとして機能する領域が減少することを抑制することができる。

[001 7] 本発明の他の態様では、複数のゲート構造の間の一部において、エミッタ 領域が形成されない部分を備えることにより、エミッタ領域が形成されてい てIGBTとして動作する部分を含む第1の領域と、エミッタ領域が形成さ

れない部分を含み、かつ、当該部分が FWDとして動作する第2の領域とを 構成し、IGBTを囲む FWDが備えられ部分を第3の領域として、第1の 領域および第2の領域は、ゲート構造と同方向が長手方向とされ、第3の領 域に加えて第2の領域にも FWDを備えた構成とすることを特徴としている 。

- [001 8] このように、第1〜第3の領域を備えた場合において、第2の領域にもF W D が備えられるようにすることで、ゲート電圧印加時に動作する FW D の 面積を増やすことが可能となり、スナツプ/ <ック電圧の低減を図ることが可 能となる。
- [001 9] 本発明の他の態様では、ェミッタ領域が形成されない部分の幅が2 Ο μ m 以上とされるようにすると好ましい。 このように、第 2 の領域に備えられる F W D の幅を2 0 μ m 以上とすること で F W D のオン電圧を低減することが可能となる。
- [0020] 本発明の他の態様では、カソード領域は、第1の領域の長手方向と同方向 を長手方向として形成されていると共に、第1の領域の長手方向先端部より も突き出して配置されており、該長手方向において分割されていることを特 徴としている。
- [0021] このような構成とすれば、分割したカソード領域の間のコレクタ領域によ つて構成される IGBTにて IGBT動作させることで電流を流し、電流密 度を高くすることで他の部分の IGBTについても IGBT動作させるよう にする。これにより、 IGBTのスナップバック電圧を低減することが可能 となる。これにより、 FWDの面積を増やすことによるスナップバック電圧 の低減と、 IGBTを動作させやすくすることによるスナップバック電圧の 低減の両立を図ることが可能となる。
- [0022] 本発明の他の態様では、第1の領域は長手方向において複数に分割されて いることを特徴としている。このように、第1の領域を複数に分割するよう にしても良い。この場合において、分割された第1の領域の間の領域にベー ス領域のみが形成されることで、当該領域にもFWDが構成されるようにす

0

れば、図 1 2 (c) のW 4 の広い F W D の面積 を増やす ことや この領域が第 3 の領域の補助的な役割をすることが可能となり、スナップバック電圧の低 減を図ることが可能となる。

- [0023] 本発明の他の態様では、カソード領域を第1の領域の長手方向と同方向を 長手方向として形成し、第1の領域の長手方向先端部の方がカソード領域の 長手方向先端部よりも突き出して配置されるようにすることもできる。
- [0024] このように、カソード領域を第1の領域の長手方向と同方向を長手方向と して形成する場合において、第1の領域が長手方向において分割されている と、その分割されている領域においてスナップバック電圧が大きくなること が懸念される。しかしながら、第1の領域の長手方向先端部の方がカソード 領域の長手方向先端部よりも突き出して配置されるようにすることで、この 領域でIGBTが形成されるようにできる。このため、この領域でIGBT 動作させることで電流を流し、電流密度を高くすることで他の部分のIGB TについてもIGBT動作させるようにできる。これにより、IGBTのス ナップ/ <ック電圧を低減することが可能となる。
- [0025] 本発明の他の態様では、分割された第1の領域の間の距離が距離W2の2倍 以上とされるようにすることを特徴としている。
- [0026] このように、分割された第1の領域の間の距離を距離W2の2倍以上に取る ことにより、この領域をトレンチゲート構造の両先端位置に配置される第3 の領域の代わりとすることもできる。
- [0027] 本発明の他の態様では、第1の領域は、さらに長手方向において複数箇所 で分割されており、複数箇所で分割された当該第1の領域の間の領域にエミ ッタ領域が形成されないことで、当該領域にもFWDが構成され、カソード 領域は、複数箇所で分割された第1の領域の間の領域と対応する位置におい て第1の領域と対応する位置よりも幅広とされていることを特徴としている
- [0028] このような構成によれば、分割された第 1 の領域の間においてダイォー ド 動作させられる FW D の面積を増やすことやこの領域が第 3 の領域の補助的

な役割をすることができ、よりFWDのスナップバック電圧を低減できる。

- [0029] 本発明の他の態様では、第1の領域は複数本並べて配置され、隣り合う当 該第1の領域のうち対向する辺の一部が凹まされ、該凹まされた領域にもF WDが構成されていることを特徴としている。
- [0030] このように、 FW Dが構成される領域の幅を広げることにより、その領域 に構成される FW Dがダイオー ド動作 し易 くなる。 これにより、 FW Dの面 積が増えることやこの領域が第 3 の領域の補助的な役割をすることで半導体 装置全体のスナップ/ <ック電圧を小さくすることが可能になる。
- [0031] 本発明の他の態様では、カソード領域は、第1の領域の長手方向と同方向 を長手方向として形成されており、第1の領域の一部が凹まされた領域に設 けられたFWDと対向して、当該凹まされた領域に設けられたFWDの幅に 合せてカソード領域が形成されるようにすると好ましい。
- [0032] このような構成によれば、幅広とされた FW D とされる領域とカソー ド領域とが対向したレイァゥトとなり、その部分を効率的にダイォード動作させ られるため、より FW D のスナップバック電圧を低減できる。
- [0033] 本発明の他の態様では、カソード領域は、第2の領域と対応する場所に形 成された領域と、該第2の領域と対応する場所に形成された領域よりも幅が 狭く、第1の領域と対応する場所に形成された領域とを有していることを特 徴としている。
- [0034] このような構成によれば、カソード領域のうちの第2の領域と対応する場所に形成された領域についてはダイォード動作を行わせ、第1の領域と対応する場所に形成された領域についてはMOS動作を行わせることができる。このため、IGBT動作を基本としつつ、MOS動作も行わせることが可能になることから、スイッチング損失の低減を図ることが可能となる。このようなスイッチング損失の低減効果は、半導体装置をインバータ駆動に適用する場合のように頻繁にスイッチングが行われるような適用形態とされる場合に有効である。

[0035] 本発明の他の態様では、 ドリフト層の裏面側において、セル領域の外縁部

には、コレクタ領域およびカソード領域が混在する混在領域が備えられてい ることを特徴としている。

- [0036] このように、セル領域の外縁部においてコレクタ領域とカソード領域とを 混在させた混在領域を備えることで、寄生トランジスタがオンし難くなるよ うにできる。これにより、半導体装置の耐量を向上させられる。また、キヤ リア再注入を抑制できるため、スイッチング損失の低減を図ることも可能と なる。
- [0037] なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

図面の簡単な説明

[0038] [図1]本発明の第1実施形態にかかる半導体装置の断面図である。
[図2]図1に示す半導体装置の上面レイアゥト図である。
[図3] p型ディープゥエル層13からn+型不純物領域3までの距離とキヤリアのライフタイムてとの関係を示した半導体装置の断面図である。
[図4]図1に示す半導体装置のダイォード作動を行うときの等価回路を模式的に描いた断面図である。
[図5]図1に示す半導体装置のアノードーカソード間電圧VAKに対する順方向電流Ifの特性(以下、VAK—If特性という)を示した図である。
[図6] FWDのVf\_If

[図7] I G B T と F W D とを 1 チップに形成 した半導体装置の場合において、 I G B T をオンしたときの等価回路図である。

[図8] 距離W2 に対するスナップバック電圧VSBの関係をSim解析した結 果を示す図である。

[図9]距離W2\_距離W1に対するスナップバック電圧VSBの関係をSim 解析した結果を示す図である。

[図 10] 図 1 に示す半導体装置のV c e - I f 特性について電子線照射量を6
 0 k G y として測定した結果を示す図である。

[図11] (a) は、本発明の第2実施形態にかかる半導体装置の上面レイァゥ

0

0

ト図であり、 (b) は、 (a) の領域XIBの部分拡大図である。

[図12] (a) 〜 (c) は、それぞれ、図11 (b) に示すX I I A\_X I I A 、X I I B - X I I B 、X I I C - X I I C に沿う断面図である。

[図13] 第2の領域でのFWD200の幅W4とFWD200がオンし始める 電圧VF (スナップバック電圧VSBに相当)との関係を示したグラフであ る。

[図14]本発明の第3実施形態にかかる半導体装置の上面レイァゥト図である

[図15]本発明の第4 実施形態にかかる半導体装置の上面 レイァゥ ト図である。

[図16]本発明の第5実施形態にかかる半導体装置の上面レイァゥト図である

[図17]本発明の第6実施形態にかかる半導体装置の上面レイァゥト図である。

[図18] 本発明の第7 実施形態にかかる半導体装置の上面 レイァゥ ト図である。

[図19]本発明の第8実施形態にかかる半導体装置の上面レイァゥト図である

[図20]本発明の第9実施形態にかかる半導体装置の上面レイァゥト図である

[図21] 本発明の第10実施形態にかかる半導体装置の上面 レイァゥ ト図である。

[図22] 本発明の第11実施形態にかかる半導体装置の上面 レイァゥ ト図である。

[図23] 本発明の第 1 2 実施形態にかかる半導体装置の上面 レイァゥ ト図である。

[図24] 本発明の第 1 3 実施形態にかかる半導体装置の上面 レイァゥ ト図である。

[図25] 本発明の第14 実施形態にかかる半導体装置の上面レイアゥト図である。
[図26] 本発明の第15 実施形態にかかる半導体装置の上面レイアゥト図である。
[図27] 本発明の第16 実施形態にかかる半導体装置の上面レイアゥト図である。
[図28] 本発明の第17 実施形態にかかる半導体装置の上面レイアゥト図である。
[図29] 本発明の第18 実施形態にかかる半導体装置の上面レイアゥト図である。
[図30] (a) は、本実施形態にかかる半導体装置の上面レイアウト図、(b

) は、図30 (a) の二点差線で囲んだ領域の部分拡大図である。

[図31] 図 3 0 に示す半導体装置の V c e - I c 特性を調べた図である。

[図32] 距離LcとIGBT100のスナップバック電圧VSBについて調べ た結果を示すグラフである。

[図 33] (a) 〜 (c) は、領域 3 b の他の レイアウ トを示 した図である。

[図34] n +型不純物領域 3 を他の構造とする場合の半導体装置のレイァゥト図 である。

[図35] n +型不純物領域 3 を他の構造とする場合の半導体装置のレイァゥト図である。

[図36] n +型不純物領域 3 を他の構造とする場合の半導体装置のレイァゥト図である。

[図37] (a) は、セル領域における基板裏面側のレイアウトを示した図であり、 (b) は、 (a) の部分拡大図である。

[図38] 半導体装置が壊れるメカニズムを示した説明図である。

[図39] (a) は、セル領域における基板裏面側のレイアウトを示した図であり、 (b) は、 (a) の部分拡大図である。

[図40] (a) は、セル領域における基板裏面側のレイアウトを示した図であ

り、 (b) は、 (a) の部分拡大図である。

[図41] セル領域における基板裏面側のレイアウトを示した図である。

[図42] (a) 〜 (c) は、第 1 の領域のセル構成、第 2 、第 3 の領域のセル 構成などの一例を示した断面図である。

発明を実施するための形態

[0039] 以下、本発明の実施形態について図に基づいて説明する。

(第 1 実 施 形 態 )

本発明の第1実施形態について説明する。図1は、本実施形態にかかる半 導体装置の断面図、図2は、図1に示す半導体装置の上面レイアウト図であ る。図1は、図2のI\_Iに沿う断面図に相当している。以下、これらの図を 参照して、本実施形態の半導体装置について説明する。

- [0040] 図1に示すように、本実施形態の半導体装置は、例えば不純物濃度が1× 10<sup>13</sup>~1×10<sup>14</sup> cm<sup>-3</sup>とされたn-型ドリフト層1を構成する半導体基 板に対して IGBT100やFWD200を備えることにより構成されてい る。図1および図2に示したように、IGBT100が備えられるIGBT 形成領域とFWD200が備えられるダイォード形成領域がセル領域とされ 、セル領域の外周部に外周領域が備えられている。図2に示されるように、 半導体装置を構成するチップの中央部がIGBT形成領域とされ、その周囲 を囲むようにダイォード形成領域が配置されることでセル領域が構成され、 さらにそのセル領域の外周を囲むように外周領域が配置されている。
- [0041] セル領域におけるIGBT形成領域およびダイォード形成領域において、 n\_型 ドリフト層1の裏面側における当該n\_型 ドリフト層1の表層部には、 FS層1aが形成されている。このFS層1aは、n\_型 ドリフト層1よりも 高不純物濃度のn型層にて構成され、空乏層の広がりを防ぐことで耐圧と定 常損失の性能向上を図ると共に、基板裏面側から注入されるホールの注入量 を制御するために備えてある。
- [0042] また、セル領域におけるIGBT形成領域およびダイォード形成領域において、 n \_ 型 ドリフ ト層 1 の裏面側におけるFS層 1 a の表層部には、コレク

タ領域に相当するp+型不純物領域2 およびカソード領域に相当するn+型不 純物領域3 が形成されている。p+型不純物領域2 は、ボロン等のp型不純物 が注入されて形成され、例えば不純物濃度が1 x | 0<sup>17</sup>~| x | 0<sup>20</sup> c m<sub>-3</sub> で構成されている。n+型不純物領域3 は、リン等のn型不純物が注入されて 形成され、例えば不純物濃度が1 x 10<sup>19</sup>~1 x 10<sup>21</sup> c m<sub>-</sub><sup>3</sup>で構成されて いる。n\_型ドリフト層1の裏面側は基本的にはp+型不純物領域2 とされて いるが、部分的にn+型不純物領域3 が形成された構造とされている。

- [0043] 図2中の実線ハツチングを示した領域がn+型不純物領域3の形成されてい る領域であり、それ以外の領域がp+型不純物領域2の形成されている領域で ある。図2中の破線ハッチングを示した領域は、p型ディープゥエル層13 の形成されている領域である。
- [0044] 図2 に示されるように、n\_型 ドリフ ト層 1 の裏面側は基本的にはp+型不 純物領域2 とされているが、部分的にn+型不純物領域3 が形成された構造と されている。本実施形態の場合、n+型不純物領域3 は、セル領域において短 冊状のものが複数本ス トライプ状に配置された構造とされている。なお、n+ 型不純物領域3 のうち短冊状の部分のものは、図2 中では5 本のものを縦方 向に2 つに分割したものとして描いてあるが、実際にはそれ以上の多数本が 形成されている。
- [0045] また、セル領域における IGBT形成領域においては、n\_型ドリフト層1の表層部には、所定厚さのp型ベース領域4が形成されている。このp型ベース領域4を貫通してn-型ドリフト層1まで達するように複数個のトレンチ6が形成されており、このトレンチ6によってp型ベース領域4が複数個に分離されている。具体的には、トレンチ6は複数個所定のピッチ(間隔)で形成されており、図1の奥行き方向(紙面垂直方向)において各トレンチ6が平行に延設されたストライプ構造、もしくは並行に延設されたのちその先端部において引き回されることで環状構造とされている。そして、環状構造とされる場合、各トレンチ6が構成する環状構造は複数本ずつを1組として多重リング構造が構成され、隣接する多重リング構造同士の長手方向が平行

0

0

となるように配置されている。

- [0046] 隣接する トレンチ6 によって p 型ベース領域 4 が複数に分割された状態となるが、少なくともその一部は、チャネル領域を構成するチャネル p 層 4 a となり、このチャネル p 層 4 a の表層部に、エミッタ領域に相当する n +型不純物領域 5 が形成されている。なお、本実施形態では、分割された各 p 型ベース領域 4 がチャネル p 層 4 a となる場合を図示してあるが、そのうちの一部に n +型不純物領域 5 を形成しないことで、 I G B T として機能する部分を間引いた構造(以下、間引き構造という)とされても良い。
- [0047] n+型不純物領域 5 は、 n 型 ドリフ ト層 1 よりも高不純物濃度で構成され 、 p 型ベース領域 4 内において終端 してお り、かつ、 トレンチ 6 の側面に接 するように配置されている。より詳 しくは、 トレンチ 6 の長手方向に沿って 棒状に延設され、 トレンチ 6 の先端よりも内側で終端 した構造とされている
- [0048] 各トレンチ6内は、各トレンチ6の内壁表面を覆うように形成されたゲート絶縁膜7と、このゲート絶縁膜7の表面に形成されたドーブトPoly-Si等により構成されるゲート電極8とにより埋め込まれている。ゲート電極8は、図1とは別断面において互いに電気的に接続され、同電位のゲート電圧が印加される様になつている。このような構造により、トレンチゲート構造が構成されている。
- [0049] さらに、n+型不純物領域5およびチャネルp層4 a は、層間絶縁膜9に形成されたコンタクトホール9 a を通じてエミッタ電極に相当する上部電極 1 0 と電気的に接続されており、上部電極 1 0 や図示しない配線などを保護するように保護膜 1 1が形成されている。そして、p+型不純物領域2の裏面側に下部電極 1 2 が形成されることにより、IGBT 100が構成されている
- [0050] 一方、セル領域におけるダイオー ド形成領域でも、IGBT形成領域と同様に、n\_型 ドリフ ト層 1 の表層部に所定厚さのp型ベース領域 4 が形成されている。さらに、p型ベース領域 4 の周囲を囲むように、p型ベース領域 4

よりも接合深さが深くされた p 型ディー プゥエル層 13が形成されている。 この P 型ディー プゥエル層 13は、 p 型ベース領域 4 よりも高不純物濃度で 構成され、例えば不純物濃度が 1 × 10<sup>18</sup>〜 1 × 10<sup>19</sup> c m \_ <sup>3</sup>で構成されて いる。

- [0051] このため、ダイオード形成領域に備えられたp型ベース領域4およびp型 ディープゥエル層13をアノードとし、n\_型ドリフト層1およびn+型不純 物領域3をカソードとしてPN接合されたダイォード構造を有するFWD2 00が構成されている。このFWD200は、p型ディープゥエル層13に 対して上部電極10がアノード電極として電気的に接続され、n+型不純物領 域3に対して下部電極12がカソード電極として電気的に接続された構造と されている。
- [0052] このため、IGBT100とFWD200とは、ェミッタとアノードと力《 電気的に接続されると共に、コレクタとカソードとが電気的に接続されるこ とで、同一チップにおいて互いに並列接続された構造とされている。
- [0053] なお、外周領域においては、図示しないが、n\_型 ドリフ ト層 1 の表層部に おいて、セル領域の外周を囲むようにp型ベース領域 4 よりも深 くされた p 型拡散層が形成され、更にp型拡散層の外周を囲むようにp型ガー ドリング 層が多重 リング構造として形成されるなど、外周耐圧構造が構成されている 。この外周耐圧構造により、電界が偏り無く広げら得ることで、半導体装置 の耐圧向上が図られている。
- [0054] 以上のように、本実施形態にかかるIGBT100とFWD200とを一体化した半導体装置が構成されている。このように構成された半導体装置は、例えば直流一交流変換を行うためのィンバータ回路などのスィッチング回路に備えられ、IGBT100がスイッチング素子として機能させられると共に、FWD200がIGBT100をオフしたときに還流電流を流す還流素子として機能させられる。
- [0055] このとき、 FW D 2 0 0 では、ダイオー ド形成領域に備えられた p 型ベー ス領域 4 および p 型ディープゥエル層 1 3 がアノー ドとして機能することで

、ダイオード動作を行う。ところ丸 深いp型ディープゥエル層 1 3 がァノードとなるために、p型ディープゥエル層 1 3 からのホール注入が多くなつてFWD200の耐量を低下させる可能性がある。

- [0056] 一方、図3に示す半導体装置の断面図に表されるように、p型ディープゥ エル層13からn+型不純物領域3までの距離が長いと、キャリアのライフタ ィムての関係から、セル終端部、つまりp型ディープゥエル層13のうちセ ル領域の外縁近傍からのホールが届かず、実質的にアノードとして機能する 領域が減少する。このため、深いp型ディープゥエル層13からのホール注 入を抑制してFWD200の耐量を確保しつつ、実質的にアノードとして機 能する領域を大きくできるように、各部の設計を行っている。以下、この設 計について説明する。
- [0057] 図4は、図1に示す半導体装置のダイオード作動を行うときの等価回路を 模式的に描いた断面図である。また、図5は、図1に示す半導体装置のVA
   K-If特性を示した図である。アノードーカソード間電圧VAKは、FW
   D200の順方向電圧Vfと同等であるため、図5の特性は、FWD200
   のVf\_If特性に相当する。
- [0058] まず、IGBT100とFWD200の等価回路は、図4中に示したものとなる。すなわち、IGBT100のコレクタに対してn\_型ドリフト層1の横方向の内部抵抗R1(抵抗率ク1)が接続されている。そして、IGBT 100のエミッターコレクタ間と内部抵抗R1がFWD200に対して並列接続されていると共に、これらFWD200等に対してn-型ドリフト層1の縦方向の内部抵抗R2(抵抗率ク1)と、FS層1aの横方向の内部抵抗R 3(抵抗率ク2)が直列接続されている。また、p型ディープゥエル層13の外周側端部をn-型ドリフト層1の裏面側に投影した位置から、n+型不純物領域3とp+型不純物領域2との境界部までの距離をW1とし、FWD20 0として機能するp型ベース領域4の端部(p型ベース領域4のうちIGB T100とFWD200との境界部 儀も外側のトレンチ5の側壁))から P型ディープゥエル層13の外周側端部までの距離をW2とする。p型ディ

一 プゥエル層13とp型ベース領域4との境界部を裏面側に投影した位置よりカソード領域となるn+型不純物領域3とコレクタ領域となるp+型不純物領域2との境界部までの距離をW3とする。また、n-型ドリフト層1の厚みをL1、FS層1aの厚みをL2とする。

- [0059] また、図5に示すVAK―If特性より、スナップバック電圧が最も大き <なるときのアノー ドーカソー ド間電圧VAKをVAK1とし、FWD20 0がダイォー ド動作し始めるときのアノー ドーカソー ド間電圧VAKをVA K2とする。また、VAK―If特性が線形となるところから直線を引いた ときの切片がP型ディープゥエル層13とn\_型 ドリフト層1との間のビルト インポテンシャル、つまり理論上ダイォード動作するのに必要な電圧であり 、このビルトインポテンシャルをVAK(th)とする。
- [0060] これらに基づき、以下の関係式が成り立つ。まず、数式1に示すように、 スナップバック電圧VSBは、VAK1とVAK2の差として表される。
- [0061] (数 1) VSB=VAK1\_VAK2 また、スナップバック電圧VSBが最も大きくなる時のVAK1は、FW D200がダイォード動作を行っていることが必要であることから、図4中 の点Xの電位に基づいて、次式を導くことができる。なお、下記の式で、I は、IGBT100からn\_型ドリフト層1の内部抵抗R1、R2およびFS 層1aの内部抵抗R3を通って流れる電流を意味している。また、下記の式 では、IGBT100のチャネル抵抗に関しては、非常に小さいことから無 視している。
- [0062] (数 2 ) V t h = I R 1

(数3) I = V A K 1 - (R 1 ∕ (R 1 + R 2 + R 3))

(数 4) VAK1 = VAK (th) x ((R1+R2+R3) /R1) また、p型ディープゥエル層13とn\_型ドリフト層1との間のビルトイン ポテンシャルVAK (th) は、FWD200がダイオード動作し始めた電 圧VAK2とほぼ等しいため、次式で表せる。

[0063] (数5) VAK2 = VAK (th)

この数式 5 および上記した数式 4 を上記数式 1 に代入すると、次式を導出 することができる。

[0064] (数6) VSB≐. ((R2+R3) /R1) xVAK (th) そして、R1〜R3は、それぞれR1=W2・p1/L1、R2=p1・ L1/W2、R3=W1・ρ2/L2で表されることから、数式6を次式に 変換できる。

(数7)

[0065]

V S B =. ( (L 1 - p 1 / w 2 + w 1 - ρ 2 / L 2) / (W 2 - ρ 1 / L 1) ) X V A K (t h)

ここで、VSB/VAK(th)に対してIGBT100およびFWD2 00の形状や濃度等、IGBT100およびFWD200の構造に基づいて 決まる第1パラメータをk1とし、ビルトインポテンシャルVAK(th) に対するスナップバック電圧VSBの比であるVSB/VAK(th)に対 して第1パラメータを掛けた値(= k1・VSB/VAK(th))をべと する。また、ビルトインポテンシャルを表すVAK(th)は定数であり、 スナップバック電圧VSBが小さいほど非線形性が小さくなって線形性が改 善されることから、Kが小さくなるほど線形性を改善できる。したがって、 次式で表される右辺がそのK以下となるようにすることで、線形性の改善を 図ることができる。

[0066] (数8) K  $\geq$  ((L1・ $\rho$  1/W2+W1- $\rho$ 2/L2)/(W2- $\rho$ 1/し1))

また、p型ディープゥエル層 1 3 の外周端部がゲー トのバイアスによって 影響を受けないダイォー ドとして動作させるためのw 2 の条件は、上記数式 8 に基づいて下記数式 9 および数式 1 0 のように求めることができる。なお 、n\_型 ドリフ ト層 1 の抵抗率ρ 1 に対して F S 層 1 a の抵抗率ρ 2 は十分に 小さいことから、w 1・ρ 2 / L 2 ≒ 0 と見なしている。

[0067] (数9) K≥ ((L1 ·  $\rho$  1Z W 2) / (W 2 -  $\rho$  1 / L 1)) = L 1<sup>2</sup> /W 2<sup>2</sup>

(数10) W 2 ≥ L 1 / K<sup>1/2</sup>

また外周端部におけるスナップバック電圧を一4 0 ℃における∨ A K (t h) = 0.8 [V] に対して無視できる0.1 V 以下にする場合は、実験結 果を示した図8 よりK ≥ 2.5 となる。すなわち、図8 中に示しように、 L 1 = 1 3 5 ″ m とした場合には、W 2 = 8 5 µ m のときにスナップバック電 圧が0.1 V となることから、数式9 に L 1 = 1 3 5 µ m、W 2 = 8 5 µ m を代入すると、K ≥ 2.5 となる。同様に、L 1 = 8 0 µ m とした場合には 、W 2 = 5 0 パ m のときにスナップバック電圧が0.1 V となることから、 数式9 に L 1 = 8 0 パ m、W 2 = 5 0 パ m を代入すると、K ≥ 2.5 6 とな る。このように、いずれの結果からもK ≥ 2.5 を満たすようにすることで 、スナップバック電圧を0.1 V 以下に抑えることが可能となることが判る 。なお、図8 に示すS i m 解析では、W 1 = 0 µ m、L 2 > 0、W 3 は任意 の値に設定している。

- [0068] またw 2 が数式 1 0 を満た している場合であっても、w 1 が大きい場合や ライフタイムが短い場合は、ディープゥエル層 1 3 の外周端部から注入され たホールがカソー ドとなる n +型不純物領域 3 まで届かなくなるため、実効的 なw 2 が短く (R 1 力小 さく)なりスナップバックが出現する。 このため、 ライフタイムを例えば 2 パ s とした場合において、w 1、w 2 とスナップバ ック電圧 V S B との関係について調べた。そのS im 結果を図 9 に示す。ま た、図 1 0 は、本実施形態にかかる半導体装置のV c e - I f 特性について 電子線照射量を6 0 k G y として測定した結果を示した図である。 この図に おいて V c e が部分的にマイナス方向に突出したものがスナップバック電圧 V S B であり、この図のスナップバック電圧 V S B を取り出してプロットし たのが図 9 に相当する。
- [0069] スナップバック電圧∨SBが\_40°Сの∨ak(th)0.8∨に対して 無視できる0.1∨以下に抑制できるようにするためには、図9より、次式 が成り立つ。なお、図9に示す実験では、L1=125〃m、W2=85μ mL2=1μm、W3は任意の値としている。

[0070] (数11) W2\_W1≥10µm

一方、距離W3については、図3に示すように、ホールがp型ディープゥ エル層 13から斜め方向に最短距離でp+型不純物領域2とn+型不純物領域 3との境界位置に向かってホールが注入された時、注入量が大きくなり破壊 しないためには、拡散長よりも上で述べた最短距離が十分大きいことが必要 となることから、図3中に示した三角形の関係で示される三平方の定理より 、数式12が成り立つ。そして、これを変換すると数式13を導出できる。 なお、Dは、n\_型ドリフト層1内でのキャリアの拡散係数であり、k2は、 P型ディープゥエル層13の深さ、濃度、耐量等のp型ディープゥエル層1 3の構造に基づいて決まる第2パラメータである。

[0071] (数12) W 3<sup>2</sup>+ L 1<sup>2</sup>≥ k 2 • D τ<sup>1/2</sup>

(数 1 3) W 3 ≥ ((k 2 ・ (D て)<sup>1/2</sup>)<sup>2</sup>-L 1<sup>2</sup>)<sup>^</sup> (1 ∕ 2) そして、距離W 1 〜W 3 については、半導体装置の小型化などを考慮する と、上記数式を満たす中で最も小さい値であることが好ましいため、またW 1\_W 3 は耐圧の観点から大きな値となることが望ましいため次式が成り立 つ関係とするのが良い。

	つ関係とするのが良い。	
[0072]	(数 1 4 )	
	W 2 = L 1 $/$ K $^{1/2}$	
	かつ	
	W 2 - W <b>1</b> = 10 がm	

かつ

W 3 =  $((K 2 - (DT)^{1/2})^2 - L 1^2)^{(1/2)}$ 

よって、本実施形態の半導体装置では、距離W 1 、W 2 、W 3 が数式 1 4 を満たす値に設定している。

[0073] 以上説明したように、本実施形態の半導体装置では、IGBT100とF WD200を備えた構造において、ダイォー ド形成領域に備えられたp型ベ ース領域4およびp型ディープゥエル層13をアノー ドとして機能させるこ とで、ダイオー ド動作を行わせている。

- [0074] そして、p型ディープゥエル層 1 3 の外周側端部をn-型 ドリフ ト層 1 の裏 面側に投影した位置より、n+型不純物領域 3 とp+型不純物領域 2 との境界 部までの距離W 1 とFW D 2 0 0 として機能するp型ベース領域 4 の端部か らP型ディープゥエル層 1 3 の外周側端部までの距離W 3 が数式 1 4 を満た す値となるようにしている。
- [0075] これにより、深いp型ディープゥエル層13がアノードとなるときに、p 型ディープゥエル層13からのホール注入が多くなることでFWD200の 耐量が低下してしまうことを抑制しつつ、p型ディープゥエル層13のうち セル領域の外縁近傍からのホールが届かせ、実質的にアノードとして機能す る領域が減少することを抑制することができる。

(第 2 実施 形態)

本発明の第2実施形態について説明する。本実施形態は、第1実施形態に 対して異なる場所でもFWDのVf-If特性の線形性を改善できる構成を 採用したものであり、その他に関しては第1実施形態と同様であるため、第 1実施形態と異なる部分についてのみ説明する。

- [0076] 図11(a)は、本実施形態にかかる半導体装置の上面レイアウト図であり、図11(b)は、図11(a)の領域XIBの部分拡大図である。なお、図11(a)、(b)は断面図ではないが、図を見易くするために部分的にハッチングを示してある。また、図12(a)〜(c)は、それぞれ、図11(b)に示すXIIA-XIIA、XIIB-XIIB、XIIC-XII Cに沿う断面図である。ただし、図12(c)については、より各領域の断面構造が明確になるように、図11(b)のXIIC-XIICに沿う断面を更に延長して多くのセル分備えた図としてある。なお、本実施形態の半導体装置では、p型チャネル領域4aの表層部にコンタクト領域4bを形成した構造としてあり、このコンタクト領域4bを介して上部電極10と電気的に接続されるようにしてあるが、基本的な構造は第1実施形態と同様である。
- [0077] 図 1 1 (a) 、 (b) に示すように、本実施形態の半導体装置は、外周領 域内に第 1 〜 第 3 の領域を備えた構成とされている。具体的には、 トレンチ

6 の側面においてエミッタ領域に相当するn+型不純物領域5 が形成されてい てIGBT100として機能する部分が含まれる領域を第1の領域、この第 1の領域に併設されたエミッタ領域に相当するn+型不純物領域5 が形成され ておらず FW D 2 0 0 として機能させる部分が含まれる領域を第2の領域、 トレンチゲート構造の長手方向の先端位置においてp+型不純物領域2 が形成 されている領域のうちp型ガードリング層14 などが形成された外周領域よ りも内側 (つまりセル領域の外縁部における FW D 2 0 0 が形成されている 領域)を第3の領域としている。

- [0078] このようなゲート電極8の先端位置においても、「W0200のソ 干\_ 1 f特性の線形性の問題が発生する。このため、第3の領域に備えられるp型 ベース領域4とp型ディープゥヱル層13とによって構成されるFWD20 0について、第1実施形態と同様に、各種寸法について規定している。
- [0079] 具体的には、本実施形態でも、図12 (a)、 (b) 中に示したように、 P型ディープゥエル層13の外周側端部をn-型ドリフト層1の裏面側に投影 した位置から、n+型不純物領域3とp+型不純物領域2との境界部までの距 離をW1とし、FWD200として機能するp型ベース領域4の端部 (p型 ベース領域4のうちIGBT100とFWD200との境界部 (エミッタ領 域に相当するn+型不純物領域5の先端位置))からp型ディープゥエル層1 3の外周側端部までの距離をW2とする。p型ディープゥエル層13とp型 ベース領域4との境界部を裏面側に投影した位置よりカリード領域となるn+ 型不純物領域3とコレクタ領域となるp+型不純物領域2との境界部までの距 離をW3とする。また、n\_型ドリフト層1の厚みをL1とする。
- [0080] このように構成された半導体装置における トレンチゲー ト構造の先端位置においても、p型ベース領域4 とp型ディープゥエル層13を長くして内部抵抗を大きくしたいが、これらが長くなり過ぎるとp型ディープゥエル層13のうちのセル領域の終端からn+型不純物領域3までホールが届かなくなる。このため、W1〜W3が上記第1実施形態で示した数式10、11、13、好ましくは数式14の関係を満たすようにすることで、FWD200のV

f- l f 特性の線形性を改善することが可能となる。

- [0081] また、図12 (c) に示すように、第1、第2の領域において、エミッタ 領域に相当するn+型不純物領域5を形成しない間引き構造としている。この ような間引き構造とすることで、その間引き部分にてダイォード動作させ、 隣り合うトレンチゲート構造の間にFWD200が構成されるようにしてい る。
- この間引き構造のうち、第2の領域に構成される部分の少なくとも一部に [0082] ついて、 n+型不純物領域 5 が形成されておらず p型ベース領域 4 のみが形成 されている箇所の最も端から端の トレンチゲート構造の間の距離を第2の領 域 での F W D 2 0 0 の幅W 4 とすると、W 4 <u>≥</u> 2 0 μ m となるようにしてい る。図13は、第2の領域でのFWD200の幅W4とFWD200がオン し始める電圧VF (スナップバック電圧VSBに相当) との関係を示したグ ラフである。この図に示されるように、第2の領域でのFWD200の幅W 4 が 2 0 は m を超 えると F W D 2 0 0 がオンし始める電圧 V F が急に上昇し 始める。この結果に基づき、第2の領域での FW D 2 0 0 の幅W 4 が 2 0 〃 m以上となるようにしている。これにより、FWD200のオン電圧を低減 することが可能になる。ただし FWDのリカバリー (SW)損失を低減する ことを目的にSW動作の直前又は動作中にゲートに電圧を印加するような制 御 を行 う場合 、 このW4<2 O μ m した方 がSW 損失 を低減 できる場合 もあ る。 この場合 もW 1 〜W 3 を本特許の条件 を満たす ことにより FW Dの線形 性の向上ゃスナツプバックによるVfの急激な上昇を抑制することができる
- [0083] 以上説明したように、トレンチゲート構造の先端位置においても、W1〜W3が上記第1実施形態で示した数式10、11、13、好ましくは数式14の関係を満たすようにすることで、FWD200のVf\_lfや性の線形性を改善することが可能となる。またこの構成で第3の領域と第2の領域の距離を縮めることにより第3の領域がONすることにより上がった電流密度を第2の領域に効率的に伝えられるため線形性がより向上される。さらに、

第2の領域でのFWD200の幅W4力②0はm以上となるようにすることで、FWD200のオン電圧を低減することが可能になる。

(第3実施形態)

本発明の第3実施形態について説明する。本実施形態は、第2実施形態に 対して異なる場所でもFWDのVf-lf特性の線形性を改善しつつ、IG BTのオン損失を低減できる構成を採用したものであり、その他に関しては 第2実施形態と同様であるため、第2実施形態と異なる部分についてのみ説 明する。

- [0084] 図14は、本実施形態にかかる半導体装置の上面レイアウト図である。なお、図14は断面図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示すように、第1の領域を長手方向において2つに分割、つまりエミッタ領域に相当するn+型不純物領域5を長手方向において2つに分割しており、分割した第1の領域の間においてn+型不純物領域5が形成されておらず、隣接するトレンチゲート構造の間の領域にp型ベース領域4のみが形成されることでFWD200が形成されるようにしている。
- [0085] このように、第1の領域を長手方向において2つに分割し、分割した第1 の領域の間においてFWD200が構成されるようにしても良い。このよう にすれば、エミッタ領域に相当するn+型不純物領域5の近くにダイォード動 作する第2の領域を形成できる。これによりFWD200の面積が増えるこ とやこの領域が第3の領域の補助的な役割することでより効率的にFWD200 の電流密度を向上できることで半導体装置全体のスナップ/ <ック電圧を低減 することが可能になる。
- [0086] なお、このように第1の領域を長手方向において分割する場合、その第1 の領域の間の幅Wを数式10のW2の2倍以上に取ることにより、この領域を トレンチゲート構造の両先端位置に配置される第3の領域の代わりとするこ ともできる。また、ここでは第1の領域を長手方向において2つに分割する 場合について説明したが、複数、つまり2つに限らず3つ以上の数に分割し ても構わない。

(第4 実施形態)

本発明の第4実施形態について説明する。本実施形態は、第2実施形態に 対して第1の領域と第2の領域のレイァゥトを変更したものであり、その他 に関しては第2実施形態と同様であるため、第2実施形態と異なる部分につ いてのみ説明する。

- [0087] 図15は、本実施形態にかかる半導体装置の上面レイアウト図である。なお、図14は断面図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示すように、複数本並べられた第1の領域の一部、具体的には隣り合う第1の領域の対向する辺の一部を凹ませた図中破線で囲んだ部分をエミッタ領域に相当するn+型不純物領域5が備えられていない領域とし、本実施形態では、この領域を第2の領域とした構成としている。つまり、本実施形態では、上記第2実施形態のように各第1の領域や各第2の領域がそれぞれ同じ幅で構成されているのではなく、第1の領域の間において部分的に第2の領域の幅を広げた構造にしている。
- [0088] このように、一部の第2の領域の幅W4を広げることにより、第2の領域に構成されるFWD200がダイオード動作し易くなる。これにより、FWD200の面積が増えることやこの領域が第3の領域の補助的な役割することでより効率的にFWD200の電流密度を向上できることで半導体装置全体のスナップバック電圧を小さくすることが可能になる。

(第5 実施形態)

本発明の第5実施形態について説明する。本実施形態も、第2実施形態に 対して第1の領域と第2の領域のレイァゥトを変更したものであり、その他 に関しては第2実施形態と同様であるため、第2実施形態と異なる部分につ いてのみ説明する。

[0089] 図16は、本実施形態にかかる半導体装置の上面レイアウト図である。な お、図16は断面図ではないが、図を見易くするために部分的にハッチング を示してある。この図に示すように、第1の領域を紙面上下方向、つまりト レンチゲート構造の長手方向において複数個に分割し、分割した第1の領域 の間に第 1 の領域とほぼ同寸法の第 2 の領域が配置 されるようにすることで 各第 1 の領域がマ トリクス状に配置 された構造にしている。つまり、 トレン チゲー ト構造の長手方向に並べぶ第 1 の領域を 1 つの列として、第 1 の領域 の列が複数列並べて配置 され、隣 り合う各列の第 1 の領域が対向配置 される 構造 とされている。 このような構造 としても、分割 された各第 1 の領域の間 の第 2 の領域に構成される FW D 2 0 0 がダイォー ド動作 し易 くなる。 これ により、 FW D 2 0 0 の面積が増える ことや この領域が第 3 の領域の補助的 な役割する ことでより効率的に FW D 2 0 0 の電流密度を向上できる ことで 半導体装置全体のスナップ/ <ック電圧を小さくすることが可能になる。

(第6実施形態)

本発明の第6実施形態について説明する。本実施形態は、第5実施形態に 対して第1の領域と第2の領域のレイァゥトを変更したものであり、その他 に関しては第5実施形態と同様であるため、第5実施形態と異なる部分につ いてのみ説明する。

[0090] 図17は、本実施形態にかかる半導体装置の上面レイアウト図である。なお、図17は断面図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示すように、本実施形態でも、第1の領域を紙面上下方向、つまりトレンチゲート構造の長手方向において複数個に分割し、分割した第1の領域の間に第1の領域とほぼ同寸法の第2の領域が配置されるようにしているが、トレンチゲート構造の長手方向に並べぶ第1の領域を1つの列として、第1の領域の列が複数列並べて配置されているものの、隣り合う各列の第1の領域が互いにずれて配置される構造とされている。つまり、各第1の領域が千鳥状に配置された構造とされている。このような構造としても、分割された各第1の領域の間の第2の領域に構成されるFWD200のがダイオード動作し易くなる。これにより、FWD200の面積が増えることやこの領域が第3の領域の補助的な役割することでより効率的にFWD200の電流密度を向上できることで半導体装置全体のスナップ/ <ック電圧を小さくすることが可能になる。</p>

(第 7 実施 形態)

本発明の第7実施形態について説明する。本実施形態は、第6実施形態に 対して第1の領域と第2の領域のレイァゥトを変更したものであり、その他 に関しては第6実施形態と同様であるため、第6実施形態と異なる部分につ いてのみ説明する。

[0091] 図18は、本実施形態にかかる半導体装置の上面レイアウト図である。なお、図18は断面図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示すように、本実施形態でも、第1の領域を紙面上下方向、つまりトレンチゲート構造の長手方向において複数個に分割している九 第6実施形態と比べて分割場所の間隔を長くした構造としている。このような構造としても、分割された各第1の領域の間の第2の領域に構成されるFWD200がダイオード動作し易くなる。これにより、FWD200の面積が増えることやこの領域が第3の領域の補助的な役割することでより効率的にFWD200の電流密度を向上できることで半導体装置全体のスナップ/ <ック電圧を小さくすることが可能になる。</p>

(第8実施形態)

本発明の第8実施形態について説明する。本実施形態は、第4実施形態に 対して第1の領域と第2の領域のレイァゥトを変更したものであり、その他 に関しては第4実施形態と同様であるため、第4実施形態と異なる部分につ いてのみ説明する。

[0092] 図19は、本実施形態にかかる半導体装置の上面レイアウト図である。なお、図19は断面図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示すように、本実施形態でも、隣り合う第1の領域の対向する辺の同じ場所に第2の領域を配置するのではなく、互い違いに第2の領域を配置した構造としている。このような構造としても、第2の領域に構成されるFWD200がダイォード動作し易くなり、FWD200の面積が増えることやこの領域が第3の領域の補助的な

役割することでより効率的に FWD200の電流密度を向上できることで半 導体装置全体のスナップ/ <ック電圧を小さくすることが可能になる。

(第9実施形態)

本発明の第9実施形態について説明する。本実施形態は、第2実施形態に 対して第1〜第3の領域のレイァゥトを変更したものであり、その他に関し ては第2実施形態と同様であるため、第2実施形態と異なる部分についての み説明する。

- [0093] 図20は、本実施形態にかかる半導体装置の上面レイアウト図である。なお、図20は断面図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示すように、本実施形態では、第3の領域をセル領域の外縁部に配置するのではなく、セル領域の中央位置に点在させるように配置し、かつ、第2の領域が第3の領域の間を繋ぐように配置された構造となるようにしている。
- [0094] 具体的には、円形状に囲まれた範囲を第3の領域として、第3の領域が正 六角形の各角部に配置された形状、つまりハニカム状に配置されたレイァゥ トとされ、各第3の領域を繋ぐ六角形の各辺に相当する位置に第2の領域が 配置されたレイァゥトとされている。図中破線はトレンチゲート構造を示し ているが、紙面上下方向を長手方向として複数本のトレンチゲート構造が配 置されており、その複数本のトレンチゲート構造が交差するように第1〜第 3の領域がレイァゥトされることになる。このトレンチゲート構造のトレン チ6の側面のうち第1の領域と接している場所にはエミッタ領域に相当する n+型不純物領域5が備えられ、第2の領域や第3の領域と接している場所に はエミッタ領域に相当するn+型不純物領域5が備えられていない構造となる ようにしている。
- [0095] このように、第1〜第3の領域の レイアウトを変更しても、第2実施形態 と同様の効果を得ることができる。また第3の領域 同士の距離が短くなるた め効率よく第2の領域の電流密度を向上でき、これにより半導体装置全体の スナップバック電圧をより小さくすることが可能になる。

(第 1 o 実施 形態)

本発明の第10実施形態について説明する。本実施形態は、第9実施形態 に対して第1〜第3の領域のレイァゥトを変更したものであり、その他に関 しては第9実施形態と同様であるため、第9実施形態と異なる部分について のみ説明する。

- [0096] 図21は、本実施形態にかかる半導体装置の上面レイアゥト図である。なお、図21は断面図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示すように、本実施形態でも、セル領域の外縁部に配置するのではなく、セル領域の中央位置に点在させるように配置し、かつ、第2の領域が第3の領域の間を繋ぐように配置された構造となるようにしている。そして、円形状に囲まれた範囲を第3の領域として、第3の領域が正方形の各角部に配置された形状、つまりマトリクス状に配置されたレイアゥトとされ、各第3の領域を繋ぐ正方形の各辺に相当する位置に第2の領域が配置されたレイアゥトとされている。
- [0097] このように、第1〜第3の領域のレイアウトを変更しても、第9実施形態 と同様の効果を得ることができる。

(第 1 1 実施 形態)

本発明の第11実施形態について説明する。本実施形態も、第9実施形態 に対して第1〜第3の領域のレイァゥトを変更したものであり、その他に関 しては第9実施形態と同様であるため、第9実施形態と異なる部分について のみ説明する。

[0098] 図22は、本実施形態にかかる半導体装置の上面レイアウト図である。なお、図22は断面図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示すように、本実施形態でも、セル領域の外縁部に配置するのではなく、セル領域の中央位置に点在させるように配置し、かつ、第2の領域が第3の領域の間を繋ぐように配置された構造となるようにしている。そして、円形状に囲まれる範囲を第3の領域として、第3の領域が正三角形の各角部に配置されたレイアゥトとされ、各第3の領域を繋ぐ正三

角形の各辺に相当する位置に第2の領域が配置されたレイァゥトとされている。

[0099] このように、第1〜第3の領域の レイアウトを変更しても、第9実施形態 と同様の効果を得ることができる。

(第12実施形態)

本発明の第12実施形態について説明する。本実施形態は、第2実施形態 に対して半導体装置の基板裏面側のレイアウトについても考慮したものであ り、その他に関しては第2実施形態と同様であるため、第2実施形態と異な る部分についてのみ説明する。

- [0100] 図23は、本実施形態にかかる半導体装置の上面レイアウト図である。なお、図23は断面図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示すように、本実施形態では、第2実施形態のような第1〜第3の領域を備えた構造について、第1の領域の長手方向先端部よりもカソード領域に相当するn+型不純物領域3(図中一点鎖線で囲んだ領域)が図中矢印A1のように突き出すように形成されている。このような構造の場合、IGBT100におけるスナップバック電圧VSBが大きくなることが懸念されることから、本実施形態では、n+型不純物領域3を長手方向において図中矢印A2のように分割し、分割したn+型不純物領域3の間にコレクタ領域に相当するP+型不純物領域2が形成されることでIGBT100が形成されるようにしている。
- [01 0 1] このような構成とすれば、分割したn+型不純物領域3の間のp+型不純物 領域2によって構成される | G B T 100を | G B T 動作させることで電流 を流し、電流密度を高くすることで他の部分の | G B T 100についても | G B T 動作させるようにする。これにより、 | G B T 100のスナップバッ ク電圧 V S B を低減することが可能となる。
- [01 02] したがって、 FW D 2 0 0 の面積を増やす ことによるスナップバック電圧 V S B の低減と、 I G B T 1 0 0 を動作させやす くする ことによるスナップ バック電圧 V S B の低減の両立を図ることが可能となる。

[01 03] なお、このようにn+型不純物領域3を長手方向において分割する場合において、本実施形態ではn+型不純物領域3を2つに分割する場合について説明したが、複数、つまり2つに限らず3つ以上の数に分割しても構わない。 (第13実施形態)

本発明の第13実施形態について説明する。本実施形態は、第12実施形 態に対して半導体装置の基板裏面側のレイアウトについても考慮したもので あり、その他に関しては第12実施形態と同様であるため、第12実施形態 と異なる部分についてのみ説明する。

- [01 04] 図24は、本実施形態にかかる半導体装置の上面レイアウト図である。なお、図24は断面図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示すように、本実施形態では、第3実施形態のように第1の領域を長手方向において2つに分割した構造について、第1の領域の長手方向先端部がカソード領域に相当するn+型不純物領域3(図中一点差線で囲んだ領域)よりも図中矢印B1のように突き出すように形成されている。このような構造の場合、n+型不純物領域3の中央部においてスナップバック電圧VSBが大きくなることが懸念されるが、第1の領域がn+型不純物領域3の先端よりも突き出すように配置されることで、この領域でIGBT 100が形成されるようにできる。このため、この領域のIGBT100を IGBT動作させることで電流を流し、電流密度を高くすることで他の部分のIGBT100についてもIGBT動作させるようにできる。これにより、IGBT100のスナップバック電圧VSBを低減することが可能となる。
- [01 05] このような構造としても、FW D 2 0 0 の面積を増やすことによるスナツ プバック電圧 V S B の低減と、 I G B T 1 0 0 を動作させやす くすることに よるスナップバック電圧 V S B の低減の両立を図ることが可能となる。つま り、第 1 2 実施形態のような図中矢印A 1 のように n +型不純物領域 3 が第 1 の領域よりも突き出す場合には、図中矢印A 2 のように n +型不純物領域 3 を 分割することで I G B T 1 0 0 となる領域を補填し、 I G B T 1 0 0 のスナ

ップバック電圧VSBを低減する。逆に、第13実施形態のような図中矢印 B1のようにn+型不純物領域3よりも第1の領域が突き出していてIGBT 100となる領域が存在する場合には、図中矢印B2のように第1の領域を 分割することでこの領域に第3の領域を作成し、FWD200のスナップバ ック電圧VSBを低減できる。この時B2の距離は数式10のW2の2倍以 上の距離をとると望ましい。

(第 1 4 実施形態)

本発明の第14実施形態について説明する。本実施形態は、第13実施形 態に対して半導体装置の基板裏面側のレイアウトについても考慮したもので あり、その他に関しては第13実施形態と同様であるため、第13実施形態 と異なる部分についてのみ説明する。

- [0106] 図25は、本実施形態にかかる半導体装置の上面レイアウト図である。なお、図25は断面図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示すように、本実施形態では、第13実施形態のように第1の領域を分割してその間に広い第2の領域を配置した構造にしつつ、さらに第1の領域を長手方向において複数箇所で分割した構造としている。そして、複数箇所で分割された第1の領域の間の図中破線で囲んだ部分をエミッタ領域に相当するn+型不純物領域5が備えられていない領域とし、本実施形態では、この領域を第2の領域とした構成としている。さらに、n+型不純物領域3 (図中一点鎖線で囲んだ領域)が分割された第1の領域の間の第2の領域と対応する部分において、他の部分よりも幅広とされている。
- [01 07] このような構成によれば、分割された第1の領域の間においてダイォード 動作させられるFWD200の面積を増やすことやこの領域が第3の領域の 補助的な役割することでより効率的にFWD200の電流密度を向上できる ことができ、よりFWD200のスナップバック電圧VSBを低減できる。 (第15実施形態)

本発明の第15実施形態について説明する。本実施形態は、第4実施形態に対して半導体装置の基板裏面側のレイアウトについても考慮したものであ

り、その他に関しては第4実施形態と同様であるため、第4実施形態と異な る部分についてのみ説明する。

- [01 08] 図26は、本実施形態にかかる半導体装置の上面レイアウト図である。なお、図26は断面図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示すように、本実施形態でも、第1の領域の一部を凹ませた図中破線で囲んだ部分をエミッタ領域に相当するn+型不純物領域5が備えられていない領域とし、この領域を第2の領域とすることで第2の領域の幅を広げた構成としているが、この第2の領域の幅に合せてn+型不純物領域3を配置している。
- [01 09] このような構成によれば、幅広とされた第2の領域とn+型不純物領域3と が対向したレイアウトとなり、この領域が第3の領域の補助的な役割するこ とでより効率的にFWD200の全体の電流密度を向上しよりFWD200 のスナップバック電圧VSBを低減できる。したがって、第12実施形態と 同様の効果を得ることができる。

(第 1 6 実施形態)

本発明の第16実施形態について説明する。本実施形態は、第9実施形態 に対して半導体装置の基板裏面側のレイアウトについても考慮したものであ り、その他に関しては第9実施形態と同様であるため、第9実施形態と異な る部分についてのみ説明する。

[0110] 図27は、本実施形態にかかる半導体装置の上面レイアウト図である。なお、図27は断面図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示すように、本実施形態でも、円形状に囲まれた範囲を第3の領域として、第3の領域が正六角形の各角部に配置された形状、つまりハニカム状に配置されたレイアウトとされ、各第3の領域を繋ぐ六角形の各辺に相当する位置に第2の領域が配置されたレイアゥトとされている。そして、これに対応して、各第3の領域が構成する六角形の中心点および各中心を繋ぐ直線部分にコレクタ領域に相当するp+型不純物領域2を配置することで、p+型不純物領域2が複数の正三角形状に配置されるようにし、そ

の正三角形の線内にカソード領域に相当する n +型不純物領域 3 を配置した構造としている。

[01 11] このように、第1〜第3の領域、つまり基板表面側においてIGBT10 0 として機能する部分やFWD200として機能する部分のレイァゥトと、 基板裏面側においてIGBT100のコレクタ領域となるp+型不純物領域2 やFWD200のカソード領域となるn+型不純物領域3のレイァゥトを合せ ている。これにより、それぞれの第3の領域同士の距離が近くなるため効率 的にIGBT動作やダイオード動作を行わせられるため、よりFWD200 のスナップバック電圧VSBを低減できる。したがって、第12実施形態と 同様の効果を得ることができる。

(第 1 7 実施形態)

本発明の第17実施形態について説明する。本実施形態は、第10実施形 態に対して半導体装置の基板裏面側のレイアウトについても考慮したもので あり、その他に関しては第10実施形態と同様であるため、第10実施形態 と異なる部分についてのみ説明する。

- [0112] 図28は、本実施形態にかかる半導体装置の上面レイアウト図である。なお、図27は断面図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示すように、本実施形態でも、円形状に囲まれる範囲を第3の領域として、第3の領域が正方形の各角部に配置された形状、つまりマトリクス状に配置されたレイアゥトとされ、各第3の領域を繋ぐ正方形の各辺に相当する位置に第2の領域が配置されたレイアゥトとされている。そして、これに対応して、各第3の領域が構成する正方形の中心点および各中心を繋ぐ直線部分にコレクタ領域に相当するp+型不純物領域2を配置することで、p+型不純物領域2が複数の正方形に配置されるようにし、その正方形の線内にカソード領域に相当するn+型不純物領域3を配置した構造としている。
- [01 13] このように、第 1 〜第 3 の領域、つまり基板表面側において I G B T 1 0 0 として機能する部分や F W D 2 0 0 として機能する部分の レイァゥ トと、

基板裏面側においてIGBT100のコレクタ領域となるp+型不純物領域2 やFWD200のカソード領域となるn+型不純物領域3のレイァゥトを合せ ている。これにより、第16実施形態と同様の効果が得られる。

(第 1 8 実施形態)

本発明の第18実施形態について説明する。本実施形態は、第11実施形 態に対して半導体装置の基板裏面側のレイアウトについても考慮したもので あり、その他に関しては第11実施形態と同様であるため、第11実施形態 と異なる部分についてのみ説明する。

- [0114] 図29は、本実施形態にかかる半導体装置の上面レイアウト図である。なお、図29は断面図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示すように、本実施形態でも、円形状に囲まれる範囲を第3の領域として、第3の領域が正三角形の各角部に配置されたレイアゥトとされ、各第3の領域を繋ぐ正三角形の各辺に相当する位置に第2の領域が配置されたレイアウトとされている。そして、これに対応して、各第3の領域が構成する正三角形の中心点および各中心を繋ぐ直線部分にコレクタ領域に相当するp+型不純物領域2を配置することで、p+型不純物領域2が複数の正六角形に配置されるようにし、その正六角形の線内にカソード領域に相当するn+型不純物領域3を配置した構造としている。
- [0115] このように、第1〜第3の領域、つまり基板表面側においてIGBT10 0として機能する部分やFWD200として機能する部分のレイァゥトと、 基板裏面側においてIGBT100のコレクタ領域となるp+型不純物領域2 やFWD200のカソード領域となるn+型不純物領域3のレイァゥトを合せ ている。これにより、第16実施形態と同様の効果が得られる。

(第 1 9 実施形態)

本発明の第19実施形態について説明する。本実施形態は、第12実施形 態に対してよりスィッチング損失低減が図れるレイアウトにしたものであり 、その他に関しては第12実施形態と同様であるため、第12実施形態と異 なる部分についてのみ説明する。
- [0116] 図30(a)は、本実施形態にかかる半導体装置の上面レイアウト図、図 30(b)は、図30(a)の二点差線で囲んだ領域の部分拡大図である。 なお、図30(a)は断面図ではないが、図を見易くするために部分的にハ ツチングを示してある。この図に示すように、本実施形態でも、第1〜第3 の領域を備えた構造について、第1の領域の長手方向先端部よりもn+型不純 物領域3が突き出すように形成され、n+型不純物領域3が長手方向において 分割されている構造とされている。分割した各n+型不純物領域3の間の距離 L c が200 バm以上となるようにレイアウトされている。そして、n+型不 純物領域3が第2の領域と対応する場所に形成された領域3 a だけでなく第 1の領域と対応する場所に形成された領域3 b を備えた構成とされている。
- [01 17] 領域3 a は、第2の領域の幅に対応する幅とされている。領域3 b は、隣接する各領域3 a の中央位置に形成され、第 1 の領域の幅や領域3 a の幅よりも狭く、かつ、第 1 の領域の長手方向と同方向を長手方向として延設されている。
- [0118] このように構成された半導体装置では、n+型不純物領域3のうちの領域3 aについてはダイオード動作を行わせ、領域3bについてはMOS動作を行 わせることができる。すなわち、FWD200として機能する第2の領域と 対応する位置に形成された領域3aについてはカソード領域として機能する ことでダイオード動作させられる。また、IGBT100として機能する第 1の領域と対応する位置に形成された領域3bは、MOSFETにおけるド レイン領域として機能することでMOS動作させられる。このため、次のよ うな効果を得ることができる。
- [0119] 図31は、本実施形態にかかる半導体装置のVce-lc特性を調べた図である。また、比較例として領域3bを有しない第12実施形態の半導体装置のVce-lc特性も図31中に示してある。この図中の小電流領域を確認すると、第12実施形態の半導体装置の場合、Vceが1V近辺からVceの増加に伴って徐々にlcが上昇していく特性になっている。これに対して、本実施形態の半導体装置の場合、Vc;6が1.5V近辺においてlcが

急に上昇し、その後、第12実施形態の半導体装置と同様にV c e の増加に 伴って徐々に I c が上昇していく特性になる。これは、本実施形態の半導体 装置の場合、第12実施形態の半導体装置と比較して低注入化が可能となつ て、より速くスィッチ行われていることを表しており、スイッチング損失を 低減することが可能となる。

- [01 20] 一般的に、MOSFETはIGBTよりもスイッチング動作が速く、MOSFETの方がIGBTよりもスィッチング損失が小さい。本実施形態の半導体装置では、IGBT動作を基本としつつ、MOS動作も行わせることが可能になることから、スイッチング損失の低減を図ることが可能となる。このようなスイッチング損失の低減効果は、半導体装置をインバータ駆動に適用する場合のように頻繁にスイッチングが行われるような適用形態とされる場合に有効である。
- [01 2 1] また、図中の大電流領域については、本実施形態の半導体装置も第12実施形態の半導体装置もVce\_lc特性がほぼ同様になる。このため、本実施形態の半導体装置によれば、スィツチング周波数の高い低電流でスィツチング損失低減を図りつつ、熱定格を決める大電流領域では第12実施形態の半導体装置と同様の電流特性を得ることが可能となる。
- [01 22] さらに、本実施形態では、分割した各n+型不純物領域3の間の距離しこが 200µm以上となるようにしている。図32は、FS層のシート抵抗が2 .5E-5 [Ω/□]、板厚が50µm、基板の比抵抗が65 [Ωcm]の 場合の距離しことIGBT100のスナップバック電圧VSBについて調べ た結果を示すグラフである。この図に示されるように、距離しこが長くなる ほど、つまりIGBT動作を行うことができる範囲を広くするほど、スナツ プバック電圧VSBを低下させられる。そして、距離しこが200µm以上 になると、スナップバック電圧VSBが\_40℃におけるVAK(th) = 0.8 [V] に対して無視できる0.1V以下にすることが可能になる。こ のように、距離しこを200µm以上に設定することで十分にスナップバッ ク電圧VSBを小さくすることが可能となる。

- [01 23] なお、本実施形態では、領域3 b を隣接する各領域3 a の中央位置に形成しているが、他の構造としても良い。図3 3 (a) 〜 (c) は、領域3 b の他のレイアウトを示した図であり、図3 0 (b) に相当する部分拡大図である。図3 3 (a) に示したように領域3 b を長手方向において複数に分割した構造としても良いし、図3 3 (b) に示すように、領域3 b を2 本配置した構造としても良い。さらに、図3 3 (c) に示すように、領域3 b を2 本配置しつつ、それぞれ長手方向において複数に分割し、さらに分割された各領域3 b が交互に配置された構造としても良い。
- [01 24] また、本実施形態では、n+型不純物領域3を長手方向において2つに分割する場合について説明したが、他の構造とすることもできる。図34〜図36は、n+型不純物領域3を他の構造とする場合の半導体装置のレイアゥト図である。図34〜図36の二点鎖線で囲んだ領域は、図30(b)や図33(a)〜(c)の構造とされている。
- [01 25] 図34に示すように、第13実施形態と同様、n+型不純物領域3を分割しない構造とすることができる。この場合にも、第1の領域の長手方向先端部がn+型不純物領域3よりも突き出すように形成されることになるが、この突き出し部分においてIGBT動作を行うことができる範囲を広く取れるため、IGBT100のスナップバック電圧VSBを低減することが可能となる。なお、この構造の場合、n+型不純物領域3の先端に対して第1の領域の長手方向先端部が突き出す距離Lcが100Um以上とすることで十分にスナップバック電圧VSBを小さくすることが可能となる。
- [01 26] また、図35に示すように、n+型不純物領域3を長手方向において複数個に分割した構造としても良い。この場合にも、分割された各n+型不純物領域3の間の距離Lcが200µm以上となるようにすると、より十分にスナツプバック電圧VSBを小さくすることが可能となる。
- [01 27] さらに、図36に示すように、第1の領域の長手方向先端部がn+型不純物 領域3よりも突き出す構造とされる場合にも、n+型不純物領域3を長手方向 において分割することができる。この場合にも、n+型不純物領域3の先端に

対して第 1 の領域の長手方向先端部が突き出す距離Lcが 1 0 0 パm以上となり、かつ、分割された各 n +型不純物領域 3 の間の距離Lcが 2 0 0 パm以上となるようにすると、より十分にスナップバック電圧 V S B を小さくすることが可能となる。

(第20実施形態)

本発明の第20実施形態について説明する。本実施形態は、第12実施形 態に対してよりスィッチング損失低減が図れるレイアウトにしたものであり 、その他に関しては第12実施形態と同様であるため、第12実施形態と異 なる部分についてのみ説明する。

- [01 28] 図 3 7 (a) は、セル領域における基板裏面側のレイアウトを示した図で あり、図 3 7 (b) は、図 3 7 (a) の部分拡大図である。なお、図中破線 で示したセル領域の内部には、実際にはカソード領域に相当するn+型不純物 領域 3 も形成されているが、例えば第 1 2 〜第 1 9 実施形態で説明したよう に様々なレイアウトのものを採用できるため、図 3 7 (a) では図示を省略 してある。
- [01 29] 図37 (a) に示すように、セル領域の外縁部においてコレクタ領域に相 当する P + 型不純物領域 2 およびカソー ド領域に相当する n + 型不純物領域 3 が混在する混在領域 1 5 が形成されている。この混在領域 1 5 は、基本的に は p + 型不純物領域 2 とされているが、部分的に n + 型不純物領域 3 が形成さ れた構造とされている。具体的には図 3 7 (b) に示すように、複数の正方 形状にて n + 型不純物領域 3 が点在させられてお り、その寸法を 1 μ m ロー 2 0 パ m □に設定することで拡散係数 (= d て<sup>1/2</sup>) にて規定される拡散長以下 となるようにしている。また、点在している各 n + 型不純物領域 3 の間の間隔 が 1 5 0 μ m 未満に設定することで、定常時やスイッチング時に電流密度が 大きくなり過ぎて混在領域 1 5 において IGBT 100 がオンしてしまうこ とを抑制している。
- [01 30] 図 3 8 に示す断面図のように、動作中に p 型ディープゥエル層 1 3 とその 下に位置する P + 型不純物領域 2 との間にキャリアが蓄積 されている。このた

め、スイッチング時に図中矢印で示すようにp+型不純物領域2の表面を経路 として電子電流が流れてn+型不純物領域3に流れ込む。これにより、p型デ ィープゥエル層13とn\_型ドリフト層1およびp+型不純物領域2とによつ て構成される寄生 PNPトランジスタがオンしてしまう。このため、p型デ ィープゥエル層13とその下に位置するp+型不純物領域2との間にホールが 再注入されて電流集中が発生し、半導体装置が壊れる可能性がある。

[01 31] このため、本実施形態に示すように、セル領域の外縁部においてp+型不純物領域2にn+型不純物領域3を点在させた混在領域15を備えることで、寄生PNPトランジスタがオンし難くなるようにできる。これにより、半導体装置の耐量を向上させられる。また、ホール再注入を抑制できるため、スィッチング損失の低減を図ることも可能となる。

(第21実施形態)

本発明の第21実施形態について説明する。本実施形態は、第20実施形 態に対して混在領域15の構造を変更したものであり、その他に関しては第 20実施形態と同様であるため、第20実施形態と異なる部分についてのみ 説明する。

- [01 32] 図39 (a) は、セル領域における基板裏面側のレイアウトを示した図であり、図39 (b) は、図39 (a) の部分拡大図である。なお、セル領域の内部には、実際にはカソード領域に相当するn+型不純物領域3も形成されているが、例えば第12〜第19実施形態で説明したように様々なレイアゥトのものを採用できるため、図39 (a) では図示を省略してある。
- [01 33] 図39 (a)、 (b) に示すように、本実施形態では、混在領域15に備 えられるn+型不純物領域3にてセル領域の外縁部を囲むレイァゥトとしてい る。そして、混在領域15に備えられるn+型不純物領域3の幅を20µm以 下に設定することで拡散係数 (= d て<sup>1/2</sup>)にて規定される拡散長以下となる ようにしている。また、各n+型不純物領域3の間の間隔を150µm未満に 設定することで、定常時ゃスィッチング時に電流密度が大きくなり過ぎて混 在領域15において IGBT 100がオンしてしまうことを抑制している。

0

このような構成としても、第20実施形態と同様の効果を得ることができる

(第22実施形態)

本発明の第22実施形態について説明する。本実施形態も、第20実施形 態に対して混在領域15の構造を変更したものであり、その他に関しては第 20実施形態と同様であるため、第20実施形態と異なる部分についてのみ 説明する。

- [01 34] 図40 (a) は、セル領域における基板裏面側のレイアウトを示した図であり、図40 (b) は、図40 (a) の部分拡大図である。なお、セル領域の内部には、実際にはカソード領域に相当するn+型不純物領域3 も形成されているが、例えば第12〜第19実施形態で説明したように様々なレイアゥトのものを採用できるため、図40 (a) では図示を省略してある。
- [01 35] 図40 (a)、 (b) に示すように、本実施形態では、混在領域15に備 えられるn+型不純物領域3が略四角形状とされるセル領域の各辺の垂直方向 に延設されたレイアウトとしている。そして、混在領域15に備えられるn+ 型不純物領域3の幅を1パm〜20µmに設定することで拡散係数 (= d て<sup>1</sup> <sup>/2</sup>) にて規定される拡散長以下となるようにしている。また、各n+型不純物 領域3の間の間隔を150µm未満に設定することで、定常時やスィッチン グ時に電流密度が大きくなり過ぎて混在領域15において IGBT 100力《 オンしてしまうことを抑制している。このような構成としても、第20実施 形態と同様の効果を得ることができる。

(第 2 3 実施形態)

本発明の第23実施形態について説明する。本実施形態は、第21実施形 態に対して混在領域15の構造を変更したものであり、その他に関しては第 21実施形態と同様であるため、第21実施形態と異なる部分についてのみ 説明する。

[01 36] 図4 1 は、セル領域における基板裏面側の レイアウトを示した図である。 なお、セル領域の内部には、実際にはカソード領域に相当する n+型不純物領

域 3 も形成されているが、例 えば第 1 2 〜第 1 9 実施 形態で説明したように 様々な レイァゥ ┝のものを採用できるため、図 4 1 では図示を省略してある 。

- [01 37] この図に示すように、本実施形態では、混在領域15において、セル領域の外縁部を囲むように配置された複数のn+型不純物領域3のうち最も内周側のものを、それよりも外周側に位置しているものよりも太くしている。具体的には、20µmより太く設定することで拡散係数 (= d て<sup>1/2</sup>)にて規定される拡散長より太くしている。
- [01 38] 混在領域15に備えられる各n+型不純物領域3の間の間隔を広く取ると、 定常時やスイッチング時に電流密度が大きくなり過ぎてIGBT100がオ ンしてしまう。このため、セル領域の外縁部を囲むように配置された複数の n+型不純物領域3のうち最も内周側のものを太くしておくことで、それより も外側において電流密度を低下させることが可能となる。これにより、混在 領域15において定常時やスイッチング時に電流密度が大きくなり過ぎてI GBT100がオンしてしまうことをより抑制することが可能となる。

(他の実施形態)

(1) 上記各実施形態では、IGBT100とFWD200を備えた半導 体装置の一例について説明したが、各構成の形状を変更するなど、適宜変更 可能である。例えば、第2〜第23実施形態では、第1〜第3の領域を備え た構造について説明した。また、第4〜第8実施形態において、図中破線で 囲んだェミッタ領域に相当するn+型不純物領域5が備えられていない領域を 設け、この領域を第2の領域と同じ構造とする場合について説明した。しか しながら、上記各実施形態で説明した構造は単なる一例を示したものであり 、第1〜第3の領域の構成や第4〜第8実施形態において図中破線で囲んだ 領域の構成を変更しても良い。

[01 39] 図42 (a) 〜 (c) は、第1の領域のセル構成、第2、第3の領域のセル構成および第4〜第8実施形態において図中破線で囲んだ領域のセル構成の一例を示した断面図である。

- [0140] 図42(a) に示すように、第1の領域については、エミッタ領域に相当するn+型不純物領域5を形成しないことで、IGBT100として機能する部分を間引いた間引き構造としている。この間引き部分におけるp型ベース領域4内に隣接するトレンチゲート構造を繋ぐようにn型領域(ホールストツバ(HS)層)20を備えた構造とすることができる。
- [0141] このように、n型領域20を備えることにより、IGBT100カ(IGB T動作を行う際には、p型ベース領域4のうちn型領域20の下方位置にお いてキャリアを蓄積することができる。つまり、n型領域20が無い場合に は、ホールがp型ベース領域4を通じて上部電極10側に抜けてしまい、オ ン電圧が高くなることから、オン電圧低下のために、IGBT動作時にでき るだけキャリアを蓄積させておき、導電率変調が起こるようにすることが望 ましい。このため、n型領域20を備え、p型ベース領域4のうちn型領域 20の下方位置においてキャリアを蓄積することで、導電率変調を起こさせ ることが可能となり、オン電圧低下を実現できる。そして、IGBT形成領 域におけるダイォード動作に伴うホール注入が抑えられるため、リカバリ特 性を改善することも可能となる。
- [01 42] なお、間引き部のp型ベース領域4のうちn型領域20よりも上方に残された部分は接地される。間引き部の近傍のIGBT 100がIGBT動作を行う際には、コレクターェミッタ間がショートすることになるため、間引き部に構成されるFWD200がダイォード動作しなく可能性がある。このため、p型ベース領域4を接地することで、間引き部に構成されるFWD200が確実にダイオード動作できるようにしている。
- [01 43] また、図42(b)に示すように、第2、第3の領域については、全域間引き部にて構成することもできる。さらに、図42(c)に示すように、第4〜第8実施形態において図中破線で囲んだ領域については、図42(a)に示した第1の領域の構造から、単にエミッタ領域に相当するn+型不純物領域5を除いた構造によって構成することもできる。この場合において、第2の領域を図42(b)の構造とする場合には、第4〜第8実施形態等におい

て図中破線で囲んだ領域と第2の領域とが異なる構造となるが、特に問題はない。

- [01 44] (2)上記各実施形態では、基本的に、第1導電型をn型、第2導電型を p型とするnチャネルタイプの IGBTを例に挙げて説明したが、各部の導 電型を反転させたPチャネルタイプの IGBTを適用することもできる。こ の場合、IGBT以外の他の構成要素についても、導電型を反転させた構造 となる。また、上記第1実施形態では、トレンチゲート構造について説明し たが、ラテラル型のゲート構造のIGBTについても、距離W1〜W3を第 1実施形態と同様の関係とすることで、第1実施形態に示した効果を得るこ とができる。また一部の実施例はDMOSにも適用可能である。
- [01 45] (3) 上記第 1 実施形態では、 F S 層 1 a を形成した構造を例に挙げたが、 n 型 ドリフト層 1 の裏面に、 p +型不純物領域 2 および n +型不純物領域 3 のみが形成された F S 層 1 a が備えられていない構造としても良い。

## 請求の範囲

[請求項1]

セル領域に縦型の絶縁ゲート型バイポーラトランジスタ (100) が備えられると共に、該セル領域における前記絶縁ゲート型バイポー ラトランジスタ (100) を囲むようにフリーホイールダイオード ( 200) が備えられ、さらに前記セル領域を囲む外周耐圧構造が形成 された外周領域が備えられる半導体装置であって、

第1導電型のドリフト層 (1) と、

前記セル領域および前記外周領域において、前記第 1 導電型の ドリ フト層 (1) の裏面側に配置された第 2 導電型のコレクタ領域 (2) と、

前記セル領域において、前記第 1 導電型の ドリフ ト層 (1) の裏面 側における前記コレクタ領域 (2) が配置されていない領域に配置さ れた第 1 導電型のカソー ド領域 (3) と、

前記 ドリフト層 (1) の表面側の表層部において、前記セル領域の うち前記絶縁ゲート型バイポーラトランジスタ (100) が備えられ る領域および前記フリーホイールダイオード (200) が備えられる 領域に形成された第2導電型のベース領域 (4) と、

前記ベース領域 (4) の表層部に形成された第 1 導電型のエミッタ 領域 (5) と、

前記ェミッタ領域 (5) と前記 ドリフト層 (1) の間における前記 ベース領域 (4) の表面に形成されたゲート絶縁膜 (7) と、

前記ゲート絶縁膜(7)の上に形成されたゲート電極(8)と、

前記 ドリフト層 (1) の表面側の表層部において、前記セル領域の うち前記フリーホイールダイオー ド (2 0 0) が備えられる領域に形 成され、前記ベース領域 (4) の外周を囲みつつ、前記ベース領域 ( 4) と接続され、前記ベース領域 (4) よりも高不純物濃度で深くさ れた第2導電型のディープゥエル層 (1 3) と、

前記ェミッタ領域 (5) と前記ベース領域 (4) および前記ディー

プゥエル層 (1 3) と電気的に接続された上部電極 (1 0) と、

前記コレクタ領域 (2) および前記力ソード領域 (3) に電気的に 接続された下部電極 (1 2) とを有し、

前記ディープゥエル層 (1 3) の外周側端部を前記 ドリフト層 (1 ) の裏面側に投影した位置より前記力ソード領域 (3) と前記コレク タ領域 (2) との境界部までの距離をw 1、前記ベース領域 (4) の うち前記絶縁ゲート型バイポーラトランジスタ (1 0 0) と前記フリ ーホイールダイオー ド (2 0 0 ) との境界部から前記ディープゥエル 層 (13)の外周側端部までの距離をW2、前記ディープゥエル層 ( 1 3) と前記ベース領域 (4) との境界部を裏面側に投影した位置よ り前記 カソー ド領域 (3) と前記 コレクタ領域 (2) との境界部まで の距離をw 3 、前記 ドリフ ト層 (1) の厚み を L 1 、前記 ドリフ ト層 (1) 内でのキャリアの拡散係数をD、キャリアのライフタイムをて 、前記絶縁ゲート型バイポーラトランジスタ (100) および前記フ リーホイールダイオー ド (2 0 0) の構造に基づいて決まる第 1 パラ メータをk 1、前記ディープゥヱル層 (1 3) の構造に基づいて決ま る第2パラメータを k 2、前記ディープゥエル層 (13) と前記 ドリ フト層 (1) の間のビルトインポテンシャル (VAK (th)) に対 するスナップバック電圧 (VSB)の比に対して前記第1パラメータ k 1 を掛けた値 (k 1 ・ V S B ∕ V A K (t h)) をK とすると、

距離w 1 と距離w 2 および距離w 3 は、

W 3  $\geq$  ((k 2 · (D て)<sup>1/2</sup>)<sup>2</sup>- L 1<sup>2</sup>)<sup>(1/2</sup>) かつ、 W 2  $\geq$  L 1 / K<sup>1/2</sup> ただし、K  $\geq$  2 . 5 かつ W 2 - W 1  $\geq$  1 0  $\mu$  m

を満たす値とされていることを特徴とする半導体装置。

[請求項2] 前記距離W3、W2、W1は、 W3=((k2・(Dて)<sup>1/2</sup>)<sup>2</sup>-L1<sup>2</sup>)<sup>(1/2</sup>) かつ W2=L1/K<sup>1/2</sup> かつ W2-W1=10がm であることを特徴とする請求項1に記載の半導体装置。 前記ゲート電極(8)が一方向を長手方向として延設されたゲート 構造とされ、

- 前記ゲー ト構造の長手方向の先端位置においても、 前記距離W 1 と前記距離W 2 および前記距離W 3 は、 W 3 ≥ ((k 2 ・ (D τ) <sup>1/2</sup>)<sup>2</sup> - L 1<sup>2</sup>) ^ (1 ∕ 2) かつ、 W 2 ≥ L 1 ∕ K<sup>1/2</sup> ただし、K ≥ 2 . 5 かつ W 2 - W 1 ≥ 1 0 μ m を満たす値とされていることを特徴とする請求項 1 または2 に記載
- [請求項4] 前記複数のゲート構造の間の一部において、前記エミッタ領域(5))が形成されない部分を備えることにより、前記エミッタ領域(5)が形成されていて前記絶縁ゲート型バイポーラトランジスタ(100))として動作する部分を含む第1の領域と、前記エミッタ領域(5)が形成されない部分を含み、かつ、当該部分が前記フリーホイールダィオード(200)として動作する第2の領域とを構成し、前記絶縁ゲート型バイポーラトランジスタ(100)を囲む前記フリーホイールダイオード(200)が備えられ部分を第3の領域として、前記第1の領域および前記第2の領域は、前記ゲート構造と同方向

の半導体装置。

が長手方向とされ、

前記第3の領域に加えて前記第2の領域にも前記フリーホイールダ ィオー ド (200) を備えた構成とすることを特徴とする請求項3に 記載の半導体装置。

- [請求項5] 前記ェミッタ領域 (5) が形成されない部分の幅が20μm以上と されていることを特徴とする請求項4に記載の半導体装置。
- [請求項6] 前記カソード領域 (3) は、前記第1の領域の長手方向と同方向を 長手方向として形成されていると共に、前記第1の領域の長手方向先 端部よりも突き出して配置されており、該長手方向において分割され ていることを特徴とする請求項4または5に記載の半導体装置。
- [請求項7] 前記第1の領域は長手方向において複数に分割されていることを特徴とする請求項4または5に記載の半導体装置。
- [請求項8] 分割された前記第1の領域の間の領域に前記ベース領域 (4)のみが形成されることで、当該領域にもフリーホイールダイオード (200)が構成されていることを特徴とする請求項7に記載の半導体装置
- [請求項9] 前記カソード領域 (3) は、前記第1の領域の長手方向と同方向を 長手方向として形成されており、

前記第1の領域の長手方向先端部の方が前記カソード領域 (3)の 長手方向先端部よりも突き出して配置されていることを特徴とする請 求項7または8に記載の半導体装置。

- [請求項10] 前記分割された前記第1の領域の間の距離 (W、B2)が前記距離 W2の2倍以上とさ れていることを特徴とする請求項7ないし9のいずれか1つに記載の 半導体装置。
- [請求項11] 前記第1の領域は、さらに長手方向において複数箇所で分割されており、複数箇所で分割された当該第1の領域の間の領域に前記エミッタ領域(5)が形成されないことで、当該領域にもフリーホイールダ

ィォー ド (2 0 0) が構成され、

前記カソード領域 (3) は、複数箇所で分割された前記第1の領域 の間の領域と対応する位置において前記第1の領域と対応する位置よ りも幅広とされていることを特徴とする請求項7ないし10のいずれ か1つに記載の半導体装置。

- [請求項12] 前記第1の領域は複数本並べて配置され、隣り合う当該第1の領域のうち対向する辺の一部が凹まされ、該凹まされた領域にもフリーホイールダイオード(200)が構成されていることを特徴とする請求項4または5に記載の半導体装置。
- [請求項13] 前記カソード領域 (3) は、前記第1の領域の長手方向と同方向を 長手方向として形成されており、

前記第1の領域の一部が凹まされた領域に設けられた前記フリーホ ィールダイオー ド (200) と対向して、当該凹まされた領域に設け られた前記フリーホイールダイォー ド (200) の幅に合せて前記力 ソー ド領域 (3) が形成されていることを特徴とする請求項12に記載の半導体装置。

- [請求項14] 前記カソード領域 (3) は、前記第2の領域と対応する場所に形成 された領域 (3 a) と、該第2の領域と対応する場所に形成された領 域 (3 a) よりも幅が狭く、丸つ、前記第1の領域と対応する場所に 形成された領域 (3 b) とを有していることを特徴とする請求項4な いし13のいずれか1つに記載の半導体装置。
- [請求項15] 前記 ドリフト層 (1) の裏面側において、前記セル領域の外縁部には、前記コレクタ領域 (2) および前記カソード領域 (3) が混在する混在領域 (15) が備えられていることを特徴とする請求項1ないし14のいずれか1つに記載の半導体装置。
- [請求項16] 前記セル領域および前記外周領域において、前記第1導電型のドリフト層 (1)の裏面側に配置され、前記ドリフト層 (1)よりも高不
  純物濃度とされた第1導電型のフィールドストップ層 (1 a)を有し

•

前記コレクタ領域 (2) および前記カソード領域 (3) は、前記 ド リフト層 (1) の裏面側における前記フィール ドストップ層 (1 a) の表層部に形成されていることを特徴とする請求項1ないし15のい ずれか1つに記載の半導体装置。

[請求項17] 前記ベース領域 (4) を貫通し、一方向を長手方向として複数本が 所定の間隔で並べられた トレンチ (6) を有し、

> 前記ゲー ト絶縁膜 (7) および前記ゲー ト電極 (8) が前記 トレン チ (6) 内において形成された トレンチゲー ト構造であることを特徴 とする請求項 1 ない し 1 6 のいずれか 1 つに記載の半導体装置。

[図1]



[図2]



[図3]



[図4]





[図6]



[図7]



[図8]

WO 2012/001967



[図9]





[図10]

[図11]

WO 2012/001967



[図12]

WO 2012/001967





(c)

[図13]



[図14]



[図15]







[図17]



[図18]



[図19]



[図20]

WO 2012/001967



[図22]



[図23]



[図24]


[図25]



[図26]



[図27]





[図29]



[図28]

[図30]



[図31]

WO 2012/001967



[図32]



[🖾 33]



[図34]



[🖾 35]



[図36]



[図37]



[図38]



[図39]



[図40]



35/37

[図41]



[図42]







	INTERNATIONAL SEARCH REPORT	In	ternational application No.				
			PCT/JP2011/003718				
A. CLASSIFICATION OF SUBJECT MATTER H01 L 2 7/0 4 (2006.01) i, H01L21 /33 6.200 5.01) $\pm_{f}$ H01 L21 /8234 (2006.01) i, H01 L 2 7/0 6 (2006.01) i <sub>f</sub> H01L2 7/088 (2006.01) i, H01 L 2 9/739 (2006.01) i, H01 1,25/ 75 (2006.01) i According to International Patent Classification (IPC) or to both national classification and IPC B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) H01L27/04, H01L21/336, H01L2 1/8234, H01L27/06, H01L27/088, H01L29/739,							
H 0 1 L 2 9 / 7 8	H 0 1 L 2 9 / 7 8						
Jitsuyo Kokai Jits	Shinan Koho 1922-1 996 Jits uyo Shinan Koho 1971-2011 To	ru una such documents a suyo Shinan Torok roku Jitsuyo Shina	an Koho 1994 - 2011				
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)							
C. DOCUMENTS	CONSIDERED TO BE RELEVANT						
Category*	Citation of document, with indication, where ap	opropriate, of the relevant	passages Relevant to claim No.				
P , X P , Y P , A	JP 2010-186805 A (Fuji Electri Ltd ), 26 Augu st 2010 (26.08.2010) <sub>f</sub> paragraph s [0022] to [0031]; (Fami Iy: none )	c Systems Co fig . 1, 3 to	10 I g 16, 17 10 I g 16, 17 10 I g 16, 17 10 I g 16, 17 10 I g 16, 17 2, 7 - 14				
Y	US 2010/0156506 AI (DENSO CO 24 June 2010 (24.06.2010), paragraph s [0146] to [0152]; & JP 2010-171385 A & DE & CN 101764139 A	0RP.), fig. 19 to 21 102009055322	3 - 6 , 1 5 A				
Y	JP 8-102536 A (Sanyo Electri 16 Apri I 1996 (16.04.1996), paragraph [0024];fig.5 (Family:none)	c CO., Ltd .),	1 5				
Further doc	cuments are listed in the continuation of Box C .	 [] See patent family	annex.				
<ul> <li>* Special categories of cited documents:</li> <li>"A" document defining the general state of the art which is not considered to be of particular relevance</li> <li>"E" earlier application or patent but published on or after the international filing date</li> <li>"L" document which may throw doubts on priority ciaim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)</li> <li>"O" document referring to an oral disclosure, use, exhibition or other means "p', decoumment publishied prioori to the international filing date but later than the priority date claimed</li> </ul>		<ul> <li>"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying Hie invention</li> <li>"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone</li> <li>"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is taken alone</li> <li>"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, suet combination being obvious to a person skilled in the art</li> <li>"&amp;" document member of the same patent family</li> </ul>					
Date of the actual completion       of the international search       Date of mailing       of the international search       report         3 0       September       , 2 0 1 1 (3 0 . 0 9 . 1 1)       1 1 October       , 2 0 1 1 (1 1 . 1 0 . 1 1)			international search report , 2011 (11.10.11)				
Name and mailing Japane s	address of the ISA/ e Patent Offi c e	Authorized officer	Authorized officer				
Facsimile No. Form PCT/ISA/210	Facsimile         No.           orm         PCT/ISA/210         (second sheet)         (July 2009)						

	INTERNATIONAL SEARCH REPORT International application No.		cation No.
	PCT/JP2		011/003/18
C (Continuation).	DOCUMENTS CONSIDERED TO BE RELEVANT		[
Category*	Citation of document, with indication, where appropriate, of the relevant	vant passages	Relevant to claim No.
C (Continuation). Category* A	DOCUMENTS         CONSIDERED         TO BE RELEVANT           Citation         of document, with indication, where appropriate, of the relex           WO         2007/108456         Al         (Dens o Corp .),           27         September         2007         (27.09.2007),           paragraph         s         [0022]         to         [0118];         fig         .1         to         1           & JP         2007-288158         A         & US         2008/031524         &         CN         101322248         A           & DE         112007000010         T         & CN         101322248         A	vant passages	Relevant to claim No. 1 - 17

	国 際 調 査 報 告	国際出願番号 PCT/ JP2OI	1/003718		
A. 発明の属する分野の分類 (国際特許分類 (IPC)) Int.Cl. H01L27/04 (2006.01)i,H01L21/336 (2006.01)i,H01L21/8234 (2006.01)i,腿 L27/06 (2006.01)i, H01L27/088 (2006.01)i,H01L29/739 (2006.01)i,H01L29/78 (2006.01)i					
B. 調査を行	<sup>-</sup> っ た 分 野				
調査を行った最小限資料 (国際特許分類 (IPC)) IntCl. H01L27/04, H01L21/336, H01L21/8234, H01L27/06, H01L27/088, H01L29/739, H01L29/78					
<ul> <li>最小限資料以外の資料で調査を行った分野に含まれるもの</li> <li>日本国実用新案公報</li> <li>1 9 2 2 - 1 9 9 6 年</li> <li>日本国公開実用新案公報</li> <li>1 9 7 1 - 2 0 1 1 年</li> <li>日本国実用新案登録公報</li> <li>1 9 9 6 - 2 0 1 1 年</li> <li>日本国登録実用新案公報</li> <li>1 9 9 4 - 2 0 1 1 年</li> </ul>					
国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)					
C. 関連する	と認められる文献				
引用文献 の カテ ゴ リー *	引用文献名 及び一部の箇所が関連する	ときは、その関連する箇所の表示	関連す る 請 求 項 の 番 号		
P, X P, Y P, A Y	JP 2010-186805 A (富士電機システムズ株式会社) 2010. 08. 26, 段落[0022] - [0031] ,図 1 ,3-10 (ファミリーなし) US 2010/0156506 AI (DENSO CORPORATION) 2010. 06. 24, Par. [0146] - [0152] , Fig. 19-21 & JP 2010-171385 A & DE 102009055322 A & CN 101764139 A		1 ,16 ,17 3-6 ,15 2, 7-14 3-6 ,15		
🌠 c欄の続き	きにも文献が列挙 されている。	🎆 パテントファミリーに調する別	紙を参照。		
<ul> <li>* 引用文献のカデゴリー</li> <li>「A」特に関連のある文献ではなく、一般的技術水準を示す もの</li> <li>「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの</li> <li>【」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用す る文献 (理由を付す)</li> <li>「10」ロ頭による開示、使用、展示等に言及する文献</li> <li>「P」国際出願日前で、かつ優先権の主張の基礎となる出願</li> </ul>		の 日の後に公表 された文献 け 」 国際出願 日又は優先 日後に公表 された文献 であつて 出願 と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの 又」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの &」 同一パテントファミリー文献			
国際調査を完了	7 した日 3 0. 0 9. 2 0 1 1	国際調査報告の発送 日 1 1. 1 ( 	0.2011		
国際調査機関 <i>0</i> 日本国 乗 東京者	D名称及びあて先 国特許庁 (I SA/ J P) 郵便番号100 — 8915 阝千代 田区霞が関三丁 目4 番3号	特許庁審査官 (権限のある職員) 原 和秀 電話番号 03―3581―1101 (	4 M 4 0 3 9 内線 3 4 6 2		

様式 PCT/ I SA / 2 1 0 (第 2ページ) (2 0 0 9年 7月)

国際調査報告

し(祝さ)・ 民連すると認められる文献	関連すると認められる文献			
引用文献の カテゴリー* 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号			
Y JP 8-102536 A(三洋電機株式会社)	15			
1996. 04. 16,段落[0024] ,図 5				
(ファミリ <b>ーな</b> し)				
A wo 2007/108456 A1 (株式会社デンソー)	1- 17			
2007. 09. 27, 段落[0022] - [0118], 図 1- 13				
& JP 2007-288 158 A & US 2008/03 15248 AI				
& DE 112007000010 T & CN 101322248 A				