


公告本

申請日期： <u>4</u> <u>6.18</u>	案號： <u>91113-64</u>
類別： <u>HOIL</u>	

(以上各欄由本局填註)

發明專利說明書		544819
一、 發明名稱	中文	小型的堆疊電子封裝
	英文	COMPACT STACKED ELECTRONIC PACKAGE
二、 發明人	姓名 (中文)	1. 范智能 2. 艾 D. 雷 3. 李澤豫
	姓名 (英文)	1. Zhineng Fan 2. Ai D. Le 3. Che-Yu Li
	國籍	1. 美國 2. 美國 3. 美國
	住、居所	1. 美國加州94089森尼維爾市波瑞加斯大道1267號 2. 美國加州94089森尼維爾市波瑞加斯大道1267號 3. 美國紐約14850綺色佳杜松大道112號
三、 申請人	姓名 (名稱) (中文)	1. 高度連接密度公司
	姓名 (名稱) (英文)	1. High Connector Density, Inc.
	國籍	1. 美國
	住、居所 (事務所)	1. 美國加州94089森尼維爾市波瑞加斯大道1267號
	代表人 姓名 (中文)	1. 提姆沙 M. 赫納
代表人 姓名 (英文)	1. Timothy M. Horner	
		

本案已向

國(地區)申請專利

美國 US

申請日期

2001/02/05 09/775,991

案號

主張優先權

無

有關微生物已寄存於

寄存日期

寄存號碼

無



五、發明說明 (1)

【相關專利申請案】

本發明案係有關由Brown等人所提出之美國第6,172,895號專利案之「具有內建高速匯流排終端之高速記憶體模組」，及1999年12月9日共同申請之美國專利申請案第09/457,776號案，及2000年8月24日共同申請之美國專利申請案第09/645,860號案、第60/227,689號案、第60/227,859號案、第09/645,859號案及第09/645,858號案；2001年1月31日共同申請之美國專利申請案第09/774,857號案及2001年2月26日申請之美國專利申請案第09/791,342號案，以上各專利申請案指定為本發明專利之參考文獻。


【發明範疇】

本發明是有關於一種高密度、低厚度之電子封裝，尤指一種具有高效能、高密度半導體之封裝，其具有阻抗受控制傳輸線匯流排以維護高電氣效能。

【發明背景】

現今針對高速、高效能電子系統之電子封裝的趨勢是提供高電氣效能，高密度及介於不同電路裝置間所需高可靠度電子互連以形成這些系統中的重要部份。該系統可能是一大型電腦，一工作站，一通訊網路，或任何其他電子設備。

高可靠度對這類的連接是必要的，因為潛在的終端產品失敗，即是在這些裝置發生致命的不連結。互連盡可能密集，使用印刷電路板上最少量之實際空間，且提供印刷





五、發明說明 (2)

電路板上佈線之最少衝擊也是很重要的。在一些情形中，例如膝上型電腦及手持式裝置，連接器的高度及附屬的電路構件盡可能的低也是很重要的。

當系統之密度及效能非常戲劇化之快速增加下，所以有互連之嚴格規格。高電氣效能之一個方法是明顯地改善訊號整體性。此種方法可藉由提供遮蔽之互連來達成以幫助它們與需要之系統阻抗匹配更為接近。這些需求需要，尤其是當與場地-分離(field-separability)需求耦合時，將引導至非常多種可能連接器解決方法。

一承座格距陣列(land grid array, LGA)是一個如此連接之範例，其中被連接之兩個主要平行電路構件中之每一個具有複數個接觸點，該等接觸點以線性或二維陣列排列。互連構件之一個陣列，被稱為插入物(interposer)，被置於連接之兩個陣列之間，且提供接觸點或接觸墊(pad)間之電氣連接。為了更高密度互連且節省主機板實際空間，增加之平行電路構件藉由外加之LGA連接器可能被堆疊且電氣連接，以創造三維之封裝。在任何情形中，因為在腳位-及-插座(pin-and-socket)型態互連中並不具備保持能力，因此LGA連接需要一夾箱(clamping mechanism)機構，以創造所需要之力，俾確保每一個接觸構件在使用時被壓縮一適當量，以形成至電路構件所需之互連。而LGA插入物及夾箱可以以許多不同方式實現，其中最感興趣的實現方式是描述在上述之待審中之美國專利申請案中。



五、發明說明(3)

對於已成功實施之高密度、低厚度及低成本之三維電子封裝有許多限制。第一，只有較高階之電子產品例如，超級電腦才有需要較高密度的封裝，其並不考慮大小、重量及成本。第二，大量之產品例如個人電腦對於成本是很敏感的且具有足夠的內部空間，以鼓舞工程師使用現有之封裝。第三，可攜式及手持式裝置皆是非常簡單且也是對於成本太敏感以致於不需要較高密度的封裝。總結而言，目前所用之電子封裝對於以上所列之限制並無法提供令人信服的需求。必需相信的是高密度、低厚度及低成本之三維電子封裝將對本技藝構成重大的進展。

因此，本發明之一目的係加強電氣互連之技術。

本發明之另一目的係提供一種具有改進的電氣及機械效能且可靠的高密度電子封裝。

本發明之另一目的係提供一種具有低厚度之高密度電子封裝。

本發明之再一目的係提供一種具有改進的可製造性、低成本且是工廠可重新實施之高密度電子封裝。

本發明之再一目的係提供一種具有重量輕且提供一小的，低密度形成因素之高密度電子封裝。

本發明之再一目的係提供一種場地隔離之高密度電子封裝。

【發明概論】

本發明係提供一種用於高速度、高效能半導體之電子封裝。其包括複數個裝置、電路構件以及電路構件之間短



五、發明說明(4)

的互連以維持高電氣效能。適合應用於需要高速度、阻抗受控制之傳輸線匯流排遍佈在整個封裝中包括例如用於膝上型電腦及手持式計算及通訊裝置產品之微處理器、數位信號處理器匯流排及高速記憶體匯流排。電路構件包括印刷電路板及電路模組，且可能由各式各樣材料與未封裝或已封裝半導體直接地附著至電路構件所形成。藉由使用夾箱裝置該封裝至少是工廠可重新實施的且可以是場地隔離的。也可以包括熱管理結構以維持該高密度裝置之操作溫度在一可靠範圍內。

【圖式之簡單說明】

為使貴審查委員能進一步瞭解本發明之結構、特徵及其目的，茲附以圖式及較佳具體實施例之詳細說明如后：

圖1a是一側視圖，擴大依據本發明之一實施例中一低厚度之電子封裝；


圖1b是一斷面圖，擴大顯示圖1a中之電子封裝進一步包括排成直線裝置；

圖1c是一斷面圖，擴大顯示圖1a中之電子封裝進一步包括插入物；

圖2是一斷面圖，擴大顯示依據本發明一第二較佳實施例之一場地隔離、低厚度之電子封裝；

圖3a是一斷面圖，擴大顯示依據本發明一第二較佳實施例之延伸之一場地隔離、低厚度之電子封裝；以及

圖3b是圖3a中本發明一較佳實施例之電子封裝之爆炸



五、發明說明(5)

示意圖。



【較佳實施例之詳細說明】

一般說來，本發明係提供一種用於高速度、高效能半導體之電子封裝。其包括複數個裝置、電路構件以及電路構件之間短的互連以維持高電氣效能。電路構件之範例包括高密度電路卡或模組，其具有裸半導體晶片或商業封裝之半導體晶片附著在其上。該封裝包括夾箱裝置及，選擇性地，可能具有熱管理結構及排成直線裝置。短的承座格距陣列連接器提供該電路構件及主機板之間的電氣互連。

首先請參照圖1a，其繪示一側視圖，顯示本發明之一電子封裝10藉由放置在電路構件24及34之間的連接器11用以電氣互連電路構件24及34。適合藉由連接器11用以電氣互連電路構件24及34之範例包括印刷電路板、電路模組等等。所謂的「印刷電路板」代表包括但不侷限於一多層電路結構包括一或多個導電層(例如，信號，電源及/或接地)在其中。此印刷電路板，亦被稱為印刷佈線板，在業界係眾所周知，因此並不需更詳細之說明。而該所謂的「電路模組」代表包括一基板或是有不同電子零件之構件(例如，半導體晶片、導電性電路等)，可形成其中之部分。此模組已為業界所熟知者，亦無須在此進一步贅述。

在這些實施例中該夾箱裝置並不是場地隔離的但是在工廠中是容易可重新實施的。對於升級時不需要場地及較低的製造成本時這是一適當的應用。

連接器11包括一共用、電氣絕緣載台構件12，其中載




五、發明說明(6)

台構件12又具有複數個內部孔洞或開口14。該等開口14外型上係為典型的圓柱形。彈性(resilient)接觸構件16實際上放置在載台構件12之各個開口14內。接觸構件16之建造及構成較佳是如共同申請中之美國專利第09/457,776號案所教示般。

在一範例中每一個接觸構件16具有直徑約0.026英吋及約0.040英吋相對長度。開口14具有直徑約0.028英吋只比接觸構件16之外部直徑大0.002英吋。中心點至中心點之距離是0.050英吋，但如果需要的話可降到約0.035英吋或更低。對於任何已知之應用，可使用單獨之接觸構件以提供一信號、電源或接地之互連。在一範例中每一接觸構件16具有一0.020歐姆最大阻抗。如此允許接觸構件16在只有小的壓降下通過高電流。

每一個接觸構件16之相對端18及20被設計用以分別的與電路構件24及34電氣接觸。如上所述，電路構件34可能是印刷電路板具有扁平導電性墊(例如，銅製終端)28放置在其上表面上。這些電路構件也可能包括一電路模組24，其包括一基板26其具有複數個半導體元件32在其上。電路模組24可能是已封裝或未封裝之裝置具有大量的附著選擇包括但不限於表面黏著、球格距陣列(ball grid array)及線聯結(wire bond)。必須了解的是，將典型的包括其他的電子元件，例如但不限於電阻器及電容器且互連至元件32。為了清楚之目的在此它們並沒有顯示。

相當薄且扁平的銅製導電墊28被放置在電路模組24之



五、發明說明 (7)

下、外表面上。可了解的是，導電墊片28係被電氣耦接至相對應之電氣電路，形成部分之個別電路構件。這些導電墊28依據個別電路構件操作上的需要，提供信號、電源或接地。

載台構件12，其可能包括排成直線之開口37(圖1b)，該等開口37被設計用以放置在電路構件24及34之間的反向表面上且與電路構件24及34排成直線。而所顯示之載台構件12是其較簡單的一個實施例中之一，為了改進其他元件的清晰度及本發明之功能，兩個列為參考之共同申請中之美國專利申請案之教示經過深思熟慮後成為本發明重要的觀點，該等教示大幅改進載台構件12之效能。共同申請中之美國專利申請案第09/645,860號教示藉由包括例如開口14中之保持構件及放置在載台構件12之上及下表面之隔離物層以改進載台構件12之機構及可靠度。共同申請中之美國專利申請案第60/227,859及09/791,342號教示藉由例如金屬化開口14、包括導電性層、包括額外元件及進一步包括長度較短之接觸構件對以改進載台構件12之電氣效能。因此創造一個具有額外功能之屏蔽載台構件12也可以節省電路構件24及34之實際空間。以上所述之專利申請案所建議之材料及程序對於改進本發明之可製造性及降低成本也是很重要的。

每一個保持構件16在組裝時藉由夾箱裝置52壓縮以形成相對導電墊28對之間的適當的互連。夾箱裝置52係由一上層板54、隔離物56及緩衝隔間58(relief chambers)所



五、發明說明 (8)


組成。上層板54意圖接觸並施力於電路構件24之上表面。端視需要而定，上層板54可以只接觸電路構件24之一小部份或可接觸電路構件24之大部份。在本實施例中，上層板54由例如鋼鐵，銅合金等金屬製成是較為適合且厚度是0.100英吋。鋼鐵因為其強度所以是較為適合的。

隔離物56較佳是金屬，但亦可由例如塑膠等其他材料所製成。緩衝隔間58較佳也是由例如鋼鐵之金屬所製成。

隔離物/緩衝隔間對60之高度係與被用於控制該位移之接觸構件16之高度或連接器11上之接觸構件16上之力量有關。隔離物56必須是有彈性地以便維持夾鉗裝置52在組裝時所有接觸構件16上所需要的接觸力量。緩衝隔間58具有一斷開部份形狀以與隔離物56互補但比隔離物56稍微地大些。其亦提供一相對的扁平面62用以將緩衝隔間58附著至電路構件34。

隔離物56及緩衝隔間58像是一整體單元般一起工作以提供上層板54之該夾鉗力量。在本實施例中，該隔離物/緩衝隔間對60是長條狀且由左至右放置，且延伸至電路構件24及載體12之背部邊緣。對於此實施例之一些變化是可以預期的且亦在本發明所教示之範圍內。該隔離物/緩衝隔間對60被設計用於允許在所有三維中移動以減輕擴張位移之不匹配，為了如此該附著裝置64可以做的愈薄愈好以便具有堅強的彈性但要避免高的熱壓迫(thermal stresses)，此高的熱壓迫對於薄的材料層是危險的。

在本實施例中藉由附著裝置64隔離物56可附著至上層




五、發明說明 (9)

板54且緩衝隔間58可附著至電路構件34，該附著裝置64在工廠中是可重新實施的。許多方法可以使用以完成此重新實施的程序包括化學的(例如可溶解的膠黏劑)及冶金學的(薄的鍍錫層)。

為了得到此夾鉗裝置52所提供之所有好處，例如避免熱擴展係數(CTE)不匹配及具有一重量輕且小的外觀，較佳的是該連接器11具有高度順從性以容納該不平的相配電路構件24及34，特別是在低夾鉗力量時。因此該夾鉗裝置52可以被做成重量輕且小及低的厚度。

上層板54及該隔離物/緩衝隔間對60之該些參數例如但不限於該特定外觀，尺寸及材料係與特定需求非常有關係的，這些技術在此技藝中是顯而易見的，但這些形式的變化皆是在本發明之保護範疇中。

雖然在本實施例中並未特別顯示出一用以將電路構件24及載體12至電路構件34排成一直線之裝置，許多可以實施該排成直線裝置的方法對於熟知本技藝之人士將是顯而易知的。範例是揭露在共同申請中之美國專利申請案第09/645,860號及第60/227,859號。一另外的方法是揭露在圖1b中。其顯示一電子封裝30進一步包括排成直線裝置以將載體12至電路構件34排成一直線。在此實施例中該排成直線裝置係由複數個銷(pins)33、鍍錫、化學材料或其他在本技藝中所熟知的附著機構及排成直線開口37等所組成。此做法可應用至其他實施例，包括以下所描述的實施例，在本技藝中將是顯而易見的。




五、發明說明 (10)

在組合過程中，每一個具彈力的接觸構件16藉由組合固定裝置(圖未示)被壓縮且藉由該夾鉗裝置52保持以形成相對的導電墊28對之間適當的互連。

現在請參照圖1c，其繪示一類似於圖1a中之電子封裝10之電子封裝40之側視圖，但該電子封裝40進一步包括一插入物42用以對電氣電路構件34提供複數個可重新實施的導電墊48。當與連接器11一起使用時，以提供電路構件24及34一條電氣互連之路徑。

插入物42，如共同申請中之美國專利申請案第60/227,689號所教示般，對例如在導電墊上特殊的電鍍之較高風險及/或較昂貴之程序當成一載台，如此可能限制或影響印刷電路結構例如，板子、卡或模組等之良率及/或成本。提供足夠大之接觸墊以滿足連接器排成直線之誤差且適當的當作高密度連接器。包括插入物42改進本發明之可製造性及可靠性。此方法如何被應用至包括以下所述之其他實施例對於熟知本技藝之人士將是顯而易知的。

插入物42包括一介電層44，其具有複數個內部成梯狀的孔洞或開口46，每一個開口46對應至一導電墊48且與之排成直線。在一個範例中，介電層44係由Kapton (E. I. DuPont deNemours & Co., Wilmington, Del. 之註冊商標)或Upilex (日本Ube工業公司之註冊商標)所組成，且為0.010英吋厚。其他適合介電層44材料之範例是液態晶體聚合物(liquid crystal polymer, LCP)及環氧基-玻璃-基(epoxy-glass-based)材料(例如，FR4)。這些材料有



五、發明說明 (11)



一熱擴展係數(CTE)實質匹配至周圍結構之CTE。介電層44亦可包含一層以上之材料以允許其他製造方法之實現。

導電構件38意圖放置於與成梯狀的開口46相對應之處且與對應之導電墊48電氣接觸。在一個範例中，導電構件38之直徑是0.026英吋且高度是0.013英吋。導電墊48是由電鍍層50所覆蓋之銅，在本範例中是一個由50微英吋厚之黃金層所覆蓋之200微英吋厚之鎳層。在本範例中，導電墊48之中心點至中心點距離是0.050英吋，但如果需要的話可以降低至0.035英吋或更少

請參照圖2，其繪示出依據本發明另一個實施例之電子封裝70用以電氣互連電路構件24、34及中間電路構件94。如圖所示，雖然為了揭露之目的堆疊中包括四個平行之電路構件24、34及94，然而可以瞭解的是在本發明之實施例中其他數量之電路構件24、34及94堆疊亦是可行的。對於本實施例該夾箱裝置72是場地隔離的。其適用於需要升級或置換一電路構件24而中間電路構件94或連接器11在該場地中之能力。

中間電路構件94可能包括材料、結構、元件及可佈線地至電路構件24及34，所有這些都是與應用相關的。

這些中間電路構件94可能是印刷電路板具有扁平導電墊(例如，銅製終端)28放置在其上表面及下表面上。這些電路構件也可能包括一電路模組24，其包括一基板26其具有複數個半導體元件32在其上。中間電路構件94亦可能包括一電路模組，其包括一基板96具有複數個半導體元件32



五、發明說明 (12)


及/或其他元件(圖未示)在其上。相當薄且扁平的銅製導電墊28被放置在電路模組24之上及下、外表面上。可了解的是,該導電墊28係被電氣耦合至相對應的電路,以分別形成電氣電路構件之部份。這些導電墊28可提供信號、電源或接地連接,視個別電氣電路構件之操作需求而定。

雖然一用以將中間電路構件94及載台12至電路構件排成直線之特定裝置在本實施例中並未特別顯示出,許多方法包括繪示於圖1b中之方法可以被用以實施該排成直線之特定裝置此對於熟知本技藝之人士將是顯而易知的。

夾箱裝置72係由上層板74、隔離物76及保持構件78所組成。再次地上層板74意圖接觸並施力於電路構件24之上表面。端視需要而定,上層板74可以只接觸電路構件24之一小部份或可接觸電路構件24之大部份。在本實施例中,上層板74由例如鋼鐵、銅合金等金屬製成是較為適合且厚度是0.100英吋。鋼鐵因為其強度所以是較為適合的。

隔離物76較佳是金屬,但亦可由例如塑膠等其他材料所製成。它們必須是強健且有彈性的以便在組裝時維持所有的接觸構件16上所需要的接觸力量。

每一個保持構件78係由一外殼88及一內部彈性構件90所組成,該彈性構件90更包含止擋端(stop)92。外殼88、彈性構件90及止擋端92可以藉由例如從金屬或塑膠材料印模壓製之程序製造成一單元體。在另一個變化中,彈性構件90及止擋端92可以從一物質例如彈形鋼形成一C形狀彈簧,然後與由印模壓製之外殼88一起在一模子中。



五、發明說明(13)

外殼88亦提供一些保持構件78之外殼外之一些功能。其提供一相對扁平表面82，使外殼88可以附著至電路構件34。亦提供隔離物76插入保持構件78空間時簡易之排成直線功能，且限制彈性構件90向外擴充。



一旦隔離物76插入保持構件78，兩者將如一體般一起工作，以提供箝制力量至上層板74。在本實施例中，該隔離物/插入保持構件對80係一較長條帶放置於左邊及右邊，且延伸至電路構件24及載體構件12之後緣。

介於隔離物76及止擋端92間介面之垂直位置相對於接觸構件16之高度控制連接器11上的接觸構件16位移或力量。彈性構件90及止擋端92被設計用來允許操作時擴展位移不匹配時允許移動。該附著裝置84被製成愈薄愈好以有彈性地強化但避免高熱壓迫，對於薄材料層將會造成危險。

在本發明之技術中許多可能設計及選擇性地製造將是非常明顯的，例如但不侷限於數量，特定外型、尺寸、程序，及電子封裝70之元件之不同材料，將端視特定需求而改變。這些變化之型態亦包括在本發明之範疇中。

在本發明之實施例中隔離物76係藉由附著裝置84附著至上層板74且保持構件78被附著至電路構件34，它們在工廠中是可重新實施的。許多方法可以用來完成此可重新實施的程序包括化學的(例如，溶解的黏帶)及冶金的(例如，薄的焊接層)。

為了取得該箝板裝置72所提供利益之所有好處，例如



五、發明說明 (14)



避免CTE不匹配及具有輕的重量及小的外型，該連接器11具有高度順從性以容納非平面電路構件24及34，特別是在較低夾箝力量時。

為了致動互連，電路構件24(具有隔離物76附著在上面)企圖垂直插入保持構件78且藉由彈性構件90之止擋端92保持。移除具有隔離物76附著在上面之電路構件24可以一些方式完成。最簡單的方式是側面滑動電路構件24至保持構件78之全部長度。其他的方法在前述參考之共同申請美國專利申請案第09/774,857號中已有說明。

請參照圖3a及3b係顯示一斷面圖，其繪示出依據本發明第二實施例延伸之斷面圖，分別擴大一場地隔離、低厚度電子封裝之側視及斷面圖，其進一步包括熱管理結構98。

該電子封裝之自然散熱效率是很低的導因於由該晶片或半導體元件32之封裝至空氣中缺乏一有效率的熱轉換介質，且在氣流之方向中缺乏短的空氣通道(例如，與電路構件34平行)。如此對今日體積相對大的半導體元件32將會更惡化且在在此密集的封裝70中鄰近至其他熱產生元件32。本封裝之該熱管理結構98設計以使熱傳導及輻射最佳化，如此允許電路密度最大化而不具內建熱源，該內建熱源將降低半導體元件32之效能及可靠度。

該熱管理結構98意圖由半導體元件32吸收熱能。該熱管理結構98可能是單獨元件(例如，散熱槽)或是它們可能提供一低電阻熱路徑至其他表面例如一裝置(例如，一膝




五、發明說明 (15)

上型電腦)之外圍，其可能包括熱傳導材料。

該熱管理結構98可以用許多方法實施。它們可能像一層例如鋁之熱傳導材料般簡單，藉由熱增強複合物或夾箔附著或保持至半導體元件32。此熱管理結構98也可能更複雜(如圖3b)，且包括例如複數個鰭片99以幫助散熱。其他方法可能包括使用液態熱轉移材料，薄的熱管路，及熱電裝置等。甚至其他解決散熱問題之方法在本發明之技術中將是顯而易見的。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可作少許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。



圖式簡單說明

【圖式之簡單說明】

圖1a是一側視圖，擴大依據本發明之一實施例中一低厚度之電子封裝。

圖1b是一斷面圖，擴大顯示圖1a中之電子封裝進一步包括排成直線裝置。

圖1c是一斷面圖，擴大顯示圖1a中之電子封裝進一步包括插入物。

圖2是一斷面圖，擴大顯示依據本發明一第二較佳實施例之一場地隔離、低厚度之電子封裝。

圖3a是一斷面圖，擴大顯示依據本發明一第二較佳實施例之延伸之一場地隔離、低厚度之電子封裝。

圖3b是圖3a中本發明一較佳實施例之電子封裝之爆炸示意圖。


【圖式元件標號說明】

電子封裝	10	連接器	11
載台構件	12	開口	14
接觸構件	16	相對端	18、20
電路構件	24	基板	26
電性墊	28	電子封裝	30
元件	32	銷	33
電路構件	34	電路構件	36
開口	37	導電構件	38
電子封裝	40	插入物	42
介電層	44	開口	46



圖式簡單說明

導電墊	48	夾箱裝置	52
上層板	54	隔離物	56
緩衝隔間	58	隔離物/緩衝隔間對	60
平面	62	附著裝置	64
電子封裝	70	夾箱裝置	72
上層板	74	隔離物	76
保持構件	78	隔離物/插入保持構件對	80
表面	82	附著裝置	84
外殼	88	彈性構件	90
止擋端	92	中間電路構件	94
基板	96	熱管理結構	98
鰭片	99		



四、中文發明摘要 (發明之名稱：小型的堆疊電子封裝)

本發明係提供一種用於高速度、高效能半導體之電子封裝。其包括複數個裝置、電路構件以及電路構件之間短的互連以維持高電氣效能。適合應用於需要高速度、阻抗受控制之傳輸線匯流排遍佈在整個封裝中包括例如用於膝上型電腦及手持式計算及通訊裝置產品之微處理器、數位信號處理器匯流排及高速記憶體匯流排。電路構件包括印刷電路板及電路模組，且可能由各式各樣材料與未封裝或已封裝半導體直接地附著至電路構件所形成。藉由使用夾箱裝置該封裝至少是工廠可重新實施的且可以是場地隔離的。也可以包括熱管理結構以維持該高密度裝置之操作溫度在一可靠範圍內。

英文發明摘要 (發明之名稱：COMPACT STACKED ELECTRONIC PACKAGE)


The present invention provides an electronic package for high speed, high performance semiconductors. It includes a plurality of devices, circuit members and short interconnections between the circuit members for maintaining high electrical performance. Suitable applications requiring high speed, impedance-controlled transmission line buses throughout the entire package include microprocessor and digital signal processor data



四、中文發明摘要 (發明之名稱：小型的堆疊電子封裝)

英文發明摘要 (發明之名稱：COMPACT STACKED ELECTRONIC PACKAGE)

buses, and high speed memory buses for products such as laptop and handheld computing and telecommunications devices. Circuit members include printed circuit boards and circuit modules, and may be formed from a wide variety of materials with unpacked or packed semiconductors attached directly to the circuit members. Through the use of clamps the package is at least factory reworkable and can be field separable. Thermal management structures may be included to maintain



四、中文發明摘要 (發明之名稱：小型的堆疊電子封裝)

英文發明摘要 (發明之名稱：COMPACT STACKED ELECTRONIC PACKAGE)

the high density devices within a reliable range of operating temperatures.



六、申請專利範圍

1. 一種用於高頻半導體裝置之電子封裝，其包括：

a) 一第一電路構件，其具有一上表面及一底表面且具有至少一個導電性墊片設置在該等表面之一上；

b) 至少一個元件被放置在該第一電路構件之該等表面之一上且電氣連接至設置在該第一電路構件之該等表面之一上之該導電性墊片；

c) 一第二電路構件，其具有一上表面及一底表面且具有至少一個導電性墊片設置在該第二電路構件之該等表面之一上；


d) 連接器裝置設置在該第一電路構件及該第二電路構件之間且包括一接觸構件以提供該第一電路構件之至少一個導電性墊片至該第二電路構件之至少一個導電性墊片間之電氣互連；以及

e) 一夾箱裝置，其係附著至該第一電路構件及該第二電路構件，以壓縮該連接器裝置之該接觸構件。

2. 如申請專利範圍第1項所述之用於高頻半導體裝置之電子封裝，其更包括一排成直線裝置有效地連接至該第一電路構件或該第二電路構件中至少一個，以便將連接至該連接器裝置之裝置排成一直線。

3. 如申請專利範圍第1項所述之用於高頻半導體裝置之電子封裝，進一步包括一插入物以用於較高的風險或昂貴的程序中，該插入物包括複數個接觸墊片及一電介質層。

4. 如申請專利範圍第1項所述之用於高頻半導體裝置



六、申請專利範圍

之電子封裝，其中該第一電路構件是一電路模組。

5. 如申請專利範圍第1項所述之用於高頻半導體裝置之電子封裝，其中該第二電路構件是一印刷電路板。

6. 如申請專利範圍第1項所述之用於高頻半導體裝置之電子封裝，其中該等元件中之至少一個是一半導體。

7. 如申請專利範圍第6項所述之用於高頻半導體裝置之電子封裝，其中該半導體包括至少下列群組之一：裸晶片，薄，小型封裝(TSOP)，晶片尺寸封裝(CSP)及板上晶片封裝(COB)。


8. 如申請專利範圍第1項所述之用於高頻半導體裝置之電子封裝，其中該等元件中之至少一個是由下列群組中選出：電阻器、電容器及電感器。

9. 如申請專利範圍第1項所述之用於高頻半導體裝置之電子封裝，其中該連接器裝置係為一承座格距陣列(LGA)連接器。

10. 如申請專利範圍第9項之所述之用於高頻半導體裝置之電子封裝，其中該承座格距陣列連接器包括一載台/外殼。

11. 如申請專利範圍第10項之所述之用於高頻半導體裝置之電子封裝，其中該載台/外殼包括一絕緣材料。

12. 如申請專利範圍第11項所述之用於高頻半導體裝置之電子封裝，其中該絕緣材料具有一熱擴展係數(CTE)，以實質上匹配該第一電路構件及該第二電路構件之熱擴展係數。



六、申請專利範圍

13. 如申請專利範圍第1項之所述之用於高頻半導體裝置之電子封裝，其中該夾箱裝置是可重新實施的。

14. 如申請專利範圍第1項之所述之用於高頻半導體裝置之電子封裝，其中該夾箱裝置是場地隔離的。

15. 如申請專利範圍第1項所述之用於高頻半導體裝置之電子封裝，其中該夾箱裝置是容忍熱擴展係數不匹配的。

16. 如申請專利範圍第1項所述之用於高頻半導體裝置之電子封裝，其中該第一電路構件及該第二電路構件實質上係互相平行的。

17. 如申請專利範圍第1項所述之用於高頻半導體裝置之電子封裝，進一步包括熱管理結構。

18. 如申請專利範圍第17項所述之用於高頻半導體裝置之電子封裝，其中該熱管理結構在與該至少一元件熱接觸時，包括複數個熱-傳導鰭片。


19. 如申請專利範圍第17項所述之用於高頻半導體裝置之電子封裝，其中該熱管理結構包括小塊成袋狀的 (conformal pouches) 液態熱轉移材料。

20. 如申請專利範圍第17項所述之用於高頻半導體裝置之電子封裝，其中該熱管理結構包括薄的散熱管。

21. 如申請專利範圍第17項所述之用於高頻半導體裝置之電子封裝，其中該熱管理結構包括熱電裝置。

22. 一種用於高頻半導體裝置之電子封裝，其包括：

a) 一第一電路構件，其具有一至少一個導電性墊片設



六、申請專利範圍

置在其上，及至少一個元件電氣連接至該至少一個導電性墊片；

b) 一第二電路構件，其具有至少一個導電性墊片設置在其上；

c) 連接器裝置設置在該第一電路構件及該第二電路構件之間且包括一接觸構件以提供該第一電路構件之至少一個導電性墊片至該第二電路構件之至少一個導電性墊片間之電氣互連；以及

d) 一夾箱裝置，其係附著至該第一電路構件及該第二電路構件，以壓縮該連接器裝置之該接觸構件。


23. 如申請專利範圍第22項所述之用於高頻半導體裝置之電子封裝，其更包括一排成直線裝置有效地連接至該第一電路構件或該第二電路構件中至少一個，以便將連接至該連接器裝置之裝置排成一直線。

24. 如申請專利範圍第22項所述之用於高頻半導體裝置之電子封裝，進一步包括一插入物以用於較高的風險或昂貴的程序中，該插入物包括複數個接觸墊片及一電介質層。

25. 如申請專利範圍第22項所述之用於高頻半導體裝置之電子封裝，其中該第一電路構件是一電路模組。

26. 如申請專利範圍第22項所述之用於高頻半導體裝置之電子封裝，其中該第二電路構件是一印刷電路板。

27. 如申請專利範圍第22項所述之用於高頻半導體裝置之電子封裝，其中該等元件中之至少一個是一半導體。






圖 1a




圖 1b




圖 1c




圖 2




圖 3a




圖 3b

六、申請專利範圍

28. 如申請專利範圍第27項所述之用於高頻半導體裝置之電子封裝，其中該半導體包括至少下列群組之一：裸晶片，薄，小型封裝(TSOP)，晶片尺寸封裝(CSP)及板上晶片封裝(COB)。

29. 如申請專利範圍第22項所述之用於高頻半導體裝置之電子封裝，其中該等元件中之至少一個是由下列群組中選出：電阻器、電容器及電感器。

30. 如申請專利範圍第22項所述之用於高頻半導體裝置之電子封裝，其中該連接器裝置係為一承座格距陣列(LGA)連接器。

31. 如申請專利範圍第30項之所述之用於高頻半導體裝置之電子封裝，其中該承座格距陣列連接器包括一載台/外殼。


32. 如申請專利範圍第31項之所述之用於高頻半導體裝置之電子封裝，其中該載台/外殼包括一絕緣材料。

33. 如申請專利範圍第32項所述之用於高頻半導體裝置之電子封裝，其中該絕緣材料具有一熱擴展係數(CTE)，以實質上匹配該第一電路構件及該第二電路構件之熱擴展係數。

34. 如申請專利範圍第22項之所述之用於高頻半導體裝置之電子封裝，其中該夾箱裝置是可重新實施的。

35. 如申請專利範圍第22項之所述之用於高頻半導體裝置之電子封裝，其中該夾箱裝置是場地隔離的。

36. 如申請專利範圍第22項所述之用於高頻半導體裝



六、申請專利範圍

置之電子封裝，其中該夾箱裝置是容忍熱擴展係數不匹配的。

37. 如申請專利範圍第22項所述之用於高頻半導體裝置之電子封裝，其中該第一電路構件及該第二電路構件實質上係互相平行的。

38. 如申請專利範圍第22項所述之用於高頻半導體裝置之電子封裝，進一步包括熱管理結構。

39. 如申請專利範圍第38項所述之用於高頻半導體裝置之電子封裝，其中該熱管理結構在與該至少一元件熱接觸時，包括複數個熱-傳導鰭片。

40. 如申請專利範圍第38項所述之用於高頻半導體裝置之電子封裝，其中該熱管理結構包括小塊成袋狀的液態熱轉移材料。

41. 如申請專利範圍第38項所述之用於高頻半導體裝置之電子封裝，其中該熱管理結構包括薄的散熱管。

42. 如申請專利範圍第38項所述之用於高頻半導體裝置之電子封裝，其中該熱管理結構包括熱電裝置。

