



(19) 대한민국특허청(KR)  
(12) 등록특허공보(B1)

(45) 공고일자 2022년04월25일  
(11) 등록번호 10-2389963  
(24) 등록일자 2022년04월20일

(51) 국제특허분류(Int. Cl.)  
G02F 1/1339 (2019.01) G02F 1/1335 (2019.01)  
G02F 1/136 (2006.01)  
(52) CPC특허분류  
G02F 1/1339 (2019.01)  
G02F 1/133512 (2013.01)  
(21) 출원번호 10-2015-0113166  
(22) 출원일자 2015년08월11일  
심사청구일자 2020년08월07일  
(65) 공개번호 10-2017-0019532  
(43) 공개일자 2017년02월22일  
(56) 선행기술조사문헌  
KR1020150043097 A\*  
KR1020040062210 A\*  
\*는 심사관에 의하여 인용된 문헌

(73) 특허권자  
삼성디스플레이 주식회사  
경기도 용인시 기흥구 삼성로 1 (농서동)  
(72) 발명자  
서연주  
경기도 용인시 기흥구 삼성로 1, 삼성전자(주)기  
흥캠퍼스 개나리동 428호 (농서동)  
강영구  
경기도 화성시 동탄반석로 160, 신영 지웰 에스테  
이트 A동 2412호 (반송동)  
(74) 대리인  
(뒷면에 계속)  
특허법인가산

전체 청구항 수 : 총 14 항

심사관 : 이우리


(54) 발명의 명칭 액정 표시 장치 및 그 제조 방법

(57) 요약

리플로우 현상에 의한 컬럼 스페이스의 형상 무너짐을 방지하기 위한 구조를 포함하는 액정 표시 장치가 개시된 다. 본 발명의 일 실시예에 따른 액정 표시 장치는 서로 대향된 제1 기관 및 제2 기관, 상기 제1 기관 및 상기 제2 기관 사이에 배치된 액정층, 상기 제1 기관 상에 일 방향을 따라 연장되도록 배치된 제1 차광 패턴 및 제2 차광 패턴을 포함하는 차광 패턴부, 및 상기 제1 기관 상의 상기 제1 차광 패턴 상에 형성된 컬럼 스페이스를 포함하고, 상기 차광 패턴부는 상기 제1 차광 패턴과 상기 제2 차광 패턴 사이에 위치하며, 상기 컬럼 스페이스와 는 소정 간격 이격되어 형성된 오픈부를 포함한다.

대표도

10



(52) CPC특허분류

*G02F 1/136* (2013.01)

(72) 발명자

**김양희**

경기도 용인시 기흥구 구갈로 71-18, 기흥더샵프라임뷰 108동 2001호 (신갈동)

**장은제**

경기도 성남시 분당구 양현로 138, 이매촌진흥아파트 814동 1005호 (이매동)

**정도현**

경기도 수원시 팔달구 권선로 477, 대한대우아파트 114동 102호

**홍성진**

경기도 화성시 메타폴리스로 47-25, 센트럴에스타운 1012호 (반송동)

## 명세서

### 청구범위

#### 청구항 1

서로 대향된 제1 기관 및 제2 기관;

상기 제1 기관 및 상기 제2 기관 사이에 배치된 액정층;

상기 제1 기관 상에 일 방향을 따라 연장되도록 배치된 제1 차광 패턴 및 제2 차광 패턴을 포함하는 차광 패턴부;

상기 제1 기관 상의 상기 제1 차광 패턴 상에 형성된 컬럼 스페이서; 및

상기 제1 기관 상에 배치되고 제1방향을 따라 연장된 게이트선과 상기 게이트선에서 상기 제1방향과 다른 방향으로 연장된 게이트 전극을 포함하는 게이트 배선을 포함하고,

상기 차광 패턴부는, 상기 제1 차광 패턴과 상기 제2 차광 패턴 사이에 위치하며 상기 컬럼 스페이서와는 소정 간격 이격되어 형성된 오픈부를 포함하고,

상기 게이트 배선은 상기 제1 기관과 상기 차광 패턴부 사이에 위치하고,

상기 오픈부는 상기 게이트 전극과 중첩하고,

상기 제1방향을 따라 측정된 상기 오픈부의 폭은, 상기 제1방향을 따라 측정된 상기 게이트 전극의 폭보다 좁은 액정 표시 장치.

#### 청구항 2

제1항에 있어서,

상기 오픈부는 평면상에서 상기 제1방향을 따라 서로 마주보는 제1가장자리와 제2가장자리를 포함하고,

상기 제1가장자리와 상기 제2가장자리는 상기 게이트 전극과 중첩하는 액정 표시 장치.

#### 청구항 3

삭제

#### 청구항 4

삭제

#### 청구항 5

제1항에 있어서,

상기 제1 차광 패턴과 상기 제2 차광 패턴은 상기 오픈부에 의해 분리된 액정 표시 장치.

#### 청구항 6

삭제

#### 청구항 7

제1항에 있어서,

상기 제1 차광 패턴은 상기 컬럼 스페이서의 주변으로 돌출된 덧댐부를 포함하는 액정 표시 장치.

#### 청구항 8

제1항에 있어서,

상기 컬럼 스페이서는 메인 컬럼 스페이서 및 서브 컬럼 스페이서를 포함하고, 상기 메인 컬럼 스페이서의 단부는 상기 서브 컬럼 스페이서의 단부보다 상대적으로 상기 제2 기관에 인접한 액정 표시 장치.

**청구항 9**

서로 대향된 제1 기관 및 제2 기관;

상기 제1 기관 및 상기 제2 기관 사이에 배치된 액정층;

상기 제1 기관 상에 일 방향을 따라 연장되도록 배치된 제1 차광 패턴 및 제2 차광 패턴을 포함하는 차광 패턴부; 및

상기 제1 기관 상의 상기 제1 차광 패턴 상에 형성된 컬럼 스페이서를 포함하고,

상기 차광 패턴부는 상기 제1 차광 패턴과 상기 제2 차광 패턴 사이에 위치하며, 상기 컬럼 스페이서와는 소정 간격 이격되어 형성된 제3 차광 패턴을 포함하고, 상기 제3 차광 패턴의 높이는 상기 제1 차광 패턴 높이 및 상기 제2 차광 패턴의 높이 보다 낮은 액정 표시 장치.

**청구항 10**

제9항에 있어서,

상기 제1 기관 상에 상기 제3 차광 패턴의 하부에 배치된 메탈층을 더 포함하고,

상기 제3 차광 패턴의 적어도 일부는 상기 메탈층과 중첩된 액정 표시 장치.

**청구항 11**

제9항에 있어서,

상기 제1 기관 상에 상기 제3 차광 패턴의 하부에 배치되고, 게이트선 및 게이트 전극을 포함하는 게이트 배선을 더 포함하고,

상기 제3 차광 패턴의 적어도 일부는 상기 게이트 배선과 중첩된 액정 표시 장치.

**청구항 12**

제11항에 있어서,

상기 제3 차광 패턴은 상기 게이트 배선 중 상기 게이트 전극이 형성된 부분과 중첩된 액정 표시 장치.

**청구항 13**

제9항에 있어서,

상기 제3 차광 패턴은 상기 제1 차광 패턴 및 상기 제2 차광 패턴과 연결된 부분을 포함하는 액정 표시 장치.

**청구항 14**

제1 기관 상에 제1방향을 따라 연장된 게이트선 및 상기 게이트선에서 상기 제1방향과 다른 방향으로 연장된 게이트 전극을 포함하는 게이트 배선을 형성하는 단계;

상기 게이트 배선 상에 차광막을 형성하는 단계; 및

투과부, 제1 하프톤 및 차단부를 포함하는 노광 마스크를 이용하여 상기 차광막을 패터닝하는 과정을 통해 차광 패턴부 및 컬럼 스페이서를 동시에 형성하는 단계를 포함하고,

상기 차광 패턴부는 일 방향으로 연장 형성된 제1 차광 패턴과 제2 차광 패턴, 및 상기 제1 차광 패턴과 상기 제2 차광 패턴 사이에 상기 컬럼 스페이서와는 소정 간격 이격되어 형성된 오픈부를 포함하고,

상기 오픈부는 상기 게이트 전극과 중첩하고,

상기 제1방향을 따라 측정된 상기 오픈부의 폭은, 상기 제1방향을 따라 측정된 상기 게이트 전극의 폭보다 좁은 액정 표시 장치의 제조 방법.

**청구항 15**

삭제

**청구항 16**

삭제

**청구항 17**

삭제

**청구항 18**

제14항에 있어서,

상기 제1 차광 패턴과 상기 제2 차광 패턴은 상기 오픈부에 의해 분리된 액정 표시 장치의 제조 방법.

**청구항 19**

제14항에 있어서,

상기 오픈부는,

상기 컬럼 스페이스로부터 일측으로 소정 간격 이격된 제1 오픈부와 상기 일측의 반대측인 타측으로 소정 간격 이격된 제2 오픈부를 포함하는 액정 표시 장치의 제조 방법.

**청구항 20**

제14항에 있어서,

상기 제1 차광 패턴은 상기 컬럼 스페이스의 주변으로 돌출된 덧댐부를 포함하는 액정 표시 장치의 제조 방법.

**발명의 설명**

**기술 분야**

[0001] 본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것이다.

**배경 기술**

[0002] 일반적으로 액정 표시 장치는 어레이 기판과, 어레이 기판에 대향하는 대향 기판, 및 어레이 기판과 대향 기판 사이에 개재된 액정층을 포함하는데, 최근 어레이 기판 상에 컬러 필터가 형성된 컬러필터-어레이(Color-filter On Array: COA) 기판을 채용한 고투과율 구조의 액정 표시 장치가 개발되고 있다. 이 경우, 위 COA 기판과 차광 부재가 형성된 대향 기판과의 결합 공정에서 얼라인 미스가 발생할 수 있는데, 이를 방지하기 위해 COA 기판 상에 차광 부재를 형성하는 BOA(Black matrix On Array) 기판이 개발되고 있으며, 나아가 차광 패턴과 기판과의 간격을 유지하는 컬럼 스페이스(Column Spacer)를 동일한 재료로 동시에 형성하는 차광 유지 부재(Black Column Spacer: BCS)가 개발되고 있다.

**발명의 내용**

**해결하려는 과제**

[0003] 한편, BCS 구조의 경우 차광 패턴과 컬럼 스페이스의 형성을 동시에 진행함에 따라 공정 시간의 단축, 마스크 비용의 절감, 및 포토레지스트 소모량을 감소시킬 수 있다는 장점이 있다. 다만, 위 BCS 구조의 형성 과정은 일반적으로 현상된 포토레지스트를 경화시키기 위한 베이킹(bake) 공정을 포함하는데, 차광 패턴과 컬럼 스페이스를 일체형으로 형성함에 따라 위 베이킹 공정의 수행 이후 포토레지스트가 리플로우(reflow)되어 컬럼 스페이스의 형상이 현 상태를 유지하지 못하고 무너져 내릴 수 있고, 이로 인해 원하는 높이의 컬럼 스페이스를 형성하는데 어려움이 따를 수 있다.

[0004] 본 발명이 해결하고자 하는 과제는 차광 패턴 및 컬럼 스페이서의 동시 형성 과정에서의 리플로우 현상으로 인해 컬럼 스페이서의 형상이 무너져 내리는 것을 방지/억제할 수 있는 구조를 포함하는 액정 표시 장치 및 이의 제조 방법을 제공하는 것이다.

**과제의 해결 수단**

[0005] 상술한 과제를 해결하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는 서로 대향된 제1 기판 및 제2 기판, 상기 제1 기판 및 상기 제2 기판 사이에 배치된 액정층, 상기 제1 기판 상에 일 방향을 따라 연장되도록 배치된 제1 차광 패턴 및 제2 차광 패턴을 포함하는 차광 패턴부, 및 상기 제1 기판 상의 상기 제1 차광 패턴 상에 형성된 컬럼 스페이서를 포함하고, 상기 차광 패턴부는 상기 제1 차광 패턴과 상기 제2 차광 패턴 사이에 위치하며, 상기 컬럼 스페이서와는 소정 간격 이격되어 형성된 오픈부를 포함한다.

[0006] 상기 제1 기판 상에 상기 오픈부의 하부에 배치된 메탈층을 더 포함하고, 상기 오픈부의 적어도 일부는 상기 메탈층과 중첩될 수 있다.

[0007] 상기 제1 기판 상에 상기 오픈부의 하부에 배치되고, 게이트선 및 게이트 전극을 포함하는 게이트 배선을 더 포함하고, 상기 오픈부의 적어도 일부는 상기 게이트 배선과 중첩될 수 있다.

[0008] 상기 오픈부는 상기 게이트 배선 중 상기 게이트 전극이 형성된 부분과 중첩될 수 있다.

[0009] 상기 제1 차광 패턴과 상기 제2 차광 패턴은 상기 오픈부에 의해 분리될 수 있다.

[0010] 상기 오픈부는, 상기 컬럼 스페이서로부터 일측으로 소정 간격 이격된 제1 오픈부와 상기 일측의 반대측인 타측으로 소정 간격 이격된 제2 오픈부를 포함할 수 있다.

[0011] 상기 제1 차광 패턴은 상기 컬럼 스페이서의 주변으로 돌출된 덧댐부를 포함할 수 있다.

[0012] 상기 컬럼 스페이서는 메인 컬럼 스페이서 및 서브 컬럼 스페이서를 포함하고, 상기 메인 컬럼 스페이서의 단부는 상기 서브 컬럼 스페이서의 단부보다 상대적으로 상기 제2 기판에 인접할 수 있다.

[0013] 상술한 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 액정 표시 장치는 서로 대향된 제1 기판 및 제2 기판, 상기 제1 기판 및 상기 제2 기판 사이에 배치된 액정층, 상기 제1 기판 상에 일 방향을 따라 연장되도록 배치된 제1 차광 패턴 및 제2 차광 패턴을 포함하는 차광 패턴부, 및 상기 제1 기판 상의 상기 제1 차광 패턴 상에 형성된 컬럼 스페이서를 포함하고, 상기 차광 패턴부는 상기 제1 차광 패턴과 상기 제2 차광 패턴 사이에 위치하며, 상기 컬럼 스페이서와는 소정 간격 이격되어 형성된 제3 차광 패턴을 포함하고, 상기 제3 차광 패턴의 높이는 상기 제1 차광 패턴 높이 및 상기 제2 차광 패턴의 높이 보다 낮다.

[0014] 상기 제1 기판 상에 상기 제3 차광 패턴의 하부에 배치된 메탈층을 더 포함하고, 상기 제3 차광 패턴의 적어도 일부는 상기 메탈층과 중첩될 수 있다.

[0015] 상기 제1 기판 상에 상기 제3 차광 패턴의 하부에 배치되고, 게이트선 및 게이트 전극을 포함하는 게이트 배선을 더 포함하고, 상기 제3 차광 패턴의 적어도 일부는 상기 게이트 배선과 중첩될 수 있다.

[0016] 상기 제3 차광 패턴은 상기 게이트 배선 중 상기 게이트 전극이 형성된 부분과 중첩될 수 있다.

[0017] 상기 제3 차광 패턴은 상기 제1 차광 패턴 및 상기 제2 차광 패턴과 연결된 부분을 포함할 수 있다.

[0018] 상술한 과제를 해결하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법은 제1 기판 상에 차광막을 형성하는 단계, 및 투과부, 제1 하프톤 및 차단부를 포함하는 노광 마스크를 이용하여 상기 차광막을 패터닝하는 과정을 통해 차광 패턴부 및 컬럼 스페이서를 동시에 형성하는 단계를 포함하고, 상기 차광 패턴부는 일 방향으로 연장 형성된 제1 차광 패턴과 제2 차광 패턴, 및 상기 제1 차광 패턴과 상기 제2 차광 패턴 사이에 상기 컬럼 스페이서와는 소정 간격 이격되어 형성된 오픈부를 포함한다.

[0019] 상기 제1 기판 상에 상기 오픈부의 하부에 메탈층을 형성하는 단계를 더 포함하고, 상기 오픈부의 적어도 일부는 상기 메탈층과 중첩될 수 있다.

[0020] 상기 제1 기판 상의 상기 오픈부의 하부에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계를 더 포함하고, 상기 오픈부의 적어도 일부는 상기 게이트 배선과 중첩될 수 있다.

[0021] 상기 오픈부는 상기 게이트 배선 중 상기 게이트 전극이 형성된 부분과 중첩될 수 있다.

- [0022] 상기 제1 차광 패턴과 상기 제2 차광 패턴은 상기 오픈부에 의해 분리될 수 있다.
- [0023] 상기 오픈부는, 상기 컬럼 스페이스로부터 일측으로 소정 간격 이격된 제1 오픈부와 상기 일측의 반대측인 타측으로 소정 간격 이격된 제2 오픈부를 포함할 수 있다.
- [0024] 상기 제1 차광 패턴은 상기 컬럼 스페이스의 주변으로 돌출된 덧댐부를 포함할 수 있다.

**발명의 효과**

- [0025] 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법은 차광 패턴 및 컬럼 스페이스의 동시 형성 과정에서의 리플로우 현상으로 인해 컬럼 스페이스의 형상이 무너져 내리는 것을 방지/억제할 수 있다.
- [0026] 본 발명의 일 실시예에 따른 액정 표시 장치는 차광 패턴 및 컬럼 스페이스의 동시 형성 과정에서의 리플로우 현상으로 인해 컬럼 스페이스의 형상이 무너져 내리는 것을 방지/억제할 수 있는 구조를 포함함에 따라 일정 수준의 컬럼 스페이스 단차 확보가 가능할 수 있다.
- [0027] 본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

**도면의 간단한 설명**

- [0028] 도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 레이아웃도이다.
- 도 2는 도 1의 II-II'선을 따라 절단한 단면도이다.
- 도 3은 본 발명의 일 실시예에 따른 액정 표시 장치의 차광 패턴과 게이트 배선간의 배치 관계를 설명하기 위한 평면도이다.
- 도 4는 본 발명의 다른 실시예에 따른 액정 표시 장치의 도 1의 II-II'선에 대응되는 선을 따라 절단한 단면도이다.
- 도 5는 본 발명의 다른 실시예에 따른 액정 표시 장치의 차광 패턴과 게이트 배선간의 배치 관계를 설명하기 위한 평면도이다.
- 도 6은 내지 도 9는 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 차광 패턴과 게이트 배선간의 배치 관계를 설명하기 위한 평면도이다.
- 도 9는 내지 도 25는 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
- 도 26은 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법에서 차광 패턴과 컬럼 스페이스를 형성하는 공정을 설명하기 위한 단면도이다.

**발명을 실시하기 위한 구체적인 내용**

- [0029] 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
- [0030] 소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
- [0031] 이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
- [0032] 도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 레이아웃도이다. 도 2는 도 1의 II-II'선을 따라 절단한 단면도이다. 도 3은 본 발명의 일 실시예에 따른 액정 표시 장치의 차광 패턴과 게이트 배선간의 배치 관계를 설명하기 위한 평면도이다.

- [0033] 도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치(10)는 서로 대향하는 제1 기판(100), 제2 기판(200) 및 제1 기판(100)과 제2 기판(200) 사이에 개재된 액정층(300)을 포함한다.
- [0034] 제1 기판(100) 및 제2 기판(200)은 투명한 유리, 석영, 세라믹, 실리콘 또는 투명 플라스틱 등의 절연 물질을 포함할 수 있으며, 당업자의 필요에 따라 적절히 선택할 수 있다. 제1 기판(100) 및 제2 기판(200)은 상호 대향하여 배치될 수 있다.
- [0035] 몇몇 실시예에서 제1 기판(100) 및 제2 기판(200)은 가요성을 가질 수도 있다. 즉, 제1 기판(100) 및 제2 기판(200)은 롤링(rolling), 폴딩(folding), 벤딩(bending) 등으로 형태 변형이 가능한 기판일 수 있다.
- [0036] 제1 기판(100) 상에는 복수의 게이트 배선(102, 104) 및 데이터 배선(132, 134, 136)이 배치될 수 있다.
- [0037] 게이트 배선(102, 104)은 복수의 게이트선(102), 및 복수의 게이트 전극(104)을 포함할 수 있다. 데이터 배선(132, 134, 136)은 복수의 데이터선(132), 복수의 소스 전극(134), 및 복수의 드레인 전극(136)을 포함할 수 있다.
- [0038] 게이트 배선(102, 104) 및 데이터 배선(132, 134, 136)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 등으로 이루어질 수 있다. 또한, 게이트 배선(102, 104) 및 데이터 배선(132, 134, 136)은 물리적 성질이 다른 두 개의 도전막(미도시)을 포함하는 다중막 구조를 가질 수 있다. 예를 들어, 하나의 도전막은 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어지고, 다른 도전막은 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어질 수 있다. 이러한 조합의 예로는, 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 배선(102, 104) 및 데이터 배선(132, 134, 136)은 다양한 여러 가지 금속과 도전체로 형성될 수 있다.
- [0039] 각 게이트선(102)은 제1 방향, 예를 들어 가로 방향으로 화소의 경계를 따라 연장될 수 있고, 각 데이터선(132)은 제2 방향, 예를 들어 화소의 세로 방향 경계를 따라 연장될 수 있다. 게이트선(102) 및 데이터선(132)은 교차 배열되어 화소 영역을 정의할 수 있다. 즉, 화소 영역은 게이트선(102)과 데이터선(132)으로 둘러 싸인 영역에 의해 정의될 수 있다.
- [0040] 몇몇 실시예에서, 데이터선(132)은 투과율 향상을 위하여 도 1에 도시한 바와 같이 주기적으로 굴곡되어 있을 수 있다. 다만 이는 예시적인 것으로, 본 발명에서 데이터선(132)의 형태가 이에 제한되는 것은 아니다.
- [0041] 각 게이트선(102)에는 화소마다 적어도 하나의 게이트 전극(104)이 연결되어 배치된다. 게이트 전극(104)은 게이트선(102)으로부터 반도체층(122) 측으로 분지되거나, 게이트선(102)이 확장되어 형성될 수 있다. 그러나, 이에 제한되는 것은 아니며, 게이트선(102)의 연장 경로 상에 반도체층(122)과 오버랩되는 영역에 게이트 전극(104)이 정의될 수도 있다.
- [0042] 각 데이터선(132)에는 화소마다 적어도 하나의 소스 전극(134)이 연결되어 배치된다. 소스 전극(134)은 데이터선(132)으로부터 반도체층(122) 측으로 분지되거나, 데이터선(132)이 확장되어 형성될 수 있다. 그러나, 이에 제한되는 것은 아니며, 데이터선(132)의 연장 경로 상에 반도체층(122)과 오버랩되는 영역에 소스 전극(104)이 정의될 수도 있다. 예를 들어, 소스 전극(104)은 데이터선(132)으로부터 돌출되지 않고 실질적으로 데이터선(132)과 동일선 상에 위치할 수 있다. 드레인 전극(136)은 반도체층(122)을 기준으로 소스 전극(104)과 이격되어 배치될 수 있으며, 제1 보호층(142), 유기층(154), 및 제2 보호층(172)을 관통하도록 형성된 컨택홀(136a)을 통해 화소 전극(182)과 전기적으로 연결될 수 있다.
- [0043] 게이트 배선(102, 104)과 데이터 배선(132, 134, 136) 사이에는 게이트 절연막(112)이 배치될 수 있다. 일 실시예에서, 게이트 절연막(112)은 게이트 배선(102, 104) 상에 배치되고, 데이터 배선(132, 134, 136)은 게이트 절연막(112) 상에 배치될 수 있다. 게이트 절연막(112)은 예를 들어, 질화 실리콘(SiNx), 산화 실리콘(SiO2), 실리콘 산질화물(SiON), 또는 이들의 적층막 등으로 이루어질 수 있다. 게이트 절연막(112)은 게이트 배선(102, 104)과 이들의 상부에 위치하는 데이터선(132) 등의 도전성 박막들과의 절연을 유지하는 역할을 할 수 있다.
- [0044] 반도체층(122)은 게이트 절연막(112) 상에 배치되며, 예를 들어, 수소화 비정질 실리콘(hydrogenated amorphous silicon) 또는 다결정 실리콘 등으로 이루어질 수 있다. 반도체층(122)은 게이트 전극(104)과 적어도 일부가 중첩되도록 배치된다. 반도체층(122)은 게이트 전극(104), 소스 전극(134), 및 드레인 전극(136)과 함께 박막 트랜지스터를 구성한다.



- [0045] 반도체층(122)은 섬형 또는 선형 등 다양한 형상을 가질 수 있으며, 도 3은 반도체층(122)이 섬형으로 형성된 경우를 예시하나, 이에 한정되는 것은 아니다. 반도체층(122)이 선형으로 형성된 경우, 별도 도시하지 않았으나, 반도체층(122)은 데이터 배선(132, 134, 136)과 오버랩될 수 있다.
- [0046] 반도체층(122) 상에는 n형 불순물이 고농도로 도핑된 n+ 수소화 비정질 실리콘 등으로 이루어진 저항성 접촉층(124)이 배치될 수 있다. 저항성 접촉층(124)은 하부의 반도체층(122)과 상부의 소스 전극(134) 및 드레인 전극(136) 사이에 위치하여 접촉 저항을 감소시키는 역할을 한다. 저항성 접촉층(124)은 반도체층(122)과 유사하게 섬형 또는 선형 등 다양한 형상을 가질 수 있다. 반도체층(122)이 섬형인 경우 저항성 접촉층(124)도 섬형일 수 있으며, 반도체층(122)이 선형인 경우 저항성 접촉층(124)도 선형일 수 있다. 저항성 접촉층(124)은 반도체층(122)과는 달리, 소스 전극(134)과 드레인 전극(136)이 마주보며 이격되어 있는 공간이 분리되어 있어 하부의 반도체층(122)이 노출될 수 있다. 반도체층(122)은 소스 전극(134)과 드레인 전극(136)이 마주보며 이격되어 있는 영역에 채널이 형성될 수 있다.
- [0047] 게이트 전극(104)이 게이트 온 신호를 인가받아 반도체층(122)에 채널이 형성되면, 박막 트랜지스터가 턴온되며 드레인 전극(136)은 소스 전극(134)으로부터 데이터 신호를 제공받아 이를 화소 전극(192)에 전달할 수 있다.
- [0048] 데이터 배선(132, 134, 136) 및 노출된 반도체층(122) 상에 제1 보호층(142)(passivation layer)이 배치된다. 제1 보호층(142)과 후술할 유기층(154)에는 드레인 전극(136)의 적어도 일부를 노출시키는 컨택홀(136a)이 형성될 수 있다. 컨택홀(136a)을 통해 노출된 드레인 전극(136)의 적어도 일부는 화소 전극(182)과 접촉될 수 있다. 이를 통해 드레인 전극(136)과 화소 전극(182)은 전기적으로 연결/접속될 수 있다.
- [0049] 제1 보호층(142)은 예를 들어, 질화 실리콘 또는 산화 실리콘 등의 무기물, 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition: PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 물질 등을 포함할 수 있다.
- [0050] 제1 보호층(142) 상에는 유기층(154)이 배치될 수 있다. 유기층(154)은 평탄화 특성이 우수하며, 감광성(photosensitivity)을 가지는 물질을 포함할 수 있다. 유기층(154)은 드레인 전극(136)의 적어도 일부를 노출시키는 컨택홀(136a)를 포함한다.
- [0051] 몇몇 실시예에서, 도 2에 도시된 바와 같이 유기층(154)과 제1 보호층(142) 사이에 컬러 필터(152)가 배치될 수 있다. 컬러 필터(152)는 R(red) 컬러 필터, G(green) 컬러 필터, 및 B(blue) 컬러 필터를 포함할 수 있다. 각각의 R, G, B 컬러 필터는 각각 하나의 화소에 형성되어 R, G, B 화소를 형성한다. 컬러 필터(152)는 화소 전극(182)과 오버랩되도록 배치될 수 있다. 컬러 필터(152)는 안료를 포함하는 감광성 유기물을 포함할 수 있다. 컬러 필터(152) 상에는 유기층(154)이 배치되어 R, G, B 컬러 필터의 단차를 평탄화할 수 있다. 컬러 필터(152)는 유기층(154)에 의해 커버될 수 있다. 즉, 컬러 필터(152)는 유기층(154)에 의해 커버되어 노출되는 부분이 없을 수 있다. 다만, 이는 예시적인 것이며 본 발명이 이러한 구조에 제한되는 것은 아니다.
- [0052] 유기층(154) 상에는 공통 전극(162)이 배치될 수 있다. 공통 전극(162)은 공통 전압을 인가 받아 화소 전극(182)과 함께 전계를 생성하여 액정층(300)에 포함된 액정 분자의 배향 방향을 제어할 수 있다. 공통 전극(162)은 컨택홀(136a)이 형성된 영역을 노출시키는 개구부를 포함한다. 즉, 공통 전극(162)에 형성된 개구부를 통해 드레인 전극(136)의 적어도 일부가 노출될 수 있다. 공통 전극(162)은 위 개구부를 제외한 게이트선(102)과 데이터선(132)으로 둘러 싸인 화소 영역 전체에 걸쳐 일체형으로 형성될 수 있다. 공통 전극(162)은 ITO(indium tin oxide), 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 구현될 수 있으나, 이에 제한되는 것은 아니다.
- [0053] 공통 전극(162), 및 유기층(154) 상에 제2 보호층(172)이 배치될 수 있다. 제2 보호층(172)은 컨택홀(136a)이 형성된 영역을 노출시키는 개구부를 포함할 수 있다. 즉, 제2 보호층(172)에 형성된 개구부를 통해 드레인 전극(136)의 적어도 일부가 노출될 수 있다. 제2 보호층(172)은 무기 절연물일 수 있다. 예를 들어, 제2 보호층(172)은 질화 실리콘, 산화 실리콘 등을 포함할 수 있다. 제2 보호층(172)은 화소 전극(182)과 공통 전극(162) 사이에 위치하여 화소 전극(182)과 공통 전극(162)을 상호 절연할 수 있다.
- [0054] 화소 전극(182)은 제2 보호층(172) 상에 단위 화소마다 배치될 수 있다. 화소 전극(182)의 적어도 일부는 공통 전극(162)과 중첩할 수 있다. 화소 전극(182)의 일부는 컨택홀(136a)의 내부에 배치된다. 컨택홀(136a) 내부에 배치된 화소 전극(182)의 일부는 드레인 전극(136)과 접촉되어 이와 전기적으로 연결될 수 있다.
- [0055] 몇몇 실시예에서, 화소 전극(182)은 공통 전극(162)과 중첩하는 복수의 가지 전극(184)을 포함할 수 있으며, 이

웃하는 가지 전극(184) 사이에는 슬릿(186)이 형성될 수 있다. 가지 전극(184)은 도면상 세로 방향에 대해 빗각(oblique angle)을 이루며 기울어질 수 있으며, 화소 전극(182)의 가로 중심선(미도시)에서 꺾여 있을 수 있다. 이에 따라 화소 전극(182)은 가지 전극(184)의 기울어진 방향이 서로 다른 복수의 도메인으로 나뉠 수 있다. 예를 들어 가로 중심선을 기준으로 상부의 가지 전극(184)은 우상 방향으로 뺀고 하부의 가지 전극(184)은 우하 방향으로 뺀을 수 있다. 화소 전극(182)의 가지 전극(184)은 데이터선(132)과 실질적으로 나란하게 뺀을 수 있다. 다만, 도 1에 도시된 화소 전극(182)의 형상은 예시적인 것으로 본 발명이 이에 한정되는 것은 아니며, 당업자의 필요에 따라 슬릿(186)의 형상은 다양하게 선택될 수 있다. 예를 들어, 화소 전극(182)은 피시본(fish-bone) 형태 등 다양한 형태의 비어있는 복수의 슬릿(186)을 포함할 수 있다.

- [0056]     컨택홀(136a)를 통해 화소 전극(182)에 데이터 전압이 인가되면, 화소 전극(182)으로부터 하부의 공통 전극(162) 방향으로 전계가 형성된다. 즉, 화소 전극(182)은 공통 전극(162)과 함께 전계를 형성하여 액정층(300)에 포함된 액정 분자를 회전시킬 수 있다. 화소 전극(182)은 ITO 또는 IZO 등의 투명한 도전성 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
- [0057]     한편, 다른 실시예에서 공통 전극(182)이 면 형상으로 구현될 수도 있다. 이 경우, 공통 전극(162)은 화소 전극(182)과 중첩하는 복수의 가지 전극(도시하지 않음)을 포함할 수 있다. 다만, 이는 예시적인 것으로, 이 밖에도 화소 전극(182)과 공통 전극(162)의 구조 및 배치는 다양할 수 있다.
- [0058]     제2 보호층(172) 및 화소 전극(182) 상에는 차광 패턴(192)이 배치될 수 있다. 차광 패턴(192)은 빛샘을 방지하는 역할을 한다. 차광 패턴(192)은 박막 트랜지스터 영역 및 비화소 영역(화소와 화소 사이, 게이트선 및 데이터선 영역)에 배치될 수 있다.
- [0059]     몇몇 실시예에서, 차광 패턴(192)은 게이트선(102)의 연장 방향과 동일한 방향으로 연장된 형상을 포함하여 구현될 수 있다. 차광 패턴(192)은 게이트선(102) 및 게이트 전극(104) 영역에 배치될 수 있다. 다만, 이는 예시적인 것으로, 다른 실시예에서 차광 패턴(192)은 데이터선(132) 영역에도 더 배치되어 격자 형상으로 구현될 수도 있다.
- [0060]     몇몇 실시예에서, 차광 패턴(192)의 폭(W2)은 도 3에 도시된 바와 같이 게이트 배선(102, 104) 중 게이트 전극(104)이 형성된 부분의 폭(W3) 보다 클 수 있다. 다만, 이는 예시적인 것으로, 다른 실시예에서 차광 패턴(192)의 폭은 게이트 배선(102, 104) 중 게이트 전극(104)이 형성된 부분의 폭과 같거나 이보다 작을 수도 있다.
- [0061]     몇몇 실시예에서, 차광 패턴(192)의 일부는 도 1 및 도 2에 도시된 바와 같이 컨택홀(136a) 내에 배치될 수 있다. 다만, 이는 예시적인 것으로, 이러한 구조에 제한되는 것은 아니다.
- [0062]     차광 패턴(192)은 블랙 염료나 안료를 포함하는 블랙 유기 고분자 물질이나, 크롬, 크롬 산화물 등의 금속(금속 산화물) 등을 포함하여 이루어질 수 있다.
- [0063]     컬럼 스페이서(column spacer)(194a, 194b)는 제1 기관(100)과 제2 기관(200) 사이의 간격을 유지하기 위한 것으로, 메인 컬럼 스페이서(194a) 및 서브 컬럼 스페이서(194b)를 포함할 수 있다.
- [0064]     액정층(300) 내 메인 컬럼 스페이서(194a)의 단부가 서브 컬럼 스페이서(194b)의 단부보다 제2 기관(200)에 상대적으로 인접하여 배치될 수 있다. 예를 들어, 도 2에 도시된 바와 같이 메인 컬럼 스페이서(194a)의 단부는 제2 기관(200) 측에 맞닿을 수 있고, 서브 컬럼 스페이서(194b)는 제2 기관(200) 측으로부터 소정 간격 이격되어 배치될 수 있다. 이에 따라, 제1 기관(100)과 제2 기관(200)의 간격은 일차적으로 메인 컬럼 스페이서(194a)에 의해 유지될 수 있으며, 더욱 큰 가압이 이루어진 경우, 이차적으로 서브 컬럼 스페이서(194b)에 의해 제1 기관(100)과 제2 기관(200)의 간격이 유지될 수 있다.
- [0065]     도 2 에서 메인 컬럼 스페이서(194a)의 단부가 제2 기관(200) 측에 맞닿은 경우를 예시하였으나, 이에 국한되는 것은 아니며, 메인 컬럼 스페이서(194a)의 단부가 제2 기관(200) 측으로부터 이격되어 배치되고, 서브 컬럼 스페이서(194b)의 단부보다는 상대적으로 제2 기관(200)에 인접하여 배치되는 형상으로 구현될 수 있음은 물론이다.
- [0066]     도 1 및 도 2를 참조하면, 컬럼 스페이서(194a, 194b)는 제1 화소의 박막 트랜지스터와 제1 화소에 인접한 제2 화소의 박막 트랜지스터 사이에 배치될 수 있다. 컬럼 스페이서(194a, 194b)의 적어도 일부는 게이트 배선(102, 104), 데이터 배선(132, 134, 136)과 중첩될 수 있다. 다만, 이는 예시적인 것으로, 컬럼 스페이서(194a, 194b)의 배치가 이에 국한되는 것은 아니다.
- [0067]     도 1 내지 도 3의 실시예에서, 제1 화소 영역에 메인 컬럼 스페이서(194a)가 배치되고, 제1 화소에 인접한 제2

화소 영역에 서브 컬럼 스페이서(194b)가 배치된 경우를 예시하였으나, 이러한 배치에 제한되는 것은 아니며, 본 발명의 일 실시예에 따른 액정 표시 장치(10)는 컬럼 스페이서(194a, 194b)가 배치되지 않은 화소를 포함할 수 있다.

- [0068] 액정층(300)을 향하는 제1 기관(100)의 일면 및 제2 기관(200)의 일면에는 각각 배향막(미도시)이 배치될 수 있다. 즉, 화소 전극(182), 제2 보호막(172), 차광 패턴(192), 및 컬럼 스페이서(194a, 194b) 상에는 액정층(300)을 배향할 수 있는 배향막(미도시)이 배치될 수 있다.
- [0069] 제1 기관(100)과 제2 기관(200)의 사이에는 양의 유전율 이방성 또는 음의 유전율 이방성을 가지는 액정 분자(미도시)를 포함하는 액정층(300)이 개재될 수 있다.
- [0070] 몇몇 실시예에서, 컬럼 스페이서(194a, 194b)는 차광 패턴(192)과 동일한 물질로 이루어질 수 있다. 컬럼 스페이서(194a, 194b) 및 차광 패턴(192)은 하프톤 마스크나 슬릿 마스크 노광을 통한 하나의 패터닝 공정을 통해 동시에 형성될 수 있다. 즉, 컬럼 스페이서(194a, 194b) 및 차광 패턴(192)은 동일한 물질로 동시에 형성될 수 있다. 차광 패턴(192)은 컬럼 스페이서와 일체형으로 이루어진 부분을 포함할 수 있다.
- [0071] 차광 패턴(192)과 컬럼 스페이서(194a, 194b)를 동시에 형성하는 경우에 있어서, 외력에 의해 패널이 휘어지는 경우를 가정하면, 컬럼 스페이서(194a, 194b)에 의해 제2 기관(200)에 배치된 배향막(PI)에 스크래치가 생겨 빛샘이 발생할 수 있다.
- [0072] 이에 따라, 본 발명의 일 실시예에 따른 액정 표시 장치(10)의 차광 패턴(192)은 위와 같은 스크래치로 인한 빛샘을 방지하기 위해 덧댐부(196a, 196b)를 포함할 수 있다. 덧댐부(196a, 196b)는 컬럼 스페이서(194a, 194b)의 주변으로 돌출된 형상일 수 있다. 달리 말해 덧댐부(196a, 196b)는 컬럼 스페이서(194a, 194b)를 중심으로 차광 패턴(192)으로부터 분지된 구조일 수 있다.
- [0073] 덧댐부(196a, 196b)는 하나의 패터닝 공정을 통해 차광 패턴(192)과 동시에 일체형으로 형성될 수 있다. 덧댐부(196a, 196b)와 차광 패턴(192)은 동일한 물질로 형성될 수 있다. 즉, 차광 패턴(192), 덧댐부(196a, 196b), 및 컬럼 스페이서(194a, 194b)는 동일한 물질로 하나의 패터닝 공정을 통해 일체형으로 형성될 수 있다.
- [0074] 덧댐부(196a, 196b)의 배치 및 사이즈는 차광 패턴(192)과 컬럼 스페이서(194a, 194b)간 위치 관계에 따라 적절히 결정될 수 있다. 예를 들어, 도 3을 참고하면, 컬럼 스페이서(194a, 194b)가 차광 패턴(192) 폭(W2)의 중심부에 배치된 경우, 덧댐부(196a, 196b)는 차광 패턴(192)으로부터 일측 및 타측으로 돌출된/분지된 구조로 구현될 수 있다. 즉, 덧댐부(196a, 196b)는 차광 패턴(192)으로부터 일측으로 돌출된 제1 덧댐부(196) 및 차광 패턴(192)으로부터 위 일측과는 반대측인 타측으로 돌출된 제2 덧댐부(198)를 포함할 수 있다. 제1 덧댐부(196)의 폭(W1) 및 길이(L1)와 제2 덧댐부(198)의 폭(W1) 및 길이(L1)는 동일할 수 있다. 이 경우, 차광 패턴(192)에서 덧댐부(196a, 196b)가 형성되지 않은 부분의 폭(W2) 보다 덧댐부(196a, 196b)가 형성된 부분의 폭(W2+2W1)은 2W1만큼 더 클 수 있다. 다만, 이는 예시적인 것으로, 차광 패턴(192)과 컬럼 스페이서(194a, 194b)간 위치 관계에 따라 제1 덧댐부(196)와 제2 덧댐부(198) 중 어느 하나만 배치되거나, 제1 덧댐부(196) 사이즈와 제2 덧댐부(198)의 사이즈가 상이한 형태로 배치될 수 있다.
- [0075] 몇몇 실시예에서, 덧댐부(196a, 196b)는 도 3에 도시된 바와 같이 평면 시점 형상이 사각 형상으로 구현될 수 있다. 다만, 이는 예시적인 것으로, 덧댐부(196a, 196b)의 평면 시점 형상이 이에 국한되는 것은 아니며, 다각형, 원 등 다양한 형상으로 구현될 수 있음은 물론이다.
- [0076] 한편, 컬럼 스페이서(194a, 194b)와 차광 패턴(192)을 하프톤(halftone) 마스크를 이용하여 동일한 재료로 동시에 일체형으로 형성하는 경우, 위 형성 과정은 일반적으로 현상된 포토레지스트를 경화시키기 위한 베이킹(bake) 공정을 포함하는데, 차광 패턴(192)과 컬럼 스페이서(194a, 194b)를 일체형으로 형성함에 따라 위 베이킹 공정의 수행 이후 포토레지스트가 리플로우(reflow)되어 컬럼 스페이서(194a, 194b)의 형상이 현 상태를 유지하지 못하고 무너져 내릴 수 있고, 이로 인해 원하는 높이의 컬럼 스페이서(194a, 194b)를 형성하는데 어려움이 따를 수 있다.
- [0077] 이에, 본 발명의 일 실시예에 따른 액정 표시 장치(10)는 위 리플로우 현상으로 인해 컬럼 스페이서(194a, 194b)의 형상이 무너져 내리는 것을 방지/억제하기 위한 구성으로 차광 패턴(192)에 형성된 오픈부(192a-1, 192a-2)를 포함한다. 오픈부(192a-1, 192a-2)에 의한 차광 패턴(192)의 단차로 인해 위 베이킹 공정의 수행 이후 컬럼 스페이서(194a, 194b)가 차광 패턴(192) 측으로 흘러 내리는 것이 방지/억제될 수 있고, 이를 통해 원하는 높이의 컬럼 스페이서(194a, 194b)를 형성할 수 있게 된다.

- [0078] 예를 들어, 도 3을 참조하면, 차광 패턴(192)은 게이트 배선(102, 104)의 연장 방향과 동일한 방향으로 연장된 형상인 제1 차광 패턴 및 제2 차광 패턴을 포함할 수 있다. 여기서, 제1 차광 패턴은 차광 패턴(192) 중 메인 컬럼스페이서(194a)가 상부에 형성된 부분을 지칭하고, 제2 차광 패턴은 차광 패턴(192) 중 상기 메인 컬럼스페이서(194a)가 형성되지 않은 부분을 지칭한다. 차광 패턴(192)은 제1 차광 패턴과 제2 차광 패턴 사이에 형성된 오픈부(192a-1, 192a-2)를 포함할 수 있다. 오픈부(192a-1, 192a-2)는 상기 메인 컬럼스페이서(194a)로부터 소정 간격 이격되어 형성될 수 있다. 다만, 여기서는 메인 컬럼스페이서(194a)를 예로 들어 설명하였으나, 서브 컬럼 스페이스(194b)에 대해서도 이와 실질적으로 동일한 구조가 적용될 수 있다.
- [0079] 몇몇 실시예에서, 오픈부(192a-1, 192a-2)는 도 3에 도시된 바와 같이 제1 오픈부(192a-1)와 제2 오픈부(192a-2)를 포함할 수 있다. 제1 오픈부(192a-1)는 메인 컬럼 스페이스(194a)의 일측(도면상 좌측)으로 이격되어 배치되고, 제2 오픈부(192a-2)는 메인 컬럼 스페이스(194a)의 타측(위 일측과는 반대측으로 도면상 우측)으로 이격되어 배치될 수 있다. 1 오픈부(192a-1)와 제2 오픈부(192a-2)는 메인 컬럼 스페이스(194a)를 기준으로 도면상 좌우 대칭하게 배치될 수 있다. 다른 관점에서, 서브 컬럼 스페이스(194b)의 일측(도면상 좌측)으로 이격되어 제2 오픈부(192a-2)가 배치되고, 도시하지는 않았으나 타 오픈부가 서브 컬럼 스페이스(194b)의 타측(위 일측과는 반대측으로 도면상 우측)으로 이격되어 배치될 수 있다. 제2 오픈부(192a-2)와 위 타 오픈부는 서브 컬럼 스페이스(194b)를 기준으로 도면상 좌우 대칭하게 배치될 수 있다. 다만, 이는 예시적인 것으로, 오픈부(192a-1, 192a-2)의 배치가 이에 국한되는 것은 아니다.
- [0080] 몇몇 실시예에서, 오픈부(192a-1, 192a-2)는 개방형 구조로 구현될 수 있다. 예를 들어, 도 2 및 도 3의 실시예와 같이, 제1 오픈부(192a-1)와 제2 오픈부(192a-2)는 도면상 좌우 방향 내벽이 차광 패턴(192)으로 이루어지고, 도면상 상하 방향으로 개방된 구조로 구현될 수 있다. 이 경우, 차광 패턴(192) 중 컬럼 스페이스(194a, 194b)가 상부에 형성된 부분(제1 차광 패턴)은 오픈부(192a-1, 192a-2)에 의해 차광 패턴(192)의 다른 부분(제2 차광 패턴)과 분리된/끊어진 형상으로 구현될 수 있다. 달리 말해, 도 3에 도시된 바와 같이 차광 패턴(192) 중 메인 컬럼 스페이스(194a)가 상부에 형성된 부분(제1 차광 패턴)은 오픈부(192a-1, 192a-2)에 의해 섬(Island) 형상으로 구현될 수 있다. 차광 패턴(192) 중 서브 컬럼 스페이스(194b)가 상부에 형성된 부분은 제2 오픈부(192a-2) 및 위 타 오픈부(미도시)에 의해 섬(Island) 형상으로 구현될 수 있다. 다만, 이는 예시적인 것으로, 오픈부(192a-1, 192a-2)가 개방형 구조로 구현되더라도 도면상 상하 방향으로 모두 개방된 구조가 아닌 어느 한 방향으로만 개방된 구조로 구현될 수도 있다.
- [0081] 몇몇 실시예에서, 차광 패턴(192)의 폭(W2)은 약 26um이고, 컬럼 스페이스(194a, 194b)의 직경은 약 10um이고, 텃담부(196a, 196b)의 도면상 좌우 방향 폭(L1)은 약 45um로 구현될 수 있다. 이때, 차광 패턴(192)에 형성된 오픈부(192a-1, 192a-2)의 폭(WD)은 약 3.5um 내지 4.5um로 구현될 수 있다. 다만, 이러한 치수는 예시적인 것으로, 본 발명이 이에 제한되지 않음은 물론이다.
- [0082] 도 1 내지 도3의 실시예에서 컬럼 스페이스(194a, 194b)와 오픈부(192a-1, 192a-2)간 이격 거리는 화소 피치의 약 절반 수준으로 구현된 경우를 예시하였으나, 이에 제한되는 것은 아니며, 컬럼 스페이스(194a, 194b)와 오픈부(192a-1, 192a-2)간 이격 거리는 대략 화소의 피치 수준 예컨대, 약 27um~29um으로 구현될 수도 있다.
- [0083] 몇몇 실시예에서, 오픈부(192a-1, 192a-2)의 평면 시점 형상은 사각 형상으로 구현될 수 있다. 구체적으로, 오픈부(192a-1, 192a-2)는 게이트 전극(104)의 돌출 방향 또는 데이터선(132)의 연장 방향 즉, 도면상 상하 방향으로 연장된 형상의 직사각 형상으로 구현될 수 있다. 달리 말해, 차광 패턴(192) 연장 방향에 수직한 방향으로 연장된 형상의 직사각 형상으로 구현될 수 있다. 다만, 이는 예시적인 것으로, 오픈부(192a-1, 192a-2)의 형상이 이에 국한되는 것은 아니다.
- [0084] 한편, 차광 패턴(192)에 형성된 오픈부(192a-1, 192a-2)를 통하여 빛샘이 발생하는 것을 방지하기 위해, 본 발명의 일 실시예에 따른 액정 표시 장치(10)는 오픈부(192a-1, 192a-2)의 하부에 오픈부(192a-1, 192a-2)의 적어도 일부와 중첩하도록 배치된 메탈층을 포함하여 구현될 수 있다. 예를 들어, 오픈부(192a-1, 192a-2)는 게이트 배선(102, 104)과 중첩되는 구조로 구현될 수 있다. 구체적으로, 도 3에 도시된 바와 같이, 제1 오픈부(192a-1)는 제1 화소에 배치된 게이트 배선(102, 104) 중 게이트 전극(104)이 형성된 부분과 적어도 일부가 중첩되는 구조로 구현되고, 제2 오픈부(192a-2)는 제2 화소에 배치된 게이트 배선(102, 104) 중 게이트 전극(104)이 형성된 부분과 적어도 일부가 중첩되는 구조로 구현될 수 있다. 도 3의 실시예에서와 같이 오픈부(192a-1, 192a-2)는 게이트 전극(104)과 중첩되지 않는 부분을 포함하여 구현될 수 있으나, 이는 예시적인 것으로, 이에 제한되는 것은 아니다. 또한, 오픈부(192a-1, 192a-2)에 중첩되는 하부 메탈이 게이트 배선(102, 104)에 국한되는 것은 아니며, 오픈부(192a-1, 192a-2)는 데이터 배선(132, 134, 136)과 중첩되는 구조로 구현되거나, 이와는

별개의 메탈층과 중첩되는 구조로 구현될 수도 있다.

- [0085] 몇몇 실시예에서, 차광 패턴(192)은 도 1 내지 도 3의 실시예에서와 같이 오픈부(192a-1, 192a-2)에 의해 분리된/끊어진 형상을 포함하여 구현될 수 있으나, 이에 국한되는 것은 아니며, 위 오픈부(192a-1, 192a-2)에 대응되는 위치에 배치된, 차광 패턴(192) 중 메인 컬럼스페이스(194a)가 상부에 형성된 부분(제1 차광 패턴) 및 차광 패턴(192) 중 상기 메인 컬럼스페이스(194a)가 형성되지 않은 부분(제2 차광 패턴) 보다 높이가 낮은 제3 차광 패턴을 통해 차광 패턴(192)은 연속적으로 이어진 형상으로 구현될 수도 있다.
- [0086] 도 4는 본 발명의 다른 실시예에 따른 액정 표시 장치의 도 1의 II-II'선에 대응되는 선을 따라 절단한 단면도이다. 도 5는 본 발명의 다른 실시예에 따른 액정 표시 장치의 차광 패턴과 게이트 배선간의 배치 관계를 설명하기 위한 평면도이다.
- [0087] 도 4 내지 도 5를 참조하면, 본 발명의 다른 실시예에 따른 액정 표시 장치(20)는 도 1 내지 도 3을 통해 상술한 액정 표시 장치(10)와 비교하여 제3 차광 패턴(198a, 198b) 구성이 상이하하며, 이외의 구성은 동일하거나 유사하다. 이하에서는 중복된 부분을 제외한 차이점 위주로 설명한다.
- [0088] 본 실시예에서 제3 차광 패턴(198a, 198b)은 게이트 배선(102, 104)의 연장 방향과 동일한 방향으로 연장된 형상인 제1 차광 패턴 및 제2 차광 패턴의 사이에 배치된다. 여기서, 제1 차광 패턴은 차광 패턴(192) 중 메인 컬럼스페이스(194a)가 상부에 형성된 부분을 지칭하고, 제2 차광 패턴은 차광 패턴(192) 중 상기 메인 컬럼스페이스(194a)가 형성되지 않은 부분을 지칭한다. 제3 차광 패턴(198a, 198b)의 높이는 제1 차광 패턴 및 제2 차광 패턴의 높이 보다 낮다. 즉, 제1 차광 패턴 및 제2 차광 패턴 사이에는 제3 차광 패턴(198a, 198b)으로 인해 단차가 형성될 수 있다.
- [0089] 제3 차광 패턴(198a, 198b)은 제1 차광 패턴 및 제2 차광 패턴과 동일 물질로 이루어질 수 있다. 제3 차광 패턴(198a, 198b)은 제1 차광 패턴 및 제2 차광 패턴과 일체형일 수 있다. 즉, 제3 차광 패턴(198a, 198b)은 제1 차광 패턴 및 제2 차광 패턴과 연결된 부분을 포함할 수 있다.
- [0090] 몇몇 실시예에서, 제3 차광 패턴(198a, 198b)은 도 5에 도시된 바와 같이 제3-1 차광 패턴(198a) 및 제3-2 차광 패턴(198b)을 포함할 수 있다. 제3-1 차광 패턴(198a)은 메인 컬럼 스페이스(194a)로부터 일측(도면상 좌측)으로 이격되어 배치되고, 제3-2 차광 패턴(198b)은 메인 컬럼 스페이스(194a)로부터 타측(위 일측과는 반대측으로 도면상 우측)으로 이격되어 배치될 수 있다. 제3-1 차광 패턴(198a)과 제3-2 차광 패턴(198b)은 메인 컬럼 스페이스(194a)를 기준으로 도면상 좌우 대칭하게 배치될 수 있다. 다른 관점에서, 서브 컬럼 스페이스(194b)로부터 일측으로 이격되어 제3-2 차광 패턴(198b)이 배치되고, 도시하지는 않았으나 타 차광 패턴이 서브 컬럼 스페이스(194a)로부터 타측으로 이격되어 배치될 수 있다. 제3-2 차광 패턴(198b)과 위 타 차광 패턴은 서브 컬럼 스페이스(194b)를 기준으로 도면상 좌우 대칭하게 배치될 수 있다. 다만, 이는 예시적인 것으로, 제3 차광 패턴(198a, 198b)의 배치가 이에 국한되는 것은 아니다.
- [0091] 제3-1 차광 패턴(198a) 및 제3-2 차광 패턴(198b)은 도 4에 도시된 바와 같이 차광 패턴(192) 보다 높이가 낮다. 즉, 차광 패턴(192)은 제3-1 차광 패턴(198a) 및 제3-2 차광 패턴(198b)에 의한 단차를 포함할 수 있다. 제3-1 차광 패턴(198a) 및 제3-2 차광 패턴(198b)의 도면상 좌우 측으로는 제1 차광 패턴 또는 제2 차광 패턴이 배치되고, 도면상 상하 방향으로는 차광 패턴(192)이 배치되지 않은 구조로 구현될 수 있다.
- [0092] 도 4 및 도 5의 실시예에서, 제3-1 차광 패턴(198a) 및 제3-2 차광 패턴(198b)의 평면 시점 형상이 사각 형상인 경우를 예시하였으나, 이는 예시적인 것으로 본 발명의 제3 차광 패턴(198a, 198b) 형상이 이에 제한되는 것은 아니다.
- [0093] 본 발명의 다른 실시예에 따른 액정 표시 장치(20)는 제3 차광 패턴(198a, 198b)의 하부에 제3 차광 패턴(198a, 198b)과 중첩하도록 배치된 메탈층을 포함하여 구현될 수 있다. 예를 들어, 제3 차광 패턴(198a, 198b)은 게이트 배선(102, 104)과 중첩되는 구조로 구현될 수 있다. 구체적으로, 도 5에 도시된 바와 같이, 제3-1 차광 패턴(198a)은 제1 화소에 배치된 게이트 배선(102, 104) 중 게이트 전극(104)이 형성된 부분과 적어도 일부가 중첩되는 구조로 구현되고, 제3-2 차광 패턴(198b)은 제2 화소에 배치된 게이트 배선(102, 104) 중 게이트 전극(104)이 형성된 부분과 적어도 일부가 중첩되는 구조로 구현될 수 있다. 도 5의 실시예에서와 같이 제3 차광 패턴(198a, 198b)은 게이트 전극(104)과 중첩되지 않는 부분을 포함하여 구현될 수 있으나, 이는 예시적인 것으로, 이에 제한되는 것은 아니다. 또한, 제3 차광 패턴(198a, 198b)에 중첩되는 하부 메탈이 게이트 배선(102, 104)에 국한되는 것은 아니며, 제3 차광 패턴(198a, 198b)은 데이터 배선(132, 134, 136)과 중첩되는 구조로 구현되거나, 이와는 별개의 메탈층과 중첩되는 구조로 구현될 수도 있다.

- [0094] 본 실시예에서는 제3 차광 패턴(198a, 198b)에 의한 단차로 인해 위 베이크 공정의 수행 이후 컬럼 스페이서(194a, 194b)가 차광 패턴(192) 측으로 흘러 내리는 것이 방지/억제될 수 있고, 이를 통해 원하는 높이의 컬럼 스페이서(194a, 194b)를 형성할 수 있다.
- [0095] 몇몇 실시예에서 차광 패턴(192)은 도 1 내지 도 3의 실시예에서와 같이 개방형 오픈부(192a-1, 192a-2)를 포함하여 구현될 수 있으나, 이에 국한되는 것은 아니며, 차광 패턴은 폐쇄형 오픈부를 포함하여 구현될 수도 있다.
- [0096] 도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치의 차광 패턴과 게이트 배선간의 배치 관계를 설명하기 위한 평면도이다.
- [0097] 도 6을 참조하면, 본 발명의 또 다른 실시예에 따른 액정 표시 장치(30)는 도 1 내지 도 3을 통해 상술한 액정 표시 장치(10)와 비교하여 오픈부(192a-3, 192a-4) 구성이 상이하며, 이외의 구성은 동일하거나 유사하다. 이하에서는 중복된 부분을 제외한 차이점 위주로 설명한다.
- [0098] 본 발명의 또 다른 실시예에 따른 액정 표시 장치(30)의 오픈부(192a-3, 192a-4)는 제1 오픈부(192a-3)와 제2 오픈부(192a-4)를 포함한다. 제1 오픈부(192a-3)는 메인 컬럼 스페이서(194a)로부터 일측으로 이격되어 배치되고, 제2 오픈부(192a-4)는 메인 컬럼 스페이서(194a)로부터 타측(위 일측과는 반대측)으로 이격되어 배치될 수 있다. 제1 오픈부(192a-3)와 제2 오픈부(192a-4)는 메인 컬럼 스페이서(194a)를 기준으로 도면상 좌우 대칭하게 배치될 수 있다. 다른 관점에서, 서브 컬럼 스페이서(194b)로부터 일측으로 이격되어 제2 오픈부(192a-4)가 배치되고, 도시하지는 않았으나 타 오픈부가 서브 컬럼 스페이서(194a)로부터 타측으로 이격되어 배치될 수 있다. 제2 오픈부(192a-4)와 타 오픈부는 서브 컬럼 스페이서(194b)를 기준으로 도면상 좌우 대칭하게 배치될 수 있다. 다만, 이는 예시적인 것으로, 오픈부(192a-3, 192a-4)의 배치가 이에 국한되는 것은 아니다.
- [0099] 제1 오픈부(192a-3)와 제2 오픈부(192a-4)의 내벽에는 차광 패턴(192)이 배치될 수 있다. 즉, 제1 오픈부(192a-3)와 제2 오픈부(192a-4)는 차광 패턴(192)에 둘러 싸인 폐쇄형 구조로 구현될 수 있다.
- [0100] 몇몇 실시예에서, 제1 오픈부(192a-3)와 제2 오픈부(192a-4)는 평면 시점 형상이 도 6에 도시된 바와 같이 사각형상일 수 있으나, 이는 예시적인 것으로 이에 제한되는 것은 아니다. 제1 오픈부(192a-3)와 제2 오픈부(192a-4)는 평면 시점 형상이 사각형상으로 구현된 경우, 제1 오픈부(192a-3)와 제2 오픈부(192a-4)는 도면상 좌우상하 방향 내벽이 차광 패턴(192)으로 이루어진 폐쇄형 오픈 구조일 수 있다. 즉, 차광 패턴(192)은 제1 오픈부(192a-3)와 제2 오픈부(192a-4)를 포함하더라도 끊어진 형상이 아닌 연속된 형상으로 구현될 수 있다.
- [0101] 한편, 차광 패턴(192)에 형성된 오픈부(192a-3, 192a-4)를 통하여 빛샘이 발생하는 것을 방지하기 위해, 본 발명의 일 실시예에 따른 액정 표시 장치(10)는 오픈부(192a-3, 192a-4)와 하부 메탈간 중첩되는 구조로 구현될 수 있다. 예를 들어, 오픈부(192a-3, 192a-4)는 게이트 배선(102, 104)과 중첩되는 구조로 구현될 수 있다. 구체적으로, 제1 오픈부(192a-3)는 도 6에 도시된 바와 같이 제1 화소에 배치된 게이트 배선(102, 104) 중 게이트 전극(104)이 형성된 부분과 중첩되는 구조로 구현되고, 제2 오픈부(192a-4)는 제2 화소에 배치된 게이트 배선(102, 104) 중 게이트 전극(104)이 형성된 부분과 중첩되는 구조로 구현될 수 있다. 이때, 오픈부(192a-3, 192a-4)는 게이트 배선(102, 104)과 완전 중첩할 수 있다. 달리 말해, 오픈부(192a-3, 192a-4)는 게이트 배선(102, 104) 중 게이트 전극(104)이 형성된 부분의 내측 영역에 배치될 수 있다. 본 실시예에서 오픈부(192a-3, 192a-4)에 중첩되는 하부 메탈로 게이트 배선(102, 104)을 예로 들었으나, 이에 국한되는 것은 아니며, 오픈부(192a-3, 192a-4)는 데이터 배선(132, 134, 136)과 중첩되는 구조로 구현되거나, 이와는 별개의 메탈층과 중첩되는 구조로 구현될 수도 있다.
- [0102] 본 실시예에서는 차광 패턴(192)에 형성된 폐쇄형 오픈부(192a-3, 192a-4)에 의한 단차로 인해 위 베이크 공정의 수행 이후 컬럼 스페이서(194a, 194b)가 차광 패턴(192) 측으로 흘러 내리는 것이 방지/억제될 수 있고, 이를 통해 원하는 높이의 컬럼 스페이서(194a, 194b)를 형성할 수 있다.
- [0103] 몇몇 실시예에서, 차광 패턴(192)은 도 6의 실시예에서와 같이 폐쇄형 오픈부(192a-3, 192a-4)를 포함하여 구현될 수 있으나, 이는 예시적인 것으로, 위 폐쇄형 오픈부(192a-3, 192a-4)를 대신하여 인접한 주변에 비해 단차가 낮은 제3 차광 패턴을 포함하여 구현될 수도 있다.
- [0104] 도 7은 본 발명의 다른 실시예에 따른 액정 표시 장치의 차광 패턴과 게이트 배선간의 배치 관계를 설명하기 위한 평면도이다.
- [0105] 도 7을 참조하면, 본 발명의 또 다른 실시예에 따른 액정 표시 장치(40)는 도 6을 통해 상술한 액정 표시 장치(30)와 비교하여 제3 차광 패턴(198a-1, 198b-1) 구성이 상이하며, 이외의 구성은 동일하거나 유사하다. 이하에

서는 중복된 부분을 제외한 차이점 위주로 설명한다.

- [0106] 제3 차광 패턴(198a-1, 198b-1)은 차광 패턴(192)의 내측에 형성될 수 있다. 제3 차광 패턴(198a-1, 198b-1)은 인접한 주변에 비해 단차가 낮을 수 있다. 즉, 제3 차광 패턴(198a-1, 198b-1)은 상대적으로 높이가 높은 주변부에 의해 둘러싸인 구조로 구현될 수 있다.
- [0107] 제3 차광 패턴(198a-1, 198b-1)은 게이트 배선(102, 104)의 연장 방향과 동일한 방향으로 연장된 형상인 제1 차광 패턴 및 제2 차광 패턴의 사이에 배치된다. 여기서, 제1 차광 패턴은 차광 패턴(192) 중 메인 컬럼스페이서(194a)가 상부에 형성된 부분을 지칭하고, 제2 차광 패턴은 차광 패턴(192) 중 상기 메인 컬럼스페이서(194a)가 형성되지 않은 부분을 지칭한다.
- [0108] 도 7을 참조하면, 몇몇 실시예에서, 제1 차광 패턴과 제2 차광 패턴은 도면상 제3 차광 패턴(198a-1, 198b-1)의 상부 및 하부에 배치된 차광 패턴 부분에 의해 서로 연결된 형상으로 구현될 수 있다. 다만, 이는 예시적인 것으로, 제1 차광 패턴과 제2 차광 패턴의 연결 형상이 이에 국한되는 것은 아니다.
- [0109] 제3 차광 패턴(198a-1, 198b-1)은 제1 차광 패턴 및 제2 차광 패턴과 동일 물질로 이루어질 수 있다. 제3 차광 패턴(198a-1, 198b-1)은 제1 차광 패턴 및 제2 차광 패턴과 일체형일 수 있다. 몇몇 실시예에서, 제3 차광 패턴(198a-1, 198b-1)은 제3-1 차광 패턴(198a-1) 및 제3-2 차광 패턴(198b-1)을 포함한다. 제3-1 차광 패턴(198a-1)은 메인 컬럼 스페이스(194a)로부터 일측으로 이격되어 배치되고, 제3-2 차광 패턴(198b-1)은 메인 컬럼 스페이스(194a)로부터 타측(위 일측과는 반대측)으로 이격되어 배치될 수 있다. 제3-1 차광 패턴(198a-1)과 제3-2 차광 패턴(198b-1)은 메인 컬럼 스페이스(194a)를 기준으로 도면상 좌우 대칭하게 배치될 수 있다. 다른 관점에서, 서브 컬럼 스페이스(194b)로부터 일측으로 이격되어 제3-2 차광 패턴(198b-1)이 배치되고, 도시하지는 않았으나 타 차광 패턴이 서브 컬럼 스페이스(194a)로부터 타측으로 이격되어 배치될 수 있다. 제3-2 차광 패턴(198b-1)과 위 타 차광 패턴은 서브 컬럼 스페이스(194b)를 기준으로 도면상 좌우 대칭하게 배치될 수 있다. 다만, 이는 예시적인 것으로, 제3 차광 패턴(198a-1, 198b-1)의 배치가 이에 국한되는 것은 아니다.
- [0110] 몇몇 실시예에서, 제3-1 차광 패턴(198a-1)과 제3-2 차광 패턴(198b-1)은 평면 시점 형상이 도 7에 도시된 바와 같이 사각 형상일 수 있으나, 이는 예시적인 것으로 이에 제한되는 것은 아니다. 본 발명의 또 다른 실시예에 따른 액정 표시 장치(40)는 제3 차광 패턴(198a-1, 198b-1)의 하부에 제3 차광 패턴(198a-1, 198b-1)과 중첩하도록 배치된 메탈층을 포함하여 구현될 수 있다. 예를 들어, 제3 차광 패턴(198a-1, 198b-1)은 게이트 배선(102, 104)과 중첩되는 구조로 구현될 수 있다. 다만, 이는 예시적인 것으로, 제3 차광 패턴(198a-1, 198b-1)은 데이터 배선(132, 134, 136)과 중첩되는 구조로 구현되거나, 이와는 별개의 메탈층과 중첩되는 구조로 구현될 수도 있다.
- [0111] 본 실시예에서는 제3 차광 패턴(198a-1, 198b-1)에 의한 단차로 인해 위 베이크 공정의 수행 이후 컬럼 스페이스(194a, 194b)가 차광 패턴(192) 측으로 흘러 내리는 것이 방지/억제될 수 있고, 이를 통해 원하는 높이의 컬럼 스페이스(194a, 194b)를 형성할 수 있다.
- [0112] 몇몇 실시예에서 차광 패턴(192)의 도면상 상하 방향 폭(W2)은 도 1 내지 도 3의 실시예에서와 같이 게이트 전극(104)이 형성된 부분의 게이트 배선의 폭(W3) 보다 클 수 있다. 다만, 이는 예시적인 것으로, 차광 패턴(192)의 폭은 게이트 전극(104)이 형성된 부분의 게이트 배선의 폭과 실질적으로 동일하게 구현될 수도 있다.
- [0113] 도 8은 본 발명의 다른 실시예에 따른 액정 표시 장치의 차광 패턴과 게이트 배선간의 배치 관계를 설명하기 위한 평면도이다.
- [0114] 도 8을 참조하면, 본 발명의 또 다른 실시예에 따른 액정 표시 장치(50)는 도 1 내지 도 3을 통해 상술한 액정 표시 장치(10)와 비교하여 차광 패턴(192)의 폭이 상이하며, 이외의 구성은 동일하거나 유사하다. 이하에서는 중복된 부분을 제외한 차이점 위주로 설명한다.
- [0115] 몇몇 실시예에서, 차광 패턴(192)의 도면상 상하 방향 폭(W4)은 게이트 전극(104)이 형성된 부분의 게이트 배선의 폭(W4)과 실질적으로 동일할 수 있다. 이에 따라, 도 8에 도시된 바와 같이 차광 패턴(192)에 형성된 오픈부(192a-1, 192a-2)는 게이트 배선(102, 104) 중 게이트 전극(104)이 형성된 부분과 완전 중첩될 수 있다. 다만, 이는 예시적인 것으로, 본 발명이 이러한 구조에 제한되는 것은 아니다.
- [0116] 몇몇 실시예에서 차광 패턴(192)의 도면상 상하 방향 폭(W2)은 도 1 내지 도 3의 실시예에서와 같이 게이트 전극(104)이 형성된 부분의 게이트 배선의 폭(W3) 보다 클 수 있다. 다만, 이는 예시적인 것으로, 차광 패턴(192)의 폭은 게이트 전극(104)이 형성된 부분의 게이트 배선의 폭 보다 작을 수도 있다.

- [0117] 도 9는 본 발명의 다른 실시예에 따른 액정 표시 장치의 차광 패턴과 게이트 배선간의 배치 관계를 설명하기 위한 평면도이다.
- [0118] 도 9를 참조하면, 본 발명의 또 다른 실시예에 따른 액정 표시 장치(60)는 도 1 내지 3을 통해 상술한 액정 표시 장치(10)와 비교하여 차광 패턴(192)의 폭이 상이하며, 이외의 구성은 동일하거나 유사하다. 이하에서는 중복된 부분을 제외한 차이점 위주로 설명한다.
- [0119] 몇몇 실시예에서, 차광 패턴(192)의 도면상 상하 방향 폭(W5)은 게이트 전극(104)이 형성된 부분의 게이트 배선의 폭(W6) 보다 작을 수 있다. 이에 따라, 도 9에 도시된 바와 같이 차광 패턴(192)에 형성된 오픈부(192a-1, 192a-2)는 게이트 전극(104)이 형성된 게이트 배선 영역의 내측 영역에 배치될 수 있다. 이에 따라, 오픈부(192a-1, 192a-2)는 게이트 배선 중 게이트 전극(104)이 형성된 부분과 완전 중첩할 수 있다.
- [0120] 다음으로, 상술한 바와 같은 본 발명의 일 실시예에 따른 액정 표시 장치(10)의 제조 방법에 대해 설명한다.
- [0121] 도 10는 내지 도 24는 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
- [0122] 먼저, 도 1, 도 2, 및 도 10을 참조하면, 제1 기판(100) 상에 게이트 배선(102, 104)을 형성한다.
- [0123] 투명한 물질, 예를 들어 유리 및 석영을 포함하는 제1 기판(100) 위에 제1 금속층(미도시)을 형성한다. 제1 금속층(미도시)은 알루미늄, 구리, 은, 몰리브덴, 크롬, 티타늄, 탄탈륨 또는 이들의 합금 등으로 형성될 수 있으며, 물리적 성질이 다른 두 개 이상의 층으로 형성될 수 있다. 제1 금속층(미도시)은 일레로, 스퍼터링 공정에 의해 증착된다. 이어서, 노광 마스크를 이용한 사진 식각 공정으로 제1 금속층(미도시)을 패터닝하여 게이트선(102) 및 게이트 전극(104)을 포함하는 게이트 배선(102, 104)을 형성한다. 게이트 전극(104)은 게이트선(102)으로부터 분기된 돌기형태일 수 있다.
- [0124] 다음으로, 도 11을 참조하면, 게이트 배선(102, 104) 상에 게이트 절연막(112)을 형성한다. 게이트 절연막(112)은 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition: PECVD) 방법을 통해 형성될 수 있으며, 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2) 등을 포함할 수 있다.
- [0125] 다음으로, 도 12를 참조하면, 반도체층(122) 및 저항성 접촉층(124)을 게이트 절연막(112) 상에 형성한다. 반도체층(122)은 수소화 비정질 실리콘(hydrogenated amorphous silicon) 또는 다결정 실리콘을 이용하여 형성할 수 있다. 반도체층(122) 및 저항성 접촉층(124)은 사진 식각 공정을 통해 형성할 수 있다.
- [0126] 다음으로, 도 1 및 도 13을 참조하면, 게이트선(102)과 교차하여 단위 화소를 정의하는 데이터선(132)과 소스 전극(134) 및 드레인 전극(136)을 포함하는 데이터 배선(132, 134, 136)을 사진 식각 공정을 통해 게이트 절연막(112), 반도체층(122) 및 저항성 접촉층(124) 상에 형성한다. 데이터 배선(132, 134, 136)은 게이트 배선(102, 104)과 마찬가지로 알루미늄, 구리, 은, 몰리브덴, 크롬, 티타늄, 탄탈륨 또는 이들의 합금 등으로 형성될 수 있으며, 물리적 성질이 다른 두 개 이상의 층으로 형성될 수 있다.
- [0127] 본 실시예에서 반도체층(122) 및 저항성 접촉층(124)과 데이터 배선(132, 134, 136)을 별개의 사진 식각 공정을 통해 형성하는 것으로 예시하였으나, 이에 제한되는 것은 아니며, 반도체층(122), 저항성 접촉층(124), 및 데이터 배선(132, 134, 136)은 하나의 마스크를 이용한 사진 식각 공정을 통해 형성할 수 있다. 이 경우, 데이터선(132)의 하부에 반도체층(122) 및 저항성 접촉층(124)의 잔존물이 남을 수 있다. 달리 말해, 반도체층(122) 및 저항성 접촉층(124)은 선형으로 구현될 수 있다. 반도체층(122)은 게이트 전극(104), 소스 전극(134), 및 드레인 전극(136)과 함께 박막 트랜지스터를 구성하며, 채널을 형성할 수 있다.
- [0128] 다음으로, 도 14를 참조하면, 박막 트랜지스터가 형성된 제1 기판(102) 상에 제1 보호막(142-1)을 형성한다. 제1 보호막(142-1)은 예를 들어, 질화 실리콘 또는 산화 실리콘 등의 무기물 등으로 형성될 수 있으며, 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition: PECVD)으로 a-Si:C:O, a-Si:O:F 등의 물질 등을 포함하여 형성될 수 있다.
- [0129] 다음으로, 도 15를 참조하면, 제1 보호막(142-1) 상에 컬러 필터(152)를 형성한다. 컬러 필터(152)는 화소 영역에 배치될 수 있으며, R(red) 필터, G(green) 필터, 및 B(blue) 필터를 포함할 수 있다. 컬러 필터(152)는 안료를 포함하는 감광성 유기물로 형성될 수 있다.
- [0130] 컬러 필터(152)는 사진 식각 공정이나 잉크젯 프린팅 방법 등에 의해 형성할 수 있으며, 이 외에도 다양한 방법이 적용될 수도 있다.
- [0131] 다음으로, 도 16을 참조하면, 제1 보호막(142-1) 및 컬러 필터(152) 상에 제1 유기막(154-1)을 형성한다. 제1 유



기막(154-1)은 평탄화 특성이 우수하며, 감광성(photosensitivity)을 가지는 물질로 형성할 수 있다. 제1 유기막(154-1)은 스핀 코팅(spin coating) 방법 또는 슬릿 코팅(slit coating) 방법으로 형성하거나 스핀 코팅과 슬릿 코팅 방법을 동시에 사용하여 형성할 수도 있다.

- [0132] 다음으로, 도 17을 참조하면, 제1 보호막(142-1) 및 제1 유기막(154-1)에 드레인 전극(136)의 적어도 일부를 노출시키는 컨택홀(136a)을 형성한다. 구체적으로, 제1 유기막(154-1)에 컨택홀(136a)을 형성하여 유기층(154)을 형성하며, 이어서 제1 보호막(142-1)에 컨택홀(136a)을 형성하여 제1 보호층(142)을 형성할 수 있다.
- [0133] 다음으로, 도 18을 참조하면, 유기층(154) 및 제1 보호막(142-1) 상에 공통 전극(162)을 형성한다. 공통 전극(162)은 컨택홀(136a)이 형성된 영역을 노출시키는 개구부를 포함할 수 있다. 공통 전극(162)은 위 개구부를 제외한 게이트선(102)과 데이터선(132)으로 둘러 싸인 화소 영역 전체에 걸쳐 일체형으로 형성될 수 있다. 공통 전극(162)은 다결정, 단결정 또는 비정질의 ITO(indium tin oxide), 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 형성할 수 있으나, 이에 제한되는 것은 아니다.
- [0134] 다음으로, 도 19를 참조하면, 공통 전극(162) 및 유기층(154) 상에 제2 보호층(172)을 형성한다. 제2 보호층(172)은 컨택홀(136a)이 형성된 영역을 노출시키는 개구부를 포함할 수 있다. 제2 보호층(172)은 무기 절연물질 예를 들어 질화 실리콘 또는 산화 실리콘 등을 공통 전극(162) 및 유기층(154) 상에 증착하는 과정 및 이를 패터닝하여 컨택홀(136a)이 형성된 영역을 노출하는 과정을 포함하여 형성할 수 있다.
- [0135] 다음으로, 도 20을 참조하면, 제2 보호층(172) 및 유기층(154) 상에 화소 전극(182)을 형성한다. 구체적으로, 화소 전극(182)은 제2 보호층(172)에 형성된 개구부와 유기층(154) 및 제1 보호층(142)에 형성된 컨택홀(136a)을 통해 노출된 드레인 전극(136)의 적어도 일부와 접촉할 수 있도록 형성할 수 있다. 이와 같은 접촉을 통해, 화소 전극(182)은 드레인 전극(136)과 전기적으로 연결/접속될 수 있다.
- [0136] 다음으로, 도 21을 참조하면, 화소 전극(182) 및 제2 보호층(172) 상에 차광막(191)을 형성한다. 차광막(191)은 블랙 염료나 안료를 포함하는 블랙 유기 고분자 물질이나, 크롬, 크롬 산화물 등의 금속(금속 산화물) 등을 포함할 수 있다. 본 실시예에서는 차광막(191)이 네거티브 포토레지스트인 경우를 예시하여 설명하나 이에 제한되는 것은 아니며, 차광막(191)은 포지티브 포토레지스트로 구현될 수도 있다.
- [0137] 다음으로, 도 22 및 도 23을 참조하면, 노광 마스크(400)를 이용하여 차광막(191)을 노광하고, 현상한다. 도 22는 노광 마스크(400)를 이용하여 차광막(191)을 노광하는 과정을 나타내고, 도 23은 차광막(191)의 노광 후 현상을 통해 차광막 패턴(191-1)을 형성한 상태를 나타낸다.
- [0138] 노광 마스크(400)는 제1 하프톤(402), 제2 하프톤(406), 투과부(404), 및 차단부(408)를 포함할 수 있다. 투과부(404), 제2 하프톤(406), 제1 하프톤(402), 차단부(408) 순으로 조사 광(L)의 투과율이 높을 수 있다. 예를 들어 도 22에 도시된 바와 같이, 제1 하프톤(402)과 제2 하프톤(406)을 통해서는 조사 광(L)의 일부가 투과될 수 있으며, 제1 하프톤(402)의 광(L) 투과 정도는 제2 하프톤(406)의 광(L) 투과 정도보다 작을 수 있다. 투과부(404)를 통해서는 조사 광(L)의 전부가 투과될 수 있으나, 이에 제한되는 것은 아니다. 차단부(408)를 통해서는 조사 광(L)의 전부가 차단될 수 있다.
- [0139] 다음으로, 도 23 및 도 24를 참조하면, 차광막 패턴(191-1)을 경화시키기 위한 공정으로 베이킹(bake) 공정을 수행하여, 차광 패턴(192) 및 컬럼 스페이스(194a, 194b)를 형성한다. 도 24는 위 베이킹(bake) 공정을 통해 차광 패턴(192) 및 컬럼 스페이스(194a, 194b)가 형성된 상태를 나타낸다.
- [0140] 위 노광 마스크(400)에서 투과부(404)에 대응되는 차광막(191) 부분은 메인 컬럼 스페이스(194a)가 형성될 수 있다. 제1 하프톤(402)에 대응되는 차광막(191) 부분은 차광 패턴(192)이 형성될 수 있다. 제2 하프톤(406)에 대응되는 차광막(191) 부분은 서브 컬럼 스페이스(196b)가 형성될 수 있다. 차단부(408)에 대응되는 차광막(191) 부분은 제거되는 부분으로 이를 통해 차광 패턴(192)의 오픈부(192a-1, 192a-2)가 형성될 수 있다.
- [0141] 몇몇 실시예에서, 도 23 및 도 24를 통해 확인할 수 있듯 위 베이킹 공정의 수행 이후 차광막 패턴(191-1)의 사이즈가 다소 축소되어 컬럼 스페이스(194a, 194b)가 형성될 수 있으나, 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법은 오픈부(192a-1, 192a-2)를 컬럼 스페이스(194a, 194b)의 주변에 형성함에 따라 컬럼 스페이스(194a, 194b)가 차광 패턴(192) 측으로 흘러 내리는 것이 억제/완화될 수 있고, 이를 통해 원하는 수준의 컬럼 스페이스 단차 확보가 가능할 수 있다.
- [0142] 다음으로, 도 25를 참조하면, 제1 기관(100) 및 제2 기관(200) 각각에 배향막(미도시)을 형성한다. 다음으로, 제1 기관(100)에 양의 유전율 이방성 또는 음의 유전율 이방성을 가지는 액정 분자(미도시)를 도포하여 액정층

(300)을 형성한다. 다음으로, 액정층(300)이 형성된 제1 기판(100)을 제2 기판(200)과 결합한다.

- [0143] 다음으로, 상술한 바와 같은 본 발명의 다른 실시예에 따른 액정 표시 장치(20)의 제조 방법에 대해 설명한다.
- [0144] 본 발명의 다른 실시예에 따른 액정 표시 장치(20)의 제조 방법은 도 10는 내지 도 25를 통해 상술한 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법과 비교하여 차광막(191)의 패터닝 공정이 상이하고, 이외의 공정 단계는 동일하거나 유사하다. 이하에서는 중복된 부분을 제외한 차이점 위주로 설명한다.
- [0145] 도 26은 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법에서 차광 패턴과 컬럼 스페이서를 형성하는 공정을 설명하기 위한 단면도이다.
- [0146] 도 26을 참조하면, 본 발명의 다른 실시예에 따른 액정 표시 장치의 제조 방법은 화소 전극(182) 및 제2 보호층(172) 상에 차광막(191)을 형성한 후, 노광 마스크(400-1)를 이용한 사진 식각 공정을 통해 차광막(191)을 패터닝 한다. 노광 마스크(400-1)는 제1 하프톤(412), 제2 하프톤(416), 제3 하프톤(418), 및 투과부(414)를 포함할 수 있다.
- [0147] 투과부(414), 제2 하프톤(416), 제1 하프톤(412), 제3 하프톤(418) 순으로 조사 광(L)의 투과율이 높을 수 있다. 예를 들어 도 26에 도시된 바와 같이, 제1 하프톤(412), 제2 하프톤(416), 및 제3 하프톤(418)을 통해서 는 조사 광(L)의 일부가 투과될 수 있으며, 제2 하프톤(416), 제1 하프톤(412), 제3 하프톤(418) 순으로 조사 광(L)의 투과율이 높을 수 있다. 투과부(414)를 통해서 는 조사 광(L)의 전부가 투과될 수 있으나, 이에 제한되는 것은 아니다.
- [0148] 도 26 및 도 4를 참조하면, 위 노광 마스크(400-1)를 이용한 사진 식각 공정을 통해 투과부(414)에 대응되는 차광막(191) 부분은 메인 컬럼 스페이서(194a)가 형성될 수 있다. 제1 하프톤(412)에 대응되는 차광막(191) 부분은 차광 패턴(192a)이 형성될 수 있다. 제2 하프톤(416)에 대응되는 차광막(191) 부분은 서브 컬럼 스페이서(194b)가 형성될 수 있다. 제3 하프톤(418)에 대응되는 차광막(191) 부분은 제3 차광 패턴(198a, 198b)이 형성될 수 있다
- [0149] 이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

**부호의 설명**


- [0150] 100: 제1 기판
- 200: 제2 기판
- 300: 액정층
- 102: 게이트선
- 104: 게이트 전극
- 112: 게이트 절연막
- 122: 반도체층
- 124: 저항성 접촉층
- 132: 데이터선
- 134: 소스 전극
- 136: 드레인 전극
- 142: 제1 보호층
- 152: 컬러 필터
- 154: 유기층

- 162: 공통 전극
- 172: 제2 보호층
- 182: 화소 전극
- 192: 차광 패턴
- 192a-1, 192a-2: 오픈부
- 198a, 198b: 제3 차광 패턴
- 194a, 194b: 컬럼 스페이서
- 196a, 196b: 덧댐부


**도면**

**도면1**


10



도면2




도면3




10

도면4




도면5




20

도면6






도면7




도면8




50

도면9




60


도면10




도면11




도면12



도면13




도면14







도면15




도면16




도면17




도면18




도면19




도면20



도면21




도면22







도면23



도면24



도면25



도면26

