

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4197852号
(P4197852)

(45) 発行日 平成20年12月17日(2008.12.17)

(24) 登録日 平成20年10月10日(2008.10.10)

(51) Int.Cl.	F 1	
G09G 3/36 (2006.01)	G09G 3/36	
G02F 1/133 (2006.01)	G02F 1/133	550
G02F 1/1368 (2006.01)	G02F 1/1368	
G09F 9/30 (2006.01)	G09F 9/30	330Z
G09F 9/35 (2006.01)	G09F 9/30	338

請求項の数 6 (全 14 頁) 最終頁に続く

(21) 出願番号 特願2001-115375 (P2001-115375)
 (22) 出願日 平成13年4月13日(2001.4.13)
 (65) 公開番号 特開2002-311910 (P2002-311910A)
 (43) 公開日 平成14年10月25日(2002.10.25)
 審査請求日 平成20年4月3日(2008.4.3)

(73) 特許権者 000001889
 三洋電機株式会社
 大阪府守口市京阪本通2丁目5番5号
 (74) 代理人 100131071
 弁理士 ▲角▼谷 浩
 (72) 発明者 千田 みちる
 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社内
 (72) 発明者 横山 良一
 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社内
 審査官 中村 直行

最終頁に続く

(54) 【発明の名称】 アクティブマトリクス型表示装置

(57) 【特許請求の範囲】

【請求項1】

基板上の一方に配置された複数のゲート信号線と、
 前記ゲート信号線に交差する方向に配置された複数のドレイン信号線と、
 前記ゲート信号線からの走査信号により選択されると共に前記ドレイン信号線から映像信号が供給される複数の画素電極と、
 前記複数の画素電極に対向する対向電極と、
 前記画素電極に対応して配置され、映像信号に応じたデータを記憶する保持回路とを有し、
 随時入力される映像信号に応じた画素電圧を随時印加して表示する通常動作モードと、
 前記保持回路が記憶したデータに応じて表示するメモリ動作モードとを有するアクティブマトリクス型表示装置において、
 前記複数の画素電極が配置される画素部の周囲に、メモリ動作モード時に所定周期の第1の交流信号と、前記第1の交流信号を反転した第2の交流信号とを画素部に出力する発振部が配置され、
 前記発振部は、複数の薄膜トランジスタよりなる複数段のインバータと、メモリ動作モード時にオンする出力トランジスタとを有し、
 該出力トランジスタのオン抵抗は、前記複数のインバータのうち画素部に最も近いインバータを構成する複数の薄膜トランジスタのオン抵抗よりも高く設定され、
 前記保持回路の保持するデータに応じて前記第1もしくは第2の交流信号を選択して前記

10

20

画素電極に供給することを特徴とするアクティブマトリクス型表示装置。

【請求項 2】

前記発振部は、前記第 1 及び第 2 の交流信号よりも早い周期で出力する発振器と、前記発振器の出力を分周する分周回路とを有することを特徴とする請求項 1 に記載のアクティブマトリクス型表示装置。

【請求項 3】

前記第 1 もしくは第 2 の交流信号の一方が前記対向電極に供給されることを特徴とする請求項 1 に記載のアクティブマトリクス型表示装置。

【請求項 4】

前記発振部は、通常動作モード時に動作を停止することを特徴とする請求項 1 に記載のアクティブマトリクス型表示装置。

【請求項 5】

前記出力トランジスタは、通常動作モード時にオフとなることを特徴とする請求項 1 に記載のアクティブマトリクス型表示装置。

【請求項 6】

前記発振部を構成する回路の少なくとも一部は、通常動作モード時に所定の電位に固定されることを特徴とする請求項 1 に記載のアクティブマトリクス型表示装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、アクティブマトリクス型表示装置に関するものであり、特に画素に対応して複数の保持回路が設けられたアクティブマトリクス型表示装置に関するものである。

【0002】

【従来の技術】

近年、表示装置は携帯可能な表示装置、例えば携帯テレビ、携帯電話等が市場ニーズとして要求されている。かかる要求に応じて表示装置の小型化、軽量化、省消費電力化に対応すべく研究開発が盛んに行われている。各表示画素にスタティック型メモリ (Static Random Access Memory ; S R A M) を備え、静止画像を表示する液晶表示装置が開平 2 0 0 0 - 2 8 2 1 6 8 号に開示されている。

【0003】

図 5 に従来例に係る液晶表示装置 (Liquid Crystal Display ; L C D) の回路構成図を示す。液晶表示パネル 1 0 0 には、絶縁基板 1 0 上に複数の画素電極 1 7 がマトリクス状に配置されている。そして、ゲート信号を供給するゲートドライバ 5 0 に接続された複数のゲート信号線 5 1 が一方向に配置されており、これらのゲート信号線 5 1 と交差する方向に複数のドレイン信号線 6 1 が配置されている。

【0004】

ドレイン信号線 6 1 には、ドレインドライバ 6 0 から出力されるサンプリングパルスのタイミングに応じて、サンプリングトランジスタ S P 1 , S P 2 , . . . , S P n がオンし、データ信号線 6 2 のデータ信号 (アナログ映像信号又はデジタル映像信号) が供給される。

【0005】

ゲートドライバ 5 0 は、あるゲート信号線 5 1 を選択し、これにゲート信号を供給する。選択された行の画素電極 1 7 にはドレイン信号線 6 1 からデータ信号が供給される。

【0006】

以下、各画素の詳細な構成について説明する。ゲート信号線 5 1 とドレイン信号線 6 1 の交差部近傍には、Pチャネル型回路選択 T F T 4 1 及び Nチャネル型回路選択 T F T 4 2 から成る回路選択回路 4 0 が設けられている。回路選択 T F T 4 1 , 4 2 の両ドレインはドレイン信号線 6 1 に接続されると共に、それらの両ゲートは回路選択信号線 8 8 に接続されている。回路選択 T F T 4 1 , 4 2 は、選択信号線 8 8 からの選択信号に応じていずれか一方がオンする。また、後述するように回路選択回路 4 0 と対を成して、回路選択回

10

20

30

40

50

路43が設けられている。回路選択回路40、43は、それぞれのトランジスタが相補的に動作すればよく、Pチャンネル、Nチャンネルは逆でももちろんよい。

【0007】

これにより、後述する通常動作モードであるアナログ映像信号表示（フルカラー動画像対応）とメモリ動作モードであるデジタル映像表示（低消費電力、静止画像対応）とを選択して切換えることが可能となる。また、回路選択回路40に隣接して、Nチャンネル型画素選択TFT71及びNチャンネル型TFT72から成る画素選択回路70が配置されている。画素選択TFT71、72はそれぞれ回路選択回路40の回路選択TFT41、42と縦列に接続されると共に、それらのゲートにはゲート信号線51が接続されている。画素選択TFT71、72はゲート信号線51からのゲート信号に応じて両方が同時にオンするよう構成されている。

10

【0008】

また、アナログ映像信号を保持するための補助容量85が設けられている。補助容量85の一方の電極は画素選択TFT71のソースに接続されている。他方の電極は共通の補助容量線87に接続され、バイアス電圧 V_{sc} が供給されている。また、画素選択TFT71のソースは回路選択TFT44及びコンタクト16を介して画素電極17に接続されている。ゲート信号によって画素選択TFT71のゲートが開くと、ドレイン信号線61から供給されるアナログ映像信号はコンタクト16を介して画素電極17に入力され、画素電圧として液晶を駆動する。画素電圧は画素選択TFT71の選択が解除され、次に再び選択されるまでの1フィールド期間保持されなければならないが、液晶の容量のみでは、画素電圧は時間経過とともに次第に低下してしまい、1フィールド期間十分に保持されない。そうすると、その画素電圧の低下が表示むらとして現れてしまい良好な表示が得られなくなる。そこで画素電圧を1フィールド期間保持するために補助容量85を設けている。補助容量85は所定の面積を有して対向する1組の電極によって構成され、その一方の電極は画素選択TFT71と一体の半導体層、他方の電極は補助容量線87である。補助容量線87は、行方向の複数画素で連結されており、電圧 V_{sc} が印加されている。

20

【0009】

この補助容量85と画素電極17との間には、回路選択回路43のPチャンネル型TFT44が設けられ、回路選択回路40の回路選択TFT41と同時にオンオフするように構成されている。回路選択TFT41がオンし、アナログ信号を随時供給して液晶を駆動する動作モードを通常動作モード、もしくはアナログ動作モードと呼ぶ。

30

【0010】

また、画素選択回路70のTFT72と画素電極17との間には、保持回路110が設けられている。保持回路110は、正帰還された2つのインバータ回路と信号選択回路120から成り、デジタル2値を保持するSRAMを構成している。

【0011】

また、信号選択回路120は、2つのインバータからの信号に応じて信号を選択する回路であって、2つのNチャンネル型TFT121、122で構成されている。TFT121、122のゲートには2つのインバータからの相補的な出力信号がそれぞれ印加されているので、TFT121、122は相補的にオンオフする。

40

【0012】

ここで、TFT121がオンすると直流電圧の対向電極信号 V_{COM} （信号A）が選択され、TFT122がオンするとその対向電極信号 V_{COM} を中心とした交流電圧であって液晶を駆動するための交流駆動信号（信号B）が選択され、回路選択回路43のTFT45、コンタクト16を介して、液晶の画素電極17に供給される。回路選択TFT42がオンし、保持回路110に保持されたデータに基づいて表示をする動作モードをメモリモードもしくはデジタル動作モードと呼ぶ。

【0013】

上述した構成を要約すれば、画素選択素子である画素選択TFT71及びアナログ映像信号を保持する補助容量85から成る回路（アナログ表示回路）と、画素選択素子であるT

50

F T 7 2、2 値のデジタル映像信号を保持する保持回路 1 1 0 から成る回路（デジタル表示回路）とが 1 つの表示画素内に設けられ、更に、これら 2 つの回路を選択するための回路選択回路 4 0、4 3 が設けられている。

【 0 0 1 4 】

次に、液晶パネル 1 0 0 の周辺回路について説明する。液晶パネル 1 0 0 の絶縁性基板 1 0 とは別基板の外付け回路基板 9 0 には、駆動信号発生回路 9 1、昇圧回路 9 2、電圧生成回路 9 3 が設けられている。外付け回路基板 9 0 には電池 9 5 が接続されている。

【 0 0 1 5 】

電池 9 5 は電池電圧 VB を出力し、昇圧回路 9 2 がこれをより高い昇圧電圧 VVDD に昇圧し、電圧生成回路 9 3 は LCD パネル 1 0 0 の各部に接続された配線にそれぞれ所定の電圧を出力する。昇圧 VVDD は例えばゲートドライバ 5 0 の駆動用正電圧として用いられる。昇圧負電圧 VVEE はゲートドライバの駆動用負電圧として用いられる。基準電圧 VSS は通常グラウンドである。信号 A、信号 B は保持回路 1 1 0 の保持データによって選択されて液晶に印加される電圧である。PCG、PCD はドレイン信号線 6 1 をプリチャージするための信号である。また、駆動信号発生回路 9 1 から垂直スタート信号 S T V がゲートドライバ 5 0 に入力され、水平スタート信号 S T H がドレインドライバ 6 0 に入力される。また映像信号がデータ線 6 2 に入力される。

【 0 0 1 6 】

次に、上述した構成の表示装置の駆動方法について説明する。

(1) 通常動作モード（アナログ動作モード）の場合

モード信号に応じて、アナログ表示モードが選択されると、駆動信号発生回路 9 1 はデータ信号線 6 2 にアナログ信号を供給する状態に設定されると共に、回路選択信号線 8 8 の電位が L（ロウ）となり、回路選択回路 4 0、4 3 の P チャネル回路選択 T F T 4 1、4 4 がオンし、N チャネル回路選択 T F T 4 2、4 5 がオフする。

【 0 0 1 7 】

また、水平スタート信号 S T H に基づくサンプリング信号に応じてサンプリングトランジスタ S P 1、S P 2、・・・、S P n が順次オンしデータ信号線 6 2 のアナログ映像信号がドレイン信号線 6 1 に供給される。

【 0 0 1 8 】

また、垂直スタート信号 S T V に基づいて、ゲート信号がゲート信号線 5 1 に供給される。ゲート信号に応じて、画素選択 T F T 7 1 がオンすると、ドレイン信号線 6 1 からアナログ映像信号 A n . S i g が画素電極 1 7 に伝達されると共に、補助容量 8 5 に保持される。画素電極 1 7 に印加された映像信号電圧が液晶に印加され、その電圧に応じて液晶が配向することにより液晶表示を得ることができる。

【 0 0 1 9 】

ドレイン信号線 6 1 は、多くのトランジスタに接続されているため、容量が大きく、映像信号を瞬時に印加することが困難である。そこで、プリチャージトランジスタ P C T 1、P C T 2、・・・、P C T n より、各ドレイン信号線 6 1 に所定電圧のプリチャージ信号 PCD を供給する。プリチャージトランジスタはプリチャージ信号 PCG によって、水平帰線期間毎にオンする。

【 0 0 2 0 】

このアナログ表示モードでは、随時入力されるアナログ信号に応じて随時液晶を駆動するので、フルカラーの動画像を表示するのに好適である。ただし、外付け回路基板 9 0 の駆動信号発生回路 9 1、各ドライバ 5 0、6 0 にはそれらを駆動するために、絶えず電力が消費されている。

(2) メモリ動作モード（デジタル表示モード）の場合

モード信号に応じて、デジタル表示モードが選択されると、駆動信号発生回路 9 1 は映像信号をデジタル変換して上位 1 ビットを抽出したデジタルデータをデータ信号線 6 2 に出力する状態に設定されると共に、回路選択信号線 8 8 の電位がハイとなり、回路選択回路 4 0、4 3 の回路選択 T F T 4 1、4 4 がオフすると共に、回路選択 T F T 4 2、4 5 が

10

20

30

40

50

オンして保持回路 110 が有効な状態になる。

【0021】

また、外付け回路基板 90 の駆動信号発生回路 91 から、ゲートドライバ 50 及びドレインドライバ 60 にスタート信号 STV、STH がそれぞれ入力される。それに応じてサンプリング信号が順次発生し、それぞれのサンプリング信号に応じてサンプリングトランジスタ SP1, SP2, …, SPn が順にオンしてデジタル映像信号 D.Sig をサンプリングして各ドレイン信号線 61 に供給する。

【0022】

次に保持回路 110 について説明する。まず、ゲート信号 G1 によってゲート信号線 51 に接続された各表示画素の各画素選択 TFT72 が 1 水平走査期間オンする。第 1 行第 1 列の表示画素に注目すると、サンプリング信号 SP1 によってサンプリングしたデジタル映像信号 S11 がドレイン信号線 61 に入力される。そして画素選択 TFT72 がゲート信号によってオン状態になるとそのデジタル信号 D.Sig が保持回路 110 に入力され、2 つのインバータによって保持される。

10

【0023】

このインバータで保持された信号は、信号選択回路 120 に入力されて、この信号選択回路 120 で信号 A 又は信号 B を選択して、その選択した信号が画素電極 17 に印加され、その電圧が液晶に印加される。

【0024】

こうして 1 行目のゲート信号線から最終行のゲート信号線まで走査することにより、1 画面分 (1 フィールド期間) のスキャン、即ち全ドットスキャンが終了し 1 画面が表示される。

20

【0025】

ここで、1 画面が表示されると、ゲートドライバ 50 並びにドレインドライバ 60 及び外付け基板の駆動信号発生回路 91 への電圧供給を停止しそれらの駆動を止める。保持回路 110 には常に参照電圧として昇圧電圧 VDD、基準電圧 VSS を供給して駆動し、また対向電極電圧を対向電極に、各信号 A 及び B を選択回路 120 に供給する。

【0026】

即ち、保持回路 110 にこの保持回路を駆動するための VDD、VSS を供給し、対向電極には対向電極電圧 VCOM を印加し、液晶表示パネル 100 がノーマリーホワイト (NW) の場合には、信号 A には対向電極電圧と同じ電位の交流駆動電圧を印加し、信号 B には液晶を駆動するための交流電圧 (例えば 60 Hz 30 Hz) を印加するのみである。そうすることにより、1 画面分を保持して静止画像として表示することができる。また他のゲートドライバ 50、ドレインドライバ 60 及び駆動信号発生回路 91 には電圧が印加されていない状態である。

30

【0027】

このとき、ドレイン信号線 61 にデジタル映像信号で「H (ハイ)」が保持回路 110 に入力された場合には、信号選択回路 120 において第 1 の TFT121 にはロウが入力されることになるので第 1 の TFT121 はオフとなり、他方の第 2 の TFT122 にはハイが入力されることになるので第 2 の TFT122 はオンとなる。そうすると、信号 B が選択されて液晶には信号 B の電圧が印加される。即ち、信号 B の交流電圧が印加され、液晶が電界によって立ち上がるため、NW の表示パネルでは表示としては黒表示として観察できる。

40

【0028】

ドレイン信号線 61 にデジタル映像信号でロウが保持回路 110 に入力された場合には、信号選択回路 120 において第 1 の TFT121 にはハイが入力されることになるので第 1 の TFT121 はオンとなり、他方の第 2 の TFT122 にはロウが入力されることになるので第 2 の TFT122 はオフとなる。そうすると、信号 A が選択されて液晶には信号 A の電圧が印加される。即ち、対向電極と同じ電圧が印加されるため、電界が発生せず液晶は立ち上がらないため、NW の表示パネルでは表示としては白表示として観察できる

50

。

【0029】

このように、1画面分を書き込みそれを保持することにより静止画像として表示できるが、その場合には、各ドライバ50、60及び駆動信号発生回路91の駆動を停止するので、その分低消費電力化することができる。

【0030】

【発明が解決しようとする課題】

しかしながら、従来の保持回路つきアクティブマトリクス型表示装置は、メモリ動作モード時に画素電極に供給される電圧は、外付け回路基板90から供給され、外付け回路基板90に配置される駆動信号発生回路91及び昇圧回路92の動作を完全に停止させることができず、メモリ動作モード時の消費電力が大きいという課題があった。

10

【0031】

そこで、本発明は、保持回路を有するアクティブマトリクス表示装置において、メモリ動作モード時に用いる電源数や制御信号数を削減し、更なる低消費電力化を達成することを目的とする。

【0032】

【課題を解決するための手段】

本発明は、上記課題を解決するためになされ、基板上の一方向に配置された複数のゲート信号線と、ゲート信号線に交差する方向に配置された複数のドレイン信号線と、ゲート信号線からの走査信号により選択されると共にドレイン信号線から映像信号が供給される複数の画素電極と、複数の画素電極に対向する対向電極と、画素電極に対応して配置され、映像信号に応じたデータを記憶する保持回路とを有し、随時入力される映像信号に応じた画素電圧を随時印加して表示する通常動作モードと、保持回路が記憶したデータに応じて表示するメモリ動作モードとを有するアクティブマトリクス型表示装置において、複数の画素電極が配置される画素部の周囲に、メモリ動作モード時に所定周期の第1の交流信号と、第1の交流信号を反転した第2の交流信号とを画素部に出力する発振部が配置され、発振部は、複数の薄膜トランジスタよりなる複数段のインバータと、メモリ動作モード時にオンする出力トランジスタとを有し、出力トランジスタのオン抵抗は、複数のインバータのうち画素部に最も近いインバータを構成する複数の薄膜トランジスタのオン抵抗よりも高く設定され、保持回路の保持するデータに応じて第1もしくは第2の交流信号を選択して画素電極に供給するアクティブマトリクス型表示装置である。

20

30

【0033】

さらに、発振部は、第1及び第2の交流信号よりも早い周期で出力する発振器と、発振器の出力を分周する分周回路とを有する。

【0034】

さらに、第1もしくは第2の交流信号の一方が対向電極に供給される。

【0035】

さらに、発振部は、通常動作モード時に動作を停止する。

【0036】

さらに、出力トランジスタは、通常動作モード時にオフとなる。

40

【0037】

さらに、発振部を構成する回路の少なくとも一部は、通常動作モード時に所定の電位に固定される。

【0038】

【発明の実施の形態】

本発明の実施形態に係る表示装置について説明する。図1に本発明の表示装置を液晶表示装置に応用した場合の回路構成図を示す。本実施形態の表示装置の画素部分は従来とほぼ同様である。即ち、本実施形態は、回路選択回路40、43によって選択TFT71、補助容量85を有するアナログ動作回路と、保持回路110を有するメモリ動作回路とを切り換えることによって、通常動作モードとメモリ動作モードとを切り換えて表示する。従

50

来と同様の構成については同一の番号を付し、詳しい説明を省略する。

【 0 0 3 9 】

本実施形態の表示装置は、LCDパネル100内部に、昇圧回路200、発振部300、接地スイッチ401、接地スイッチ402を有する点で、従来の表示装置と大きく異なっている。そして、保持回路には高低2種類の参照電圧が入力されている点では従来の表示装置と同様であるが、本願においては、高い方の参照電圧として、昇圧回路200の出力C1が供給されている点で従来と異なっている。低い方の参照電圧は従来同様、基準電位VSSであり、通常グランド電位である。

【 0 0 4 0 】

まず、昇圧回路200について説明する。図2は昇圧回路200をより詳細に示した図である。昇圧回路200は電池電圧VBと基準電圧VSSが供給されたチャージポンプ201と、切換信号が供給される第1の切換回路202、昇圧電圧VDDが供給される第2の切換回路203、トランジスタ204を有する。

10

【 0 0 4 1 】

チャージポンプ201は、電源電圧VBが供給され、これを昇圧して所定の電圧LVDDを出力する。第1の切換回路202は、PチャネルトランジスタとNチャネルトランジスタのゲート電極に切り換え信号が入力され、切り換え信号に応じてチャージポンプの出力LVDDと負電圧VVEEとを選択して第1の制御信号C1を出力する。第2の切換回路203は、PチャネルトランジスタとNチャネルトランジスタのゲート電極にVDDが入力され、VDDに応じてチャージポンプの出力LVDDと負電圧VVEEとを選択して第2の制御信号C2を出力する。

20

【 0 0 4 2 】

昇圧回路200の第1の制御信号C1は、回路選択回路40, 43のゲート電圧として、及び、保持回路110の高電圧側参照電圧として供給されている。第2の制御信号C2は、発振部300、接地スイッチ401、接地スイッチ402の各トランジスタのゲート電圧として供給されている。

【 0 0 4 3 】

次に発振部300について説明する。図3は発振部300をより詳細に示した図である。発振部300は発信回路301、分周回路302、複数のインバータを有する。発信回路301は、例えば120Hz周期の矩形波を出力する。分周回路302は、発信回路301の出力を4分周し、30Hz周期の矩形波を出力する。分周回路302の出力は、インバータ307、308で2回反転された後、第1出力トランジスタ303を介して第1の交流信号として出力される。また、分周回路302の出力は、インバータ307、309、310で3回反転された後、第2出力トランジスタ304を介して第2の交流信号として出力される。第1と第2の交流信号は互いに反転された矩形波である。

30

【 0 0 4 4 】

次に、本実施形態の動作について、図4を用いて3つの場合に分けて順次説明する。図4は昇圧回路200と発振部300とを詳細に記し、図面の簡略化のために、画素部を1画素のみ描き他の画素を省略した図であり、図1と同様の実施形態を示している。

【 0 0 4 5 】

(1) 通常動作モード

まず、通常動作モードにおいて、外付け回路基板90の昇圧回路92は動作しており、ゲートドライバ50の駆動用正電圧として所定電圧のVDDが出力されている。通常動作モード時、ゲートドライバ50とドレインドライバ60は、駆動信号発生回路91が出力する各種タイミング信号に基づいて動作している。切換信号はハイになっており、昇圧回路200の第1の切換回路202は、低電圧VVEEを選択して第1の制御信号C1として出力し、Pチャネル回路選択TF T 41, 44がオンし、Nチャネル回路選択TF T 42, 45がオフする。これによって、ゲート信号に応じて、画素選択TF T 71がオンすると、ドレイン信号線61からアナログ映像信号An. Sigが画素電極17、補助容量85に伝達されて表示を行う。

40

50

【 0 0 4 6 】

この時、保持回路 1 1 0 の高電圧参照電圧は第 1 の制御信号 C 1 が供給されているため、保持回路 1 1 0 は、保持内容が消去され、動作を停止している。通常動作モード時には保持回路 1 1 0 は不要であるので、回路選択回路 4 0、4 3 のゲート電極と信号を共有し、画素内の省スペース化を実現している。さらに、チャージポンプ 2 0 1 に電源である電池電圧 VB を供給するトランジスタ 2 0 4 が切換信号に応じてオフするので、チャージポンプ 2 0 1 も動作を停止し、チャージポンプ 2 0 1 の動作電流を、回路のリーク電流なども含めて、削減できる。

【 0 0 4 7 】

また、VDD がハイであるので、第 2 の切換回路 2 0 3 も低電圧 VVEE を選択し、第 2 の制御信号 C 2 として出力し、発振部 3 0 0 の第 1 出力トランジスタ 3 0 3、第 2 出力トランジスタ 3 0 4、接地スイッチ 4 0 1、接地スイッチ 4 0 2 の各トランジスタはオフする。そして、発振器 3 0 1 に電源を供給するトランジスタ 3 0 5 がオフするので、発振器 3 0 1 は動作を停止し、発振器 3 0 1 の動作電流を削減することができる。一方、第 3 の出力トランジスタ 3 0 6 はオンするので、補助容量 SC85 の電極に所定の電圧 VSC が印加される。

【 0 0 4 8 】

発振部 3 0 0 は、後述するメモリ動作モードで用い、通常動作モードでは用いない。ところが、トランジスタ 3 0 3、3 0 4 をオフにただけでは、発振器 3 0 0 を構成する回路素子の一部がフローティングとなり、周囲の回路の動作によってそれら回路の一部の電位が変動し、表示に予期しないノイズを乗せる恐れがある。そこで、本実施形態においては、ゲートに第 2 の制御信号 C 2 が入力される一対の P チャネルトランジスタ 3 1 1、3 1 2 が設置されている。トランジスタ 3 1 1、3 1 2 は通常動作モード時にオンし、発振部 3 0 0 の回路素子を接地することで、予期しないノイズによる影響を防止している。トランジスタ 3 1 1、3 1 2 の接続する位置は、発振部 3 0 0 を構成する回路で、通常動作モード時にフローティングとなる個所であれば、どこに接地しても効果を奏するが、図示したように、最終段のインバータ 3 0 8、3 1 0 と発振部 3 0 0 の出力トランジスタ 3 0 3、3 0 4 との間に接続すれば、最も確実にノイズによる影響を防止することができる。

【 0 0 4 9 】

(2) 保持回路書き込みモード

次に、保持回路書き込みモードにおいて、外付け回路基板 9 0 の昇圧回路 9 2 は動作しており、ゲートドライバ 5 0 の駆動用正電圧として所定電圧の VDD が出力されている。ゲートドライバ 5 0 とドレインドライバ 6 0 は、各種タイミング信号に基づいて動作している。切換信号がロウに切り替わる。これによって昇圧回路 2 0 0 のトランジスタ 2 0 4 がオンし、チャージポンプ 2 0 1 が動作する。そして第 1 の切換回路 2 0 2 がチャージポンプ 2 0 1 の出力を第 1 の制御信号として出力し、P チャネル回路選択 T F T 4 1、4 4 がオフし、N チャネル回路選択 T F T 4 2、4 5 がオンする。保持回路 1 1 0 の参照電圧もオンとなるので、保持回路 1 1 0 が動作し、ゲートドライバ 5 0、ドレインドライバ 6 0 の制御に基づいて、各画素の保持回路 1 1 0 に映像信号に基づいたデータが順次書き込まれる。

【 0 0 5 0 】

保持回路書き込みモードにおいて、昇圧回路 9 2 から VDD が出力されているので、昇圧回路 2 0 0 の出力する第 2 の制御信号 C 2 は、ロウのままである。従って、発振部 3 0 0 のトランジスタ 3 0 3、3 0 4、3 0 5 はオフのままである。

【 0 0 5 1 】

(3) メモリ動作モード

そして、メモリ動作モードになると、外付け回路基板 9 0 の駆動信号発生回路 9 1 及び昇圧回路 9 2 は動作を停止する。従って、ゲートドライバ 5 0 の駆動用電圧 VDD がロウとなり、ゲートドライバ 5 0 やドレインドライバ 6 0 も動作を停止する。切換信号はハイのままなので、回路選択回路 4 0、4 3 は保持回路 1 1 0 を選択し、表示装置は保持回路 1 1 0 に保持された映像データに応じた表示を行う。

10

20

30

40

50

【 0 0 5 2 】

本実施形態において、メモリ動作モード時には、外付け回路基板 9 0 に配置される駆動信号発生回路 9 1 及び昇圧回路 9 2 は、完全に動作を停止し、何らの出力も行わない。唯一電池 9 5 から供給される電池電圧VBが直接液晶表示パネル 1 0 0 に供給されるのみである。保持回路 1 1 0 に供給するための参照電圧は、液晶表示パネル 1 0 0 内部に配置される昇圧回路 2 0 0 によって電池電圧VBを昇圧して用いる。従って、外付け回路基板 9 0 に対する電圧供給を完全に停止することができ、メモリ動作モードにおける消費電力は、従来に比較して大きく削減される。

【 0 0 5 3 】

また、外付けの昇圧回路 9 2 が停止することによってVDDがロウになり、昇圧回路 2 0 0 の第 2 の選択回路 2 0 3 がチャージポンプ 2 0 1 の出力を選択して第 2 の制御信号 C 2 として出力するように切り替わる。これによって、発振器 3 0 1 に電源を供給するトランジスタ 3 0 5 がオンし、発振器 3 0 1 が動作する。発振器 3 0 1 の出力は、分周回路 3 0 2 によって分周されて、インバータ 3 0 7 ~ 3 1 0 によって反転され、トランジスタ 3 0 3 、 3 0 4 を介して出力される。同時に、トランジスタ 3 0 6 はオフとなる。トランジスタ 3 0 3 の出力を第 1 の交流信号、トランジスタ 3 0 4 の出力を第 2 の交流信号と呼ぶ。第 1 、第 2 の交流信号は、位相が互いに 1 8 0 度ずれた波形となる。保持回路 1 1 0 は、映像データに応じてトランジスタ 1 2 1 、 1 2 2 の一方をオン、他方をオフするので、トランジスタ 1 2 1 がオンの時第 1 の交流信号が、トランジスタ 1 2 2 がオンの時第 2 の交流信号がそれぞれ液晶に供給される。第 2 の交流信号は、図示しない対向電極にも対向電極信号 VCOM として供給されている。従って、トランジスタ 1 2 2 が選択された画素では、液晶が駆動されず、ノーマリーブランクの場合は「黒」表示となる。

【 0 0 5 4 】

なお、通常動作モード時対向電極に供給される電圧VSCは、メモリ動作モード時にフローティングとなる場合は、トランジスタ 3 0 6 は設置しなくてもよい。しかし、VSCは外付け回路基板 9 0 から供給され、外付け回路基板 9 0 と配線で接続されているので、この配線がノイズを拾って動作に支障をきたす恐れもある。従って、トランジスタ 3 0 6 は設置する方がより好適である。

【 0 0 5 5 】

本実施形態において、メモリ動作モード時には、外付け回路基板 9 0 に配置される駆動信号発生回路 9 1 及び昇圧回路 9 2 は、完全に動作を停止し、液晶に印加される電圧は、液晶表示パネル 1 0 0 内部に配置される発振部 3 0 0 によって電池電圧VBを用いて作成する。従って、外付け回路基板 9 0 に対する電圧供給を完全に停止することができ、メモリ動作モードにおける消費電力は、従来に比較して大きく削減される。

【 0 0 5 6 】

次に、昇圧回路 2 0 0 の出力電位について説明する。昇圧回路 2 0 0 の出力は、発振部 3 0 0 の出力が取りうる最も高い電位よりも高い電位となるように設定する。発振部 3 0 0 の出力は、データ出力トランジスタ 1 2 1 もしくは 1 2 2 、回路選択回路 4 3 のトランジスタ 4 5 を順次介して画素電極 1 7 に入力される。この時、回路選択トランジスタ 4 5 、データ出力トランジスタ 1 2 1 、 1 2 2 のゲート電位がこの発振部 3 0 0 の電位よりも低い場合、トランジスタ 4 5 、 1 2 1 、 1 2 2 を確実にオンすることができなくなってしまう。従って、トランジスタ 4 5 、 1 2 1 、 1 2 2 のゲート電圧は、発振部 3 0 0 の出力する最大の電圧よりもさらに高くする必要がある。本実施形態の場合、回路選択トランジスタ 4 5 のゲート電圧は昇圧回路 2 0 0 の出力電圧であり、データ出力トランジスタ 1 2 1 、 1 2 2 をオンするときのゲート電圧は、保持回路 1 0 0 の高い参照電圧、即ちこちらも昇圧回路 2 0 0 の出力電圧である。従って、昇圧回路 2 0 0 の出力電位を、発振部 3 0 0 の出力が取りうる最も高い電位よりもトランジスタ 4 5 、 1 2 1 、 1 2 2 のしきい値だけ高く設定しておけば、トランジスタ 4 5 を確実にオンすることができる。

【 0 0 5 7 】

発振部 3 0 0 の出力振幅は、電池電圧VBによって左右される。発振部 3 0 0 の振幅によ

10

20

30

40

50

て、液晶に印加する電圧が決定されるので、もしも電池電圧VBのみで得られる出力振幅で表示を行ってオン、オフのコントラスト比が十分に得られない場合は、発振器301とトランジスタ305との間に昇圧回路を挿入し、電圧を高める必要がある。本実施形態においては、電池電圧VBを3Vにすることで、十分なコントラスト比を得ることができ、発振器301とトランジスタ305との間に昇圧回路は挿入する必要がなかった。

【0058】

ところで、液晶表示パネル100上の回路素子は、アモルファスシリコンをレーザなどによって結晶化させたポリシリコンを用いて形成される。このポリシリコンは、結晶化レーザの出力ばらつきなどに起因して結晶性がばらつくため、半導体ウエハ上に形成する回路素子に比較して、特性のばらつきが大きい。その為、発振器301は、出力信号のデューティ、即ちハイとロウとのバランスが崩れる場合がある。デューティバランスが崩れると、液晶に直流成分の電圧がかかってしまい、液晶の劣化を招く。これに対し、本実施形態によれば、発振器301の出力を分周回路302によって分周して出力するので、発振器301の出力デューティを補正し、デューティのそろった波形の出力を得ることができる。また、第1、第2の交流信号は、30Hzを例示しているが、液晶の劣化を招かない程度の周期で反転すれば充分であり、ゲートドライバ50の動作周期などに比較して遅い周期である。このような遅い周期の交流出力を発振器301で直接出力するためには、発振器301を構成する容量や抵抗を大きくしたり、インバータの段数を多く設定せねばならず、大きな回路面積が必要となるが、本実施形態では、高い周波数の発振器301の出力を分周回路302で分周するので、発振器301を構成する容量や抵抗を小さくし、インバータの段数を少なく設定することができるので、より回路面積を縮小することができる。

【0059】

次にインバータ308、310について説明する。分周回路302の出力は、それぞれトランジスタ121、122を介して液晶に印加されるが、分周回路302は画素部の周辺に配置され、配線によって各画素に供給される。この配線は、細く長い。また、各画素には液晶容量やラインクロス容量があるので、分周回路の出力先は、大きな負荷であると言える。このように大きな負荷に対してインバータ307の出力を供給すると、インバータ307の出力波形がなまってしまう。インバータの出力波形がなまると、出力が完全に反転するまでの間に貫通電流が流れてしまい、消費電力が大きくなる。インバータ307のサイズを大きくすることで、ある程度出力波形を急峻にすることはできるが、回路面積の増大につながってしまう。そこで、インバータ308、310を配置することによって電流駆動能力を高め、出力波形を急峻にして、貫通電流を小さくすることができる。このようなインバータは多く配置するほど貫通電流を小さくすることができる。本実施形態においては、さらに、トランジスタ303、304のオン抵抗をインバータを構成するトランジスタのオン抵抗よりもある程度大きく設定し、貫通電流を少なくしている。本実施形態において、トランジスタ303、304の長さ/幅の比を1/40にした場合と、1/20にした場合とでは、1/20にした場合の方が貫通電流が小さく、メモリ動作モード時の消費電力を小さくすることができた。このようにトランジスタ303、304のオン抵抗を意図的に大きく設定することによって、インバータ308、310の個数を最小限にとどめ、回路面積の増大を極力抑えている。トランジスタ303、304のオン抵抗を大きくすることによって、貫通電流を十分に小さくすることができ、出力波形を吸収することができるのであれば、インバータ308、310は省略することができる。本実施形態では、図示は省略したが、インバータ308、310は、それぞれ5乃至10個ずつ配置した。

【0060】

次に、接地トランジスタ401、402について説明する。メモリ動作モード時には、ゲートドライバ50、ドレインドライバ60は停止しているため、ゲートラインゲート信号線51、ドレインラインドレイン信号線61は、フローティングとなるので、画素内の各回路素子との間で容量結合が生じる。その為、ゲートラインゲート信号線51、ドレイン

10

20

30

40

50

ラインドレイン信号線61の電位が変動し、本来オフでなければならない画素内のトランジスタ41、71、72がオンしてしまう恐れがある。これに対し、本実施形態においては、接地トランジスタ401、402のゲートに第2の制御信号C2が入力されているので、メモリ動作モード時にオンする。これによって、ゲートラインゲート信号線51、ドレインラインドレイン信号線61が接地され、電位が変動することに起因する誤動作を防止している。本実施形態では、接地トランジスタ401、402の先に接地電位であるVSSを入力しているが、この限りではなく、画素内のトランジスタ41、71、72がオンしないよう、しきい値電圧以下の任意の電圧に接続すれば、どのような電位であっても良い。

【0061】

上記実施形態では、保持回路110は1ビットのみを保持するが、もちろん保持回路110を多ビット化すれば、メモリ動作モードで階調表示を行うこともできるし、保持回路110をアナログ値を記憶するメモリとすれば、メモリ動作モードでのフルカラー表示もできる。

【0062】

上述したように、本発明の実施形態によれば、1つの液晶表示パネル100でフルカラーの動画像表示を行う通常動作モード(アナログ表示モード)と、低消費電力でデジタル階調表示を行うメモリ動作モード(デジタル表示モードの場合)という2種類の表示に対応することができる。

【0063】

上記実施形態では、画素電極を反射電極とした反射型LCDとすれば、保持回路110等を画素電極下に配置でき、好適であるが、もちろん透過型LCDに適用し、透明な画素電極と保持回路とを重畳して配置することも可能である。しかし透過型LCDでは、金属配線が配置されているところは遮光されるので、開口率の低下が避けられない。また、透過型LCDで画素電極の下に保持回路を配置すると、透過する光によって保持回路や選択回路のトランジスタが誤動作する恐れがあるため、全てのトランジスタのゲート上に遮光膜を儲ける必要がある。従って、透過型LCDでは開口率を高くすることが困難である。これに対し、反射型LCDは、画素電極下にどのような回路が配置されても開口率に影響を与えない。更に、透過型の液晶表示装置のように、観察者側と反対側にいわゆるバックライトを用いる必要が無いため、バックライトを点灯させるための電力を必要としない。保持回路付きLCDのそもそもの目的が消費電力の削減であるから、本発明の表示装置としては、バックライト不要で低消費電力化に適した反射型LCDであることが好ましい。

【0064】

また、上記実施形態は、液晶表示装置を用いて説明したが、本発明はこれにとらわれるものではなく、有機EL表示装置や、LED表示装置など、様々な表示装置に適用することができる。

【0065】

【発明の効果】

以上に説明したように、本発明のアクティブマトリクス型表示装置は、メモリ動作モード時に所定周期の第1の交流信号と、第1の交流信号を反転した第2の交流信号とを出力する発振部を有し、保持回路の保持するデータに応じて第1もしくは第2の交流信号を選択して画素電極に供給することで、メモリ動作モード時には、外付け回路基板90に配置される駆動信号発生回路91及び昇圧回路92は、完全に動作を停止するので、メモリ動作モード時の消費電力を削減することができる。

【0066】

さらに、発振部の最終段のインバータを構成する薄膜トランジスタのオン抵抗よりも高く設定されているので、発振部の消費電力を削減することができる。

【0067】

さらに、発振部は、第1及び第2の交流信号よりも早い周期で出力する発振器と、発振器

10

20

30

40

50

の出力を分周する分周回路とを有するので、発振器の出力デューティのバランスが崩れていても、第1及び第2の交流信号のデューティバランスを良好に保つことができる。

【0068】

さらに、発振部は、通常動作モード時に動作を停止するので、通常動作モード時の消費電力を削減することができる。

【0069】

さらに、出力トランジスタは、通常動作モード時にオフとなるので、通常動作モード時に発振部を構成する回路がノイズを拾うなどしても、その影響が表示に影響を及ぼすことを防止できる。

【0070】

さらに、発振部を構成する回路の少なくとも一部は、通常動作モード時に所定の電位に固定されるので、発振器を構成する回路素子の一部がフローティングとなり、周囲の回路の動作によってそれら回路の一部の電位が変動して表示に影響を及ぼすことを防止できる。

【図面の簡単な説明】

【図1】本発明の実施形態に係るアクティブマトリクス型表示装置を示す回路図である。

【図2】本発明の昇圧回路を示す回路図である。

【図3】本発明の発振部を示す回路図である。

【図4】本発明の実施形態を示す回路図である。

【図5】従来 of アクティブマトリクス型表示装置を示す回路図である。

【符号の説明】


- 17 画素電極
- 40、43 回路選択回路
- 51 ゲート信号線
- 61 ドレイン信号線
- 70 画素選択回路
- 85 補助容量
- 110 保持回路
- 200 昇圧回路
- 201 チャージポンプ
- 202、203 選択回路
- 300 発振部
- 301 発振器
- 302 分周回路

10


20

30


【図1】




【図2】




【図3】



【図4】



【図5】



フロントページの続き

(51)Int.Cl.			F I		
G 0 9 G	3/20	(2006.01)	G 0 9 F	9/35	
H 0 1 L	29/786	(2006.01)	G 0 9 G	3/20	6 1 1 A
			G 0 9 G	3/20	6 1 2 D
			G 0 9 G	3/20	6 1 2 G
			G 0 9 G	3/20	6 1 2 K
			G 0 9 G	3/20	6 2 4 B
			H 0 1 L	29/78	6 1 4

- (56)参考文献 特開昭60-064395(JP,A)
特開2002-229526(JP,A)
特開平09-331490(JP,A)
特開平09-212140(JP,A)
特開平08-286170(JP,A)

(58)調査した分野(Int.Cl., DB名)

G09G3/00-3/38

H03B5/30-5/42