

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

**特許第3717810号
(P3717810)**

(45) 発行日 平成17年11月16日(2005.11.16)

(24) 登録日 平成17年9月9日(2005.9.9)

(51) Int. Cl.⁷**G09G 5/00**

F I

G09G 5/00 555D

請求項の数 3 (全 11 頁)

(21) 出願番号	特願2001-201721 (P2001-201721)	(73) 特許権者	000001889 三洋電機株式会社 大阪府守口市京阪本通2丁目5番5号
(22) 出願日	平成13年7月3日(2001.7.3)	(74) 代理人	100086391 弁理士 香山 秀幸
(65) 公開番号	特開2003-15616 (P2003-15616A)	(72) 発明者	笠松 秀樹 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社内
(43) 公開日	平成15年1月17日(2003.1.17)	審査官	後藤 亮治
審査請求日	平成16年12月13日(2004.12.13)	(56) 参考文献	特開2001-175230 (JP, A) 特開平11-161460 (JP, A) 特開平10-301522 (JP, A) 最終頁に続く

(54) 【発明の名称】 画像信号伝送システム

(57) 【特許請求の範囲】

【請求項1】

画像送信側装置と、画像受信側装置と、画像送信側装置で発生したデジタル画像データおよびアナログ画像データをケーブルを介して画像受信側装置に伝送する機能を有する画像信号伝送装置とを備えた画像信号伝送システムにおいて、
画像受信側装置は、画像信号伝送装置によってデジタル画像データが送られてきているか否かを検出するデジタル検出手段、画像信号伝送装置によってアナログ画像データが送られてきているか否かを検出するアナログ検出手段ならびにデジタル検出手段およびアナログ検出手段の検出結果を画像送信側装置に送信する送信手段を備えており、
画像送信側装置は、受信した検出結果に基づいて、画像受信側装置にデジタル画像データおよびアナログ画像データの両方が送られているか否かを判定する判定手段、ならびに画像受信側装置にデジタル画像データおよびアナログ画像データの両方が送られている場合に、デジタル画像データおよびアナログ画像データのうちの一方の出力を停止させる手段を備えていることを特徴とする画像信号伝送システム。

10

【請求項2】

検出結果を画像送信側装置に送信する送信手段は、それらの検出結果を有線によって伝送させるものである請求項1に記載の画像信号伝送システム。

【請求項3】

検出結果を画像送信側装置に送信する送信手段は、それらの検出結果を無線によって伝送させるものである請求項1に記載の画像信号伝送システム。

20

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

この発明は、パーソナルコンピュータ等の画像送信側装置と、液晶プロジェクタやプラズマディスプレイパネル（PDP）等の表示装置からなる画像受信側装置と、画像送信側装置で発生したデジタル画像データおよびアナログ画像データをケーブルを介して画像受信側装置に伝送する機能を有する画像信号伝送装置とを備えた画像信号伝送システムに関する。

【0002】

【従来の技術】

パーソナルコンピュータで作成した画像信号をアナログ伝送ケーブルによって表示装置に伝送する場合、アナログ伝送ケーブルが長くなると、画像劣化が生じやすくなる。特に、 1024×768 画素（XGA）、 1280×1024 画素（SXGA）の表示装置のように、高解像度になると、画像劣化が目立ちやすくなる。

【0003】

そこで、伝送ケーブル長が長い場合でも画像劣化が発生しない画像信号伝送装置が既に開発されており、その1つとして、米国の Silicon Image, Inc.が開発した "PanelLink"（パネルリンク）がある。これは TMDs (Transition Minimized Differential Signaling) と呼ばれる信号伝送技術を基本として開発されたものである。

【0004】

TMDsとは、赤、青、緑の各信号（RGB）とクロック信号とを差動方式でシリアル伝送する信号伝送技術である。差動方式とは2本の伝送線にて1つの信号を伝送する方式で、耐ノイズ性と安定した信号伝送を実現し、伝送速度の高速化やケーブル長の長距離化を達成している。しかし、この方式においても画像データの解像度が 1600×1200 画素（UXGA）、 2048×1536 画素（QXGA）というように、更に高くなる（超高解像度）とケーブルの物理限界に達し伝送が困難になる。

【0005】

これを解決するものとして、標準化団体 DDWG (Digital Display Working Group) が DVI (Digital Visual Interface) 仕様の中で提唱している "DualLink方式" と呼ばれるものがある。従来の "PanelLink"（これを "DualLink"方式に対して "SingleLink"方式と呼ぶ）のようにRGB各信号を各1チャンネル、すなわち3チャンネルで伝送するのではなく、RGB信号それぞれを1相2相変換して、各2チャンネル、すなわち6チャンネルとして伝送することにより "SingleLink"方式に比較して2倍のバンド幅を確保できるため、超高解像度（UXGA～）の画像伝送を可能にすることができる。また、信号を1相2相変換することにより伝送レートを下げることができるため、より長いケーブル長の伝送を可能にすることができる。

【0006】

図5は "SingleLink"方式を採用した信号伝送装置の構成を、図6は "DualLink"方式を採用した信号伝送装置の構成を、それぞれ示している。

【0007】

"SingleLink"方式を採用した信号伝送装置では、図5に示すように、パラレル信号である画像データがPanelLink Transmitter 201に入力される。PanelLink Transmitter 201は、画像データをパラレル信号からシリアル信号へ並列-直列変換を行う。シリアル信号に変換された画像データはケーブル202内を伝送し、PanelLink Receiver 203に送られる。ケーブル202は画像データを伝送するための3対の信号線とクロック信号を伝送するための1対の信号線とからなる。PanelLink Receiver 203は、受信したシリアル信号をパラレル信号へ直列-並列変換する。

【0008】

"DualLink"方式を採用した信号伝送装置では、図6に示すように、パラレル信号である画像データの偶数データがPanelLink Transmitter 301に入力され、奇数データがPane

10

20

30

40

50

ILink Transmitter 302に入力される。各PanelLink Transmitter 301、302は、画像データをパラレル信号からシリアル信号へ並列 - 直列変換を行う。

【0009】

PanelLink Transmitter 301によってシリアル信号に変換された画像データの偶数データはケーブル303内を伝送し、PanelLink Receiver 304に送られる。PanelLink Transmitter 302によってシリアル信号に変換された画像データの奇数データはケーブル303内を伝送し、PanelLink Receiver 305に送られる。ケーブル303は、画像データを伝送するための6対の信号線とクロック信号を伝送するための1対の信号線とからなる。各PanelLink Receiver 304、305は、受信したシリアル信号をパラレル信号へ直列 - 並列変換する。

10

【0010】

図6の"DualLink"方式において、パラレル信号であるRGB画像データを偶数データと奇数データとに分配せず、そのままPanelLink Transmitter 301に入力しPanelLink Transmitter 302を動作させず(パワーダウンモード)、同様にPanelLink Receiver 304のみが動作してPanelLink Receiver 305がパワーダウンモードにすることにより、図5の"SingleLink"方式と同じになる。

【0011】

【発明が解決しようとする課題】

ところで、DVI (Digital Visual Interface) では、デジタル方式("SingleLink"方式または"DualLink"方式)のみのインターフェースを持つコネクタを"DVI-D"として規定しているが、デジタル方式とともにアナログ方式のインターフェースをも接続できるコネクタとして"DVI-I"も規定している。この"DVI-I"では、従来のアナログ方式の表示装置にもそのまま接続できる。

20

【0012】

"DVI-D"ではコネクタピン数は24ピンであるが、"DVI-I"ではコネクタピン数は29ピンとなっている。

【0013】

図3は、DVI-Iコネクタ31のコネクタピンの配置と、各ピンの割り当て表とを示している。

【0014】

DVI-Iコネクタ31では、コネクタピンとして、TMDS(TMDSクロック、データ、シールド)用に18ピン、コントロール(Display Data Channel、Hot Plug Detect、Power、GND)用に5ピン、アナログ(RGB、Return、H-Sync、V-Sync)用に6ピンが用意されている。

30

【0015】

このようなDVI-Iコネクタ31を表示装置に使用すれば、デジタル方式とアナログ方式のコネクタを別々に用意するよりも、省スペースでコネクタを配置することができる。

【0016】

しかしながら、図3に示すように、DVI-Iコネクタ31では、デジタル用のコネクタピンとアナログ用のコネクタピンとが近接している。ケーブル内では、信号が干渉を起こさないように、ペア信号どうしでシールドするといった工夫が施されているが、両者の信号が同時に入力された場合、コネクタや基板上での干渉は避けられず、画像受信側装置の基板上で信号分離することは極めて困難である。

40

【0017】

例えば、基板配線上で信号分離するためには、両信号の信号線を長く配線する必要があるが、ここでのデジタル信号は数百bpsからGbpsオーダーの信号で高速なため、信号線を長く引き回すとかえって信号品質劣化を生じてしまう。

【0018】

この発明は、画像送信側装置から画像受信側装置にデジタル信号とアナログ信号とが同時に入力されるのを回避できる画像信号伝送システムを提供することを目的とする。

【0019】

50

【課題を解決するための手段】

この発明による画像信号伝送システムは、画像送信側装置と、画像受信側装置と、画像送信側装置で発生したデジタル画像データおよびアナログ画像データをケーブルを介して画像受信側装置に伝送する機能を有する画像信号伝送装置とを備えた画像信号伝送システムにおいて、画像受信側装置は、画像信号伝送装置によってデジタル画像データが送られてきているか否かを検出するデジタル検出手段、画像信号伝送装置によってアナログ画像データが送られてきているか否かを検出するアナログ検出手段ならびにデジタル検出手段およびアナログ検出手段の検出結果を画像送信側装置に送信する送信手段を備えており、画像送信側装置は、受信した検出結果に基づいて、画像受信側装置にデジタル画像データおよびアナログ画像データの両方が送られているか否かを判定する判定手段、ならびに画像受信側装置にデジタル画像データおよびアナログ画像データの両方が送られている場合に、デジタル画像データおよびアナログ画像データのうちの一方の出力を停止させる手段を備えていることを特徴とする。

10

【0020】

検出結果を画像送信側装置に送信する送信手段としては、それらの検出結果を有線によって伝送させるものまたはそれらの検出結果を無線によって伝送させるものが用いられる。

【0021】**【発明の実施の形態】**

以下、図1～図4を参照して、この発明の実施の形態について説明する。

【0022】

〔1〕画像信号伝送システムの構成の説明

20

【0023】

図1は、本発明による画像信号伝送システムの構成を示している。

【0024】

画像信号伝送システムは、パーソナルコンピュータ（画像送信側装置）1と、液晶プロジェクタ（画像受信側装置）20と、パーソナルコンピュータ（以下、PCという）で発生したデジタル画像データおよびアナログ画像データをケーブルを介して液晶プロジェクタ20に伝送する機能を有する画像信号伝送装置とを備えている。

【0025】

画像信号伝送装置は、PC1に装着された伝送ユニット10、液晶プロジェクタ20に装着された受信側ユニット105および伝送ユニット10と受信側ユニット105とを接続するケーブル30とからなる。伝送ユニット10および受信側ユニット105には、図3に示すようなDVI-Iコネクタ31が設けられている。ケーブル30としては、伝送ユニット10のDVI-Iコネクタ31と受信側ユニット105のDVI-Iコネクタ31とを接続するDVI-Iコネクタ用ケーブルが用いられている。

30

【0026】

伝送ユニット10は、グラフィックスコントローラ（グラフィックボード）101、切替回路102、1相2相変換回路103および送信側ユニット104を備えている。グラフィックスコントローラ101は、PC1内のバス3を介してPC1内のメインCPU2に接続されている。メインCPU2には、ラインレシーバ145が接続されている。送信側ユニット104は、第1のPanelLink Transmitter 111および第2のPanelLink Transmitter 112を備えている。

40

【0027】

液晶プロジェクタ20内の受信側ユニット105は、液晶プロジェクタ20内のデジタル駆動方式の液晶パネル106に接続されている。受信側ユニット105は、第1のPanelLink Receiver 131、第2のPanelLink Receiver 132およびアナログ信号処理回路133を備えている。第1のPanelLink Receiver 131内には、1相2相変換回路131aが設けられている。

【0028】

また、液晶プロジェクタ20内には、デジタル検出回路141、アナログ検出回路142

50

、CPU 143およびラインドライバ144が設けられている。

【0029】

伝送ユニット10内の送信側ユニット104と、液晶プロジェクタ20内の受信側ユニット105とがケーブル30によって接続されている。ケーブル30は、デジタル伝送用として、6対の画像データ伝送用の信号線とクロック信号伝送用の1対の信号線と制御信号線を備えているとともに、アナログ伝送用として、3本の画像信号伝送用の信号線と制御信号線(H, V)とを備えている。

【0030】

この画像信号伝送装置は、デジタル画像データの伝送とアナログ画像データの伝送とが行なえる。また、デジタル画像データの伝送時の動作モードとして、DualLink方式で伝送行なうDualLinkモードと、SingleLink方式で伝送行なうSingleLinkモードとがある。

10

【0031】

〔2〕デジタル画像信号伝送時の動作の説明

【0032】

〔2-1〕SingleLinkモード時の動作の説明

【0033】

SingleLinkモードが動作モードとして設定されている場合には、グラフィックスコントローラ101から出力される平行のデジタル画像データ(R, G, B)、クロック信号および制御信号(H, V, DE (Display Enable))は、切替回路102を介して、1相2相変換回路103に送られることなく、直接に第1のPanelLink Transmitter 111に入力する。この場合、第2のPanelLink Transmitter 112は、パワーダウンモードで動作していない。

20

【0034】

第1のPanelLink Transmitter 111は、画像データとクロック信号とを符号化し、並列-直列変換を行なって画像データを平行信号からシリアル信号へ変換する。得られたRGB各1チャンネルのシリアル信号がケーブル30を伝送し、受信側ユニット105内の第1のPanelLink Receiver 131に送られる。この場合、第2のPanelLink Receiver 132は、パワーダウンモードに入り動作しない。第1のPanelLink Receiver 131は、送信側ユニット104内の第1のPanelLink Transmitter 111から送られてきた符号に対して、データ抽出、直列-並列変換および復号化を行なって、平行の画像データ、H

30

【0035】

第1のPanelLink Receiver 131は、第2のPanelLink Receiver 132に画像信号が送られてきていない場合(SingleLinkモード)には、得られた平行の画像信号を1相2相変換回路131aによって1相2相変換し、これによって得られた各RGBの偶数データと奇数データとを、液晶パネル106に送る。また、第1のPanelLink Receiver 131は、生成したH、V、DEと受信したクロック信号とを1相2相変換回路131aによって1/2分周して液晶パネル106に送る。

【0036】

第2のPanelLink Receiver 132に画像信号が送られているか否かの情報は、第2のPanelLink Receiver 132から第1のPanelLink Receiver 131に送られる。

40

【0037】

なお、第2のPanelLink Receiver 132に画像信号が送られてきている場合(DualLinkモード)には、第1のPanelLink Receiver 131は、得られた平行信号をそのまま液晶パネル106に送る。

【0038】

〔2-2〕DualLinkモード時の動作の説明

【0039】

DualLinkモードが動作モードとして設定されている場合には、グラフィックスコントローラ101から出力される平行のデジタル画像データ(R, G, B)は、切替回路1

50

02を介して、1相2相変換回路103に送られ、偶数データと奇数データとに分離される。偶数データは、送信側ユニット104内の第1のPanelLink Transmitter 111に入力する。奇数データは送信側ユニット104内の第2のPanelLink Transmitter 112に入力する。

【0040】

また、グラフィックスコントローラ101から出力されるクロック信号および制御信号(H、V、DE(Display Enable))は、1相2相変換回路103に送られ、1/2分周された後、送信側ユニット104内の第1のPanelLink Transmitter 111および第2のPanelLink Transmitter 112に入力する。

【0041】

第1のPanelLink Transmitter 111は、偶数データとクロック信号とを符号化し、並列-直列変換を行なって偶数データをパラレル信号からシリアル信号へ変換する。第2のPanelLink Transmitter 112は、奇数データとクロック信号とを符号化し、並列-直列変換を行なって奇数データをパラレル信号からシリアル信号へ変換する。

【0042】

第1のPanelLink Transmitter 111および第2のPanelLink Transmitter 112によって得られたRGB各2チャンネルのシリアル信号がケーブル30を伝送し、受信側ユニット105内の第1のPanelLink Receiver 131および第2のPanelLink Receiver 132に送られる。

【0043】

第1のPanelLink Receiver 131は、第1のPanelLink Transmitter 111から送られてきた符号に対して、データ抽出、直列-並列変換および復号化を行なって、偶数データに対するパラレル信号、H、V、DEを生成する。第2のPanelLink Receiver 132は、第2のPanelLink Transmitter 112から送られてきた符号に対して、データ抽出、直列-並列変換および復号化を行なって、奇数データに対するパラレル信号を生成する。

【0044】

両PanelLink Receiver 131、132によって得られた、パラレル信号(各RGBの偶数データおよび奇数データ)は、液晶パネル106に送られる。また、第1のPanelLink Receiver 131によって生成されたH、V、DEと、受信されたクロック信号も、液晶パネル106に送られる。

【0045】

〔3〕アナログ画像信号伝送時の動作の説明

【0046】

アナログ信号伝送では、グラフィックスコントローラ101から出力されるアナログ画像信号(R、G、B)およびH、V信号は、ケーブル30を介して受信ユニット105内のアナログ信号処理回路133に送られる。

【0047】

アナログ信号処理回路133は、受信したアナログR、G、BデータをA/D変換した後に、所望の解像度や階調にスケーリング処理を施し、得られた画像データを液晶パネル106に送る。

【0048】

〔4〕デジタル検出回路141の検出信号およびアナログ検出回路142の検出信号に基づく制御の説明

【0049】

デジタル検出回路141は、液晶プロジェクタ20にデジタル画像信号が送られてきているか否かを検出するものである。デジタル検出回路141は、受信側ユニット105に送られてきているクロックCLKに基づいて、デジタル画像信号が送られて来ているか否かを検出する。デジタル検出回路141としては、デジタルRGB信号に基づいて、デジタル画像信号が送られてきているか否かを検出するものを用いてもよい。

【0050】

10

20

30

40

50

アナログ検出回路142は、液晶プロジェクタ20にアナログ画像信号が送られてきているか否かを検出するものである。アナログ検出回路142は、水平同期信号Hに基づいて、アナログ画像信号が送られてきているか否かを検出する。アナログ検出回路142としては、アナログRGB信号に基づいて、アナログ画像信号が送られてきているか否かを検出するものを用いてもよい。

【0051】

デジタル検出回路141の検出結果およびアナログ検出回路142の検出結果は、CPU143に送られる。CPU143は、それらの検出結果を、ラインドライバ144を介して送信側のPC1内のラインレシーバ145にフィードバックする。

【0052】

PC1内のラインレシーバ145で受信した検出結果は、メインCPU2に入力される。メインCPU2は液晶プロジェクタ20内のCPU143から送られてきた検出結果に基づいて、グラフィックスコントローラ101から出力させる画像の種類を決定し、それに応じた制御信号をバス3を介してグラフィックスコントローラ101に送る。

【0053】

図2は、メインCPU2による画像出力選択処理手順を示している。

【0054】

まず、画像伝送が開始されると(ステップ1)、液晶プロジェクタ20内のCPU143からアナログ信号およびデジタル信号それぞれに対する検出結果が送られてくるのを待つ(ステップ2)。アナログ信号およびデジタル信号それぞれに対する検出結果が送られてくると、アナログ信号とデジタル信号の両方が共に検出されているか否かを判定する(ステップ3)。

【0055】

アナログ信号とデジタル信号の両方が共に検出されていない場合、つまり、アナログ信号とデジタル信号とのうちの一方のみが検出されている場合またはそのいずれもが検出されていない場合には、今回の画像出力選択処理は終了する。

【0056】

アナログ信号とデジタル信号の両方が共に検出されている場合には、デジタル画像およびアナログ画像のうち、いずれの画像の伝送を優先させるかがユーザによって予め設定されているか否かを調べる(ステップ4)。いずれの画像の伝送を優先させるかがユーザによって予め設定されている場合には、優先させると設定されている種類と異なる方の画像の出力を停止させるように、グラフィックスコントローラ101を制御する(ステップ5)。

【0057】

いずれの画像の伝送を優先させるかがユーザによって予め設定されていない場合には、アナログ画像の出力を停止させるように、グラフィックスコントローラ101を制御する(ステップ6)。

【0058】

上記実施の形態によれば、デジタル画像データとアナログ画像データとの両方が液晶プロジェクタ20に送られた場合には、パーソナルコンピュータ(PC)1に装着された伝送ユニット10において、いずれか一方の画像データの出力が停止せしめられるので、液晶プロジェクタ20においてデジタル画像データとアナログ画像データとが干渉するといったことが回避される。

【0059】

なお、図4に示すように、受信側の液晶プロジェクタ20から送信側のPC1に伝送する信号検出結果の伝送方式として、無線伝送方式を採用してもよい。図4では、CPU143から出力される検出結果は、無線トランスミッタ146から送信され、無線レシーバ147で受信される。

【0060】**【発明の効果】**

10

20

30

40

50

この発明によれば、画像送信側装置から画像受信側装置にデジタル信号とアナログ信号とが同時に入力されるのを回避できるようになる。

【図面の簡単な説明】

【図 1】 画像信号伝送システムの構成を示すブロック図である。

【図 2】 メイン CPU 2 による画像出力選択処理手順を示すフローチャートである。

【図 3】 DVI-I のコネクタピンの配置と、各ピンの割り当て表とを示す模式図である。

【図 4】 他の画像伝送システムの構成を示すブロック図である。


【図 5】 "Single Link" 方式を採用した画像信号伝送装置の構成を示すブロック図である。

【図 6】 "Dual Link 方式" 方式を採用した画像信号伝送装置の構成を示すブロック図である。 10


【符号の説明】

- 1 PC
- 2 メイン CPU
- 10 伝送ユニット
- 20 液晶プロジェクタ
- 30 ケーブル
- 101 グラフックスコントローラ
- 104 送信側ユニット
- 111、112 PanelLink Transmitter 20
- 105 受信側ユニット
- 131、132 PanelLink Receiver
- 133 アナログ信号処理回路
- 106 液晶パネル
- 141 デジタル検出回路
- 142 アナログ検出回路
- 143 CPU
- 144 ラインドライバ
- 145 ラインレシーバ
- 146 無線トランスミッタ 30
- 147 無線レシーバ


【図1】



【図2】




【図3】




1	TMDS DATA2-	9	TMDS DATA1-	17	TMDS DATA0-	C1	ANALOG RED
2	TMDS DATA2+	10	TMDS DATA1+	18	TMDS DATA0+	C2	ANALOG GREEN
3	SHIELD 2/4	11	SHIELD 1/3	19	SHIELD 0/5	C3	ANALOG BLUE
4	TMDS DATA4-	12	TMDS DATA3-	20	TMDS DATA5-	C4	ANALOG HORIZ SYNC
5	TMDS DATA4+	13	TMDS DATA3+	21	TMDS DATA5+	C5	ANALOG GROUND RGB RETURN
6	DDC CLOCK	14	+5 POWER	22	CLOCK SHIELD		
7	DDC DATA	15	GROUND	23	TMDS CLOCK+		
8	VERTICAL SYNC	16	HOTPLUGDETECT	24	TMDS CLOCK-		


【図4】



【 5 】



【 6 】



フロントページの続き

(58)調査した分野(Int.Cl.⁷, DB名)

G09G 5/00 - 5/42

G06F 3/14 - 3/153