(12) 特許公報(B2)

(11) 特許番号

(24)登録日 平成23年8月19日 (2011.8.19)

特許第4802515号

(P4802515)

(45) 発行日 平成23年10月26日 (2011.10.26)

(19) 日本国特許庁(JP)

(51) Int.Cl.		FΙ		
G11C 2	9/42 (2006.01)	G 1 1 C	29/00	631D
G11C 2	9/04 (2006.01)	G 1 1 C	29/00	603Z
G11C 1	1/401 (2006.01)	G 1 1 C	11/34	371C
		G 1 1 C	11/34	371D
		G 1 1 C	11/34	371

請求項の数 7 (全 21 頁)

(21) 出願番号 (22) 出願日 (65) 公開番号	特願2005-55294 (P2005-55294) 平成17年3月1日 (2005.3.1) 特開2006-244541 (P2006-244541A)	(73)特許権者	着 000005108 株式会社日立製作所 東京都千代田区丸の内一丁目6番6号
(43) 公開日	平成18年9月14日 (2006.9.14)	(74)代理人	100100310
審査請求日	平成20年1月18日 (2008.1.18)		弁理士 井上 学
		(72)発明者	秋山 悟
			東京都国分寺市東恋ケ窪一丁目280番地
			株式会社日立製作所中央研究所内
		(72)発明者	竹村 理一郎
			東京都国分寺市東恋ケ窪一丁目280番地
			株式会社日立製作所中央研究所内
		(72)発明者	関口 知紀
			東京都国分寺市東恋ケ窪一丁目280番地
			株式会社日立製作所中央研究所内
			最終頁に続く

(54) 【発明の名称】半導体装置

(57)【特許請求の範囲】

【請求項1】

複数のワード線と、複数の第1データ線と、前記複数のワード線と前記複数の第1デー タ線の交点に設けられる複数の第1メモリセルとを有する第1メモリアレイと、

前記複数のワード線と、複数の第2データ線と、前記複数のワード線と前記複数の第2 データ線の交点に設けられる複数の第2メモリセルとを有する検査用の第2メモリアレイ と、

____前記複数の第1データ線及び前記複数の第2データ線の夫々に対応して設けられる複数 のセンスアンプと、

前記複数のセンスアンプに接続され、前記複数の第1データ線から読み出されたデータ ¹⁰ に誤りがあるか否かを前記複数の第2データ線から読み出されたデータにより検出する検 出回路と、

前記検出回路により検出されたデータを訂正する訂正回路と、

前記複数のセンスアンプに接続されるローカル入出力線とを具備し、

前記ローカル入出力線には、前記訂正回路により訂正されたデータが出力され、

<u>前記複数の第2メモリセルの夫々へ書き込むデータの生成は、プリチャージコマンドに</u>応答して実行される半導体装置。

【請求項2】

請求項1において、

前記複数のワード線の一つに接続される前記複数の第1メモリセルの数は、同一のワー 20

ド線に接続される前記複数の第2メモリセルの数より多い半導体装置。

【請求項3】

請求項1において、

前記検出回路は、前記複数の第1及び第2メモリセルから読み出されたデータからシン ドローム信号を生成するシンドローム生成回路と、前記シンドローム信号をデコードし、 前記複数のセンスアンプのうち誤動作が生じたセンスアンプを特定するための情報を出力 するデコード回路を有することを特徴とする半導体装置。

(2)

【請求項4】

請求項1において、

____前記訂正回路は、誤動作した場合に対応するセンスアンプのデータを反転するデータ反 10 転回路を前記複数のセンスアンプ毎に有する半導体装置。

【請求項5】

請求項1において、

前記検出回路は、前記複数のワード線のうち一つが活性化するためのコマンドに応答し、前記複数のワード線のうち一つが活性化されることより前記複数のセンスアンプに読み 出されたデータに誤りがないかを検出する半導体装置。

【請求項6】

請求項1において、

前記検出回路は、前記複数の第1メモリセルヘデータを書き込む場合に、前記複数の第 1データ線に対応する前記複数のセンスアンプに保持されるデータに基づいて、前記複数 ²⁰ の第2メモリセルに書き込むデータを生成する半導体装置。

【請求項7】

請求項6において、

前記検出回路は、前記複数のワード線のうち一つが活性化された後、前記活性化された ワード線を非活性化する際に、前記複数の第2メモリセルへ書き込むデータを生成するこ とを特徴とする半導体装置。

<u>(</u>発明の詳細な説明】

【技術分野】

[0001]

本発明は、半導体装置に関する。特に低電力、高速な半導体記憶装置のエラー訂正回路 30 に関する。

- 【背景技術】
- [0002]

半導体記憶装置の一つである、ダイナミックランダムアクセスメモリ(Dynamic Random Access Memory、以下DRAMと記す)は、大型コンピュータ、パーソナルコンピュータのメイ ンメモリや、携帯電話、デジタルカメラといったデジタル家電のワークメモリなど、我々 が日常利用する様々な電子機器に数多く搭載されている。また、近年の機器の低消費電力 化、高性能化のニーズに伴い、搭載されるDRAMも低電力化、高速化、大容量化といった高 性能化が強く求められている。特にデジタル家電に搭載されるDRAMには、低消費電力化に 対する要求が強い。

[0003]

低消費電力なDRAMを実現するための最も有効な手段の一つは、低いデータ線電圧でメモ リアレイを動作させることである。低いデータ線電圧でメモリアレイを動作させることで 、データ線の充放電電力を大幅に低減できる。DRAMを低電圧で動作させるためには、DRAM のメモリセルに用いられるセルトランジスタや、セルキャパシタを微細化することが有効 である。微細化することで、メモリセルを小さくできる。その結果、データ線長が短くな り、データ線の寄生容量を低減できるので、低電圧動作が可能となり、低消費電力化が実 現できる。また、データ線の寄生容量を低減できるので、高速なセンスアンプ動作も可能 となる。さらには、メモリセルが小さくなるので、メモリの大容量化が可能となり、機器 の高性能化が実現できる。このように、低電力化にとどまらず、微細化は高性能化に大き

く寄与する。したがって、現行製品に限らず、今後開発される製品も一般的には微細化に よって、高性能化、即ち低消費電力化等が推進されると考えられている。 【0004】

しかしながら、65nm、45nmノードと微細化が進むにつれて、前述したような高性能化の 効果だけではなく、様々な副作用があらわれる。その副作用とは、微細化によってメモリ セル容量が充分に大きく確保できなくなることである。例えば、セル容量が充分確保でき ないと、データ線電圧VDLを1V程度まで低電圧化した場合、DRAMの所謂読出し信号量が低 下し、読出し時に誤動作が生じてしまう場合がある。また、センスアンプ回路のゲート長 Lgやゲート幅Wが小さくなり、センスアンプ回路の閾値電圧のミスマッチが増加すること や、セルトランジスタのゲート長Lgやゲート幅Wが小さくなり、セルトランジスタの閾値 電圧のバラツキが増加すること等が、読出し時に誤動作を生じさせてしまう原因になる場 合がある。このため、微細化が進むと低電圧動作が困難となり、低消費電力化が実現でき なくなる恐れがある。このような問題はDRAMセルを微細化したときの課題としてよく知ら れており、非特許文献1に詳細に記述されている。

[0005]

読み出し信号量低下の課題を解決し、低電圧動作を実現する方法の一つに、1本のデー 夕線に接続されるメモリセルの数を減らして、データ線長を短くする手段が挙げられる。 アレイを分割しデータ線長を短くすることで、データ線の寄生容量が低減されるので、低 電圧動作が可能となる。しかし非特許文献2に記されているように、単純にアレイを分割 するとチップ面積が著しく増加してしまい、コストの増加を招く。また、非特許文献3の ように、セル容量に用いられる絶縁膜材料として、BST等の高誘電体材料を適用する手段 もあるが、耐熱性や現在のDRAMプロセスとの整合性も悪く実現が難しい。したがって、チ ップ面積の増加を最小限に抑えつつ、プロセスの大幅な変更や追加も必要としない手法で 、低電圧化を実現することが望ましい。その方法として、エラー訂正(Error Code Corre ction: 以下ECCと記す)回路をアレイに付加し、誤って読み出したビットの情報を修正す る手法がある。例えば、特許文献1のように、DRAMの周辺回路部分にECCを付加することで 、読出し時のエラービットの訂正が可能となる。その結果、微細化が進みセル容量が小さ くなった場合においても、正しいデータを読み出すことができる。言い換えれば、微細化 がすすみ、セル容量が充分に大きく確保できない場合において、データ線の低電圧化をし た時でも、ECC回路を利用することで、安定した読み出し動作が可能となり、低消費電力 化が実現できる。一方、特許文献2には、通常動作時において、ECC回路を用いてエラー訂 正を行う手段が開示されている。

[0006]

【特許文献1】特開2002-56671号公報

[0007]

【特許文献2】特開平1-171199号公報

【非特許文献1】Kiyoo Itoh,"VLSI Memory Chip Design",pp.15-24, Springer,2001

【非特許文献 2】Kiyoo Itoh et al., CAS2000, pp. 13-22, Oct. 2000

【非特許文献 3】K. Hieda et al., 1999 IEDM, pp.289-292

【発明の開示】

【発明が解決しようとする課題】

[0008]

しかしながら、特許文献1においては、DRAMがデータの保持動作のみを行うモードに入 る時に、エラー検出および訂正に必要な検査ビットを生成、記憶させ、前記モードから通 常の動作に戻るときに、ECC回路でエラーを訂正するので、低消費電力化を実現できるモ ードは、データの保持動作のみを行うモードに限られる。すなわち、通常の動作時では低 電力化できない。また、特許文献1のような回路構成で、通常の動作時にECC回路によって エラー訂正をしようとすると、ECC回路を付加しない場合に比べ、多数の1/0線を振幅する 必要があり、電力増加を招く。さらに書込み動作時にも、必ずアレイ内のデータを読み出 す必要があり、アクセス速度も約1/2に低下してしまうという課題がある。また特許文献 10

20

30

2 では、DRAMの所謂BANK毎にECC回路を付加しエラーを検出訂正する手段は記載されているものの、I/O線における電力増加や、アクセス速度の低下を考慮していない。更には救済方式に関する記述もない。

【 0 0 0 9 】

上記のような状況のもと、本願明細書が開示する主な発明が解決しようとする課題は、 エラー訂正回路を有したDRAMにおいて、通常の動作時にデータの読出しや書込みに要する 速度を低下させることなく、さらに動作時の消費電流の増加を最小限に抑えることのでき るメモリを実現することである。

【課題を解決するための手段】

[0010]

10

20

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通り である。

複数のメモリセルと複数のセンスアンプ回路からなる、サブアレイを複数有する半導体 記憶装置において、前記サブアレイ毎にECC回路を有し、誤って読み出したデータを、前 記ECC回路を利用して前記サブアレイ単位で訂正する。さらに望ましくは、前記サブアレ イは、不良セルを置換するための冗長ビットを複数有する。また、不良セルと置換された 冗長ビットのデータが、誤って読み出された場合、その誤りを検出訂正するための検査ビ ットを複数有する。また、前記検査ビットが不良セルであった場合、その不良検査ビット を検出訂正するための、新たな検査行列用回路を有する。

【発明の効果】

[0011]

本願明細書が開示する主な発明によると、低電圧動作を実現できる。また、高速読み出し動作が可能となる。また、高集積な半導体装置を実現できる。

【発明を実施するための最良の形態】

【0012】

以下、図面を用いて本発明の実施例を説明する。実施例の各ブロックを構成するトラン ジスタは、特に制限されないが公知のCMOS(相補型MOSトランジスタ)等の集積回路技術に よって、単結晶シリコンのような1個の半導体基板上に形成される。即ち、ウエルと素子 分離領域と酸化膜が形成される工程の後、ゲート電極とソース・ドレイン領域を形成する 第1と第2半導体領域とを形成する工程とを含む工程により形成される。MOSFET(Metal O xide Semiconductor Field Effect Transistor)の回路記号はゲートに丸印をつけないも のはN型MOSFET(NMOS)を表し、ゲートに丸印をつけたP型MOSFET(PMOS)と区別される。以下 MOSFETを簡略化してMOSあるいはMOSトランジスタと呼ぶことにする。但し本発明は金属ゲ ートと半導体層の間に設けられた酸化膜を含む電界効果トランジスタだけに限定されるわ けではなく絶縁膜を間に含むMISFET(Metal Insulator Semiconductor Field Effect Transistor)等の一般的なFETを用いた回路に適用される

図1は、本発明の第一の実施例であるエラー訂正回路を、サブアレイブロック毎に配置 したメモリアレイを示す概念図である。図2は、本願の第一の実施例であるエラー訂正回 路において、シンドローム生成からエラー検出及び訂正にいたるまでの動作シーケンスの 一例を示す図である。図3は、図2の動作シーケンスにおいて、アクティベート時の要素回 路の動作順序の一例を示す図である。図4は、図2の動作シーケンスにおいて、プリチャー ジ時の要素回路の動作順序の一例を示す図である。図5及び図6は、図1のブロック構成を 実現するための各回路構成の一例を示した図である。図7は、図1に用いる検査行列の一例 を示す図である。図8は、図5に示した複数のセンスアンプアレイSAAにおいて、エラー訂 正回路の具体例を示す図である。図9は、図1に示した排他的論理和回路の一例を示す図で ある。図10は、図8に示したエラー訂正回路の一部である論理積回路の具体例を示した図 である。図11は、図5に示したエラー訂正回路の読出し動作波形の一例を示した図である。 の12は、図5に示したエラー訂正回路の書込み動作波形の一例を示した図である。図13 は、本実施のエラー訂正回路を用いて構成したDRAMチップの一例を示す図である。図14は 、冗長用に新たに排他的論理和回路を付加してエラー訂正回路を構成した時の、シンドロ

30

ーム生成に用いる検査行列の一例を示す第二の実施例である。図15は、本発明の第二の実施例であるエラー訂正回路を付加したサプアレイ回路の一例を示す図である。図16は、図 15のエラー訂正回路の読出し動作波形の一例を示した図である。図17は、図15のエラー訂 正回路に、さらに排他的論理和回路を付加してエラー訂正回路を構成したときの、シンド ローム生成に用いる検査行列の一例を示す第三の実施例である。図18は、図17の検査行列 を用いたエラー訂正回路の具体例を示す図である。図19は、図18のエラー訂正回路の読出 し動作波形の一例を示した図である。図20は、65nmノードや45nmノードにおけるメモリセ ルおよびセンスアンプ部におけるトランジスタやキャパシタに関わる定数の一例である。 【実施例1】

【0013】

以下では、まず本発明の第1の実施例を図1から図13について説明する。図1は、本発明 の第一の実施例であるエラー訂正回路ECCを、センスアンプSAに隣接して配置した、即ち サブアレイブロックSAB毎に配置したメモリアレイを示す概念図である。図中の記号は、 ワード線を駆動するサブワードドライバSWD、データが格納されるメモリセルアレイSARY 、メモリセルアレイSARYのデータに誤りがないか検査するため情報を格納する検査ビット アレイCHKARY、一つの検査単位を構成する符号語X、メモリセルSARY及び検査ビットアレ イCHKARYから読み出されたデータ及び情報により誤りを検出して訂正する1ビット誤り訂 正回路ECC、をそれぞれ示している。なお、以下の実施例では、特に記載がない場合は 、メモリセルアレイSARYから64ビット単位でセンスアンプSAにデータ読み出されることと し、それに対応して8ビットの検査用ビットがセンスアンプSAに読み出されることとする

[0014]

図2は、図1に示されたメモリアレイの動作シーケンスである。アクティベートの外部コ マンドが入力されたときに、(1)ワード線活性化、(2)データ線に読出し信号発生、(3) センスアンプSAで読出し信号を増幅、 (4)エラー訂正回路ECCによって誤って読み出され たデータ訂正を行う。ここで、従来のDRAMの動作シーケンスと異なるところは、(4)エラ ー訂正回路ECCによって誤って読み出されたデータを訂正する点である。また、リード及 びライトの外部コマンドが入力されたときは、 (1)列選択線を活性化、 (2)センスアンプ SAで所望の入出力データの確定を行う。プリチャージ時には、 (1)エラー訂正回路ECCを 用いて検査ビットPを生成、(2)メモリセル内へのデータ書き込み、(3)ワード線の非活 性化、 (4)データ線DLのプリチャージを行う。なお、プリチャージ動作は、リード/ライ トコマンドが、リード/ライト動作終了後、自動的にプリチャージを行うことを示すコマ ンドである場合にはリード/ライトコマンドから連続して行われ、リード/ライト動作後ワ ード線を活性化状態のままにすることを示すコマンドである場合には、プリチャージコマ ンドが入力されたときに行われる。ここで、従来のDRAMの動作シーケンスと異なるところ は、(1) エラー訂正回路ECCを用いて検査ビットPを生成する点である。このように、エラ ー訂正回路ECCを図2に示した動作シーケンスで動作させることで、データの読出し、エラ -検出及び訂正、外部デ-タの書込み動作を、所謂ロウサイクル内で処理できる。すなわ ち、特許文献1等のエラー訂正回路の構成のように、通常動作の書込み時に、サブアレイ SARY内のデータをバンク外部まで出力してエラー検出および訂正を実行する必要がないた め、読出しおよび書込み速度の低下を最小限に抑えることができる。つまりエラー検出お よび訂正をすることによって、アクセス速度に大幅な遅延が生じることのないメモリが実 現でき、さらにはデータ線を低電圧化しても、誤動作を防止できるので、低消費電力化も 可能となる。また、バンク外部までデータを出力する必要がないので、大きな寄生容量を もつ多数の入出力線を振幅させる必要もない。すなわち、ECC回路を付加したことで生じ る、動作時の消費電流の増加を最小限に抑えることが可能となる。

【0015】

図3は、図2の動作シーケンスにおいて、アクティベート時およびリード/ライト時の要素回路の動作順序の一例を示す図である。エラー訂正回路ECCは72個の要素回路から構成され、図中のECC0~ECC71で示されている。各ECC要素回路は、排他的論理和回路EXOR、比

30

20

10

較回路COMP、データ反転回路INVから主に構成される。アクティベート時に、ECC要素回 路ECC0に接続されるセンスアンプSA0が誤ってデータを読み出した場合 (1)、まずそのデ ータは排他的論理和EXORに入力され、その出力結果は後続のECC要素回路ECC1を構成する 排他的論理和回路EXORに入力される(2)。同様にECC要素回路ECC1では、ECC要素回路ECC0 の出力結果とセンスアンプSA1のデータの排他的論理和を計算して、後続のECC要素回路EC C2にその出力結果を転送する。このような計算を順次行い、72段の排他的論理和EXORの計 算を実行して8bitのシンドローム信号Sを生成する。もし読出しエラーが検出され、シ ンドローム信号Sが活性化(この場合、シンドローム信号Sの全8bit中、1bitでも1が出力) されたら、プリデコード回路PDでシンドロームをプリデコードし(3)、比較回路COMPでデ コードされたシンドローム信号Sとセンスアンプ回路SAが一致するか判断する (4)。さら に、データ反転回路INVによってセンスアンプSA0中のデータを反転し(5)、その後カラ ムスイッチYSWを活性化して、正しいデータをリードもしくはライトする。以上がアクテ ィベートからリード/ライトに係る動作シーケンスである。

[0016]

次にプリチャージに係る動作シーケンスを、図4を用いて説明する。アクティベート時 に読出しデータに誤りがあった場合、エラー訂正回路ECCによってエラーが検出および訂 正された後、リードもしくはライトすべきデータがセンスアンプSAに保持される。その後 、センスアンプSAに保持されているデータは、カラムスイッチYSWを活性化する (1)こと で、外部に入出力される(2)。この際、ライトコマンドが外部から入力された場合、新し い64bitのデータパターンに対してエラー検出および訂正するための検査ビットPを新たに 生成する必要がある。新たに検査ビットPを生成するためには、センスアンプSAに保持さ れているデータを用いて排他的論理和EXORを計算し(3)、アクティベート時と同様のフロ ーを実行する。なお後述するが、検査ビットPを算出する際は、検査符号Hを構成するECC ブロックECC0~ECC71のうち、ECC0~ECC63までの要素回路に属する排他的論理和EXORを用 いて検査ビットPを計算すればよい。その後、生成した検査ビットPとセンスアンプSAに保 持されているデータをメモリセルにリストアし、続いてワード線を非活性化して、データ 線をプリチャージする。以上のようにして、アクティベートからリード/ライト、プリチ ャージコマンドに至るまでのロウサイクル内で、エラー検出おより訂正を実行する。 **[**0017**]**

30 図5は本発明のエラー訂正回路搭載DRAMの一実施例であり、複数の排他的論理和回路EXO Rからなるシンドローム生成回路SYN_GENと、データ反転回路DINV、センスアンプ回路SA、 プリチャージ回路PCH、カラムスイッチYSWから構成されるセンスアンプアレイSAA0-SAA71 が記載されている。なお比較回路COMPは図面が煩雑になるためここでは省略している。ま た、アクセストランジスタTNとセルキャパシタCSからなるメモリセルMCを複数有するサブ アレイSARYOが、スイッチトランジスタTSWを介してセンスアンプアレイSAAO-SAA63と接続 されている。また、メモリセルMCのワード線WLを駆動するためのサブワードドライバSWD が、サブアレイSARYの両側に接続されている。さらにエラー検出および訂正に必要な検査 ビットを保持するための検査ビットアレイCHKARY0が、センスアンプ回路SAA64-SAA71と接 続され、メモリアレイを構成している。なお検査ビットを保持するためのメモリセルも、 サブアレイを構成するメモリセルMCと同様の構成である。検査ビットを保持するためのメ モリセルは、対応するメモリセルMCが接続されるワード線WLと同じワード線に接続される 。これにより、一つのワード線WLを立ち上げることで対応するメモリセルMCと検査ビット を保持するメモリセルが同時に読み出されるため、異なるメモリアレイに検査ビットを構 成することと比較して制御が簡単になる。なお、エラー訂正回路ECCは、シンドローム生 成回路SYN_GEN、データ反転回路DINV及び後述するデコード回路DECで構成される。ここで 、後で詳細に構成・動作を述べるが、シンドローム生成回路SYN_GEN及び後述するデコー ド回路DECは、対応するメモリセルからデータを読み出したときの誤動作を検出し、反転 回路DINVは、シンドローム生成回路SYN GEN及び後述するデコード回路DECで検出された読 出し誤動作したデータを反転して訂正する役割を持つ。

[0018]

(6)

10

また、それぞれの記号は、センスアンプ回路SAを駆動するコモンソース線CSN0、CSP0、 コモンソース駆動信号 CSN0、 CSN1、 CSP0、 CSP1、データ反転回路DINVを駆動する コモンソース線CSN1、CSP1、データ反転信号INV_SIG、スイッチトランジスタ駆動線SHRR 、SHRL、カラムスイッチ駆動線YS0、ローカルデータ線LIOT0、LIOB0、LIOT1、LIOB1、プ リチャージ駆動線DLEQ、プリチャージ電圧VDLR、サブワード線WL、WL0-WL2、データ線DL0 、/DL0、アクセストランジスタTN、セルキャパシタCS、プレート電極PLT、シンドローム 信号S0-S7、データ訂正信号SYN0-SYN71を示している。なお、複数のメモリセルMCは、N型 チャネルMOSトランジスタTNとキャパシタCSをそれぞれ具備するDRAMメモリセルである。 また複数のセンスアンプ回路SAは、一方のゲートと他方のドレインが互いに接続されたP 型チャネルのMOSトランジスタ対と、一方のゲートと他方のドレインが互いに接続されたN 型チャネルのMOSトランジスタ対で構成される。

【0019】

図5に示すように、シンドローム生成回路SYN_GENおよび後述するデコード回路DECは、 サブアレイSARY毎に配置される。このような構成にすることで、データの読出し、エラー 検出及び訂正、外部データの書込みにいたるまでの動作を、センスアンプアレイSAAで処 理できる。すなわち、通常動作の書込み時に、サブアレイSARY内のデータを所謂バンク外 部まで出力する必要がないため、エラー検出および訂正動作を実行した時においても、読 出しおよび書込み速度の低下を最小限に抑えることができる。なおテストモードの際には 、図5のデータ反転回路DINVを構成するデータ反転信号INV_SIGをネゲートしておくことで 、反転回路DINVを無効化でき、エラー検出および訂正に関わる動作を無効化できる。した がって、訂正前のサブアレイSARY内のメモリセルのデータを読み出すことで、異物などに よる固定不良や、リテンション不良などの解析を行うこともでき、チップの歩留まり評価 が可能となる。

【 0 0 2 0 】

図6は、図5に示す実施例において、各回路の配置がわかるように複数のサブアレイブ ロックを示したものである。サブアレイSARY及び検査ビットアレイCHKARYを含むサブアレ イSARYは、四角形の領域に形成され、その左右の辺に沿って、センスアンプSA及びエラー 訂正回路ECCが配置される。また、四角形の領域の上下の辺に沿ってサブワードドライバS WDが配置される。ここで、センスアンプSA及びエラー訂正回路ECCは、その左右に配置さ れるサブアレイSARYに共通に設けられる。同様に、サブワードドライバSWDは、上下に配 置されるサブアレイSARYに共通に設けられる。更には、センスアンプSAは、ビット線対(B LT,BLB)ごとに左右交互に配置される。これにより、エラー訂正回路ECCやセンスアンプSA 、サブワードドライバSWDの面積を小さくすることが可能となる。また、センスアンプSA に読み出されたデータは、カラムスイッチYSWを介してローカル入出力線LIOに出力される 。更に、交差領域XPにおいて、スイッチを介してメイン入出力線MIOに出力される。ここ で、ローカル入出力線LIO及びメイン入出力線MIOには、エラー訂正回路ECCでエラー訂正 された後のデータが出力される。即ち、エラー訂正をする度にローカル入出力線LIO及び メイン入出力線MIOを駆動する必要がないため高速に動作させること及び低消費電力の動 作が可能となる。なお、本実施例では、メモリセルアレイの中で一つのワード線WLに接続 されるメモリセルの数は、エラー訂正に必要なビット数(72ビット)×2=144ビットと なる。

【 0 0 2 1 】

図7は、図5の実施例に記載されているシンドローム生成回路SYN_GENにおけるシンドロ ーム生成の具体例である(72,64)ハミング符号の検査符号Hの一例である。なおI、I"は 情報ビット、X、X"は符号語、P、P"は検査ビット、Y、Y'は受信語、S、S'は生成され るシンドロームである。図7のように、例えば符号語Xに対応する検査ビットPは、生成行 列Gに情報ビットIの転置行列ITを掛けることで得られる。なお、演算はmod2で行う。し たがって、データにエラーがない場合の受信語Yは、情報ビットIに検査ビットPを加えた7 2ビットの行列(符号語X)で表される。なお図7において、検査符号Hと受信語Yの転置行 列YTから算出されるシンドロームSは、すべてのビットで0となる。すなわち、受信語Yに 20

10

エラーがないことを示している。一方、単一誤りeが発生し、受信語がY'=Y+e(ここで'+'の記号は排他的論理和を意味する)のように表されるとする。この場合、エラー検出および訂正の過程で生成されるシンドロームS'は、S'=(11100000)となる。この生成されたシンドロームS'は、単一誤りが生じたビット位置の情報を持つ。したがって、検査行列Hの一列目H0(11100000)に対応するD0のデータが誤って読み出されたと検出できる。なお、図7で示した符号語X、X"のうち、情報ビットI、I"はサブアレイSARYのメモリセルに保持される。また、検査ビットP、P"のデータは検査ビットアレイCHKARYのメモリセルに保持される。検査符号Hの行列の"1"の数字は、後述する図8で示される排他的論理和EXORの物理的な位置を意味している。一方受信語Y、Y'はサブアレイSARYに保持された符号語X、X"をメモリセルから読出し、センスアンプSAで増幅した際のデータ線上の信号を示している。

【0022】

図8は、図7の検査行列Hを排他的論理和回路EXOR、論理積回路ANDを複数用いて構成した シンドローム生成回路SYN_GENと比較回路COMPを示している。なお、図3ではプリデコーダ PDと比較回路COMPをそれぞれ使用する例を記載したが、ここでは説明の簡単のため生成さ れたシンドローム信号Sと各センスアンプの位置を示す番号(検査行列Hの各列H0-H71)とを 直接比較する例を記載した。図中の記号は、検査ビット出力線CO-C7、シンドローム無効 化信号SYN_DIS、比較回路COMPである。その他の記号は、図1と同様なので説明を省略する 。例えば、単一誤り e が発生している図7の受信語Y'がデータ線DLO-DL63および検査ビッ ト出力線CO-C7を経由してシンドローム生成回路SYN_GENに入力された場合、生成されるシ ンドロームS'は、S'=(1110000)である。したがって、データ訂正信号SYN0-SYN71の中 、データ訂正信号SYN0のみがアサートされる。このように、データ訂正信号SYN0が八イに アサートされることで、データ反転回路DINVが活性化され、誤って読み出されたデータ線 DLOの信号を反転させることでデータを訂正することができる。

20

30

10

[0023]

図9は、図5および図8で示した排他的論理和回路EXORの具体例である。図9(a)の回路は、4つのNMOSトランジスタで構成されるので、回路面積が小さいという利点を持つ。図9(b)、図9(c)はCMOSタイプの回路構成からなり、図9(a)に比べ回路面積は多少大きくなるものの、高速動作が可能であるという利点がある。図10は、図8に示した論理積回路ANDの具体例を示した回路図である。論理積回路ANDは8入力の論理積なので、図10(a)では一例として、7つの論理積回路を接続して8入力の論理積回路を構成した例を示している。また、シンドローム無効化信号SYN_DISは、論理積回路ANDの給電部に接続され、データ訂正信号SYNOを制御する。このように、本実施のエラー訂正回路ECCを構成する回路は、簡単な回路で構成でき、実現が容易である。また図10(b)は、パストランジスタを直列に接続した、ダイナミック型の論理積回路ANDの例である。この場合、論理積回路ANDを構成するトランジスタの数が少なくてすむので、より高集積なDRAMアレイを実現できる。

図11は、本発明のエラー訂正回路ECCを用いてデータを読み出したときの、動作波形の ー例を示した図である。まず、プリチャージ駆動線DLEQをアサートして、データ線対をプ リチャージ電位VDLRにプリチャージする。プリチャージ駆動線DLEQの駆動方法は様々ある が、例えばロウアドレス信号やサブアレイ選択信号を利用すればよい。同様に、スイッチ トランジスタ駆動線SHRRを、ロウアドレス等を利用してネゲートする。このようにするこ とで、選択サブアレイSARY0のデータ線対とセンスアンプアレイSAA0-SAA71が電気的に接 続される。次にサブワード線WL1がアサートされると、複数の選択メモリセルから保持さ れている信号が、データ線に出力される。例えば、図5のメモリセルMCのLレベルに対応し た微小な信号dVsigが、データ線DL0に出力される。その後、コモンソース線CSN0が接地電 EVSSに駆動されると、読出しデータに誤動作がなければ、データ線DL0は接地電EVSSに 駆動される。しかし、微細化が進み、セルキャパシタの容量が充分に確保できない場合、 データ線を低電圧化すると、前述の読出し信号dVsigが非常に小さくなる。このような場 合、例えば宇宙から照射される 線や中性子線などの影響で、臨界電荷が発生し、データ

線に出力された読出し信号dVsigのデータを反転させてしまう場合がある。このような時 は、図11に示す破線のように、接地電圧VSSに駆動されるべきデータ線DLOが、ハイレベル の電圧VDLに駆動され、データが誤って読み出されてしまう。一方、本発明のようにエラ ー訂正回路ECCを具備すれば、誤って読み出されたデータ線DLOの信号を訂正できる。例え ば、図11の動作波形のように、データ線DLOのデータが誤って読み出され、受信語Y'のよ うに読み出された場合、出力されるシンドローム信号SO-S7はS'=(11100000)となる。し たがって、データ訂正信号SYN0がハイにアサートされ、データ反転回路DINVを活性化し、 データ反転信号INV_SIGによって保持されていた電位レベルが反転され、データ線DLOのデ ータを訂正する。その後カラムスイッチYSWが活性化され、訂正された信号が外部に出力 される。

【0025】

図12は、本発明のエラー訂正回路ECCを用いた時、外部からのデータを書き込む場合の 動作波形の一例を示した図である。基本的な動作は図11と同様なので詳細な説明は省略す る。また、スイッチトランジスタ駆動線SHRR等の一部の制御線は、説明の簡単化のため省 略した。図11と異なる点は、データ訂正信号SYN0を用いて、DL0のデータを訂正した後、 シンドローム無効化信号SYN_DISをハイにアサートすることである。例えば図7中に示され た情報ビットのうち下線で示した、DL8、DL9の2ビットのデータを外部から書き込む場合 、まずサブワード線WL1をアサートしてメモリセルから所望のデータを読みだす。この時 、図11と同様にDL0のデータが誤って読み出されたときは、エラー訂正回路ECCによってデ ータ線DL0のデータを訂正する。その後、カラムスイッチ駆動線YS4を活性化して、データ 線DL8、DL9に外部データを入力する。次に、シンドローム無効化信号SYN DISをアサート して、各検査ビット出力線C0-C7に、生成された検査ビットP"のデータを出力する。また 、シンドローム無効化信号SYN_DISを利用して、論理積回路ANDを無効化する。このように することで、書き込みデータである情報ビットI"に対応する検査ビットP"を正しく生成 することができる。また、書き込むべきデータである情報ビットI"と新たに生成した検 査ビットP"を誤って修正しないように、エラー訂正回路ECCを制御できる。以上のように 、シンドローム無効化信号SYN DISを用いてエラー訂正回路ECCを制御した後、カラムスイ ッチYS4をアサートし、書き込みデータDQを、データ線DL8を経由してメモリセルにライト する。また、生成した検査ビットP"を所望の検査ビット用のメモリセルにライトする。 このように、シンドローム無効化信号SYN_DISを活性化することで、正しくエラー訂正回 路ECCを制御でき、低電圧動作が可能なDRAMアレイを実現できる。なお、検査ビットの書 き込みを制御する信号にシンドローム無効化信号SYN_DISを用いているが、外部プリチャ ージコマンドによって制御される別の信号を用いて検査ビットの書き込み動作を制御して も良い。このようにすれば、同一ワード線に接続されるメモリセルに対して書込み動作が 連続して要求された場合、外部からのデータがカラムスイッチYSWを経由してデータ線に 書き込まれるたびに、新たに生成される検査ビットを検査ビットアレイCHKARYのメモリセ ル内に書き込まなくてすむ。このため、検査ビットアレイCHKARYのデータ線充放電電流を 低減でき、消費電力を低減できる。

[0026]

図13(a)は、本発明のエラー訂正回路ECCを用いて構成したDRAMチップの一例を示した図 40 である。図の記号は、検査ビットアレイCHKARY、ECCセンスアンプ部ECCSA、サブアレイSA RY、サブワードドライバ部SWDA、ロウデコーダR-DEC、カラムデコーダC-DEC、アドレスコ ントローラA-CTL、周辺回路PERI、パッドPAD、内部電源発生回路V_GEN、ECC検出部DETECT を示している。なお、図面が煩雑になるため、メインワードドライバ等、チップに必要な 回路ブロックの一部は図面から省略している。このように、ECCセンスアンプ部ECCSA内に エラー訂正回路ECCを組み込んでいるので、ロウデコーダR-DECなどの周辺回路は、従来の 構成のままでよいため、設計が容易である。また図13(b)は、内部電源発生回路V_GENが生 成する各種電源電圧と、それらの電源を利用する各回路との接続関係を示した一例である 。内部電源発生回路V_GENは、外部電源VDDおよび外部接地電源GNDを用いて、ワード線選 択レベルVPP、ワード線非選択レベルVKK、データ線電圧VDL、接地電圧VSS、周辺回路電圧 50

30

10

10

20

30

40

VCL、基板電圧VBB、プリチャージ電圧VDLR等の電圧レベルを生成する。各回路は、それら の電圧レベルを用いて、読出しや書き込みに関わる所望の動作を実行する。図13(c)のECC 検出部DETECTには、ロウアドレスROW-ADD、カラムアドレスCOL-ADD、データ訂正信号SYN が入力されている。さらに、エラー訂正が実行されたことを検出し、外部システムにその 検出の有無をブロードキャストする信号であるECCアクノリッジ信号ECC_ACKが記載されて いる。なお、ECCアクノリッジ信号ECC ACKを外部システムに転送するには、図13(a)に示 したPAD部にハッチングで示した新たな専用パッドPAD ECCを加えることで、実現できる。 なお、専用パッドPAD_ECCは、ECCアクノリッジ信号ECC_ACKを出力するための出力回路に 接続される。現在のDRAMでは、アドレスパッドとデータ入出力パッドが半導体チップの長 辺方向の中央軸に対して上下に分かれて配置される。このようにアドレスパッドとデータ 入出力パッドが上下に分かれて配置される場合は、専用PAD及び出力回路をデータ入出力 パッドが配置される側に配置することで、データ入出力用の電源VSSQやVDDQを共通にECC アクノリッジ信号出力回路に接続でき、余分な配線が必要でなくなり小面積を実現できる 。また、このようにECCアクノリッジ信号を出力する構成を半導体チップが有することで チップ組み立て後のメモリセルの信頼性を常に監視することが可能となる。例えば、エ ラー訂正回路が動作したことを示すログを、外部システムが保存しておき、エラー発生の 頻度をモニターすれば、チップの信頼性を常時確認することができる。すなわち、本発案 のエラー訂正回路ECCとECC検出部DETECTを有することで、低消費電力化だけでなく、シス テム全体の信頼度を著しく向上できる。

【0027】

以上が本発案の実施例1の説明である。なお、言うまでもないが、図1から図13の構成は 本発明の主旨を逸脱しない範囲で様々な変更が可能である。例えば、図5では折り返し 型のアレイ構成を示しているが、もちろん開放型のメモリアレイ構成でも良い。またセン スアンプ回路SAも、ラッチ型の回路構成ではなく、所謂ダイレクトセンスアンプのような 回路構成でもよいことは言うまでもない。この場合、データ書込み用のトランジスタを新 たに追加すればよい。さらに、コモンソース線CSP0やコモンソース線CSP1を周辺回路電圧 VCLまで昇圧する、所謂オーバードライブ方式のセンスアンプ駆動方式や、コモンソース 線を駆動するドライバ回路を分散して配置する、所謂分散ドライブ方式にしてもよいし、 前記二つの方式を組み合わせた、所謂分散オーバードライブ方式を利用しても良い。これ らの場合、低電圧化したときでも、メモリセルのデータを高速に読み出すことができる。 また、図7の検査行列Hも様々な変更が可能である。各列で、ユニークなビットパターンを 構成できれば、どのような検査行列でもよい。さらに、図7の例では説明の簡単化のため 、ハミング符号を用いたが、本発明はこれに限定されるものではない。所謂BCH符号でも よいし、リード・ソロモン符号を用いて検査行列を構成してもよい。このように様々な符 号化手法を用いて、エラー訂正回路ECCを実現できる。さらに、図8、図9、図10では、エ ラー訂正回路ECC、排他的論理和回路EXOR、論理積回路ANDの一実施例を記載したが、本発 案はこれに限定されず、様々な変更が可能である。なお、図7の代わりに、巡回ハミング 符号を用いれば、排他的論理和回路EXORを繰り返し利用することで、回路規模を大幅に低 減することも可能である。なお、その場合の変更は、一般的な回路の追加で実現可能であ るので、ここでは図面を省略した。また、図11および図12の動作波形のタイミングの変更 や、図13のDRAMチップ構成、サブアレイSARYの数や、ECC検出部の構成も、本発案の主旨 を逸脱しない範囲で変更が可能であることは言うまでもない。

【実施例2】

[0028]

実施例1では、読出し誤動作が生じた場合、エラー訂正回路ECCを用いて誤って読み出さ れたデータを修正したが、冗長ビットを付加して、不良セルと冗長ビットと置換する手段 を有すると、冗長ビットを有さないアレイに比べてより低電圧化が可能となる。すなわち 、より信頼性を向上させたDRAMアレイを実現することができる。

【 0 0 2 9 】

図14の検査行列Hは、サブアレイSARYに冗長ビットを付加した時に、その冗長ビットに 50

対応する新たな冗長用検査行列を加えたときの、一実施例である。このように、冗長ビッ ト用に余分に検査行列を保持しておけば、例えばデータ線DL8およびデータ線DL32に接続 されるメモリセルが不良であった場合でも、置換先の冗長データ線のエラー検出及び訂正 をするために、冗長用検査行列の中から4列の行列を選択すれば、置換した冗長ビットの データを誤って読み出したときも、そのデータを修正できる。なお、検査行列Hは、あら かじめすべての列が独自なビットパターンとなるように構成されているので、冗長用の検 査行列から任意の列を選択しても、エラー訂正回路のための検査行列として利用できる。 図14の例では、データ線DL8およびデータ線DL32に接続される複数のメモリセルの中、ひ とつのセルが不良セルであり、データ線DL8、DL32を選択するカラムスイッチYS4およびYS 16が接続されているセンスアンプアレイSAA8、SAA9、SAA32及びSAA33がそれぞれ冗長用の センスアンプアレイ及び冗長ビットと置換されたことを示している。なお、置換もとのデ ータ線に対応する検査行列のうち、8列目、9列目、32列目及び33列目、さらに使用しない 冗長ビットに対応する斜体で示した4列の行列は、エラー検出および訂正動作の際には、 無効化する必要がある。その理由は、無効化しないと、64bitの情報ビットIに対応した、 正しい検査ビットPを生成できないためである。したがって、冗長ビットを用いて不良セ ルを置換したときの検査行列は、無効化したビットパターンを除いた検査行列H'のよう に示され、本実施の検査行列H'を利用すれば、冗長ビットとエラー訂正回路ECCを併用し たDRAMアレイが実現可能となり、エラー訂正回路ECCだけを利用した実施例1よりも、より 低電圧動作が可能なメモリが実現できる。例えば、情報ビットIが図14のような場合、受 信語はYのようになる。この場合、受信語YにエラーがないためシンドロームSのビットは すべて0である。一方、単一誤りeが発生し、受信語がY'のような場合は、シンドローム はS'のように出力され、データ線DL21に対応するビットが不良であることを検出し、そ のセルのデータを訂正する。

【0030】

図15は、図14に示した検査行列H'において、不要なビットパターンを無効化するため の回路を付加した時の、センスアンプアレイSAAO-SAA79の一実施例である。図15に示した ように、センスアンプ回路SAのコモンソース線CSN0、CSPOとデータ線DL、/DLを短絡させ るようにトランジスタを接続し、不良メモリセルが接続されているセンスアンプアレイに 対応するセンスアンプ無効化信号SADISをアサートすることで、排他的論理和回路EXORを 不活性化させることができる。すなわち、冗長とエラー訂正回路ECCを併用したDRAMアレ イが実現可能となる。また実施例1と同様に、データ反転回路DINVはデータ反転信号INV_S IGを具備することで、テストモードの際にデータ反転回路DINVを無効化し、サブアレイSA RYおよび冗長セルの不良解析を行うことができる。すなわちどのメモリセルが不良セルで あるのかを識別でき、その情報をもとに冗長ビットとECCブロックの置換が可能となるの で、信頼性の高いチップを提供することが可能となる。

【0031】

図16は、図14および図15の構成において、読出し動作時におけるエラー検出および訂正 動作波形の一実施例である。基本的な動作は実施例1と同様なので、詳細な説明は省略す る。また、データ反転信号INV_SIG等一部の制御信号は、説明の簡単化のため省略した。 図11と異なる点は、センスアンプ無効化信号SADIS4をアサートし、所望のデータ線DL8お よび/DL8の電圧レベルを固定する点である。図16では、データ線DL8に接続されるメモリ セルが不良セルであり、冗長ビットに置換されたので、センスアンプアレイSAA8を構成す るセンスアンプ回路SAを無効化し、排他的論理和回路EXORを不活性化していることを示し ている。なお、書込み動作については、図12の動作波形に加え、図16に示したセンスアン プ無効化信号SADISを、読出し動作と同様に制御すればよいので、ここでは図面による説 明を省略した。このように、センスアンプ無効化信号SADISを追加することで、冗長とエ ラー訂正回路ECCを併用したDRAMアレイが実現できる。すなわち、冗長ビットを有するこ とで、より安定した読出し動作が可能となり、データ線を低電圧化しても誤動作が生じな いDRAMアレイが実現できる。また、本実施のエラー訂正回路ECCは、サプアレイSARY毎に 設置されるため、実施例1と同様に、通常の動作時においても読出しおよび書込み速度の 30

10

20

低下を最小限に抑えることができる。

【実施例3】

[0032]

実施例1、実施例2では、検査ビットアレイのメモリセルが不良セルではない場合につい て説明したが、検査ビットアレイのメモリセルが、セルキャパシタ不良等であった場合、 予め余分な複数の検査ビットと、前記検査ビットのエラー検出および訂正に必要な検査行 列を用意しておき、前記検査ビットと前記検査行列も、エラー検出および訂正動作に利用 することで、検査ビットに不良セルがあり、同時にサブアレイSARYから読み出したデータ に誤動作が生じた場合でも、エラーデータを修正でき、信頼性の高いDRAMアレイが実現で きる。言い換えると、単純なハミング符号を用いる場合でも、検査ビットのハードエラー 1ビットと、サブアレイSARYから読み出したデータのソフトエラー1ビットの、2ビット修 正が可能となる。すなわち、データ線を低電圧で動作させた場合においても、2ビット修 正が可能となるので、安定した読出しが可能となり、低消費電力なDRAMアレイが実現でき る。

(12)

[0033]

図17は、検査ビットアレイCHKARYのメモリセルが不良であった場合を想定し、その不良 検査ビットのエラーを検出および訂正するための、ビットパターンを新たに加えた検査行 列Hの一実施例を示した図である。図17の例では、検査ビットアレイCHKARYに、検査ビッ トとして複数のメモリセルを具備したデータ線DL72を加え、そのデータ線DL72から読み出 したデータを、エラー検出および訂正するために、新たに検査行列を加えた例を示してい る。このようにすると、検査行列Hのそれぞれの列が、独自のデータパターンとなるよう に検査行列Hを構成できる。ここで、検査ビットアレイCHKARYのメモリセルに不良がない 場合、例えば受信語Yに対するシンドロームSは、すべて0の9bitの信号と表される。この 場合、誤って読み出されたデータがないことを示している。一方、仮に検査ビットアレイ CHKARYを構成する、データ線DL65に接続されるメモリセルの一つが、セルキャパシタの不 良により、正確なデータの読出し動作ができない場合があるとする。この場合、常に1bit の誤動作が発生するので、実施例1および実施例2のエラー訂正手法であれば、エラー訂正 能力を検査ビットの修正に使ってしまい、サブアレイSARYのデータの読出し誤動作を修正 することができない。そこで本実施例のように、検査ビットアレイCHKARYに予め用意して おいた検査ビットであるデータ線DL72をエラー検出および訂正動作に利用する。言い換え ると、(72,64) ハミング符号ではなく、(73,64) ハミング符号の構成でエラー検出および訂 正を行う。このようにすることで、エラー訂正回路ECCのデータ修正能力を、検査ビット アレイCHKARYのハードエラー1ビットと、サブアレイSARYのソフトエラー1ビットの、合計 2ビットの訂正能力に向上させることができる。なお、図17では、検査ビットアレイCHKAR Yに、検査ビットとして複数のメモリセルを具備したデータ線DL72を加えてエラー検出お よび訂正をする例を示したが、もちろんサブアレイSARYのセル不良のために、冗長用検査 行列を用意してもよいことは言うまでもない。この場合、図17の検査行列Hの斜体の部分 を利用すればよい。冗長を有することで、サブアレイSARYのハードエラーを置換できるの で、より信頼性のあるDRAMアレイが実現できる。すなわち、最大で同一データ線上のエラ ーを同時に3ビット訂正できる。なお、エラー訂正回路ECCだけで、充分に低電圧動作が可 能であれば、図17に示した冗長用の検査行列を具備しなくてもよい。この場合、サブアレ イSARYに付加される冗長用メモリセルが削減できるので、より高集積なDRAMアレイが実現 できる。このように本実施の発明は、信頼性、低電圧動作を求める場合、もしくはより高 集積なDRAMアレイを求める場合というように、その目的において様々な形態を取ることが 可能である。また実施例1および実施例2では、カラムスイッチYSー本に対して、全部で4 つのセンスアンプアレイSAAが選択される共有センスアンプ構成について説明したが、本 実施例では、説明の簡単化のためカラムスイッチYS一本につき、センスアンプアレイSAA が二つ接続される共有センスアンプ構成とした。また、本実施例では、サブアレイSARYに は不良セルがなく、冗長用の検査行列を利用する必要がない場合について説明する。した がって図17の検査行列Hの一部分は無効化して、エラー検出および訂正する場合について 50

10

20

説明する。

[0034]

図17の受信語Y'のように、単一誤りeが発生しデータ線DL65のデータが誤って読み出さ れたとする。その場合、シンドロームS'は、S'= (010000000)となり検査ビットのハー ドエラーを検出訂正する。次に受信語Y"のように、検査ビットのハードエラーによる単 ー誤りeに加え、サブアレイSARYのデータ読出し時に、誤動作によって単一誤りe'が発生 したとする。この場合シンドロームS"は、S"= (101000000)と出力される。しかし、検 査行列Hの中に、このシンドロームS"が示す検査行列は存在しない。すなわちエラーの検 出はできていても、エラーの訂正ができない。その理由は、そもそも検査ビットの中、1 ビットが誤って読み出されているので、ハミング符号の1ビット訂正能力を超えてしまっ ているからである。そこで本発案では、予め検査ビットのハードエラーの位置が分かって いる場合、そのハードエラーに対応するシンドローム信号を無効化する。図17の場合、デ ータ線DL65に接続されるメモリセルが、ハードエラーであることが分かっているならば、 シンドローム信号S1を無効化する。このようにすれば、シンドロームS"はS = (1X100000 0) (Xはドントケアを示す)と出力される。したがって、データ線DL0が誤りであることを示 すことができるので、エラーを検出訂正できる。つまり、検査ビットアレイCHKARYのデー タが誤っていたとしても、サブアレイSARYの誤動作を検出訂正することができる。なお、 本発案の検査行列Hにおいては、いずれの行の検査行列がドントケアになっても、独自の ビットパターンが維持されるような構成となっている。例えば、図17の生成行列の列方向 の1の数は、すべての列において3つであり、シンドローム信号S0-S8のうち、どのシンド ローム信号を無効化しても、必ずエラー検出および訂正が可能である。

(13)

[0035]

図18は、図17の説明において記述した、シンドロームを無効化するための手段を具備し たエラー訂正回路ECCの一実施例である。基本的な回路構成は図8と同様なので、ここでは 詳細な説明を省略する。異なる点は、シンドローム信号を無効化するためのシンドローム 信号無効化信号SYNSIG_DISを追加したことと、シンドローム信号S0-S8の9ビットに対して 、それぞれ2入力NAND回路を二つ付加している点である。このような構成にすることで、 所望のシンドローム信号を無効化できる。

[0036]

30 図19は、本実施のエラー訂正回路ECCを利用して、読出し時の誤動作を検出訂正したと きの動作波形の一例である。基本的な動作は、図11および図16の読出し動作と同様なので 、ここでは詳細な説明は省略する。また、データ反転信号 INV_SIG等一部の制御信号は、 説明の簡単化のため省略した。図11および図16と異なる点は、シンドローム信号無効化信 号SYNSIG_DISをアサートし、シンドローム信号S1の出力データをドントケアにしている点 である。このようにシンドローム信号無効化信号SYNSIG_DISOを制御することで、シンド ロームS"をシンドロームSとして出力できる。その結果、データ訂正信号SYN0がアサート されるので、データ線DL0のデータを検出および訂正することができる。また、本実施例 ではセンスアンプアレイSAAの回路図を示していないが、図15と同様なのでここでは省略 した。さらに、書込み時の動作波形も、図12と基本的には同様な動作波形であり、それに 加えて図19のようにシンドローム信号無効化信号SYNSIG_DISを追加すればよいので、ここ では図面とその説明を省略した。

[0037]

なお、図17の検査行列は、巡回ハミング符号を用いている。巡回ハミング符号を用いる ことで、排他的論理和回路EXORを繰り返し利用することができる。その結果、追加ハード ウェアの増加を最小限に抑えることが可能となり、より高集積なDRAMアレイを実現できる 。なお、実施例1および実施例2においても、巡回ハミング符号を用いて検査行列を構成す れば、追加ハードウェアによる面積増加を最小限に抑えることができることは言うまでも ない。また、巡回ハミング符号を用いて、排他的論理和EXORの繰り返し回路を実現するた めの回路変更は、レジスタ等一般的な回路の追加で変更が可能であるので、ここでは図面 とその説明を省略した。このように、本発明はその主旨を逸脱しない範囲で様々な変更が

10

20

可能である。

【0038】

以上のように、実施例1から実施例3において説明したエラー訂正回路を用いれば、通常 の動作時に、データの読み出しおよび書き込み速度の低下を最小限に抑えることができ、 さらには、サブアレイの外部入出力線を、必要以上に振幅させることもないため、消費電 流の増加も抑えることができる。また、データ線を低電圧化して、信号量が低下した場合 でも、正確に信号を読み出すことができる。なお、実施例1から実施例3におけるサブアレ イSARYを構成するメモリセルMCは、1トランジスタ型のDRAMセルで説明したが、もちろん2 トランジスタ型の所謂ツインセルでもよい。また、二つのメモリセルを利用して、その論 理和をとる所謂ORセルでもよい。もちろんDRAMセルではなく、6トランジスタ型のスタテ ィックランダムアクセスメモリでもよく、様々なメモリセルと本発案のエラー訂正回路を 組み合わせて利用することができる。また、実施例1から実施例3で説明した動作波形にお いて、サブワード線WLは、接地電圧VSSからハイレベルのVPP電位まで振幅させる場合を記 載したが、非選択時においてサブワード線の電位を負電圧にする、所謂ネガティブワード 方式を利用しても良い。この場合、メモリセルの基板の不純物濃度を低くできるので、デ ータ線電圧が蓄積ノードに充分に書き込まれない等の問題を解決できる。即ち、信号電圧 の書込み不足による不良セルを低減できるので、本発案のエラー訂正回路と組み合わせて 使うことで、より安定した読出し動作、すなわち、データ線を低電圧化しても、正しくデ ータを出力できる信頼性の高いDRAMアレイが実現できる。このように、本発案のエラー訂 正回路は、低電圧動作や高集積化といった目的に応じて、様々な変更が可能である。 [0039]

また本発明は、65 n m ノード、45nm ノードまで微細化が進み動作マージンが低下した場 合に特に有効である。例えば図20のように65nm ノード、45nm ノードと微細化に伴い低電圧 化が進むと、読出し信号量が小さくなりランダム性の不良が増加する場合がある。同様に メモリセル容量CSが20fF、15fFと充分に確保できない場合読出し信号量が低下し、読出し 動作の誤動作が増加する場合がある。しかし、本発明のエラー訂正回路を用いれば、それ らの誤動作を訂正し、正しいデータを読み出すことができる。また図20に示されるように 、メモリセルやセンスアンプSAといった周辺回路のゲート長Lg、ゲート幅W、ゲート絶縁 膜厚Toxが微細化されると、トランジスタの短チャネル効果等により閾値電圧のバラツキ といった所謂素子バラツキが大きくなる場合がある。閾値電圧のバラツキやリーク電流と いった素子バラツキは、読出し信号量を減少させる原因ともなり、データ線電圧の低下や メモリセル容量不足と同様に読出し動作の誤動作に繋がる恐れがある。このような場合に おいても、本発明のエラー訂正回路を用いれば読出し誤動作を防ぐことができるようにな る。すなわち本発明によって微細化が促進され、高集積かつ低電圧動作が可能で信頼性の 高いDRAMが実現できる。

【図面の簡単な説明】

【0040】

【図1】本発明の半導体記憶装置のエラー訂正回路を含み、前記エラー訂正回路をサブア レイ毎に配置したメモリアレイブロックの概念図を示す第一の実施例である。

【図2】図1の実施例のエラー訂正回路において、シンドローム生成からエラー検出及び 40 訂正にいたるまでの動作シーケンスの一例を示す図である。

【図3】図2の動作シーケンスにおいて、アクティベート時の要素回路の動作順序の一例 を示す図である。

【図4】図2の動作シーケンスにおいて、プリチャージ時の要素回路の動作順序の一例を 示す図である。

【図5】図1のブロック構成を実現するための各回路構成の一例を示した図である。

【図6】図1のブロック構成を実現するための回路構成の一例を示した図である。

【図7】図5の実施例のエラー訂正回路に用いる検査行列、生成行列及びそれらを用いて 生成したシンドロームの一例である。

【図8】図5における、エラー訂正回路の一例を示す図である。

10

20

【図9】図8における、排他的論理和回路の一例を示す図である。

【図10】図8における、エラー訂正回路を構成する論理積回路の一例を示す図である。 【図11】図8のエラー訂正回路を用いたときの読み出し動作波形の一例を示す図である

【図12】図8のエラー訂正回路を用いたときの書込み動作波形の一例を示す図である。 【図13】図5に実施のエラー訂正回路を用いたサブアレイを、複数用いて構成したDR AMチップの一例を示す図である。

【図14】冗長ビットのエラー検出および訂正回路に用いる検査行列と、それを用いて生成したシンドロームの一例を示す第二の実施例である。

【図15】図14の検査行列を用いたときの、エラー訂正回路とそのエラー訂正回路を無 ¹⁰ 効化する手段を含むセンスアンプアレイの回路構成の一例を示す図である。

【図16】図15に実施したエラー訂正回路を用いたときの、読み出し動作波形の一例を 示す図である。

【図17】検査ビットのエラー検出および訂正回路に用いる検査行列と、それを用いて生成したシンドロームの一例を示す第三の実施例である。

【図18】図17の検査行列を用いて構成した、エラー訂正回路の一例を示す図である。 【図19】図18に実施したエラー訂正回路を用いたときの、読み出し動作波形の一例を 示す図である。

【図20】65nm、45nmノードにおけるセルキャパシタやトランジスタに関わる定数を示した一例である。

20

30

40

【符号の説明】

【0041】

ECC・・・エラー訂正回路、ECC0-ECC71・・・ECC要素回路、COMP・・・比較回路、DEC・ ・・デコーダ、PD・・・プリデコーダ、SA・・・センスアンプ回路、TSW・・・スイッチ トランジスタ、SHRL、SHRR・・・スイッチトランジスタ駆動線、YSW・・・カラムスイッ チ、YS0、YS4・・・カラムスイッチ駆動線、LIOT0、LIOT1、LIOB0、LIOB1・・・ローカ ル入出力線、MIO・・・メイン入出力線、DINV・・・データ反転回路、 INV SIG・・・デー タ反転信号、SYN_GEN・・・シンドローム生成回路、SYN_DIS・・・シンドローム無効化信 号、SA_DISO-SA_DIS35・・・センスアンプ無効化信号、SYNSIG_DISO-SYNSIG_DIS8・・・ シンドローム信号無効化信号、G・・・生成行列、H、H'・・・検査行列、H0-H71・・・ 検査行列の各列、X、X'、X"符号語、Y、Y'、Y"・・・受信語、YT・・・受信語Yの 転置行列、S、S'、S"、S・・・シンドローム、e、e'・・・単一誤り、I、I"・・・ 情報ビット、IT・・・情報ビットの転置行列、P、P"・・・検査ビット、X・・・ドント ケア、CRR_CIRC・・・データ訂正回路、S0-S8 、/S0-/S8・・・シンドローム信号、SYN0-SYN79・・・データ訂正信号、CO-C8・・・検査ビット信号、CHKARY、CHKARYO・・・検査 ビットアレイ、EXOR・・・排他的論理和回路、AND、ANDO-AND6・・・論理積回路、PCH・ ・・プリチャージ回路、DLEQ・・・プリチャージ回路駆動線、VDLR・・・プリチャージ電 圧、CSN0、CSN1、CSP0、CSP1・・・コモンソース線、 CSN0、 CSN1、 CSP0、 CSP1 · ・・コモンソース制御線、WL、WLO-WL2・・・サブワード線、DLO-DL72、/DL0-/DL72・・ ・データ線、D0-D63・・・データ、MC・・・メモリセル、CS・・・セルキャパシタ、PLT ・・・プレート電極、TN・・・アクセストランジスタ、dVsig・・・読み出し信号、SAA0-SAA79・・・センスアンプアレイ、SAA・・・センスアンプ部、ECCSA・・・ECCセンスアン プ部、SARY、SARYO・・・サブアレイ、XP・・・交差領域、R-DEC・・・ロウデコーダ、C-DEC・・・カラムデコーダ、A-CTL・・・アドレスコントローラ、PERI・・・周辺回路、DE TECT・・・ECC検出部、PAD・・・パッド、V_GEN・・・内部電源発生回路、ECCACK・・・E CCアクノリッジ信号、SWD・・・サブワードドライバ、SWDA・・・サブワードドライバ部 、VPP・・・ワード線選択レベル、VKK・・・ワード線非選択レベル、 VDL・・・データ線 電圧、 VSS・・・接地電圧、VBB・・・基板電圧、VCL・・・周辺回路電圧、VDD・・・外 部電源、GND・・・外部接地電源。

(15)





SARY



CHKARY







【図4】



(1) YSW



【図6】









図9



【図10】





【図13】







ø

図14

ш

【図14】

冗長用検査行列

٢

険査ビットP 01110001 (D0 - D63) 情報ビット!

Invalidate

nvalidate

н

. т

Invalidate

00000000 1111111

> 00000000 ။ ပ

"≻

00000000

s' = [00100101]





【図17】

図17

ш Н

101101110 01111111 00000000 01010100 00010010 11111000 Y' = [01111111 00000010 0000000 s' = [01000000] II Đ

" S

⊧

0000000000 00000000 00000000 00000000 0000000 00000000 e" = [10000000 00000000 00000000 s" = [10100000]

<u>X</u> = Don't Care [1<u>X</u>100000] ا ا







	65nmノード	45nmノード
データ線電圧VDL(V)	~1.0	~0.8
セル容量CS (fF)	~20	~15
ゲート長Lg (セル/SA)(nm)	~ 65/ ~200	~ 45/ ~100
ゲート幅W (セル/SA)(um)	~ 0.065/ ~2	~ 0.045/ ~1
ゲート絶縁膜厚Tox (セル/SA)(nm)	~ 6/ ~4	~ 5/ ~3

フロントページの続き

審査官 小林 紀和

(56)参考文献 特開2002-056671(JP,A) 特開2004-046969(JP,A) 特開平10-326497(JP,A) 特開平01-1217999(JP,A) 特開平01-133299(JP,A) 特開平01-149598(JP,A) 特開平01-192100(JP,A) 特開平01-17199(JP,A) 特開平01-171199(JP,A) 特許第4547313(JP,B2)

(58)調査した分野(Int.Cl., DB名)

- G 1 1 C 2 9 / 4 2 G 1 1 C 1 1 / 4 0 1
- G11C 29/04