

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国 际 局(43) 国际公布日
2017 年 2 月 23 日 (23.02.2017)

WIPO | PCT



(10) 国际公布号

WO 2017/028493 A1

(51) 国际专利分类号:
H01L 29/786 (2006.01)

(81) 指定国(除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。

(21) 国际申请号: PCT/CN2016/071328

(22) 国际申请日: 2016 年 1 月 19 日 (19.01.2016)

(25) 申请语言: 中文

(26) 公布语言: 中文

(30) 优先权: 201510502492.9 2015 年 8 月 14 日 (14.08.2015) CN

(71) 申请人: 京东方科技股份有限公司 (BOE TECHNOLOGY GROUP CO., LTD.) [CN/CN]; 中国北京市朝阳区酒仙桥路 10 号, Beijing 100015 (CN)。

(72) 发明人: 王久石 (WANG, Jiushi); 中国北京市经济技术开发区地泽路 9 号, Beijing 100176 (CN)。崔大林 (CUI, Dalin); 中国北京市经济技术开发区地泽路 9 号, Beijing 100176 (CN)。

(74) 代理人: 北京银龙知识产权代理有限公司 (DRAGON INTELLECTUAL PROPERTY LAW FIRM); 中国北京市海淀区西直门北大街 32 号院枫蓝国际中心 2 号楼 10 层, Beijing 100082 (CN)。

(84) 指定国(除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国国际公布:

— 包括国际检索报告(条约第 21 条(3))。

(54) Title: THIN FILM TRANSISTOR AND MANUFACTURING METHOD THEREFOR, AND DISPLAY DEVICE

(54) 发明名称: 薄膜晶体管及其制作方法、显示器件




图 1

(57) **Abstract:** Provided are a thin film transistor and a manufacturing method therefor, and a display device. The thin film transistor comprises a semiconductor layer (1) and an etching barrier layer (2) that only covers channel regions of the semiconductor layer (1). The semiconductor layer (1) and the etching barrier layer (2) are formed by using a one-time image composition process.

(57) **摘要:** 提供一种薄膜晶体管及其制作方法、显示器件。该薄膜晶体管包括半导体层 (1) 和刻蚀阻挡层 (2), 刻蚀阻挡层 (2) 仅覆盖半导体层 (1) 的沟道区域, 并通过一次构图工艺形成该半导体层 (1) 和刻蚀阻挡层 (2)。

薄膜晶体管及其制作方法、显示器件

相关申请的交叉引用

本申请主张在 2015 年 8 月 14 日在中国提交的中国专利申请 No. 201510502492.9 的优先权，其全部内容通过引用包含于此。

技术领域

本公开涉及显示技术领域，特别是涉及一种薄膜晶体管及其制作方法、显示器件。

背景技术

薄膜晶体管液晶显示器（Thin Film Transistor Liquid Crystal Display，TFT-LCD）具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。TFT-LCD 的主体结构为液晶面板，液晶面板包括多个像素单元，用以实现画面显示。其中，每个像素单元包括一个薄膜晶体管（Thin Film Transistor，TFT），用于控制像素单元的显示。在相关技术中，根据沟道材料的不同，TFT 主要有氧化物半导体 TFT（简称氧化物 TFT）和非晶硅 TFT 两种。氧化物 TFT 因其具有更大的开关电流比，即打开时电流更大，充电时间更短；关断时，漏电流更小，不容易漏电，使其更适合制作高分辨率（高清晰度）、高刷新率（动态画面更流畅）的高端显示产品。

背沟道刻蚀结构（BCE，Back Channel Etch）的氧化物 TFT 因其结构简单、制作工艺简易、尺寸小，寄生电容小等优点，得到越来越广泛的应用。该背沟道刻蚀结构的氧化物 TFT 从下至上分别包括：栅电极、栅绝缘层、氧化物半导体层、源电极和漏电极，并在 TFT 的表面覆盖保护层。其中，源电极和漏电极直接搭接在氧化物半导体层上，氧化物半导体层位于源电极和漏电极之间的部分为沟道区域，当 TFT 打开时，所述氧化物半导体层的沟道区域形成 TFT 的导电沟道。

当源电极和漏电极直接搭接在氧化物半导体层上时，形成源漏电极的刻蚀工艺会对半导体层的沟道区域有明显的腐蚀作用。相关技术中，为了解决

上述技术问题，会增加一次刻蚀工艺，在半导体层上形成覆盖沟道区域的刻蚀阻挡层，在后续形成源漏电极时，该刻蚀阻挡层能够保护位于其下方的半导体层不被腐蚀。但是，这样会增加薄膜晶体管的制作工艺和生产成本。

发明内容

本公开提供一种薄膜晶体管及其制作方法，用以解决在半导体层上形成刻蚀阻挡层时，会增加薄膜晶体管的制作工艺和生产成本的问题。

为解决上述技术问题，本公开至少一个实施例中提供一种薄膜晶体管的制作方法，包括：

通过一次构图工艺形成所述薄膜晶体管的半导体层和刻蚀阻挡层，其中，所述刻蚀阻挡层覆盖部分所述半导体层。

本公开至少一个实施例中还提供一种采用如上所述的制作方法制备的薄膜晶体管，所述薄膜晶体管包括半导体层和刻蚀阻挡层，所述刻蚀阻挡层覆盖部分所述半导体层。

本公开至少一个实施例中还提供一种显示器件，包括如上所述的薄膜晶体管。

本公开的上述技术方案的有益效果如下：

上述技术方案中，所述薄膜晶体管包括半导体层和刻蚀阻挡层，刻蚀阻挡层仅覆盖半导体层的沟道区域，并通过一次构图工艺形成所述半导体层和刻蚀阻挡层，不需要单独增加制作刻蚀阻挡层的工艺，简化了薄膜晶体管的制作工艺。当源电极和漏电极搭接在半导体层上时，在形成源电极和漏电极的刻蚀工艺中，所述刻蚀阻挡层能够保护位于其下方的半导体层不被刻蚀，保证薄膜晶体管的半导体特性，提高薄膜晶体管显示器件的显示质量。

附图说明

为了更清楚地说明本发明实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图 1 表示本公开至少一个实施例中薄膜晶体管的结构示意图；

图 2-图 6 表示本公开至少一个实施例中薄膜晶体管的制作过程示意图一；

图 7-图 10 表示本公开至少一个实施例中薄膜晶体管的制作过程示意图二；以及

图 11-图 13 表示本公开至少一个实施例中薄膜晶体管的制作过程示意图三。

具体实施方式

为使本公开的实施例的目的、技术方案和优点更加清楚，下面将结合本公开的实施例的附图，对本公开的实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开文本保护的范围。

除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“—”等类似词语也不表示数量限制，而是表示存在至少一个。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也相应地改变。

对于薄膜晶体管 (TFT)，半导体层对应于源电极和漏电极之间所在区域的部分为沟道区域，TFT 打开时，所述沟道区域形成导电沟道。当 TFT 的源电极和漏电极直接搭接在半导体层上时，需要增加在半导体层上制作刻蚀阻挡层的工艺，以保证 TFT 的半导体特性，但是却增加了薄膜晶体管的制作工艺和生产成本。

为了解决上述技术问题，本公开提供一种薄膜晶体管及其制作方法，所述薄膜晶体管包括半导体层和刻蚀阻挡层，刻蚀阻挡层覆盖部分半导体层。

所述制作方法通过一次构图工艺形成所述半导体层和刻蚀阻挡层，不需要单独增加制作刻蚀阻挡层的工艺，简化了薄膜晶体管的制作工艺。当源电极和漏电极直接搭接在半导体层上时，在形成源电极和漏电极的刻蚀工艺中，所述刻蚀阻挡层能够保护位于其下方的半导体层不被刻蚀，保证 TFT 的半导体特性，提高薄膜晶体管显示器件的显示质量。

下面将结合附图和实施例，对本公开的具体实施方式作进一步详细描述。以下实施例用于说明本公开，但不用来限制本公开的范围。

本公开至少一个实施例中以底栅型 TFT 为例，来具体介绍本公开的技术方案。

图 2-图 6、图 1 表示本公开至少一个实施例中薄膜晶体管的制作过程示意图一；

图 7-图 10、图 1 表示本公开至少一个实施例中薄膜晶体管的制作过程示意图二；

图 11-图 13、图 1 表示本公开至少一个实施例中薄膜晶体管的制作过程示意图三。

结合图 1 所示，本公开至少一个实施例中薄膜晶体管的制作方法包括：

通过一次构图工艺形成薄膜晶体管的半导体层 1 和刻蚀阻挡层 2，其中，所述刻蚀阻挡层 2 覆盖部分半导体层 1。

所述制作方法还包括：

在刻蚀阻挡层 2 上形成源电极 3 和漏电极 4，源电极 3 和漏电极 4 与未覆盖刻蚀阻挡层 2 的半导体层 1 接触，并且通过搭接的方式与半导体层 1 连接。

上述步骤通过一次构图工艺形成 TFT 的半导体层 1 和刻蚀阻挡层 2，不需要单独增加制作刻蚀阻挡层 2 的工艺，简化了薄膜晶体管的制作工艺。

其中，刻蚀阻挡层 2 覆盖半导体层 1 的沟道区域，露出半导体层 1 的相对两端。如图 1 所示，源电极 3 和漏电极 4 与露出的所述半导体层 1 接触，通过搭接的方式与半导体层 1 电性接触。由于位于源电极 3 和漏电极 4 之间的半导体层 1 完全被刻蚀阻挡层 2 覆盖，因此能够保护半导体层 1 的沟道区域不被刻蚀，从而保证 TFT 的半导体特性。

需要说明的是，本公开中源电极 3 和漏电极 4 通过搭接的方式与半导体层 1 电性接触是指：源电极 3 和漏电极 4 的一部分与半导体层 1 接触，且源电极 3 和漏电极 4 与半导体层 1 之间没有其他膜层。

在至少一个实施例中，结合图 3-图 6、图 1 所示，通过一次构图工艺形成半导体层 1 和刻蚀阻挡层 2 的步骤包括：

依次形成半导体层薄膜 101 和刻蚀阻挡层薄膜 102，如图 3 所示；

在所述刻蚀阻挡层薄膜 102 上形成第一光刻胶 200，对所述第一光刻胶 200 进行曝光，显影，形成具有第一图案的第一光刻胶 200，具有第一图案的第一光刻胶 200 包括光刻胶保留区域和光刻胶不保留区域，如图 3 所示；

以具有第一图案的第一光刻胶 200 为掩膜，对刻蚀阻挡层薄膜 102 进行蚀刻，去除对应第一光刻胶 200 的光刻胶不保留区域的刻蚀阻挡层薄膜 102，形成刻蚀阻挡层 2，如图 4 所示；

对具有第一图案的第一光刻胶 200 进行曝光后烘烤工艺，使得具有第一图案的第一光刻胶 200 包覆刻蚀阻挡层 2，形成具有第二图案的第一光刻胶 200，且具有第二图案的第一光刻胶 200 覆盖部分半导体层薄膜 101，如图 5 所示；

以具有第二图案的第一光刻胶 200 为掩膜，对半导体层薄膜 101 进行蚀刻，如图 6 所示，剥离剩余的第一光刻胶 200 形成薄膜晶体管的半导体层 1，如图 1 所示。

通过上述步骤能够通过一次构图工艺同时形成本公开至少一个实施例中 TFT 的半导体层 1 和刻蚀阻挡层 2。

其中，如图 5 所示，具有第一图案的第一光刻胶 200 包覆刻蚀阻挡层 2 是指第一光刻胶 200 覆盖刻蚀阻挡层 2 的表面和侧面，把刻蚀阻挡层 2 整个覆盖住。

在上述步骤中，具体采用干法刻蚀对刻蚀阻挡层 2 进行蚀刻，采用湿法刻蚀对半导体层进行蚀刻。例如：采用 CF_4/O_2 对刻蚀阻挡层 2 进行干法刻蚀，采用 H_2SO_4 和 HNO_3 的混合酸液对半导体层 1 进行湿法刻蚀。

在该实施方式中，蚀刻半导体层 1 和刻蚀阻挡层 2 的刻蚀方法不同，防止蚀刻半导体层 1 时会腐蚀刻蚀阻挡层 2，改变刻蚀阻挡层 2 的图案，同时，

防止刻蚀阻挡层 2 时会腐蚀半导体层 1，改变半导体层 1 的图案。

由于后续形成源电极 3 和漏电极 4 的刻蚀工艺一般采用湿法刻蚀，刻蚀阻挡层 2 的材料选择适用于干法刻蚀的无机材料，如：SiO₂、SiNx、SiON。从而源漏电极的刻蚀工艺不会对刻蚀阻挡层 2 有明显的腐蚀作用。形成源电极 3 和漏电极 4 的湿法刻蚀工艺一般可以使用 H₂O₂ 基体的酸液。

可选地，刻蚀阻挡层 2 为单层结构，有利于刻蚀和形成良好的轮廓。

在至少一个实施例中，结合图 7-图 10、图 1 所示，通过一次构图工艺形成半导体层 1 和刻蚀阻挡层 2 的步骤包括：

依次形成半导体层薄膜 101 和刻蚀阻挡层薄膜 102；

在所述刻蚀阻挡层薄膜 102 上形成第二光刻胶 300，对所述第二光刻胶 300 进行曝光和显影，形成具有第一图案的第二光刻胶 300，具有第一图案的第二光刻胶 300 包括光刻胶保留区域和光刻胶不保留区域，如图 7 所示；

以具有第一图案的第二光刻胶 300 为掩膜，对刻蚀阻挡层薄膜 102 和半导体层薄膜 101 进行蚀刻，形成刻蚀阻挡层 2 的中间图案和半导体层 1，如图 8 所示；

对具有第一图案的第二光刻胶 300 进行灰化，露出部分刻蚀阻挡层 2 的中间图案，形成具有第二图案的第二光刻胶 300，通过灰化工艺能够减薄第二光刻胶 300 的厚度和覆盖面积，露出刻蚀阻挡层 2 的中间图案，以能够对刻蚀阻挡层 2 的中间图案进行后续的进一步刻蚀工艺，如图 9 所示。具体采用 O₂ 对第二光刻胶 300 进行灰化；

以具有第二图案的第二光刻胶 300 为掩膜，对刻蚀阻挡层 2 的中间图案进行蚀刻，如图 10 所示，剥离剩余的第二光刻胶 300 形成刻蚀阻挡层 2，如图 1 所示。

通过上述步骤能够通过一次构图工艺同时形成本公开至少一个实施例中 TFT 的半导体层 1 和刻蚀阻挡层 2。

具体采用干法刻蚀对刻蚀阻挡层 2 进行蚀刻，采用湿法刻蚀对半导体层进行蚀刻。例如：采用 CF₄/O₂ 对刻蚀阻挡层 2 进行干法刻蚀，采用 H₂SO₄ 和 HNO₃ 的混合酸液对半导体层 1 进行湿法刻蚀。

在该实施方式中，蚀刻半导体层 1 和刻蚀阻挡层 2 的刻蚀工艺不同，防

止蚀刻半导体层 1 时会腐蚀刻蚀阻挡层 2，改变刻蚀阻挡层 2 的图案，同时，防止刻蚀阻挡层 2 时会腐蚀半导体层 1，改变半导体层 1 的图案。

由于后续形成源电极 3 和漏电极 4 的刻蚀工艺一般采用湿法刻蚀，刻蚀阻挡层 2 材料选择适用于干法刻蚀的无机材料，如：SiO₂、SiNx、SiON。从而源漏电极的刻蚀工艺不会对刻蚀阻挡层 2 有明显的腐蚀作用。形成源电极 3 和漏电极 4 的湿法刻蚀工艺一般可以采用 H₂SO₄ 和 HNO₃ 的混合酸液。

可选地，刻蚀阻挡层 2 为单层结构，有利于刻蚀和形成良好的轮廓。

上述至少两个实施例中，通过一次构图工艺形成半导体层 1 和刻蚀阻挡层 2，且刻蚀阻挡层 2 仅覆盖半导体层 1 的沟道区域，防止后续形成源电极 3 和漏电极 4 的刻蚀工艺腐蚀沟道区域的半导体层 1，保证 TFT 的半导体性能。而源电极 3 和漏电极 4 与未被刻蚀阻挡层 2 覆盖的半导体层 1 接触，搭接在半导体层 1 上。同时还能够防止半导体层 1 的底层过刻现象。

通过一次构图工艺同时形成薄膜晶体管的半导体层和刻蚀阻挡层的方式，并不局限于上述两种具体实施方式。例如：还可以利用灰色调或半色调掩膜板来形成。

结合图 9-图 11、图 1 所示，当通过灰色调或半色调掩膜板来形成薄膜晶体管的半导体层 1 和刻蚀阻挡层 2 时，具体包括以下步骤：

依次形成半导体层薄膜 101 和刻蚀阻挡层薄膜 102，如图 11 所示；

在所述刻蚀阻挡层薄膜 102 上形成第三光刻胶 400，采用半色调或灰色调掩膜板对所述第三光刻胶 400 进行曝光和显影，形成具有光刻胶完全保留区域、光刻胶半保留区域和光刻胶不留区域的第三光刻胶 400，如图 11 所示；

刻蚀掉对应第三光刻胶 400 的光刻胶不留区域的半导体层薄膜 101 和刻蚀阻挡层薄膜 102，如图 12 所示；

对剩余的第三光刻胶 400 进行灰化处理，去除对应光刻胶半保留区域的第三光刻胶 400，并对光刻胶完全保留区域的第三光刻胶 400 的厚度进行减薄，之后刻蚀掉对应第三光刻胶 400 的光刻胶半保留区域的刻蚀阻挡层薄膜 102，结合图 12 和 13 所示；

剥离剩余的第三光刻胶 400，形成半导体层 1 和刻蚀阻挡层 2，结合图 1

所示。

通过上述步骤能够通过一次构图工艺同时形成 TFT 的半导体层 1 和刻蚀阻挡层 2。

具体采用干法刻蚀对刻蚀阻挡层 2 进行蚀刻，采用湿法刻蚀对半导体层进行蚀刻。例如：采用 CF_4/O_2 对刻蚀阻挡层 2 进行干法刻蚀，采用 H_2SO_4 和 HNO_3 的混合酸液对半导体层 1 进行湿法刻蚀。

在该实施方式中，蚀刻半导体层 1 和刻蚀阻挡层 2 的刻蚀工艺不同，防止蚀刻半导体层 1 时会腐蚀刻蚀阻挡层 2，改变刻蚀阻挡层 2 的图案，同时，防止刻蚀阻挡层 2 时会腐蚀半导体层 1，改变半导体层 1 的图案。

由于后续形成源电极 3 和漏电极 4 的刻蚀工艺一般采用湿法刻蚀，刻蚀阻挡层 2 材料选择适用于干法刻蚀的无机材料，如： SiO_2 、 SiNx 、 SiON 。从而源漏电极的刻蚀工艺不会对刻蚀阻挡层 2 有明显地腐蚀作用。形成源电极 3 和漏电极 4 的湿法刻蚀工艺一般可以采用 H_2SO_4 和 HNO_3 的混合酸液。

可选地，刻蚀阻挡层 2 为单层结构，有利于刻蚀和形成良好的轮廓。

薄膜晶体管的制作方法还包括形成薄膜晶体管的源电极和漏电极，具体步骤如下：

在刻蚀阻挡层 2 上形成源漏金属层薄膜；

在所述源漏金属层薄膜上形成第四光刻胶，对所述第四光刻胶进行曝光和显影，形成具有光刻胶完全保留区域和光刻胶不保留区域的第四光刻胶；

通过刻蚀去除对应第四光刻胶的光刻胶不保留区域的源漏金属层薄膜；

剥离剩余的第四光刻胶，形成源电极 3 和漏电极 4，源电极 3 和漏电极 4 通过搭接的方式与半导体层 1 电性接触，如图 1 所示。

其中，源电极 3 和漏电极 4 一般是用金属材料形成，如：铜，而金属和半导体的接触欧姆很大，为了改善源电极 3 和漏电极 4 与半导体层 1 的欧姆接触，在源电极 3、漏电极 4 与半导体层 1 之间设置缓冲层，该缓冲层可以与源漏电极一起形成，也可以单独形成，如果一起形成则可进一步减少掩膜次数，节省工艺，具体的步骤如下：

在刻蚀阻挡层 2 上形成第一缓冲层薄膜（图中未示出）；

在第一缓冲层薄膜上形成源漏金属层薄膜（图中未示出）；

对所述源漏金属层薄膜和第一缓冲层薄膜进行一次构图工艺，形成源电极 3 和漏电极 4、第一缓冲层。

通过上述步骤形成的第一缓冲层位于半导体层 1 和源漏金属层之间，能够改善源电极 3 和漏电极 4 与半导体层 1 的欧姆接触。其中，第一缓冲层的材料可以为 MoNb。

由于 TFT 的性能容易受环境的影响，因此在形成 TFT 后，会在 TFT 上覆盖无机绝缘层。

进一步地，为了增加源电极 3 和漏电极 4 与无机绝缘层的粘附性，并防止源漏电极被氧化，本公开至少一个实施例中 TFT 的制作方法包括：

在所述刻蚀阻挡层 2 上形成第二缓冲层薄膜（图中未示出）；

在所述第二缓冲层薄膜上形成源漏金属层薄膜（图中未示出）；

在所述源漏金属层薄膜上形成第三缓冲层薄膜（图中未示出）；

对所述第三缓冲层薄膜、源漏金属层薄膜和第二缓冲层薄膜进行一次构图工艺，形成源电极 3 和漏电极 4。

通过上述步骤形成的第二缓冲层位于半导体层 1 和源漏金属层之间，能够改善源电极 3 和漏电极 4 与半导体层 1 的欧姆接触。源漏金属层位于第二缓冲层和第三缓冲层之间，第三缓冲层能够改善源电极 3 和漏电极 4 与无机绝缘层的粘附性，并防止源漏电极的表面被氧化。其中，第二缓冲层和第三缓冲层的材料可以为 MoNb。

如图 1-6 所示，本公开至少一个实施例中底栅型 TFT 的制作过程具体包括：

步骤 S1、在一基板 100（透明基板，如：玻璃基板、石英基板）上形成栅金属层，对所述栅金属层进行构图工艺，形成栅电极 5，如图 2 所示；

具体可以采用磁控溅射、热蒸发或其它成膜工艺形成栅金属层，栅金属层可以是 Cu、Al、Ag、Mo、Cr、Nd、Ni、Mn、Ti、Ta、W 等金属以及这些金属的合金。栅金属层可以是单层结构或者多层结构，多层结构比如 Cu\Mo、Ti\Cu\Ti、Mo\Al\Mo 等。

步骤 S2、在完成步骤 S1 的基板 100 上形成栅绝缘层 103；

栅绝缘层 103 材料可以选用氧化物、氮化物或者氮氧化物，栅绝缘层 103

可以为单层、双层或多层结构。具体地，栅绝缘层 103 可以是 SiNx、SiOx 或 Si(ON)x。

步骤 S3、在完成步骤 S2 的基板 100 上依次形成半导体层薄膜 101 和刻蚀阻挡层薄膜 102，如图 3 所示。对所述半导体层薄膜 101 和刻蚀阻挡层薄膜 102 进行一次构图工艺，形成薄膜晶体管的半导体层 1 和刻蚀阻挡层 2，刻蚀阻挡层 2 覆盖部分半导体层 1；

所述半导体层优选为金属氧化物半导体材料，可以选择非晶 HIZO、ZnO、TiO₂、CdSnO、MgZnO、IGO、IZO、ITO 或 IGZO 中的一种或多种。

具体可以采用脉冲激光沉积、磁控溅射等成膜工艺在基板 100 上形成半导体层 1。

形成半导体层 1 和刻蚀阻挡层 2 的构图工艺已在前面的各个实施例中具体描述，在此不再详述。

步骤 S4、在完成步骤 S3 的基板 100 上形成源电极 3 和漏电极 4，具体的制作工艺已在前面详述，在此不再赘述；

步骤 S5、在完成步骤 S4 的基板 100 上形成钝化层（图中未示出）。

所述钝化层材料可以选用氧化物、氮化物或者氮氧化物，所述钝化层可以为单层、双层或多层结构。具体地，所述钝化层可以是 SiNx、SiOx 或 Si(ON)x。

如图 1 所示，本公开至少一个实施例中还提供一种采用上述制作方法制备的薄膜晶体管，所述薄膜晶体管包括半导体层 1 和刻蚀阻挡层 2，刻蚀阻挡层 2 覆盖部分半导体层 1。

所述薄膜晶体管还包括源电极 3 和漏电极 4，源电极 3 和漏电极 4 通过搭接的方式与半导体层 1 电性接触，在形成源电极 3 和漏电极 4 的刻蚀工艺中，刻蚀阻挡层 2 能够保护位于其下方的半导体层 1 不被刻蚀，保证 TFT 的性能。

其中，源电极 3 和漏电极 4 一般是用金属材料形成，如：铜、铝、钼。半导体层 1 的材料为金属氧化物（如：铟、镓、锌氧化物，具体可以为 IGZO、ZnON、ITZO、ZTO、ZIO、IGO、AZTO）或硅半导体。

为了改善源电极 3 和漏电极 4 与半导体层 1 的欧姆接触，在源电极 3、

漏电极 4 与半导体层 1 之间设置有第一缓冲层（图中未示出）。

进一步地，还可以在源电极 3 和漏电极 4 上设置缓冲层（图中未示出），用于增加源电极 3 和漏电极 4 与无机绝缘层的粘附性。

其中，缓冲层的材料可以为 MoNb。

可选地，在源电极 3、漏电极 4 与半导体层 1 之间设置第二缓冲层，同时在源电极 3 和漏电极 4 上设置第三缓冲层。

以底栅型 TFT 为例，如图 1 所示，本公开至少一个实施例中的 TFT 具体包括：

基板 100；

设置在基板 100 上的栅电极 5；

覆盖栅电极 5 的栅绝缘层 103；

设置在栅绝缘层 103 上的半导体层 1 和刻蚀阻挡层 2，刻蚀阻挡层 2 仅覆盖半导体层 1 的沟道区域，露出其他部分的半导体层 1；

源电极 3 和漏电极 4，与未覆盖刻蚀阻挡层 2 的半导体层 1 接触，通过搭接的方式与半导体层 1 连接，半导体层 1 位于源电极 3 和漏电极 4 之间的区域为沟道区域；

第二缓冲层，设置在源电极 3 和漏电极 4 与半导体层 1 之间；

第三缓冲层，设置在源电极 3 和漏电极 4 上。

本公开至少一个实施例中还提供一种显示器件，具体为薄膜晶体管显示器件，包括上述的薄膜晶体管，所述薄膜晶体管包括半导体层和刻蚀阻挡层，刻蚀阻挡层仅覆盖半导体层的沟道区域，在形成源漏电极的刻蚀工艺中，刻蚀阻挡层能够保护位于其下方的半导体层不被刻蚀，保证了薄膜晶体管的性能，提高了显示器件的显示质量。

所述显示器件可以为液晶显示器件，也可以为有机发光二极管显示器件，或其他显示器件。具体地，所述显示器件可以为：显示基板、液晶面板、电子纸、OLED 面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述仅是本公开的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本公开技术原理的前提下，还可以做出若干改进

和替换，这些改进和替换也应视为本公开的保护范围。

权利要求书

1. 一种薄膜晶体管的制作方法，包括：

通过一次构图工艺形成所述薄膜晶体管的半导体层和刻蚀阻挡层，其中，所述刻蚀阻挡层覆盖部分所述半导体层。

2. 根据权利要求 1 所述的制作方法，其中，所述通过一次构图工艺形成所述薄膜晶体管的半导体层和刻蚀阻挡层的步骤包括：

依次形成半导体层薄膜和刻蚀阻挡层薄膜；

在所述刻蚀阻挡层薄膜上形成第一光刻胶，对所述第一光刻胶进行曝光和显影，形成具有第一图案的第一光刻胶，所述具有第一图案的第一光刻胶包括光刻胶保留区域和光刻胶不保留区域；

以所述具有第一图案的第一光刻胶为掩膜，对所述刻蚀阻挡层薄膜进行蚀刻，去除与第一光刻胶的光刻胶不保留区域相对应的所述刻蚀阻挡层薄膜，形成所述刻蚀阻挡层；

对所述具有第一图案的第一光刻胶进行曝光后烘烤工艺，使得所述具有第一图案的第一光刻胶包覆所述刻蚀阻挡层，形成具有第二图案的第一光刻胶，且所述具有第二图案的第一光刻胶覆盖部分半导体层薄膜；以及

以所述具有第二图案的第一光刻胶为掩膜，对半导体层薄膜进行蚀刻，去除剩余的第一光刻胶形成所述薄膜晶体管的半导体层。

3. 根据权利要求 2 所述的制作方法，其中，采用干法刻蚀对所述刻蚀阻挡层薄膜进行蚀刻，并且采用湿法刻蚀对所述半导体层薄膜进行蚀刻。

4. 根据权利要求 1 所述的制作方法，其中，所述通过一次构图工艺形成所述薄膜晶体管的半导体层和刻蚀阻挡层的步骤包括：

依次形成半导体层薄膜和刻蚀阻挡层薄膜；

在所述刻蚀阻挡层薄膜上形成第二光刻胶，对所述第二光刻胶进行曝光和显影，形成具有第一图案的第二光刻胶，所述具有第一图案的第二光刻胶包括光刻胶保留区域和光刻胶不保留区域；

以所述具有第一图案的第二光刻胶为掩膜，对所述刻蚀阻挡层薄膜和所述半导体层薄膜进行蚀刻，形成刻蚀阻挡层的中间图案和所述半导体层；

对所述具有第一图案的第二光刻胶进行灰化处理，露出部分所述刻蚀阻挡层的中间图案，形成具有第二图案的第二光刻胶；以及

以具有第二图案的第二光刻胶为掩膜，对所述刻蚀阻挡层的中间图案进行蚀刻，去除剩余的第二光刻胶形成所述刻蚀阻挡层。

5. 根据权利要求 4 所述的制作方法，其中，采用干法刻蚀对所述刻蚀阻挡层薄膜和所述刻蚀阻挡层的中间图案进行蚀刻，并且采用湿法刻蚀对所述半导体层薄膜进行蚀刻。

6. 根据权利要求 3 所述的制作方法，其中，所述干法刻蚀包括采用 CF_4/O_2 进行蚀刻，并且所述湿法刻蚀包括采用 H_2SO_4 和 HNO_3 的混合酸液进行蚀刻。

7. 根据权利要求 1 所述的制作方法，其中，通过一次构图工艺形成所述薄膜晶体管的半导体层和刻蚀阻挡层的步骤包括：

依次形成半导体层薄膜和刻蚀阻挡层薄膜；

在所述刻蚀阻挡层薄膜上形成第三光刻胶，采用半色调或灰色调掩膜板对所述第三光刻胶进行曝光和显影，形成具有光刻胶完全保留区域、光刻胶半保留区域和光刻胶不留区域的第三光刻胶；

刻蚀掉与第三光刻胶的光刻胶不留区域相对应的半导体层薄膜和刻蚀阻挡层薄膜；

对所述具有光刻胶完全保留区域、光刻胶半保留区域和光刻胶不留区域的第三光刻胶进行灰化处理，去除光刻胶半保留区域的第三光刻胶，并对光刻胶完全保留区域的第三光刻胶的厚度进行减薄，之后刻蚀掉与第三光刻胶的光刻胶半保留区域相对应的刻蚀阻挡层薄膜；以及

去除剩余的第三光刻胶，形成所述半导体层和所述刻蚀阻挡层。

8. 根据权利要求 1-7 中任一项所述的制作方法，还包括：形成所述薄膜晶体管的源电极和漏电极，所述形成所述薄膜晶体管的源电极和漏电极的步骤包括：

在所述刻蚀阻挡层上形成源漏金属层薄膜；

在所述源漏金属层薄膜上形成第四光刻胶，对所述第四光刻胶进行曝光和显影，形成具有光刻胶完全保留区域和光刻胶不留区域的第四光刻胶；

通过刻蚀去除与第四光刻胶的光刻胶不留区域相对应的源漏金属层薄

膜；以及

去除剩余的第四光刻胶，形成源电极和漏电极，所述源电极和漏电极通过搭接的方式与所述半导体层电性接触。

9. 根据权利要求 8 所述的制作方法，其中，所述源电极和漏电极通过搭接的方式与所述半导体层电性接触包括：所述源电极和漏电极的一部分与所述半导体层接触，并且所述源电极和漏电极与半导体层之间没有其他膜层。

10. 一种采用权利要求 1-9 中任一项所述的制作方法制备的薄膜晶体管，其中，所述薄膜晶体管包括半导体层和刻蚀阻挡层，所述刻蚀阻挡层覆盖部分所述半导体层。

11. 根据权利要求 10 所述的薄膜晶体管，其中，所述薄膜晶体管还包括源电极和漏电极；所述源电极和漏电极通过搭接的方式与所述半导体层电性接触。

12. 根据权利要求 11 所述的薄膜晶体管，其中，所述源电极和漏电极通过搭接的方式与所述半导体层电性接触包括：所述源电极和漏电极的一部分与所述半导体层接触，并且所述源电极和漏电极与半导体层之间没有其他膜层。

13. 根据权利要求 11 所述的薄膜晶体管，其中，所述源电极和漏电极的材料为铜。

14. 根据权利要求 10 所述的薄膜晶体管，其中，所述半导体层的材料为金属氧化物。

15. 一种显示器件，包括权利要求 10-14 中任一项所述的薄膜晶体管。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10




图 11




图 12




图 13

INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2016/071328

A. CLASSIFICATION OF SUBJECT MATTER

H01L 29/786 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNABS: thin film transistor, active layer, semiconductor layer, etching barrier layer, first pattern, source, drain, electrode

VEN: thin film transistor, TFT, active layer, semiconductor layer, etching barrier layer, first pattern, source, drain, electrode

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
PX	CN 105118864 A (BOE TECHNOLOGY GROUP CO., LTD.), 02 December 2015 (02.12.2015), the whole document	1-15
X	CN 104167365 A (BOE TECHNOLOGY GROUP CO., LTD.), 26 November 2014 (26.11.2014), description, paragraphs 7-115, and figures 3A-5	1-15
A	CN 104681632 A (CHONGQING BOE OPTOELECTRONICS CO., LTD. et al.), 03 June 2015 (03.06.2015), the whole document	1-15
A	US 2014191237 A1 (HEKMATSHOARTABARI et al.), 10 July 2014 (10.07.2014), the whole document	1-15

Further documents are listed in the continuation of Box C.

See patent family annex.

* Special categories of cited documents:	“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
“A” document defining the general state of the art which is not considered to be of particular relevance	“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
“E” earlier application or patent but published on or after the international filing date	“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	“&” document member of the same patent family
“O” document referring to an oral disclosure, use, exhibition or other means	
“P” document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 05 April 2016 (05.04.2016)	Date of mailing of the international search report 18 May 2016 (18.05.2016)
Name and mailing address of the ISA/CN: State Intellectual Property Office of the P. R. China No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088, China Facsimile No.: (86-10) 62019451	Authorized officer JIANG, Yujing Telephone No.: (86-10) 62411559

INTERNATIONAL SEARCH REPORT

Information on patent family members

International application No.

PCT/CN2016/071328

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN 105118864 A	02 December 2015	None	
CN 104167365 A	26 November 2014	WO 2016019672 A1	11 February 2016
CN 104681632 A	03 June 2015	None	
US 2014191237 A1	10 July 2014	US 9178042 B2	03 November 2015
		CN 103915347 A	09 July 2014
		US 2014191320 A1	10 July 2014

国际检索报告

国际申请号

PCT/CN2016/071328

A. 主题的分类 H01L 29/786 (2006. 01) i	按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类	
B. 检索领域 检索的最低限度文献(标明分类系统和分类号) H01L	包含在检索领域中的除最低限度文献以外的检索文献	
在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用)) CNABS:薄膜晶体管, 有源层, 半导体层, 刻蚀阻挡层, 一次构图, 源, 漏, 电极 VEN:thin film transistor, TFT, active layer, semiconductor layer, etching barrier layer, first pattern, source, drain, electrode		
C. 相关文件		
类型*	引用文件, 必要时, 指明相关段落	相关的权利要求
PX	CN 105118864 A (京东方科技股份有限公司) 2015年 12月 2日 (2015 - 12 - 02) 全文	1-15
X	CN 104167365 A (京东方科技股份有限公司) 2014年 11月 26日 (2014 - 11 - 26) 说明书第7段至第115段, 图3A-5	1-15
A	CN 104681632 A (重庆京东方光电科技有限公司 等) 2015年 6月 3日 (2015 - 06 - 03) 全文	1-15
A	US 2014191237 A1 (HEKMATSHOARTABARI 等) 2014年 7月 10日 (2014 - 07 - 10) 全文	1-15
<input type="checkbox"/> 其余文件在C栏的续页中列出。		<input checked="" type="checkbox"/> 见同族专利附件。
<p>* 引用文件的具体类型:</p> <p>“A” 认为不特别相关的表示了现有技术一般状态的文件 “E” 在国际申请日的当天或之后公布的在先申请或专利 “L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件(如具体说明的) “O” 涉及口头公开、使用、展览或其他方式公开的文件 “P” 公布日先于国际申请日但迟于所要求的优先权日的文件</p> <p>“T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件 “X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性 “Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性 “&” 同族专利的文件</p>		
国际检索实际完成的日期 2016年 4月 5日	国际检索报告邮寄日期 2016年 5月 18日	
ISA/CN的名称和邮寄地址 中华人民共和国国家知识产权局(ISA/CN) 中国北京市海淀区蓟门桥西土城路6号 100088 传真号 (86-10) 62019451	受权官员 蒋煜婧 电话号码 (86-10) 62411559	

表 PCT/ISA/210 (第2页) (2009年7月)

国际检索报告
关于同族专利的信息

国际申请号
PCT/CN2016/071328

检索报告引用的专利文件		公布日 (年/月/日)		同族专利		公布日 (年/月/日)	
CN	105118864	A	2015年 12月 2日		无		
CN	104167365	A	2014年 11月 26日	WO	2016019672	A1	2016年 2月 11日
CN	104681632	A	2015年 6月 3日		无		
US	2014191237	A1	2014年 7月 10日	US	9178042	B2	2015年 11月 3日
				CN	103915347	A	2014年 7月 9日
				US	2014191320	A1	2014年 7月 10日

表 PCT/ISA/210 (同族专利附件) (2009年7月)