

## (12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関

国際事務局

(43) 国際公開日

2021年2月4日(04.02.2021)



(10) 国際公開番号

WO 2021/019812 A1

(51) 国際特許分類:

*G06K 19/077* (2006.01)    *H01Q 1/52* (2006.01)  
*H01Q 1/38* (2006.01)    *H01Q 9/16* (2006.01)  
*H01Q 1/50* (2006.01)    *H01Q 9/26* (2006.01)

JP]; 〒6178555 京都府長岡京市東神足1  
丁目10番1号 Kyoto (JP).

(21) 国際出願番号 :

PCT/JP2020/007461

(22) 国際出願日 :

2020年2月25日(25.02.2020)

(25) 国際出願の言語 :

日本語

(26) 国際公開の言語 :

日本語


(30) 優先権データ :

特願 2019-141047 2019年7月31日(31.07.2019) JP  
 特願 2019-207024 2019年11月15日(15.11.2019) JP

(71) 出願人: 株式会社村田製作所  
(MURATA MANUFACTURING CO., LTD.) [JP/(72) 発明者: 植木 紀行(UEKI Noriyuki); 〒6178555  
京都府長岡京市東神足1丁目10番1号 株式会社村田製作所内 Kyoto (JP). 矢▲崎▼ 浩和  
(YAZAKI Hirokazu); 〒6178555 京都府長岡京市東神足1丁目10番1号 株式会社村田製作所内 Kyoto (JP). 青山慶広(AOYAMA Yoshihiro);  
〒6178555 京都府長岡京市東神足1丁目10番1号 株式会社村田製作所内 Kyoto (JP).(74) 代理人: 特許業務法人 楓国際特許事務所 (KAEDE PATENT ATTORNEYS' OFFICE);  
〒5400011 大阪府大阪市中央区農人橋1  
丁目4番34号 Osaka (JP).

(54) Title: RFIC MODULE AND RFID TAG

(54) 発明の名称: RFICモジュール及びRFIDタグ



**(57) Abstract:** In an impedance matching circuit, inductors (L1, L2, L3, L4) are respectively composed of coil-shaped conductor patterns, and a fifth inductor (L5) is composed of a non-coil-shaped conductor pattern. The first inductor (L1) and the third inductor (L3) are formed in different layers of a substrate (1) and are disposed so as to have such a relationship that coil openings are overlapped. The second inductor (L2) and the fourth inductor (L4) are formed in different layers of the substrate (1) and are disposed so as to have such a relationship that coil openings are overlapped. Further, two coils which sandwich an RFIC mounting position have a relationship of 180-degree rotation symmetry.

**(57) 要約:** インピーダンス整合回路のうち、インダクタ (L1, L2, L3, L4) はコイル状導体パターンで構成され、第5インダクタ (L5) は非巻回状の導体パターンで構成される。第1インダクタ (L1) 及び第3インダクタ (L3) は基板 (1) の異なる層にそれぞれ形成され、且つコイル開口が重なる関係に配置され、第2インダクタ (L2) 及び第4インダクタ (L4) は基板 (1) の異なる層にそれぞれ形成され、それぞれコイル開口が重なる関係に配置される。そして、RFICの搭載位置を挟む2つのコイルは180°回転対称関係にある。



- (81) 指定国(表示のない限り、全ての種類の国内保護が可能) : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.
- (84) 指定国(表示のない限り、全ての種類の広域保護が可能) : ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類 :

- 国際調査報告（条約第21条(3)）

## 明 細 書

### 発明の名称：RFICモジュール及びRFIDタグ

#### 技術分野

[0001] 本発明は、RFIC (Radio Frequency Integrated Circuit) モジュール及びそれを備えるRFID (Radio Frequency IDentifier) タグに関する。

#### 背景技術

[0002] 特許文献1には、アンテナとして作用させる導体に結合するRFICモジュールが示されている。このRFICモジュールは、基板と、この基板に搭載されたRFICチップと、このRFICチップに接続されて構成される複数のコイルによる整合回路とを備える。

#### 先行技術文献

#### 特許文献

[0003] 特許文献1：国際公開第2016/084658号

#### 発明の概要

#### 発明が解決しようとする課題

[0004] 特許文献1に記載の構造のRFICモジュールでは、それを薄型化、小型化しようとすると、上記整合回路を構成する複数のコイルのうち2つのコイル間が非常に近接する場合がある。このようにコイル間が近接すると、コイルの巻回方向やコイル形状によっては、不要輻射や不要結合が生じる。また、複数のRFICモジュールが近接する状況下では、その近接するRFICモジュールのコイル間でも不要輻射や不要結合が生じる。そして、このことにより外乱の影響を受けやすくなり、RFICモジュール及びRFIDタグの特性が劣化する。

[0005] そこで、本発明の目的は、整合回路のコイルからの不要輻射の影響や、整合回路を構成する複数のコイルの不要結合の影響を抑制したRFICモジュール及びそれを備えるRFIDタグを提供することにある。

#### 課題を解決するための手段

[0006] 本発明のRFICモジュールは、基板と、この基板に搭載されるRFICと、このRFICが接続される、RFIC側第1端子電極及びRFIC側第2端子電極と、前記基板に形成されて、それぞれアンテナに直接接続又は容量結合されるアンテナ側第1端子電極及びアンテナ側第2端子電極と、前記基板に形成されて、前記RFIC側第1端子電極、前記RFIC側第2端子電極、前記アンテナ側第1端子電極及び前記アンテナ側第2端子電極に接続されるインピーダンス整合回路と、を備える。そして、前記インピーダンス整合回路は、第1インダクタ、第2インダクタ、第3インダクタ、第4インダクタ及び第5インダクタを含んで構成され、前記第1インダクタは前記アンテナ側第1端子電極と前記RFIC側第1端子電極との間に接続され、前記第2インダクタは前記アンテナ側第2端子電極と前記RFIC側第2端子電極との間に接続され、前記第3インダクタの一端は前記アンテナ側第1端子電極に接続され、前記第4インダクタの一端は前記アンテナ側第2端子電極に接続され、前記第5インダクタは前記第3インダクタの他端と前記第4インダクタの他端との間に接続され、前記第1インダクタ、前記第2インダクタ、前記第3インダクタ及び前記第4インダクタは、前記基板の面に沿って巻回されたコイル状の導体パターンで構成され、前記第5インダクタは非巻回状の導体パターンで構成され、前記第1インダクタ及び前記第3インダクタは前記基板の異なる層にそれぞれ形成され、且つコイル開口が重なる関係に配置され、前記第2インダクタ及び前記第4インダクタと、前記第1インダクタ及び前記第3インダクタとは、前記RFICの搭載位置を前記基板の面に沿って挟む位置関係に配置されたことを特徴とする。

[0007] また、本発明のRFIDタグは、アンテナと、当該アンテナに接続される又は結合するRFICモジュールとで構成され、このRFICモジュールの構成は上記のとおりである。

## 発明の効果

[0008] 本発明によれば、整合回路のコイルからの不要輻射の影響や、整合回路を構成する複数のコイルの不要結合の影響が抑制されたRFICモジュール及

びそれを備えるRFIDタグが得られる。

## 図面の簡単な説明

[0009] [図1]図1（A）は第1の実施形態に係るRFIDタグ201の平面図である。図1（B）は、RFIDタグ201が備えるRFICモジュール101の、絶縁体フィルム60に対する搭載部分の拡大平面図である。

[図2]図2はRFICモジュール101の断面図である。

[図3]図3はRFICモジュール101の基板1に形成されている導体パターンを示す平面図である。

[図4]図4はRFICモジュール101の回路図である。

[図5]図5（A）は図1（B）におけるY-Y部分の断面図であり、図5（B）は図1（B）におけるX-X部分の断面図である。

[図6]図6はインピーダンス整合回路の各インダクタについての電流及び磁束の関係を示す図である。

[図7]図7はインピーダンス整合回路の各インダクタ形成用コイルによる閉磁路の形成について示す図である。

[図8]図8はインダクタL3, L4, L5と、アンテナの導体パターン61, 62との接続関係を示す図である。

[図9]図9は、RFICモジュール101の導体パターンのずれに対する特性的安定性について示す図である。

[図10]図10は、インダクタL1, L2, L3, L4とインダクタL5との不要結合の抑制について示す図である。

[図11]図11（A）、図11（B）は、絶縁体フィルム60に貼付した、第2の実施形態に係るRFICモジュール102の断面図である。

[図12]図12（A）は絶縁体フィルム60及びRFICモジュール102の上部にラベル8を貼着した状態での断面図である。図12（B）は、その比較例としての断面図である。

[図13]図13は、絶縁体フィルム60に、第3の実施形態に係るRFICモジュール103Aを貼着した状態での断面図である。

[図14]図14は、絶縁体フィルム60に、第3の実施形態に係る別のRFICモジュール103Bを貼着した状態での断面図である。

[図15]図15は、第4の実施形態に係るRFICモジュールの基板1に形成されている導体パターンを示す平面図である。

[図16]図16は、第4の実施形態に係るRFICモジュール104の、絶縁体フィルムに対する搭載部分の拡大平面図である。

[図17]図17は、第5の実施形態に係るRFICモジュール105Aの、絶縁体フィルムに対する搭載部分の拡大平面図である。

[図18]図18は、第5の実施形態に係る別のRFICモジュール105Bの、絶縁体フィルムに対する搭載部分の拡大平面図である。

[図19]図19は、第5の実施形態に係るさらに別のRFICモジュール105Cの、絶縁体フィルムに対する搭載部分の拡大平面図である。

[図20]図20(A)は、第6の実施形態に係るRFICモジュール106Aの、絶縁体フィルムに対する搭載部分の拡大平面図である。図20(B)は、第6の実施形態に係る別のRFICモジュール106Bの、絶縁体フィルムに対する搭載部分の拡大平面図である。図20(C)は、第6の実施形態に係る更に別のRFICモジュール106Cの、絶縁体フィルムに対する搭載部分の拡大平面図である。

[図21]図21は、第7の実施形態に係るRFICモジュール107Aの、絶縁体フィルムに対する搭載部分の拡大平面図である。

[図22]図22は、第7の実施形態に係る別のRFICモジュール107Bの、絶縁体フィルムに対する搭載部分の拡大平面図である。

[図23]図23は、第8の実施形態に係るRFICモジュール108Aの平面図である。

[図24]図24は、第8の実施形態に係るRFICモジュール108Aの、絶縁体フィルムに対する搭載部分の拡大平面図である。

[図25]図25は、第8の実施形態に係る別のRFICモジュール108Bの平面図である。

[図26]図26は、第8の実施形態に係るRFICモジュール108Bの、絶縁体フィルムに対する搭載部分の拡大平面図である。

[図27]図27は、第8の実施形態に係るRFICモジュール108Cの、絶縁体フィルムに対する搭載部分の拡大平面図である。

[図28]図28(A)から図28(J)までの各図は、第9の実施形態に係るRFICモジュールの平面図である。

[図29]図29は、第10の実施形態に係るRFIDタグの、RFICモジュール101と導体パターン61P, 62Pとの位置関係及び大きさの関係を示す平面図である。

[図30]図30(A)、図30(B)は、第10の実施形態に係るRFIDタグの、RFICモジュール101と導体パターン61P, 62Pとの位置関係及び大きさの関係を示す平面図である。

[図31]図31(A)、図31(B)は、第10の実施形態に係るRFIDタグの、RFICモジュール101と導体パターン61P, 62Pとの位置関係及び大きさの関係を示す平面図である。

[図32]図32(A)は第11の実施形態に係るRFIDタグ211の平面図である。図32(B)は、RFIDタグ211が備えるRFICモジュール111Aの搭載部分の拡大平面図である。

[図33]図33はRFICモジュール111Aの断面図である。

[図34]図34はRFICモジュール111Aの基板1の各層に形成されている導体パターンを示す平面図である。

[図35]図35はRFICモジュール111Aの回路図である。

[図36]図36は、第11の実施形態に係る別のRFICモジュール111Bの平面図である。

[図37]図37(A)は第12の実施形態に係るRFIDタグ212の平面図である。図37(B)は、RFIDタグ212が備えるRFICモジュール112Aの搭載部分の拡大平面図である。

[図38]図38はRFIDタグ212の回路図である。

[図39]図39は第12の実施形態に係る別のRFICモジュール112Bの回路図である。

### 発明を実施するための形態

#### [0010] 《第1の実施形態》

図1(A)は第1の実施形態に係るRFIDタグ201の平面図である。

図1(B)は、RFIDタグ201が備えるRFICモジュール101の搭載部分の拡大平面図である。

[0011] RFIDタグ201は、アンテナ6と、このアンテナ6に結合するRFICモジュール101とで構成される。アンテナ6は絶縁体フィルム60と、この絶縁体フィルム60に形成された導体パターン61, 62とで構成される。絶縁体フィルム60は例えばポリエチレンテレフタレート(PET)のフィルムであり、導体パターン61, 62は例えばアルミニウム箔のパターンである。

[0012] 導体パターン61は導体パターン61P, 61L, 61Cで構成され、導体パターン62は導体パターン62P, 62L, 62Cで構成される。導体パターン61, 62はダイポールアンテナを構成する。

[0013] 導体パターン61P, 62PにはRFICモジュール101が搭載される。導体パターン61L, 62Lはメアンダーライン形状であって、インダクタンス成分の高い領域として作用する。また、導体パターン61C, 62Cは平面形状であって、キャパシタンス成分の高い領域として作用する。このことにより、電流強度の高い領域のインダクタンス成分を大きくし、電圧強度の高い領域のキャパシタンス成分を大きくして、アンテナの導体パターン61, 62の形成領域を縮小化している。

[0014] 図2はRFICモジュール101の断面図である。このRFICモジュール101は、基板1と、この基板1に実装されるRFIC2とを備える。基板1は例えばポリイミド等のフレキシブル基板である。RFIC2が実装された基板1の上面には保護膜3が被覆されている。この保護膜3は例えばポリウレタン等のエラストマーやエチレン酢酸ビニル(EVA)のようなホットメ

ルト剤である。基板1の下面にはカバーレイフィルム4が設けられている。このカバーレイフィルム4は例えばポリイミドフィルムである。したがって、基板1、保護膜3、カバーレイフィルム4のいずれもが柔らかく、このRFICモジュール101全体が柔らかい。

[0015] なお、保護膜3は熱硬化性樹脂であってもよい。この場合、保護膜3の厚さ $t_2$ は基板1の厚さ $t_1$ より厚くすれば、RFICモジュール101の製造時や使用時における反りが軽減される。つまり、一般的に積層体の各層を構成する材料の熱収縮に差があると、歪みが生じて積層体に反りが発生するが、保護膜3の厚さ $t_2$ が基板1の厚さ $t_1$ より厚いことにより、保護膜3の厚さが支配的となる。そのことで、保護膜3に対する他の層の熱収縮差の影響を受けにくくなつて、上記反りが軽減される。

[0016] 図3はRFICモジュール101の基板1に形成されている導体パターンを示す平面図である。図3において上部は基板1の上面に形成されている導体パターンの平面図であり、図3の下部は基板1の下面に形成されている導体パターンの平面図である。

[0017] 基板1の上面には、RFIC側第1端子電極31、RFIC側第2端子電極32、第1インダクタL1の主要部の導体パターンL11、及び第2インダクタL2の主要部の導体パターンL21が形成されている。RFIC側第1端子電極31は上記導体パターンL11の一方端に繋がついていて、RFIC側第2端子電極32は上記導体パターンL21の一方端に繋がついている。これら導体パターンは例えば銅箔をフォトリソグラフィによってパターンニングしたものである。

[0018] 基板1の下面には、アンテナ6の導体パターン61P, 62Pに容量結合されるアンテナ側第1端子電極11及びアンテナ側第2端子電極12が形成されている。また、基板1の下面には、第1インダクタL1の一部の導体パターンL12、第2インダクタの一部の導体パターンL22、第3インダクタL3の導体パターン、第4インダクタL4の導体パターン及び第5インダクタL5の導体パターン（二点鎖線で囲む導体パターン）が形成されている

。これら導体パターンも例えば銅箔をフォトリソグラフィによってパターンニングしたものである。

- [0019] 上記第1インダクタL1の一部の導体パターンL12の一方端及び第3インダクタL3の導体パターンの一方端は上記アンテナ側第1端子電極11に繋がっている。同様に、上記第2インダクタL2の一部の導体パターンL22の一方端及び第4インダクタL4の導体パターンの一方端は上記アンテナ側第2端子電極12に繋がっている。第3インダクタL3の導体パターンの他方端と、第4インダクタL4の導体パターンの他方端との間には第5インダクタL5の導体パターンが繋がっている。
- [0020] 第1インダクタL1の導体パターンL12の他方端と第1インダクタL1の主要部の導体パターンL11の他方端とはビア導体V1を介して接続されている。同様に、第2インダクタL2の導体パターンL22の他方端と第2インダクタL2の主要部の導体パターンL21の他方端とはビア導体V2を介して接続されている。
- [0021] 上記RFIC側第1端子電極31及びRFIC側第2端子電極32にRFIC2が搭載されている。つまり、RFIC2の端子21がRFIC側第1端子電極31に接続されていて、RFIC2の端子22がRFIC側第2端子電極32に接続されている。
- [0022] 第1インダクタL1及び第3インダクタL3は基板1の異なる層にそれぞれ形成され、且つコイル開口が重なる関係に配置されている。同様に、第2インダクタL2及び第4インダクタL4は基板1の異なる層にそれぞれ形成され、且つコイル開口が重なる関係に配置されている。そして、第2インダクタL2及び第4インダクタL4と、第1インダクタL1及び第3インダクタL3とは、RFIC2の搭載位置を基板1の面に沿って挟む位置関係に配置されている。
- [0023] さらに、RFIC側第1端子電極31から第3インダクタL3の他端までの巻回方向と、RFIC側第2端子電極32から第4インダクタL4の他端までの巻回方向とは同方向である。図3に示す向きではいずれも右旋方向で

ある。このことは、第1インダクタL1と第3インダクタL3との組と、第2インダクタL2と第4インダクタL4との組とが、RFIC2の搭載位置を挟んで180°回転対称関係にある、と言うこともできる。

[0024] 図4はRFICモジュール101の回路図である。RFICモジュール101はRFIC2とインピーダンス整合回路7とで構成されている。インピーダンス整合回路7は、RFIC側第1端子電極31、RFIC側第2端子電極32、アンテナ側第1端子電極11及びアンテナ側第2端子電極12に接続される。また、インピーダンス整合回路7は、第1インダクタL1、第2インダクタL2、第3インダクタL3、第4インダクタL4及び第5インダクタL5を含んで構成される。

[0025] 第1インダクタL1は、図3に示した導体パターンL11、L12で構成され、第2インダクタL2は、図3に示した導体パターンL21、L22で構成される。第1インダクタL1はアンテナ側第1端子電極11とRFIC側第1端子電極31との間に接続されている。第2インダクタL2はアンテナ側第2端子電極12とRFIC側第2端子電極32との間に接続されている。第3インダクタL3の一端はアンテナ側第1端子電極11に接続されていて、第4インダクタL4の一端はアンテナ側第2端子電極12に接続されていて、第5インダクタL5は第3インダクタL3の他端と第4インダクタL4の他端との間に接続されている。

[0026] ここで、RFIDタグ201における、アンテナ6に対するRFICモジュール101の搭載位置の断面構造を示す。図5(A)は図1(B)におけるY-Y部分の断面図であり、図5(B)は図1(B)におけるX-X部分の断面図である。この図5(A)、図5(B)に表れているように、アンテナ6の絶縁体フィルム60に接着剤層5を介してRFICモジュール101が接着されている。この接着剤層5は絶縁性接着材の層であり、例えばアクリル系接着剤である。アンテナ側第1端子電極11は接着剤層5を介してアンテナ6の導体パターン61Pに対向し、アンテナ側第2端子電極12は接着剤層5を介してアンテナ6の導体パターン62Pに対向する。この構造に

より、アンテナ側第1端子電極11及びアンテナ側第2端子電極12はアンテナ6の導体パターン61P, 62Pにそれぞれ容量結合する。

[0027] なお、インダクタL1, L2, L3, L4, L5の導体パターンの形成領域の長手方向と、アンテナ6の導体パターン61, 62の形成領域の長手方向とは直交する関係としている。そのため、RFICモジュール101を搭載するためのスペースが最小限なものとなり、RFIDタグが小型化できる。

[0028] 次に、本実施形態のRFICモジュール及びRFIDタグの有利な作用効果について順に示す。

[0029] 図6及び図7は、上記インピーダンス整合回路7の各インダクタ形成用コイルによる閉磁路の形成について示す図である。

[0030] 図6は上記インピーダンス整合回路7の各インダクタについての電流及び磁束の関係を示す図である。図6において、実線の矢印は、RFIC2を主体にみて流れる電流の向きを示す。また、破線はコイルの開口を通る磁束を示す。電流の向きが図6に示す向きであるとき、第2インダクタL2及び第4インダクタL4のコイル開口を通り、且つ、第1インダクタL1及び第3インダクタL3のコイル開口を通る磁束が生じる。

[0031] このように、第1インダクタL1を構成するコイル、第2インダクタL2を構成するコイル、第3インダクタL3を構成するコイル、及び第4インダクタL4を構成するコイルで発生する、ほぼY-Z面に沿った磁束が閉磁路を形成する。つまり、第2インダクタL2及び第4インダクタL4のコイル開口と、第1インダクタL1及び第3インダクタL3のコイル開口との間（近接するコイル開口の間）に発生する磁束が閉じた関係となるため、漏れ磁束が減少し、外乱に対して影響を受けにくくなる。また、上記近接するコイル間は正の結合となっているので、磁束を互いに強め合い、インダクタL1, L2, L3, L4のQ値が向上する。

[0032] 図7は、二つのRFIDタグ201A, 201Bが近接しているときの、上記閉磁路形成の利点を示す図である。図7においては、RFICモジュー

ル101の構造及びアンテナの導体パターン61, 62の形状を簡略化している。図7において破線は上記閉磁路の磁束を表している。

- [0033] 例えば複数の書類や書籍にそれぞれRFIDタグが設けられていて、それらが重なっているとき、RFIDタグ同士が近接する場合がある。RFIDタグは、リーダ／ライタから送信された電波を反射することで通信を行うが、従来のRFIDタグでは、その際に、他のRFIDタグで電波のエネルギーが大きく吸収されてしまい、適正な通信ができない。また、他RFIDタグが近接することにより、自RFIDタグのRFICからみたインピーダンスが規定値から外れると、適正な通信ができなくなる。
- [0034] これに対し、本実施形態のRFIDタグでは、RFIDタグ201A, 201BのRFICモジュール101同士の不要な磁界結合が抑制されるので、各RFIDタグのRFIDタグとしての特性劣化が抑制される。
- [0035] 図8及び図9は、RFICモジュール101の導体パターンのずれに対する特性の安定性について示す図である。
- [0036] 図8は、第3インダクタL3、第4インダクタL4と、アンテナの導体パターン61, 62との接続関係を示す図である。図8中のキャパシタCaはアンテナの導体パターン61, 62間に生じる容量成分である。また、キャパシタC11はアンテナの導体パターン61とアンテナ側第1端子電極11との間に生じる容量成分であり、キャパシタC12はアンテナの導体パターン62とアンテナ側第2端子電極12との間に生じる容量成分である。インダクタL3, L4のインダクタンスと、キャパシタCa, C11, C12のキャパシタンスとで並列共振回路が構成される。この共振回路の共振周波数は、例えばRFIDタグ201の通信周波数帯の中心周波数に合わせる。
- [0037] 図9はRFICモジュール101における、インダクタL1, L2, L3, L4, L5、アンテナ側第1端子電極11及びアンテナ側第2端子電極12の位置関係を示す概念的断面図である。図3、図5（A）にも示したとおり、基板1の上面に第1インダクタL1及び第2インダクタL2の主要部がそれぞれ形成されていて、基板1の下面に第3インダクタL3、第4インダ

クタ L 4 及び第 5 インダクタ L 5 が形成されている。そして、これら第 3 インダクタ L 3、第 4 インダクタ L 4、第 5 インダクタ L 5 と共にアンテナ側第 1 端子電極 1 1 及びアンテナ側第 2 端子電極 1 2 が形成されている。

[0038] インダクタ L 3、L 4、L 5 とアンテナ側第 1 端子電極 1 1 及びアンテナ側第 2 端子電極 1 2 が別の層に形成されていると、それら導体パターンの位置ずれによって、インダクタ L 3、L 4、L 5 の一部がアンテナ側第 1 端子電極 1 1 又はアンテナ側第 2 端子電極 1 2 と重なるおそれがある。この重なりが生じると、インダクタ L 3、L 4、L 5 のインダクタンスが低下する。これに対し、本実施形態のように、インダクタ L 3、L 4、L 5 がアンテナ側第 1 端子電極 1 1 及びアンテナ側第 2 端子電極 1 2 と同一層にあると、それら導体パターンの位置ずれによって、インダクタ L 3、L 4、L 5 の一部がアンテナ側第 1 端子電極 1 1 又はアンテナ側第 2 端子電極 1 2 と重なることがなく、インダクタ L 3、L 4、L 5 のインダクタンスの低下による上記共振周波数のずれが生じない。このことにより安定した通信特性が得られる。

[0039] 図 10 は、インダクタ L 1、L 2、L 3、L 4 とインダクタ L 5 との不要結合の抑制について示す図である。

[0040] 図 10において、X 方向の実線の矢印はインダクタ L 1、L 2、L 3、L 4、RFIC 側第 1 端子電極 3 1 及び RFIC 側第 2 端子電極 3 2 に流れる電流のうち特にインダクタ L 5 に近接する部分に流れる電流を示す。Y 方向の矢印はインダクタ L 5 に流れる電流のうち、上記 X 方向の電流に直交する電流を示す。また、インダクタ L 5 に流れる電流のうち X 方向の電流はインダクタ L 1、L 2、L 3、L 4、RFIC 側第 1 端子電極 3 1 及び RFIC 側第 2 端子電極 3 2 に流れる電流と結合する電流であり、電流の向きが逆である。したがって、この結合によって、インダクタ L 1、L 2、L 3、L 4、L 5 のインダクタンス値は減少する。ただし、本実施形態では、インダクタ L 5 はメアンダーライン形状であるので、所望のインダクタンス値を得るために導体パターン形成範囲を大きくする際、電流が直交する電極部を長くす

ることで、上記結合量を減らせる。このことにより、インダクタ L 1, L 2, L 3, L 4, L 5 のインダクタンス値の低下を抑制できる。

[0041] また、図 10 に示す例では、第 1 インダクタの主要部の導体パターン L 1 1 の巻回領域が第 3 インダクタ L 3 の導体パターンの巻回領域より僅かに小さく、第 1 インダクタの主要部の導体パターン L 1 1 と第 3 インダクタ L 3 の導体パターンとの重なり部は、これら導体パターンの線幅の約 1/2 だけ重なっている。また、第 1 インダクタの主要部の導体パターン L 1 1 と第 3 インダクタ L 3 の導体パターンとが相対的にずれた場合に、そのずれ方向の一方の辺での、第 1 インダクタの主要部の導体パターン L 1 1 と第 3 インダクタ L 3 の導体パターンとの重なり量が減れば、対辺での、第 1 インダクタの主要部の導体パターン L 1 1 と第 3 インダクタ L 3 の導体パターンとの重なり量が増える関係となっている。

[0042] 同様に、第 2 インダクタの主要部の導体パターン L 2 1 の巻回領域が第 4 インダクタ L 4 の導体パターンの巻回領域より僅かに小さく、第 2 インダクタの主要部の導体パターン L 2 1 と第 4 インダクタ L 4 の導体パターンとの重なり部は、これら導体パターンの線幅の約 1/2 だけ重なっている。また、第 2 インダクタの主要部の導体パターン L 2 1 と第 4 インダクタ L 4 の導体パターンとが相対的にずれた場合に、そのずれ方向の一方の辺での、第 2 インダクタの主要部の導体パターン L 2 1 と第 4 インダクタ L 4 の導体パターンとの重なり量が減れば、対辺での、第 2 インダクタの主要部の導体パターン L 2 1 と第 4 インダクタ L 4 の導体パターンとの重なり量が増える関係となっている。

[0043] このような構造により、上記「ずれ」による、層の異なる導体パターン間の磁界結合量の変動が抑制され、インダクタ L 1, L 2, L 3, L 4 のインダクタンス値の変動を抑制できる。

[0044] なお、第 1 インダクタの主要部の導体パターン L 1 1 の巻回領域と第 3 インダクタ L 3 の導体パターンの巻回領域との大小関係は逆であってもよい。ただし、アンテナ側第 1 端子電極 1 1 及びアンテナ側第 2 端子電極 1 2 とは

異なる層に形成されている、第1インダクタの主要部の導体パターンL11及び第2インダクタの主要部の導体パターンL21の形成領域を小さくする方が、アンテナ側第1端子電極11及びアンテナ側第2端子電極12との重なりを防止する点で好ましい。

[0045] 《第2の実施形態》

第2の実施形態では、基板1の構成及び保護膜3の構成が第1の実施形態とは異なるRFICモジュールについて例示する。

[0046] 図11(A)、図11(B)は、絶縁体フィルム60に貼付した、第2の実施形態に係るRFICモジュール102の断面図である。図11(A)は第1の実施形態において図1(B)に示したY-Y部分での断面図であり、図11(B)は図1(B)に示したX-X部分での断面図である。

[0047] 第2の実施形態のRFICモジュール102の保護膜3の構成は第1の実施形態で示した例とは異なる。第2の実施形態では、保護膜3は基板1の全面を覆うのではなく、RFIC2を覆う箇所で、基板1の一部に形成されている。

[0048] 図12(A)は絶縁体フィルム60及びRFICモジュール102の上部にラベル8を貼着した状態での断面図である。図12(B)は、絶縁体フィルム60及び比較例としてのRFICモジュール102Eの上部にラベル8を貼着した状態での断面図である。ラベル8の内面には粘着層が形成されている。ラベル8は絶縁体フィルム60及びRFICモジュール102の上部を覆い、上記粘着層を介して貼着される。このように、ラベル8が貼着された状態で、ラベル8の外面に所定の文字、マーク、絵柄等がリボン熱転写方式で印刷される。絶縁体フィルム60の下面にも粘着層が形成されていて、この粘着層を介して、RFIDタグ202は物品に貼付される。

[0049] 図12(B)に示す、比較例としてのRFICモジュール102Eでは、第1の実施形態で示したように、基板1の全面に保護膜3が形成されている。そのため、ラベル8を貼着した状態で、ラベル8には、RFICモジュール102Eの厚み分の大きな凹凸が生じる。そのため、段差の大きな凹凸部

の印刷性が悪く、ラベル8に鮮明な印刷ができない場合がある。

[0050] 一方、図12(A)に示す、本実施形態のRFIDタグ202では、ラベル8には、RFICモジュール102の全体の厚み分より小さな凹凸しか生じない。また、絶縁体フィルム60から最も高い部分の幅WはRFICモジュール102の幅より小さい。そのため、ラベル8に鮮明な印刷ができる。

[0051] なお、RFICモジュール102の基板1に形成されている導体パターンによるインピーダンス整合回路は、以上に示した回路に限らない。

### [0052] 《第3の実施形態》

第3の実施形態では、基板1の構成及びRFIC2の実装構造が、これまでに示した例とは異なる例を示す。

[0053] 図13は、絶縁体フィルム60に、第3の実施形態に係るRFICモジュール103Aを貼着した状態での断面図である。この例では、基板1は多層基板で構成されていて、複数の基材層に導体パターンが形成されている。このように多層基板を用いると、図5(A)、図5(B)に示した例のようなカバーレイフィルム4が不要となる。カバーレイフィルムは通常、薄く接着強度が低いためブレードダイシング等の物理的な分割加工では加工条件により剥がれ、バリが発生する。本実施形態では、カバーレイフィルムが不要になることで、この現象を回避できる。

[0054] 図14は、絶縁体フィルム60に、第3の実施形態に係る別のRFICモジュール103Bを貼着した状態での断面図である。この例では、多層基板による基板1にキャビティCAが形成されていて、そのキャビティCA内にRFIC2が埋設されている。このように基板1内にRFIC2を埋設することによって低背化できる。

[0055] なお、RFIC2以外に他のチップ部品を基板1内に埋設してもよい。例えば、比較的サイズの大きなハーベスティング用チップキャパシタや各種センサ等を埋設してもよい。

[0056] なお、RFICモジュール103A、103Bの基板1に形成されている導体パターンによるインピーダンス整合回路は、以上に示した回路に限らな

い。

[0057] 《第4の実施形態》

第4の実施形態では、アンテナ側第1端子電極11及びアンテナ側第2端子電極12の位置及び形状がこれまでに示した例とは異なるRFICモジュールについて例示する。

[0058] 図15は、第4の実施形態に係るRFICモジュールの基板1に形成されている導体パターンを示す平面図である。

[0059] 基板1の上面には、RFIC側第1端子電極31、RFIC側第2端子電極32、第1インダクタL1の主要部の導体パターンL11、及び第2インダクタL2の主要部の導体パターンL21が形成されている。RFIC側第1端子電極31は上記導体パターンL11の一方端に繋がっていて、RFIC側第2端子電極32は上記導体パターンL21の一方端に繋がっている。

[0060] 基板1の下面には、アンテナ6の導体パターン61P, 62Pに容量結合されるアンテナ側第1端子電極11及びアンテナ側第2端子電極12が形成されている。また、基板1の下面には、第1インダクタL1の一部の導体パターンL12、第2インダクタの一部の導体パターンL22、第3インダクタL3の導体パターン、第4インダクタL4の導体パターン及び第5インダクタL5の導体パターンが形成されている。

[0061] 上記第1インダクタL1の一部の導体パターンL12の一方端及び第3インダクタL3の導体パターンの一方端は上記アンテナ側第1端子電極11に繋がっている。同様に、上記第2インダクタL2の一部の導体パターンL22の一方端及び第4インダクタL4の導体パターンの一方端は上記アンテナ側第2端子電極12に繋がっている。第3インダクタL3の導体パターンの他方端と、第4インダクタL4の導体パターンの他方端との間には第5インダクタL5の導体パターンが繋がっている。

[0062] 第1インダクタL1の導体パターンL12の他方端と第1インダクタL1の主要部の導体パターンL11の他方端とはビア導体V1を介して接続されている。同様に、第2インダクタL2の導体パターンL22の他方端と第2

インダクタL2の主要部の導体パターンL21の他方端とはビア導体V2を介して接続されている。

[0063] 第1の実施形態で図3に示した例とは、第1インダクタL1及び第2インダクタL2に対する、アンテナ側第1端子電極11及びアンテナ側第2端子電極12の引き出し方向が異なる。つまり、第4の実施形態では、第1インダクタL1及び第2インダクタL2に対して、アンテナ側第1端子電極11及びアンテナ側第2端子電極12を同方向に引き出している。また、第1インダクタL1のRFIC側第1端子電極31からアンテナ側第1端子電極11までの導体パターンの巻回方向と、第2インダクタL2のRFIC側第2端子電極32からアンテナ側第2端子電極12までの導体パターンの巻回方向とは逆である。

[0064] 図16は、第4の実施形態に係るRFICモジュール104の、絶縁体フィルムに対する搭載部分の拡大平面図である。図16においては、絶縁体フィルムの外形線は表れていない。絶縁体フィルムには、ダイポールアンテナの端部である導体パターン61P, 62Pが形成されている。RFICモジュール104のアンテナ側第1端子電極11及びアンテナ側第2端子電極12は、導体パターン61P及び導体パターン62Pにそれぞれ対向する。

[0065] 本実施形態によれば、アンテナの導体パターン61P, 62Pの配置間隔を狭くできるので、導体パターン61P, 62Pの端子間容量が増加することでアンテナの共振周波数を低周波数側へシフトできる。これにより、所望の周波数での、導体パターン61P, 62Pの配置方向についてのアンテナの長さ（形成領域）を短くできる。

[0066] なお、RFICモジュール104の基板1に形成されている導体パターンによるインピーダンス整合回路は、以上に示した回路に限らない。

[0067] 《第5の実施形態》

第5の実施形態では、第1インダクタL1、第2インダクタL2、アンテナ側第1端子電極11及びアンテナ側第2端子電極12の位置や形状がこれまでに示した例とは異なるRFICモジュールについて例示する。

- [0068] 図17、図18、図19は、いずれも第5の実施形態に係るRFICモジュール105A、105B、105Cの、絶縁体フィルムに対する搭載部分の拡大平面図である。これらの図においては、絶縁体フィルムの外形線は表れていない。インピーダンス整合回路の基本構成はこれまでに示した例と同様である。いずれの例でも、アンテナ側第1端子電極11及びアンテナ側第2端子電極12は、第1インダクタL1及び第2インダクタL2の並び方向に対して平行に配置されている。
- [0069] 図17に示すRFICモジュール105Aでは、アンテナ6の導体パターン61P、62Pとアンテナ側第1端子電極11及びアンテナ側第2端子電極12との間に生じる容量を大きくし易く、アンテナのX方向の長さ（形成領域）を短くできる。
- [0070] 図17に示すRFICモジュール105Aと、図18に示すRFICモジュール105Bとでは、基板1の縦横比が異なる。第1インダクタL1及び第2インダクタL2の並び方向の幅に制限がある場合には、図18に示すRFICモジュール105Bのように、アンテナ側第1端子電極11及びアンテナ側第2端子電極12の並び方向に長くてもよい。また、第1インダクタL1及び第2インダクタL2の並び方向に対する直交方向（X方向）に、これら導体パターンを偏平化してもよい。
- [0071] 図19に示すRFICモジュール105Cでは、第1インダクタL1及び第2インダクタL2を挟む位置にアンテナ側第1端子電極11及びアンテナ側第2端子電極12が配置されている。また、このRFICモジュール105Cのように、アンテナ側第1端子電極11及びアンテナ側第2端子電極12の並び方向の幅に制限がある場合に、第1インダクタL1及び第2インダクタL2の並び方向（Y方向）に偏平化してもよい。
- [0072] なお、RFICモジュール105A、105B、105Cの基板1に形成されている導体パターンによるインピーダンス整合回路は、以上に示した回路に限らない。
- [0073] 《第6の実施形態》

第6の実施形態では、アンテナ側第1端子電極11及びアンテナ側第2端子電極12の位置及び形状がこれまでに示した例とは異なるRFICモジュールについて例示する。

- [0074] 図20(A)、図20(B)、図20(C)は、第6の実施形態に係るRFICモジュール106A、106B、106Cの、絶縁体フィルムに対する搭載部分の拡大平面図である。これらの図においては、絶縁体フィルムの外形線は表れていない。インピーダンス整合回路の基本構成はこれまでに示した例と同様である。
- [0075] 図20(A)に示すRFICモジュール106Aでは、アンテナ側第1端子電極11及びアンテナ側第2端子電極12は、単純な矩形状ではなく、L字状である。
- [0076] 図20(B)に示すRFICモジュール106Bでは、アンテナ側第1端子電極11及びアンテナ側第2端子電極12はそれぞれ正方形状である。
- [0077] 上記RFICモジュール106A、106Bにおいては、アンテナ側第1端子電極11及びアンテナ側第2端子電極12は、基板1の対角線上に配置されている。
- [0078] 図20(C)に示すRFICモジュール106Cでは、アンテナ側第1端子電極11及びアンテナ側第2端子電極12はそれぞれ三角形状であり、基板1の対角線上に配置されている。また、第1インダクタL1及び第2インダクタL2の並び方向が基板1の辺に対して傾斜している。
- [0079] 本実施形態で示すように、アンテナ側第1端子電極11及びアンテナ側第2端子電極12は、基板1の対角線上に配置してもよい。また、第1インダクタL1及び第2インダクタL2の位置関係も基板1の対角線上にあってよい。
- [0080] 本実施形態によれば、アンテナ側第1端子電極11とアンテナ側第2端子電極12との間に生じる不要な寄生容量を小さくできる。この寄生容量が小さいことにより、例えば貼り付け対象の誘電率や損失等による影響で、アンテナの共振周波数や利得の変化を抑制できる。

[0081] なお、RFICモジュール106A, 106B, 106Cの基板1に形成されている導体パターンによるインピーダンス整合回路は、以上に示した回路に限らない。

[0082] 《第7の実施形態》

第7の実施形態では、アンテナ側第1端子電極11及びアンテナ側第2端子電極12の数が、これまでに示した例とは異なるRFICモジュールについて例示する。

[0083] 図21は、第7の実施形態に係るRFICモジュール107Aの、絶縁体フィルムに対する搭載部分の拡大平面図であり、図22は、第7の実施形態に係る別のRFICモジュール107Bの、絶縁体フィルムに対する搭載部分の拡大平面図である。これらの図においては、絶縁体フィルムの外形線は表れていない。インピーダンス整合回路の基本構成はこれまでに示した例と同様である。

[0084] 図21に示すRFICモジュール107Aでは、アンテナ側第1端子電極11A, 11B及びアンテナ側第2端子電極12A, 12Bを備える。アンテナ側第1端子電極11A, 11Bは導通していて、第1インダクタL1及び第2インダクタL2の並び方向に対する直交方向に分離配置されている。同様に、アンテナ側第2端子電極12A, 12Bは導通していて、第1インダクタL1及び第2インダクタL2の並び方向に対する直交方向に分離配置されている。

[0085] 図22に示すRFICモジュール107Bでも、アンテナ側第1端子電極11A, 11B及びアンテナ側第2端子電極12A, 12Bを備える。アンテナ側第1端子電極11A, 11Bは導通していて、第1インダクタL1及び第2インダクタL2の並び方向に分離配置されている。同様に、アンテナ側第2端子電極12A, 12Bは導通していて、第1インダクタL1及び第2インダクタL2の並び方向に分離配置されている。

[0086] 本実施形態で示すように、アンテナ側第1端子電極及びアンテナ側第2端子電極は複数に分離配置されていてもよい。

[0087] なお、RFICモジュール107A, 107Bの基板1に形成されている導体パターンによるインピーダンス整合回路は、以上に示した回路に限らない。

[0088] 《第8の実施形態》

第8の実施形態では、複数のアンテナ側第1端子電極11及び複数のアンテナ側第2端子電極12の配置が、これまでに示した例とは異なるRFICモジュールについて例示する。

[0089] 図23は、第8の実施形態に係るRFICモジュール108Aの平面図である。このRFICモジュール108Aは、基板1にアンテナ側第1端子電極11A, 11B及びアンテナ側第2端子電極12A, 12Bを備える。また、インピーダンス整合回路を構成する複数のインダクタL1, L2, L3, L4, L5が基板1に設けられている。

[0090] これまでに示した例では、インピーダンス整合回路を構成するインダクタL1～L5の形成領域が一連であったが、この例のように、インダクタごとに分離配置されていてもよい。また、アンテナ側第1端子電極11A, 11Bの配列方向と、アンテナ側第2端子電極12A, 12Bの配列方向とが交差していてもよい。

[0091] 図24は、第8の実施形態に係るRFICモジュール108Aの、絶縁体フィルムに対する搭載部分の拡大平面図である。この図においては、絶縁体フィルムの外形線は表れていない。アンテナ側第1端子電極11A, 11Bはアンテナの導体パターン61の端部付近に対向する。また、アンテナ側第2端子電極12A, 12Bはアンテナの導体パターン62の端部付近に対向する。

[0092] 図25は、第8の実施形態に係るRFICモジュール108Bの平面図である。このRFICモジュール108Bは、基板1に、アンテナ側第1端子電極11A, 11B、アンテナ側第2端子電極12A, 12B、インピーダンス整合回路を構成する複数のインダクタL1, L2, L3, L4, L5がそれぞれ基板1に設けられている。アンテナ側第1端子電極11A, 11B

の配列方向と、アンテナ側第2端子電極12A, 12Bの配列方向とは平行であり、かつ基板1の辺に対して傾斜している。

[0093] 図26は、第8の実施形態に係るRFICモジュール108Bの、絶縁体フィルムに対する搭載部分の拡大平面図である。この図においては、絶縁体フィルムの外形線は表れていない。アンテナ側第1端子電極11A, 11Bはアンテナの導体パターン61に対向する。また、アンテナ側第2端子電極12A, 12Bはアンテナの導体パターン62に対向する。

[0094] 図27は、第8の実施形態に係るRFICモジュール108Cの、絶縁体フィルムに対する搭載部分の拡大平面図である。この例では、インダクタL1～L5の形成位置の余白である、基板1の四隅に、アンテナ側第1端子電極11A, 11B及びアンテナ側第2端子電極12A, 12Bが配置されている。

[0095] なお、RFICモジュール108A, 108B, 108Cの基板1に形成されている導体パターンによるインピーダンス整合回路は、以上に示した回路に限らない。

#### [0096] 《第9の実施形態》

第9の実施形態では、基板に対するアンテナ側第端子電極及びインピーダンス整合回路の形成位置がこれまでに示した例とは異なるRFICモジュールについて例示する。

[0097] 図28(A)から図28(J)までの各図は、第9の実施形態に係るRFICモジュールの平面図である。図28(A)～図28(F)に示す例では、基板1に、アンテナ側第1端子電極11A, 11B、アンテナ側第2端子電極12A, 12B及びインピーダンス整合回路7が設けられている。図28(G)～図28(J)に示す例では、基板1に、アンテナ側第1端子電極11A, 11B、アンテナ側第2端子電極12A, 12B及びインピーダンス整合回路7a, 7bが設けられている。

[0098] 図28(A)、図28(B)、図28(C)の例では、アンテナ側第1端子電極11A, 11B及びアンテナ側第2端子電極12A, 12Bが一列に

配置されていて、これら端子電極の列とインピーダンス整合回路7とが平行に配置されている。

[0099] 図28(D)、図28(E)、図28(F)の例では、アンテナ側第1端子電極11A, 11B及びアンテナ側第2端子電極12A, 12Bがまとめて配置されていて、その残余部にインピーダンス整合回路7が配置されている。

[0100] 図28(G)、図28(H)、図28(I)の例では、アンテナ側第1端子電極11A, 11B及びアンテナ側第2端子電極12A, 12Bがまとめて配置されていて、その両側にインピーダンス整合回路7a, 7bが分離配置されている。

[0101] 図28(A)、図28(B)、図28(C)では、アンテナ側第1端子電極11A, 11B及びアンテナ側第2端子電極12A, 12Bの配置順がそれぞれ異なる。図28(D)、図28(E)、図28(F)では、アンテナ側第1端子電極11A, 11B及びアンテナ側第2端子電極12A, 12Bの配置位置がそれぞれ異なる。図28(G)、図28(H)、図28(I)についても、アンテナ側第1端子電極11A, 11B及びアンテナ側第2端子電極12A, 12Bの配置位置がそれぞれ異なる。

[0102] 図28(J)の例では、アンテナ側第1端子電極11A, 11B及びアンテナ側第2端子電極12A, 12BがT字状に交差するように配置されていて、その残余部にインピーダンス整合回路7a, 7bが分離配置されている。

[0103] なお、図28(A)～図28(J)において、上下又は左右を反転させた配置も採り得る。また、各RFICモジュールの基板1に形成されている導体パターンによるインピーダンス整合回路は、以上に示した回路に限らない。

[0104] このように、基板に対するアンテナ側端子電極及びインピーダンス整合回路の形成位置は種々採り得る。

[0105] 《第10の実施形態》

第10の実施形態では、RFICモジュールのアンテナ側第1端子電極11及びアンテナ側第2端子電極12に対するアンテナの導体パターン61P, 62Pの位置関係及び大きさの関係について例示する。

- [0106] 図29は、第10の実施形態に係るRFIDタグの、RFICモジュール101とアンテナの導体パターン61P, 62Pとの位置関係及び大きさの関係を示す平面図である。この例では、Z方向に見て（平面視で）、アンテナの導体パターン61Pの全体がアンテナ側第1端子電極11の内側に入るように配置されている。同様に、アンテナの導体パターン62Pの全体がアンテナ側第2端子電極12の内側に入るように配置されている。
- [0107] 図30(A)、図30(B)は、第10の実施形態に係るRFIDタグの、RFICモジュール101と導体パターン61P, 62Pとの位置関係及び大きさの関係を示す平面図である。図30(A)に示す例では、平面視で、アンテナの導体パターン61PのX方向の全幅がアンテナ側第1端子電極11の内側に入るように配置されている。同様に、アンテナの導体パターン62PのX方向の全幅がアンテナ側第2端子電極12の内側に入るように配置されている。図30(B)に示す例では、平面視で、アンテナの導体パターン61PのY方向の略全幅がアンテナ側第1端子電極11の内側に入るように配置されている。同様に、アンテナの導体パターン62PのY方向の略全幅がアンテナ側第2端子電極12の内側に入るように配置されている。
- [0108] 図31(A)、図31(B)は、第10の実施形態に係るRFIDタグの、RFICモジュール101と導体パターン61P, 62Pとの位置関係及び大きさの関係を示す平面図である。いずれの例でも、平面視で、アンテナの導体パターン61PのX方向の先端部が、第1インダクタL1及び第2インダクタL2等によるインピーダンス整合回路の形成領域に重なる。図31(B)の例では、アンテナ側第1端子電極11の全体がアンテナの導体パターン61Pの内側に入るように配置されている。同様に、アンテナ側第2端子電極12の全体がアンテナの導体パターン62Pの内側に入るように配置されている。

[0109] 図30(A)、図31(A)に示す例では、アンテナの導体パターンが形成された絶縁体フィルムに対するRFICモジュール101のX方向の位置ずれがあっても、アンテナの導体パターン61P, 62Pに対するアンテナ側第1端子電極11及びアンテナ側第2端子電極12の結合容量変化は小さい。また、図29、図30(A)、図30(B)、図31(A)、図31(B)に示すいずれの例でも、アンテナの導体パターンが形成された絶縁体フィルムに対するRFICモジュール101のY方向の位置ずれがあっても、上記結合容量変化は小さい。

[0110] なお、本実施形態で示したRFICモジュール101の基板1に形成されている導体パターンによるインピーダンス整合回路は、以上に示した回路に限らない。

#### [0111] 《第11の実施形態》

第11の実施形態では、RFIC2と共に他の部品を備えたRFICモジュールについて例示する。

[0112] 図32(A)は第11の実施形態に係るRFIDタグ211の平面図である。図32(B)は、RFIDタグ211が備えるRFICモジュール111Aの搭載部分の拡大平面図である。

[0113] RFIDタグ211は、アンテナ6と、このアンテナ6に結合するRFICモジュール111Aとで構成される。アンテナ6は絶縁体フィルム60と、この絶縁体フィルム60に形成された導体パターン61, 62とで構成される。絶縁体フィルム60及び導体パターン61, 62の構成は第1の実施形態で示したとおりである。

[0114] 導体パターン61は導体パターン61P, 61L, 61Cで構成され、導体パターン62は導体パターン62P, 62L, 62Cで構成される。導体パターン61, 62はダイポールアンテナを構成する。導体パターン61P, 62PにはRFICモジュール111Aが搭載される。

[0115] 図33はRFICモジュール111Aの断面図である。このRFICモジュール111Aは、基板1と、この基板1に実装されるRFIC2及びチッ

プキャパシタCC1とを備える。RFIC2及びチップキャパシタCC1が実装された基板1の上面には保護膜3が被覆されている。基板1の下面にはカバーレイフィルム4が設けられている。基板1の基本構成は第1の実施形態で示したとおりである。

- [0116] 図34はRFICモジュール111Aの基板1に形成されている導体パターンを示す平面図である。図34において上部は基板1の上面に形成されている導体パターンの平面図であり、図34の下部は基板1の下面に形成されている導体パターンの平面図である。
- [0117] 基板1の上面には、RFIC側第1端子電極31、RFIC側第2端子電極32、第1インダクタL1の主要部の導体パターンL11、及び第2インダクタL2の主要部の導体パターンL21が形成されている。RFIC側第1端子電極31は上記導体パターンL11の一方端に繋がっていて、RFIC側第2端子電極32は上記導体パターンL21の一方端に繋がっている。
- [0118] 基板1の下面には、アンテナ6の導体パターン61P, 62Pに容量結合されるアンテナ側第1端子電極11及びアンテナ側第2端子電極12が形成されている。また、基板1の下面には、第1インダクタL1の一部の導体パターンL12、第2インダクタの一部の導体パターンL22、第3インダクタL3の導体パターン、第4インダクタL4の導体パターン及び第5インダクタL5の導体パターンが形成されている。これらの導体パターンは第1の実施形態で示したとおりである。
- [0119] RFIC側第1端子電極31及びRFIC側第2端子電極32にRFIC2が搭載されている。つまり、RFIC2の端子21がRFIC側第1端子電極31に接続されていて、RFIC2の端子22がRFIC側第2端子電極32に接続されている。また、RFIC側第1端子電極31及びRFIC側第2端子電極32にチップキャパシタCC1が搭載されて、チップキャパシタCC1がRFIC側第1端子電極31とRFIC側第2端子電極32との間に接続されている。
- [0120] 図35はRFICモジュール111Aの回路図である。RFICモジュー

ル111Aは、RFIC2と、インピーダンス整合回路7とで構成されている。インピーダンス整合回路7は、RFIC側第1端子電極31、RFIC側第2端子電極32、アンテナ側第1端子電極11及びアンテナ側第2端子電極12に接続される。インピーダンス整合回路7は、第1インダクタL1、第2インダクタL2、第3インダクタL3、第4インダクタL4、第5インダクタL5及びチップキャパシタCC1を含んで構成される。チップキャパシタCC1は、RFIC側第1端子電極31とRFIC側第2端子電極32との間に接続される。

[0121] 第1インダクタL1は、図34に示した導体パターンL11、L12で構成され、第2インダクタL2は、図34に示した導体パターンL21、L22で構成される。第1インダクタL1はアンテナ側第1端子電極11とRFIC側第1端子電極31との間に接続されている。第2インダクタL2はアンテナ側第2端子電極12とRFIC側第2端子電極32との間に接続されている。第3インダクタL3の一端はアンテナ側第1端子電極11に接続されていて、第4インダクタL4の一端はアンテナ側第2端子電極12に接続されていて、第5インダクタL5は第3インダクタL3の他端と第4インダクタL4の他端との間に接続されている。

[0122] 本実施形態において、チップキャパシタCC1は、インピーダンス整合回路7の一部である。第1の実施形態において図8に示したキャパシタCa、C11、C12のキャパシタンスは、RFICモジュール101の導体パターンの構成によって定まり、一定である。一方、基板1に搭載されるRFIC2の特性は必ずしも一定ではない。このような状況下で、RFIC2の入出力部のインピーダンスと導体パターン61、62によるアンテナとのインピーダンス整合を適正に行うために、RFIC2の特性に応じたキャパシタンスのチップキャパシタCC1を選定すればよい。したがって、本実施形態によれば、入出力部のインピーダンスの異なる複数種のRFIC2を採用可能となる。

[0123] 図36は、第11の実施形態に係る別のRFICモジュール111Bの平

面図である。この例では、RFIC側第1端子電極31、RFIC側第2端子電極32から延出された導体パターンが形成されていて、その導体パターンにチップキャパシタCC1が実装されている。このようにして、チップキャパシタCC1をRFIC2から分離してもよい。

[0124] なお、RFICモジュール111A、111Bのインピーダンス整合回路は、以上に示した回路に限らない。

[0125] 《第12の実施形態》

第12の実施形態では、アンテナの特性に応じたチップキャパシタを実装可能としたRFICモジュール及びRFIDタグの例を示す。

[0126] 図37(A)は第12の実施形態に係るRFIDタグ212の平面図である。図37(B)は、RFIDタグ212が備えるRFICモジュール112Aの搭載部分の拡大平面図である。

[0127] RFIDタグ212は、アンテナ6と、このアンテナ6に結合するRFICモジュール112Aとで構成される。アンテナ6は、絶縁体フィルム60と、この絶縁体フィルム60に形成された導体パターン61、62とで構成される。

[0128] 第11の実施形態で示した例と同様に、導体パターン61は導体パターン61P、61L、61Cで構成され、導体パターン62は導体パターン62P、62L、62Cで構成される。導体パターン61、62はダイポールアンテナを構成する。

[0129] 導体パターン61P、62PにはRFICモジュール112A及びチップキャパシタCC2が搭載される。

[0130] 図38はRFIDタグ212の回路図である。RFICモジュール112AはRFIC2と、インピーダンス整合回路7とで構成されている。インピーダンス整合回路7は、第1インダクタL1、第2インダクタL2、第3インダクタL3、第4インダクタL4及び第5インダクタL5を含んで構成される。チップキャパシタCC2は、導体パターン61の根元部と導体パターン62の根元部との間に接続される。

- [0131] 上記チップキャパシタCC2は、図8に示した、アンテナの導体パターン61，62間に生じる容量成分であるキャパシタCaに並列接続される。
- [0132] 図8に示したキャパシタCa，C11，C12のキャパシタンスは、RFICモジュール112Aの導体パターンの構成によって定まり、一定である。一方、アンテナ6とRFICモジュール112Aとは個別の部品であり、独立して設計できる。本実施形態によれば、導体パターン61，62間に生じる容量成分であるキャパシタCaの値をチップキャパシタCC2のキャパシタンスによって変更できるので、アンテナ6の導体パターン61，62は必ずしも一定でなくてもよい。つまり、このような状況下で、導体パターン61，62に応じたキャパシタンスのチップキャパシタCC2を選定して実装すればよい。
- [0133] 図39は第12の実施形態に係る別のRFICモジュール112Bの回路図である。RFICモジュール112BはRFIC2と、インピーダンス整合回路7とで構成されている。インピーダンス整合回路7は、第1インダクタL1、第2インダクタL2、第3インダクタL3、第4インダクタL4、第5インダクタL5及びチップキャパシタCC2を含んで構成される。チップキャパシタCC2は、アンテナ側第1端子電極11とアンテナ側第2端子電極12との間に接続される。この本実施形態によれば、アンテナ側第1端子電極11とアンテナ側第2端子電極12との間のキャパシタンスをチップキャパシタCC2のキャパシタンスによって変更できるので、アンテナ6の導体パターン61，62は必ずしも一定でなくてもよい。つまり、このような状況下で、導体パターン61，62に応じたキャパシタンスのチップキャパシタCC2を選定して実装すればよい。
- [0134] なお、RFICモジュール112A，112Bのインピーダンス整合回路は、以上に示した回路に限らない。
- [0135] 最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形及び変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに

、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。

[0136] 例えば、図5（B）に示した例では、アンテナ側第1端子電極11とアンテナの導体パターン61Pとが容量結合し、アンテナ側第2端子電極12とアンテナの導体パターン62Pとが容量結合するようにしたが、この容量結合部分を直接（直流的に）接続してもよい。また、一方を直接接続し、他方を容量結合させてもよい。

### 符号の説明

[0137] C a … キャパシタ

L 1 … 第1インダクタ

L 11, L 12 … 第1インダクタの導体パターン

L 2 … 第2インダクタ

L 21, L 22 … 第2インダクタの導体パターン

L 3 … 第3インダクタ

L 4 … 第4インダクタ

L 5 … 第5インダクタ

V 1, V 2 … ビア導体

1 … 基板

2 … R F I C

3 … 保護膜

4 … カバーレイフィルム

5 … 接着剤層

6 … アンテナ

7 … インピーダンス整合回路

8 … ラベル

11 … アンテナ側第1端子電極

12 … アンテナ側第2端子電極

21, 22 … R F I C 端子

31…RFIC側第1端子電極

32…RFIC側第2端子電極

60…絶縁体フィルム

61, 61P, 61L, 61C…導体パターン

62, 62P, 62L, 62C…導体パターン

101, 102, 103A, 103B, 104, 105A, 105B, 105C, 106A, 106B, 106C, 107A, 107B, 108A, 108B, 108C, 111A, 111B, 112A, 112B…RFICモジュール

102E…比較例のRFICモジュール

201, 201A, 201B, 202, 211, 212…RFIDタグ

## 請求の範囲

[請求項1]

基板と、

前記基板に搭載されるRFICと、

前記RFICが接続される、RFIC側第1端子電極及びRFIC側第2端子電極と、

前記基板に形成されて、それぞれアンテナに直接接続又は容量結合されるアンテナ側第1端子電極及びアンテナ側第2端子電極と、

前記基板に形成されて、前記RFIC側第1端子電極、前記RFIC側第2端子電極、前記アンテナ側第1端子電極及び前記アンテナ側第2端子電極に接続されるインピーダンス整合回路と、

を備え、

前記インピーダンス整合回路は、第1インダクタ、第2インダクタ、第3インダクタ、第4インダクタ及び第5インダクタを含んで構成され、

前記第1インダクタは前記アンテナ側第1端子電極と前記RFIC側第1端子電極との間に接続され、

前記第2インダクタは前記アンテナ側第2端子電極と前記RFIC側第2端子電極との間に接続され、

前記第3インダクタの一端は前記アンテナ側第1端子電極に接続され、

前記第4インダクタの一端は前記アンテナ側第2端子電極に接続され、

前記第5インダクタは前記第3インダクタの他端と前記第4インダクタの他端との間に接続され、

前記第1インダクタ、前記第2インダクタ、前記第3インダクタ及び前記第4インダクタは、前記基板の面に沿って巻回されたコイル状の導体パターンで構成され、

前記第5インダクタは非巻回状の導体パターンで構成され、

前記第1インダクタ及び前記第3インダクタは前記基板の異なる層にそれぞれ形成され、且つコイル開口が重なる関係に配置され、

前記第2インダクタ及び前記第4インダクタは前記基板の異なる層にそれぞれ形成され、且つコイル開口が重なる関係に配置され、

前記第2インダクタ及び前記第4インダクタと、前記第1インダクタ及び前記第3インダクタとは、前記RFICの搭載位置を前記基板の面に沿って挟む位置関係に配置された、

RFICモジュール。

[請求項2]

前記RFIC側第1端子電極から前記第3インダクタの他端までの巻回方向と、前記RFIC側第2端子電極から前記第4インダクタの他端までの巻回方向とは同方向である、

請求項1に記載のRFICモジュール。

[請求項3]

前記第3インダクタ、前記第4インダクタ、前記第5インダクタ、前記アンテナ側第1端子電極及び前記アンテナ側第2端子電極は、前記基板の同一層に形成された導体パターンで構成される、

請求項1又は2に記載のRFICモジュール。

[請求項4]

前記第5インダクタはメアンダーライン形状であり、前記第1インダクタ及び前記第2インダクタの配置方向の成分が、当該配置方向に直交する方向の成分より多い、請求項1から3のいずれかに記載のRFICモジュール。

[請求項5]

アンテナとRFIDモジュールとを備えるRFIDタグであって、

前記RFICモジュールは、

基板と、

前記基板に搭載されるRFICと、

前記RFICが接続される、RFIC側第1端子電極及びRFIC側第2端子電極と、

前記基板に形成されて、それぞれ前記アンテナに直接接続又は容量結合されるアンテナ側第1端子電極及びアンテナ側第2端子電極と、

前記基板に形成されて、前記RFIC側第1端子電極、前記RFIC側第2端子電極、前記アンテナ側第1端子電極及び前記アンテナ側第2端子電極に接続されるインピーダンス整合回路と、  
を備え、

前記インピーダンス整合回路は、第1インダクタ、第2インダクタ、第3インダクタ、第4インダクタ及び第5インダクタを含んで構成され、

前記第1インダクタは前記アンテナ側第1端子電極と前記RFIC側第1端子電極との間に接続され、

前記第2インダクタは前記アンテナ側第2端子電極と前記RFIC側第2端子電極との間に接続され、

前記第3インダクタの一端は前記アンテナ側第1端子電極に接続され、

前記第4インダクタの一端は前記アンテナ側第2端子電極に接続され、

前記第5インダクタは前記第3インダクタの他端と前記第4インダクタの他端との間に接続され、

前記第1インダクタ、前記第2インダクタ、前記第3インダクタ及び前記第4インダクタは、前記基板の面に沿って巻回されたコイル状の導体パターンで構成され、

前記第5インダクタは非巻回状の導体パターンで構成され、

前記第1インダクタ及び前記第3インダクタは前記基板の異なる層にそれぞれ形成され、且つコイル開口が重なる関係に配置され、

前記第2インダクタ及び前記第4インダクタは前記基板の異なる層にそれぞれ形成され、且つコイル開口が重なる関係に配置され、

前記第2インダクタ及び前記第4インダクタと、前記第1インダクタ及び前記第3インダクタとは、前記RFICの搭載位置を前記基板の面に沿って挟む位置関係に配置された、

R F I D タグ。



[請求項6] 前記アンテナはフレキシブルな絶縁体フィルムに形成された2つの導体パターンを備え、

前記R F I C モジュールは前記絶縁体フィルムに貼付され、


前記R F I C モジュールの前記アンテナ側第1端子電極及び前記アンテナ側第2端子電極は前記アンテナの2つの導体パターンのそれぞれ端部に対向する、

請求項5に記載のR F I D タグ。


[図1]

201


[図2]

101



[図3]




[図4]




[図5]




[図6]




[図7]





[図8]



[図9]




[図10]




[図11]



( A )




( B )




[図12]




[図13]




[図14]




[図15]




[図16]




[図17]




[図18]




[図19]




[図20]




[図21]




[図22]




[図23]

108A


[図24]




[図25]

108B


[図26]




[図27]

108C



[図28]





[図29]





[図30]




[図31]




[図32]

211


[図33]

111A


[図34]





[図35]

111A


[図36]

111B


[図37]

212

[図38]



[図39]

112B

## INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2020/007461

### A. CLASSIFICATION OF SUBJECT MATTER

G06K 19/077 (2006.01)i; H01Q 1/38 (2006.01)i; H01Q 1/50 (2006.01)i; H01Q 1/52 (2006.01)i; H01Q 9/16 (2006.01)i; H01Q 9/26 (2006.01)i  
 FI: H01Q1/50; H01Q1/52; G06K19/077 252; H01Q1/38; H01Q9/16;  
 G06K19/077 216; G06K19/077 208; G06K19/077 280; G06K19/077 276;  
 G06K19/077 264; H01Q9/26; G06K19/077 196

According to International Patent Classification (IPC) or to both national classification and IPC

### B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G06K19/077; H01Q1/38; H01Q1/50; H01Q1/52; H01Q9/16; H01Q9/26

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan	1922–1996
Published unexamined utility model applications of Japan	1971–2020
Registered utility model specifications of Japan	1996–2020
Published registered utility model applications of Japan	1994–2020

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

### C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	WO 2016/084658 A1 (MURATA MANUFACTURING CO., LTD.) 02.06.2016 (2016-06-02) paragraphs [0031]–[0037], [0052]–[0054], fig. 1–4	1–6
A	WO 2018/164255 A1 (MURATA MANUFACTURING CO., LTD.) 13.09.2018 (2018-09-13) paragraphs [0039]–[0049], fig. 1–4	1–6
A	WO 2013/157288 A1 (MURATA MANUFACTURING CO., LTD.) 24.10.2013 (2013-10-24) paragraph [0074], fig. 18	1–6



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:	
"A"	document defining the general state of the art which is not considered to be of particular relevance
"E"	earlier application or patent but published on or after the international filing date
"L"	document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
"O"	document referring to an oral disclosure, use, exhibition or other means
"P"	document published prior to the international filing date but later than the priority date claimed
"T"	later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X"	document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y"	document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&"	document member of the same patent family

Date of the actual completion of the international search  
08 May 2020 (08.05.2020)

Date of mailing of the international search report  
19 May 2020 (19.05.2020)

Name and mailing address of the ISA/  
Japan Patent Office  
3-4-3, Kasumigaseki, Chiyoda-ku,  
Tokyo 100-8915, Japan

Authorized officer  
  
Telephone No.

**INTERNATIONAL SEARCH REPORT**  
Information on patent family members

International application No.  
PCT/JP2020/007461

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
WO 2016/084658 A1	02 Jun. 2016	US 2018/0114104 A1 paragraphs [0053]–[0059], [0074]–[0076], fig. 1–4C JP 2017-112634 A JP 5904316 B1 US 2017/0083804 A1 US 2016/0353619 A1 US 2017/0367226 A1 WO 2016/072301 A1 EP 3176734 A1 EP 3089079 A1 CN 106462792 A CN 106062785 A CN 110350296 A	
WO 2018/164255 A1	13 Sep. 2018	US 2019/0386376 A1 paragraphs [0053]–[0059], [0074]–[0076], fig. 1–4C	
WO 2013/157288 A1	24 Oct. 2013	US 2014/0273899 A1 paragraph [0099], fig. 18 JP 2014-90405 A GB 2511460 A CN 104081676 A KR 10-2014-0085598 A	

## 国際調査報告

国際出願番号

PCT/JP2020/007461

## A. 発明の属する分野の分類（国際特許分類（IPC））

G06K 19/077(2006.01)i; H01Q 1/38(2006.01)i; H01Q 1/50(2006.01)i; H01Q 1/52(2006.01)i;  
 H01Q 9/16(2006.01)i; H01Q 9/26(2006.01)i  
 FI: H01Q1/50; H01Q1/52; G06K19/077 252; H01Q1/38; H01Q9/16; G06K19/077 216; G06K19/077 208;  
 G06K19/077 280; G06K19/077 276; G06K19/077 264; H01Q9/26; G06K19/077 196

## B. 調査を行った分野

## 調査を行った最小限資料（国際特許分類（IPC））

G06K19/077; H01Q1/38; H01Q1/50; H01Q1/52; H01Q9/16; H01Q9/26

## 最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922 - 1996年
日本国公開実用新案公報	1971 - 2020年
日本国実用新案登録公報	1996 - 2020年
日本国登録実用新案公報	1994 - 2020年

## 国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

## C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	WO 2016/084658 A1 (株式会社村田製作所) 02.06.2016 (2016-06-02) 段落[0031]-[0037], [0052]-[0054], 図1-4	1-6
A	WO 2018/164255 A1 (株式会社村田製作所) 13.09.2018 (2018-09-13) 段落[0039]-[0049], 図1-4	1-6
A	WO 2013/157288 A1 (株式会社村田製作所) 24.10.2013 (2013-10-24) 段落[0074], 図18	1-6

C欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

\* 引用文献のカテゴリー

“A” 特に関連のある文献ではなく、一般的技術水準を示すもの

“E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの

“L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）

“0” 口頭による開示、使用、展示等に言及する文献

“P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献

“T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの

“X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

“Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

“&” 同一パテントファミリー文献

国際調査を完了した日  08.05.2020	国際調査報告の発送日  19.05.2020
名称及びあて先  日本国特許庁(ISA/JP) 〒100-8915 日本国 東京都千代田区霞が関三丁目4番3号	権限のある職員（特許庁審査官）  鈴木 肇 5K 9847  電話番号 03-3581-1101 内線 3556

国際調査報告  
パテントファミリーに関する情報

国際出願番号  
PCT/JP2020/007461

引用文献	公表日	パテントファミリー文献	公表日
WO 2016/084658 A1	02.06.2016	US 2018/0114104 A1 段落[0053]-[0059], [0074]-[0076], 図1-4C JP 2017-112634 A JP 5904316 B1 US 2017/0083804 A1 US 2016/0353619 A1 US 2017/0367226 A1 WO 2016/072301 A1 EP 3176734 A1 EP 3089079 A1 CN 106462792 A CN 106062785 A CN 110350296 A	
WO 2018/164255 A1	13.09.2018	US 2019/0386376 A1 段落[0053]-[0059], [0074]-[0076], 図1-4C	
WO 2013/157288 A1	24.10.2013	US 2014/0273899 A1 段落[0099], 図18 JP 2014-90405 A GB 2511460 A CN 104081676 A KR 10-2014-0085598 A	