



**(19) 대한민국특허청(KR)**  
**(12) 공개특허공보(A)**

(11) 공개번호 10-2014-0039921  
 (43) 공개일자 2014년04월02일

(51) 국제특허분류(Int. Cl.)  
*H05K 3/46* (2006.01) *H05K 3/40* (2006.01)  
 (21) 출원번호 10-2012-0106785  
 (22) 출원일자 2012년09월25일  
 심사청구일자 없음

(71) 출원인  
**엘지이노텍 주식회사**  
 서울특별시 중구 한강대로 416 (남대문로5가, 서울스퀘어)  
 (72) 발명자  
**김진욱**  
 서울 중구 한강대로 416, (남대문로5가, 서울스퀘어)  
**유석중**  
 서울 중구 한강대로 416, (남대문로5가, 서울스퀘어)  
**곽태형**  
 서울 중구 한강대로 416, (남대문로5가, 서울스퀘어)  
 (74) 대리인  
**서교준**


전체 청구항 수 : 총 5 항

(54) 발명의 명칭 **인쇄회로기판의 제조 방법**

**(57) 요약**

실시 예에 따른 인쇄회로기판의 제조 방법은 절연층의 적어도 일면에 금속층이 적층된 베이스 기판을 제공하는 단계; 상기 베이스 기판을 에칭하여 상기 베이스 기판에 비아 홀을 가공하는 단계; 상기 베이스 기판의 상면 및 상기 비아 홀의 내벽에 시드층을 형성하는 단계; 상기 형성된 시드층 위에 도금층을 형성하는 단계; 및 상기 금속층, 시드층 및 도금층을 패터닝하여 회로 패턴을 형성하는 단계를 포함한다.

**대표도** - 도2



## 특허청구의 범위

### 청구항 1

절연층의 적어도 일면에 금속층이 적층된 베이스 기판을 제공하는 단계;  
상기 베이스 기판을 에칭하여 상기 베이스 기판에 비아 홀을 형성하는 단계;  
상기 베이스 기판의 상면 및 상기 비아 홀의 내벽에 시드층을 형성하는 단계;  
상기 형성된 시드층 위에 도금층을 형성하는 단계; 및  
상기 금속층, 시드층 및 도금층을 패터닝하여 회로 패턴을 형성하는 단계를 포함하는  
인쇄회로기판의 제조 방법.

### 청구항 2

제 1항에 있어서,  
상기 절연층은,  
폴리이미드 수지를 포함하는  
인쇄회로기판의 제조 방법.

### 청구항 3

제 1항에 있어서,  
상기 비아 홀을 가공하는 단계는,  
상기 금속층 위에 감광성 필름을 형성하는 단계와,  
상기 형성된 감광성 필름의 일부를 노광 및 현상하여 상기 비아 홀이 형성될 영역을 제거하는 단계와,  
상기 일부가 제거된 감광성 필름을 이용하여 상기 비아 홀이 형성될 영역의 금속층을 1차 에칭하는 단계와,  
상기 1차 에칭에 의해 노출된 절연층을 2차 에칭하는 단계를 포함하는  
인쇄회로기판의 제조 방법.

### 청구항 4

제 3항에 있어서,  
상기 2차 에칭하는 단계는,  
상기 절연층을 구성하는 물질을 제거할 수 있는 약품을 분사하는 단계를 포함하는,  
인쇄회로기판의 제조 방법.

### 청구항 5

제 1항에 있어서,  
상기 도금층은,  
상기 비아 홀의 내벽에만 선택적으로 형성되는  
인쇄회로기판의 제조 방법.

## 명세서

## 기술분야

[0001] 실시 예는, 인쇄회로기판의 제조 방법에 관한 것이다.

**배경 기술**

[0002] 최근 전자산업 기술분야에서 반도체 직접회로의 집적도 발전, 소형 칩 부품을 직접 탑재하는 표면 실장기술의 발전 및 전자 장비들의 소형화 추세에 따라, 보다 복잡하고 협소한 공간에서도 내장이 용이한 인쇄회로기판의 필요성이 증대되었으며, 이러한 요구에 부응하여 연성인쇄회로기판(Flexible Printed Circuit Board)이 개발되었다.

[0003] 이러한 연성인쇄회로기판은 휴대단말기, LCD, PDP, 카메라, 프린터 헤드 등 전자장비들의 발전으로 인하여 사용이 급격히 증가하면서 그 요구는 더욱 늘어가고 있는 추세이다.

[0004] 이와 같은 연성인쇄회로기판의 종류로는 회로패턴이 형성된 위치와 그 수에 따라 단면, 양면 및 다층 연성인쇄회로기판이 있다. 이들 중 단면 연성인쇄회로기판은 회로패턴이 한쪽 면에만 형성된 것으로서, 부품의 실장 밀도가 낮고 제조방법이 간단하다. 그리고, 양면 연성인쇄회로기판은 회로패턴이 상하 양면에 형성된 것으로서, 상면에 형성된 회로와 하면에 형성된 회로는 관통 홀을 통하여 연결된다. 또한, 다층 연성인쇄회로기판은 내층 회로와 외층 회로를 갖는 입체구조의 회로기판으로서, 입체배선에 의한 고밀도 부품실장과 배선거리의 단축이 가능하다는 장점을 갖는다.

[0005] 상기와 같은 연성인쇄회로기판은 FCCL(Flexible Copper Clad Laminate)을 기판소재로 사용하여 제조한다. 특히 양면 FCCL은 폴리이미드 필름의 표면에 양면에 동박층을 접착한 것을 사용한다.

[0006] 도 1은 종래 기술에 따른 연성 인쇄회로기판의 제조 방법을 설명하기 위한 도면이다.

[0007] 먼저, 도 1a를 참조하면, 절연층(10) 및 상기 절연층(10)의 양면에 금속층(20)이 적층된 베이스 기판(30)을 준비한다.

[0008] 이후, 도 1b를 참조하면, 상기 준비한 베이스 기판(30)을 가공하여 비아 홀(40)을 형성한다. 이때, 상기 비아 홀(40)은 CO2 레이저 또는 YAG 레이저 드릴을 이용하여 형성될 수 있다.

[0009] 다음으로, 도 1c를 참조하면, 상기 형성된 비아 홀(40)의 내벽 및 상기 절연층(10)의 상면에 형성된 금속층(20) 위에 화학 동도금층(50)을 형성한다. 상기 화학 동도금층(50)은 전기 동도금층을 도금하기 위한 도금 시드층이다.

[0010] 이후, 도 1d를 참조하면, 상기 화학 동도금층(50)을 시드층으로 하여, 상기 상기 비아 홀(40)을 매립하는 전기 동도금층(60)을 형성한다.

[0011] 이후, 도 1e를 참조하면, 상기 절연층(10)의 양면에 형성된 금속층(20), 화학 동도금층(50) 및 전기 동도금층(60)을 패턴화하여 회로패턴(70)을 형성한다.

[0012] 상기와 같이, 종래 기술에 따른 인쇄회로기판의 제조 방법은 레이저 드릴을 이용하여 비아 홀을 형성함으로써, 상기 절연층(10)의 양면에 형성된 금속층(20)을 전기적으로 접속하였다.

[0013] 그러나, 상기와 같은 종래 기술에 따른 인쇄회로기판의 제조 방법은 PNL 단위로 상기와 같은 레이저 드릴을 이용하여 개개의 홀을 형성해야 함으로써, 생산성이 저하되는 문제점이 있다.

[0014] 또한, 상기와 같은 종래 기술에 따른 인쇄회로기판의 제조 방법은, 상기 레이저 드릴을 이용한 홀 형성 후에 별도의 공정(디스미어 또는 플라즈마)을 진행해야함으로써, 생산비용이 상승하는 문제점이 있다.

**발명의 내용**

**해결하려는 과제**

[0015] 실시 예에서는, 인쇄회로기판의 생산성을 향상시키면서 생산 비용을 감소시킬 수 있는 제조 방법을 제공하도록 한다.

[0016] 또한, 본 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

**과제의 해결 수단**

- [0017] 실시 예에 따른 인쇄회로기판의 제조 방법은 절연층의 적어도 일면에 금속층이 적층된 베이스 기판을 제공하는 단계; 상기 베이스 기판을 에칭하여 상기 베이스 기판에 비아 홀을 형성하는 단계; 상기 베이스 기판의 상면 및 상기 비아 홀의 내벽에 시드층을 형성하는 단계; 상기 형성된 시드층 위에 도금층을 형성하는 단계; 및 상기 금속층, 시드층 및 도금층을 패터닝하여 회로 패턴을 형성하는 단계를 포함한다.
- [0018] 또한, 상기 절연층은, 폴리이미드 수지를 포함한다.
- [0019] 또한, 상기 비아 홀을 가공하는 단계는, 상기 금속층 위에 감광성 필름을 형성하는 단계와, 상기 형성된 감광성 필름의 일부를 노광 및 현상하여 상기 비아 홀이 형성될 영역을 제거하는 단계와, 상기 일부가 제거된 감광성 필름을 이용하여 상기 비아 홀이 형성될 영역의 금속층을 1차 에칭하는 단계와, 상기 1차 에칭에 의해 노출된 절연층을 2차 에칭하는 단계를 포함한다.
- [0020] 또한, 상기 2차 에칭하는 단계는, 상기 절연층을 구성하는 물질을 제거할 수 있는 약품을 분사하는 단계를 포함한다.
- [0021] 또한, 상기 도금층은, 상기 비아 홀의 내벽에만 선택적으로 형성된다.

**발명의 효과**

- [0022] 본 발명의 실시 예에 따르면, 층간의 회로 패턴을 전기적으로 연결하기 위한 비아 홀을 레이저 드릴 공정이 아닌 에칭 공정으로 형성시킴으로써, 인쇄회로기판의 생산성을 향상시킬 수 있으며, 추가적인 공정(디스미어 공정 및 플라즈마 공정)을 삭제함에 따른 생산 비용을 감소시킬 수 있다.

**도면의 간단한 설명**

- [0023] 도 1은 종래 기술에 따른 연성 인쇄회로기판의 제조 방법을 설명하기 위한 도면이다.  
 도 2는 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.  
 도 3 내지 12는 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순으로 설명하기 위한 단면도이다.

**발명을 실시하기 위한 구체적인 내용**

- [0024] 아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.
- [0025] 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
- [0026] 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
- [0027] 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
- [0028] 본 발명에서는 인쇄회로기판의 제조 방법으로, 레이저 드릴을 사용하지 않고 폴리이미드 에칭 공정을 통해 홀을 형성함으로써, 생산성 향상 및 생산 비용 감소를 달성할 수 있는 인쇄회로기판의 제조 방법을 제공하도록 한다.
- [0029] 도 2는 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
- [0030] 도 2를 참조하면, 인쇄회로기판(100)은 절연층(112) 및 금속층(114)으로 이루어진 베이스 기판(110)과, 상기 베이스 기판(110)의 상면 및 하면에 각각 형성된 회로 패턴(180)과, 상기 상면 및 하면에 각각 형성된 회로 패턴(180)을 전기적으로 연결하는 도전 비아(도면 부호 미부여)를 포함한다.
- [0031] 이때, 회로 패턴(180)은 실질적으로 상기 베이스 기판(110)에 포함된 금속층과, 상기 금속층 위에 형성되는 화

학 동도금층과, 상기 화학 동도금층 위에 형성된 전기 동도금층을 포함한다.

- [0032] 베이스 기판(110)은 절연층(112) 및 상기 절연층(112)의 상면과 하면에 각각 형성된 금속층(114)으로 이루어진다.
- [0033] 상기 절연층(112)은 단일 회로 패턴이 형성되는 인쇄회로기판의 지지기판일 수 있으나, 복수의 적층 구조를 가지는 인쇄회로기판 중 어느 하나의 회로 패턴이 형성되어 있는 절연층 영역을 의미할 수도 있다.
- [0034] 상기 절연층(112)이 복수의 적층 구조 중 어느 하나의 절연층을 의미하는 경우, 상기 절연층의 상부 및 하부에 복수의 회로 패턴이 연속적으로 형성될 수 있다.
- [0035] 상기 절연층(112)은 폴리이미드계 수지를 포함할 수 있다.
- [0036] 상기 절연층(112) 위와 아래에는 각각 회로 패턴(180)이 형성된다.
- [0037] 상기 회로 패턴(180)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트랙티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.
- [0038] 상기 절연층(112) 위에 형성된 회로 패턴과, 아래에 형성된 회로 패턴은 상기 절연층(112) 내부를 관통하며 형성되는 비아 홀에 금속물질을 도금하여 형성한 도전 비아에 의해 상호 전기적으로 연결된다.
- [0039] 실질적으로, 상기 회로 패턴(180)은 상기 절연층(112)의 표면에 형성된 금속층과, 상기 금속층 위에 형성되어 도금 시드층으로 사용되는 화학 동도금층과, 상기 화학 동도금층을 시드층으로 전해도금하여 형성한 전기 동도금층으로 이루어진다.
- [0040] 한편, 상기 비아 홀은 상기 절연층(112)을 개방할 수 있는 약품을 이용하여 형성될 수 있다.
- [0041] 이를 위해, 상기 비아 홀은 상기 절연층 물질로 사용되는 폴리이미드 계열의 에칭 약품을 상기 절연층 위에 분사하여 형성할 수 있다.
- [0042] 즉, 기존에는 레이저 드릴을 이용하여 상기 절연층을 개방함으로써, 상기 비아 홀을 형성하였다.
- [0043] 그러나, 상기와 같이 레이저 드릴을 이용한 비아 홀 형성 방법은, 생산성 저하 및 생산 단가 상승이라는 문제점이 있다. 이에 따라, 본 발명의 실시 예에서는 상기와 같은 폴리이미드 계열의 에칭 약품을 이용하여 상기 비아 홀을 형성하도록 한다.
- [0044] 상기와 같은 본 발명의 실시 예에 따르면, 층간의 회로 패턴을 전기적으로 연결하기 위한 비아 홀을 레이저 드릴 공정이 아닌 에칭 공정으로 형성시킴으로써, 인쇄회로기판의 생산성을 향상시킬 수 있으며, 추가적인 공정(디스미어 공정 및 플라즈마 공정)을 삭제함에 따른 생산 비용을 감소시킬 수 있다.
- [0045] 도 3 내지 12는 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순으로 설명하기 위한 단면도이다.
- [0046] 먼저, 도 3을 참조하면, 인쇄회로기판의 제조에 기초가 되는 베이스 기판(110)을 준비한다.
- [0047] 이때, 상기 베이스 기판(110)은 절연층(112) 및 상기 절연층(112)의 양면에 적층된 금속층(114)을 포함한다.
- [0048] 상기 절연층(112)은 연성 절연층으로써, 이는 폴리이미드층일 수 있다.
- [0049] 또한, 상기 금속층(114)은 전기 전도성 금속으로 이루어지는데, 이는 금, 은 및 구리 등을 포함할 수 있으며, 바람직하게는 구리로 형성되는 것이 바람직하다.
- [0050] 상기 베이스 기판(110)은 상기와 같은 금, 은 및 구리 등의 전기 전도성 금속으로 이루어진 금속층(114)에 바니시(Varnish)를 도포하고, 그 위에 상기 절연층(112)을 적층한 후 열처리 공정을 진행함으로써 제조될 수 있다.
- [0051] 다음으로, 도 4를 참조하면 상기 절연층(112)의 제 1면에 형성된 금속층(114) 위에 감광성 필름(120)을 부착한다.
- [0052] 이때, 상기 감광성 필름(120)은 드라이 필름일 수 있다. 또한, 상기 감광성 필름(120)은 롤 투 롤 및 시트 둘다 가능할 수 있다.
- [0053] 이때, 상기 감광성 필름(120)은 UV 노광 타입 또는 LDI 노광 타입의 필름이 사용될 수 있다.
- [0054] 또 다른 실시 예에서, 상기 금속층(114) 위에는 감광성 필름(120) 대신에 감광성 도포액이 도포될 수도 있다.

- [0055] 이후, 도 5 및 6을 참조하면, 홀이 형성될 부분이 노출된 아트워크 필름(artwork film)(130)을 이용하여 노광을 실시한다.
- [0056] 이때, 상기 노광은 홀이 형성될 부위를 제외한 나머지 영역에 대해 실시될 수 있다.
- [0057] 상기 노광은 상기 홀이 형성될 부분과 형성되지 않을 부분을 구분하여 감광성 필름(120)에 빛을 조사하는 것을 의미한다. 즉, 노광은 상기 홀이 형성될 부위를 제외한 나머지 부분에 빛을 조사하는 공정이다.
- [0058] 이후, 상기 감광성 필름(120)에 대한 현상 과정을 거쳐 홀이 형성될 영역을 노출시킨다.
- [0059] 상기 현상은, 상기 노광에 의해 빛이 조사된 부분을 제거하는 공정을 의미한다.
- [0060] 이에 따라, 상기 홀이 형성될 부분에 대한 감광성 필름(120)은 제거될 수 있다.
- [0061] 다음으로, 도 7을 참조하면, 상기 홀이 형성될 영역이 노출된 감광성 필름(120)을 마스크로 하여, 상기 절연층(112)의 제 1면에 형성된 금속층(114)의 일부를 1차 에칭한다.
- [0062] 상기 1차 에칭은, 상기 감광성 필름(120)이 형성되지 않은 부분에 위치한 금속층(114)과 화학 반응하는 물질을 이용하여 상기 감광성 필름(120)이 형성되지 않음에 따라 노출된 금속층(112)을 부식시켜 없애는 공정을 의미한다.
- [0063] 다음으로, 도 8을 참조하면, 상기 금속층(114) 위에 형성한 감광성 필름(120)을 제거한다.
- [0064] 다음으로, 도 9를 참조하면 상기 금속층(114)이 형성되지 않은 부분에 위치한 절연층(112)을 제거하여 비아 홀(150)을 형성한다.
- [0065] 즉, 상기 비아 홀(150)이 형성될 부분에 위치한 금속층(114)은 이전 단계에 의해 제거되어 있다.
- [0066] 따라서, 상기 비아 홀(150)이 형성될 부분의 절연층 표면은 외부로 노출되어 있다. 이에 따라, 상기 노출되어 있는 절연층 표면 위에 상기 절연층을 제거할 수 있는 약품을 분사하여 상기 비아 홀(150)을 형성한다.
- [0067] 이때, 상기 약품은 상기 절연층 물질에 대응하는 폴리이미드 약품인 것이 바람직하다.
- [0068] 다시 말해서, 본 발명은 종래 기술에서와 같이 상기 절연층(112)을 레이저 드릴로 가공하여 상기와 같은 비아 홀을 형성하는 것이 아니라, 상기 절연층(112)을 제거할 수 있는 폴리이미드 약품을 사용하여 에칭 공정을 수행함으로써, 상기 비아 홀을 형성한다.
- [0069] 다음으로, 도 10을 참조하면 상기 절연층(112) 위에 형성된 금속층(114)의 표면 및 상기 형성된 비아 홀(150)의 내벽에 화학 동도금층(160)을 형성한다.
- [0070] 상기 화학 동도금층(160)은 도전 비아 및 회로 패턴을 형성하기 위한 도금 시드층으로의 기능을 한다.
- [0071] 상기 화학 동도금 방식은 탈지 과정, 소프트 부식 과정, 예비 촉매 처리 과정, 촉매처리 과정, 활성화 과정, 무전해 도금 과정 및 산화방지 처리 과정의 순서로 처리하여 진행할 수 있다.
- [0072] 또한, 상기 동도금은 두께에 따라 헤비 동도금(Heavy Copper, 2 $\mu$ m이상), 미디엄 동도금(Medium Copper, 1~2 $\mu$ m), 라이트 동도금(Light Copper, 1 $\mu$ m이하)으로 각각 구분되며, 여기에서는 미디엄 동도금 또는 라이트 동도금으로 0.5~1.5 $\mu$ m를 만족하는 도금 씨드층을 형성한 이후에 이의 일부를 제거하여 상기 화학 동도금층(160)을 형성할 수도 있다.
- [0073] 한편, 상기 시드층으로는 스퍼터(sputter), 열증착(thermal evaporation) 또는 이-빔(e-beam)법의 진공증착법에 의해 형성된 도금층으로 대체할 수 있으나, 당업계에 공지된 것이라면 특별히 이에 한정되는 것은 아니다.
- [0074] 이로부터 형성되는 시드층의 두께는 0.02~4 $\mu$ m, 바람직하게는 0.02~1 $\mu$ m, 좀 더 바람직하게는 0.02~0.5 $\mu$ m인 것이 바람직하다. 특히, 상기와 같은 진공 증착법을 통해서 기존의 습식 무전해 도금 공정에 따라 형성되는 시드층의 두께(통상 2~3 $\mu$ m)에 비하여 선택적으로 좀 더 얇게 시드층을 형성할 수 있다. 아울러, 기존의 시드층 형성 공정인 무전해 도금법을 진공증착법으로 대체함으로써 습식 공정을 건식 공정으로 전환하여 폐액 등이 발생되지 않으므로 친환경적이다.
- [0075] 다음으로, 도 11을 참조하면 상기 화학 동도금층(160) 상부에 전기 동도금층(170)을 형성한다.
- [0076] 상기 전기 동도금층(170)의 형성은 상기 화학 동도금층(160) 및 금속층(114)을 인입선으로 하여 일반적인 전해 도금방식으로 수행될 수 있다.


- [0077] 이때, 전기 동도금층(170)은 상기 비아 홀(150)의 내부를 모두 충전하며 형성되는 것이 아니라, 상기 비아 홀(150)의 내벽에만 선택적으로 형성되도록 한다.
- [0078] 다음으로, 도 12를 참조하면, 상기 금속층(112), 화학 동도금층(160) 및 전기 동도금층(170)을 패터닝하여 상기 절연층(112) 상부 및 하부에 각각 회로 패턴(180)을 형성한다.
- [0079] 이를 위해, 먼저 상기 전기 동도금층(170) 위에 예를 들면, 감광성 드라이 필름으로 이루어진 에칭 레지스트를 적층 및 패터닝하고, 상기 에칭 레지스트에 의해 노출된 상기 금속층(112), 화학 동도금층(160) 및 전기 동도금층(170)을 에칭 제거하여 패터닝함으로써, 상기 회로 패턴(180)을 형성할 수 있다.
- [0080] 본 발명의 실시 예에 따르면, 층간의 회로 패턴을 전기적으로 연결하기 위한 비아 홀을 레이저 드릴 공정이 아닌 에칭 공정으로 형성시킴으로써, 인쇄회로기판의 생산성을 향상시킬 수 있으며, 추가적인 공정(디스미어 공정 및 플라즈마 공정)을 삭제함에 따른 생산 비용을 감소시킬 수 있다.
- [0081] 이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

**부호의 설명**


- [0082] 112: 절연층
- 114: 금속층
- 150: 비아 홀
- 160: 화학 동도금층
- 170: 전기 동도금층
- 180: 회로 패턴

**도면**


**도면1a**




**도면1b**




**도면1c**




도면1d




도면1e




도면2




도면3




도면4




도면5




도면6




도면7




도면8




도면9



도면10



도면11



도면12

