(19) **日本国特許庁(JP)**

(12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

特開2005-265630 (P2005-265630A)

(43) 公開日 平成17年9月29日(2005.9.29)

(51) Int.C1.⁷

F I

テーマコード (参考)

GO1R 31/28

GO1R 31/28

Н

2G132

審査請求 未請求 請求項の数 5 OL (全 6 頁)

			A STANFORM S
(21) 出願番号 (22) 出願日	特願2004-79036 (P2004-79036) 平成16年3月18日 (2004.3.18)	(71) 出願人	399117121 アジレント・テクノロジーズ・インク AGILENT TECHNOLOGIE S, INC. アメリカ合衆国カリフォルニア州パロアル
			トページ・ミル・ロード 395 395 Page Mill Road Palo Alto, Californi a U. S. A.
		(74)代理人	100105913 弁理士 加藤 公久
			大谷 卓也 東京都八王子市高倉町9番1号 アジレン ト・テクノロジー・インターナショナル株 式会社内
		IF ターム(参考) 2G132 AAOO AE18 AE23 AGO8 AL16	


(54) 【発明の名称】測定器

(57)【要約】

【課題】モジュールとコントローラとの間のデータ転送 を、簡単な装置構成で高速に行うことにより、測定結果 が得られるまでの時間を短縮する。

【解決手段】上記課題は、パラレルシリアル変換手段を有する複数のモジュールと、複数のシリアルパラレル変換手段および複数のFIFOメモリを有するコントローラと、前記モジュールの各々と、前記パラレルシリアル変換手段の各々とを、それぞれ接続するシリアルバスとを有する測定器により解決される。

【選択図】図1



【特許請求の範囲】

【請求項1】

パラレルシリアル変換手段を有する複数のモジュールと、 複数のシリアルパラレル変換手段および複数のFIFOメモリを有するコントローラと

前記モジュールの各々と、前記パラレルシリアル変換手段の各々とを、それぞれ接続するシリアルバスとを有する測定器。

【請求項2】

前記シリアルパラレル変換手段が、クロック埋め込み型の変換手段であることを特徴とする請求項1記載の測定器。

【請求項3】

前記シリアルバスを伝達する信号が差動信号であることを特徴とする請求項1または2 のいずれかに記載の測定器。

【請求項4】

前記コントローラが、さらに、プロセッサと、前記プロセッサ及び前記FIFOに接続されたメモリとを有することを特徴とする請求項1または3のいずれかに記載の測定器。

【請求項5】

前記モジュールが、さらに、シリアルパラレル変換手段を有し、かつ、前記コントローラが、さらに、パラレルシリアル変換手段を有することを特徴とする請求項1または4のいずれかに記載の測定器。

【発明の詳細な説明】

【技術分野】

[0001]

本 発 明 は 、 シ リ ア ル 伝 送 方 式 を 有 す る 測 定 器 に 関 し 、 特 に 複 数 の モ ジ ュ ー ル と コ ン ト ロ ー ラ 間 と を シ リ ア ル 伝 送 方 式 に よ り デ ー タ 転 送 を 行 う 測 定 器 に 関 す る 。

【背景技術】

[00002]

LSIやTFTアレイなどの半導体デバイスの諸特性を測定する測定器では、被測定信号入力数が多く、測定したデータを統合して解析するため、参考文献1記載の技術のようにアナログ測定および測定値をアナログデジタル変換(ADC)してデジタルデータへ変換を行うモジュールと、モジュールで得られたデジタルデータをデータ処理・解析を行うコントローラ部分に分離したアーキテクチャを採用することが多い。

[0 0 0 3]

図2に、モジュール230、231、232と、コントローラ220とに分離したアーキテクチャをもつ代表的な測定器を示す。図中で構成要素の接続を示す線のうち、実線(263、264、265)はデータ線、二重線(250、251)はパラレルバスを示す。半導体のダイやTFTアレイなどの測定対象210からの信号は各モジュール230、231、232はパラレルバス251を介してコントローラ220中のメモリ221に接続されている。また、調停器200もパラレルバス251に接続されている。コントローラ220はメモリ221とプロセッサ222を有し、メモリ221とプロセッサ222がパラレルバス250で接続されている。

[0004]

次に、図2の測定器の動作を説明する。まず、測定対象210からモジュール230、231、232にアナログ信号が入力されると、モジュール230、231、232でアナログデジタル変換(ADC)を行う。変換されたデジタルデータはデータバス251を介してコントローラ220に転送される。このとき、複数のモジュールが同時にパラレルバス251にデータ出力を行うとパラレルバス251上でデータの衝突がおこり正確なデータ転送を行うことができない。

20

10

30

[00005]

そこで、図2のシステムでは、調停器200によって転送タイミングの調整を行っている。すなわち、転送を行うモジュール230は、データ転送を行う前に調停器200に転送要求信号を出力する。転送要求信号を受信した調停器200は、パラレルバスが使用中か否かを判断し、未使用状態であればモジュール230に対して許可信号を出力する。許可信号を受信したモジュール230は、デジタルデータをパラレルバス251を介してコントローラ220上のメモリ221に転送を行う。転送が終わると、モジュール230は転送終了信号を調停器200に出力する。調停器200は、この転送終了信号を受け取るまでは、他のモジュール231、232からの転送要求を留保する。

[0006]

このようにして、全てのモジュール 2 3 0 、 2 3 1 、 2 3 2 のデータが順次メモリ 2 2 1 に転送される。その後、プロセッサ 2 2 2 がメモリ 2 2 1 のデータを読み込み、平均化、相関度の判定、良品判定などの測定データのデータ処理を行う。

- [0007]
- 【特許文献 1 】特開 2 0 0 1 5 2 2 8 1 号公報
- 【発明の開示】
- 【発明が解決しようとする課題】
- [0008]

しかし、図2のようにパラレルバス251を介してモジュール230、231、232とコントローラ220間のデータ転送を行うと、複数のモジュールから同時にデータ転送を行うことができないため、データ転送待ちの時間が生ずる。測定器は、一般に、同じタイミングで測定対象210からの信号をサンプリングすることが多いため、各モジュールがデータ転送要求を行うタイミングが同時期に集中することが多い。従って、転送待ち時間が長くなると測定全体に必要な時間が増加することになる。この対策として、データ転送レートが高いバスの利用が考えられるが、データ転送レートを上げると、パラレルバス251の各データ線ごとの伝送遅延量の差(スキュー)の影響が無視できなくなるという問題が生ずる。さらに、図2のシステムにおいては、調停器200が必要となるため、測定器の構成が複雑になるという問題があった。

【課題を解決するための手段】

[0009]

本発明は、パラレルシリアル変換手段を有する複数のモジュールと、複数のシリアルパラレル変換手段および複数のFIFOメモリを有するコントローラと、前記モジュールの各々と、前記パラレルシリアル変換手段の各々とを、それぞれ接続するシリアルバスとを有する測定器により、上記課題を解決する。

[0010]

各モジュール・コントローラ間にシリアルバスを設けて、シリアル転送を行うことにより、各モジュール・コントローラ間の同時転送を可能とした。また、コントローラ側にFIFOメモリを設けることにより、測定データがコントローラ側に同時に転送されても、コントローラ側でデータの衝突が起こらない。

【発明の効果】

[0011]

本発明により、簡単な装置構成で測定結果が得られるまでに必要な時間が短い測定器が提供できる。

【実施例】

[0012]

以下に図面を参照して、本発明の好適実施形態となる測定器について詳細に説明する。 以下で参照する図では、実線はデータ線(163、164、165)またはシリアルバス (160、161、162)を示し、二重線はパラレルバス(170、171等)を示す

図1は、本発明に係る計測器の概略構成図である。本測定器は、測定対象110に接続

10

20

30

40

20

30

40

50

された 3 つのモジュール 1 3 0 、 1 3 1 、 1 3 2 と、各モジュール 1 3 0 、 1 3 1 、 1 3 2 とシリアルバス 1 6 0 、 1 6 1 、 1 6 2 で接続されたコントローラ 1 2 0 により構成さ れている。各モジュール130、131、132は、ADC(図示しない)とパラレル信 号 を シ リ ア ル 信 号 に 変 換 す る 変 換 器 1 3 5 、 1 3 6 、 1 3 7 を 内 蔵 し 、 各 変 換 器 1 3 5 、 136、137の出力はシリアルバス160、161、162に接続されている。また、 コントローラ 1 2 0 には、シリアル信号をパラレル信号に変換する変換器 1 4 0 、 1 4 1 142と、変換器140、141、142に各々パラレルバス172、173、174 で接続された先入れ先出しメモリ(FIFOメモリ)150、151、152と、各FI FOメモリ150、151、152とパラレルバス171で接続されたメモリ121と、 メモリ121とパラレルバス170で接続されたプロセッサ122により構成されている 。なお、本実施例ではモジュール数は3つであるが、2つであってもよいし4つ以上であ っても構わない。また、測定対象110は、ICチップやTFTアレイなどの被測定デバ イスに接続された電流計や電荷量計などのような測定装置でもよいし、電圧プローブや圧 電素子などのような測定素子でもよく、測定対象の数も複数あっても構わない。なお、測 定対象 1 0 0 からの測定信号がデジタル信号の場合には、モジュール 1 3 0 、 1 3 1 、 1 32内部にADCを設ける必要はない。

[0013]

次に、図1の測定器の動作を説明する。モジュール130、131、132に測定対象110からアナログ測定信号が入力されると、モジュール130、131、132内部のADCによってアナログ測定信号をパラレル信号(デジタル値)に変換する。変換されたパラレル信号を変換器135、136、137によりシリアル信号に変換して、コーラ120にデータ転送を行なう。各モジュール130、131、132とコントローラ120間にはそれぞれシリアルバスが設けられているため、他のモジュールがデータ転送中の状態でも、データ転送を開始することができる。本実施例ではデータ転送のや伝送路が短い場合や伝送特性がよいケーブルを用いる場合にはシングルエンド信号のデータ転送を行っても良い場合や伝送特性がよいケーブルを用いる場合にはシングルエンド信号のデータ転送を行っても良い場合にはサングルエンド信号に変換して、FIFOメモリ140、141、142は、シリアル信号をパラレル信号に変換して、FIFOメモリ150、151、152にデータを蓄積する。蓄積されたデータは順次読み出されて、メモリ121上に予め決められたフォーマットで記録される。プロセッサ122はメモリ121上のデータを読み込んで平均化、相関度算出、良品判定などの処理を行って、測定結果を出力する。

[0014]

なお、モジュール 1 3 0、 1 3 1、 1 3 2 からコントローラ 1 2 0 へのデータ転送だけでなく、モジュール制御プログラムの転送のようにコントローラ 1 2 0 からモジュール 1 3 0、 1 3 1、 1 3 2 へのデータ転送を行う必要がある測定器では、変換器 1 3 5、 1 3 6、 1 3 7、 1 4 0、 1 4 1、 1 4 2 をシリアル・パラレル信号変換も、パラレル・シリアル信号変換もできる変換器で構成すればよい。

[0015]

ところで、コントローラ120とモジュール130、131、132間のシリアルデータ転送には、転送データ自体とともに、データ送信のタイミングを示すクロックを送るのが一般的である。例えば、データ列「1010111000」を送信する場合、図3(a)のようなクロックとデータ信号を伝送することになる。図において縦軸は電圧であり、横軸は時間を示す。各クロックの立ち上がりの際に電圧が、Highレベルであればデータ値1を、Lowレベルであればデータ値0を示す。

[0016]

図3(a)のように、クロック信号とデータ信号を分けて送信する伝送方式をとると、クロック信号とデータ信号が別の伝送経路を経由して伝送されるため、両信号の伝送遅延時間に差(スキュー)が生ずる。この伝送遅延時間の差は、クロック周波数が低いときや伝送経路が短い場合にはあまりを問題となることはないが、伝送速度を上げるためにクロ

ック周波数を上げると無視できない量となる。また、図3(a)のデータ信号の信号波形からも明らかなように、同じデータ値が続くとデータ信号は一定電圧を維持するためデータ信号の周波数が低くなり、異なるデータ値が交互に連続するとデータ信号の周波数は高くなる。このため、データ信号の信号路は、非常に広い周波数にわたって均一かつ良好な伝送特性が要求されるという問題がある。

[0017]

そこで、本実施例ではクロック埋め込み型の変換方式を採用している。クロック埋め込み型の変換方式とは、所定のデータ列を 0 と 1 を含む所定のパターンに変換してデータ転送を行う方式である。これにより、クロック信号を伝送せずともデータの復元を可能となるため、転送速度が上がっても伝送遅延時間による問題が起こらない。また、同じデータ値が連続した場合でもデータ信号の周波数が低くなることが無いため、伝送周波数帯を一定範囲に留めることができる。

[0 0 1 8]

図3(b)に最も簡単なクロック埋め込み型の例を示す。この例では、データ値1のときは、「10」(即ちHighからLow)に、データ値0のときは、「01」(即ちLowからHigh)の信号に変換する。図3(b)から明らかなように、変換後のデータ信号は、1クロック内で必ずHighレベルとLowレベルの2つの状態をとるため、クロック信号がなくとも受信側でデータ値を復元することができる。また、変換後の信号の周波数は、クロック周波数からその半分の周波数の帯域に納まっていることがわかる。

[0019]

このように、図3(b)のように単に1bitのデータ値を2bitのデータに変換するだけでは情報量が倍になってしまうため、3bit和度のデータ列変位で方は現頻度を考慮した変換テーブルを利用して変換を行うのが効率がよい。代表8B/10B変換方式がある。本実施例の測定器においてもクロック埋め込み型変換として8B/10B変換方式がある。本実施例の測定器においてもクロック埋め込み型変換として8B/10B変換を採用している。8B/10B変換方式では、8ビットでは256通りのもでは10と4通りの組み合わせでも10ビットでは1024通りの組み合わせで表現することが可見とができる。1024通りの組み合わせで8ビットデータを表現することが可見なる。1024通りの組み合わせで8ビットデータを表現は来るため、余った組み合わせをデータ以外の、例えば、パケットの切れ目を表現するなどの、特殊用途に使用出来る。変換テーブルには、数種類の特殊文字は既に規定されているが、8B/10B変換定式に対象を表現する事により、伝送エラー検出を行うことができる。

【図面の簡単な説明】

[0020]

【図1】本発明の実施例である測定器の概略構成図である。

【図2】背景技術の測定器の概略構成図である。

【図3】クロック埋め込み型の変換方式の説明図である。

【符号の説明】

[0021]

120 コントローラ

130、131、132 モジュール


135、136、137、140、141、142 変換器

150、151、152 FIFOメモリ


20

30

【図1】



【図2】



【図3】

