

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2012年9月7日(07.09.2012)

WIPO | PCT

(10) 国際公開番号

WO 2012/118111 A1

(51) 国際特許分類:

H03H 9/72 (2006.01) H03H 9/25 (2006.01)
H01P 1/213 (2006.01) H03H 9/64 (2006.01)
H03H 7/46 (2006.01) H04B 1/40 (2006.01)

(21) 国際出願番号:

PCT/JP2012/055040

(22) 国際出願日:

2012年2月29日(29.02.2012)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願 2011-045978 2011年3月3日(03.03.2011) JP
特願 2011-183495 2011年8月25日(25.08.2011) JP

(71) 出願人(米国を除く全ての指定国について): 株式会社村田製作所 (MURATA MANUFACTURING CO., LTD.) [JP/JP]; 〒6178555 京都府長岡京市東神足1丁目10番1号 Kyoto (JP).

(72) 発明者; および

(75) 発明者/出願人(米国についてのみ): 竹村 忠治 (TAKEMURA Tadaji) [JP/JP]; 〒6178555 京都府長岡京市東神足1丁目10番1号 株式会社村田製作所内 Kyoto (JP). 大和 秀司 (YAMATO Syuji) [JP/JP]; 〒6178555 京都府長岡京市東神足1丁目10番1号 株式会社村田製作所内 Kyoto (JP).

上嶋 孝紀 (UEJIMA Takanori) [JP/JP]; 〒6178555 京都府長岡京市東神足1丁目10番1号 株式会社村田製作所内 Kyoto (JP). 竹内 壮央 (TAKEUCHI Morio) [JP/JP]; 〒6178555 京都府長岡京市東神足1丁目10番1号 株式会社村田製作所内 Kyoto (JP).

(74) 代理人: 特許業務法人プロフィック特許事務所 (PROFIC PC); 〒5410054 大阪府大阪市中央区南本町4丁目2番10号 本町永和ビル Osaka (JP).


(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), エロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE,

[続葉有]

(54) Title: SUBSTRATE, DUPLEXER, AND SUBSTRATE MODULE

(54) 発明の名称: 基板、デュプレクサ及び基板モジュール



(54, 56) とは電気的に接続されている。

(57) Abstract: Provided are: a substrate with which it is possible to improve the isolation properties between the signal path of a high-frequency side and the signal path of a low-frequency side; a duplexer; and a substrate module. A package substrate (30) has two SAW filters mounted thereon, and configures part of a duplexer. A substrate body (39) has two principal surfaces (S1, S2) that face one another. Land electrodes (41, 45) are provided on the principal surface (S1), and are used in the connection with one of the two SAW filters. Land electrodes (54, 56) are provided on the principal surface (S2), are used in the connection with a mounting substrate on which the duplexer is mounted, and when seen in planar view from the z-axis direction, overlap respectively with the land electrodes (41, 45). The land electrodes (41, 45) and the land electrodes (54, 56) that overlap when seen in planar view from the z-axis direction are electrically connected.

(57) 要約: 高周波側の信号経路と低周波側の信号経路との間のアイソレーション特性を向上させることができる基板、デュプレクサ及び基板モジュールを提供することである。2つのSAWフィルタが実装され、デュプレクサの一部を構成するパッケージ基板(30)。基板本体(39)は、互いに対向する主面(S1, S2)を有する。ランド電極(41, 45)は、主面(S1)上に設けられ、かつ、2つのSAWフィルタのいずれか一方との接続に用いられる。ランド電極(54, 56)は、主面(S2)上に設けられ、かつ、デュプレクサが実装される実装基板との接続に用いられる。z軸方向から平面視したときに、それぞれがランド電極(41, 45)と重なっている。z軸方向から平面視したときに重なり合っているランド電極(41, 45)とランド電極

WO 2012/118111 A1



ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, 添付公開書類:
MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, — 國際調查報告（條約第 21 条(3)
SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ,
GW, ML, MR, NE, SN, TD, TG).

明 細 書

発明の名称：基板、デュプレクサ及び基板モジュール

技術分野

[0001] 本発明は、基板、デュプレクサ及び基板モジュール及びその製造方法に関し、より特定的には、高周波側フィルタ部品及び低周波側フィルタ部品が実装される基板、デュプレクサ及び基板モジュールに関する。

背景技術

[0002] 従来のデュプレクサとしては、例えば、特許文献1に記載の分波器が知られている。特許文献1に記載のデュプレクサは、送信用弹性表面波フィルタ及び受信用弹性表面波フィルタが一主面に併設された圧電基板が回路基板に実装されることにより構成されている。このような回路基板は、例えば、無線通信機器のマザーボードに実装される。

[0003] ところで、特許文献1に記載の分波器では、回路基板は、送信用弹性表面波フィルタと受信用弹性表面波フィルタとを整合させるためのインダクタパターンを内蔵している。このように、回路基板内において、インダクタパターンのような配線が設けられると、送信用の信号経路と受信用の信号経路とが近接して電磁気的に結合しやすくなる。その結果、送信用の高周波信号が受信用の信号経路に侵入し、送受信間のアイソレーション特性が低下するおそれがある。

先行技術文献

特許文献

[0004] 特許文献1：特開2009-290606号公報

発明の概要

発明が解決しようとする課題

[0005] そこで、本発明の目的は、高周波側の信号経路と低周波側の信号経路との間のアイソレーション特性を向上させることができる基板、デュプレクサ及び基板モジュールを提供することである。

課題を解決するための手段

- [0006] 本発明の一形態に係る基板は、高周波側フィルタ部品及び低周波側フィルタ部品が実装され、デュプレクサの一部を構成する基板であって、互いに対向する第1の主面及び第2の主面を有する基板本体と、前記第1の主面上に設けられ、かつ、前記高周波側フィルタ部品又は前記低周波側フィルタ部品との接続に用いられる複数の第1の実装電極と、前記第2の主面上に設けられ、かつ、前記デュプレクサが実装される実装基板との接続に用いられる複数の第2の実装電極であって、前記第1の主面の法線方向から平面視したときに、それぞれが前記複数の第1の実装電極と重なっている第2の実装電極と、を備えており、前記第1の主面の法線方向から平面視したときに重なり合っている前記第1の実装電極と前記第2の実装電極とは電気的に接続されていること、を特徴とする。
- [0007] 本発明の一形態に係るデュプレクサは、前記基板と、前記基板の前記第1の主面上に実装されている高周波側フィルタ部品と、前記基板の前記第1の主面上に実装されている低周波側フィルタ部品と、を備えていること、を特徴とする。
- [0008] 本発明の一形態に係る基板モジュールは、実装基板と、前記実装基板上に実装される前記デュプレクサと、を備えていること、を特徴とする。

発明の効果

- [0009] 本発明によれば、高周波側の信号経路と低周波側の信号経路との間のアイソレーション特性を向上させることができる。

図面の簡単な説明

- [0010] [図1]本発明の一実施形態に係る基板モジュールの外観斜視図である。
- [図2]図1の基板モジュールの回路構成を示した図である。
- [図3]基板モジュールに内蔵されているデュプレクサの外観斜視図である。
- [図4]SAWフィルタの外観斜視図である。
- [図5]SAWフィルタの内部構成を示した図である。
- [図6]SAWフィルタの配線図である。

[図7]パッケージ基板の分解斜視図である。

[図8]第2のモデルに相当する基板モジュールの回路構成を示した図である。

[図9]コンピュータシミュレーションの結果を示したグラフである。

[図10]第1の変形例に係るパッケージ基板の透視図である。

[図11]第2の変形例に係るパッケージ基板の透視図である。

[図12]S A Wフィルタの内部構成を示した図である。

[図13]S A Wフィルタの配線図である。

[図14]第3の変形例に係るパッケージ基板の平面図である。

[図15]第4の変形例に係るパッケージ基板の平面図である。

[図16]第5の変形例に係るパッケージ基板の平面図である。

[図17]第6の変形例に係るパッケージ基板の平面図である。

[図18]第7の変形例に係るパッケージ基板の平面図である。

[図19]第8の変形例に係るパッケージ基板の平面図である。

[図20]第1の変形例に係る基板モジュールの断面構造図である。

[図21]第2の変形例に係る基板モジュールの断面構造図である。

[図22]第3の変形例に係る基板モジュールの断面構造図である。

[図23]第4の変形例に係る基板モジュールの断面構造図である。

[図24]第5の変形例に係る基板モジュールの断面構造図である。

[図25]第5の変形例に係る基板モジュールのデュプレクサを平面視した図である。

発明を実施するための形態

[0011] 以下に、本発明の実施形態に係るパッケージ基板、デュプレクサ及び基板モジュールについて図面を参照しながら説明する。

[0012] (基板モジュールの構成)

以下に、本発明の一実施形態に係る基板モジュールの構成について図面を参照しながら説明する。図1は、本発明の一実施形態に係る基板モジュール10の外観斜視図である。図2は、図1の基板モジュール10の回路構成を示した図である。図3は、基板モジュール10に内蔵されているデュプレク

サ14の外観斜視図である。以下では、略直方体状をなす基板モジュール10において、高さ方向をz軸方向と定義する。また、z軸方向から平面視したときの長辺方向をx軸方向と定義し、短辺方向をy軸方向と定義する。x軸、y軸、z軸は、互いに直交している。

- [0013] 基板モジュール10は、図1及び図2に示すように、実装基板12、デュプレクサ14、整合素子16a～16d及び封止樹脂20を備えている。実装基板12は、図1に示すように、複数の絶縁体層が積層されてなる長方形状の多層回路基板であり、携帯電話のマザーボードに実装される。実装基板12は、z軸方向の正方向側の主面に設けられているランド電極であって、デュプレクサ14及び整合素子16a～16dの実装のために用いられるランド電極（図示せず）を有している。
- [0014] デュプレクサ14は、図示しないアンテナが受信した相対的に高い周波数を有する受信信号を、基板モジュール10に設けられている受信回路（図示せず）に出力し、基板モジュール10に設けられている送信回路（図示せず）から出力してきた相対的に低い周波数を有する送信信号を、アンテナへと出力する分波回路である。デュプレクサ14は、図1に示すように、実装基板12のz軸方向の正方向側の主面上に実装され、図3に示すように、パッケージ基板30、SAWフィルタ（高周波側フィルタ部品及び低周波側フィルタ部品）32a、32b及び封止樹脂34を備えている。なお、送信信号の周波数の方が、受信信号の周波数よりも高くてよい。
- [0015] SAWフィルタ32aは、図2に示すように、送信回路とアンテナとの間に設けられており、相対的に低い周波数を有する送信信号を送信回路からアンテナへと通過させ、相対的に高い周波数を有する受信信号をアンテナから送信回路へと通過させない特性を有している。SAWフィルタ32bは、図2に示すように、アンテナと受信回路との間に設けられており、相対的に高い周波数を有する受信信号をアンテナから受信回路へと通過させ、相対的に低い周波数を有する送信信号を送信回路から受信回路へと通過させない特性を有している。

[0016] 以下に、 SAWフィルタ 32a, 32b の構成について図面を参照しながら説明する。なお、 SAWフィルタ 32a, 32b の基本構造は略同じであるので、 SAWフィルタ 32b を例にとって説明する。図4は、 SAWフィルタ 32a, 32b の外観斜視図である。図5は、 SAWフィルタ 32b の内部構成を示した図である。図6は、 SAWフィルタ 32b の配線図である。図6では、信号線を太線で示し、グランド線を細線で示してある。信号線とは、受信信号が伝送される配線を意味し、グランド線とは、接地電位に保たれる配線を意味する。

[0017] SAWフィルタ 32b は、図4ないし図6に示すように、圧電基板 64、ランド電極 66 (66a～66f) 、縦結合部 70, 74、並列トラップ 76, 78 及び直列トラップ 80, 82 を備えている。圧電基板 64 は、 LiTaO₃ や LiNbO₃、水晶等から構成されている長方形状の基板である。

[0018] ランド電極 66 は、図4に示すように、圧電基板 64 の z 軸方向の負方向側の主面上に設けられている。より詳細には、ランド電極 66a～66c は、y 軸方向の負方向側の辺に沿って、x 軸方向の負方向側から正方向側へとこの順に並ぶように設けられている。ランド電極 66d～66f は、y 軸方向の正方向側の辺に沿って、x 軸方向の負方向側から正方向側へとこの順に並ぶように設けられている。そして、ランド電極 66a, 66c, 66e は、図2に示すように、実装基板 12 及びパッケージ基板 30 を介して接地されている。ランド電極 66b は、パッケージ基板 30 を介してアンテナに接続されている。ランド電極 66d, 66f はそれぞれ、パッケージ基板 30 を介して受信回路に接続されている。

[0019] ランド電極 66d, 66b 間には、図5及び図6に示すように、縦結合部 70 及び直列トラップ 80 が直列に接続されている。縦結合部 70 は、対向部 70a～70f により構成されている。対向部 70a, 70c, 70d, 70f はそれぞれ、ランド電極 66e に接続されているグランド線と直列トラップ 80 を介してランド電極 66b に接続されている信号線とが z 軸方向に対向することにより構成されている。対向部 70b, 70e はそれぞれ、

ランド電極 6 6 d に接続されている信号線とランド電極 6 6 e に接続されているグランド線とが z 軸方向に対向することにより構成されている。そして、対向部 7 0 a ~ 7 0 f は、y 軸方向の負方向側から正方向側へとこの順に並んでいる。

- [0020] 直列トラップ 8 0 は、縦結合部 7 0 とランド電極 6 6 bとの間に直列に接続されている共振子である。並列トラップ 7 6 は、ランド電極 6 6 d とランド電極 6 6 aとの間に直列に接続されている共振子である。
- [0021] ランド電極 6 6 f, 6 6 b 間には、縦結合部 7 4 及び直列トラップ 8 2 が直列に接続されている。縦結合部 7 4 は、対向部 7 4 a ~ 7 4 f により構成されている。対向部 7 4 a, 7 4 c, 7 4 d, 7 4 f は、ランド電極 6 6 e に接続されているグランド線と直列トラップ 8 2 を介してランド電極 6 6 b に接続されている信号線とが z 軸方向に対向することにより構成されている。対向部 7 4 b, 7 4 e は、ランド電極 6 6 f に接続されている信号線とランド電極 6 6 e に接続されているグランド線とが z 軸方向に対向することにより構成されている。そして、対向部 7 4 a ~ 7 4 f は、y 軸方向の負方向側から正方向側へとこの順に並んでいる。
- [0022] 直列トラップ 8 2 は、縦結合部 7 4 とランド電極 6 6 bとの間に直列に接続されている共振子である。並列トラップ 7 8 は、ランド電極 6 6 f とランド電極 6 6 cとの間に直列に接続されている共振子である。
- [0023] また、図 5 及び図 6 に示すように、接地されるランド電極 6 6 a, 6 6 c, 6 6 e は、互いにグランド線によって接続されていない。すなわち、ランド電極 6 6 a, 6 6 c, 6 6 e は、SAW フィルタ 3 2 b において電気的に接続されていない。
- [0024] 以上のように構成された SAW フィルタ 3 2 b の動作は以下に説明するところである。ランド電極 6 6 b から直列トラップ 8 0 を介して受信信号が入力してくると、対向部 7 0 a, 7 0 c, 7 0 d, 7 0 f において弾性表面波が発生する。弾性表面波は、圧電基板 6 4 の表面を進行する。対向部 7 0 b, 7 0 e は、対向部 7 0 a, 7 0 c, 7 0 d, 7 0 f において発生した弾性

表面波を受信信号に変換する。この後、受信信号は、ランド電極 66 d を介して SAW フィルタ 32 b 外へと出力する。

- [0025] また、ランド電極 66 b から入力された受信信号は、直列トラップ 82 を介して対向部 74 a, 74 c, 74 d, 74 f に入力され、該対向部 74 a, 74 c, 74 d, 74 f において弾性表面波が発生する。弾性表面波は、圧電基板 64 の表面を進行する。対向部 74 b, 74 e は、対向部 74 a, 74 c, 74 d, 74 f において発生した弾性表面波を受信信号に変換する。この後、受信信号は、ランド電極 66 f を介して SAW フィルタ 32 b 外へと出力する。なお、対向部 74 を通過する信号は、対向部 70 を通過する信号に対して位相が 180 度異なっている。これにより、これらの信号は、差動伝送信号となっている。
- [0026] パッケージ基板 30 は、SAW フィルタ 32 a, 32 b が実装され、デュプレクサ 14 の一部を構成している。図 7 は、パッケージ基板 30 の分解斜視図である。
- [0027] パッケージ基板 30 は、図 7 に示すように、基板本体 39、ランド電極 41 (41 a～41 f), 45 (45 a～45 f), 54 (54 a～54 f), 56 (56 a～56 f)、接続導体 50 (50 a～50 f), 52 (52 a～52 f) 及びビアホール導体 b (b1～b36) を備えている。
- [0028] 基板本体 39 は、アルミナからなる絶縁体層 40 a～40 c が積層されることにより構成されている長方形状の多層配線基板である。基板本体 39 は、図 7 に示すように、互いに対向する主面 S1, S2 を有している。主面 S1 は、z 軸方向の正方向側に位置する面であり、主面 S2 は、z 軸方向の負方向側に位置する面である。また、絶縁体層 40 の z 軸方向の正方向側の主面を表面と呼び、絶縁体層 40 の z 軸方向の負方向側の主面を裏面と呼ぶ。
- [0029] ランド電極 41 (41 a～41 f) は、図 7 に示すように、主面 S1 上 (すなわち、絶縁体層 40 a の表面上) に設けられ、かつ、SAW フィルタ 32 a との接続に用いられる。より詳細には、ランド電極 41 a～41 c は、主面 S1 の y 軸方向の負方向側の辺に沿って、x 軸方向の負方向側から正方

向側へとこの順に並ぶように設けられている。ランド電極41d～41fは、主面S1のy軸方向の両側の辺の中間に位置する直線に沿って、x軸方向の負方向側から正方向側へとこの順に並ぶように設けられている。

- [0030] また、ランド電極41(41a～41f)は、図7に示すように、実装部42(42a～42f)及び接続部44(44a～44f)を含んでいる。実装部42は、長方形状をなしており、SAWフィルタ32aとの接続に用いられる。実装部42a～42fはそれぞれ、ランド電極62a～62f(図2及び図4参照)に半田などによって接続される。接続部44は、実装部42の4辺のいずれかから突出する突起である。接続部44には、後述するビアホール導体bが接続される。
- [0031] ランド電極54(54a～54f)は、図7に示すように、主面S2上(すなわち、絶縁体層40cの裏面上)に設けられ、かつ、実装基板12との接続に用いられる長方形状の電極である。すなわち、ランド電極54は、実装基板12のz軸方向の正方向側の主面上に設けられているランド電極(図示せず)に半田等によって接続されている。具体的には、ランド電極54a, 54b, 54e, 54fは、図2に示すように、実装基板12のランド電極を介して接地されている。ランド電極54cは、図2に示すように、実装基板12のランド電極を介して送信回路に接続されている。ランド電極54dは、図2に示すように、実装基板12のランド電極を介してアンテナに接続されている。
- [0032] ランド電極54a～54cは、主面S2のy軸方向の負方向側の辺に沿って、x軸方向の負方向側から正方向側へとこの順に並ぶように設けられている。ランド電極54d～54fは、主面S2のy軸方向の両側の辺の中間に位置する直線に沿って、x軸方向の負方向側から正方向側へとこの順に並ぶように設けられている。
- [0033] また、ランド電極54a～54fはそれぞれ、z軸方向(すなわち、主面S1の法線方向)から平面視したときに、ランド電極41a～41fと重なっている。本実施形態では、ランド電極41a～41fはそれぞれ、主面S

1 の法線方向から平面視したときに、実装部 4 2 a～4 2 f と重なっている。

[0034] 更に、主面 S 1 の法線方向から平面視したときに重なり合っているランド電極 4 1 a～4 1 f とランド電極 5 4 a～5 4 f とは電気的に接続されている。以下に、ランド電極 4 1, 5 4 の接続について説明する。

[0035] ビアホール導体 b 1～b 6 はそれぞれ、絶縁体層 4 0 a を貫通するように z 軸方向に延在している。そして、ビアホール導体 b 1～b 6 はそれぞれ、接続部 4 4 a～4 4 f (ランド電極 4 1 a～4 1 f) に接続されている。

[0036] ビアホール導体 b 1 3～b 1 8 はそれぞれ、絶縁体層 4 0 b を貫通するように z 軸方向に延在している。ビアホール導体 b 2 5～b 3 0 はそれぞれ、絶縁体層 4 0 c を貫通するように z 軸方向に延在している。ビアホール導体 b 1 3, b 2 5 は、直列に接続されることにより 1 本のビアホール導体を構成している。ビアホール導体 b 1 4, b 2 6 は、直列に接続されることにより 1 本のビアホール導体を構成している。ビアホール導体 b 1 5, b 2 7 は、直列に接続されることにより 1 本のビアホール導体を構成している。ビアホール導体 b 1 6, b 2 8 は、直列に接続されることにより 1 本のビアホール導体を構成している。ビアホール導体 b 1 7, b 2 9 は、直列に接続されることにより 1 本のビアホール導体を構成している。ビアホール導体 b 1 8, b 3 0 は、直列に接続されることにより 1 本のビアホール導体を構成している。そして、ビアホール導体 b 2 5～b 3 0 はそれぞれ、ランド電極 5 4 a～5 4 f に接続されている。

[0037] 接続導体 5 0 (5 0 a～5 0 f) は、絶縁体層 4 0 b の表面上に設けられている。すなわち、接続導体 5 0 は、基板本体 3 9 に内蔵されている。そして、接続導体 5 0 の一端は、z 軸方向から平面視したときに、接続部 4 4 と重なっている。接続導体 5 0 の他端は、z 軸方向から平面視したときに、ランド電極 5 4 と重なっている。これにより、接続導体 5 0 a～5 0 f はそれぞれ、ビアホール導体 b 1～b 6 とビアホール導体 b 1 3～b 1 8 との接続を中継している。よって、主面 S 1 の法線方向から平面視したときに重なり

合っているランド電極4 1 a～4 1 fとランド電極5 4 a～5 4 fとは電気的に接続されている。

- [0038] ランド電極4 5 (4 5 a～4 5 f)は、図7に示すように、主面S 1上(すなわち、絶縁体層4 0 aの表面上)に設けられ、かつ、SAWフィルタ3 2 bとの接続に用いられる。より詳細には、ランド電極4 5 a～4 5 cは、主面S 1のy軸方向の両側の辺の中間に位置する直線に沿って、x軸方向の負方向側から正方向側へとこの順に並ぶように設けられている。ランド電極4 5 d～4 5 fは、主面S 1のy軸方向の正方向側の辺に沿って、x軸方向の負方向側から正方向側へとこの順に並ぶように設けられている。
- [0039] また、ランド電極4 5 (4 5 a～4 5 f)は、図7に示すように、実装部4 6 (4 6 a～4 6 f)及び接続部4 8 (4 8 a～4 8 f)を含んでいる。実装部4 6は、長方形形状をなしており、SAWフィルタ3 2 bとの接続に用いられる。実装部4 6 a～4 6 fはそれぞれ、ランド電極6 6 a～6 6 f(図2及び図4参照)に半田などによって接続される。接続部4 8は、実装部4 6の4辺のいずれかから突出する突起である。接続部4 8には、後述するピアホール導体bが接続される。
- [0040] ランド電極5 6 (5 6 a～5 6 f)は、図7に示すように、主面S 2上(すなわち、絶縁体層4 0 cの裏面上)に設けられ、かつ、実装基板1 2との接続に用いられる長方形形状の電極である。すなわち、ランド5 6は、実装基板1 2のz軸方向の正方向側の主面上に設けられているランド電極(図示せず)に半田等によって接続されている。具体的には、ランド電極5 6 a, 5 6 c, 5 6 eは、図2に示すように、実装基板1 2のランド電極を介して接地されている。ランド電極5 6 bは、図2に示すように、実装基板1 2のランド電極を介してアンテナに接続されている。ランド電極5 6 dは、図2に示すように、実装基板1 2のランド電極を介して第1の受信回路に接続されている。ランド電極5 6 fは、図2に示すように、実装基板1 2のランド電極を介して第2の受信回路に接続されている。
- [0041] ランド電極5 6 a～5 6 cは、主面S 2のy軸方向の両側の辺の中間に位

置する直線に沿って、 x 軸方向の負方向側から正方向側へとこの順に並ぶように設けられている。ランド電極 56 d～56 f は、主面 S 2 の y 軸方向の正方向側の辺に沿って、 x 軸方向の負方向側から正方向側へとこの順に並ぶように設けられている。

[0042] また、ランド電極 56 a～56 f はそれぞれ、 z 軸方向（すなわち、主面 S 1 の法線方向）から平面視したときに、ランド電極 45 a～45 f と重なっている。本実施形態では、ランド電極 56 a～56 f はそれぞれ、主面 S 1 の法線方向から平面視したときに、実装部 46 a～46 f と重なっている。

[0043] 更に、主面 S 1 の法線方向から平面視したときに重なり合っているランド電極 45 a～45 f とランド電極 56 a～56 f とは電気的に接続されている。以下に、ランド電極 45, 56 の接続について説明する。

[0044] ビアホール導体 b7～b12 はそれぞれ、絶縁体層 40 a を貫通するよう z 軸方向に延在している。そして、ビアホール導体 b7～b12 はそれぞれ、接続部 48 a～48 f (ランド電極 45 a～45 f) に接続されている。

[0045] ビアホール導体 b19～b24 はそれぞれ、絶縁体層 40 b を貫通するよう z 軸方向に延在している。ビアホール導体 b31～b36 はそれぞれ、絶縁体層 40 c を貫通するよう z 軸方向に延在している。ビアホール導体 b19, b31 は、直列に接続されることにより 1 本のビアホール導体を構成している。ビアホール導体 b20, b32 は、直列に接続されることにより 1 本のビアホール導体を構成している。ビアホール導体 b21, b33 は、直列に接続されることにより 1 本のビアホール導体を構成している。ビアホール導体 b22, b34 は、直列に接続されることにより 1 本のビアホール導体を構成している。ビアホール導体 b23, b35 は、直列に接続されることにより 1 本のビアホール導体を構成している。ビアホール導体 b24, b36 は、直列に接続されることにより 1 本のビアホール導体を構成している。そして、ビアホール導体 b31～b36 はそれぞれ、ランド電極 56

a～5 6 f に接続されている。

- [0046] 接続導体 5 2 (5 2 a～5 2 f) は、絶縁体層 4 0 b の表面上に設けられている。すなわち、接続導体 5 2 は、基板本体 3 9 に内蔵されている。そして、接続導体 5 2 の一端は、z 軸方向から平面視したときに、接続部 4 8 と重なっている。接続導体 5 2 の他端は、z 軸方向から平面視したときに、ランド電極 5 6 と重なっている。これにより、接続導体 5 2 a～5 2 f はそれぞれ、ビアホール導体 b 7～b 1 2 とビアホール導体 b 1 9～b 2 4 との接続を中継している。よって、主面 S 1 の法線方向から平面視したときに重なり合っているランド電極 4 5 a～4 5 f とランド電極 5 6 a～5 6 f とは電気的に接続されている。
- [0047] ここで、ランド電極 4 1 a～4 1 f, 4 5 a～4 5 f は、基板本体 3 9において、電気的に接続されていない。また、ランド電極 5 4 a～5 4 f, 5 6 a～5 6 f は、基板本体 3 9において、電気的に接続されていない。
- [0048] 封止樹脂 3 4 は、例えば、エポキシ樹脂により構成され、図 3 に示すように、パッケージ基板 3 0 の主面 S 1 及び SAW フィルタ 3 2 a, 3 2 b を覆うように設けられている。これにより、SAW フィルタ 3 2 a, 3 2 b は、封止樹脂 3 4 により保護されている。
- [0049] 整合素子 1 6 a～1 6 d は、図 1 に示すように、実装基板 1 2 の z 軸方向の正方向側の主面上に実装され、実装基板 1 2 とデュプレクサ 1 4 との間のインピーダンス整合を取るためのチップ型電子部品である。整合素子 1 6 a, 1 6 b, 1 6 c は、図 2 に示すように、ランド電極 5 4 a, 5 4 c, 5 6 b とグランドとの間に直列接続されているコイルである。整合素子 1 6 d は、ランド電極 5 6 d 及び第 1 の受信回路を接続する信号線と、ランド電極 5 6 f 及び第 2 の受信回路を接続する信号線との間に接続されているコイルである。
- [0050] 封止樹脂 2 0 は、実装基板 1 2 の z 軸方向の正方向側の主面、デュプレクサ 1 4 及び整合素子 1 6 a～1 6 d を覆うように設けられている。これにより、デュプレクサ 1 4 及び整合素子 1 6 a～1 6 d が保護されている。

[0051] 以上のように構成された基板モジュール10は、以下に説明するように動作する。基板モジュール10が搭載された無線通信機器から送信信号が送信される場合には、送信回路は、送信信号を生成する。送信信号は、デュプレクサ14を通過してアンテナへと伝送される。ここで、デュプレクサ14のSAWフィルタ32aは、ランド電極62cとランド電極62dとの間において送信信号を通過させ、ランド電極62cとランド電極62dとの間において受信信号を通過させない特性を有している。よって、アンテナが受信した受信信号は、ランド電極62dからSAWフィルタ32aに入力しても、ランド電極62cから出力できない。よって、送信回路に受信信号が侵入することが抑制される。

[0052] また、基板モジュール10が搭載された無線通信機器が受信信号を受信する場合には、アンテナは、受信信号を受信する。受信信号は、デュプレクサ14を通過して受信回路へと伝送される。ここで、デュプレクサ14のSAWフィルタ32bは、ランド電極66bから入力した受信信号をランド電極66dとランド電極66fからそれぞれ逆位相に分離して出力する特性を有している。よって、送信回路が生成した送信信号は、ランド電極66bからSAWフィルタ32bに入力しても、ランド電極62dから出力できない。同様に、アンテナが受信した受信信号は、ランド電極66bからSAWフィルタ32bに入力しても、ランド電極62d, 66fから出力できない。よって、受信回路に送信信号が侵入することが抑制される。

[0053] (効果)

以上のようなパッケージ基板30、デュプレクサ14及び基板モジュール10によれば、デュプレクサ14内において送信信号の信号経路と受信信号の信号経路との間のアイソレーション特性を向上させることができる。より詳細には、特許文献1に記載の分波器では、回路基板は、送信用弾性表面波フィルタと受信用弾性表面波フィルタとを整合させるためのインダクタパターンを内蔵している。このように、回路基板内において、インダクタパターンのような配線が設けられると、送信用の信号経路と受信用の信号経路

とが近接して電磁気的に結合しやすくなる。その結果、送信用の高周波信号が受信用の信号経路に侵入し、送受信間のアイソレーション特性が低下するおそれがある。

[0054] そこで、パッケージ基板30では、主面S1の法線方向から平面視したときに重なり合っているランド電極41a～41f, 45a～45fとランド電極54a～54f, 56a～56fとは電気的に接続されている。これにより、ランド電極41a～41f, 45a～45fとランド電極54a～54f, 56a～56fとの接続のために、パッケージ基板30内に比較的に長い配線を設ける必要がない。よって、パッケージ基板30内において、送信信号の信号経路と受信信号の信号経路とが近接したり交差したりすることがなくなる。その結果、送信信号の信号経路と受信信号の信号経路とが電磁気的に結合することが抑制され、送受信間のアイソレーション特性の低下が抑制される。

[0055] また、パッケージ基板30、デュプレクサ14及び基板モジュール10によれば、以下の理由によっても、デュプレクサ14内において送信信号の信号経路と受信信号の信号経路との間のアイソレーション特性を向上させることができる。より詳細には、パッケージ基板30では、ランド電極41a～41f, 45a～45fは、基板本体39において、電気的に接続されていない。また、ランド電極54a～54f, 56a～56fは、基板本体39において、電気的に接続されていない。すなわち、接地されるランド電極41a, 41b, 41e, 41f, 45a, 45c, 45eは、基板本体39において電気的に接続されていない。接地されるランド電極54a, 54b, 54e, 54f, 56a, 56c, 56eは、基板本体39において電気的に接続されていない。これにより、例えば、送信信号は、接地されるランド電極45aを介してパッケージ基板30内に侵入しても、接地されるランド電極41a, 41b, 41e, 41f, 45c, 45eへと伝送されない。そのため、送信信号は、ランド電極41a, 41b, 41e, 41f, 45c, 45eを介して、受信回路に接続されているランド電極45d, 45

f に侵入することが抑制される。その結果、デュプレクサ 14 及び基板モジュール 10 によれば、デュプレクサ 14 内において送信信号の信号経路と受信信号の信号経路との間のアイソレーション特性を向上させることができる。

[0056] また、パッケージ基板 30、デュプレクサ 14 及び基板モジュール 10 によれば、以下の理由によっても、デュプレクサ 14 内において送信信号の信号経路と受信信号の信号経路との間のアイソレーション特性を向上させることができる。より詳細には、パッケージ基板 30 では、ランド電極 41a～41f, 45a～45f は、基板本体 39において、電気的に接続されていない。また、ランド電極 54a～54f, 56a～56f は、基板本体 39において、電気的に接続されていない。そのため、ランド電極 54a～54f, 56a～56f 間の接続が必要な場合には、該接続は、実装基板 12 内において行われる。実装基板 12 はパッケージ基板 30 よりも大きいので、接続のための配線を離して配置されることが可能である。その結果、送信信号の信号経路と受信信号の信号経路とが近接することが抑制され、送信信号の信号経路と受信信号の信号経路との間のアイソレーション特性が向上する。

[0057] また、パッケージ基板 30、デュプレクサ 14 及び基板モジュール 10 によれば、以下の理由によっても、デュプレクサ 14 内において送信信号の信号経路と受信信号の信号経路との間のアイソレーション特性を向上させることができる。より詳細には、接続導体 50a～50f はそれぞれ、ビアホール導体 b1～b6 とビアホール導体 b13～b18 との接続を中継している。また、接続導体 52a～52f はそれぞれ、ビアホール導体 b7～b12 とビアホール導体 b19～b24 との接続を中継している。よって、接続導体 50, 52 により、送信信号の信号経路と受信信号の信号経路との間隔をパッケージ基板 30 内において大きくすることができる。よって、パッケージ基板 30、デュプレクサ 14 及び基板モジュール 10 によれば、デュプレクサ 14 内において送信信号の信号経路と受信信号の信号経路との間のアイ

ソレーション特性を向上させることができる。

[0058] また、パッケージ基板30では、ビアホール導体b1～b12、ビアホール導体b13～b36及び接続導体50a～50f, 52a～52fは、ランド電極41a～41f, 45a～45f及びランド電極54a～54f, 56a～56fに対応するように設けられている。そして、接続導体50a～50f, 52a～52fは、基板本体39において互いに電気的に接続されていない。よって、パッケージ基板30、デュプレクサ14及び基板モジュール10によれば、デュプレクサ14内において送信信号の信号経路と受信信号の信号経路との間のアイソレーション特性を向上させることができる。

[0059] また、パッケージ基板30、デュプレクサ14及び基板モジュール10によれば、デュプレクサ14内において送信信号の信号経路及び受信信号の信号経路の設計自由度が高くなる。前記の通り、ランド電極54a～54f, 56a～56f間の接続が必要な場合には、該接続は、実装基板12内において行われる。実装基板12はパッケージ基板30よりも大きいので、接続のための配線を高い自由度で設計することが可能である。

[0060] パッケージ基板30、デュプレクサ14及び基板モジュール10では、パッケージ基板30とSAWフィルタ32a, 32bとの間の接続不良が発生することが抑制される。より詳細には、ビアホール導体bは、絶縁体層40aにビアホールを形成し、該ビアホール内に導体を充填することにより形成される。そのため、主面S1において、ビアホール導体bが設けられた部分には凹凸が発生しやすい。このような凹凸が発生した部分において、SAWフィルタ32a, 32bとパッケージ基板30とが接続されると、これらの間で接続不良が発生するおそれがある。そこで、パッケージ基板30では、ランド電極41, 45は、図7に示すように、実装部42, 46及び接続部44, 48を含んでいる。そして、実装部42, 46は、SAWフィルタ32a, 32bとの接続に用いられる。また、接続部44, 48は、ビアホール導体bが接続される。すなわち、ランド電極41, 45では、SAWフィ

ルタ32a, 32bが接続される部分とビアホール導体bが接続される部分とが別々に設けられている。SAWフィルタ32a, 32bとの接続に用いられる実装部42, 46には、ビアホール導体bが接続されていないので、凹凸が発生しにくい。よって、パッケージ基板30、デュプレクサ14及び基板モジュール10では、パッケージ基板30とSAWフィルタ32a, 32bとの間の接続不良が発生することが抑制される。

[0061] (コンピュータシミュレーション)

本願発明者は、パッケージ基板30、デュプレクサ14及び基板モジュール10が奏する効果をより明確にするために、以下に説明するコンピュータシミュレーションを行った。より詳細には、本願発明者は、図2に示す基板モジュール10を第1のモデルとして作成し、以下に説明する基板モジュールを第2のモデルとして作成した。そして、第1のモデル及び第2のモデルにおいて、送信信号の信号経路と受信信号の信号経路との間のアイソレーション特性を算出した。

[0062] まず、第2のモデルについて図面を参照しながら説明する。図8は、第2のモデルに相当する基板モジュール110の回路構成を示した図である。なお、図8において、図2と同じ構成については同じ参照符号を付した。

[0063] 基板モジュール110では、ランド電極41d, 45bとが接続されている。また、ランド電極41e, 41f, 45a, 45c, 45eが接続されている。また、図示しないが、実装基板12とデュプレクサ14とのインピーダンス整合のためのコイルとなる配線がパッケージ基板130内に設けられている。

[0064] 図9は、コンピュータシミュレーションの結果を示したグラフである。図9(a)は、ランド電極54cからランド電極56fの挿入損失と周波数との関係を示したグラフである。図9(b)は、ランド電極54cからランド電極56dの挿入損失と周波数との関係を示したグラフである。

[0065] 図9(a)及び図9(b)に示すように、送信信号の周波数帯域において、第1のモデルの挿入損失の方が第2のモデルの挿入損失よりも大きくなっ

ていることが分かる。よって、第1のモデルでは第2のモデルよりも、送信信号が受信回路に侵入しにくいことが分かる。すなわち、第1のモデルの方が第2のモデルよりも送受信間のアイソレーション特性が優れていることが分かる。

[0066] (第1の変形例に係るパッケージ基板)

以下に、第1の変形例に係るパッケージ基板について図面を参照しながら説明する。図10は、第1の変形例に係るパッケージ基板30aの透視図である。

[0067] パッケージ基板30とパッケージ基板30aとの相違点は、接続導体50, 52の有無である。より詳細には、パッケージ基板30aでは、ランド電極41, 45とランド電極54, 56とはそれぞれ、z軸方向に延在しているビアホール導体b1～b12により接続されている。パッケージ基板30aによれば、接続導体50, 52が設けられていないので、基板本体39を単層構造にでき、基板の製造コストを低減できると共に、基板モジュールを低背化することができる。また、基板本体39が単層であるので、パッケージ基板30aのうねりや反りを抑制できる。その結果、パッケージ基板30aの製造コストを低減することが可能となる。

[0068] なお、パッケージ基板30aでは、ランド電極41, 45とランド電極54, 56とはそれぞれ、1本のビアホール導体により接続されている。しかしながら、ランド電極41, 45とランド電極54, 56とはそれぞれ、複数本のビアホール導体bにより接続されていてもよい。また、全てのランド電極41, 45とランド電極54, 56との間が複数本のビアホール導体bにより接続されている必要はなく、一部のランド電極41, 45とランド電極54, 56との間が複数本のビアホール導体bにより接続されればよい。

[0069] また、パッケージ基板30aにおけるランド電極41, 45は、長方形状をなしているが、図7に示すように、実装部42, 46及び接続部44, 48を含んでいてもよい。

[0070] (第2の変形例に係るパッケージ基板)

以下に、第2の変形例に係るパッケージ基板について図面を参照しながら説明する。図11は、第2の変形例に係るパッケージ基板30bの透視図である。

[0071] パッケージ基板30bとパッケージ基板30aとの相違点は、ランド電極41, 45, 54, 56の有無である。より詳細には、パッケージ基板30bでは、ランド電極41, 45, 54, 56が設けられていない。よって、ビアホール導体b1～b12のz軸方向の正方向側の端面が、SAWフィルタ32a, 32bとの接続のための実装電極として機能し、ビアホール導体b1～b12のz軸方向の負方向側の端面が、実装基板12との接続のための実装電極として機能する。すなわち、SAWフィルタ32a, 32bのランド電極62, 66は、ビアホール導体b1～b12のz軸方向の正方向側の端面に直接に接続される。また、実装基板12のランド電極は、ビアホール導体b1～b12のz軸方向の負方向側の端面に直接に接続される。

[0072] パッケージ基板30bによれば、ランド電極41, 45, 54, 56が設けられていないので、製造工程数を減らすことが可能となる。

[0073] また、ビアホール導体b1～b12の端面は、ランド電極41, 45, 54, 56よりも小さい。そのため、ビアホール導体b1～b12同士を近づけても、ビアホール導体b1～b12間でショートが発生しにくい。よって、パッケージ基板30bによれば、SAWフィルタ32a, 32bのランド電極62, 66のピッチや実装基板12のランド電極のピッチが狭くなった場合であっても、パッケージ基板30bとSAWフィルタ32a, 32b及び実装基板12とを接続することが可能である。

[0074] (変形例に係るSAWフィルタ)

以下に、変形例に係るSAWフィルタ32'a, 32'bについて図面を参照しながら説明する。以下では、SAWフィルタ32'bを例にとって説明する。図12は、SAWフィルタ32'bの内部構成を示した図である。図13は、SAWフィルタ32'bの配線図である。

[0075] SAWフィルタ32bとSAWフィルタ32'bとの相違点は、SAWフィルタ32'bにおいてグランド線の一部が取り除かれている点である。より詳細には、図12及び図13に示すように、対向部70a, 70b間を接続するグランド線、対向部70e, 70f間を接続するグランド線、対向部74a, 74b間を接続するグランド線及び対向部74e, 74f間を接続するグランド線が取り除かれている。これにより、浮遊容量や寄生インダクタンスの発生を低減することができ、アイソレーション特性を向上させることができる。

[0076] (第3の変形例に係るパッケージ基板)

以下に、第3の変形例に係るパッケージ基板について図面を参照しながら説明する。図14は、第3の変形例に係るパッケージ基板30cの平面図である。

[0077] パッケージ基板30cとパッケージ基板30aとの相違点は、ランド電極41, 45のサイズである。より詳細には、パッケージ基板30cでは、ランド電極41, 45のサイズが均一ではない。ランド電極66a, 66c, 66eと接続されるランド電極45a, 45c, 45eの面積は、SAWフィルタ部品32bが実装される際に用いられるランド電極66a～66fの内のランド電極66a, 66c, 66eと接続されないランド電極45b, 45d, 45fの面積よりも大きい。

[0078] また、ランド電極66a, 66c, 66eと接続されるランド電極45a, 45c, 45eに接続されているランド電極56a, 56c, 56eの面積は、SAWフィルタ部品32bが実装される際に用いられるランド電極66a～66fの内のランド電極66a, 66c, 66eと接続されないランド電極45b, 45d, 45fに接続されているランド電極56b, 56d, 56fの面積よりも大きい。

[0079] 以上のように、グランド電位に保たれるランド電極45a, 45c, 45eの面積を、他のランド電極45b, 45d, 45fの面積よりも大きくすることによって、ランド電極41a, 41c, 41f側から送信信号がラン

ド電極45b, 45d, 45fに侵入することが抑制される。その結果、送信信号の信号経路と受信信号の信号経路との間のアイソレーション特性が向上する。

- [0080] また、グランド電位に保たれるランド電極56a, 56c, 56eの面積を、他のランド電極56b, 56d, 56fの面積よりも大きくすることによって、ランド電極54a, 54c, 54e側から送信信号がランド電極56b, 56d, 56fに侵入することが抑制される。その結果、送信信号の信号経路と受信信号の信号経路との間のアイソレーション特性が向上する。
- [0081] 更に、パッケージ基板30cでは、ランド電極45a, 45c, 45e, 56a, 56c, 56eのそれぞれには、複数のビアホール導体b7-1～b7-3, b9-1～b9-3, b11-1～b11-4が接続されている。そのため、ランド電極45a, 45c, 45e, 56a, 56c, 56eがより確実にグランド電位に保たれるようになる。その結果、送信信号の信号経路と受信信号の信号経路との間のアイソレーション特性が向上する。
- [0082] 更に、ランド電極45a, 45c, 45e, 56a, 56c, 56eがより確実にグランド電位に保たれることにより、送信信号の信号経路と受信信号の信号経路との間の電磁界結合の発生が抑制される。
- [0083] (第4の変形例に係るパッケージ基板)
以下に、第4の変形例に係るパッケージ基板について図面を参照しながら説明する。図15は、第4の変形例に係るパッケージ基板30dの平面図である。

- [0084] パッケージ基板30dとパッケージ基板30aとの相違点は、ランド電極41, 45のサイズである。より詳細には、パッケージ基板30dでは、ランド電極41, 45のサイズが均一ではない。ランド電極62b, 62d, 62fと接続されるランド電極41b, 41d, 41fの面積は、SAWフィルタ部品32aが実装される際に用いられるランド電極62a～62fの内のランド電極62b, 62d, 62fと接続されないランド電極41a, 41c, 41eの面積よりも大きい。

- [0085] また、ランド電極 62b, 62d, 62f と接続されるランド電極 41b, 41d, 41f に接続されているランド電極 54b, 54d, 54f の面積は、SAW フィルタ部品 32a が実装される際に用いられるランド電極 62a～62f の内のランド電極 62b, 62d, 62f と接続されないランド電極 41a, 41c, 41e に接続されているランド電極 54a, 54c, 54e の面積よりも大きい。
- [0086] 以上のように、グランド電位に保たれるランド電極 41b, 41d, 41f の面積を、他のランド電極 41a, 41c, 41e の面積よりも大きくすることによって、ランド電極 45b, 45d, 45e 側から受信信号がランド電極 41a, 41c, 41e に侵入することが抑制される。その結果、送信信号の信号経路と受信信号の信号経路との間のアイソレーション特性が向上する。
- [0087] また、グランド電位に保たれるランド電極 54b, 54d, 54f の面積を、他のランド電極 54a, 54c, 54e の面積よりも大きくすることによって、ランド電極 56b, 56d, 56f 側から受信信号がランド電極 54a, 54c, 54e に侵入することが抑制される。その結果、送信信号の信号経路と受信信号の信号経路との間のアイソレーション特性が向上する。
- [0088] 更に、パッケージ基板 30d では、ランド電極 41b, 41d, 41f, 54b, 54d, 54f のそれぞれには、複数のビアホール導体 b2-1～b2-4, b4-1～b4-3, b6-1～b6-2 が接続されている。そのため、ランド電極 41b, 41d, 41f, 54b, 54d, 54f がより確実にグランド電位に保たれるようになる。その結果、送信信号の信号経路と受信信号の信号経路との間のアイソレーション特性が向上する。
- [0089] 更に、ランド電極 41b, 41d, 41f, 54b, 54d, 54f がより確実にグランド電位に保たれることにより、送信信号の信号経路と受信信号の信号経路との間の電磁界結合の発生が抑制される。
- [0090] (第 5 の変形例に係るパッケージ基板)
以下に、第 5 の変形例に係るパッケージ基板について図面を参照しながら

説明する。図16は、第5の変形例に係るパッケージ基板30eの平面図である。

[0091] 図16(a)に示すように、ランド電極41b, 41d, 41f, 45a, 45c, 45eの面積は、ランド電極41a, 41c, 41e, 45b, 45d, 45fの面積よりも大きくてもよい。

[0092] 同様に、図16(b)に示すように、ランド電極54b, 54d, 54f, 56a, 56c, 56eの面積は、ランド電極54a, 54c, 54e, 56b, 56d, 56fの面積よりも大きくてもよい。

[0093] (第6の変形例に係るパッケージ基板)

以下に、第6の変形例に係るパッケージ基板について図面を参照しながら説明する。図17は、第6の変形例に係るパッケージ基板30fの平面図である。

[0094] パッケージ基板30fとパッケージ基板30aとの相違点は、ランド電極45の角に面取りが施されている点である。より詳細には、ランド電極66a, 66c, 66eと接続されるランド電極45a, 45c, 45eは、互いに対向している角において面取りが施されている。ここでの面取りとは、ランド電極45a, 45c, 45eの角が、直線的にカットされていることを意味する。

[0095] また、ランド電極66a, 66c, 66eと接続されるランド電極45a, 45c, 45eに接続されているランド電極56a, 56c, 56eは、互いに対向している角において面取りが施されている。

[0096] 以上のようなパッケージ基板30fによれば、ランド電極45a, 45c, 45e間の距離が大きくなる。これにより、ランド電極45同士が実装時に短絡することが抑制される。

[0097] (第7の変形例に係るパッケージ基板)

以下に、第7の変形例に係るパッケージ基板について図面を参照しながら説明する。図18は、第7の変形例に係るパッケージ基板30gの平面図である。

[0098] パッケージ基板30gとパッケージ基板30fとの相違点は、ランド電極45b, 56bの角に面取りが施されている点である。より詳細には、ランド電極45bのy軸方向の負方向側の辺の両端に位置する角に面取りが施されている。これにより、ランド電極45bのx軸方向の負方向側の辺がランド電極45aのx軸方向の正方向側の辺に対向している部分の長さL1が短くなる。同様に、ランド電極45bのx軸方向の正方向側の辺がランド電極45cのx軸方向の負方向側の辺に対向している部分の長さL1が短くなる。これにより、ランド電極45bとランド電極45a, 45cとの間に発生する浮遊容量が低減される。

[0099] ランド電極56bのy軸方向の負方向側の辺の両端に位置する角に面取りが施されている。これにより、ランド電極56bのx軸方向の負方向側の辺がランド電極56aのx軸方向の正方向側の辺に対向している部分の長さL2が短くなる。同様に、ランド電極56bのx軸方向の正方向側の辺がランド電極56cのx軸方向の負方向側の辺に対向している部分の長さL2が短くなる。これにより、ランド電極56bとランド電極56a, 56cとの間に発生する浮遊容量が低減される。

[0100] (第8の変形例に係るパッケージ基板)

以下に、第8の変形例に係るパッケージ基板について図面を参照しながら説明する。図19は、第8の変形例に係るパッケージ基板30hの平面図である。

[0101] パッケージ基板30hとパッケージ基板30gとの相違点は、ランド電極45b, 56bの角に丸く面取りが施されている点である。これにより、ランド電極45bのx軸方向の負方向側の辺がランド電極45aのx軸方向の正方向側の辺に対向している部分の長さL1がより短くなる。同様に、ランド電極45bのx軸方向の正方向側の辺がランド電極45cのx軸方向の負方向側の辺に対向している部分の長さL1がより短くなる。これにより、ランド電極45bとランド電極45a, 45cとの間に発生する浮遊容量がより低減される。

[0102] 更に、ランド電極 56 b の x 軸方向の負方向側の辺がランド電極 56 a の x 軸方向の正方向側の辺に対向している部分の長さ L2 がより短くなる。同様に、ランド電極 56 b の x 軸方向の正方向側の辺がランド電極 56 c の x 軸方向の負方向側の辺に対向している部分の長さ L2 がより短くなる。これにより、ランド電極 56 b とランド電極 56 a, 56 c との間に発生する浮遊容量がより低減される。

[0103] (第 1 の変形例に係る基板モジュール)

次に、第 1 の変形例に係る基板モジュール 10 a について図面を参照しながら説明する。図 20 は、第 1 の変形例に係る基板モジュール 10 a の断面構造図である。

[0104] 基板モジュール 10 は、図 2 に示すように、整合素子 16 a ~ 16 d を備えている。整合素子 16 a ~ 16 d は、図 1 に示すように、基板モジュール 10 では、実装基板 12 上に実装されている。一方、基板モジュール 10 a では、実装基板 12 は、デュプレクサ 14 との間でインピーダンス整合を取るための複数の整合素子 16 a ~ 16 d の内の一箇所の整合素子 16 a, 16 b を内蔵している。一方、複数の整合素子 16 a ~ 16 d の内の一箇所の整合素子 16 c, 16 d は、実装基板 12 上に実装されている。そして、整合素子 16 b と整合素子 16 c との間には、実装基板 12 内の設けられているグランド経路 R3 であって、グランド電位に保たれたグランド経路 R4 が設けられている。

[0105] より詳細には、実装基板 12 は、基板本体 12 a 及びアンテナ経路 R1、受信経路 R2-1, R2-2、送信経路 R3、グランド経路 R4 及び外部電極 90 a ~ 90 d を備えている。基板本体 12 a は、複数の絶縁体層が積層されてなる多層基板である。

[0106] 外部電極 90 a ~ 90 d は、基板本体 12 a の z 軸方向の負方向側の主面に設けられており、携帯電話のマザーボードに基板モジュール 10 が実装される際に用いられる。外部電極 90 a には、マザーボードに設けられているアンテナが接続される。外部電極 90 b には、マザーボードに設けられてい

る送信回路が接続される。外部電極 90c には、マザーボードに設けられているグランド電極が接続される。外部電極 90d には、マザーボードに設けられている受信回路が接続される。

- [0107] アンテナ経路 R1-1 は、ビアホール導体及び導体層により構成されており、SAW フィルタ 32a, 32b と整合素子 16c との間の電気的な接続を中継している。アンテナ経路 R1-2 は、ビアホール導体及び導体層により構成されており、整合素子 16c と外部電極 90a との間の電気的な接続を中継している。
- [0108] 受信経路 R2-1 は、ビアホール導体及び導体層により構成されており、SAW フィルタ 32b と整合素子 16d との間の電気的な接続を中継している。受信経路 R2-2 は、ビアホール導体により構成されており、整合素子 16d と外部電極 90d との間の電気的な接続を中継している。
- [0109] 送信経路 R3 は、ビアホール導体及び導体層により構成されており、外部電極 90b と SAW フィルタ 32a との間の電気的な接続を中継している。送信経路 R3 は、蛇行することによって整合素子 16b を構成している。なお、送信経路 R3 の導体層が螺旋状やミアンダ状等をなしてもよい。
- [0110] グランド経路 R4 は、ビアホール導体及び導体層により構成されており、外部電極 90c に接続されている。グランド経路 R4 は、蛇行することによって整合素子 16a を構成している。なお、グランド経路 R4 の導体層が螺旋状やミアンダ状等をなしてもよい。
- [0111] ここで、グランド経路 R4 は、図 20 に示すように、送信経路 R3 により構成されている整合素子 16b と、基板本体 12a 上に実装されている整合素子 16c との間に延在している。これにより、アンテナ経路 R1-1, R1-2 と送信経路 R3 との間のアイソレーションの向上が図られている。
- [0112] (第 2 の変形例に係る基板モジュール)
- 次に、第 2 の変形例に係る基板モジュール 10b について図面を参照しながら説明する。図 21 は、第 2 の変形例に係る基板モジュール 10b の断面構造図である。

[0113] 基板モジュール 10 b と基板モジュール 10 a との相違点は、整合素子 16 c が実装基板 12 内に設けられているか否かである。基板モジュール 10 b では、アンテナ経路 R 1 は、ビアホール導体及び導体層により構成されており、SAW フィルタ 32 a, 32 b と外部電極 90 a との間の電気的な接続を中継している。そして、アンテナ経路 R 1 は、蛇行することによって整合素子 16 c を構成している。なお、アンテナ経路 R 1 の導体層が螺旋状やミアンダ状等をなしてもよい。

[0114] また、送信経路 R 3 により構成されている整合素子 16 b とアンテナ経路 R 1 により構成されている整合素子 16 c とは隣り合っている。そして、整合素子 16 b と整合素子 16 c とは異なる絶縁体層に設けられている。これにより、整合素子 16 b と整合素子 16 c とが電磁気的に結合することが抑制されている。

[0115] また、整合素子 16 c が実装基板 12 内に内蔵されているので、基板モジュール 10 b の小型化が図られる。

[0116] (第 3 の変形例に係る基板モジュール)

次に、第 3 の変形例に係る基板モジュール 10 c について図面を参照しながら説明する。図 22 は、第 3 の変形例に係る基板モジュール 10 c の断面構造図である。

[0117] 基板モジュール 10 c と基板モジュール 10 b との相違点は、整合素子 16 c の位置である。より詳細には、基板モジュール 10 c の整合素子 16 c は、基板モジュール 10 c の整合素子 16 c よりも整合素子 16 b から離れた位置に設けられている。より詳細には、基板モジュール 10 c では、z 軸方向から平面視したときに、整合素子 16 c と整合素子 16 b とは重なっていない。これにより、整合素子 16 b と整合素子 16 c とが電磁気的に結合することがより効果的に抑制される。

[0118] (第 4 の変形例に係る基板モジュール)

次に、第 4 の変形例に係る基板モジュール 10 d について図面を参照しながら説明する。図 23 は、第 4 の変形例に係る基板モジュール 10 d の断面

構造図である。

[0119] 基板モジュール10dと基板モジュール10bとの相違点は、グランド経路R4の形状である。より詳細には、基板モジュール10dでは、グランド経路R4は、隣り合う整合素子16bと整合素子16dとの間に設けられている。これにより、整合素子16bと整合素子16cとが電磁気的に結合することがより効果的に抑制される。

[0120] (第5の変形例に係る基板モジュール)

次に、第5の変形例に係る基板モジュール10eについて図面を参照しながら説明する。図24は、第5の変形例に係る基板モジュール10eの断面構造図である。図25は、第5の変形例に係る基板モジュール10eのデュプレクサ14を平面視した図である。

[0121] 基板モジュール10eの実装基板12は、図24に示すように、基板本体12a及びアンテナ経路R1-3, R1-4、受信経路R2-1, R2-2、送信経路R3、グランド経路R4及び外部電極90a～90dを備えている。基板本体12aは、複数の絶縁体層が積層されてなる多層基板である。

[0122] 外部電極90a～90dは、基板本体12aのz軸方向の負方向側の主面に設けられており、携帯電話のマザーボードに基板モジュール10eが実装される際に用いられる。外部電極90aには、マザーボードに設けられているアンテナが接続される。外部電極90bには、マザーボードに設けられている送信回路が接続される。外部電極90cには、マザーボードに設けられているグランド電極が接続される。外部電極90dには、マザーボードに設けられている受信回路が接続される。

[0123] アンテナ経路R1-3は、ビアホール導体及び導体層により構成されており、SAWフィルタ32aと外部電極90aとの間の電気的な接続を中継している。アンテナ経路R1-4は、ビアホール導体及び導体層により構成されており、SAWフィルタ32bと外部電極90aとの間の電気的な接続を中継している。アンテナ経路R1-3とアンテナ経路R1-4とは、合流していると共に、外部電極90aに接続されている。

- [0124] 受信経路R 2 – 1は、ビアホール導体及び導体層により構成されており、SAWフィルタ3 2 bと整合素子1 6 dとの間の電気的な接続を中継している。受信経路R 2 – 2は、ビアホール導体により構成されており、整合素子1 6 dと外部電極9 0 dとの間の電気的な接続を中継している。
- [0125] 送信経路R 3は、ビアホール導体及び導体層により構成されており、外部電極9 0 bとSAWフィルタ3 2 aとの間の電気的な接続を中継している。送信経路R 3は、蛇行することによって整合素子1 6 bを構成している。なお、送信経路R 3の導体層が螺旋状やミアンダ状等をなしてもよい。
- [0126] グランド経路R 4は、ビアホール導体及び導体層により構成されており、外部電極9 0 cに接続されている。グランド経路R 4は、蛇行することによって整合素子1 6 aを構成している。なお、グランド経路R 4の導体層が螺旋状やミアンダ状等をなしてもよい。
- [0127] ところで、送信経路R 3、アンテナ経路R 1 – 3, R 1 – 4及び受信経路R 2 – 1, R 2 – 2はそれぞれ、図2 5に示すように、配線導体L 1～L 5により構成されている。すなわち、実装基板1 2は、配線導体L 1～L 5を更に備えている。
- [0128] 配線導体L 1～L 5はそれぞれ、図2 5に示すように、デュプレクサ1 4のランド電極5 4 c, 5 4 d, 5 6 b, 5 6 d, 5 6 fに電気的に接続されている。なお、図2 5では、ランド5 4 a, 5 4 b, 5 4 e, 5 4 f, 5 6 a, 5 6 c, 5 6 eに接続されている配線導体については省略してある。
- [0129] 配線導体L 1は、配線部a 1, a 2を含んでいる。配線部a 1, a 2は、基板本体1 2 a内に設けられている線状の導体層である。配線部a 1の一端はランド電極5 4 cに接続されている。配線部a 2は、図2 4及び図2 5に示すように、ビアホール導体を介して配線部a 1の他端に接続されている。これにより、配線a 1と配線a 2とは、基板本体1 2 a内において、異なる絶縁体層に設けられている。また、図2 5に示すように、配線a 2の線幅w 2は、配線a 1の線幅w 1よりも太い。
- [0130] 配線導体L 2は、配線部a 3, a 4を含んでいる。配線部a 3, a 4は、

基板本体 12a 内に設けられている線状の導体層である。配線部 a3 の一端はランド電極 54d に接続されている。配線部 a4 は、図 24 及び図 25 に示すように、ビアホール導体を介して配線部 a3 の他端に接続されている。これにより、配線 a3 と配線 a4 とは、基板本体 12a 内において、異なる絶縁体層に設けられている。また、図 25 に示すように、配線 a4 の線幅 w2 は、配線 a3 の線幅 w1 よりも太い。

- [0131] 配線導体 L3 は、配線部 a5, a6 を含んでいる。配線部 a5, a6 は、基板本体 12a 内に設けられている線状の導体層である。配線部 a5 の一端はランド電極 56b に接続されている。配線部 a6 は、図 24 及び図 25 に示すように、ビアホール導体を介して配線部 a5 の他端に接続されている。これにより、配線 a5 と配線 a6 とは、基板本体 12a 内において、異なる絶縁体層に設けられている。また、図 25 に示すように、配線 a6 の線幅 w2 は、配線 a5 の線幅 w1 よりも太い。
- [0132] 配線導体 L4 は、配線部 a7, a8 を含んでいる。配線部 a7, a8 は、基板本体 12a 内に設けられている線状の導体層である。配線部 a7 の一端はランド電極 56d に接続されている。配線部 a8 は、図 24 及び図 25 に示すように、ビアホール導体を介して配線部 a7 の他端に接続されている。これにより、配線 a7 と配線 a8 とは、基板本体 12a 内において、異なる絶縁体層に設けられている。また、図 25 に示すように、配線 a8 の線幅 w2 は、配線 a7 の線幅 w1 よりも太い。
- [0133] 配線導体 L5 は、配線部 a9, a10 を含んでいる。配線部 a9, a10 は、基板本体 12a 内に設けられている線状の導体層である。配線部 a9 の一端はランド電極 56f に接続されている。配線部 a10 は、図 24 及び図 25 に示すように、ビアホール導体を介して配線部 a9 の他端に接続されている。これにより、配線 a9 と配線 a10 とは、基板本体 12a 内において、異なる絶縁体層に設けられている。また、図 25 に示すように、配線 a10 の線幅 w2 は、配線 a9 の線幅 w1 よりも太い。
- [0134] 以上のように構成された基板モジュール 10e によれば、アイソレーション

ン特性を向上させることができる。より詳細には、基板モジュール10eの小型化が図られると、ランド電極54, 56同士が近接し、配線導体L1～L5同士が近接する。この場合、電力の高い送信信号が、ランド電極56d, 56fから受信回路に進入するおそれがある。そのため、アイソレーション特性の劣化が発生しやすい。

- [0135] そこで、基板モジュール10eでは、配線部a1, a3, a5, a7, a9がそれぞれ、一端においてランド電極54c, 54d, 56b, 56d, 56fに接続されている。更に、配線部a2, a4, a6, a8, a10がそれぞれ、配線部a1, a3, a5, a7, a9の他端に接続され、配線部a1, a3, a5, a7, a9の線幅w1よりも太い線幅w2を有している。これにより、ランド電極54c, 54d, 56b, 56d, 56f近傍において、配線導体L1～L5の間隔が広くなる。その結果、配線導体L1～L5間のアイソレーション特性が向上する。
- [0136] また、基板モジュール10eでは、デュプレクサ30の前段又は後段において、アンプやスイッチIC等が接続されることがある。そこで、配線部a1, a3, a5, a7, a9の線幅w1を配線部a2, a4, a6, a8, a10の線幅w2よりも細くすることによって、アンプやスイッチIC等と配線部a1, a3, a5, a7, a9との間でインピーダンス整合をとることができる。
- [0137] また、基板モジュール10eでは、配線導体L1～L5のインピーダンス整合を容易に取ることができる。より詳細には、配線部a1, a3, a5, a7, a9と配線部a2, a4, a6, a8, a10とが異なる絶縁体層に設けられているので、配線部a1, a3, a5, a7, a9と配線部a2, a4, a6, a8, a10との間に絶縁体層が存在するようになる。よって、配線部a1, a3, a5, a7, a9と配線部a2, a4, a6, a8, a10とのインピーダンス整合に絶縁体層の誘電率を利用することが可能となる。これにより、配線導体L1～L5のインピーダンス整合を容易に取ることができる。

[0138] また、送信信号が伝送される配線部 a 1 と受信信号が伝送される配線部 a 7, a 9 とを異なる絶縁体層に設けることにより、配線導体 L 1 と配線導体 L 4, L 5との間隔を大きくすることができる。その結果、送信信号がランド電極 5 6 d, 5 6 f から受信信号に進入することが抑制される。すなわち、アイソレーション特性の向上が図られる。

[0139] なお、受信回路に接続されている配線導体 L 4, L 5において、配線部 a 7, a 9 の線幅 w 1 を配線部 a 8, a 10 の線幅 w 2 よりも細くし、送信回路に接続されている配線導体 L 1において、配線部 a 1 の線幅 w 1 と配線部 a 2 の線幅 w 2 とを等しくしてもよい。このような構成によつても、送信信号がランド電極 5 6 d, 5 6 f から受信信号に进入することが抑制される。すなわち、アイソレーション特性の向上が図られる。また、送信回路に接続されている配線導体 L 1において、配線部 a 1 の線幅 w 1 が配線部 a 2 の線幅 w 2 よりも細くなつていいので、送信信号の伝送時の損失が低減される。

[0140] (その他の実施形態)

本発明に係るパッケージ基板、デュプレクサ及び基板モジュールは、前記実施形態及び前記変形例に示したものに限らず、その要旨の範囲内において変形可能である。

[0141] なお、パッケージ基板 3 0 では、ランド電極 4 1, 4 5 は、実装部 4 2, 4 6 及び接続部 4 4, 4 8 を含んでおり、ランド電極 5 4, 5 6 は、長方形状をなしている。しかしながら、ランド電極 5 4, 5 6 も、パッケージ基板 3 0 のランド電極と同様に、実装部及び接続部を含んでいてよい。この場合には、ランド電極 5 4, 5 6 の接続部に、ビアホール導体 b 2 5 ~ b 3 6 が接続される。

[0142] また、パッケージ基板 3 0 では、接続導体 5 0, 5 2 は全て絶縁体層 4 0 b の表面上に設けられている。しかしながら、基板本体 3 9 が 4 層以上の絶縁体層 4 0 により構成される場合には、隣り合う接続導体 5 0, 5 2 同士は、異なる絶縁体層 4 0 上に設けられていることが好ましい。これにより、接

続導体 50, 52 間の距離を大きくすることができ、デュプレクサ 14 内において送信信号の信号経路と第 1 の受信信号の信号経路と第 2 の受信信号の信号経路との間のアイソレーション特性を向上させることができる。

[0143] なお、SAW フィルタ 32a において、SAW フィルタ 32b と同様に、接地されるランド電極 62a, 62c, 62d, 62f は、互いにグランド線によって接続されていなくてもよい。すなわち、ランド電極 62a, 62c, 62d, 62f は、SAW フィルタ 32a において電気的に接続されていなくてもよい。

産業上の利用可能性

[0144] 以上のように、本発明は、基板、デュプレクサ及び基板モジュールに有用であり、高周波側の信号経路と低周波側の信号経路との間のアイソレーション特性を向上させることができることにおいて優れている。

符号の説明

[0145] b 1 ~ b 36 ピアホール導体
L 1 ~ L 5 配線導体
a 1 ~ a 10 配線部
10, 10a ~ 10e 基板モジュール
12 実装基板
14 デュプレクサ
16a ~ 16d 整合素子
30, 30a ~ 30h パッケージ基板
32a, 32b, 32'a, 32'b SAW フィルタ
39 基板本体
40a ~ 40c 絶縁体層
41a ~ 41f, 45a ~ 45f, 54a ~ 54f, 56a ~ 56f, 62a ~ 62f, 66a ~ 66f ランド電極
42a ~ 42f, 46a ~ 46f 実装部
44a ~ 44f, 48a ~ 48f 接続部

50a～50f, 52a～52f 接続導体

64 壓電基板

70, 74 縦結合部

70a～70f, 74a～74f 対向部

請求の範囲

- [請求項1] 高周波側フィルタ部品及び低周波側フィルタ部品が実装され、デュプレクサの一部を構成する基板であって、
互いに対向する第1の主面及び第2の主面を有する基板本体と、
前記第1の主面上に設けられ、かつ、前記高周波側フィルタ部品又
は前記低周波側フィルタ部品との接続に用いられる複数の第1の実装
電極と、
前記第2の主面上に設けられ、かつ、前記デュプレクサが実装され
る実装基板との接続に用いられる複数の第2の実装電極であって、前
記第1の主面の法線方向から平面視したときに、それぞれが前記複数
の第1の実装電極と重なっている第2の実装電極と、
を備えており、
前記第1の主面の法線方向から平面視したときに重なり合っている
前記第1の実装電極と前記第2の実装電極とは電気的に接続されてい
ること、
を特徴とする基板。
- [請求項2] 前記複数の第1の実装電極同士は、前記基板本体において、電気的
に接続されておらず、
前記複数の第2の実装電極同士は、前記基板本体において、電気的
に接続されていないこと、
を特徴とする請求項1に記載の基板。
- [請求項3] 前記基板は、
前記第1の実装電極に接続されている第1のビアホール導体であつ
て、前記基板本体内において前記第1の主面の法線方向に延在してい
る第1のビアホール導体を、
更に備えており、
前記第1の実装電極は、
前記高周波側フィルタ部品又は前記低周波側フィルタ部品との接

続に用いられる第1の実装部と、

前記第1のビアホール導体が接続されている第1の接続部と、
を含んでいること、

を特徴とする請求項1又は請求項2のいずれかに記載の基板。

[請求項4]

前記基板は、

前記第2の実装電極に接続されている第2のビアホール導体であつて、前記基板本体内において前記第1の主面の法線方向に延在している第2のビアホール導体を、

更に備えており、

前記第2の実装電極は、

前記実装基板との接続に用いられる第2の実装部と、

前記第2のビアホール導体が接続されている第2の接続部と、
を含んでいること、

を特徴とする請求項1ないし請求項3のいずれかに記載の基板。

[請求項5]

前記基板は、

前記第1の実装電極に接続されている第1のビアホール導体であつて、前記基板本体内において前記第1の主面の法線方向に延在している第1のビアホール導体と、

前記第2の実装電極に接続されている第2のビアホール導体であつて、前記基板本体内において前記第1の主面の法線方向に延在している第2のビアホール導体と、

前記基板本体に内蔵され、かつ、前記第1のビアホール導体と前記第2のビアホール導体と接続を中継している接続導体を、

更に備えていること、

を特徴とする請求項1ないし請求項4のいずれかに記載の基板。

[請求項6]

前記第1のビアホール導体、前記第2のビアホール導体及び前記接続導体は、前記複数の第1の実装電極及び前記複数の第2の実装電極に対応するように設けられており、

前記複数の接続導体同士は、前記基板本体において、互いに電気的に接続されていないこと、

を特徴とする請求項 5 に記載の基板。

[請求項7] 前記第 1 のビアホール導体、前記第 2 のビアホール導体及び前記接続導体は、前記複数の第 1 の実装電極及び前記複数の第 2 の実装電極に対応するように設けられており、

前記基板は、複数の絶縁体層が積層されて構成されており、

隣り合う前記接続導体同士は、異なる前記絶縁体層上に設けられていること、

を特徴とする請求項 5 又は請求項 6 のいずれかに記載の基板。

[請求項8] 前記基板は、
前記第 1 の実装電極及び前記第 2 の実装基板に接続されているビアホール導体であって、前記基板本体内において前記第 1 の正面の法線方向に延在しているビアホール導体を、

更に備えていること、

を特徴とする請求項 1 又は請求項 2 のいずれかに記載の基板。

[請求項9] 請求項 1 ないし請求項 8 のいずれかに記載の基板と、
前記基板の前記第 1 の主面上に実装されている高周波側フィルタ部品と、

前記基板の前記第 1 の主面上に実装されている低周波側フィルタ部品と、

を備えていること、

を特徴とするデュプレクサ。

[請求項10] 前記高周波側フィルタ部品は、
前記第 1 の実装電極に接続される複数の第 1 のグランド電極を、
含んでおり、
前記複数の第 1 のグランド電極同士は、前記高周波側フィルタ部品において電気的に接続されていないこと、

を特徴とする請求項 9 に記載のデュプレクサ。

[請求項11] 前記低周波側フィルタ部品は、

前記第 1 の実装電極に接続される複数の第 2 のグランド電極を、
含んでおり、

前記複数の第 2 のグランド電極同士は、前記低周波側フィルタ部品
において電気的に接続されていないこと、

を特徴とする請求項 9 又は請求項 10 のいずれかに記載のデュプレ
クサ。

[請求項12] 前記第 2 のグランド電極と接続される前記第 1 の実装電極の面積は
、前記低周波側フィルタ部品が実装される際に用いられる前記第 1 の
実装電極の内の該第 2 のグランド電極と接続されない前記第 1 の実装
電極の面積よりも大きいこと、

を特徴とする請求項 11 に記載のデュプレクサ。

[請求項13] 前記第 2 のグランド電極と接続される前記第 1 の実装電極に接続さ
れている前記第 2 の実装電極の面積は、前記低周波側フィルタ部品が
実装される際に用いられる前記第 1 の実装電極の内の該第 2 のグラン
ド電極と接続されない前記第 1 の実装電極に接続されている前記第 2
の実装電極の面積よりも大きいこと、

を特徴とする請求項 11 又は請求項 12 のいずれかに記載のデュプ
レクサ。

[請求項14] 前記第 2 のグランド電極と接続される前記第 1 の実装電極は、互い
に対向している角において面取りが施されていること、

を特徴とする請求項 12 又は請求項 13 のいずれかに記載のデュプ
レクサ。

[請求項15] 前記第 2 のグランド電極と接続される前記第 1 の実装電極に接続さ
れている前記第 2 の実装電極は、互いに対向している角において面取
りが施されていること、

を特徴とする請求項 12 ないし請求項 14 のいずれかに記載のデュ

プレクサ。

[請求項16] 前記第1のグランド電極と接続される前記第1の実装電極の面積は、前記高周波側フィルタ部品が実装される際に用いられる前記第1の実装電極の内の該第1のグランド電極と接続されない前記第1の実装電極の面積よりも大きいこと、

を特徴とする請求項10ないし請求項15のいずれかに記載のデュプレクサ。

[請求項17] 前記第1のグランド電極と接続される前記第1の実装電極に接続されている前記第2の実装電極の面積は、前記高周波側フィルタ部品が実装される際に用いられる前記第1の実装電極の内の該第1のグランド電極と接続されない前記第1の実装電極に接続されている前記第2の実装電極の面積よりも大きいこと、

を特徴とする請求項10ないし請求項16のいずれかに記載のデュプレクサ。

[請求項18] 実装基板と、

前記実装基板上に実装される請求項9ないし請求項17のいずれかに記載のデュプレクサと、

を備えていること、

を特徴とする基板モジュール。

[請求項19] 前記実装基板は、前記デュプレクサとの間でインピーダンス整合をとるための整合素子を内蔵していること、
を特徴とする請求項18に記載の基板モジュール。

[請求項20] 前記実装基板は、多層基板であり、

前記整合素子は、前記多層基板内に設けられている導体層又はビアホール導体により構成されており、

隣り合う前記整合素子は、前記実装基板内において異なる層に設けられること、

を特徴とする請求項19に記載の基板モジュール。

[請求項21] 隣り合う前記整合素子の間には、グランド電位に保たれたグランド導体層が設けられていること、

を特徴とする請求項19又は請求項20のいずれかに記載の基板モジュール。

[請求項22] 前記実装基板は、多層基板であり、

前記実装基板は、前記デュプレクサとの間でインピーダンス整合を取るための複数の整合素子の内の一一部の第1の整合素子を内蔵しており、

前記複数の整合素子の内の一一部の第2の整合素子は、前記実装基板上に実装されており、

前記第1の整合素子と前記第2の整合素子との間には、前記実装基板内の設けられるグランド導体層であって、グランド電位に保たれたグランド導体層が設けられていること、

を特徴とする請求項19ないし請求項21のいずれかに記載の基板モジュール。

[請求項23] 前記実装基板は、

前記第2の実装電極に電気的に接続される配線導体を、

備えており、

前記配線導体は、

一端において前記第2の実装電極に接続されている第1の配線部と、

前記第1の配線部の他端に接続されている第2の配線部であって、前記第1の配線部の線幅よりも太い線幅を有している第2の配線部と、

を含んでいること、

を特徴とする請求項18ないし請求項22のいずれかに記載の基板モジュール。


[請求項24] 前記実装基板は、複数の絶縁体層が積層されて構成されている多層

基板であり、


前記第1の配線部と前記第2の配線部とは、前記多層基板内において、異なる前記絶縁体層に設けられていること、
を特徴とする請求項23に記載の基板モジュール。

[請求項25] 前記配線導体には、受信回路が接続されること、
を特徴とする請求項23又は請求項24のいずれかに記載の基板モ
ジュール。


[図1]





[図2]





[図3]




[図4]




[図5]

32b


[図6]



[図7]




[図8]




[図9]


(a)




(b)




[図10]




[図11]





[図12]



[図13]




[図14]


30c30c

[図15]



30d





30d





[図16]

30e



[図17]

30 f



[図18]

30g30g



[図19]

30h30h


[図20]




[図21]




[図22]




[図23]



[図24]



[図25]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2012/055040

A. CLASSIFICATION OF SUBJECT MATTER

H03H9/72(2006.01)i, H01P1/213(2006.01)i, H03H7/46(2006.01)i, H03H9/25(2006.01)i, H03H9/64(2006.01)i, H04B1/40(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H03H9/72, H01P1/213, H03H7/46, H03H9/25, H03H9/64, H04B1/40

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2012
Kokai Jitsuyo Shinan Koho	1971-2012	Toroku Jitsuyo Shinan Koho	1994-2012

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y A	JP 2010-068079 A (Panasonic Corp.), 25 March 2010 (25.03.2010), paragraphs [0019], [0027]; fig. 1 to 6 (Family: none)	1, 5, 8, 9 10, 11, 18-25 7, 12-17
X Y A	WO 2010/052821 A1 (Murata Mfg. Co., Ltd.), 14 May 2010 (14.05.2010), paragraphs [0051], [0052]; fig. 4 to 5 & CN 102150364 A	1-6, 8, 9 10, 11, 18-25 7, 12-17
Y	JP 2006-101550 A (Fujitsu Media Devices Ltd.), 13 April 2006 (13.04.2006), fig. 2 to 8 (Family: none)	10, 11

Further documents are listed in the continuation of Box C.

See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
28 March, 2012 (28.03.12)

Date of mailing of the international search report
17 April, 2012 (17.04.12)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORTInternational application No.
PCT/JP2012/055040

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2003-332885 A (Murata Mfg. Co., Ltd.), 21 November 2003 (21.11.2003), fig. 7 & US 2003/0214368 A1	10,11
Y	JP 2007-142812 A (Matsushita Electric Industrial Co., Ltd.), 07 June 2007 (07.06.2007), fig. 1 (Family: none)	18-25
Y	JP 2006-304145 A (Kyocera Corp.), 02 November 2006 (02.11.2006), paragraphs [0025] to [0027]; fig. 4 (Family: none)	18-25
Y	JP 2004-328676 A (Fujitsu Media Devices Ltd.), 18 November 2004 (18.11.2004), fig. 2 & US 2004/0212451 A1 & KR 10-2004-0093438 A & CN 1543065 A	21,22
Y	JP 2002-100877 A (TDK Corp.), 05 April 2002 (05.04.2002), fig. 3, 7 & US 2002/0058151 A1 & EP 1191829 A2	23-25

A. 発明の属する分野の分類（国際特許分類（IPC））

Int.Cl. H03H9/72(2006.01)i, H01P1/213(2006.01)i, H03H7/46(2006.01)i, H03H9/25(2006.01)i, H03H9/64(2006.01)i, H04B1/40(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（IPC））

Int.Cl. H03H9/72, H01P1/213, H03H7/46, H03H9/25, H03H9/64, H04B1/40

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2012年
日本国実用新案登録公報	1996-2012年
日本国登録実用新案公報	1994-2012年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X	JP 2010-068079 A (パナソニック株式会社) 2010.03.25,	1, 5, 8, 9
Y	[0019], [0027], 図1-6	10, 11, 18-25
A	(ファミリーなし)	7, 12-17
X	WO 2010/052821 A1 (株式会社村田製作所) 2010.05.14,	1-6, 8, 9
Y	[0051], [0052], 図4-5	10, 11, 18-25
A	& CN 102150364 A	7, 12-17

C欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示すもの
- 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
- 「O」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

- 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日

28.03.2012

国際調査報告の発送日

17.04.2012

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)

郵便番号 100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

橋本 和志

5W 4183

電話番号 03-3581-1101 内線 3576

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2006-101550 A (富士通メディアデバイス株式会社) 2006. 04. 13, 図 2-8 (ファミリーなし)	10, 11
Y	JP 2003-332885 A (株式会社村田製作所) 2003. 11. 21, 図 7 & US 2003/0214368 A1	10, 11
Y	JP 2007-142812 A (松下電器産業株式会社) 2007. 06. 07, 図 1 (ファミリーなし)	18-25
Y	JP 2006-304145 A (京セラ株式会社) 2006. 11. 02, [0025]-[0027], 図 4 (ファミリーなし)	18-25
Y	JP 2004-328676 A (富士通メディアデバイス株式会社) 2004. 11. 18, 図 2 & US 2004/0212451 A1 & KR 10-2004-0093438 A & CN 1543065 A	21, 22
Y	JP 2002-100877 A (ティーディーケイ株式会社) 2002. 04. 05, 図 3, 図 7 & US 2002/0058151 A1 & EP 1191829 A2	23-25