

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第5141076号  
(P5141076)

(45) 発行日 平成25年2月13日(2013.2.13)

(24) 登録日 平成24年11月30日(2012.11.30)

(51) Int. Cl. F I  
**HO 1 L 23/12 (2006.01)** HO 1 L 23/12 5 O 1 T  
**HO 1 L 23/48 (2006.01)** HO 1 L 23/48 P  
 HO 1 L 23/12 5 O 1 P

請求項の数 11 (全 28 頁)

(21) 出願番号	特願2007-97453 (P2007-97453)	(73) 特許権者	000004260
(22) 出願日	平成19年4月3日(2007.4.3)		株式会社デンソー
(65) 公開番号	特開2008-16818 (P2008-16818A)		愛知県刈谷市昭和町1丁目1番地
(43) 公開日	平成20年1月24日(2008.1.24)	(74) 代理人	100100022
審査請求日	平成21年6月2日(2009.6.2)		弁理士 伊藤 洋二
(31) 優先権主張番号	特願2006-155732 (P2006-155732)	(74) 代理人	100108198
(32) 優先日	平成18年6月5日(2006.6.5)		弁理士 三浦 高広
(33) 優先権主張国	日本国(JP)	(74) 代理人	100111578
			弁理士 水野 史博
		(72) 発明者	浅井 康富
			愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内
		(72) 発明者	石野 寛
			愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内

最終頁に続く

(54) 【発明の名称】 半導体装置

(57) 【特許請求の範囲】

【請求項1】

半導体よりなり表裏両面(11、12)に電極(13、14、15)を有する半導体素子(10)を備え、

この半導体素子(10)の表面(11)と裏面(12)とは金属層(21、22)が接続されており、

当該表裏両面のそれぞれの面にて、前記電極(13~15)は、前記金属層(21、22)と電気的に接続され、前記金属層(21、22)を介して外部と接続可能となっており、

前記半導体素子(10)の表裏両面(11、12)に位置する前記両金属層(21、22)は、板状であって、その平面サイズは、前記半導体素子(10)の平面サイズ以下であることを特徴とする半導体装置。

【請求項2】

前記半導体素子(10)の一部は、当該半導体素子(10)の厚さ方向に電気的に導通する導体部(70)として構成されており、この導体部(70)を介して、前記半導体素子(10)の表裏両面(11、12)に位置する前記金属層(21、22)のうち一方の金属層が他方の金属層側へ電気的に取り出されていることを特徴とする請求項1に記載の半導体装置。

【請求項3】

前記半導体素子(10)の表裏両面(11、12)の少なくとも一方の面に設けられた

前記電極（１４、１５）は、複数個のものよりなるものであり、

この複数個の電極（１４、１５）が設けられている面に接続される前記金属層（２２）は、当該複数個の電極（１４、１５）の配置パターンに対応したパターンとなるように分割された複数個の分割部よりなるものであり、

この分割された前記金属層（２２）における個々の分割部の間は、樹脂（３０）により封止されていることを特徴とする請求項１または２に記載の半導体装置。

【請求項４】

前記金属層（２１、２２）と前記電極（１３～１５）との電氣的接続は導電性接合部材（４０）を介して行われていることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。

10

【請求項５】

前記電極（１３～１５）に電氣的に接続される前記金属層（２１、２２）は、当該電極（１３～１５）上に形成されたメッキ膜よりなるものであることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。

【請求項６】

前記半導体素子（１０）の表裏両面（１１、１２）に位置する前記両金属層（２１、２２）のそれぞれの厚さは、前記半導体素子（１０）と同等以下であることを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置。

【請求項７】

前記半導体素子（１０）の表裏両面（１１、１２）に位置する前記両金属層（２１、２２）は同じ材料よりなり、その厚さは、互いに同じであることを特徴とする請求項１ないし６のいずれか１つに記載の半導体装置。

20

【請求項８】

前記半導体素子（１０）の表裏両面（１１、１２）に位置する前記両金属層（２１、２２）の端面の間に位置する前記半導体素子（１０）の端面が、電気絶縁性の樹脂（５０）で被覆されていることを特徴とする請求項１ないし７のいずれか１つに記載の半導体装置。

【請求項９】

前記半導体素子（１０）の表裏両面（１１、１２）に位置する前記両金属層（２１、２２）の少なくとも一方の金属層のうち前記半導体素子（１０）の周辺部に位置する端面の全周囲に、樹脂（３０）を設け、この樹脂（３０）によって、当該少なくとも一方の金属層と前記半導体素子（１０）との接続部が補強されていることを特徴とする請求項１ないし８のいずれか１つに記載の半導体装置。

30

【請求項１０】

前記半導体素子（１０）の表裏両面（１１、１２）に位置する前記両金属層（２１、２２）ともに、前記半導体素子（１０）の周辺部に位置する端面の全周囲に前記樹脂（３０）が設けられ、前記両金属層（２１、２２）と前記半導体素子（１０）との接続部が補強されていることを特徴とする請求項９に記載の半導体装置。

【請求項１１】

前記半導体素子（１０）の表裏両面（１１、１２）に位置する前記両金属層（２１、２２）の少なくとも一方の前記金属層の外面がフィン形状となっていることを特徴とする請求項１ないし１０のいずれか１つに記載の半導体装置。

40

【発明の詳細な説明】

【技術分野】

【０００１】

本発明は、パワー素子やトランジスタ素子など、チップの表裏両面に電極を有する半導体素子を備える半導体装置に関する。

【背景技術】

【０００２】

従来より、この種の半導体装置としては、たとえば、表裏両面に電極を有する半導体素

50

子をヒートシンクに搭載し、半導体素子におけるヒートシンクとは反対側の面を、ボンディングワイヤを介してリードフレームに接続するようにしたものが一般的である。

【0003】

このような構成においては、ヒートシンク、ボンディングワイヤ、リードフレームがそれぞれ、半導体素子の電極を電氣的に外部に取り出す接続部材として構成されており、半導体素子における表裏各面の電極は、これら接続部材を介して外部に取り出されるようになっている。

【0004】

しかしながら、このような従来の半導体装置は、半導体素子を半導体ウェハからチップ単位に切り出した後、ヒートシンク上へ実装したり、ワイヤボンディングを行ったりすることで形成するため、製造工程が煩雑である。また、ボンディングワイヤをリードフレームに接続する構成を採るため、装置のサイズが半導体素子よりも大きくなるという問題も生じる。

10

【0005】

ちなみに、従来では、ウェハ状態の半導体素子に対して、当該ウェハの両面に絶縁板を貼り付けた後、これらをチップ単位にカットする方法（例えば、特許文献1参照）が提案されている。

【特許文献1】特開2001-135654号公報

【発明の開示】

【発明が解決しようとする課題】

20

【0006】

しかしながら、このような半導体素子の両面に絶縁板を貼り付ける方法では、表裏両面に電極を有する半導体素子において、当該表裏両面からの電極の取り出しを行うことができない。

【0007】

また、チップの表裏両面の一方の面にのみ電極を有する半導体素子の場合においても、上記した従来の半導体装置の構成では、ボンディングワイヤやリードフレームを介した電極の取り出しが同様に行われることになるため、これらを含めた装置のサイズが増大するという問題が同様に発生する。

【0008】

30

本発明は、上記問題に鑑みてなされたものであり、半導体よりなり表裏両面に電極を有する半導体素子を備え、この半導体素子の電極を電氣的に外部に取り出すようにした半導体装置において、簡素な工程で製造可能であって小型化を可能とすることを目的とする。

【課題を解決するための手段】

【0009】

上記目的を達成するため、請求項1に記載の発明は、半導体よりなり表裏両面（11、12）に電極（13、14、15）を有する半導体素子（10）を備え、この半導体素子（10）の表面（11）と裏面（12）とに金属層（21、22）を接続し、当該表裏両面のそれぞれの面にて、電極（13～15）を、金属層（21、22）と電氣的に接続し、当該金属層（21、22）を介して外部と接続可能としたことを、特徴とする。

40

【0010】

このように半導体素子（10）の電極（13～15）を外部に取り出すための金属層（21、22）により半導体素子（10）の表裏両面（11、12）を挟む構造としているため、半導体素子（10）の表裏両面（11、12）に金属層（21、22）を接続することで、本半導体装置を容易に製造することができ、また、電極取り出し部としての金属層（21、22）も含めた平面サイズは、実質的に半導体素子（10）の平面サイズに収まる。よって、本発明によれば、簡素な工程で製造可能であって小型化を可能とすることができる。

【0012】

また、この請求項1の発明の場合、半導体素子（10）の表裏両面（11、12）に設

50

けられた各電極（１３～１５）は、金属層（２１、２２）を介して外部と接続可能なものとなるため、表裏両面（１１、１２）に電極（１３～１５）を有する半導体素子（１０）を備えるものにおいて、簡素な工程で製造可能であって小型化を可能とすることができる。

【００１４】

また、この場合、半導体素子（１０）の一部を、当該半導体素子（１０）の厚さ方向に電氣的に導通する導体部（７０）として構成し、この導体部（７０）を介して、半導体素子（１０）の表裏両面（１１、１２）に位置する金属層（２１、２２）のうち一方の金属層が他方の金属層側へ電氣的に取り出されるようにしてもよい（後述の図１２参照）。

【００１５】

半導体素子（１０）における表裏両面（１１、１２）の電極（１３～１５）は、それぞれの面において金属層（２１、２２）により取り出されるが、これら導電部材（６０）や導体部（７０）を用いた構成とすれば、半導体素子（１０）の片面側のみで外部との電氣的な接続を行うことができる。

【００１６】

また、上記各構成の半導体装置において、半導体素子（１０）の表裏両面（１１、１２）の少なくとも一方の面に設けられた電極（１４、１５）が、複数個のものよりなるものとした場合には、この複数個の電極（１４、１５）が設けられている面に接続される金属層（２２）を、当該複数個の電極（１４、１５）の配置パターンに対応したパターンとなるように分割された複数個の分割部よりなるものとし、この分割された金属層（２２）における個々の分割部の間を、樹脂（３０）により封止するものにできる（後述の図２参照）。

【００１７】

このように電極（１４、１５）が複数個のものよりなる場合、金属層（２２）もそれに対応して複数個の分割部より構成し、さらに個々の分割部の間を樹脂（３０）で封止すれば、複数個の分割部間の短絡の防止等が可能となる。

【００１８】

また、上記の各構成において、金属層（２１、２２）と電極（１３～１５）との電氣的接続は、導電性接合部材（４０）を介して行われているものにできる。

【００１９】

また、上記の各構成において、電極（１３～１５）に電氣的に接続される金属層（２１、２２）としては、当該電極（１３～１５）上に形成されたメッキ膜よりなるものにしてよい（後述の図１３参照）。

【００２０】

また、上記の各構成においては、半導体素子（１０）の表裏両面（１１、１２）に位置する両金属層（２１、２２）のそれぞれの厚さを、半導体素子（１０）と同等以下とすれば、金属層（２１、２２）の熱膨張などによる半導体素子（１０）の変形を抑制することができる。

【００２１】

また、上記の各構成においては、半導体素子（１０）の表裏両面（１１、１２）に位置する両金属層（２１、２２）を同じ材料よりなるものとし、その厚さを、互いに同じであるものにすれば、金属層（２１、２２）の熱膨張などによる半導体素子（１０）の反りを抑制することができる。

【００２２】

また、上記の各構成においては、半導体素子（１０）の表裏両面（１１、１２）に位置する両金属層（２１、２２）の端面の間に位置する半導体素子（１０）の端面を、電気絶縁性の樹脂（５０）で被覆することが好ましい（後述の図７参照）。

【００２３】

それによれば、半導体素子（１０）の表裏両面（１１、１２）に位置する両金属層（２１、２２）の端面の間に位置する半導体素子（１０）の端面の保護がなされるとともに、

10

20

30

40

50

この樹脂(50)により、両金属層(21、22)同士の半導体素子(10)の端面を介した短絡を抑制することができる。

【0024】

また、上記の各構成においては、半導体素子(10)の表裏両面(11、12)に位置する両金属層(21、22)の少なくとも一方の金属層のうち半導体素子(10)の周辺部に位置する端面の全周囲に、樹脂(30)を設け、この樹脂(30)によって、当該少なくとも一方の金属層と半導体素子(10)との接続部を補強するようにしてもよい(後述の図8、図9参照)。

【0025】

それによれば、この樹脂(30)により補強された金属層(21、22)の接続強度を、より向上させることができる。

10

【0026】

この場合、半導体素子(10)の表裏両面(11、12)に位置する両金属層(21、22)ともに、半導体素子(10)の周辺部に位置する端面の全周囲に、樹脂(50)を設ければ、両方の金属層(21、22)と半導体素子(10)との接続強度を、より向上させることができる。

【0027】

また、上記の各構成においては、半導体素子(10)の表裏両面(11、12)に位置する両金属層(21、22)の少なくとも一方の金属層の外表面を、フィン形状とすれば、このフィン形状をなす金属層(21、22)を介した放熱性が向上する(後述の図10参照)。

20

【0040】

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。

【発明を実施するための最良の形態】

【0041】

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。

【0042】

30

(第1実施形態)

図1は、本発明の第1実施形態に係る半導体装置100の全体構成を示す概略断面図である。ここで、図1中の半導体装置100のうち半導体素子10の上面11を表面11、下面12を裏面12とする。

【0043】

また、図2(a)は、図1中の半導体素子10の表面11側における金属層としての表面側金属層21の平面図、図2(b)は、同半導体素子10の表面11側の電極13の平面形状を示す図、図2(c)は、同半導体素子10の裏面12側の電極14、15の平面形状を示す図、図2(d)は、同半導体素子10の裏面12側における金属層としての裏面側金属層22および樹脂30の平面形状を示す図である。なお、図2(d)では、裏面側金属層22と樹脂30とを識別するため便宜上、樹脂30の表面にハッチングを施してある。

40

【0044】

本実施形態の半導体装置100は、半導体よりなり表裏両面11、12に電極13、14、15を有する半導体素子10を備える。このような半導体素子10としては、電力用半導体スイッチング素子いわゆるパワー素子や、通常のLSI、トランジスタ、ダイオードなどの素子が挙げられる。

【0045】

具体的に、このような半導体素子10は、シリコンなどの半導体ウェハに、公知の半導体プロセスを用いて製造し、ダイシングカットすることにより製造される。半導体素子1

50

0として用いられるパワー素子の通常のサイズは、10mm(1辺が10mmの正方形)程度で、厚みは0.1mm程度である。

【0046】

本例では、半導体素子10は、シリコンチップよりなるIGBT(Insulated Gate Bipolar Transistor、絶縁ゲート型バイポーラ・トランジスタ)であり、その厚み50~200 $\mu$ m程度のものである。

【0047】

図2に示されるように、本例の半導体素子10の表面11には、ほぼチップの面積と同程度の1個の電極13が設けられている。この電極13は、アルミニウムなどよりなるIGBTにおけるコレクタ電極13である。

10

【0048】

一方、図2に示されるように、本例の半導体素子10の裏面12にも、アルミニウムなどよりなる電極14、15が設けられているが、この裏面側の電極14、15は、分割された複数個のものよりなる。

【0049】

ここでは、複数個の電極14、15は、IGBTにおけるエミッタ電極14とゲート電極15であり、図2(c)においては、エミッタ電極14は、比較的大きな1個の平面矩形形状のものであり、コレクタ電極15は比較的小さな複数個の平面矩形形状のものとして示されている。

【0050】

20

また、図1、図2(c)に示されるように、半導体素子10の裏面12のうち裏面側の電極14、15が配置されている以外の部位には、電気絶縁性の保護膜16が設けられている。

【0051】

この保護膜16は、たとえばポリイミドやポリアミドなどの樹脂よりなるもので、これにより、半導体素子10におけるシリコン部分の露出を防ぎ、素子の強度や耐電圧の増加を図っている。

【0052】

また、この保護膜16は、樹脂30との密着性を確保する機能も有する。なお、これらIGBTとしての半導体素子10の詳細構成、作動については公知であるため、ここでは、省略する。

30

【0053】

そして、この半導体素子10の表面11、裏面12には、それぞれ表面側金属層21、裏面側金属層22が接続されている。これら金属層21、22は、電気伝導度や熱伝導率などの特性に優れた金属よりなるものである。

【0054】

このような金属層21、22としては、前記の特性を考慮すれば、Cuが望ましいが、その他に黄銅、青銅、鉄、Ni、鉄Ni合金、Mo(モリブデン)などであってもよい。本例では、金属層21、22はCuよりなる板状のもので、その厚みは、ともに0.15mm程度のものである。

40

【0055】

さらに述べるならば、金属層21、22の材料としては、半導体素子10の信頼性を考慮した場合、熱膨張の小さいMo、W、Niアロイなどが望ましい。また、本半導体装置100をプリント基板上に実装する場合、その実装の信頼性を考慮すると、金属層21、22の材料としては、プリント基板の熱膨張率に近いCuなどが望ましい。

【0056】

そして、図1に示されるように、各金属層21、22は、半導体素子10の表裏のそれぞれの面11、12において、電極13~15と電氣的に接続されている。本実施形態では、表面側金属層21とコレクタ電極13との電氣的な接続、および、裏面側金属層22とエミッタ電極14およびゲート電極15との電氣的な接続は、導電性接合部材40を介

50

して行われている。

【0057】

この導電性接合部材40としては、導電性と接着性を確保できるものであればよいが、具体的には、はんだやろう材、あるいは導電性接着剤、さらには、異方性導電性フィルムなどが挙げられる。本例においては、導電性接合部材40として、はんだ40を用いている。

【0058】

このはんだ40は、共晶はんだなどの低融点はんだでもよいが、Sn-Ni系はんだなど、250以上好ましくは300以上の融点を持つはんだの方が好ましい。これは、たとえば、この半導体装置100を後で基板などに、はんだ付けにて実装する際に（後述の図5、図6参照）、はんだ40が再溶融しないようにするためである。

10

【0059】

なお、このように半導体素子10の各電極13~15は、金属層21、22とはんだ40により接続されるため、これら各電極13~15の表面には、はんだ付け可能な表面処理が施されている。たとえば、アルミニウムよりなる各電極13~15の表面にNi、Cu、Auメッキなどが施されている。

【0060】

ここで、半導体素子10の表面11側では、1個の大きなコレクタ電極13に対応して、表面側金属層21も同程度の大きさとしている。本例では、図2に示されるように、表面側金属層21は、平面矩形状のコレクタ電極13とほぼ同じ大きさをもつ平面矩形状のものである。

20

【0061】

また、半導体素子10の裏面12側では、電極14、15が複数個のものよりなるため、この複数個の電極14、15に接続される裏面側金属層22は、当該複数個の電極14、15の配置パターンに対応したパターンとなるように分割された複数個の分割部よりなる。

【0062】

本例では、図2(c)、(d)に示されるように、裏面側金属層22は、裏面12側の複数個の電極14、15に対応して大小の矩形に分割されたものより構成されている。そして、これら分割部が、はんだ40を介して裏面側の各電極14、15に電氣的に接続されている。

30

【0063】

このようにして、半導体素子10の表面11側のコレクタ電極13は表面側金属層21を介して、一方、裏面12側のエミッタ電極14、ゲート電極15は裏面側金属層22を介して外部と接続可能となっている。つまり、各電極13~15は各金属層21、22を介して外部に取り出し可能となっている。

【0064】

また、この分割された金属層である裏面側金属層22における個々の分割部の間は、図1、図2に示されるように、樹脂30により封止されている。

【0065】

この樹脂30は、各分割部間の短絡防止や半導体素子10の保護などの役割を担うものであり、たとえばエポキシ系樹脂などよりなる。以下、この裏面側金属層22における分割部間を封止する樹脂30を封止樹脂30ということにする。

40

【0066】

ここで、半導体素子10の厚さおよび金属層21、22の厚さについて、さらに述べておく。

【0067】

半導体素子10の厚さは任意の厚みでよいが、特に、組付け時すなわち金属層21、22と半導体素子10とのはんだ付け時の熱応力を緩和し、半導体素子10の特性変動や信頼性を上げるためには、半導体がシリコンの場合には、0.1mm以下であることが望ま

50

しい。

【 0 0 6 8 】

半導体素子 1 0 の厚さが 0 . 1 m m 以下であれば、金属層 2 1、2 2 の熱挙動に対し、比較的低応力で半導体素子 1 0 が収縮可能である。また、金属層 2 1、2 2 の厚みの影響も少なく済む可能性が高い。

【 0 0 6 9 】

また、表面側金属層 2 1 の厚さを、半導体素子 1 0 の厚さと同じかそれよりもちいさいものにするとともに、裏面側金属層 2 2 の厚さも、以半導体素子 1 0 の厚さと同じかそれよりもちいさいものにすることが望ましい。これは、半導体素子 1 0 上に、シリコン窒化膜やシリコン酸化膜などの比較的脆い膜がある場合には、半導体素子 1 0 を縮ませない方がよいためである。

10

【 0 0 7 0 】

このように半導体素子 1 0 の表裏両面 1 1、1 2 に位置する両金属層 2 1、2 2 のそれぞれの厚さを、ともに半導体素子 1 0 と同等以下にすれば、加熱時における金属層 2 1、2 2 の熱膨張などによる半導体素子 1 0 の変形を抑制することができる。

【 0 0 7 1 】

また、表面側金属層 2 1 と裏面側金属層 2 2 とが、本例の銅のように同じ材料よりなる場合には、表面側金属層 2 1 の厚さと裏面側金属層 2 2 の厚さとを、互いに同じものにすることが望ましい。

【 0 0 7 2 】

このように半導体素子 1 0 の表裏両面 1 1、1 2 に位置する両金属層 2 1、2 2 が同じ材料よりなる場合に、これら両金属層 2 1、2 2 の厚さを互いに同じものにすれば、加熱時における金属層 2 1、2 2 の熱膨張などによる半導体素子 1 0 の反りを低減することができる。

20

【 0 0 7 3 】

なお、両金属層 2 1、2 2 が互いに異なる材料よりなる場合には、その熱収縮率やヤング率を考慮して、両金属層 2 1、2 2 を、半導体素子 1 0 が反らないような厚さに設計することが望ましい。

【 0 0 7 4 】

次に、本実施形態の半導体装置の製造方法について、図 3 および図 4 も参照して述べる。図 3 ( a ) ~ ( d ) は、本製造方法を示す工程図であり、図 4 ( a ) ~ ( c ) は、図 3 に続く本製造方法の工程図であり、各工程に供されているワークを断面的に示したものである。

30

【 0 0 7 5 】

まず、図 3 ( a ) に示されるように、半導体プロセスにより製造され、表裏両面 1 1、1 2 の両面に電極 1 3 ~ 1 5 を有する半導体素子 1 0 が複数個設けられた半導体ウェハ 2 0 0 を用意する。なお、この半導体ウェハ 2 0 0 は、ウェハ状態の半導体素子 1 0 であり、当該ウェハ 2 0 0 の表面 2 0 1、裏面 2 0 2 は、半導体素子 1 0 の表面 1 1、裏面 1 2 に一致する。

【 0 0 7 6 】

このウェハ 2 0 0 においては、最後に分割される部分を、仮想線であるダイシングライン D L として示している。そして、半導体ウェハ 2 0 0 には、このダイシングライン D L にて区画された半導体素子 1 0 が、複数個形成されている。

40

【 0 0 7 7 】

個々の半導体素子 1 0 には、表面 1 1 および裏面 1 2 にそれぞれ各電極 1 3 ~ 1 5 が形成されるとともに、裏面 1 2 には上記保護膜 1 6 が形成されている。また、各電極 1 3 ~ 1 5 の表面には、上述したようなはんだ付け性を向上させるためのメッキ処理がなされている。

【 0 0 7 8 】

次に、この半導体ウェハ 2 0 0 の表面 2 0 1 および裏面 2 0 2 のそれぞれの面に、上記

50

した金属層 2 1、2 2 を接続する。ここで、本例においては、図 3 ( b ) に示されるように、表面側金属層 2 1 の素材としては、両面が平坦面である銅板としての板材 3 0 1 を用いる。

【 0 0 7 9 】

一方、裏面側金属層 2 2 としては、半導体素子 1 0 の裏面 1 2 側の複数個の電極 1 4、1 5 の配置パターンに対応して分割された金属層、すなわち本例では分割された銅板を、ウェハ 2 0 0 の裏面 2 0 2 に接続して形成する。この分割された銅板の素材すなわち裏面側金属層 2 2 の素材となる板材 3 0 2 が、図 3 ( b ) に示されている。

【 0 0 8 0 】

この板材 3 0 2 は、図 3 ( b ) に示されるように、ウェハ 2 0 0 への接続面にハーフエッチングあるいはプレス加工などにより、当該接続面から厚さ方向の途中まで凹んだ凹部 2 2 a を形成した銅板である。

10

【 0 0 8 1 】

そして、この凹部 2 2 a の平面パターンは、上記図 2 に示されるような裏面側金属層 2 2 の分割のパターンと一致する。つまり、この凹部 2 2 a によって、裏面側金属層 2 2 の分割部が画定されたものとなっており、当該分割部は、凹部 2 2 a の底部側の部分によって連結された状態となっている。

【 0 0 8 2 】

また、この裏面側の板材 3 0 2 においては、凹部 2 2 a の底部に、当該凹部 2 2 a に封止樹脂 3 0 を注入するための穴 3 0 2 a が、穴あけ加工などにより形成されている。また、この穴 3 0 2 a は、後で行うはんだ付けの際に、はんだ 4 0 から凹部 2 2 a 内に発生するガスを抜く穴としても機能する。なお、この穴 3 0 2 a の数や形状、サイズなどについては、上記した穴 3 0 2 a の特性を発揮可能な範囲で任意である。

20

【 0 0 8 3 】

そして、これら金属層 2 1、2 2 の素材である板材 3 0 1、3 0 2 を、半導体ウェハ 2 0 0 にはんだ付けする。図 3 ( c ) に示されるように、はんだ 4 0 を各板材 3 0 1、3 0 2 におけるウェハ 2 0 0 への接続面に配設する。

【 0 0 8 4 】

ここで、板材 3 0 1、3 0 2 にはんだ 4 0 を配設する方法としては、たとえば、銅板としての板材 3 0 1、3 0 2 に、はんだメッキを行う方法が挙げられる。

30

【 0 0 8 5 】

なお、このはんだメッキは、板材 3 0 1、3 0 2 におけるウェハ 2 0 0 への接続面だけでなく、これとは反対側の面に行ってもよい。ただし、裏面側金属層 2 2 となる板材 3 0 2 において、凹部 2 2 a の内面すなわち封止樹脂 3 0 に接触する部位には、はんだメッキがされないようにすることが望ましい。

【 0 0 8 6 】

その他、板材 3 0 1、3 0 2 にはんだ 4 0 を配設する方法としては、上記のはんだメッキ以外にも、板材 3 0 1、3 0 2 をはんだ槽に浸漬させてはんだ付けを行い、その後、フラックスなどの残渣物を洗浄により除去する方法や、板材 3 0 1、3 0 2 にはんだペーストを印刷した後、リフロー、フラックスなどの残渣物を洗浄により除去する方法などが挙げられる。

40

【 0 0 8 7 】

こうして、板材 3 0 1、3 0 2 のウェハ 2 0 0 への接続面にはんだ 4 0 を付けた後、はんだ 4 0 を介して、各板材 3 0 1、3 0 2 をウェハ 2 0 0 の各面 2 0 1、2 0 2 へ接触させ、図 3 ( d ) に示されるように、リフローによるはんだ付けを行う。それにより、半導体素子 1 0 の表裏両面 1 1、1 2 すなわち半導体ウェハ 2 0 0 の表裏両面 2 0 1、2 0 2 に、はんだ 4 0 を介して板材 3 0 1、3 0 2 が接続される。

【 0 0 8 8 】

なお、このはんだリフローでは、板材 3 0 1、3 0 2 や半導体ウェハ 2 0 0 の反りの発生を防止するため、研磨などにより平面度を高くしたセラミック板などでワークを挟み込

50

むようにするとよい。また、さらに、錘を載せ、反りを防止することが望ましい。また、はんだポイドを減らすため、真空引きを行ってはんだ40中のガス抜きをした後、リフローを行ってもよい。

【0089】

次に、このはんだ40による両板材301、302の接続を行った後、図4(a)に示されるように、裏面側金属層となる板材302における凹部22a内に、上記穴302aを介して、トランスファーマールド法などにより、封止樹脂30を注入する。

【0090】

そして、封止樹脂30を硬化させた後、図4(b)に示されるように、裏面側金属層となる板材302における凹部22aの底部側の部位を、研磨することにより除去する。ここでは、当該板材302における接続面とは反対側の面において、凹部22aの底部22aの板厚分、当該反対側の面の全体を研磨して除去する。

10

【0091】

それにより、凹部22aが当該板材302における接続面とは反対側の面に開口するとともに、凹部22aにて画定された部分が分離される。

【0092】

こうして、この凹部22aの開口に伴い、半導体ウェハ200の表面201においては、表面側金属層21が接続されており、裏面201側においては、分割された金属層としての裏面側金属層22が接続されている状態となる。

20

【0093】

なお、この研磨は、裏面側金属層22だけでなく、表裏両方の金属層21、22に対して行い、両金属層21、22の外面を平坦化させるようにしてもよい。そして、この研磨の後、必要に応じて、金属層21、22の外面にはんだメッキなどを行う。例えば、このはんだメッキは、できあがった半導体装置100を、基板上へはんだ実装する場合に、金属層21、22のはんだ濡れ性を改善するために行う。

【0094】

続いて、図4(b)に示されるように、ダイシングラインDLに沿って、両金属層21、22とともに半導体ウェハ200を半導体素子10の単位にカットする。このカットは、通常のダイシング装置により行える。

【0095】

こうして、半導体ウェハ200が両金属層21、22とともに個片化されたチップとなり、図4(c)に示されるように、本実施形態の半導体装置100ができあがる。

30

【0096】

なお、上記製造方法において、ダイシングラインに沿ってカットを行っていくとき、カット部分には、銅、シリコン、封止樹脂30と異なる材料が混在する。ここで、このダイシングカットは、1個のブレードで異なる材料を切ってもよいが、材料毎にブレードを変えてカットを行ってもよい。

【0097】

また、上記製造例では、裏面側の板材302をウェハ200にはんだ付けした後に、上記穴302aから凹部22a内へ封止樹脂30を注入したが、封止樹脂30の注入のタイミングはこれに限定されるものではない。

40

【0098】

たとえば、裏面側の板材302のウェハ200へのはんだ付けを行う前に、予め裏面側の板材302の凹部22aに封止樹脂30を注入しておき、その後、このものを、はんだ40を介してウェハ200に接続してもよい。

【0099】

また、封止樹脂30の注入は、凹部22aの開口後に、この開口部分から行うようにしてもよい。この場合には、上記した板材302における穴302aは無いものであってもよい。

【0100】

50

また、この場合、封止樹脂 30 による凹凸が発生する可能性があるため、封止樹脂 30 の注入後には、封止樹脂 30 も含めて裏面側の板材 302 の外面の研磨を行い、平坦化することが好ましい。

【0101】

このようにして製造された本実施形態の半導体装置 100 は、たとえば、上述したように基板等を実装されて使用される。その基板 400 への実装形態の一例について、図 5、図 6 に示しておく。

【0102】

図 5 (a) および (b) は金属製のリード 410 を用いた場合の実装構造を示す概略断面図であり、図 6 (a) および (b) はボンディングワイヤ 420 を用いた場合の実装構造を示す概略断面図である。ここで、基板 400 としては、セラミック基板、プリント基板など各種の配線基板、あるいは金属板などを採用できる。

10

【0103】

図 5 (a) に示される例では、半導体装置 100 は、裏面側金属層 22 を基板 400 に向けて基板 400 に搭載されている。そして、半導体装置 100 の裏面側金属層 22 およびリード 410 の一端側は、基板 400 に対して、たとえば、はんだ 430 を介して電氣的・機械的に接続されている。

【0104】

そして、半導体装置 100 は、表面側金属層 21 にて、はんだ 440 を介してリード 410 に電氣的に接続されている。これにより、半導体装置 100 における半導体素子 10 の電極 13 ~ 15 は、各金属層 21、22、リード 410、はんだ 430、440 を介して基板 400 へ取り出されるようになっている。

20

【0105】

また、図 5 (b) に示される例では、図 5 (a) とは逆に、半導体装置 100 は、表面側金属層 21 を基板 400 に向けて基板 400 に搭載されている。

【0106】

そして、半導体装置 100 は、表面側金属層 21 にてはんだ 430 を介して基板 400 に接続され、裏面側金属層 22 にてはんだ 440 を介してリード 410 に接続されている。ここで、リード 410 は、エミッタ電極 14、ゲート電極 15 に応じて複数本設けられている。

30

【0107】

この図 5 (b) に示される例でも、図 5 (a) と同様に、リード 410 を介した電氣的な取り出し経路が形成される。なお、このリード 410 と半導体装置 100 の金属層 21、22 との電氣的接続は、はんだ 440 に限定されるものではなく、それ以外にも溶接やロウ付けなどにより行ってもよい。

【0108】

また、図 6 (a) に示される例では、半導体装置 100 は、裏面側金属層 22 にてはんだ 430 を介して基板 400 に接続され、表面側金属層 21 においてボンディングワイヤ 420 が接続されている。

【0109】

また、図 6 (b) に示される例では、半導体装置 100 は、表面側金属層 21 にてはんだ 430 を介して基板 400 に接続され、裏面側金属層 22 においてボンディングワイヤ 420 が接続されている。これらの例では、半導体装置 100 における半導体素子 10 の電極 13 ~ 15 は、各金属層 21、22、ワイヤ 420、はんだ 430 を介して基板 400 へ取り出されるようになっている。

40

【0110】

ところで、本実施形態の半導体装置 100 は、表裏両面 11、12 に電極 13、14、15 を有する半導体素子 10 と、この半導体素子 10 の表面 11 に接続された表面側金属層 21 と、半導体素子 10 の裏面 12 に接続された裏面側金属層 22 とを備え、半導体素子の電極 13 ~ 15 を、当該電極 13 ~ 15 が位置する半導体素子 10 の面に接続された

50

金属層 21、22 と電氣的に接続することで、当該金属層 21、22 を介して外部に取り出すようにしたものである。

【0111】

このように半導体素子 10 の電極 13 ~ 15 を外部に取り出すための金属層 21、22 により半導体素子 10 の表裏両面 11、12 を挟む構造としているため、上記製造方法のように、ウェハ状態の半導体素子 10 を金属層 21、22 で挟んで、一括してカットすることで、本半導体装置 100 の製造を容易に行える。

【0112】

また、半導体素子 10 の表裏両面 11、12 に設けられた電極 13 ~ 15 は、金属層 21、22 を介して外部に取り出すことが可能なため、従来のようなワイヤボンディングを用いることがなくなる。

10

【0113】

そのため、金属層 21、22 も含めた装置の平面サイズは、上記図 2 に示されるように、実質的に半導体素子 10 の平面サイズ、すなわちチップの平面サイズに収めることができる。具体的には、上記図 2 などに示されるように、両金属層 21、22 の平面サイズは、半導体素子 10 の平面サイズと同等もしくはそれ以下である。

【0114】

よって、本実施形態によれば、表裏両面 11、12 に電極 13 ~ 15 を有する半導体素子 10 を備え、この半導体素子 10 の電極 13 ~ 15 を電氣的に外部に取り出すようにした半導体装置 100 において、簡素な工程で製造可能であって小型化を可能とすることができる。

20

【0115】

また、本実施形態の半導体装置 100 では、半導体素子 10 の裏面 12 側の電極 14、15 が複数個に分割され、その分割パターンに対応して裏面側金属層 22 も分割しているが、これらの分割部の間を、電気絶縁性の封止樹脂 30 で封止しているため、当該分割部間の短絡等を防止できる。

【0116】

(第 2 実施形態)

図 7 は、本発明の第 2 実施形態に係る半導体装置 110 の全体構成を示す概略断面図である。

30

【0117】

本実施形態の半導体装置 110 は、上記図 1 に示されるものにおいて、さらに、前記半導体素子 10 の表裏両面 11、12 に位置する両金属層 21、22 の端面の間に位置する半導体素子 10 の端面を、電気絶縁性の樹脂 50 で被覆したものである。以下、この樹脂 50 を被覆樹脂 50 という。

【0118】

この被覆樹脂 50 は、電気絶縁性の樹脂よりなるものであり、上記した封止樹脂 30 と同様のエポキシ系樹脂などのモールド材料であってもよいが、それとは異なる樹脂材料よりなるものであってもよい。この被覆樹脂 50 は、上記した製造方法において、ダイシングカット後に、半導体装置の端面に塗布するなどにより配置できる。

40

【0119】

図 7 に示される例では、被覆樹脂 50 は、半導体素子 10 の端面だけでなく、両金属層 21、22 の端面、および、各金属層 21、22 と半導体素子 10 との境界部分であるんだ 40 の端面までも被覆している。つまり、ここでは、半導体装置 110 の端面の実質的に全体が被覆樹脂 50 にて被覆されている。

【0120】

このように、被覆樹脂 50 により半導体素子 10 の端面を被覆することにより、半導体素子 10 の端面の保護がなされるとともに、この被覆樹脂 50 により、両金属層 21、22 同士の半導体素子 10 の端面を介した短絡、つまり、沿面放電を抑制することができ、耐圧が増加する。

50

## 【 0 1 2 1 】

( 第 3 実施形態 )

図 8 は、本発明の第 3 実施形態に係る半導体装置における要部構成を示す概略平面図であり、上記図 1 に示される半導体装置における裏面側金属層 2 2 側の平面構成に相当するものである。

## 【 0 1 2 2 】

図 8 に示されるように、裏面側金属層 2 2 のうち半導体素子 1 0 の周辺部に位置する端面の全周囲に、封止樹脂 3 0 を設け、当該裏面側金属層 2 2 の端面の全周囲を封止樹脂 3 0 で被覆している。

## 【 0 1 2 3 】

封止樹脂 3 0 は、少なくとも裏面側金属層 2 2 における個々の分割部間を封止すればよく、当該分割部間のみ配置されたものでもよいが、それに加えて、さらに裏面側金属層 2 2 の上記端面の全周囲にも、設けてかまわない。

## 【 0 1 2 4 】

このようにすることで、裏面側金属層 2 2 は、はんだ 4 0 だけでなく、封止樹脂 3 0 によっても半導体素子 1 0 と接続された形となる。つまり、この封止樹脂 3 0 によって、裏面側金属層 2 1 と半導体素子 1 0 とのはんだ 4 0 による接続部が補強された状態となっている。そして、この裏面側金属層 2 2 の半導体素子 1 0 に対する接続強度を向上させることができる。

## 【 0 1 2 5 】

また、図 9 は、本実施形態の他の例としての半導体装置 1 2 0 の全体構成を示す概略断面図である。

## 【 0 1 2 6 】

上記図 8 では、裏面側金属層 2 2 側のみ、半導体素子 1 0 の周辺部に位置する端面の全周囲を、封止樹脂 3 0 で被覆したが、図 9 に示されるように、表裏両面の金属層 2 1、2 2 ともに、半導体素子 1 0 の周辺部に位置する端面の全周囲を、封止樹脂 3 0 にて被覆してもよい。それによれば、両金属層 2 1、2 2 の半導体素子 1 0 に対する接続強度を、向上させることができる。

## 【 0 1 2 7 】

ここで、上記図 8、図 9 において金属層 2 1、2 2 の端面を被覆する封止樹脂 3 0 は、上記した製造方法において封止樹脂 3 0 が注入される板材 3 0 2 の凹部 3 0 2 a ( 上記図 3 参照 ) と同様の凹部を、表面側の板材 3 0 1 の方にも設けたり、あるいは、ダイシングカット後に別途塗布したりすることで配設できる。

## 【 0 1 2 8 】

また、このような端面の封止樹脂 3 0 は、表面側金属層 2 1 の方にのみ設けられていてもよく、それによって、表面側金属層 2 1 の半導体素子 1 0 に対する接続強度を向上させてもよい。

## 【 0 1 2 9 】

つまり、本実施形態においては、半導体素子 1 0 の表裏両面 1 1、1 2 に位置する両金属層 2 1、2 2 の少なくとも一方の金属層において、半導体素子 1 0 の周辺部に位置する端面の全周囲に、樹脂が設けられ、この樹脂によって、上述したような接続部の補強がなされていればよい。

## 【 0 1 3 0 】

そして、この接続部の補強をなす樹脂としては、封止樹脂 3 0 と同じ樹脂でなくてもよく、異なる材料の樹脂であってもよい。

## 【 0 1 3 1 】

( 第 4 実施形態 )

図 1 0 は、本発明の第 4 実施形態に係る半導体装置 1 3 0 の全体構成を示す概略断面図である。

## 【 0 1 3 2 】

本実施形態の半導体装置 130 では、表面側金属層 21 の外面にフィン形状をなすフィン部 21a が構成されている。このフィン部 21a によって放熱面積の増加がなされ、表面側金属層 21 を介した放熱性を向上させることができる。

【0133】

なお、図 10 では、フィン部 21a は平板状のフィン形状であるが、放熱性を向上できるような形状であれば、これ以外のフィン形状でもよい。このようなフィン部 21a は、エッチングやプレスなどにより形成することができる。

【0134】

また、半導体装置の放熱性を向上させるためには、両金属層 21、22 の少なくとも一方の金属層の外面がフィン形状となっていればよく、例えば裏面側金属層 22 の外面をフィン形状としてもよい。さらには、両方の金属層 21、22 の外面をフィン形状としてもよい。なお、本実施形態は、上記の各実施形態に適用が可能である。

10

【0135】

(第5実施形態)

図 11 は、本発明の参考例としての第5実施形態に係る半導体装置 140 の全体構成を示す概略断面図である。

【0136】

本実施形態の半導体装置 140 は、図 11 に示されるように、半導体素子 10 の表裏両面 11、12 に位置する両金属層 21、22 のうち表面側金属層 21 側から裏面側金属層 22 側へ延びる導電部材 60 を備えている。そして、この導電部材 60 を介して表面側金属層 21 が裏面側金属層 22 側へ電気的に取り出されるようになっている。

20

【0137】

具体的には、導電部材 60 は、Cu や鉄などの導電性材料よりなる柱状のもので、半導体素子 10 に設けられた通し部 61 を介して、半導体素子 10 を越えて半導体素子 10 の表面 11 側から裏面 12 側へ延びている。なお、図 11 では、ゲート電極 15 は省略してある。

【0138】

ここで、通し部 61 は、例えば半導体素子 10 をその厚さ方向に貫通する貫通穴や、半導体素子 10 の周辺部の切り欠き部などにより構成することができる。また、導電部材 60 は、一端側が表面側金属層 21 に対して、はんだ付け、ろう付け、あるいは溶接などにより電気的に接続され、中間部が封止樹脂 30 で封止され、他端部が外部に接続可能となっている。

30

【0139】

本実施形態によれば、半導体素子 10 における表裏両面 11、12 の電極 13 ~ 15 を、半導体素子 10 の裏面 12 側に取り出すことができ、電極の取り出しを片面に集約させた構造を実現できる。

【0140】

なお、図 11 とは逆に、裏面側金属層 22 に導電部材 60 を接続し、この導電部材 60 を介して裏面側金属層 22 を表面側金属層 21 側へ取り出すようにしてもよい。そして、このような本実施形態の構成は、上記した各実施形態に適用が可能である。

40

【0141】

(第6実施形態)

図 12 は、本発明の第6実施形態に係る半導体装置 150 の全体構成を示す概略断面図である。なお、図 12 ではゲート電極 15 は省略してある。

【0142】

本実施形態の半導体装置 150 では、図 12 に示されるように、半導体素子 10 の一部を、当該半導体素子 10 の厚さ方向に電気的に導通する導体部 70 として構成することで、この導体部 70 を介して、表面側金属層 21 を裏面側金属層 22 側へ取り出すようにしている。

【0143】

50

具体的には、導体部 70 は、半導体素子 10 の周辺部において、その厚み方向の全体に高濃度イオン注入領域を形成したものである。このような導体部 70 は、たとえば、半導体素子 10 を構成するウェハの導電型に応じて B (ボロン) や P (リン) などの不純物を注入・拡散するという半導体プロセスの手法を用いることにより形成できる。

【0144】

この導体部 70 において半導体素子 10 の表裏両面 11、12 に、アルミニウムなどよりなる取り出し電極 71 を形成し、この取り出し電極 71 と導体部 70 とを電氣的に接続する。

【0145】

そして、表面 11 側の取り出し電極 71 に対し、表面側金属層 21 をはんだ 40 を介して接続し、裏面 12 側の取り出し電極 71 に対し、リード電極 72 をはんだ 40 を介して接続する。

【0146】

このリード電極 72 は、例えば上記製造方法において、裏面側金属層 22 を形成するための板材 302 の一部として形成することができる。また、リード電極 72 の中間部は封止樹脂 30 により封止されている。

【0147】

これにより、半導体素子 10 における表面 11 の電極 13 は、表面側金属層 21 から、はんだ 40、取り出し電極 71、導体部 70、取り出し電極 71、はんだ 40、リード電極 72 を介して、半導体素子 10 の裏面 12 側に取り出される。このように、本実施形態においても、電極の取り出しを片面に集約させた構造を実現できる。

【0148】

なお、図 12 とは逆に、裏面側金属層 22 に導体部 70 を接続し、この導体部 70 を介して裏面側金属層 22 を表面側金属層 21 側へ取り出すようにしてもよい。そして、このような本実施形態の構成は、上記した各実施形態に適用が可能である。

【0149】

(第 7 実施形態)

図 13 は、本発明の第 7 実施形態に係る半導体装置の製造方法の要部を示す概略断面図である。

【0150】

両金属層 21、22 は、半導体素子 10 の表面 11 と裏面 12 とにそれぞれ接続されるとともに、各面において電極 13 ~ 15 と電氣的に接続されていればよく、これら電極 13 ~ 15 が各金属層 21、22 を介して、外部と接続可能となっていればよい。

【0151】

上記各実施形態では、各金属層 21、22 と電極 13 ~ 15 との電氣的接続は導電性接合部材 40 を介して行われていたが、これに限定されるものではない。本実施形態では、電極 13 ~ 15 に電氣的に接続される金属層 21、22 は、当該電極 13 ~ 15 上に形成されたメッキ膜よりなるものとしている。

【0152】

このようなメッキ膜としての金属層 21、22 は、上記半導体ウェハ 200 (図 3 (a) 参照) に対して、Cu などによる公知のメッキ法を用いて形成することができる。このようなメッキ法によれば、電極 13 ~ 15 の表面に選択的にメッキ膜を析出させ、金属層 21、22 を形成することができる。ここまでの状態が図 13 に示される。

【0153】

具体的なメッキ法について、一例を述べておく。上記半導体ウェハの全面に Cu メッキを形成した後、部分エッチングを行って、電極 13 ~ 15 を分離する。この場合、たとえば、半導体ウェハの全面に Cu を真空蒸着により 0.01 μm 程度析出させ、電気メッキにて Cu メッキを厚付けする。その後、Cu メッキの上にフォトマスクを形成し、エッチングにより、電極 13 ~ 15 を分離すればよい。

【0154】

10

20

30

40

50

また、電極 13 ~ 15 の部分のみ選択的に析出する無電解 Cu メッキにより、電極 13 ~ 15 を分離した状態で当該電極 13 ~ 15 の表面に Cu メッキを析出することで、金属層 21、22 を形成してもよい。

【0155】

こうして、金属層 21、22 を形成した後は、上記製造方法と同様に、分割された裏面側金属層 22 における分割部の間への封止樹脂 30 の注入、金属層 21、22 の外面の研磨などを行い、最終的にダイシングカットを行う。それにより、本実施形態においては、金属層 21、22 がメッキ膜よりなる半導体装置が提供される。

【0156】

なお、この半導体装置においても、メッキ膜よりなる金属層 21、22 の厚さについては、上記第 1 実施形態にて述べたような金属層 21、22 の熱膨張などによる半導体素子 10 の変形や反りを抑制する厚さを適用できる。また、本実施形態は、上記第 2 実施形態 ~ 第 6 実施形態に適用できる。

10

【0157】

(第 8 実施形態)

図 14 は、本発明の第 8 実施形態に係る半導体装置の製造方法の要部を示す概略断面図である。

【0158】

上記第 1 実施形態に示した製造方法では、裏面側金属層 22 となる板材 302 のうち半導体ウェハ 200 との接続面とは反対側の面において、凹部 22a の底部 22a の板厚分、当該反対側の面の全体を研磨して除去するものであった(上記図 4 (b) 参照)。

20

【0159】

ここで、当該反対側の面の全体に渡って除去を行うのではなく、分割された金属層として裏面側金属層 22 が形成されればよく、凹部 22a の底部 22a のみを実質的に除去するという部分的な除去方法を採用してもよい。

【0160】

本実施形態の製造方法においては、上記図 3 および図 4 に示した製造方法と同様にして、板材 301、302 のはんだ付け、封止樹脂 30 の注入までを行う(上記図 4 (a) 参照)。

【0161】

この後、ダイシング装置などを用いて、図 14 に示されるように、板材 302 における上記反対側の面のうち実質的に凹部 22a の底部 22a のみ、すなわち封止樹脂 30 に対応する部分のみに切り込みを入れる。

30

【0162】

それにより、板材 302 が分割され、裏面側金属層 22 として形成される。なお、この場合、図 14 に示されるように、封止樹脂 30 の一部にも切り込みが入りやすいが、特に問題はない。

【0163】

その後は、本実施形態の製造方法においては、金属層 21、22 の外面の研磨などを行い、最終的にダイシングカットを行うことにより、上記図 1 に示されるものと同様の半導体装置ができあがる。

40

【0164】

なお、本実施形態においては、上記の部分的な除去の方法は、ダイシング装置以外にも、例えば、サンドブラストやエッチングなどにより行ってもよい。そして、本実施形態の製造方法は、上記第 2 実施形態 ~ 第 6 実施形態の半導体装置の製造において適用が可能である。

【0165】

(第 9 実施形態)

図 15 は、本発明の参考例としての第 9 実施形態に係る半導体装置の製造方法の要部を示す概略断面図である。

50

## 【 0 1 6 6 】

上記図 3、図 4 に示した製造方法では、分割された裏面側金属層 2 2 を半導体素子 1 0 に接続する工程としては、凹部 2 2 a を形成した板材 3 0 2 を用い、これを半導体素子 1 0 にはんだ付けした後、板材 3 0 2 を分割するものであった。

## 【 0 1 6 7 】

それに対して、本実施形態の製造方法では、図 1 5 ( a ) に示されるように、分割された裏面側金属層 2 2 における個々の分割部を、フィルム部材 3 5 0 で一体に固定した状態の一体化部材を用いる。

## 【 0 1 6 8 】

ここで、フィルム部材 3 5 0 としては、ポリイミドなどよりなる粘着テープなどを用いることができる。このような一体化部材は、例えば分割された銅板をフィルム部材 3 5 0 に貼り付けて固定したり、予め銅板の一面にフィルム部材 3 5 0 を貼り付けて、当該銅板をフィルム部材 3 5 0 とは反対側の他面側からエッチングなどにより分割したりすることで形成される。

10

## 【 0 1 6 9 】

そして、この一体化部材となった裏面側金属層 2 2 を、図 1 5 ( a ) に示されるように、半導体ウェハ 2 0 0 の裏面 2 0 2 に、はんだ 4 0 を介して接続する。また、同時に、半導体ウェハ 2 0 0 の表面 2 0 1 に板材 3 0 1 を、はんだ 4 0 を介して接続する。

## 【 0 1 7 0 】

その後、図 1 5 ( b ) に示されるように、裏面側金属層 2 2 からフィルム部材 3 5 0 を剥がす。それにより、半導体ウェハ 2 0 0 の表面 2 0 1 においては、表面側金属層 2 1 が接続されるとともに、裏面 2 0 1 側においては、分割された金属層としての裏面側金属層 2 2 が接続された状態となる。

20

## 【 0 1 7 1 】

次に、図示しないが、裏面側金属層 2 2 における分割部の間に上記封止樹脂 3 0 を注入する。この封止樹脂 3 0 の注入は、トランスファーモールド法やスキージによる埋め込みなどの方法により行える。

## 【 0 1 7 2 】

その後は、必要に応じて、裏面側の板材 3 0 2 の表面研磨など行う。そして、最終的に、ダイシングカットを行うことにより、本実施形態においても、上記図 1 に示されるものと同様の半導体装置ができあがる。

30

## 【 0 1 7 3 】

ここで、本実施形態の製造方法では、上記一体化部材において裏面側金属層 2 2 の分割部の間に、予め封止樹脂 3 0 を注入しておき、このものを半導体ウェハ 2 0 0 に、はんだ付けするようにしてもよい。

## 【 0 1 7 4 】

また、上記一体化部材においては、フィルム部材 3 5 0 のうち裏面側金属層 2 2 の分割部の間に位置する部位に、穴を設けておき、一体化部材を半導体ウェハ 2 0 0 にはんだ付けした後、当該フィルム部材 3 5 0 の穴から、封止樹脂 3 5 0 を注入してもよい。この場合、封止樹脂 3 0 の充填後にフィルム部材 3 5 0 を剥がすことになる。

40

## 【 0 1 7 5 】

そして、このような本実施形態の製造方法は、上記第 2 実施形態～第 6 実施形態の半導体装置の製造においても適用が可能である。

## 【 0 1 7 6 】

( 第 1 0 実施形態 )

図 1 6 は、本発明の参考例としての第 1 0 実施形態に係る半導体装置 1 6 0 の全体構成を示す概略断面図である。ここでも、図 1 6 中の半導体装置 1 6 0 のうち半導体素子 1 0 の上面 1 1 を表面 1 1、下面 1 2 を裏面 1 2 とする。

## 【 0 1 7 7 】

上記各実施形態の半導体装置では、金属層 2 1、2 2 が半導体素子 1 0 の表裏両面 1 1

50

、12に接続されていたが、本実施形態の半導体装置160では、半導体素子10の表裏両面11、12の一方にのみ金属層21が設けられている。

【0178】

ここでは、この金属層21は上記表面側金属層21と同じであり、半導体素子10の表面11においてコレクタ電極13に、導電性接合部材40を介して接続されている。この場合も、表面側金属層21の平面サイズは半導体素子10の平面サイズ以下であり、半導体素子10の平面サイズの範囲に収まっている。

【0179】

なお、半導体素子10の表裏両面11、12の一方にのみ金属層を設ける場合、半導体素子10の裏面12にのみ金属層を設けてもよい。この場合は、上記図1などにおける半導体素子10の裏面12側の構成と同様に、エミッタ電極14およびゲート電極15に導電性接合部材40を介して、上記裏面側金属層を接続すればよい。

10

【0180】

また、本実施形態においても、表面側金属層21は、上記図13のものと同様に、コレクタ電極13上にメッキにより形成したものでもよいし、上記図10に示したようなフィン形状のものであってもよい。

【0181】

また、図16に示されるように、本実施形態においても、表面側金属層21の端面および半導体素子10の端面が電気絶縁性の被覆樹脂50で被覆して、これら端面を保護している。この被覆樹脂50は上記図7に示したものと同様であるが、本実施形態において、この被覆樹脂50は無いものであってもよい。

20

【0182】

また、図16に示されるように、本実施形態では、半導体素子10の裏面12側においてエミッタ電極14およびゲート電極15にはんだバンプ450が設けられている。これは、この半導体装置160をプリント基板などに搭載するとき、このはんだバンプ450を介して当該プリント基板との電気的な接続を行うためである。

【0183】

このはんだバンプ450は、予め半導体装置160側に設けられてもよいし、プリント基板側に設けられていてもよい。はんだバンプ450は、たとえば印刷法やメッキなどにより、形成することができる。

30

【0184】

本実施形態の半導体装置160は、たとえば上記図3および図4に示した製造方法において裏面側金属層を設けない場合の製造方法を使用することにより、製造できる。すなわち、上記半導体ウエハ200の表面201のみに、はんだ40を介して、金属層21となる板材301を接続し、次に、ダイシングカットを行うことにより、本実施形態の半導体装置160ができあがる。

【0185】

このようにして製造された本実施形態の半導体装置160は、上記した半導体素子10の裏面12側のはんだバンプ450を介して基板に実装される。ここで、図17(a)は、本実施形態の半導体装置160において、はんだバンプ450を分割して設けた例を示す概略断面図であり、(b)は(a)に示される半導体装置160を基板400へ実装した構造を示す概略断面図である。

40

【0186】

図17に示されるように、半導体素子10の裏面12側のエミッタ電極14において、はんだバンプ450が、分割された複数個のものとして設けられている。ここでは、各はんだバンプ450の間は、上記保護膜16により絶縁している。そして、各はんだバンプ450は、基板400のランド401に接合されている。この実装構造においては、半導体装置160と基板400の間のうち各はんだバンプ450の間に、アンダーフィル樹脂402が充填され、接続信頼性を高めている。

【0187】

50

ここで、はんだバンプ450を分割する理由は、次の通りである。広い面積の電極の場合、基板にはんだ付けするとボイドが多く発生するため、市場の環境ストレスで、はんだクラックが入りやすくなり、接続寿命が大きくばらつく。また、ゲート電極15に比べてエミッタ電極14の電極面積が大きいため、実装時に半導体装置が大きく傾き、ゲート電極15用のはんだバンプ450が基板400のランド401とオープンしやすくなる。

【0188】

また、ランド401が分割されていた方が、アンダーフィル樹脂402を充填する際の注入性がよくなり、さらに、アンダーフィル樹脂402が基板400や半導体装置160と接触する面積が増えるため、アンダーフィル樹脂402による接続信頼性の向上効果がおおきくなる。

【0189】

このとき、個々のはんだバンプ450のサイズをすべて同じにすると、アンダーフィル樹脂402の注入性が均一となり、アンダーフィル樹脂402のボイドの発生が起りにくい。これらのことから、はんだバンプ450を分割することが望ましい。

【0190】

本実施形態によれば、金属層21を、半導体素子10におけるコレクタ電極13を有する表面12に接続することで、半導体装置160を容易に製造でき、また、金属層21も含めた平面サイズを、実質的に半導体素子10の平面サイズに収めることができるため、簡素な工程で製造可能であって小型化を可能とすることができる。

【0191】

(第11実施形態)

図18(a)は、本発明の参考例としての第11実施形態に係る半導体装置170の全体構成を示す概略断面図であり、(b)は(a)中のA-A概略断面図、(c)は(a)中の矢印B方向から見た概略平面図である。

【0192】

本実施形態の半導体装置170も、半導体素子10の表面11のみに表面側金属層21を接続した構成である。ここにおいて、本実施形態では、さらに、半導体素子10の表面11側から裏面12側へ延びる導電部材60を設けている。そして、この導電部材60を介して表面側金属層21が裏面12側へ電気的に取り出されている。

【0193】

この導電部材60は上記図11に示したものと同様のものであり、一端側が表面側金属層21に電気的に接続され、半導体素子10に設けられた通し部61を介して、半導体素子10を越えて半導体素子10の表面11側から裏面12側へ延びている。また、導電部材60の中間部は封止樹脂30で封止されている。

【0194】

ここで、半導体素子10の通し部61は、図18(b)に示されるように、半導体素子10の厚さ方向すなわち表裏両面11、12の間を貫通する穴である。この通し部61は、たとえばウェハの状態にてエッチングなどにより予め設けておけばよい。なお、この通し部61は上記図11に示した構成においても、図18(b)と同様のものにできる。

【0195】

そして、本実施形態によっても、半導体素子10における表面11の電極13を、半導体素子10の裏面12側に取り出すことができ、電極の取り出しを片面に集約させた構造を実現できる。

【0196】

また、図19は、本実施形態の半導体装置170において、半導体素子10の裏面12の電極14、15および導電部材60に、はんだバンプ450を設けた状態を示す概略断面図であり、(a)はエミッタ電極14のはんだバンプ450を分割しない例、(b)は分割した例である。このようにして、本半導体装置170も、はんだバンプ450を介して基板等を実装できる。

【0197】

10

20

30

40

50

## (第12実施形態)

図20は、本発明の参考例としての第12実施形態に係る半導体装置180の全体構成を示す概略断面図である。また、図21は、本半導体装置180において、半導体素子10の裏面12の電極14、15に、はんだバンプ450を設けた状態を示す概略断面図であり、(a)はエミッタ電極14のはんだバンプ450を分割しない例、(b)は分割した例を示している。

## 【0198】

本実施形態の半導体装置180も、半導体素子10の表面11のみに表面側金属層21を接続した構成である。ここにおいて、本実施形態では、さらに、半導体素子10の一部を、当該半導体素子10の厚さ方向に電氣的に導通する導体部70として構成し、この導体部70を介して、表面側金属層21が、半導体素子10の裏面12側へ電氣的に取り出されるようにしている。

10

## 【0199】

この導体部70は上記図12に示されるものと同様のものであり、半導体素子10の周辺部に高濃度イオン注入領域を形成したものである。そして、ここでも、導体部70において半導体素子10の表裏両面11、12に、上記取り出し電極71を形成している。

## 【0200】

これにより、図21に示されるように、表面側金属層21は、表面11の取り出し電極71、導体部70、裏面12の取り出し電極71を介して、はんだバンプ450と電氣的に接続される。そして、本実施形態の半導体装置180も、このはんだバンプ450を介して基板等へ実装される。

20

## 【0201】

そして、本実施形態によっても、半導体素子10における表面11の電極13を、半導体素子10の裏面12側に取り出すことができ、電極の取り出しを片面に集約させた構造を実現できる。

## 【0202】

## (他の実施形態)

以下に、本発明の他の実施形態として種々の例を示す。半導体装置100の基板400への実装構造としては、上記図5や図6等に示されたものに限られるものではなく、図22に示されるように、半導体素子10を基板400上に立てた状態となるように、半導体装置100を基板400に搭載してもよい。

30

## 【0203】

また、図23は他の実施形態としての製造方法を示す概略断面図である。これは、上記図7等に示した半導体装置の端面を被覆する被覆樹脂50の形成方法である。この場合、ダイシング工程の前までは、上記第1実施形態に示した製造方法と同様に行う。

## 【0204】

そして、ダイシング工程では、図23(a)に示されるように、裏面側金属層22の側から、半導体素子10の境界を分断するとともに、表面側金属層21を構成する板材の一部が残るようにする。このとき、少なくとも半導体素子10は完全に切断されている必要がある。

40

## 【0205】

その後、当該板材の一部が残っている部分に形成された溝に、図23(a)に示されるように、被覆樹脂50を注入・硬化する。その後、当該板材の一部が残っている部分および被覆樹脂50の部分を、ダイシングラインに沿って切断する。これにより、図23(b)に示されるように、端面が被覆樹脂50にて被覆された半導体装置ができあがる。

## 【0206】

また、図24も他の実施形態としての製造方法を示す概略断面図である。これは、上記金属層となる板材301を上記半導体ウェハ200に、はんだ40を介して貼り合わせる場合の位置あわせや、はんだ付けもしくはメッキなどにより当該ウェハ200上に設けられた板材301を、エッチングして分離する場合のフォトリソの位置決め効果を奏す

50

るものである。

【0207】

図24(a)に示されるように、はんだ40を介して、板材301を上記半導体ウエハ200に位置あわせするが、このとき、図24(b)に示されるように、板材301のうち半導体ウエハ200と貼り合わされない部分301aを設けている。ここでは、この部分301aは切りかけ301aである。

【0208】

一方、半導体ウエハ200のうち板材301と貼り合わされない部分には、認識マーク200aが設けてある。そして、この認識マーク200aを利用して、板材301の位置決めを行いリフローによりはんだ付けする。

10

【0209】

次に、図24(c)に示されるように、当該ウエハ200上に設けられた板材301を、エッチングして分離する。このとき、上記ウエハ200上の認識マーク200aを利用して、フォトマスクの位置決めを実施する。このように、図24に示される製造方法では、板材301と半導体ウエハ200との位置あわせ、および、上記フォトマスクの位置決めに関して、作業の容易化が図れる。

【0210】

なお、図24において、X線を利用すれば、板材301を透過して認識マーク200aを確認することができ、上記した切りかけ301aのような部位を設けずに、位置あわせが可能である。

20

【0211】

また、上記図3、図4に示した製造方法のように、板材302に予めーフエッチングなどにより凹部22aが形成してあるものについては、板材302と半導体ウエハ200との位置あわせにおいて、はんだのセルフアライメント性を利用すれば、詳細な位置あわせを自動的に行える。

【0212】

また、上記した各実施形態では、半導体素子10は、その表裏両面11、12に電極13~15を有するものであり、表面11側の電極13は1個のものであり、裏面12側の電極14、15は複数個のものであった。

【0213】

ここにおいて、半導体素子10としては、表裏両面11、12の両面の電極がともに1個ずつのものであってもよいし、表裏両面11、12の電極がともに複数個のものであってもよい。

30

【0214】

これらの場合にも、各面の金属層21、22は、対応する電極の配置パターンに対応した形状であればよく、金属層が複数個の分割部によりなる場合には、上記の封止樹脂30で当該分割部間を封止すればよい。

【0215】

また、半導体素子10の表裏両面11、12の両方の電極が1個の電極である場合には、両金属層21、22はともに、たとえば上記図2(a)に示されるようなものとなるため、この場合には、封止樹脂30は省略された構成としてよい。

40

【0216】

また、半導体素子10としては、半導体よりなり表裏両面11、12の少なくとも一方の面に電極を有するものであればよい。上記実施形態では表裏両面11、12に電極13~15が設けられていたが、表面11のみ、あるいは裏面12のみに電極を有するような片面電極構成の半導体素子であってもよい。

【0217】

このような片面電極構成の場合、その片面の電極が1個のものであっても、複数のものであってもよい。また、この片面電極構成の場合、電極が無い方の半導体素子の面に接続される金属層は、半導体素子の放熱などの役割を果たすものにできる。また、半導体素子

50

の表裏両面に金属層を設けることで、片面のみに設ける場合よりも半導体素子の反りの抑制に効果的である。

【0218】

この片面電極構成の場合も、片面電極構成の半導体素子が複数個形成された半導体ウェハを用意し、たとえば上記した各種の製造方法を行うことにより、半導体素子の表裏両面を金属層で挟み、電極は当該電極側の金属層から取り出しが可能な半導体装置を製造することができる。

【0219】

また、上記実施形態における製造方法では、ウェハ状態の半導体素子10を金属層21、22で挟んで、これを一括してカットすることで、半導体装置を製造しているが、この

10

【図面の簡単な説明】

【0220】

【図1】本発明の第1実施形態に係る半導体装置の全体概略断面図である。

【図2】(a)は、図1中の半導体素子の表面側金属層の平面図、(b)は、同半導体素子の表面側の電極の平面形状を示す図、(c)は、同半導体素子の裏面側の電極の平面形状を示す図、(d)は、同半導体素子の裏面側金属層および封止樹脂の平面形状を示す図

20

【図3】第1実施形態の半導体装置の製造方法を示す工程図である。

【図4】図3に続く製造方法の工程図である。

【図5】リードを用いた場合の半導体装置の基板への実装形態を示す概略断面図である。

【図6】ボンディングワイヤを用いた場合の半導体装置の基板への実装形態を示す概略断面図である。

【図7】本発明の第2実施形態に係る半導体装置の全体概略断面図である。

【図8】本発明の第3実施形態に係る半導体装置の要部概略平面図である。

【図9】第3実施形態の他の例としての半導体装置の全体概略断面図である。

【図10】本発明の第4実施形態に係る半導体装置の全体概略断面図である。

【図11】本発明の第5実施形態に係る半導体装置の全体概略断面図である。

30

【図12】本発明の第6実施形態に係る半導体装置の全体概略断面図である。

【図13】本発明の第7実施形態に係る半導体装置の製造方法の要部を示す概略断面図である。

【図14】本発明の第8実施形態に係る半導体装置の製造方法の要部を示す概略断面図である。

【図15】本発明の第9実施形態に係る半導体装置の製造方法の要部を示す概略断面図である。

【図16】本発明の第10実施形態に係る半導体装置の全体構成を示す概略断面図である。

【図17】(a)は上記第10実施形態の半導体装置において、はんだバンプを分割して設けた例を示す概略断面図であり、(b)は(a)に示される半導体装置の基板への実装構造を示す概略断面図である。

40

【図18】(a)は本発明の第11実施形態に係る半導体装置の全体構成を示す概略断面図であり、(b)は(a)中のA-A概略断面図、(c)は(a)中のB矢視方向の概略平面図である。

【図19】上記第11実施形態の半導体装置に対して、はんだバンプを設けた状態を示す概略断面図である。

【図20】本発明の第12実施形態に係る半導体装置の全体構成を示す概略断面図である。

【図21】上記第12実施形態の半導体装置に対して、はんだバンプを設けた状態を示す

50

概略断面図である。

【図 2 2】半導体素子を基板上に立てた状態で半導体装置を基板に搭載した構造を示す概略断面図である。

【図 2 3】本発明の他の実施形態としての製造方法を示す概略断面図である。


【図 2 4】本発明の他の実施形態としての製造方法を示す概略断面図である。

【符号の説明】


【 0 2 2 1 】

- 1 0 ... 半導体素子、 1 1 ... 半導体素子の表面、 1 2 ... 半導体素子の裏面、
- 1 3 ... 半導体素子の表面の電極としてのコレクタ電極、
- 1 4 ... 半導体素子の裏面の電極としてのエミッタ電極、
- 1 5 ... 半導体素子の裏面の電極としてのゲート電極、
- 2 1 ... 表面側金属層、 2 2 ... 裏面側金属層、 2 2 a ... 凹部、
- 3 0 ... 封止樹脂、 4 0 ... 導電性接合部材としてはんだ、 5 0 ... 被覆樹脂、
- 6 0 ... 導電部材、 7 0 ... 導体部、 2 0 0 ... 半導体ウェハ、
- 2 0 1 ... 半導体ウェハの表面、 2 0 2 ... 半導体ウェハの裏面、
- 3 0 1 ... 表面側金属層の素材となる板材、
- 3 0 2 ... 裏面側金属層の素材となる板材、 3 5 0 ... フィルム部材。


【 図 1 】




【 図 2 】




【図3】




【図4】




【図5】




【図6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 11】




【図 12】




【図 13】




【図 14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図 2 1】




【図 2 2】



【図 2 3】



【図 2 4】



---

フロントページの続き

審査官 日比野 隆治

(56)参考文献 特開2004-040008(JP,A)

(58)調査した分野(Int.Cl., DB名)

H01L 23/12

H01L 23/48