

(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(51) Int. Cl. ⁷ G06T 1/0	(45) 공고일자 2000년 12월 15일	(11) 등록번호 10-0273267	(24) 등록일자 2000년 09월 02일
(21) 출원번호 10-1997-0078883	(65) 공개번호 특 1999-0058729	(43) 공개일자 1999년 07월 15일	
(22) 출원일자 1997년 12월 30일			
(73) 특허권자 현대반도체주식회사 김영환			
(72) 발명자 오근창			
(74) 대리인 박장원			

심사관 : 이정숙

(54) 선입선출기를 이용한 고속 제트 버퍼 회로

요약

본 발명은 Z-버퍼링을 위해 Z-버퍼 메모리로 부터 데이터를 읽어오는 동작을 픽셀 보간을 수행하는 동안 수행하는 방식으로 이전 Z 값을 선입선출기에 미리 저장하기 위하여, 3차원 파이프라인 중 에지 트래버설 단계에서 보간이 진행되려는 스펀의 좌,우시작점, 끝점의 X,Y값을 전달받아 보간이 진행될 스펀 위의 픽셀들의 Z-어드레스를 계산하여 그 결과를 차례대로 Z-어드레스 큐 저장부(104)에 출력함과 아울러 Z-어드레스 페이지 레지스터(105)에 Z-어드레스의 상위 어드레스 비트인 페이지 어드레스를 저장하는 Z-어드레스 프리페치부(102)와; Z-선입선출기(103)의 상태와 Z-버퍼 메모리(108A-108N)를 체크한 후 그들간에 전송이 가능할 경우 Z-버퍼 메모리(108A-108N)로 부터 데이터를 읽어와 그 Z-선입선출기(103)에 라이트하는 Z-버퍼 인터페이스 로직부(107)와; 상기 Z-선입선출기(103)의 상태를 체크하여 엠틴인지 폴인지를 다른 처리부에 알려주는 동시에 그 Z-선입선출기(103)의 라이트 어드레스를 발생하는 선입선출 콘트롤러(109)와; 상기 그래픽 프로세서(101)에서 보간이 끝난 Z 값을 공급 받고, 상기 선입선출 콘트롤러(109)로 부터 준비신호(RDY)가 어서트되면 상기 그래픽 프로세서(101)로 부터 새로운 제트값과 상기 Z-선입선출기(103)에서 공급받은 이전의 제트값을 비교하여 WPIX 신호에 대한 유효/무효를 결정하는 프레임 버퍼 인터페이스부(110)를 포함하여 구성한 것이다.

대표도

도3

명세서

도면의 간단한 설명

- 도 1은 종래 기술에 의한 Z-버퍼링 회로의 블록도.
- 도 2는 종래기술에 의한 Z-버퍼링과 프레임 버퍼 라이트과정에 대한 신호 흐름도.
- 도 3은 본 발명에 의한 선입선출기를 이용한 고속 제트 버퍼 회로의 예시 블록도.
- 도 4는 3차원 파이프라인 처리 신호 흐름도.
- 도 5는 도 3에서 선입선출기의 일 실시 구현예를 보인 블록도.

도면의 주요 부분에 대한 부호의 설명

- 101 : 그래픽 프로세서
- 102 : Z-어드레스 프리페치부
- 103 : Z-선입선출기
- 104 : Z-어드레스 큐 저장부
- 105 : Z-어드레스 페이지 레지스터
- 106 : 가산기
- 107 : Z-버퍼 인터페이스 로직부
- 108A-108N : Z-버퍼 메모리
- 109 : 선입선출 콘트롤러
- 110 : 프레임버퍼 인터페이스부
- 111 : 디스플레이 인터페이스부

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 3차원 그래픽 처리 시스템에서 메모리 리드에 의한 대기시간을 줄이는 기술에 관한 것으로, 특히 제트-비교(Z-Comparing)를 수행하기 이전에 보간이 진행되고 있는 픽셀의 제트-버퍼 메모리의 어드레스를 미리 계산한 다음 해당하는 과거 제트 값(Old Z-value)을 제트-버퍼 메모리로 부터 읽어들이어 선입선출기에 저장하도록 선입선출기를 이용한 고속 제트 버퍼 회로에 관한 것이다.

3차원 그래픽 시스템에서 3차원 오브젝트(3D Object)들을 2차원 스크린에 디스플레이하고자 할 때 오브젝트의 일부 픽셀들이 앞에 있는 오브젝트에 가려져 디스플레이되지 않을 수 있다. 이렇게 안보이는 픽셀들을 프레임 메모리에 RGB값이 기록되기 전에 찾아내야 하는데, 이러한 동작을 "Z-buffering(제트-버퍼링)" 이라 한다.

도 1은 종래 기술에 의한 Z-버퍼링 회로의 블록도로서 이에 도시한 바와 같이, 현재 입력되고 있는 영상 신호에 대해 보간을 수행하는 그래픽 프로세서(1)와; 상기 그래픽 프로세서(1)로 부터 공급받은 현재 디스플레이될 픽셀의 Z 값과 Z-버퍼 메모리(5A-5N)로 부터 읽은 같은 좌표상에 위치한 픽셀의 이전 Z 값을 비교하여 디스플레이 여부를 결정하는 Z-버퍼 로직부(2)와; 상기 Z-버퍼 로직부(2)에서 출력되는 영상 신호를 디스플레이하기 위한 디스플레이 인터페이스부(3) 및 디스플레이 장치(4)와; 이전의 Z 값을 저장하고 있는 다수개의 Z-버퍼 메모리(5A-5N)로 구성된 것으로, 이의 작용을 도 2를 참조하여 설명하면 다음과 같다.

그래픽 프로세서(1)는 보간이 진행되는 픽셀의 적, 녹, 청색용 신호 R,G,B 값과 X,Y 좌표값 그리고 Z(depth value)을 Z-버퍼 로직부(2)측으로 출력한다. 그런데, 상기 Z-버퍼 로직부(2)가 어떠한 이유로 인하여 기능정지(stall) 상태에 있을 경우, 그 Z-버퍼 로직부(2)는 그래픽 프로세서(1)측에 준비신호(ZRDY)를 출력하여 그로 하여금 자신의 현재 상태를 인식할 수 있도록 한다.

상기 Z-버퍼 로직부(2)가 X,Y 좌표값으로 현재 프레임 버퍼에 저장된 픽셀의 Z 값을 가지고 있는 Z-버퍼 메모리(5A-5N)의 어드레스를 계산하여 그 Z-버퍼 메모리(5A-5N)로 부터 이전의 Z 값을 읽어온다. 이렇게 읽어들이는 Z(old Z) 값과 상기 그래픽 프로세서(1)로 부터 공급받은 새로운 Z(new Z)을 비교하여 디스플레이할지의 여부를 아래와 같이 결정한다.

```
if (Z@w) > Zold (display Zold, X!X=0)
else (display Z@w, X!X=1)
```

상기 Z-버퍼 로직부(2)는 상기와 같이 결정된 결과를 디스플레이 인터페이스부(3)측으로 출력하여 디스플레이 할지의 여부를 알려준다.

도 2는 상기와 같은 처리과정을 나타낸 신호 흐름도로서 이러한 Z-버퍼링을 한 픽셀 단위가 아닌 여러 픽셀 단위로 수행할 수 있으며, 그러기 위해서는 Z-버퍼 로직부(2)에 Z-값과 RGB용 버퍼를 추가시켜야 한다.

발명이 이루고자하는 기술적 과제

이와 같이 종래의 기술에 있어서는 Z- 버퍼링을 수행하기 위해 Z-어드레스 계산 동작, 메모리로 부터 이전의 Z 값을 읽어오는 동작, Z 값 비교동작을 필요로 하게 되는데, 3차원 그래픽에서 Z-버퍼 메모리 값이 저렴한 디램을 사용할 경우 메모리 리드를 위한 대기시간이 길기 때문에 Z-버퍼링의 성능 저하를 유발시키는 결함이 있다. 또한, 그래픽 프로세서에서 발생된 픽셀들을 한 그룹으로 처리하고 이에 해당하는 Z 값들을 메모리로 부터 한꺼번에 읽어올 경우에도 메모리 액세스 시간동안 Z-버퍼 시스템은 기능정지 상태에 놓이게 되는 결함이 있었다.

따라서, 본 발명이 이루고자 하는 기술적 과제는 Z-버퍼링을 위해 Z-버퍼 메모리로 부터 데이터를 읽어오는 동작을 픽셀 보간을 수행하는 동안 수행하는 방식으로 이전 Z 값을 선입선출기에 미리 저장하는 고속 제트 버퍼 회로를 제공함에 있다.

발명의 구성 및 작용

도 3은 본 발명의 목적을 달성하기 위한 선입선출기를 이용한 고속 제트 버퍼 회로의 일 실시 예시 블록도로서 이에 도시한 바와 같이, 입력영상신호에 대해 보간을 수행하는 그래픽 프로세서(101)와; 3차원 파이프라인 중 에지 트래버설 단계에서 보간이 진행되려는 스패의 좌,우시작점, 끝점의 X,Y값을 상기 그래픽 프로세서(101)로 부터 전달받아 보간이 진행될 스패 위의 픽셀들의 Z-어드레스를 계산하여 그 결과를 차례대로 Z-어드레스 큐 저장부(104)에 출력함과 아울러 Z-어드레스 페이지 레지스터(105)에 Z-어드레스의 상위 어드레스 비트인 페이지 어드레스를 저장하는 Z-어드레스 프리페치부(102)와; Z-선입선출기(103)의 상태와 Z-버퍼 메모리(108A-108N)를 체크한 후 그들간에 전송이 가능할 경우 Z-버퍼 메모리(108A-108N)로 부터 데이터를 읽어와 그 Z-선입선출기(103)에 라이트하는 Z-버퍼 인터페이스 로직부(107)와; 현재 프레임 버퍼에 있는 픽셀에 대한 Z 값이 저장되는 Z-버퍼 메모리(108A-108N)와; 상기 Z-선입선출기(103)의 상태를 체크하여 앰티인지 폴인지를 다른 처리부에 알려주는 동시에 그 Z-선입선출기(103)의 라이트 어드레스를 발생하는 선입선출 콘트롤러(109)와; 상기 그래픽 프로세서(101)에서 보간이 끝난 Z 값을 공급 받고, 상기 선입선출 콘트롤러(109)로 부터 준비신호(RDY)가 어서트되면 상기 그래픽 프로세서(101)로 부터 새로운 제트값(Z_{new})과 상기 Z-선입선출기(103)에서 공급받은 이전의 제트 값(Z_{old})을 비교하여 WP!X 신호에 대한 유효/무효를 결정하는 프레임 버퍼 인터페이스부(110)와; 상기 프레임 버퍼 인터페이스부(110)에서 출력되는 영상신호를 디스플레이하거나 외부로 출력하기 위한 디스플레이 인터페이스부(111)로 구성된 것으로, 이와 같이 구성된 본 발명의 작용을 첨부한 도 3 내지 도 5를

참조하여 상세히 설명하면 다음과 같다.

Z-어드레스 프리페치부(102)는 3차원 파이프라인 중 에지 트래버설 단계에서 보간이 진행되려는 스패의 좌,우시작점, 끝점의 X,Y값을 그래픽 프로세서(101)로 부터 전달받아 보간이 진행될 스패 위의 픽셀들의 Z-어드레스를 계산하여 그 결과를 차례대로 Z-어드레스 큐 저장부(104)에 넣는다. 이때, Z-어드레스 페이지 레지스터(105)에는 Z-어드레스의 상위 어드레스 비트인 페이지 어드레스를 저장한다.

도 5에서와 같이 디스플레이되는 스크린을 Z-버퍼 메모리(108A-108N)의 페이지 사이즈의 타이틀로 나눈다. 그 이유는 메모리 어드레스를 페이지 단위로 하여 한꺼번에 많은 데이터를 전송하기 위함이며, 또한, Z-어드레스 큐(queue)의 사이즈를 줄이기 위함이다.

Z-버퍼 인터페이스 로직부(107)는 Z-선입선출기(103)의 상태와 Z-버퍼 메모리(108A-108N)를 체크한 후 그들간에 전송이 가능할 경우 Z-버퍼 메모리(108A-108N)로 부터 데이터를 읽어와 그 Z-선입선출기(103)에 라이트(write)한다. 이때, Z-선입선출기(103)의 입력포트는 병렬로 구성되어 있으며, 한꺼번에 여러 Z 값을 라이트할 수 있어야 한다.

선입선출 컨트롤러(109)는 상기 Z-선입선출기(103)의 상태를 체크하여 엠티(Empty)인지 풀(Full)인지를 다른 처리부에 알려주는 동시에 그 Z-선입선출기(103)의 라이트 어드레스를 발생시킨다.

상기 Z-버퍼 메모리(108A-108N)는 주로 디램으로 구현되며, 그 Z-버퍼 메모리(108A-108N)에는 현재 프레임 버퍼에 있는 픽셀에 대한 Z 값이 저장되어 있다.

프레임 버퍼 인터페이스부(110)는 상기 그래픽 프로세서(101)에서 보간이 끝난 Z 값을 공급 받는다. 상기 선입선출 컨트롤러(109)로 부터 준비신호(RDY)가 어서트(assert)되면 상기 그래픽 프로세서(101)로 부터 새로운 제트값 Z_{new} 와 상기 Z-선입선출기(103)에서 공급받은 이전의 제트값 Z_{old} 를 비교하여 WP1X 신호에 대한 유효(valid)/무효(Invalid)를 결정한다.

이하, 상기의 설명을 참조하여 전반적인 처리과정을 설명한다.

도 4의 일반적인 3차원 파이프 라인에서 다각형(polygon)인 트라이앵글의 정점(vertex) 정보를 공급받은 후 한 픽셀을 최종적으로 프레임 버퍼에 써 넣을때까지 여러 단계를 거치게 된다.

본 발명에서는 에지 트래버설 단계에서 보간이 계속 진행될 스패의 양쪽 좌,우의 X,Y 좌표들을 Z-어드레스 프리페치부(102)에 읽어들여 스패 위에 있는 모든 픽셀의 Z-어드레스를 계산한 다음 이를 순서대로 Z-어드레스 큐 저장부(104)에 저장한다.

Z-버퍼 인터페이스 로직부(107)는 상기 선입선출 컨트롤러(109)를 통해 Z-선입선출기(103)의 상태를 체크하고, 이와 동시에 Z-버퍼 메모리(108A-108N)를 모니터링하여 이들간의 데이터 전송이 가능한 것으로 판명되면 그 Z-버퍼 메모리(108A-108N)로 부터 Z-어드레스 큐 저장부(104)에 있는 어드레스의 Z 데이터를 읽어와 Z-선입선출기(103)에 저장한다. 이때, 필요한 조건으로서 상기 Z-버퍼 메모리(108A-108N)는 페이지 단위 내지 n byte($n > 0$) 단위로 액세스가 가능해야 하며, Z-선입선출기(103)의 입력포트는 다수개 구비되어야 한다.

이러한 Z-버퍼 메모리(108A-108N)로 부터 데이터를 읽어오는 동작은 항상 Z-선입선출기(103)와 Z-버퍼 메모리(108A-108N)가 사용가능할 때 수행될 수 있으며, 3차원 파이프 라인을 통해 한 픽셀의 RGB가 결정되어 프레임 버퍼에 라이트되기 이전에 먼저 수행하게 되므로 3차원 파이프라인에 영향을 주지 않게 된다.

도 5는 본 발명에서 요구하는 Z-선입선출기(103)의 구조를 보인 것이다. N개의 Z-데이터를 한 번에 순차적인 어드레스 영역에 라이트하는 것이 가능하도록 설계된다.

상기에서 설명한 바와 같이 미리 결정된 Z-어드레스에 해당하는 Z_{old} 가 상기 Z-버퍼 메모리(108A-108N)로 부터 Z-선입선출기(103)에 저장된 후 선입선출 컨트롤러(109)는 Z_{old} 가 유효하다는 것을 프레임버퍼 인터페이스부(110)에 알린다. 그 프레임버퍼 인터페이스부(110)는 상기 그래픽 프로세서(101)에서 프레임 버퍼에 마지막으로 라이트하려는 픽셀의 X,Y,Z RGB 데이터를 공급받은 후 상기 선입선출 컨트롤러(109)에서 발생된 준비신호(RDY)가 유효한지를 체크한다.

상기에서 체크결과 유효한 경우에는 곧바로 Z-비교 동작을 수행하여 $Z_{new} > Z_{old}$ 인지를 확인한다. Z-비교 동작 후 다시 선입선출 컨트롤러(109)에 실행신호(DONE)를 출력하여 Z-선입선출기(103)로 하여금 다음 Z 값을 출력하도록 한다.

프레임버퍼 인터페이스부(110)에서 WP1X가 결정되면 그 결과가 디스플레이 인터페이스부(111)로 출력되어 Z-프레임 버퍼(108A-108N)에 라이트할지의 여부를 알려준다.

상기 Z-어드레스 프리페치부(102)에서 계산된 Z-어드레스를 Z-어드레스 큐 저장부(104)에 저장할 때 스패 위의 픽셀수에 따라 여러 가지 Z-어드레스 값을 저장할 필요가 있게 된다. 이 때문에 Z-어드레스 큐 저장부(104) 또한 Z-선입선출기(103)와 마찬가지로 N개의 값을 한 번에 라이트할 수 있는 선입선출 구조를 갖아야 한다.

발명의 효과

이상에서 상세히 설명한 바와 같이 본 발명은 Z-버퍼링을 위해 Z-버퍼 메모리로부터 데이터를 읽어오는 동작을 픽셀 보간을 수행하는 동안 수행하는 방식으로 이전 Z 값을 선입선출기에 미리 저장할 수 있게 함으로써 전체 3차원 파이프 라인 처리단계에서 Z-버퍼링에 해당하는 단계를 생략할 수 있게 되고, 이로 인하여 3차원 그래픽 성능을 향상시킬 수 있는 효과가 있다.

(57) 청구의 범위

청구항 1


3차원 파이프라인 중 에지 트래버설 단계에서 보간이 진행되려는 스패의 좌,우시작점, 끝점의 X,Y값을 그래픽 프로세서(101)로부터 전달받아 보간이 진행될 스패 위의 픽셀들의 Z-어드레스를 계산하여 그 결과를 차례대로 Z-어드레스 큐 저장부(104)에 출력함과 아울러 Z-어드레스 페이지 레지스터(105)에 Z-어드레스의 상위 어드레스 비트인 페이지 어드레스를 저장하는 Z-어드레스 프리페치부(102)와; Z-선입선출기(103)의 상태와 Z-버퍼 메모리(108A-108N)를 체크한 후 그들간에 전송이 가능할 경우 Z-버퍼 메모리(108A-108N)로부터 데이터를 읽어와 그 Z-선입선출기(103)에 라이트하는 Z-버퍼 인터페이스 로직부(107)와; 현재 프레임 버퍼에 있는 픽셀에 대한 Z 값이 저장되는 Z-버퍼 메모리(108A-108N)와; 상기 Z-선입선출기(103)의 상태를 체크하여 엠티인지 풀인지를 다른 처리부에 알려주는 동시에 그 Z-선입선출기(103)의 라이트 어드레스를 발생하는 선입선출 컨트롤러(109)와; 상기 그래픽 프로세서(101)에서 보간이 끝난 Z 값을 공급 받고, 상기 선입선출 컨트롤러(109)로부터 준비신호(RDY)가 어서트되면 상기 그래픽 프로세서(101)로부터 새로운 제트값과 상기 Z-선입선출기(103)에서 공급받은 이전의 제트값을 비교하여 WPIX 신호에 대한 유효/무효를 결정하는 프레임 버퍼 인터페이스부(110)를 포함하여 구성된 것을 특징으로 하는 선입선출기를 이용한 고속 제트 버퍼 회로.

청구항 2


제1항에 있어서, 상기 Z-선입선출기(103)의 입력포트는 한꺼번에 여러 Z 값을 라이트할 수 있도록 병렬로 구성된 것을 특징으로 하는 선입선출기를 이용한 고속 제트 버퍼 회로.

도면


도면1




도면2



도면3



도면4



도면5

