

(12) 发明专利申请

(10) 申请公布号 CN 103208425 A

(43) 申请公布日 2013. 07. 17

(21) 申请号 201310095306. 5

(22) 申请日 2013. 03. 22

(71) 申请人 中国科学院上海微系统与信息技术
研究所

地址 200050 上海市长宁区长宁路 865 号

(72) 发明人 狄增峰 郑晓虎 王刚 张苗
王曦

(74) 专利代理机构 上海光华专利事务所 31219
代理人 余明伟

(51) Int. Cl.

H01L 21/336 (2006. 01)


权利要求书1页 说明书5页 附图4页

(54) 发明名称

一种石墨烯调制的高 K 金属栅 Ge 基 MOS 器件
的制作方法

(57) 摘要

本发明提供一种石墨烯调制的高 k 金属栅 Ge 基 MOS 器件的制作方法，包括步骤：1) 于 Ge 基衬底上引入石墨烯薄膜；2) 对石墨烯薄膜进行氟化处理形成氟化石墨烯；3) 采用臭氧等离子体活化氟化石墨烯表面，然后通过原子层沉积技术于氟化石墨烯表面形成高 k 栅介质；4) 于高 k 栅介质表面形成金属电极。本发明利用石墨烯作为钝化层抑制 Ge 基衬底表面非稳定氧化物 GeO_x 形成，同时阻挡栅介质与 Ge 基衬底间的互扩散，提高 Ge 与高 k 栅介质层之间的界面性质。氟化石墨烯能够在保持石墨烯优良特性的基础上使石墨烯变为质量较好的绝缘体，减少其对 Ge 基器件电学性能的影响。采用臭氧等离子处理 Ge 基石墨烯，然后采用原子层沉积技术可以获得超薄的 Hf 基高 k 栅介质层。



1. 一种石墨烯调制的高 k 金属栅 Ge 基 MOS 器件的制作方法, 其特征在于, 至少包括以下步骤:

1) 于 Ge 基衬底上引入石墨烯薄膜;

2) 对所述石墨烯薄膜进行氟化处理形成氟化石墨烯绝缘薄层;

3) 采用臭氧等离子体活化所述氟化石墨烯表面, 然后通过原子层沉积技术于所述氟化石墨烯表面形成高 k 栅介质;

4) 于所述高 k 栅介质表面形成金属电极。

2. 根据权利要求 1 所述的石墨烯调制的高 k 金属栅 Ge 基 MOS 器件的制作方法, 其特征在于, 还包括以下步骤:

5) 去除部分金属电极、高 k 栅介质及氟化石墨烯, 形成 MOS 器件的栅极结构;

6) 通过离子注入工艺形成 MOS 器件的源区和漏区;

7) 制作源区电极及漏区电极。

3. 根据权利要求 1 所述的石墨烯调制的高 k 金属栅 Ge 基 MOS 器件的制作方法, 其特征在于: 步骤 1) 包括以下步骤:

1-1) 于金属衬底上生长石墨烯薄膜;

1-2) 将所述石墨烯薄膜转移至所述 Ge 基衬底上;

1-3) 退火加固所述石墨烯薄膜及 Ge 基衬底的结合。

4. 根据权利要求 1 所述的石墨烯调制的高 k 金属栅 Ge 基 MOS 器件的制作方法, 其特征在于: 步骤 1) 采用化学气相沉积法于所述 Ge 基衬底表面原位生长石墨烯薄膜。

5. 根据权利要求 1 所述的石墨烯调制的高 k 金属栅 Ge 基 MOS 器件的制作方法, 其特征在于: 步骤 2) 中, 采用 XeF_2 气体对所述石墨烯薄膜进行等离子体氟化处理。

6. 根据权利要求 1 所述的石墨烯调制的高 k 金属栅 Ge 基 MOS 器件的制作方法, 其特征在于, 所述高 k 栅介质的材料为 Hf 基介质。

7. 根据权利要求 1 所述的石墨烯调制的高 k 金属栅 Ge 基 MOS 器件的制作方法, 其特征在于: 步骤 4) 采用物理气相沉积法形成所述金属电极, 所述金属电极为 Pt 电极。

8. 根据权利要求 1 所述的石墨烯调制的高 k 金属栅 Ge 基 MOS 器件的制作方法, 其特征在于: 步骤 4) 后还包括于 N_2 及 O_2 气氛中退火并进行界面的扩散及电性能测试的步骤。

一种石墨烯调制的高 K 金属栅 Ge 基 MOS 器件的制作方法

技术领域

[0001] 本发明涉及一种 MOS 器件的制作方法,特别是涉及一种石墨烯调制的高 k 金属栅 Ge 基 MOS 器件的制作方法。

背景技术

[0002] 随着半导体器件的特征尺寸进入到 45nm 技术节点以后,为了减小栅隧穿电流,降低器件的功耗,并彻底消除多晶硅耗尽效应和 P 型金属 - 氧化物 - 半导体场效应晶体管 (PMOSFET) 中硼穿透引起的可靠性问题,缓解费米能级钉扎效应,高介电常数 (k) / 金属栅材料已经代替传统的 SiO₂/ 多晶硅 (poly) 结构成为了必然的选择。然而,根据国际半导体技术发展蓝图 (international technology roadmap for semiconductor, ITRS), CMOS 技术将于 2015-2020 年进入 16nm 技术节点。CMOS 逻辑器件等比例缩小将面临更多的挑战。为了跨越尺寸缩小所带来的这些障碍,要求把最先进的工艺技术整合到产品制造过程中。根据现有的发展趋势,被引入到 16nm 节点的新的技术应用,涉及如下几个方面:浸入式光刻的延伸技术、迁移率增强衬底技术、超浅结 (ultra-shallow junction, USJ) 以及其他应变增强工程等方法。其中迁移率增强衬底技术得到了越来越广泛的关注。锗(Germanium, Ge)因其极高的载流子迁移率,且与半导体工艺兼容,被认为是最具潜力的高迁移率半导体材料。锗的带隙宽度为 0.66eV,电子迁移率与空穴迁移率分别是 Si 的 2.6 与 4.2 倍,而且迁移率还可以通过应变增强技术得到进一步提高,是 CMOS 器件理想的沟道材料。然而,Ge 的氧化物在性质上不同于 Si 的氧化物,GeO₂ 在常温下很容易吸收水分子而变得不稳定。而且在温度升高时,GeO₂ 会与 Ge 反应生成 GeO,导致在 MOS 工艺下高 k/Ge 结构界面不稳定。此外,由于高 k/Ge 界面容易发生严重的互扩散还会导致介质层性能下降、器件栅极漏电流严重等问题。

[0003] 针对高 k/Ge 界面结构所面临的挑战,石墨烯被认为是有机材料中最稳定的二维材料,而且具有超强的柔韧性以及超高的致密度。最新的研究表明,石墨烯不仅具有超高的载流子迁移率,同时也具有很好的钝化效果。研究发现,通过化学气相沉积的方法将石墨烯生长到铜或铜镍合金表面,能够很好的阻止金属材料被氧化。在 Ni、Al、Au 与 Si 衬底之间引入石墨烯,可以很好在较高温度条件下作为钝化层抑制不同薄层之间原子的扩散。另外,研究表明石墨烯的导体特性可以通过 H、O 或者 F 等离子体处理向半导体甚至绝缘体转变。因此,在高 k 栅介质材料与锗衬底之间引入等离子处理的石墨烯阻挡层,有望在不影响沟道特性的前提下解决不稳定 GeO_x 生成和 Ge 与高 k 间的互扩散难题。该研究成果将拓展石墨烯材料的应用领域,推动微电子技术延续摩尔定律不断发展。

发明内容

[0004] 鉴于以上所述现有技术的缺点,本发明的目的在于提供一种石墨烯调制的高 k 金属栅 Ge 基 MOS 器件的制作方法,用于解决现有技术中不稳定 GeO_x 生成和 Ge 与高 k 金属栅间的互扩散的问题。

[0005] 为实现上述目的及其他相关目的,本发明提供一种石墨烯调制的高k金属栅Ge基MOS器件的制作方法,至少包括以下步骤:

[0006] 1)于Ge基衬底上引入石墨烯薄膜;

[0007] 2)对所述石墨烯薄膜进行氟化处理形成氟化石墨烯绝缘薄层;

[0008] 3)采用臭氧等离子体活化所述氟化石墨烯表面,然后通过原子层沉积技术于所述氟化石墨烯表面形成高k栅介质;

[0009] 4)于所述高k栅介质表面形成金属电极。

[0010] 作为本发明的石墨烯调制的高k金属栅Ge基MOS器件的制作方法的一种优选方案,还包括以下步骤:

[0011] 5)去除部分的金属电极、高k栅介质及氟化石墨烯,形成MOS器件的栅极结构;

[0012] 6)通过离子注入工艺形成MOS器件的源区和漏区;

[0013] 7)制作源区电极及漏区电极。

[0014] 作为本发明的石墨烯调制的高k金属栅Ge基MOS器件的制作方法的一种优选方案,步骤1)包括以下步骤:

[0015] 1-1)于金属衬底上生长石墨烯薄膜;

[0016] 1-2)将所述石墨烯薄膜转移至所述Ge基衬底上;

[0017] 1-3)退火加固所述石墨烯薄膜及Ge基衬底的结合。

[0018] 作为本发明的石墨烯调制的高k金属栅Ge基MOS器件的制作方法的一种优选方案,步骤1)采用化学气相沉积法于所述Ge基衬底表面原位生长石墨烯薄膜。

[0019] 作为本发明的石墨烯调制的高k金属栅Ge基MOS器件的制作方法的一种优选方案,步骤2)中,采用XeF₂气体对所述石墨烯薄膜进行等离子体氟化处理。

[0020] 作为本发明的石墨烯调制的高k金属栅Ge基MOS器件的制作方法的一种优选方案,所述高k栅介质的材料为Hf基介质。

[0021] 作为本发明的石墨烯调制的高k金属栅Ge基MOS器件的制作方法的一种优选方案,步骤4)采用物理气相沉积法形成所述金属电极,所述金属电极为Pt电极。

[0022] 作为本发明的石墨烯调制的高k金属栅Ge基MOS器件的制作方法的一种优选方案,步骤4)后还包括于N₂及O₂气氛中退火并进行界面的扩散及电性能测试的步骤。

[0023] 如上所述,本发明提供一种石墨烯调制的高k金属栅Ge基MOS器件的制作方法,包括步骤:1)于Ge基衬底上引入石墨烯薄膜;2)对所述石墨烯薄膜进行氟化处理形成氟化石墨烯;3)采用臭氧等离子体活化所述氟化石墨烯表面,然后通过原子层沉积技术于所述氟化石墨烯表面形成高k栅介质;4)于所述高k栅介质表面形成金属电极。本发明具有以下有益效果:1)采用石墨烯作为钝化层抑制GeO_x中间层的产生,阻挡界面原子互扩散,调制HfO₂/Ge堆叠结构的界面性质,同时利用石墨烯二维材料特性,有效控制MOS器件介质层的EOT;2)整合HfO₂作为介质材料的优良性质以及Ge作为衬底材料所具有的超高迁移率特性;3)采用氟化处理石墨烯使石墨烯由导体转变为绝缘体,降低石墨烯钝化层对沟道特性的影响;采用臭氧等离子处理Ge基石墨烯,为超薄HfO₂生长提供必要条件。

附图说明

[0024] 图1a~图2b显示为本发明的石墨烯调制的高k金属栅Ge基MOS器件的制作方

法步骤 1) 所呈现的结构示意图。

[0025] 图 3 ~ 图 4 显示为本发明的石墨烯调制的高 k 金属栅 Ge 基 MOS 器件的制作方法步骤 2) 所呈现的结构示意图。

[0026] 图 5 ~ 图 6 显示为本发明的石墨烯调制的高 k 金属栅 Ge 基 MOS 器件的制作方法步骤 3) 所呈现的结构示意图。

[0027] 图 7 ~ 图 8 显示为本发明的石墨烯调制的高 k 金属栅 Ge 基 MOS 器件的制作方法步骤 4) 所呈现的结构示意图。

[0028] 图 9 显示为本发明的石墨烯调制的高 k 金属栅 Ge 基 MOS 器件的制作方法步骤 5) ~ 7) 所呈现的结构示意图。

[0029] 元件标号说明

[0030]

101	Ge 基衬底
102	石墨烯薄膜
103	PMMA 基底
104	CH ₄
105	H ₂
106	氟化石墨烯

[0031]

107	高 k 棚介质
108	金属电极
109	源区
110	漏区
111	源区电极
112	漏区电极

具体实施方式

[0032] 以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

[0033] 请参阅 1a ~ 图 9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

[0034] 如图 1a ~ 图 9 所示，本实施例提供一种石墨烯调制的高 k 金属栅 Ge 基 MOS 器件的制作方法，至少包括以下步骤：

- [0035] 如图 1a ~ 图 2b 所示,首先进行步骤 1),于 Ge 基衬底 101 上引入石墨烯薄膜 102。
- [0036] 如图 1a ~ 1b 所示,在一具体的实施过程中,步骤 1) 包括以下步骤:
- [0037] 首先进行步骤 1-1),于金属衬底上生长石墨烯薄膜 102。
- [0038] 作为示例,所述金属衬底为铜或镍等。
- [0039] 然后进行步骤 1-2),将所述石墨烯薄膜 102 转移至所述 Ge 基衬底 101 上。
- [0040] 作为示例,先将金属衬底上生长的石墨烯薄膜 102 转移至 PMMA 基底 103 上,然后藉由该 PMMA 基底 103 将石墨烯薄膜 102 贴合至 Ge 基衬底 101 表面,接着采用丙酮溶液清洗去除所述 PMMA 基底 103。
- [0041] 最后进行步骤 1-3),退火加固所述石墨烯薄膜 102 及 Ge 基衬底 101 的结合。
- [0042] 如图 2a ~ 图 2b 所示,在另一具体的实施过程中,步骤 1) 采用化学气相沉积法于所述 Ge 基衬底 101 表面原位生长石墨烯薄膜 102。
- [0043] 作为示例,以 H₂105 和 CH₄104 作为反应气体,在较低的温度下采用化学气相沉积法于所述 Ge 基衬底 101 表面原位生长石墨烯薄膜 102。
- [0044] 所述石墨烯薄膜 102 可以作为钝化层抑制 Ge 基衬底 101 中非稳定氧化物 GeO_x 形成,同时阻挡后续高 k 棚介质 107 与 Ge 基衬底 101 之间的互扩散。
- [0045] 如图 3 ~ 图 4 所示,然后进行步骤 2),对所述石墨烯薄膜 102 进行氟化处理形成氟化石墨烯 106 绝缘薄层。
- [0046] 作为示例,将所述石墨烯薄膜 102 置于等离子设备中,采用离化的 XeF₂ 气体对所述石墨烯薄膜 102 进行等离子体氟化处理,形成氟化石墨烯 106 绝缘薄层。
- [0047] 氟化石墨烯 106 能够在保持石墨烯相关优良特性的基础上使石墨烯变为质量较好的绝缘体,利用等离子体氟化处理石墨烯可以减少其对 Ge 沟道材料电学性能的影响。
- [0048] 如图 5 ~ 图 6 所示,接着进行步骤 3),采用臭氧等离子体活化所述氟化石墨烯 106 表面,然后通过原子层沉积技术于所述氟化石墨烯 106 表面形成高 k 棚介质 107。
- [0049] 作为示例,所述高 k 棚介质 107 的材料为 Hf 基介质,在本实施例中,所述高 k 棚介质 107 的材料为 HfO₂。当然,在其它的实施例中,所述高 k 棚介质 107 也可以为 HfON、HfAlO、HfAlON、HfTaO、HfTaON、HfSiO、HfSiON、HfLaO 或者 HfLaON 等。
- [0050] 由于石墨烯是二维材料,很难直接采用原子层沉积 ALD 技术在其上沉积高质量的金属氧化层,而采用臭氧等离子表面活化技术能够在石墨烯表面产生悬挂键,为后续 ALD 前驱体表面吸附提供必要的条件,获得高质量的超薄的高 k 棚介质 107 层。
- [0051] 如图 7 ~ 图 8 所示,最后进行步骤 4),于所述高 k 棚介质 107 表面形成金属电极 108。
- [0052] 作为示例,采用物理气相沉积法形成所述金属电极 108,所述金属电极 108 为 Pt 电极。当然,所述金属电极 108 也可以是如 Au 等其它的金属。
- [0053] 作为示例,步骤 4) 后还包括于 N₂ 及 O₂ 气氛中退火并进行界面的扩散及电性能测试的步骤。该步骤可以用于研究 Hf 基高 k 金属棚与 Ge 界面的扩散行为及相关电学性质,具体地,采用常规的 MOS 工艺退火后,可以采用高分辨透射电镜对样品界面状态进行表征,采用 XPS 深度分析研究退火前后的界面处元素分布情况等。
- [0054] 如图 8 所示,于高 k 金属棚及 Ge 基衬底 101 界面间增加一层氟化石墨烯 106 薄膜 102,可以阻挡界面原子互扩散,调制 HfO₂/Ge 堆叠结构的界面性质。同时利用石墨烯二维

材料特性,有效控制 MOS 器件介质层的 EOT。

[0055] 如图 9 所示,作为示例,形成 Ge 基衬底 101/ 氟化石墨烯 106/ 高 k 金属栅堆叠结构后,还包括采用常规的 MOS 工艺形成 MOS 器件的步骤,具体地,至少还包括以下步骤:

[0056] 首先进行步骤 5),去除部分的金属电极 108、高 k 栅介质 107 及氟化石墨烯 106,形成 MOS 器件的栅极结构。

[0057] 作为示例,采用干法刻蚀工艺形成所述栅极结构。

[0058] 然后进行步骤 6),通过离子注入工艺形成 MOS 器件的源区 109 和漏区 110。

[0059] 作为示例,可以先通过离子注入工艺及退火工艺形成浅掺杂漏 LDD。

[0060] 作为示例,可以于栅极结构侧壁形成保护如氧化硅、氮化硅等侧墙结构。

[0061] 作为示例,所述 MOS 器件可以是 PMOS、NMOS 或 CMOS 器件,可以通过不同类型的离子注入实现不同类型的 MOS 器件。

[0062] 最后进行步骤 7),制作源区电极 111 及漏区电极 112。

[0063] 作为示例,所述源区电极 111 及漏区电极 112 可以通过直接溅射或电镀工艺形成,也可以通过沉积后退火形成金属锗化物作为电极。

[0064] 综上所述,本发明提供一种石墨烯调制的高 k 金属栅 Ge 基 MOS 器件的制作方法,包括步骤:1)于 Ge 基衬底 101 上引入石墨烯薄膜 102;2)对所述石墨烯薄膜 102 进行氟化处理形成氟化石墨烯 106;3)采用臭氧等离子体活化所述氟化石墨烯 106 表面,然后通过原子层沉积技术于所述氟化石墨烯 106 表面形成高 k 栅介质 107;4)于所述高 k 栅介质 107 表面形成金属电极 108。本发明具有以下有益效果:1)采用石墨烯作为钝化层抑制 GeO_x 中间层的产生,阻挡界面原子互扩散,调制 HfO_2/Ge 堆叠结构的界面性质,同时利用石墨烯二维材料特性,有效控制 MOS 器件介质层的 EOT;2)整合 HfO_2 作为介质材料的优良性质以及 Ge 作为衬底材料所具有的超高迁移率特性;3)采用氟化处理石墨烯使石墨烯由导体转变为绝缘体,降低石墨烯钝化层对沟道特性的影响;采用臭氧等离子处理 Ge 基石墨烯,为超薄 HfO_2 生长提供必要条件。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

[0065] 上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。




图 1a




图 1b




图 1c




图 2a




图 2b




图 3




图 4




图 5



图 6



图 7




图 8




图 9