



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2019년01월30일
 (11) 등록번호 10-1944200
 (24) 등록일자 2019년01월24일

- (51) 국제특허분류(Int. Cl.)
 H01L 25/065 (2006.01) H01L 23/31 (2006.01)
- (52) CPC특허분류
 H01L 25/0655 (2013.01)
 H01L 23/3121 (2013.01)
- (21) 출원번호 10-2017-7002742(분할)
- (22) 출원일자(국제) 2013년06월05일
 심사청구일자 2017년02월01일
- (85) 번역문제출일자 2017년01월31일
- (65) 공개번호 10-2017-0016026
- (43) 공개일자 2017년02월10일
- (62) 원출원 특허 10-2015-7000431
 원출원일자(국제) 2013년06월05일
 심사청구일자 2015년01월08일
- (86) 국제출원번호 PCT/JP2013/065590
- (87) 국제공개번호 WO 2013/183671
 국제공개일자 2013년12월12일
- (30) 우선권주장
 JP-P-2012-131066 2012년06월08일 일본(JP)
- (56) 선행기술조사문헌
 JP2007287937 A*
 KR1020110029541 A
 KR1020110030766 A
 *는 심사관에 의하여 인용된 문헌

- (73) 특허권자
 히타치가세이가부시끼가이샤
 일본국 도쿄도 치요다쿠 마루노우치 1초메 9반 2고
- (72) 발명자
 카와모리 타카시
 일본국 이바라키켄 츠쿠바시 와다이 48 히타치가세이가부시끼가야샤나이
- 스즈키 나오야
 일본국 이바라키켄 츠쿠바시 와다이 48 히타치가세이가부시끼가야샤나이
- (74) 대리인
 특허법인원전

전체 청구항 수 : 총 3 항

심사관 : 유병철


(54) 발명의 명칭 **반도체 장치의 제조 방법**

(57) 요약

생산 효율의 향상을 도모할 수 있는 반도체 장치의 제조 방법을 제공한다.

반도체 장치(1)의 제조 방법에서는, 반도체 소자(3)를 절링하는 절링재(7)를 부여하고, 반도체 소자(3)와 대향하는 금형에 릴리스 필름(F)을 두고서 상부 금형(22)과 하부 금형(24)에 의해 절링재(7)를 경화시키는 공정을 포함(뒷면에 계속)

대표도



하며, 필리스 필름(F)에서의 쉘링재(7)와의 접촉층에, 전자파를 차폐하기 위한 금속층(9)을 미리 마련하여, 쉘링재(7)를 경화시키는 공정에서 쉘링재(7)에 금속층(9)을 전사한다.

(52) CPC특허분류

H01L 25/0652 (2013.01)

명세서

청구범위

청구항 1

상부 금형 및 하부 금형을 갖는 컴프레션 몰드를 사용한 컴프레션 성형 방식에 의해 반도체 장치를 제조하는 제조 방법으로서,

기관상에 탑재된 반도체 소자를 썰링하는 썰링재를 설치하고, 상기 반도체 소자와 대향하는 금형에 릴리스 필름을 두고서 상기 상부 금형과 상기 하부 금형에 의해 상기 썰링재를 경화시키는 공정을 포함하며,

상기 릴리스 필름에 있어서의 상기 썰링재와의 접촉측에, 전자파를 차폐하기 위한 차폐 재료가 미리 마련된 상기 릴리스 필름을 상기 상부 금형에 설치하며,

상기 썰링재를 경화시키는 공정에 있어서는, 상기 썰링재를 상기 기관상에 부여한 후에, 상기 상부 금형과 상기 하부 금형을 합쳐서 상기 썰링재를 경화시킴과 아울러 상기 썰링재에 상기 차폐 재료를 전사(轉寫)하고,

상기 차폐 재료는, 금속층과 전자파 차폐재를 함유하는 유기 필름이 적층된 구조이며,

상기 금속층은, 증착법 또는 스퍼터링법에 의해 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.

청구항 2

청구항 1에 있어서,

상기 차폐 재료는, 상기 릴리스 필름에 있어서, 상기 반도체 소자의 탑재 위치에 대응하는 위치에 마련되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.

청구항 3

청구항 2에 있어서,

상기 반도체 소자가 기관상에 복수 탑재되어 있고,

상기 차폐 재료는, 상기 릴리스 필름에 있어서, 복수의 상기 반도체 소자가 각각으로 분할될 때의 절단선에 포함되지 않는 위치에 마련되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.

발명의 설명

기술 분야

[0001] 본 발명은, 반도체 장치의 제조 방법에 관한 것이다.

배경 기술

[0002] 최근, 전자 기기의 소형화 요구에 따라, 반도체 소자의 표면 고밀도 탑재에 한층 더 개선이 요구되고 있다. 그래서 최근에는, 복수의 반도체 소자를 다단(多段)으로 적층한, 이른바 스택 패키지형 반도체 장치가 채용되고 있다. 이러한 스택 패키지형 반도체 장치에서는, 반도체 소자가 집적해서 배치되어 있기 때문에, 외적인 노이즈에 의한 문제(전자파 장애)가 생길 수 있다. 이러한 노이즈 문제는, 전자 기기가 디지털화, 고속화, 고주파화 할수록 현저해진다. 그래서 노이즈에 의한 영향을 억제하기 위해, 전자파를 차폐되는 전자파 차폐 시트를, 반도체 소자를 썰링하는 썰링재 위에 형성하고 있다(예를 들면, 특허문헌 1 참조).

[0003] 상기 전자파 차폐 시트의 형성에 관해서는, 예를 들면 특허문헌 2에 기재된 반도체 장치의 제조 방법이 알려져 있다. 특허문헌 2에 기재된 반도체 장치의 제조 방법에서는, 상부 금형 및 하부 금형을 사용한 트랜스퍼 성형에 의해 반도체 소자를 썰링재로 썰링하는 공정에서, 상부 금형에 배치되는 릴리스 필름(담체 필름)에 전자파 쉴드 수지를 도포하여, 썰링재를 형성할 때 썰링재 위에 전자파 쉴드 수지를 전사해서 경화시키고 있다.

선행기술문헌

특허문헌

- [0004] (특허문헌 0001) 특허문헌 1: 일본 특허 제4133637호 공보
(특허문헌 0002) 특허문헌 2: 일본 특개 2007-287937호 공보

발명의 내용

해결하려는 과제

[0005] 그러나 상기 특허문헌 2에 기재된 방법에서는, 쥘링재를 형성할 때마다, 매번 담체 필름에 전자파 쥘드 수지를 도포하는 작업이 필요하게 되기 때문에, 품이 든다는 문제가 있었다. 반도체 장치의 제조 공정에서는, 생산 효율에 대해 한층 더 개선이 요구되고 있다.

[0006] 본 발명은, 상기 과제를 해결하기 위해 이루어진 것으로, 생산 효율의 향상을 도모할 수 있는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.

과제의 해결 수단

[0007] 상기 과제를 해결하기 위해, 본 발명에 따른 반도체 장치의 제조 방법은, 상부 금형 및 하부 금형을 갖는 컴프레션 몰드를 사용한 컴프레션 성형 방식에 의해 반도체 장치를 제조하는 제조 방법으로서, 반도체 소자를 쥘링하는 쥘링재를 부여하고, 상기 반도체 소자와 대향하는 금형에 릴리스 필름을 두고 상부 금형과 하부 금형에 의해 쥘링재를 경화시키는 공정을 포함하며, 릴리스 필름에 있어서의 쥘링재와의 접촉측에, 전자파를 차폐하기 위한 차폐 재료를 미리 마련하며, 쥘링재를 경화시키는 공정에서 쥘링재에 차폐 재료를 전사(轉寫)하는 것을 특징으로 한다.

[0008] 이 반도체 장치의 제조 방법에서는, 릴리스 필름에 미리 차폐 재료를 두고 있다. 릴리스 필름은, 쥘링재가 금형에 직접 접촉하지 않도록 마련되어 있는 부재로, 쥘링재를 경화할 때, 반도체 소자와 대향하는 금형에 유지되어 있다. 이 릴리스 필름에 미리 차폐 재료를 두는 것에 의해, 쥘링재를 컴프레션 몰드에 의해 경화시키는 공정에서, 전자파 차폐용 차폐 재료를 쥘링재에 전사할 수 있다. 따라서 종래처럼 차폐 재료를 하나하나 도포하는 작업을 생략하면서, 쥘링재의 경화와 차폐 재료의 형성을 동시에 행할 수 있다. 또한, 컴프레션 성형 방식에 의해, 연속적으로 쥘링재의 형성 및 차폐 재료의 전사를 행할 수 있다. 따라서, 생산 효율의 향상을 도모할 수 있다.

[0009] 일 실시형태에서는, 차폐 재료는, 릴리스 필름에 있어서, 반도체 소자의 탑재 위치에 대응하는 위치에 마련되는 형태로 할 수 있다. 또한, 일 실시형태에서는, 반도체 소자가 기판 위에 복수 탑재되어 있고, 차폐 재료는, 릴리스 필름에 있어서, 복수의 반도체 소자가 각각으로 분할될 때의 절단선에 포함되지 않는 위치에 마련되는 형태로 할 수 있다. 이에 의해, 차폐 재료를 쥘링재의 전면(全面)에 형성할 필요가 없기 때문에, 제조 비용의 저감을 도모할 수 있다. 또한, 쥘링재를 절단할 때, 금속 부분이 절단하기 위한 칼날에 접촉되지 않기 때문에, 절삭시에 발생하는 금속 부스러기의 발생을 억제할 수 있고, 제조 장치의 손상을 억제하는 것이 가능하게 된다.

발명의 효과

[0010] 본 발명에 따르면, 생산 효율의 향상을 도모할 수 있다.

도면의 간단한 설명

[0011] [도 1] 도 1은 일 실시형태에 따른 반도체 장치의 제조 방법에 의해 제조된 반도체 장치의 단면 구성을 나타내는 단면도이다.

[도 2] 도 2는 반도체 장치의 제조 방법을 설명하는 도면이다.

[도 3] 도 3은 반도체 장치의 제조 방법을 설명하는 도면이다.

[도 4] 도 4는 반도체 장치의 제조 방법을 설명하는 도면이다.

[도 5] 도 5는 금속층이 형성된 릴리스 필름의 단면도이다.

[도 6] 도 6은 다른 형태에 따른 차폐 재료가 형성된 릴리스 필름의 단면도이다.

[도 7] 도 7은 다른 형태에 따른 차폐 재료가 형성된 릴리스 필름의 단면도이다.

[도 8] 도 8은 도 7에 나타내는 차폐 재료가 전사된 반도체 장치를 나타내는 평면도이다.

[도 9] 도 9는 다른 형태에 따른 반도체 장치의 제조 방법을 설명하는 도면이다.

발명을 실시하기 위한 구체적인 내용

[0012] 이하, 첨부도면을 참조하여, 본 발명의 적절한 실시형태에 대해 상세히 설명한다. 또, 도면의 설명에 있어서 동일 또는 상당 요소에는 동일 부호를 붙여, 중복되는 설명은 생략한다.

[0013] 도 1은 일 실시형태에 따른 반도체 장치의 제조 방법에 의해 제조된 반도체 장치의 단면 구성을 나타내는 단면도이다. 도 1에 나타내는 반도체 장치(1)는, 복수 개의 반도체 칩(3)이 다단으로 적층된 스택 패키지형 반도체 장치이다. 또, 도 1에 나타내는 반도체 장치(1)는, 개개의 반도체 장치(패키지 단위)로 절단되기 전의 상태이다.

[0014] 반도체 장치(1)는, 기판(5) 위에 복수의 반도체 칩(반도체 소자)(3)이 탑재되어 있다. 또한, 반도체 칩(3)은, 다단으로 적층되어 있다. 반도체 칩(3)과 기판(5)은, 전기적으로 접속되어 있으며, 적층된 반도체 칩(3, 3)끼리는, 서로 전기적으로 접속되어 있어도 있지 않아도 된다. 반도체 칩(3)과 기판(5) 및 반도체 칩(3, 3)끼리를 전기적으로 접속하는 방식으로서, 예를 들면 와이어 본드 방식, 범프 접속 방식 등을 이용할 수 있다.

[0015] 복수의 반도체 칩(3)은, 기판(5) 상에서, 켈링재(7)에 의해 켈링되어 있다. 켈링재(7)는, 열경화성을 갖는 수지로, 예를 들면 고형(固形), 액상(液狀)의 에폭시계 켈링재를 사용할 수 있다. 예를 들면 고형 켈링재로는, 히타치가세이코교 가부시키가이샤제 CEL-9740 등의 CEL시리즈, 액상 켈링재로는, 히타치가세이코교 가부시키가이샤제 CEL-C-2902 등의 CEL-C시리즈가 있다. 켈링재(7)는, 반도체 칩(3) 전체를 덮도록 마련되어 있다.

[0016] 켈링재(7)의 표면에는, 금속층(금속막, 차폐 재료)(9)이 마련되어 있다. 본 실시형태에서는, 반도체 장치(1)에 있어서, 켈링재(7)의 표면 전체에 금속층(9)이 형성되어 있다. 금속층(9)은, 전자파를 차폐하기 위한 전자파 차폐층으로서 기능한다. 또, 여기서 말하는 차폐란, 완전히 전자파를 차단한 것뿐만 아니라, 전자파에 의한 노이즈 영향을 억제하는 경우도 포함한다. 금속층(9)에는, 예를 들면, 금, 알루미늄, 니켈, 인듐, 철, 구리 등을 사용할 수 있다. 또한, 힐록이나 마이그레이션을 방지하는 관점에서는, 상기 재료가 합금화 된 것을 사용하는 것이 바람직하다. 금속층(9)의 두께는, 예를 들면 필름 절단의 용이성 관점에서 3 μ m 이하인 것이 바람직하다. 또한, 금속층(9)의 두께는, 전자파 차폐성의 관점에서 0.05 μ m 이상인 것이 바람직하다.

[0017] 이어서, 상술한 반도체 장치(1)의 제조 방법에 대해, 도 2~도 4를 참조하면서 설명한다. 도 2~도 4는, 반도체 장치의 제조 방법을 설명하는 도면이다. 반도체 장치(1)는, 컴프레션 몰드 방식(컴프레션 성형 방식)에 의해 제조된다.

[0018] 최초로, 컴프레션 몰드 방식에 사용되는 컴프레션 몰드(20)에 대해 설명한다. 컴프레션 몰드(20)는, 켈링재(7)를 압축, 가열하여 경화시키는 금형이다. 컴프레션 몰드(20)는, 상부 금형(22)과 하부 금형(24)으로 구성되어

있다. 하부 금형(24)은, 기관(5)이 재치(배치)되는 부분으로, 평탄면(平坦面)을 갖고 있다. 상부 금형(22)은, 반도체 소자(3)와 대향(對向)하는 금형으로, 상부 금형(22)에는, 단면(斷面)이 대략 사다리꼴 형상을 나타내는 오목부(26)가 형성되어 있다. 상부 금형(22) 및 하부 금형(24)에는, 쉘링재(7)를 가열 경화시키기 위한 히터(도시하지 않음)가 내장되어 있다.

[0019] 상부 금형(22)의 오목부(26)에는, 쉘링재(7)를 경화할 때, 그 내면을 따라 릴리스 필름(F)이 마련된다. 상부 금형(22)에는, 도시하지 않은 흡인(吸引) 기구가 마련되어 있으며, 릴리스 필름(F)은, 상부 금형(22)에서 흡착되어 유지된다.

[0020] 릴리스 필름(F)은, 쉘링재(7)가 상부 금형(22)에 직접 접촉하지 않도록, 상부 금형(22)과 쉘링재(7) 사이에 개재되는 부재이다. 릴리스 필름(F)이 상부 금형(22)에 유지된 상태에서, 릴리스 필름(F)의 쉘링재(7)측 표면은, 박리성(剝離性)을 갖고 있다. 또, 여기서 말하는 박리성이란, 금속층(9)을 접착 유지하는 정도의 접착성을 갖고 있는 경우도 포함한다. 또한, 릴리스 필름(F)은, 컴프레션 몰드(20)의 히터에 의한 가열에 견딜 수 있는 내열성(耐熱性)을 갖고 있다. 릴리스 필름(F)은, 송출(送出) 릴과 권취(卷取) 릴 사이에 걸쳐 놓여지는 길이가 긴 모양의 것이나, 기관(5)을 덮는 정도의 사이즈로 절단된 필름 모양의 것, 혹은 그들을 조합한 것을 사용할 수 있다.

[0021] 릴리스 필름(F)으로서는, 예를 들면, 테트라플루오로에틸렌·헥사플루오로프로필렌 공중합체(FEP) 필름, 불소 함침 글라스 크로스, 폴리에틸렌테레프탈레이트(PET) 필름, 에틸렌·테트라플루오로에틸렌 공중합체(ETFE) 필름, 폴리프로필렌 필름, 폴리염화비닐리텐 등을 적절하게 사용할 수 있다.

[0022] 도 5에 나타내는 바와 같이, 릴리스 필름(F)의 표면에는, 미리 금속층(9)이 마련되어 있다. 금속층(9)은, 릴리스 필름(F)이 상부 금형(22)에 유지되어 있는 상태에서, 릴리스 필름(F)에 있어서의 쉘링재(7)와 접촉하는 측의 표면에 마련되어 있다. 금속층(9)은, 진공증착법 등의 증착법, DC스퍼터링, RF스퍼터링 등의 스퍼터링법, 이온 플레이팅, 무전해 도금 등에 의해, 릴리스 필름(F)에 형성되어 있다. 특히, 증착법 및 스퍼터링법은, 성막(成膜) 비용, 프로세스 용이성의 관점에서 바람직하다.

[0023] 이어서, 반도체 장치(1)의 제조 순서에 대해 설명한다. 도 2에 나타내는 바와 같이, 우선, 하부 금형(24)에 반도체 칩(3)이 탑재된 기관(5)이 배치된다. 다음으로, 기관(5) 위에 경화 전의 페이스트 상의 쉘링재(7)가 예를 들면 팻팅에 의해 부여된다. 이때, 릴리스 필름(F)은, 상부 금형(22)에 흡착 유지되어 있다.

[0024] 이어서, 도 3에 나타내는 바와 같이, 하부 금형(24)과 상부 금형(22)이 맞춰져, 쉘링재(7)가 압축됨과 아울러 가열된다. 이에 의해, 쉘링재(7)가 상부 금형(22)의 오목부(26)에 따른 형상으로 경화한다. 그리고 쉘링재(7)의 경화 후, 도 4에 나타내는 바와 같이, 상부 금형(22)이 하부 금형(24)으로부터 이간(離間)된다. 이때, 릴리스 필름(F)은 박리성을 갖고 있고, 릴리스 필름(F) 쪽보다 쉘링재(7) 쪽이 점착력이 높기 때문에, 금속층(9)은 릴리스 필름(F)에서 박리되고 쉘링재(7)에 부착되어 전사된다. 이에 의해, 쉘링재(7)를 경화하는 경화 공정에서, 쉘링재(7)의 표면에 금속층(9)을 형성할 수 있다. 이상과 같이 하여, 기관(5) 상에 탑재된 반도체 칩(3)이 쉘링된다.

[0025] 이상 설명한 바와 같이, 본 실시형태에서는, 릴리스 필름(F)에 미리 금속층(9)을 마련하고 있다. 릴리스 필름(F)은, 쉘링재(7)가 상부 금형(22)에 직접 접촉하지 않도록 마련되어 있는 부재로, 쉘링재(7)를 경화할 때에 컴프레션 몰드(20)의 상부 금형(22)에 유지되어 있다. 이 릴리스 필름(F)에 미리 금속층(9)을 마련하는 것에 의해, 쉘링재(7)를 컴프레션 몰드(20)에 의해 경화시키는 공정에서, 전자파 차폐용 금속층(9)을 쉘링재(7)에 전사할 수 있다. 따라서, 쉘링재(7)의 경화와 금속층(9)의 형성을 동시에 행할 수 있다. 그 결과, 생산 효율의 향상을 도모할 수 있다.

- [0026] 또한, 본 실시형태에서는, 컴프레션 몰드 방식에 의해, 쉐어링재(7)의 형성 및 금속층(9)의 형성을 연속적으로 행할 수 있다. 따라서, 반도체 장치(1)의 생산 효율 향상을 한층 더 도모할 수 있다.
- [0027] 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 예를 들면, 상기 실시형태에서는, 릴리스 필름(F)에 금속층(9)을 마련하는 구성을 일 예로 설명했지만, 차폐 재료는 금속층(9) 이외의 것이어도 된다. 도 6은, 다른 형태에 따른 차폐 재료가 형성된 릴리스 필름의 단면도이다.
- [0028] 도 6(a)에 나타내는 바와 같이, 차폐 재료로서는, 유기 필름(11)을 사용할 수 있다. 유기 필름(11)은, 전자파 차폐재를 함유하고 있다. 유기 필름(11)으로서, 예를 들면 폴리이미드, 폴리아미드이미드, 아크릴 고무, 페녹시 수지, 에폭시 수지 등을 사용할 수 있다. 또한, 전자파 차폐재로서는, 페라이트 등을 사용할 수 있다. 유기 필름(11)의 두께는, 예를 들면 1 μ m~300 μ m 정도인 것이 바람직하다.
- [0029] 또한, 도 6(b)에 나타내는 바와 같이, 차폐 재료로서는, 금속층(9)과 유기 필름(11)이 적층된 것을 사용할 수 있다. 이러한 구성인 경우에는, 릴리스 필름(F) 위에 금속층(9)을 형성한 후, 유기 필름(11)을 라미네이트하는 것에 의해, 금속층(9)과 유기 필름(11)이 적층된 구성을 얻을 수 있다.
- [0030] 또한, 릴리스 필름(F)에 마련되는 금속층(9)(유기 필름(11))은, 반도체 칩(3)의 탑재 위치에 대응하는 위치에만 형성되어도 된다. 도 7에 나타내는 바와 같이, 금속층(9)은, 반도체 칩(3)의 탑재 위치에 따른 부분에만 형성되어 있다. 이러한 금속층(9)이 마련된 릴리스 필름(F)에 의해, 도 8에 나타내는 바와 같이, 반도체 장치(1A)에서는, 반도체 칩(3)에 대응하는 위치에만 금속층(9)이 형성된다. 즉, 금속층(9)은, 쉐어링재(7)의 표면 전체에 형성되어도 되고, 반도체 칩(3)의 평면 치수에 따라 형성되어도 된다.
- [0031] 또한, 금속층(9)은, 반도체 장치(1A)를 패키지 단위로 절단할 때의 다이싱 라인(절단선)에 포함되지 않도록 형성할 수 있다. 이와 같이, 금속층(9)을 특정 개소(箇所)에 형성하는 구성에 따르면, 쉐어링재(7)의 전면에 금속층(9)을 형성하는 경우에 비해, 제조 비용의 저감을 도모할 수 있다.
- [0032] 또한, 컴프레션 몰드로서는, 예를 들면 도 9에 나타내는 컴프레션 몰드(20A)를 사용할 수 있다. 도 9에 나타내는 바와 같이, 컴프레션 몰드(20A)는, 상부 금형(24A)과 하부 금형(22A)으로 구성되어 있다. 하부 금형(22A)은, 반도체 소자(3)와 대향하는 금형으로, 하부 금형(22A)에는, 단면이 대략 사다리꼴 형상을 나타내는 오목부(26A)가 형성되어 있다. 상부 금형(24A)은, 기관(5)을 유지하는 부분으로, 평탄면을 갖고 있다. 상부 금형(24A) 및 하부 금형(22A)에는, 쉐어링재(7)를 가열 경화시키기 위한 히터(도시하지 않음)가 내장되어 있다.
- [0033] 하부 금형(22A)의 오목부(26A)에는, 쉐어링재(7)를 경화할 때, 그 내면을 따라 릴리스 필름(F)이 마련된다. 이러한 구성을 갖는 컴프레션 몰드(20A)를 사용한 반도체 장치(1)의 제조 순서에 대해 설명한다.
- [0034] 도 9에 나타내는 바와 같이, 우선, 상부 금형(24A)에 반도체 칩(3)이 탑재된 기관(5)이 유지된다. 다음으로, 하부 금형(22A)에 흡착 유지되어 있는 릴리스 필름(F) 위에 경화 전의 페이스트 상의 쉐어링재(7)가 예를 들면 풋팅에 의해 부여된다.
- [0035] 이어서, 상부 금형(24A)과 하부 금형(22A)이 맞춰져, 쉐어링재(7)가 압축됨과 아울러 가열된다. 이에 의해, 쉐어링재(7)가 하부 금형(22A)의 오목부(26A)에 따른 형상으로 경화한다. 이때, 금속층(9)은 릴리스 필름(F)으로부터 박리되고 쉐어링재(7)에 부착되어 전사된다. 이에 의해, 쉐어링재(7)를 경화하는 경화 공정에서, 쉐어링재(7)의 표면

에 금속층(9)을 형성할 수 있다. 이상과 같이 하여, 절령재(7)에 의해 반도체 칩(3)이 절령된다.


부호의 설명

[0036]


- | | |
|-------------------|-------------------|
| 1, 1A...반도체 장치 | 3...반도체 칩(반도체 소자) |
| 5...기판 | 7...절령재 |
| 9...금속층(차폐 재료) | 11...유기 필름(차폐 재료) |
| 20, 20A...컴프레션 몰드 | 22, 24A...상부 금형 |
| 24, 22A...하부 금형 | F...릴리스 필름 |

도면


도면1




도면2




도면3




도면5




도면6



도면7



도면8



도면9

