## (12)公開特許公報(A)

(19)日本国特許庁(JP)

(11)公開番号 **特開**2022-164865 (P2022-164865A)

(43)公開日 令和4年10月27日(2022.10.27)

(51)国際特許分類 H 0 1 L 29/78 (2006.01) H 0 1 L 29/12 (2006.01) H 0 1 L 21/336(2006.01) H 0 1 L 29/739(2006.01)	F I H 0 1 L H 0 1 L H 0 1 L H 0 1 L	29/78 29/78 29/78 29/78 29/78	6 5 2 K 6 5 2 T 6 5 3 A 6 5 2 B		
	審査請求有	請求項の数	9 OL	(全15頁)	最終頁に続く
(21)出願番号 特願2022-139154(F (22)出願日 令和4年9月1日(202 (62)分割の表示 特願2017-215758(F )の分割 原出願日 平成29年11月8日(2)	22022-139154) 2.9.1) 22017-215758 017.11.8)	(71)出願人 (74)代理人 (74)代理人 (72)発明者 (72)発明者	00000523 富奈川県 10010585 弁理10010585 弁四理海奈川電 神奈士 誠川 電 善県川 福士 電機税	4	2新田1番1号 2新田1番1号 2新田1番1号

(54)【発明の名称】 炭化シリコン半導体装置及びその製造方法

(57)【要約】

【課題】オーミック電極に含まれる金属や水素原子等の 拡散を防止できる半導体装置及びその製造方法を提供す る。

【解決手段】第1導電型のドリフト領域2と、ドリフト 領域2上に配置された第2導電型のベース領域3と、ベ ース領域3の上部に選択的に埋め込まれ、ドリフト領域 2よりも高不純物密度で第1導電型の主電極領域4と、 主電極領域4の深さより浅いレベルまで、主電極領域4 の上面側にラウンド部を有し、ラウンド部からベース領 域3を貫通して底部がドリフト領域2まで達するトレン チ9と、トレンチ9の内側に設けられた絶縁ゲート構造 (6、7)と、を備える。ラウンド部の下端がベース領 域から0.1µm以上離間している。





【特許請求の範囲】 【請求項1】 第1導電型のドリフト領域と、 前 記 ドリフト領域上に配置された第2 導電型のベース領域と、 前記ベース領域を貫通する少なくとも1本のトレンチと、 前記ベース領域の上部に選択的に設けられ、前記ドリフト領域よりも高不純物密度で第 1導電型の主電極領域と、 を備え、 前記トレンチは、上面側の角部を丸めた曲面形状の部位であるラウンド部を有し、 前記ラウンド部の下端が前記ベース領域から0.1μm以上離間していることを特徴と 10 する炭化シリコン半導体装置。 【請求項2】 前記トレンチは、幅が0.5~1.0μmであり、深さが1μm~2μmであることを 特徴とする請求項1に記載の炭化シリコン半導体装置。 【請求項3】 前記トレンチは、ストライプ状に複数配列されていることを特徴とする請求項1または 2に記載の炭化シリコン半導体装置。 【請求項4】 前記ドリフト領域は、エピタキシャル層を含み、 前記トレンチの下端は、前記エピタキシャル層に達していることを特徴とする請求項1 20 から3のいずれか1項に記載の半導体装置。 【請求項5】 前記主電極領域に隣接して設けられ、前記ベース領域よりも高不純物密度で第2導電型 のベースコンタクト領域を備えることを特徴とする請求項1から4のいずれか1項に記載 の炭化シリコン半導体装置。 【請求項6】 前記トレンチの底面及び側面に設けられたゲート絶縁膜と、 前記トレンチ内にゲート絶縁膜を介して埋め込まれたゲート電極と、 前 記 ゲート 電 極 の 上 に 設 け ら れ た 層 間 絶 縁 膜 と 、 前記層間絶縁膜に設けられたコンタクトホールと、 30 を備え、 前記コンタクトホールは、前記主電極領域および前記ベースコンタクト領域の少なくと も一部を露出させていることを特徴とする請求項5に記載の炭化シリコン半導体装置。 【請求項7】 前記コンタクトホールに埋め込まれる表面電極層と、 前記表面電極層の下に設けられる下地金属層と、 を備え、 前記下地金属層は、バリアメタルを含むことを特徴とする請求項6に記載の炭化シリコ ン半導体装置。 【請求項8】 40 前記ラウンド部の曲率半径の最小値は、前記主電極領域の深さよりも大きいことを特徴 とする請求項1から7のいずれか1項に記載の炭化シリコン半導体装置。 【請求項9】 第1導電型のドリフト領域と、前記ドリフト領域上に配置された第2導電型のベース領

場、「尊電主の「ラジー 復残こ、前記「ラジー 復残工に記量これた第2 尊電主の、 ス復域と、前記ベース領域を貫通する少なくとも 1 本のトレンチと、前記ベース領域の上部に 選択的に設けられ、前記ドリフト領域よりも高不純物密度で第 1 導電型の主電極領域と、 を含む炭化シリコン半導体装置の製造方法であって、

前記主電極領域を形成した後に、上面側の角部を丸めた曲面形状の部位であるラウンド部を有する前記トレンチを形成し、

前記ラウンド部の下端を前記ベース領域から0.1μm以上離間させることを特徴とす 50

る炭化シリコン半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【 0 0 0 1 】

本発明は、炭化シリコン(SiC)を用いたトレンチゲート型半導体装置のトレンチ構造及びその製造方法に関する。

【 背 景 技 術 】

【0002】

トレンチゲート型のMOSトランジスタでは、半導体層に掘り込まれたトレンチの側面 にチャネル領域が形成される。トレンチゲート型MOSトランジスタは、平面型MOSト ランジスタに比べてセルピッチの縮小によりチャネル密度を高くできるので、オン抵抗の 低減が期待できる。SiC半導体層を用いる場合、トレンチ形成にはドライエッチングが 用いられる。トレンチは半導体層にほぼ垂直に掘り込まれるので、開口部及び底部の角部 がほぼ直角となる。また、トレンチ側面には荒れが発生しやすい。開口部及び底部の角部 や側面の荒れがあると、電界集中によるゲート耐圧低下を招きやすくなる。 【0003】

特許文献1には、熱酸化工程を2回行うことにより、トレンチの開口部及び底部を丸め てラウンド形状とし、ゲート特性を改善することが提案されている。特許文献2には、ア ルゴン(Ar)あるいは水素(H<sub>2</sub>)などのガス雰囲気で熱処理を行うことにより、トレ ンチの開口部及び底部をラウンド形状とし、ゲート耐圧を改善することが記載されている 。また、特許文献3にも、Ar雰囲気で熱処理を行い、トレンチの開口部及び底部をラウ ンド形状とすることが記載されている。

【0004】

【先行技術文献】 【特許文献】 【0005】

【発明の概要】

[0006]

上述のように、トレンチのラウンド化は、ゲート酸化膜の高耐圧化及び高信頼性化のた めには必要である。特許文献1では、チャネル領域表面の加工及び洗浄方法として、熱酸 化を用いているが、チャネル領域表面を過剰に熱酸化すると、SiC半導体層内部に酸素 及び格子不整合の浸入が発生するため、チャネル抵抗が増加する。また、特許文献2及び 3では、ガス雰囲気での熱処理を用いたラウンド化は、表面における原子の拡散や再配列 を利用している。そのため、ソース領域からチャネル領域へのn型不純物の拡散、及びチ ャネル領域からのp型不純物の脱離が発生し、p型のトレンチ側面の一部がn型又はi型 に変化する。そのため、チャネル領域のリークが多発する原因となる。

30

10

20

40

本発明は、上記問題点を鑑み、ゲート耐圧の低下を抑制し、チャネル抵抗の増加を防止 し、電気的特性を安定させることが可能な信頼性の高いSiC半導体装置及びその製造方 法を提供することを目的とする。

【課題を解決するための手段】

【発明が解決しようとする課題】

【特許文献1】特開平7-263692号公報 【特許文献2】特許第5209152号公報

【特許文献3】再表2016/038833号公報

【 0 0 0 7 】

上記目的を達成するために、本発明の一態様は、(a)第1導電型のドリフト領域と、 (b)ドリフト領域上に配置された第2導電型のベース領域と、(c)ベース領域を貫通 する少なくとも1本のトレンチと、(d)ベース領域の上部に選択的に設けられ、ドリフ ト領域よりも高不純物密度で第1導電型の主電極領域と、を備え、(e)トレンチは、上 面側の角部を丸めた曲面形状の部位であるラウンド部を有し、(f)ラウンド部の下端が

(3)

ベース領域から0.1µm以上離間しているSiC半導体装置であることを要旨とする。 [0008]本発明の他の態様は、( a ) 第1 導電型のドリフト領域と、( b ) ドリフト領域上に配 置された第2導電型のベース領域と、(c)ベース領域を貫通する少なくとも1本のトレ ンチと、(d)ベース領域の上部に選択的に設けられ、ドリフト領域よりも高不純物密度 で第1導電型の主電極領域と、を含む炭化シリコン半導体装置の製造方法であって、(e )主電極領域を形成した後に、上面側の角部を丸めた曲面形状の部位であるラウンド部を 有するトレンチを形成し、(f)ラウンド部の下端をベース領域から0.1μm以上離間 させるSiC半導体装置の製造方法であることを要旨とする。 10 【発明の効果】  $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$ 本発明によれば、ゲート耐圧の低下を抑制し、チャネル抵抗の増加を防止し、電気的特 性を安定させることが可能な信頼性の高いSiC半導体装置及びその製造方法を提供でき る。 【図面の簡単な説明】 [0010]【図1】本発明の実施形態に係る半導体装置の一例を示す要部断面図である。 【図2】本発明の実施形態に係る半導体装置の製造方法の一例を説明するための工程断面 図である。 【 図 3 】 本 発 明 の 実 施 形 態 に 係 る 半 導 体 装 置 の 製 造 方 法 の 一 例 を 説 明 す る た め の 図 2 に 引 20 き続く工程断面図である。 【図4】本発明の実施形態に係る半導体装置の製造方法の一例を説明するための図3に引 き続く工程断面図である。 【図5】本発明の実施形態に係る半導体装置の製造方法の一例を説明するための図4に引 き続く工程断面図である。 【 図 6 】 本 発 明 の 実 施 形 態 に 係 る 半 導 体 装 置 の 製 造 方 法 の 一 例 を 説 明 す る た め の 図 5 に 引 き続く工程断面図である。 【図7】本発明の実施形態に係る半導体装置の製造方法の一例を説明するための図6に引 き続く工程断面図である。 【図8】図7に示したトレンチの断面のSEM像である。 30 【図9】本発明の実施形態に係るトレンチと比較例のトレンチの断面形状を説明する概略 図である。 【 図 1 0 】 本 発 明 の 実 施 形 態 に 係 る 半 導 体 装 置 の ソ ー ス 領 域 表 面 か ら の S I M S 分 析 に よ る不純物濃度分布を示す図である。 【図11】本発明の実施形態に係る半導体装置と比較例の半導体装置のId-Vg特性を 示す図である。 【 図 1 2 】 本 発 明 の 実 施 形 態 に 係 る 半 導 体 装 置 と 比 較 例 の 半 導 体 装 置 の 閾 値 電 圧 と オン 抵 抗の相関を示す図である。 【 図 1 3 】本 発 明 の 実 施 形 態 に 係 る 半 導 体 装 置 と 比 較 例 の 半 導 体 装 置 の ラ ウ ン ド 形 状 及 び 電気特性の測定結果を示す表である。 40 【発明を実施するための形態】 以下、図面を参照して、本発明の実施形態を説明する。図面の記載において、同一又は 類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式 的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる 場合がある。また、図面相互間においても寸法の関係や比率が異なる部分が含まれ得る。 また、 以下 に 示 す 実 施 形 態 は 、 本 発 明 の 技 術 的 思 想 を 具 体 化 す る た め の 装 置 や 方 法 を 例 示 するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記 のものに特定するものでない。

【0012】

10

20

30

40

また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、 本発明の技術的思想を限定するものではない。例えば、対象を90。回転して観察すれば 上下は左右に変換して読まれ、180。回転して観察すれば上下は反転して読まれること は勿論である。また以下の説明では、第1導電型がn型、第2導電型がp型の場合につい て例示的に説明する。しかし、導電型を逆の関係に選択して、第1導電型をp型、第2導 電型をn型としても構わない。またnやpに付す+や-は、+及び-が付記されていない 半導体領域に比して、それぞれ相対的に不純物密度が高い又は低い半導体領域であること を意味する。ただし同じnとnとが付された半導体領域であっても、それぞれの半導体領 域の不純物密度が厳密に同じであることを意味するものではない。

【0013】

以下の説明において、「主電極領域」とは、オーミック電極がオーミック接触される「 第2主電極領域」又は「第1主電極領域」のいずれかを包括的に含む概念である。例えば 5 × 1 0<sup>17</sup> c m<sup>-3</sup> ~ 1 × 1 0<sup>21</sup> c m<sup>-3</sup>程度の高不純物密度の半導体領域が「第 2 主電極 領域」又は「第1主電極領域」のいずれかになる。通常3端子の半導体装置等には、キャ リア走行領域を流れる主電流を放出する主電極領域と、主電流を構成しているキャリアを 受け入れる主電極領域の2つがある。これらのいずれかを「第2主電極領域」、他を「第 1 主電極領域」として定義できる。即ち、「第2主電極領域」とは、電界効果トランジス タ(FET)や静電誘導トランジスタ(SIT)においてソース領域又はドレイン領域の いずれか一方となる半導体領域を意味する。絶縁ゲート型バイポーラトランジスタ(IG BT)においてはエミッタ領域又はコレクタ領域のいずれか一方となる半導体領域を意味 する。又、静電誘導サイリスタ(SIサイリスタ)やゲートターンオフサイリスタ(GT O)においてはアノード領域又はカソード領域のいずれか一方となる半導体領域を意味す る。「第1主電極領域」とは、FETやSITにおいては上記第2主電極領域とはならな いソース領域又はドレイン領域のいずれか一方となる半導体領域を意味する。IGBTに おいては上記第2主電極領域とはならないエミッタ領域又はコレクタ領域のいずれか一方 となる領域を意味する。SIサイリスタやGTOにおいては上記第2主電極領域とはなら ないアノード領域又はカソード領域のいずれか一方となる領域を意味する。このように、 本発明の「第2主電極領域」がソース領域であれば、「第1主電極領域」はドレイン領域 を 意 味 す る 。 「 第 2 主 電 極 領 域 」 が エ ミ ッ 夕 領 域 で あ れ ば 、 「 第 1 主 電 極 領 域 」 は コ レ ク 夕領域を意味する。「第2主電極領域」がアノード領域であれば、「第1主電極領域」は カソード領域を意味する。バイアス関係を交換すれば、多くの場合、「第2主電極領域」 の機能と「第1主電極領域」の機能を交換可能である。

【0014】

(半導体装置)

本発明の実施形態に係る半導体装置としてトレンチゲートを有するMOSトランジスタを用いて説明する。本発明の実施形態に係る半導体装置は、図1に示すように、活性領域 (1,2,3,4,5)、絶縁層膜(層間絶縁膜)8、表面電極層14、及び裏面電極層 10を備える。活性領域(1,2,3,4,5)は、第1導電型(n<sup>+</sup>型)のドレイン領 域(第1主電極領域)1と、ドレイン領域1の上のキャリア走行領域(2,3)と、キャ リア走行領域(2,3)上のソース領域(第2主電極領域)4を有する。キャリア走行領 域(2,3)は、第1導電型(n<sup>-</sup>型)のドリフト領域(第1半導体層)2と、第2導電 型(p型)のベース層(第2半導体層)3を備える。ソース領域4は、キャリア走行領域 (2,3)の上部に設けられ、キャリア走行領域(2,3)よりも高不純物密度の半導体 領域である。本発明の実施形態では図1に示す構造の上部構造に着目しているので、ソー ス領域(第2主電極領域)4が「主電極領域」として定義される。主電極領域4に隣接し て第2導電型(p<sup>+</sup>型)のベースコンタクト領域5が配置されている。主電極領域4の上 面には、表面電極層14が設けられる。ドレイン領域1の下面には、裏面電極層10が 設けられる。

【0015】

ソース領域4の上面からベース領域3を貫通して底部がドリフト領域2に達するトレン チ9が設けられている。トレンチ9は、ソース領域4の深さより浅いレベルまで、ソース 領域4の上面側にラウンド部を有している。「ラウンド部」とは、角部を丸めた曲面形状 の部位を指す。トレンチ9の内側に、絶縁ゲート構造(6、7)が設けられる。絶縁ゲー ト構造(6,7)は、トレンチ9の底面及び側面に設けられたゲート絶縁膜6、及びトレ ンチ9内にゲート絶縁膜6を介して埋め込まれたゲート電極7を有する。なお、図1では 1本のトレンチが示されているが、実際にはマルチチャネル構造を構成するように多数の トレンチを有していても構わない。ゲート電極7の上には、絶縁膜層(層間絶縁膜)8が 主電極領域4の一部を露出するように選択的に配置され、絶縁膜層8中にコンタクトホー ルを設けている。なお、絶縁膜層8中には、ゲート電極7に対するコンタクトホールも開 孔されるが、ゲート電極7側のオーミック電極の構造の説明は省略する。ソース領域4側 のコンタクトホールにおいて、絶縁膜層8は両側のソース領域4の上面の一部を被覆して いる。ソース領域4の上面は、活性領域(1,2,3,4,5)の主面をなしている。 【0016】

トレンチ9は、幅が、例えば0.5µm~1µm程度、深さが、例えば1µm~2µm 程度である。しかし、本発明のトレンチ9の幅や深さがこれらの値に限定されるものでは ないことは、以下の説明から理解できるであろう。本発明の実施形態においては、平面パ ターン上、各単位セル構造のトレンチ9がストライプ状に配列されているものとするが、 これに限定されない。例えばトレンチ9が矩形の平面パターンや六角形等の多角形の平面 パターンを有していてもよい。

【0017】

本発明の実施形態においては、ドレイン領域1はSiCからなる半導体基板(SiC基 板)で構成され、キャリア走行領域(2,3)及び主電極領域4はSiCからなるエピタ キシャル層(SiC層)で構成されるものとする。SiC結晶には結晶多形が存在し、主 なものは立方晶の3C、及び六方晶の4H、6H及び立方晶である。室温における禁制帯 幅は3C-SiCでは2.23eV、4H-SiCでは3.26eV、6H-SiCでは 3.02eVの値が報告されている。本発明の実施形態では、4H-SiCを用いて説明 する。また、活性領域(1,2,3,4,5)の主面としてSi面、チャネルとなるトレ ンチ9の側面としてはm面を用いて説明する。

【0018】

ゲート絶縁膜6としては、シリコン酸化膜(SiOっ膜)などが用いられる。ゲート絶 縁 膜 6 の 厚 さ は 例 え ば 2 0 n m ~ 1 5 0 n m 程 度 で あ る 。 ゲ ー ト 電 極 7 と し て は 、 n 型 不 純物を添加したポリシリコン層(ドープドポリシリコン層)などが用いられる。表面電極 層14の材料としては、例えばアルミニウム(A1)や、A1-Si、A1-銅(Cu) 、A1-Cu-Si等のA1合金が使用可能である。表面電極層14の下には、下地金属 となるソースコンタクト層11及びバリアメタル層12が配置されている。ソースコンタ クト層11は、ソース領域4の端部及びベースコンタクト領域5にそれぞれに金属学的に 接するように配置されている。バリアメタル層12は、ソース領域4に金属学的に接し、 ソース領域 4 から絶縁膜層 8 の側面及び上面を覆うように延在している。表面電極層 1 4 は、ソースコンタクト層11及びバリアメタル層12を覆うように配置されている。ソー スコンタクト層11及びバリアメタル層12と表面電極層14の間には、上部バリアメタ ル層13を配置してもよい。上部バリアメタル層13は、チタン(Ti)/TiN/Ti の積層構造とするのがよい。例えば、ソースコンタクト層11がニッケルシリサイド(N i S i <sub>x</sub> ) 膜、バリアメタル層 1 2 が窒化チタン( T i N ) 膜、表面電極層 1 4 がアルミ ニウム(A1)膜で構成できる。ソースコンタクト層11は、スパッタリング法又は蒸着 法等によりNi膜等の金属層を堆積し、フォトリソグラフィ技術とRIE等を用いて金属 層をパターニングし、RTAで例えば1000 で熱処理をすることで形成する。バリア メタル層12は、スパッタリング法等によりTiN膜等の金属層を堆積し、フォトリソグ ラフィ技術とRIE等を用いて金属層をパターニングして形成する。裏面電極層10とし ては、例えば金(Au)からなる単層膜や、A1、ニッケル(Ni)、Auの順で積層さ

10

20



れた金属膜が使用可能であり、更にその最下層にモリブデン(Mo)、タングステン(W )等の金属板を積層してもよい。

【0019】

絶縁膜層 8 としては、所謂「NSG」と称される燐(P)や硼素(B)を含まないシリコン酸化膜(SiO<sub>2</sub>膜)が採用可能である。しかし、絶縁膜層 8 としては、燐を添加したシリコン酸化膜(PSG)、硼素を添加したシリコン酸化膜(BSG)、硼素およびリンを添加したシリコン酸化膜(BPSG)、シリコン窒化物(Si<sub>3</sub>N<sub>4</sub>)膜等でもよい。又、 絶縁膜層 8 a,8 bとしては、これらのNSG膜、PSG膜、BSG膜、BPSG膜、S i<sub>3</sub>N<sub>4</sub>膜等のうちから複数種を選択して組み合わせた複合膜が採用可能である。 【0020】

本発明の実施形態に係る半導体装置では、図1に示すように、トレンチ9は、ソース領 域4の主面に設けられた開口部を有し、底面はドリフト領域2の上部に位置する。開口部 及び底面のそれぞれの角部を丸めたラウンド部が設けられている。ラウンド部からなる曲 面構造によりゲート電極構造の周辺の電解集中を抑制して、ゲート耐圧の低下を防止する ことができる。また、ソース領域4の主面側のラウンド部は、ベース領域3とは離間する ようにソース領域4内に設けられている。そのため、後述するように、オン抵抗を低下さ せ、チャネルリークを防止することが可能となる。

[0021]

(半導体装置の製造方法)

次に、図2~図7に示す工程断面図を用いて、本発明の実施形態に係る半導体装置の製 20 造方法を、トレンチゲート型MOSFETの場合を一例に説明する。なお、以下に述べる トレンチゲート型MOSFETの製造方法は一例であり、特許請求の範囲に記載した趣旨 の範囲であれば、この変形例を含めて、これ以外の種々の製造方法により実現可能である ことは勿論である。

[0022]

まず、図2に示すように、窒素(N)等のn型不純物が添加されたn<sup>+</sup>型の基板(Si C基板)1sを用意する。基板1sの上面に、n型のドリフト領域2をエピタキシャル成 長させる。ドリフト領域2の上面に、イオン注入あるいはエピタキシャル成長などにより 、ベース領域3を形成し、キャリア走行領域(2,3)の基本構造を実現する。 【0023】

図3に示すように、フォトリソグラフィ及びイオン注入などにより、ベース領域3の上部にn型不純物を高不純物密度で注入した不純物領域4 a、及びp型不純物を高不純物密度で注入した不純物領域5 aを選択的に形成する。SiC中の不純物元素の拡散係数が小さいので、イオン注入は加速電圧を変えて複数回実施する多段イオン注入が好ましい。次いで、フォトリソグラフィ及び反応性イオンエッチング(RIE)等のドライエッチングなどにより、不純物領域4 aの上面に定義された開口部から、不純物領域4 a及びベース領域3を貫通して底部がドリフト領域2の上部に達するトレンチ9を選択的に形成する。トレンチ9の開口部の角部9 a、及び底部の角部9 b は直角に近い角度で形成される。

次いで、H2雰囲気で熱処理を行う。この熱処理により、図4に示すように、トレンチ 40 9に角部9a、9bが丸められた角部9c、9dが形成される。開口部の角部9cの終端 はベース領域3と離間し、ラウンド部がソース領域4の深さより浅いレベルまで、ソース 領域の開口部側に設けられる。また、熱処理により、不純物領域4a、5aの不純物が活 性化され、n<sup>+</sup>型のソース領域4及びp<sup>+</sup>型のベースコンタクト領域5がそれぞれ形成さ れる。なお、ソース領域4及びベースコンタクト領域5を形成するための熱処理工程はト レンチ9を開口する前に施してもよいが、H2雰囲気で熱処理と2回の熱処理になるので 好ましくない。ソース領域4及びベースコンタクト領域5を形成するための熱処理工程を トレンチ9の形成後に行う場合は、トレンチ9の形成時には、ソース領域4及びベースコ ンタクト領域5を実現する不純物イオンは活性化されていない。しかしながら、本発明で は、このような不純物イオンが未だ活性化されていない状態を含めて、ソース領域4及び

10

ベースコンタクト領域 5 が形成されたものと便宜上みなす。このため、いずれの手順であっても、トレンチ 9 の形成の段階においては、ソース領域 4 及びベースコンタクト領域 5 がベース領域 3 の上部に埋め込まれているとみなすことができる。 【0025】

(8)

図5 に示すように、熱酸化法により、トレンチ9の底面及び側面とベース領域3の上面 に熱酸化膜を形成してフィールド絶縁膜16とする。熱酸化膜の厚さは、3nm~25n mであるので、必要に応じて、熱酸化を行った後にCVD絶縁膜を堆積して、トレンチ9 の底面及び側面とベース領域3の上面にフィールド絶縁膜16を形成するようにしても良 い。その後、フォトリソグラフィ及びウェットエッチング等により、トレンチ9以外の箇 所のフィールド酸化膜16を除去し、トレンチ9の内部のフィールド酸化膜16をゲート 絶縁膜6として定義する。

【0026】

図6に示すように、化学気相成長(CVD)法及びエッチバック法などにより、トレン チ9の内部にポリシリコンを埋め込み、絶縁ゲート構造(6、7)を形成する。その後、 CVDなどにより、絶縁ゲート構造(6、7)、ソース領域4、及びベースコンタクト領 域5の上面にSiO2膜等の絶縁膜を堆積する。フォトリソグラフィ及びドライエッチン グなどにより、ゲート絶縁膜6及びゲート電極7の上に絶縁膜層8を選択的に形成する。 図6に示すように、絶縁膜層8が存在しないコンタクトホールが設けられる。このコンタ クトホールには、ソース領域4の一部及びベースコンタクト領域5が露出される。 【0027】

図7に示すように、化学機械研磨(CMP)などにより、基板1sの下面を研磨して厚 み調整をして、ドレイン領域1を形成する。その後、スパッタリングあるいは真空蒸着な どにより、図9に示すように、ドレイン領域1の下面にAuなどからなる裏面電極層(ド レイン電極層)10を形成する。更に、スパッタリングあるいは真空蒸着などにより、A 1などの金属膜を堆積し、表面電極層14を形成する。このようにして、本発明の実施形 態に係る半導体装置が完成する。なお、基板1sの下面を研磨してドレイン領域1を形成 する工程を、表面電極層14を形成する工程の後において実施し、その後、ドレイン領域 1の下面にAuなどからなる裏面電極層10を形成する順番でも構わない。 【0028】

図8には、本発明の実施例のトレンチ9の断面SEM像を示す。図8に示すように、ト 30 レンチ9の開口部及び底部の角部9c、9dは丸められた曲面構造をなしている。トレン チ9の深さDtrは約1.62µm、ソース領域4の深さDsは約0.45µm、ラウン ド部の深さDrは約0.35µmである。このように、ラウンド部を定義する曲面部分は 、ソース領域4の深さより浅いレベルまで形成され、チャネル領域であるベース領域3と は約0.1µm離間していることがわかる。ラウンド部の深さDrは、ベース領域3とは 約0.1µm以上離間していることが望ましい。ラウンド化の熱処理を長時間行うと、ト レンチ9の内壁表面の原子の拡散や再配列が増加し、チャネル領域がn型あるいはi型に 変化し、チャネル部のリークなどが発生する。したがって、ラウンド部の深さDrをソー ス領域4の深さDs以上にすると、電気特性の劣化を招いてしまう。

【0029】

図 8 に示した実施例を用いて、二次イオン質量分析法(SIMS)により、不純物分布 の分析を行った結果を図 1 0 に示す。図 1 0 に示すように、ソース領域 4 の表面側には n 型不純物のリン(P)が約 3 × 1 0<sup>19</sup> c m<sup>-3</sup>で分布している。ラウンド部の深さでは、 約 1 × 1 0<sup>18</sup> c m<sup>-3</sup>である。 p 型不純物のAlはソース領域 4 内では、約約 1 × 1 0<sup>17</sup> c m<sup>-3</sup>以下で分布し、ベース領域 3 内では約 0 . 1 ~ 3 × 1 0<sup>17</sup> c m<sup>-3</sup>で分布している 。ソース領域 4 とベース領域 3 との境界では、PとAlの不純物密度は同程度の約 1 × 1 0<sup>17</sup> c m<sup>-3</sup>である。

【 0 0 3 0 】

図9には、図8で示した実施例「A」のトレンチ形状を、比較例「B」及び「C」と共に示す。上述のように、実施例Aでは、ラウンド化の熱処理後に、トレンチ9側面の表面

10

除去処理としての熱酸化を1回実施している。比較例Bでは、ラウンド化熱処理だけで、 熱酸化は実施していない。比較例Cでは、従来条件、即ちラウンド化の熱処理後に熱酸化 を3回実施している。図9に示すように、トレンチの幅は、熱酸化を実施しない比較例B が最も狭く、熱酸化を3回実施した比較例Cが最も広い。また、図9には、ラウンド部の 曲線を近似した円弧のうち、最小の曲率半径の円を示している。この最小の局率半径の値 は、ラウンド部の深さのレベルとほぼ対応していることを確認している。図9に示すよう に、実施例Aと比較例Bは、曲率半径の差は殆どない。比較例Cでは曲率半径が小さくな っている。曲率半径が小さくなるのは、m面とSi面の酸化速度の相違によるものである 。電気特性を評価した結果、実施例Aは、オン抵抗が低く、チャネルのリークが少ない。 比較例でBは、チャネルのリークが発生している。比較例Cでは、オン抵抗が増加してい る。なお、実施例Aのチャネル部の表面粗さは、最大断面高さRtで1.2 nm以下であ り、1回の熱酸化処理で十分平滑な表面を得ることができる。

(9)

ラウンド化熱処理では、原子の拡散及び再配列によりトレンチ内壁表面がn型あるいは i型に変化する。このため、熱酸化処理でトレンチ内壁の除去を実施していない比較例B では、チャネルリークが発生してしまう。また、比較例Cの従来条件では、チャネル面で あるトレンチ側面を除去・洗浄する熱酸化処理を3回行っている。このように熱酸化を過 剰に行うと、チャネル領域の内部に酸素や格子不整合が侵入することによりチャネル抵抗 が増加する。実施例Aでは、熱酸化処理を1回実施して、トレンチ内壁の側面を2nm~ 20nm除去している。その結果、実施の形態では、チャネルのリークが少なく、オン抵 抗を低減することができた。除去する酸化膜の厚さが3nm~25nmであるので、Si Cの厚さに換算する(2/3倍)と約2nm~約20nmになる。

[0032]

ラウンド部形成後に実施する表面除去処理としての熱酸化処理の回数の影響を調べるため、熱処理回数以外の熱処理条件を含め他の工程を同じにして半導体素子を試作して電気特性を評価している。熱処理は、従来条件では3回実施している。本発明の実施形態では、熱処理は1回だけ実施している。比較のため、熱処理を2回実施した例を追加している。ソース領域に形成されるラウンド部の深さを評価した結果、ラウンド部の深さは、熱酸化処理が1回、2回、及び3回実施した素子で、それぞれ約0.35μm、0.3μm、及び0.25μmであった。

【 0 0 3 3 】

図11は、試作基板に設けられているモニタMOSトランジスタで測定したドレイン電流とゲート電圧の関係(Id Vg特性)である。図11に示すように、熱酸化処理が1回から3回に増えるとドレイン電流が低下していることから、チャネル抵抗が増加していることがわかる。図12には、試作基板に作製された3mmチップの半導体装置の閾値電圧Vthと単位面積あたりのオン抵抗RonAとの相関を示す。図12に示したオン抵抗RonA及び閾値電圧Vthの値は、それぞれの分布の中央値である。図12に示すように、熱酸化処理が増えると、閾値電圧Vthが減少し、オン抵抗RonAが低下することがわかる。図12には、熱酸化処理が3回の従来素子のVth-RonA相関のトレンドも示している。従来素子では、閾値電圧Vthが増加すると、オン抵抗RonAは増加する傾向である。例えば、閾値電圧Vthが約5.2Vの場合、従来素子ではオン抵抗RonAは約3.9m cm<sup>2</sup>と減少していることがわかる。

図13は、熱酸化処理の回数を変えて試作した素子について、評価を行った結果を示す。図13に示すように、トレンチのラウンド部の深さは、従来素子で約0.25µmであるのに対し、熱酸化処理が2回及び1回の素子では、それぞれ約0.30µm及び約0. 35µmと増加している。オン抵抗RonAは、熱酸化処理が1回、2回、及び3回のそれぞれで、約3.4m cm<sup>2</sup>、約3.6m cm<sup>2</sup>、及び約3.9m cm<sup>2</sup>となり、熱酸化処理の回数が増えると、オン抵抗が増加することがわかる。従来素子に対するチャネ 40

50

20

ル抵抗の改善率は、熱酸化処理が1回及び2回で、それぞれ30%及び20%となってい る。本発明の実施形態では、ラウンド化の熱処理を実施した後、チャネル領域の表面の除 去処理として熱酸化処理を1回だけ実施している。その結果、ゲート耐圧の低下を抑制し 、チャネル抵抗の増加を防止することができ、更に、チャネルリークを防止し、オン抵抗 を低減することが可能となる。

[0035]

(その他の実施形態)

上記のように、本発明の実施形態を記載したが、この開示の一部をなす論述及び図面は 本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替 実施形態、実施例及び運用技術が明らかとなろう。

[0036]

例えば、上記の実施形態におい個別半導体素子であるMOSトランジスタを例示的に説 明したが、本発明の適用の対象となる半導体装置は個別半導体素子に限定されるものでは ない。 本 発 明 の 半 導 体 装 置 は 、 例 え ば 、 半 導 体 層 の 上 に 絶 縁 膜 を 介 し て 電 極 が 配 置 さ れ て いるトレンチ構造を有するIGBT等の種々のトレンチ構造を有する半導体装置に適用可 能である。

[0037]

このように、上記の実施形態及び各変形例において説明される各構成を任意に応用した 構成等、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。し たがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事 20 項によってのみ定められるものである。

- 【符号の説明】
- [0038]
- 1...ドレイン領域(第1主電極領域)
- 2 … ドリフト領域(第1半導体層)
- 3...ベース領域(第2半導体層)
- 4 … ソース領域(第2主電極領域)
- 5…ベースコンタクト領域
- 6 … ゲート絶縁膜
- 7 ... ゲート電極
- 8 … 絶縁膜層(層間絶縁膜)
- 9...トレンチ
- 10…裏面電極層(ドレイン電極層)
- 11...ソースコンタクト層
- 12...バリアメタル層
- 13…上部バリアメタル層

1 4 … 表面電極層(ソース電極層)

10

(11)

【 図 面 】 【 図 1 】





10









20

30

50



(12)





10

【図7】



【図8】



【図9】

【図10】





【図11】



【図12】



20

10



【図13】

素子	ラウンド部深さ (µm)	オン抵抗 (mΩ・cm²)	チャネル抵抗改善率
従来素子 (熱酸化3回)	0.25	3.9	
熱酸化2回	0.30	3.6	20%
熱酸化1回	0.35	3.4	30%

フロントページの続き			
(51)国際特許分類	FI		
	H 0 1 L	29/78	658F
	H 0 1 L	29/78	655A