(19) **日本国特許庁(JP)** (12) 特

(12) 特許公報(B2)

(11) 特許番号

特許第5286664号

(P5286664)

(45) 発行日 平成25年9月11日(2013.9.11)

(24) 登録日 平成25年6月14日 (2013.6.14)

(51) Int.Cl.		FΙ				
HO1L 21/33	6 (2006.01)	HO1L	29/78 3	301P		
HO1L 29/78	(2006.01)	HO1L	21/28 3	301S		
HO1L 21/28	(2006.01)	HO1L	29/50	Μ		
HO1L 29/41	7 (2006.01)	HO1L	29/58	G		
HO1L 29/42	3 (2006.01)	HO1L	27/08 3	321D		
				請求項の数 9	(全 17 頁)	最終頁に続く
(21) 出願番号	特願2006-321742 (P20	006-321742)	(73)特許権者	皆 308014341		
(22) 出願日	平成18年11月29日 (2006.11.29)		富士通セミコンダクター株式会社			会社
(65) 公開番号	特開2008-135635 (P20	008-135635A)		神奈川県横浜市	ī港北区新横浜	二丁目10番
(43) 公開日	平成20年6月12日 (200	08.6.12)		23		
審査請求日	平成21年8月26日 (200	平成21年8月26日 (2009.8.26)		100092152		
				弁理士 服部	毅巖	
			(72)発明者	川村 和郎		
				神奈川県川崎市	ī中原区上小田	中4丁目1番
				1号 富士通樹	式会社内	
			(72)発明者	秋山 深一		
				神奈川県川崎市	可中原区上小田	中4丁目1番
				1号 富士通樽	式会社内	
			 審査官 	棚田 一也		
					最	終頁に続く

(54) 【発明の名称】半導体装置の製造方法

(57)【特許請求の範囲】

【請求項1】

<u>ポリシリコン、シリコンゲルマニウム混晶、シリコンカーボン混晶またはシリコンゲル マニウムカーボン混晶からなる</u>ゲート<u>電極と、シリコン結晶、シリコンゲルマニウム混晶</u> 、シリコンカーボン混晶またはシリコンゲルマニウムカーボン混晶からなるソース領域及 びドレイン領域が形成されたシリコン基板上にニッケルまたはニッケル合金を形成する工 程と、

第1の温度によるアニール処理により、前記ゲート<u>電極</u>、前記ソース領域及び前記ドレ イン領域にダイニッケルシリサイドを形成する第1アニール工程と、

水素イオンを含有するプラズマを発生させ、前記水素イオンを前記ダイニッケルシリサ ¹⁰ イドまたは前記ダイニッケルシリサイドの下部の前記ゲート<u>電極</u>、前記ソース領域及び前 記ドレイン領域に注入するプラズマ処理工程と、

第2の温度によるアニール処理により前記ダイニッケルシリサイドをニッケルシリサイ ドに相変態させる第2アニール工程と、

を有することを特徴とする半導体装置の製造方法。

【請求項2】

前記プラズマ処理工程を前記第2アニール工程と同時に行うことを特徴とする請求項1 記載の半導体装置の製造方法。

【請求項3】

前記プラズマは水素プラズマであることを特徴とする請求項1または2記載の半導体装 20

置の製造方法。

【請求項4】

前記プラズマはアンモニアプラズマであることを特徴とする請求項1または2記載の半 導体装置の製造方法。

【請求項5】

前記水素イオンを、前記ダイニッケルシリサイドと、前記ゲート<u>電極</u>、前記ドレイン領 域及び前記ソース領域との界面近傍に注入することを特徴とする請求項1乃至4のいずれ か一項に記載の半導体装置の製造方法。

【請求項6】

 ポリシリコン、シリコンゲルマニウム混晶、シリコンカーボン混晶またはシリコンゲル
 10

 マニウムカーボン混晶からなるゲート電極と、シリコン結晶、シリコンゲルマニウム混晶

 、シリコンカーボン混晶またはシリコンゲルマニウムカーボン混晶からなる

 びドレイン領域が形成されたシリコン基板上にニッケルまたはニッケル合金を形成する工程と、

第1の温度によるアニール処理により、前記ゲート<u>電極</u>、前記ソース領域及び前記ドレ イン領域にダイニッケルシリサイドを形成する第1アニール工程と、

第2の温度によるアニール処理により前記ダイニッケルシリサイドをニッケルシリサイ ドに相変態させる第2アニール工程と、

水素プラズマを発生させ、水素イオンを前記ニッケルシリサイド及び前記ニッケルシリ サイドの下部の前記ゲート<u>電極</u>、前記ソース領域及び前記ドレイン領域に注入するプラズ ²⁰ マ処理工程と、

を有することを特徴とする半導体装置の製造方法。

【請求項7】

前記ニッケル合金は、白金、タングステン、タンタル、パラジウムのいずれか1つ、あるいは2つ以上を含有することを特徴とする請求項1乃至6のいずれか一項に記載の半導体装置の製造方法。

【請求項8】

<u>前記第2アニール工程は、シランを含む雰囲気中で行うことを特徴とする請求項1乃至</u> 7のいずれか一項に記載の半導体装置の製造方法。

【請求項9】

30

ポリシリコン、シリコンゲルマニウム混晶、シリコンカーボン混晶またはシリコンゲル マニウムカーボン混晶からなるゲート電極と、シリコン結晶、シリコンゲルマニウム混晶 、シリコンカーボン混晶またはシリコンゲルマニウムカーボン混晶からなるソース領域及 びドレイン領域が形成されたシリコン基板上にニッケルまたはニッケル合金を形成する工 程と、

<u>第1の温度によるアニール処理により、前記ゲート電極、前記ソース領域及び前記ドレ</u> イン領域にダイニッケルシリサイドを形成する第1アニール工程と、

<u>水素イオンを含有するプラズマを発生させ、前記水素イオンを前記ダイニッケルシリサ</u> イドに注入するプラズマ処理工程と、

<u>第2の温度によるアニール処理により前記ダイニッケルシリサイドをニッケルシリサイ</u> ⁴⁰ ドに相変態させる第2アニール工程と、

を有することを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は半導体装置の製造方法に関し、特に、ニッケルシリサイド(NiSi)を用いた半導体装置の製造方法に関する。

【背景技術】

[0002]

従来、電界効果トランジスタ(MOSFET: Metal Oxide Semiconductor Field Effe ct Transistor)のゲート電極、ソース電極及びドレイン電極において、コバルトシリサ イドが用いられていたが、ゲート長が40nmを切るスケールになってくると、コバルト シリサイドでは、ゲート細線抵抗のばらつきが急激に大きくなる。そのため、ゲート長が 40nm未満でも細線抵抗が安定するニッケルシリサイドが注目されている。 【0003】

しかしながら、ニッケルシリサイドは耐熱性が低く、500 程度の温度でも簡単に凝集してしまう(非特許文献1参照。)。ニッケルシリサイド形成のためのサリサイドプロセス以降の配線工程では、400 程度の温度が長時間かかってしまう。これにより、ニッケルシリサイド凝集が発生し、高抵抗のニッケルダイシリサイド(NiSi₂)などが形成されるとともに、ニッケルダイシリサイドがpn接合部と近接し、接合リークが発生する問題があった。

【0004】

このようなニッケルシリサイドの凝集作用を抑制するために、従来、ニッケルに白金(Pt)やパラジウム(Pd)、フッ素(F)、窒素(N)、タンタル(Ta)、タングス テン(W)、炭素(C)などの不純物を添加する手法が知られている(非特許文献2~8 参照。)。

【 0 0 0 5 】

また、シリコン基板にニッケルを堆積した後に、水素プラズマにより水素イオンをニッケル薄膜に注入することで耐熱性が向上するという報告もある(非特許文献9参照。)。 この報告によれば、30nmのニッケルをシリコン基板上に堆積したのち、水素イオンを ニッケル薄膜に注入し、アニールすることでニッケルシリサイドを形成している。非特許 文献9によれば、上記の方法によって、ニッケルシリサイドの粒径が小さくなり、それが 要因となって耐熱性が向上するとしている。

[0006]

ところで、通常、シリサイドの凝集温度は膜厚に比例して高くなり、凝集しにくくなる 。これは、粒界 - 粒界の界面エネルギーが膜厚に比例して低下するためである。ところが 、トランジスタサイズが90nm以下のプロセステクノロジでは、接合深さが100nm 以下となりシリサイド膜厚も20nm以下程度が望ましい。そのような薄い膜厚では、ニ ッケルシリサイドは500 以下でも凝集が発生し、耐熱性を向上させることがさらに必 要となっている。

【 0 0 0 7 】

なお、特許文献1には、多結晶シリコンにショットキーバリアダイオードを作成する際 に、水素プラズマを用いることが開示されている。この技術によれば、水素が多結晶シリ コン中のダングリングボンドと結合し、バンド構造が単結晶シリコンに近づき、良好な特 性のショットキーバリアダイオードが得られる。

【0008】

また、特許文献 2 には、電極のニッケルシリサイドとエッチストッパの窒化シリコン(S i N)の密着性を向上させることを目的としてアンモニア(NH₃)プラズマ処理を行 うことが開示されている。

【非特許文献 1】M. Tinani, et al., "In situ real-time studies of nickel silicide phase formation", J. Vac. Sci. Technol. B 19(2), 376 (2001)

【非特許文献 2】D. Mangelinck, et al., "Effect of Co, Pt, and Au additions on th e stability and epitaxy of NiSi2 films on (111)Si", J. Appl. Phys., 84, 2583 (19 98)

【非特許文献 3】D. Z. Chi, et al., "Addressing Materials and Process-integration Issues of NiSi Silicide Process Using Impurity Engineering", The 4th Internatio nal Workshop on Junction Technology, pp.113 (2004)

【非特許文献4】C. -C. Wang, et al., "Formation of NiSi-Silicided p+n Shallow Junctions Using Implant-Through-Silicide and Low-Temperature Furnace Annealing", J

50

40

30

. Electrochem. Soc., 150, G557 (2003) 【非特許文献 5】J. -G. Yun, et al., "Abnormal Oxidation of Nickel Silicide on N-Type Substrate and Effect of Preamorphization Implantation", Jpn. J. Appl. Phys. , 43, 10, 6998 (2004) 【非特許文献 6】J. A. Kittl, et al., "Applications of Ni-based silicides to 45 n m CMOS and Beyond", Mat. Res. Soc. Symp. Proc. 810, C2. 1. 1 (2004) 【非特許文献7】W. Huang, et al., "Effect of a thin W interlayer on the thermal stability and electrical characteristics of NiSi film", J. Vac. Sci. Technol. B2 3, 2304 (2005) 10 【非特許文献 8】K. -W. Do, et al., "Formation of Low-Resistivity Nickel Silicide with High Temperature Stability from Atomic-Layer-Deposited Nickel Thin Film", Jpn. J. App. Phys. 45 B 2975 (2006) 【非特許文献 9】C. -J. Choi, et al., "Effects of Hydrogen Implantation on the St ructural and Electrical Properties of Nickel Silicide", J. Electrochem. Soc., 14 9, G517(2002) 【特許文献1】特開昭58-213465号公報 【特許文献 2 】特開 2 0 0 4 - 1 2 8 5 0 1 号公報 【発明の開示】 【発明が解決しようとする課題】 20 [0009]しかし、トランジスタサイズの微細化が進む近年、従来の技術ではニッケルシリサイド の耐熱性を十分に向上させることはできなくなっている。 本発明はこのような点に鑑みてなされたものであり、ニッケルシリサイドの耐熱性を向 上させることが可能な半導体装置の製造方法を提供することを目的とする。 【課題を解決するための手段】 [0010]本発明者らは、ゲート領域、ソース領域及びドレイン領域が形成された半導体基板上に ニッケルまたはニッケル合金を形成する工程と、第1の温度によるアニール処理により、 前記ゲート領域、前記ソース領域及び前記ドレイン領域にダイニッケルシリサイドを形成 30 する第1アニール工程と、水素イオンを含有するプラズマを発生させ、前記水素イオンを 前記ダイニッケルシリサイドまたは前記ダイニッケルシリサイドの下部の前記ゲート領域 、前記ソース領域及び前記ドレイン領域に注入するプラズマ処理工程と、第2の温度によ るアニール処理により前記ダイニッケルシリサイドをニッケルシリサイドに相変態させる 第2アニール工程と、を有する半導体装置の製造方法を提案する。 [0011]また、ゲート領域、ソース領域及びドレイン領域が形成されたシリコン基板上にニッケ ルまたはニッケル合金を形成する工程と、第1の温度によるアニール処理により、前記ゲ ート領域、前記ソース領域及び前記ドレイン領域にダイニッケルシリサイドを形成する第 1アニール工程と、第2の温度によるアニール処理により前記ダイニッケルシリサイドを 40 ニッケルシリサイドに相変態させる第2アニール工程と、水素プラズマを発生させ、水素 イオンを前記ニッケルシリサイドまたは前記ニッケルシリサイドの下部の前記ゲート領域 、前記ソース領域及び前記ドレイン領域に注入するプラズマ処理工程と、を有する半導体

装置の製造方法を提案する。

【発明の効果】

[0012]

本発明は、ダイニッケルシリサイド形成後にプラズマ処理で注入した水素イオンの影響 により、ニッケルシリサイドの耐熱性が向上し、凝集を抑制することが可能になる。これ により、接合リーク電流の低減が可能になる。

【0013】

また、ニッケルシリサイド形成後にプラズマ処理で注入した水素イオンの影響により、 50

50

ニッケルシリサイドの耐熱性が向上し、凝集を抑制することが可能になる。これにより、 接合リーク電流の低減が可能になる。

【発明を実施するための最良の形態】

【0014】

以下、本発明の実施の形態を図面を参照して詳細に説明する。

図1は、本実施の形態の半導体装置の製造方法の概略を示す断面図である。

ここで、例えば、シリコン(100)基板である半導体基板1には公知の製造工程によ リゲート領域2、サイドウォール3、ソース領域4及びドレイン領域5が形成されている ものとする。ゲート領域2はゲート絶縁膜2a、ゲート絶縁膜2a上に形成されたポリシ リコンゲート2bを有している。このような半導体基板1上にニッケル6を成膜する(成 膜工程(図1(A)))。

【0015】

なお、ニッケル6の代わりに白金、タングステン、タンタル、パラジウムのいずれか1 つ、あるいは2つ以上を含有するニッケル合金を成膜するようにしてもよい。

次に、例えば、N₂やアルゴン(Ar)などの不活性ガス雰囲気中で、260 程度で のアニール処理を行い、ゲート領域2、ソース領域4及びドレイン領域5にダイニッケル シリサイド7を形成する(第1アニール工程(図1(B)))。

【0016】

その後、例えばダイニッケルシリサイド7がニッケルシリサイドに相変態しない温度(例えば室温)の不活性ガス雰囲気中で水素イオンを含有するプラズマ(水素プラズマやア ²⁰ ンモニアプラズマなど)を発生させ、水素イオン(H⁺)をダイニッケルシリサイド7や ダイニッケルシリサイド7の下部のゲート領域2(ポリシリコンゲート2b)、ソース領 域4及びドレイン領域5に注入する(プラズマ処理工程)。その後、不活性ガスまたはシ ラン(SiH₄)を含む雰囲気中で、例えば、400 程度でのアニール処理を行い、ダ イニッケルシリサイド7をニッケルシリサイド8に相変態させる(第2アニール工程(図 1(C)))。

[0017]

なお、シランを含む雰囲気中で第2アニール工程を行う理由は、以下の通りである。 第2アニール工程によるダイニッケルシリサイドからニッケルシリサイドへの相変態時 にシランを供給すると、ダイニッケルシリサイドとシリコンの反応、シランとダイニッケ ルシリサイドとの反応が生じ、ニッケルシリサイド8とシリコンとの界面を基板表面側に 引き上げることができる。これにより、PN接合部分と、ニッケルシリサイド8とシリコ ンとの界面との距離が大きくなり接合リークを減少できる。

【0018】

なお、プラズマ処理工程と第2アニール工程は同時に行うようにしてもよい。

また、第2アニール工程の後に、プラズマ処理工程を行うようにしてもよい。その場合には、ニッケルシリサイド8に相変態させた後に、ニッケルシリサイド8やニッケルシリ サイド8の下部のゲート領域2、ソース領域4及びドレイン領域5に水素イオンを注入する。

【0019】

以下に、上記の製造方法により得られるニッケルシリサイド8の耐熱性を評価するため、ニッケルシリサイド8のシート抵抗を測定した結果を示す。なお、ここでは上記のようなMOS構造を形成した半導体基板1ではなく、シリコン基板上にニッケルシリサイドを 形成して、シート抵抗を測定したが、その特性は図1に示したような半導体基板1上に形 成する場合とほとんど同じである。

【0020】

まず、比較のために、ニッケル堆積後に水素イオンを注入して、その後ニッケルシリサ イドを形成した場合のシート抵抗の温度依存性を示す。

図2は、シリコン基板にニッケルを堆積した後に水素プラズマ処理とアニールを施して 形成したニッケルシリサイドにおけるシート抵抗の温度依存性を示すグラフである。 40

30

[0021]

縦軸がシート抵抗(ohm/sq.)、横軸がアニール温度()である。また、C1 がシリコン基板に20nmのニッケルを堆積した後、水素プラズマ(ヘリウムガスを混合 している)処理と400のアニール処理を同時に行った試料のシート抵抗であり、C2 は、比較のために、水素プラズマ処理を行わず、400のアニールを施した試料のシー ト抵抗を示している。これらの試料について、600~750の追加アニールを行い 、シート抵抗の温度依存性を測定した結果が図2のグラフである。

[0022]

図2に示すようにアニール温度が上昇すると、凝集が発生して抵抗値が上昇するが、ニッケル堆積後に水素プラズマ処理を施した場合と、水素プラズマ処理を行わない場合での ¹⁰ シート抵抗の差異はほとんど見られなかった。

【0023】

すなわち、20nmのニッケルから形成した薄膜のニッケルシリサイドの場合、ニッケ ル堆積後に水素イオンを注入する場合では、ほとんど耐熱性は向上しなかった。

図3は、シリコン基板上にニッケルを堆積して第1アニール工程を行った後に、プラズ マ処理工程と第2アニール工程を同時に行って形成したニッケルシリサイドにおけるシー ト抵抗の温度依存性を示すグラフである。

【0024】

縦軸がシート抵抗(ohm/sq.)、横軸がアニール温度()である。また、C3 は、シリコン基板上にニッケルを20nm堆積した後に第1アニール工程を行い、水素プ ラズマ(ヘリウムガスを混合している)処理と、400 の第2アニール工程とを同時に 行ってニッケルシリサイドを形成した試料のシート抵抗を示している。C4は、水素プラ ズマの代わりにアンモニアプラズマ処理を行った試料のシート抵抗を示している。また、 C5は、比較のために、第1アニール工程の後、プラズマ処理工程を行わないで第2アニ ール工程を行った試料のシート抵抗を示している。これらの試料について、600 ~7 00 の追加アニールを行い、シート抵抗を測定した結果が図3のグラフである。 【0025】

図3に示すようにアニール温度が上昇すると、凝集が発生して抵抗値が上昇する。しか ゆ、第1のアニール処理の後に水素イオンを含有するプラズマによるプラズマ処理を行う

し、第1のアニール処理の後に水素イオンを含有するプラズマによるプラズマ処理を行う ことで、高温での抵抗値の上昇が図2の場合よりも抑制されていることがわかる。すなわ ち、薄膜のニッケルシリサイドの耐熱性を向上でき、凝集作用を抑制できることがわかっ た。

[0026]

図4は、第2アニール工程後にプラズマ処理工程を行った場合のニッケルシリサイドに おけるシート抵抗の温度依存性を示すグラフである。

縦軸がシート抵抗(ohm/sq.)、横軸がアニール温度()である。C6が、第 2アニール工程の後、すなわちダイニッケルシリサイドからニッケルシリサイドに相変態 させた後に、水素プラズマ処理を行ったときのシート抵抗を示している。また、C7は、 水素プラズマ処理工程と第2アニール工程を同時に行ったときのニッケルシリサイドのシ ート抵抗を示し、C8は、第1アニール工程と第2アニール工程のみ行った場合のニッケ ルシリサイドのシート抵抗を示している。これらの試料について、600 ~700 の 追加アニールを行い、シート抵抗を測定した結果が図4のグラフである。 【0027】

図4のように、水素プラズマ処理工程と第2アニール工程とを同時に行った場合が、最 も抵抗値の上昇を抑制できるが、第2アニール工程を行った後に、水素プラズマ処理工程 を行っても、アニール工程のみにより形成したニッケルシリサイドよりも高温での抵抗値 の上昇が抑制できることがわかった。すなわち、第2アニール工程により、ニッケルシリ サイドを形成した後であっても、水素プラズマ処理工程を行うことで、薄膜のニッケルシ リサイドの耐熱性を向上でき、凝集作用を抑制できることがわかった。 【0028】

50

40

ところで、ニッケルシリサイドに相変態してからはグレインサイズは変わらないが、図 4のように水素プラズマ処理を行うと耐熱性が向上するので、非特許文献9で示されてい るように、耐熱性向上のメカニズムはグレインサイズの縮小によるものではないであろう

【0029】

本実施の形態の半導体装置の製造方法によって耐熱性が向上するのは、プラズマ処理工程により注入された水素イオンにより、

(1) ニッケルシリサイドと、その下部のシリコン領域(図1の場合は、ゲート領域2、 ソース領域4及びドレイン領域5) 中に含まれる微量酸素の還元

(2) 微小欠陥の回復

(3) ストレスの緩和

などが発生し、系が安定化するためと思われる。

【 0 0 3 0 】

特に、ニッケルシリサイドと、その下部のシリコン領域の界面では、自然酸化膜の影響 などで酸素が多く含有しやすい。そのため、界面近傍に水素イオンが注入するようにプラ ズマ処理の際の電力を調整することで、耐熱性をより向上させることができる。

【0031】

以上のように、本実施の形態の半導体装置の製造方法によれば、ニッケルシリサイドの 耐熱性を、ニッケル形成後に直ちに水素プラズマ処理を行う場合よりも大幅に向上するこ とができる。

[0032]

以下、本実施の形態の半導体装置の製造方法の詳細を説明する。

なお、以下に示す製造条件などはあくまで一例であり、これに限定されるものではない

【0033】

図 5 ~ 図 1 5 は、本実施の形態の半導体装置の製造方法の一工程における断面図である。

まず、例えば、Si(100) P型基板10(以下単にシリコン基板10という。)に、ドナーまたはアクセプタを注入して図示しないウェルを形成する。その後、STI(Shallow Trench Isolation)11を形成する。その後、チャネル用のイオン注入を行い、図示しないチャネル領域を形成する。その後、2nmのゲート絶縁膜12をCVD(Chemical Vapor Deposition)で形成する(図5(A))。さらに、100nmのポリシリコン13を堆積後、nチャネルMOSFETを形成する場合には、例えば、リンイオンを10keV、ドーズ量1.0×10¹⁶/cm²でイオン注入する。pチャネルMOSFETを形成する場合には、例えば、ボロンイオン(B⁺)を5keV、ドーズ量5.0×10¹⁵/cm²でイオン注入する(図5(B))。

【0034】

次に、パターニングしたフォトレジストパターン14をマスクにしてポリシリコン13 をエッチングしてポリシリコンゲート13aを形成する(図6(A))。フォトレジスト パターン14の除去後、エクステンション注入を行い、エクステンション領域15を形成 する(図6(B))。エクステンション領域15の形成の際、nチャネルMOSFETの 場合には、例えば、砒素イオン(As⁺)を1keV、ドーズ量1.0×10¹⁵/cm²で イオン注入し、pチャネルMOSFETの場合には、例えば、ボロンイオンを0.5ke V、ドーズ量1.0×10¹⁵/cm²でイオン注入する。

[0035]

次に、10nmの酸化膜と80nmの窒化シリコン膜をCVDで形成し、エッチバック を行うことでサイドウォール16と、サイドウォールスペーサ17を形成する(図7(A))。その後、さらに30nmの酸化膜をCVDで形成し、エッチバックを行うことでサ イドウォール18を形成する(図7(B))。

[0036]

30

40

10

以下、 n チャネルMOSFET形成領域と、 p チャネルMOSFET形成領域とを両方 図示して、工程の説明を続ける。

サイドウォール18の形成後、エクステンション領域15の低抵抗化のための低加速エネルギーでのイオン注入を行ったのち、nチャネルMOSFETにソース・ドレイン領域19の形成のためのイオン注入を行う(いずれのイオン注入も、pチャネルMOSFETの場合、例えば砒素イオンを用の場合、例えばボロンイオンを、nチャネルMOSFETの場合、例えば砒素イオンを用いる。)。そして、活性化アニールを行う(図8(A))。次に、サイドウォール18を除去した後、同様にpチャネルMOSFETにソース・ドレイン領域20の形成のためのイオン注入を行い、活性化アニールを行う(図8(B))。

【 0 0 3 7 】

10

続いて、 n チャネル M O S F E T 形成領域を酸化膜 2 1 によるマスクで覆い、 p チャネ ル M O S F E T のソース・ドレイン領域 2 0 をエッチングする(図 9 (A))。そして、 エッチングした領域にシリコンゲルマニウム (S i G e) 2 2 を選択エピタキシャル成長 する(図 9 (B))。

[0038]

次に、シリコンゲルマニウム22の上にシリコン層23を選択エピタキシャル成長する (図10(A))。これは、後の工程でニッケルシリサイドを形成したときに、ゲルマニ ウムがニッケルシリサイドに混入して耐熱性を悪化させるのを防止するためである。その 後、nチャネルMOSFET上の酸化膜21をフッ酸(HF)などで除去し、ニッケルタ ーゲットを用いてニッケル24を例えば20nm、スパッタリング法により堆積する。そ して、その上に窒化チタン(TiN)による保護膜25を形成する(図10(B))。 【0039】

20

30

40

なお、ニッケル24の膜厚は、8nm~200nmとしてもよい。但し、膜厚が薄いと ニッケルとシリコンとの反応時にニッケル供給量が少なくなり、シリコンリッチなニッケ ルダイシリサイドが形成されやすくなる。ニッケルダイシリサイドは、格子定数がシリコ ンとほぼ同じ(シリコン:5.43、ニッケルダイシリサイド:5.41)なので、 Si(111)面に沿ったスパイクとなり接合リークが増加してしまう。

【0040】

ニッケル24の膜厚を厚くすることにより、ニッケルとシリコンの反応時にニッケル供 給が多くなり、ニッケルリッチなダイニッケルシリサイドが形成されやすくなり、ニッケ ルダイシリサイドとシリコンの界面が平坦となる。但し、あまり厚いと、その後の未反応 のニッケルを除去する工程でニッケルを除去しきれなくなる。

[0041]

これらの理由を考慮すると、ニッケル24の膜厚は、15nm~30nmとすることが 好ましい。

なお、ニッケルターゲットの代わりに、ニッケル合金ターゲットを用いてもよい。例え ば、ニッケルシリサイドの凝集抑制作用のある白金、タングステン、タンタル、パラジウ ムのいずれか1つ、あるいは2つ以上を含有するようなニッケル合金ターゲットを用いる 。例えば、ニッケルと白金の合金ターゲットを用いた場合には、白金は1原子%~10原 子%含有させる。

【0042】

また、保護膜25として窒化チタンの代わりにチタン(Ti)を用いてもよいし、保護 膜25を形成しないようにしてもよい。

次に、ニッケルシリサイド形成のための第1アニール工程及び第2アニール工程を行う 。

【0043】

第1のアニール工程では、不活性ガス雰囲気中で、例えば260 で30秒間のアニー ルを行い、まずダイニッケルシリサイド26を形成する。その後、保護膜25と、未反応 のニッケル24を硫酸(H₂SO₄):過酸化水素水=3:1の溶液で除去する(図11(A))。 (9)

[0044]

なお、第1アニール工程は、ダイニッケルシリサイド26が形成できるように、200 ~350 で10秒~400秒間の範囲で行うようにしてもよい。但し、スループット 向上のためには、アニール時間は短いほどよい。

【0045】

また、硫酸と過酸化水素水による溶液の代わりに塩酸(HC1)+過酸化水素水を用いてもよい。

次に、プラズマ処理工程及び第2アニール工程を行う。

[0046]

ここでは、例えば、プラズマ処理と同時にアニール処理を行う。

プラズマ処理で水素プラズマを発生させる場合には、ダイニッケルシリサイド26と、 その下部のゲート領域、ソース領域及びドレイン領域の界面近傍に水素イオンが注入され るように、200mmウェハあたり100W~750Wでプラズマ処理を行うことが望ま しい。なお、真空度は1mTorr~10Torr程度で、不活性ガス雰囲気中で行う。 そして、同時にアニール温度を400 としてアニール処理を行い、ダイニッケルシリサ イド26からニッケル(モノ)シリサイド27に相変態させる(図11(B))。 【0047】

なお、後の配線工程などで高温になり相変態が進むことを考慮すると、アニール温度は 300 ~500 、アニール時間はアニール温度を考慮して10秒~400秒で行うよ うにしてもよい。但し、あまり温度を上げすぎると小さい粒径のニッケルシリサイド27 の凝集が進むので、より好ましくは、アニール温度は320 ~450 で、アニール時 間はアニール温度及びスループットを考慮して、10秒~120秒とすることが好ましい

20

30

40

10

[0048]

また、水素プラズマの他に、アンモニアプラズマを発生させるようにしてもよいし、水 素イオンを含有する、ジボラン(B₂H₆)プラズマ、シランプラズマ、ジシラン(Si₂ H₆)プラズマを用いるようにしてもよい。

【 0 0 4 9 】

なお、これらのプラズマを用いた場合には、ダイニッケルシリサイド26と、その下部 のゲート領域、ソース領域及びドレイン領域の界面近傍に水素イオンを注入させるために は、水素プラズマの場合よりも大きな電力で行うことが必要である。但し、ダイニッケル シリサイド26内の微小酸素の還元作用などにより、界面近傍にまで水素イオンが到達し なくても、ある程度の耐熱性の向上は可能である。

[0050]

また、プラズマ処理工程は、第2アニール工程と同時ではなく、第2アニール工程より 前に行うようにしてもよいし、第2アニール工程後に行って、ニッケルシリサイド27及 びその下部のゲート領域、ソース領域及びドレイン領域に水素イオンを注入するようにし てもよい。その場合には、プラズマの種類に応じて、ニッケルシリサイド27と、その下 部のゲート領域、ソース領域及びドレイン領域の界面近傍に水素イオンを注入するように 電力を調整することで、より大きな耐熱性向上効果が可能である。

【0051】

以降は公知の配線工程を行う。なお、以下ではnチャネルMOSFET部分のみを図示 するが、pチャネルMOSFET部分も同様の配線工程が適用できる。

ニッケルシリサイド27の形成後は、凝集が発生しないように500 以下でのプロセ スを行う。

【0052】

まず、ニッケルシリサイド27の形成後のnチャネルMOSFET上に、プラズマCV Dで窒化シリコン膜28を500 で50nm、酸化膜29を400 で600nm、順 に堆積する(図12(A))。そして、CMPで酸化膜29を平坦化する(図12(B))。 [0053]

次に、酸化膜29上に図示しないフォトレジスト膜を形成しパターニングした後、エッ チングにより、nチャネルMOSFETの電極であるニッケルシリサイド27と上層の配 線層とを接続するための開口部を形成する(図13(A))。そして、エッチングした酸 化膜29上にスパッタリング法で窒化チタン膜30を50nm堆積し、CVDでタングス テン31を開口部に埋め込む(図13(B))。

[0054]

その後、 C M P にて平坦化し(図14(A))、 層間膜32を堆積する(図14(B))。

10 さらに、層間膜32をパターニングしてバリアメタルとしてタンタル(図示せず)を堆 積した後、配線として銅(Cu)33を埋め込む。そして、CMPで平坦化する。層間膜 32の堆積、タンタル+銅33の埋め込み、CMPによる平坦化を複数回繰り返して多層 配線を形成し、最上層の銅33上にアルミニウム電極34を形成することで、半導体装置 が完成する(図15)。

[0055]

上記のように、本実施の形態の半導体装置の製造方法によれば、ニッケルシリサイドを 形成する際に、第1アニール工程の後、プラズマ処理によって水素イオンを注入すること によって、前述したような微量酸素の還元などが生じ、ニッケルシリサイドの耐熱性が向 上し、凝集の発生を抑制することができる。これにより、接合リーク電流の低減が可能と なる。

20

[0056]

また、プラズマ処理による水素イオンの注入によってニッケルシリサイドの表面及び界 面ラフネスの低減や、ゲート抵抗、ソース抵抗及びドレイン抵抗のばらつきの抑制も期待 できる。

【0057】

なお、上記の説明では、pチャネルMOSFETのゲート領域、ソース領域及びドレイ ン領域にシリコンゲルマニウム混晶を形成して、圧縮ひずみによりチャネルでのホールの 移動度を高めた構造について説明したが、これに限定されない。例えば、チャネルへのス トレスを考慮し、nチャネルMOSFETと同様にシリコンを用いてもよい。

[0058]

また、nチャネルMOSFETのゲート領域、ソース領域またはドレイン領域にシリコ ンカーボン(SiC)混晶、シリコンゲルマニウムカーボン(SiGeC)混晶を用いて もよい。なお、ゲルマニウムを含む混晶を用いる場合には、耐熱性の悪化を防ぐために、 形成した混晶の上にシリコン層を形成した後に、ニッケルシリサイドを形成することが望 ましい。

[0059]

(付記1) ゲート領域、ソース領域及びドレイン領域が形成された半導体基板上にニ ッケルまたはニッケル合金を形成する工程と、

第1の温度によるアニール処理により、前記ゲート領域、前記ソース領域及び前記ドレ イン領域にダイニッケルシリサイドを形成する第1アニール工程と、

40

30

水素イオンを含有するプラズマを発生させ、前記水素イオンを前記ダイニッケルシリサ イドまたは前記ダイニッケルシリサイドの下部の前記ゲート領域、前記ソース領域及び前 記ドレイン領域に注入するプラズマ処理工程と、

第2の温度によるアニール処理により前記ダイニッケルシリサイドをニッケルシリサイ ドに相変態させる第2アニール工程と、

を有することを特徴とする半導体装置の製造方法。

 $\begin{bmatrix} 0 & 0 & 6 & 0 \end{bmatrix}$

(付記2) 前記プラズマ処理工程を前記第2アニール工程と同時に行うことを特徴と する付記1記載の半導体装置の製造方法。

(付記3) 前記プラズマは水素プラズマであることを特徴とする付記1または2記載

(10)

(11)

の半導体装置の製造方法。

[0061]

(付記4) 前記プラズマはアンモニアプラズマであることを特徴とする付記1または 2記載の半導体装置の製造方法。

(付記5) 前記プラズマはジボランプラズマ、シランプラズマまたはジシランプラズ マであることを特徴とする付記1または2記載の半導体装置の製造方法。

【0062】

(付記6) 前記水素イオンを、前記ダイニッケルシリサイドと、前記半導体基板の前 記ゲート領域、前記ドレイン領域及び前記ソース領域との界面近傍に注入することを特徴 とする付記1乃至5記載の半導体装置の製造方法。

[0063]

(付記7) ゲート領域、ソース領域及びドレイン領域が形成されたシリコン基板上に ニッケルまたはニッケル合金を形成する工程と、

第1の温度によるアニール処理により、前記ゲート領域、前記ソース領域及び前記ドレ イン領域にダイニッケルシリサイドを形成する第1アニール工程と、

第2の温度によるアニール処理により前記ダイニッケルシリサイドをニッケルシリサイ ドに相変態させる第2アニール工程と、

水素プラズマを発生させ、水素イオンを前記ニッケルシリサイドまたは前記ニッケルシ リサイドの下部の前記ゲート領域、前記ソース領域及び前記ドレイン領域に注入するプラ ズマ処理工程と、

を有することを特徴とする半導体装置の製造方法。

【0064】

(付記8) 前記水素イオンを、前記ニッケルシリサイドと、前記半導体基板の前記ゲート領域、前記ドレイン領域及び前記ソース領域との界面近傍に注入することを特徴とする付記7記載の半導体装置の製造方法。

[0065]

(付記9) 200mmウェハあたり100W乃至750Wの条件で前記プラズマ処理 工程を行うことを特徴とする付記3、7または8記載の半導体装置の製造方法。

(付記10) 前記ニッケル合金は、白金、タングステン、タンタル、パラジウムのい ずれか1つ、あるいは2つ以上を含有することを特徴とする付記1乃至9のいずれか一項 ³ に記載の半導体装置の製造方法。

[0066]

(付記11) 前記半導体基板の前記ゲート領域、前記ソース領域または前記ドレイン 領域に、シリコンゲルマニウム混晶、シリコンカーボン混晶またはシリコンゲルマニウム カーボン混晶を用いることを特徴とする付記1乃至10のいずれか一項に記載の半導体装 置の製造方法。

【0067】

(付記12) 前記シリコンゲルマニウム混晶または前記シリコンゲルマニウムカーボン混晶の上面にシリコン層を形成した後に、前記シリコン層の上面に前記ニッケルまたは前記ニッケル合金を成膜することを特徴とする付記11記載の半導体装置の製造方法。 【0068】

(付記13) 前記第2アニール工程は、シランを含む雰囲気中で行うことを特徴とす る付記1乃至12のいずれか一項に記載の半導体装置の製造方法。

(付記14)前記第1アニール工程の際、前記第1の温度を200 乃至350 とし、アニール時間を10秒乃至400秒とすることを特徴とする付記1乃至13のいずれか一項に記載の半導体装置の製造方法。

【 0 0 6 9 】

(付記15)前記第2アニール工程の際、前記第2の温度を300 乃至500 とし、アニール時間を10秒乃至400秒とすることを特徴とする付記1乃至14のいずれか一項に記載の半導体装置の製造方法。

10

30

20

【図面の簡単な説明】

[0070]

【図1】本実施の形態の半導体装置の製造方法の概略を示す断面図である。

【図2】シリコン基板にニッケルを堆積した後に水素プラズマ処理とアニールを施して形成したニッケルシリサイドにおけるシート抵抗の温度依存性を示すグラフである。

【図3】シリコン基板上にニッケルを堆積して第1アニール工程を行った後に、プラズマ 処理工程と第2アニール工程を同時に行って形成したニッケルシリサイドにおけるシート 抵抗の温度依存性を示すグラフである。

【図4】第2アニール工程後にプラズマ処理工程を行った場合のニッケルシリサイドにおけるシート抵抗の温度依存性を示すグラフである。

10

20

【図5】本実施の形態の半導体装置の製造方法の一工程における断面図である(その1) 【図6】本実施の形態の半導体装置の製造方法の一工程における断面図である(その2) 【図7】本実施の形態の半導体装置の製造方法の一工程における断面図である(その3) 【図8】本実施の形態の半導体装置の製造方法の一工程における断面図である(その4) 【図9】本実施の形態の半導体装置の製造方法の一工程における断面図である(その5) 【図10】本実施の形態の半導体装置の製造方法の一工程における断面図である(その6) . 【図11】本実施の形態の半導体装置の製造方法の一工程における断面図である(その7)。 【図12】本実施の形態の半導体装置の製造方法の一工程における断面図である(その8)。 【図13】本実施の形態の半導体装置の製造方法の一工程における断面図である(その9)。 【図14】本実施の形態の半導体装置の製造方法の一工程における断面図である(その1 0)。 【図15】本実施の形態の半導体装置の製造方法の一工程における断面図である(その1 1)。 【符号の説明】 [0071]1 半導体基板 2 ゲート領域 2 a ゲート絶縁膜 2 b ポリシリコンゲート

- 3 サイドウォール
- 4 ソース領域
- 5 ドレイン領域
- 6 ニッケル
- 7 ダイニッケルシリサイド
- 8 ニッケルシリサイド

















【図5】



(B)



【図6】





(B)



(B)













【図11】 (A)















【図13】



(B)









(17)

フロントページの続き

(51)Int.CI.			FΙ		
H 0 1 L	29/49	(2006.01)	H 0 1 L	27/08	321F
H 0 1 L	21/8238	(2006.01)	H 0 1 L	27/08	321E
H 0 1 L	27/092	(2006.01)			

(56)参考文献 特開平07-283168(JP,A) 特開2000-031092(JP,A) 特開2005-150752(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 0 1 L 21/336 H 0 1 L 21/28 H 0 1 L 21/8238 H 0 1 L 27/092 H 0 1 L 29/417 29/423 H 0 1 L H 0 1 L 29/49 29/78 H 0 1 L