

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2017-85162
(P2017-85162A)

(43) 公開日 平成29年5月18日(2017.5.18)

(51) Int.Cl.	F 1	テーマコード (参考)
H01L 21/336 (2006.01)	H01L 29/78	627C 2H092
H01L 29/786 (2006.01)	H01L 29/78	618B 2H192
G02F 1/1368 (2006.01)	H01L 29/78	618C 2K101
G02F 1/1343 (2006.01)	G02F 1/1368	3K107
H05B 33/10 (2006.01)	G02F 1/1343	5F110

審査請求 有 請求項の数 2 O L (全 50 頁) 最終頁に続く

(21) 出願番号	特願2017-9135 (P2017-9135)	(71) 出願人	000153878
(22) 出願日	平成29年1月23日 (2017.1.23)		株式会社半導体エネルギー研究所
(62) 分割の表示	特願2015-3028 (P2015-3028) の分割		神奈川県厚木市長谷398番地
原出願日	平成21年10月22日 (2009.10.22)	(72) 発明者	伊藤 俊一 神奈川県厚木市長谷398番地 株式会社
(31) 優先権主張番号	特願2008-274520 (P2008-274520)		半導体エネルギー研究所内
(32) 優先日	平成20年10月24日 (2008.10.24)	(72) 発明者	細羽 みゆき 神奈川県厚木市長谷398番地 株式会社
(33) 優先権主張国	日本国 (JP)		半導体エネルギー研究所内
		(72) 発明者	須澤 英臣 神奈川県厚木市長谷398番地 株式会社
			半導体エネルギー研究所内
		(72) 発明者	笛川 慎也 神奈川県厚木市長谷398番地 株式会社
			半導体エネルギー研究所内

最終頁に続く


(54) 【発明の名称】半導体装置の作製方法

(57) 【要約】

【課題】露光マスク数を削減することでフォトリソグラフィ工程を簡略化し、酸化物半導体を有する半導体装置を低成本で生産性よく作製することを課題の一とする。

【解決手段】チャネルエッチ構造の逆スタガ型薄膜トランジスタを有する半導体装置の作製方法において、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたマスク層を用いて酸化物半導体膜及び導電膜のエッティング工程を行う。エッティング工程において、第1のエッティング工程は、エッティングガスによるドライエッティングを行い、第2のエッティング工程はエッティング液によるウエットエッティングを用いる。

【選択図】図1



【特許請求の範囲】**【請求項 1】**

ゲート電極と、前記ゲート電極上のゲート絶縁膜と、前記ゲート絶縁膜上の酸化物半導体膜と、前記酸化物半導体膜上の導電膜を有する半導体装置の作製方法であって、

前記ゲート絶縁膜上、前記酸化物半導体膜上、及び前記導電膜上に第1のマスク層を形成する工程と、

前記第1のマスク層を用いて、ドライエッチングによりエッチングする工程と、

前記第1のマスク層をアッシングして第2のマスク層を形成する工程と、

前記第2のマスク層を用いて、ウェットエッチングによりエッチングする工程と、を有し、

前記ウェットエッチングによりエッチングする工程を経て形成された前記酸化物半導体膜の端部は、前記導電膜の端部と曲率が異なることを特徴とする半導体装置の作製方法。

【請求項 2】

ゲート電極と、前記ゲート電極上のゲート絶縁膜と、前記ゲート絶縁膜上の酸化物半導体膜と、前記酸化物半導体膜上の導電膜を有する半導体装置の作製方法であって、

前記ゲート絶縁膜上、前記酸化物半導体膜上、及び前記導電膜上に第1のマスク層を形成する工程と、

前記第1のマスク層を用いて、ドライエッチングによりエッチングする工程と、

前記第1のマスク層をアッシングして第2のマスク層を形成する工程と、

前記第2のマスク層を用いて、ウェットエッチングによりエッチングする工程と、を有し、

前記ウェットエッチングによりエッチングする工程を経て形成された前記酸化物半導体膜の端部は、前記導電膜の端部と不連続となることを特徴とする半導体装置の作製方法。

【発明の詳細な説明】**【技術分野】****【0001】**

酸化物半導体を用いる半導体装置及びその作製方法に関する。

【背景技術】**【0002】**

液晶表示装置に代表されるように、ガラス基板等の平板に形成される薄膜トランジスタは、アモルファスシリコン、多結晶シリコンによって作製されている。アモルファスシリコンを用いた薄膜トランジスタは、電界効果移動度が低いもののガラス基板の大面積化に対応することができ、一方、結晶シリコンを用いた薄膜トランジスタは電界効果移動度が高いものの、レーザアニール等の結晶化工程が必要であり、ガラス基板の大面積化には必ずしも適応しないといった特性を有している。

【0003】

これに対し、酸化物半導体を用いて薄膜トランジスタを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛、In-Ga-Zn-O系酸化物半導体を用いて薄膜トランジスタを作製し、画像表示装置のスイッチング素子などに用いる技術が特許文献1及び特許文献2で開示されている。

【先行技術文献】**【特許文献】****【0004】**

【特許文献1】特開2007-123861号公報

【特許文献2】特開2007-96055号公報

【発明の概要】**【発明が解決しようとする課題】****【0005】**

酸化物半導体にチャネル形成領域を設ける薄膜トランジスタは、アモルファスシリコンを用いた薄膜トランジスタよりも高い電界効果移動度が得られている。酸化物半導体膜はス

パッタリング法などによって300℃以下の温度で膜形成が可能であり、多結晶シリコンを用いた薄膜トランジスタよりも製造工程が簡単である。

【0006】

このような酸化物半導体を用いてガラス基板、プラスチック基板等に薄膜トランジスタを形成し、液晶ディスプレイ、エレクトロルミネセンスディスプレイ又は電子ペーパー等への応用が期待されている。

【0007】

また、薄膜トランジスタの作製には、多数の露光マスク（フォトマスクともいう）を用い、フォトリソグラフィ工程によって積層構造を形成する方法が用いられる。しかし、フォトリソグラフィ工程は、多数の工程を含む工程であり、製造コストや歩留まり、生産性などに大きく影響を与える要因の1つである。中でも設計や製造コストが高い露光マスク数の削減は大きな課題である。

10

【0008】

上述した問題に鑑み、露光マスク数を削減することでフォトリソグラフィ工程を簡略化し、半導体装置を低コストで生産性よく作製することを課題の一とする。

【課題を解決するための手段】

【0009】

逆スタガ型薄膜トランジスタを有する半導体装置の作製方法において、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたマスク層を用いてエッチング工程を行う。

20

【0010】

多階調マスクを用いて形成したマスク層は複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するマスク層を形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。

【0011】

逆スタガ型薄膜トランジスタの作製工程においては、半導体膜、及び導電膜を島状に加工するエッチング工程（第1のエッチング工程）と、導電膜と半導体層をソース電極層、ドレイン電極層、及び凹部を有する半導体層にエッチング加工するエッチング工程（第2のエッチング工程）を行う。この第1のエッチング工程をエッチングガスによるドライエッティングを行い、かつ第2のエッチング工程をエッチング液によるウェットエッティングを用いて行う。

30

【0012】

エッティングガスとしては、塩素を含むガス（塩素系ガス、例えばCl₂、BCl₃、SiCl₄など）が好ましい。さらに上記ガスに酸素や希ガス（例えばArなど）を添加したエッティングガスを用いてもよい。

【0013】

エッティング液としては、燐酸と酢酸と硝酸を混ぜた溶液や、アンモニア過水を用いることができる。

40

【0014】

本明細書中で用いる酸化物半導体は、In_mMO₃(ZnO)_m(m>0)で表記される薄膜を形成し、その薄膜を半導体層として用いた薄膜トランジスタを作製する。なお、Mは、ガリウム(Ga)、鉄(Fe)、ニッケル(Ni)、マンガン(Mn)及びコバルト(Co)から選ばれた一の金属元素又は複数の金属元素を示す。例えばMとして、Gaの場合があることの他、GaとNi又はGaとFeなど、Ga以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Mとして含まれる金属元素の他に、不純物元素としてFe、Niその他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある。本明細書においてはこの薄膜をIn-Ga-Zn-O系非単結晶膜とも呼ぶ

50

。

【 0 0 1 5 】

In - Ga - Zn - O 系非単結晶膜の結晶構造は、スパッタ法で成膜した後、200 ~ 500、代表的には300 ~ 400で10分 ~ 100分行っているため、アモルファス構造がXRD(X線回析)の分析では観察される。また、薄膜トランジスタの電気特性もゲート電圧±20Vにおいて、オンオフ比が10⁹以上、移動度が10以上のものを作製することができる。

【 0 0 1 6 】

本明細書で開示する発明の構成の一形態は、絶縁表面を有する基板上にゲート電極層を形成し、ゲート電極層上にゲート絶縁層、酸化物半導体膜、及び導電膜を積層し、ゲート絶縁層、酸化物半導体膜、及び導電膜上に第1のマスク層を形成し、第1のマスク層を用いて酸化物半導体膜、及び導電膜を第1のエッチング工程によりエッチングして、酸化物半導体層、及び導電層を形成し、第1のマスク層をエッチングして第2のマスク層を形成し、第2のマスク層を用いて酸化物半導体層、及び導電層を第2のエッチング工程によりエッチングして、凹部を有する酸化物半導体層、ソース電極層及びドレイン電極層を形成し、第1のマスク層は透過した光が複数の強度となる露光マスクを用いて形成し、第1のエッチング工程は、エッチングガスによるドライエッチングを用い、第2のエッチング工程はエッチング液によるウエットエッチングを用い、凹部を有する酸化物半導体層において、ソース電極層及びドレイン電極層と重なる領域の膜厚より薄い膜厚の領域を有する。

10

【 0 0 1 7 】

本明細書で開示する発明の構成の他の一形態は、絶縁表面を有する基板上にゲート電極層を形成し、ゲート電極層上にゲート絶縁層、第1の酸化物半導体膜、第2の酸化物半導体膜、及び導電膜を積層し、ゲート絶縁層、第1の酸化物半導体膜、第2の酸化物半導体膜、及び導電膜上に第1のマスク層を形成し、第1のマスク層を用いて第1の酸化物半導体膜、第2の酸化物半導体膜、及び導電層を第1のエッチング工程によりエッチングして、第1の酸化物半導体層、第2の酸化物半導体層、及び導電層を形成し、第1のマスク層をエッチングして第2のマスク層を形成し、第2のマスク層を用いて第1の酸化物半導体層、第2の酸化物半導体層、及び導電層を第2のエッチング工程によりエッチングして、凹部を有する酸化物半導体層、ソース領域、ドレイン領域、ソース電極層及びドレイン電極層を形成し、第1のマスク層は透過した光が複数の強度となる露光マスクを用いて形成し、第1のエッチング工程は、エッチングガスによるドライエッチングを用い、第2のエッチング工程はエッチング液によるウエットエッチングを用い、凹部を有する酸化物半導体層において、ソース領域及びドレイン領域と重なる領域の膜厚より薄い膜厚の領域を有する。

20

【 0 0 1 8 】

本明細書で開示する半導体装置の作製方法は、上記課題の少なくとも一つを解決する。

【 0 0 1 9 】

また、薄膜トランジスタのソース領域及びドレイン領域として用いる第2の酸化物半導体膜は、チャネル形成領域として用いる第1の酸化物半導体膜の膜厚よりも薄く、且つ、より高い導電率(電気伝導度)を有するのが好ましい。

30

【 0 0 2 0 】

第2の酸化物半導体膜は、n型の導電型を示し、ソース領域及びドレイン領域として機能する。

40

【 0 0 2 1 】

また第1の酸化物半導体膜は非晶質構造を有し、第2の酸化物半導体膜は非晶質構造の中に結晶粒(ナノクリスタル)を含む場合がある。この第2の酸化物半導体膜中の結晶粒(ナノクリスタル)は直径1nm ~ 10nm、代表的には2nm ~ 4nm程度である。

【 0 0 2 2 】

ソース領域及びドレイン領域(n+層)として用いる第2の酸化物半導体膜としてIn-Ga-Zn-O系非単結晶膜を用いることができる。

50

【 0 0 2 3 】

薄膜トランジスタを覆い、かつチャネル形成領域を含む酸化物半導体層に接する絶縁膜を形成してもよい。

【 0 0 2 4 】

また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース線に対して、駆動回路保護用の保護回路を同一基板上に設けることが好ましい。保護回路は、酸化物半導体を用いた非線形素子を用いて構成することが好ましい。

【 0 0 2 5 】

なお、第1、第2として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。

10

【 0 0 2 6 】

また、駆動回路を有する表示装置としては、液晶表示装置の他に、発光素子を用いた発光表示装置や、電気泳動表示素子を用いた電子ペーパーとも称される表示装置が挙げられる。

【 0 0 2 7 】

発光素子を用いた発光表示装置においては、画素部に複数の薄膜トランジスタを有し、画素部においてもある薄膜トランジスタのゲート電極と他のトランジスタのソース配線、或いはドレイン配線を接続させる箇所を有している。また、発光素子を用いた発光表示装置の駆動回路においては、薄膜トランジスタのゲート電極とその薄膜トランジスタのソース配線、或いはドレイン配線を接続させる箇所を有している。

20

【 0 0 2 8 】

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

【 発明の効果 】**【 0 0 2 9 】**

露光マスク数を削減することでフォトリソグラフィ工程を簡略化し、信頼性のある半導体装置を低コストで生産性よく作製することができる。

【 図面の簡単な説明 】**【 0 0 3 0 】**

30

【図1】半導体装置の作製方法を説明する図。

【図2】半導体装置を説明する図。

【図3】半導体装置の作製方法を説明する図。

【図4】半導体装置を説明する図。

【図5】半導体装置の作製方法を説明する図。

【図6】半導体装置の作製方法を説明する図。

【図7】半導体装置の作製方法を説明する図。

【図8】半導体装置の作製方法を説明する図。

【図9】半導体装置の作製方法を説明する図。

40

【図10】半導体装置を説明する図。

【図11】半導体装置を説明する図。

【図12】半導体装置を説明する図。

【図13】半導体装置を説明する図。

【図14】半導体装置のブロック図を説明する図。

【図15】信号線駆動回路の構成を説明する図。

【図16】信号線駆動回路の動作を説明するタイミングチャート。

【図17】信号線駆動回路の動作を説明するタイミングチャート。

【図18】シフトレジスタの構成を説明する図。

【図19】図18に示すフリップフロップの接続構成を説明する図。

【図20】半導体装置の画素等価回路を説明する図。

50

- 【図 2 1】半導体装置を説明する図。
- 【図 2 2】半導体装置を説明する図。
- 【図 2 3】半導体装置を説明する図。
- 【図 2 4】半導体装置を説明する図。
- 【図 2 5】電子ペーパーの使用形態の例を説明する図。
- 【図 2 6】電子書籍の一例を示す外観図。
- 【図 2 7】テレビジョン装置およびデジタルフォトフレームの例を示す外観図。
- 【図 2 8】遊技機の一例を示す外観図。
- 【図 2 9】携帯電話機の一例を示す外観図。
- 【図 3 0】多階調マスクを説明する図。

10

【発明を実施するための形態】

【0 0 3 1】

実施の形態について、図面を用いて詳細に説明する。但し、以下の説明に限定されず、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。

【0 0 3 2】

(実施の形態 1)

本実施の形態の半導体装置の作製方法を図 1 及び図 2 を用いて説明する。

20

【0 0 3 3】

図 2 (A 1) は本実施の形態の半導体装置の有する薄膜トランジスタ 4 2 0 の平面図であり、図 2 (A 2) は図 2 (A 1) の線 C 1 - C 2 における断面図である。薄膜トランジスタ 4 2 0 は逆スタガ型の薄膜トランジスタであり、ゲート電極層 4 0 1、ゲート絶縁層 4 0 2、半導体層 4 0 3、ソース領域又はドレイン領域として機能する n⁺ 層 4 0 4 a、4 0 4 b、ソース電極層又はドレイン電極層 4 0 5 a、4 0 5 b を含む。

【0 0 3 4】

図 1 (A) 乃至 (E) は薄膜トランジスタ 4 2 0 の作製工程を示す断面図に相当する。

【0 0 3 5】

図 1 (A) において、下地膜となる絶縁膜 4 0 7 が設けられた基板 4 0 0 上にゲート電極層 4 0 1 を設ける。絶縁膜 4 0 7 は、基板 4 0 0 からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造により形成することができる。本実施の形態では、酸化珪素膜（膜厚 1 0 0 nm）を用いる。ゲート電極層 4 0 1 の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。

30

【0 0 3 6】

例えば、ゲート電極層 4 0 1 の 2 層の積層構造としては、アルミニウム層上にモリブデン層が積層された 2 層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタル層を積層した二層構造、窒化チタン層とモリブデン層とを積層した二層構造とすることが好ましい。3 層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金またはアルミニウムとチタンの合金と、窒化チタン層またはチタン層とを積層した積層とすることが好ましい。

40

【0 0 3 7】

ゲート電極層 4 0 1 上にゲート絶縁層 4 0 2、第 1 の酸化物半導体膜 4 3 1、第 2 の酸化物半導体膜 4 3 2、及び導電膜 4 3 3 を順に積層する。

【0 0 3 8】

ゲート絶縁層 4 0 2 は、プラズマ CVD 法又はスパッタリング法等を用いて、酸化シリコ

50

ン層、窒化シリコン層、酸化窒化シリコン層又は窒化酸化シリコン層を単層で又は積層して形成することができる。また、ゲート絶縁層402として、有機シランガスを用いたCVD法により酸化シリコン層を形成することも可能である。有機シランガスとしては、珪酸エチル(TEOS:化学式Si(OCH₃)₄)、テトラメチルシラン(TMS:化学式Si(CH₃)₄)、テトラメチルシクロテトラシロキサン(TMCTS)、オクタメチルシクロテトラシロキサン(OMCTS)、ヘキサメチルジシラザン(HMDS)、トリエトキシシラン(SiH(OCH₃)₃)、トリスジメチルアミノシラン(SiH(N(CH₃)₂)₃)等のシリコン含有化合物を用いることができる。

【0039】

なお、第1の酸化物半導体膜431をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層402の表面に付着しているゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、水素、N₂Oなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にCl₂、CF₄などを加えた雰囲気で行ってもよい。

【0040】

また、第2の酸化物半導体膜432と導電膜433との接触領域はプラズマ処理によって改質されていることが好ましい。本実施の形態では、導電膜433を形成する前に、第2の酸化物半導体膜432(本実施の形態ではIn-Ga-Zn-O系非単結晶膜)にアルゴン雰囲気下でプラズマ処理を行う。

【0041】

プラズマ処理は、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、水素、N₂Oなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にCl₂、CF₄などを加えた雰囲気で行ってもよい。

【0042】

本実施の形態では、第1の酸化物半導体膜431及び第2の酸化物半導体膜432としてIn-Ga-Zn-O系非単結晶膜を用いる。第1の酸化物半導体膜431と第2の酸化物半導体膜432とは異なる成膜条件で形成され、第2の酸化物半導体膜432の方がより導電率が高く低抵抗な酸化物半導体膜である。例えば第2の酸化物半導体膜432として、スパッタ法でのアルゴンガス流量を40sccmとした条件で得られる酸化物半導体膜で形成する。第2の酸化物半導体膜432は、n型の導電型を有し、活性化工エネルギー(E)が0.01eV以上0.1eV以下である。なお、本実施の形態では、第2の酸化物半導体膜432は、In-Ga-Zn-O系非単結晶膜であり、少なくともアモルファス成分を含んでいるものとする。第2の酸化物半導体膜432は非晶質構造の中に結晶粒(ナノクリスタル)を含む場合がある。この第2の酸化物半導体膜432中の結晶粒(ナノクリスタル)は直径1nm~10nm、代表的には2nm~4nm程度である。

【0043】

n⁺層となる第2の酸化物半導体膜432を設けることにより、金属層である導電膜433と、チャネル形成領域となる第1の酸化物半導体膜431との間を良好な接合としてショットキー接合に比べて熱的にも安定動作を有せしめる。また、チャネルのキャリアを供給する(ソース側)、またはチャネルのキャリアを安定して吸収する(ドレイン側)、または抵抗成分を配線との界面に作らないためにも積極的にn⁺層を設けると効果的である。また低抵抗化により、高いドレイン電圧でも良好な移動度を保持することができる。

【0044】

ゲート絶縁層402、第1の酸化物半導体膜431、第2の酸化物半導体膜432、導電膜433を大気に触れさせることなく連続的に形成することができる。大気に触れさせることなく連続成膜することで、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。

10

20

30

40

50

【0045】

ゲート絶縁層402、第1の酸化物半導体膜431、第2の酸化物半導体膜432、導電膜433上にマスク434を形成する。

【0046】

本実施の形態では、マスク434を形成するために高階調マスクを用いた露光を行う例を示す。マスク434を形成するためレジストを形成する。レジストは、ポジ型レジストまたはネガ型レジストを用いることができる。ここでは、ポジ型レジストを用いて示す。

【0047】

次に、露光マスクとして多階調マスク59を用いて、レジストに光を照射して、レジストを露光する。

10

【0048】

ここで、多階調マスク59を用いた露光について、図30を用いて説明する。

【0049】

多階調マスクとは、露光部分、中間露光部分、及び未露光部分に3つの露光レベルを行うことが可能なマスクであり、透過した光が複数の強度となる露光マスクである。一度の露光及び現像工程により、複数（代表的には二種類）の厚さの領域を有するレジストマスクを形成することが可能である。このため、多階調マスクを用いることで、露光マスクの枚数を削減することが可能である。

【0050】

多階調マスクの代表例としては、図30(A)に示すようなグレートーンマスク59a、図30(C)に示すようなハーフトーンマスク59bがある。

20

【0051】

図30(A)に示すように、グレートーンマスク59aは、透光性基板63及びその上に形成される遮光部64並びに回折格子65で構成される。遮光部64においては、光の透過率が0%である。一方、回折格子65はスリット、ドット、メッシュ等の光透過部の間隔を、露光に用いる光の解像度限界以下の間隔とすることにより、光の透過率を制御することができる。なお、回折格子65は、周期的なスリット、ドット、メッシュ、または非周期的なスリット、ドット、メッシュどちらも用いることができる。

【0052】

透光性基板63としては、石英等の透光性基板を用いることができる。遮光部64及び回折格子65は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することができる。

30

【0053】

グレートーンマスク59aに露光光を照射した場合、図30(B)に示すように、遮光部64においては、光透過率66は0%であり、遮光部64及び回折格子65が設けられていない領域では光透過率66は100%である。また、回折格子65においては、10~70%の範囲で調整可能である。回折格子65における光の透過率の調整は、回折格子のスリット、ドット、またはメッシュの間隔及びピッチの調整により可能である。

【0054】

図30(C)に示すように、ハーフトーンマスク59bは、透光性基板63及びその上に形成される半透過部68並びに遮光部67で構成される。半透過部167は、MoSiN、MoSi、MoSiO、MoSiON、CrSiなど用いることができる。遮光部168は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することができる。

40

【0055】

ハーフトーンマスク59bに露光光を照射した場合、図30(D)に示すように、遮光部67においては、光透過率69は0%であり、遮光部67及び半透過部167が設けられていない領域では光透過率69は100%である。また、半透過部68においては、10~70%の範囲で調整可能である。半透過部68に於ける光の透過率の調整は、半透過部68の材料により調整により可能である。

【0056】

50

多階調マスクを用いて露光した後、現像することで、図1(B)に示すように膜厚の異なる領域を有するマスク434を形成することができる。

【0057】

次に、マスク434を用いて第1のエッチング工程を行い、第1の酸化物半導体膜431、第2の酸化物半導体膜432、導電膜433をエッチングし島状に加工する。この結果、第1の酸化物半導体層435、第2の酸化物半導体層436、導電層437を形成することができる(図1(B)参照。)。

【0058】

本実施の形態では、この第1のエッチング工程をエッティングガスによるドライエッティングを用いて行う。

10

【0059】

エッティングガスとしては、塩素を含むガス(塩素系ガス、例えば塩素(Cl_2)、塩化硼素(BCl_3)、塩化珪素(SiCl_4)、四塩化炭素(CCl_4)など)が好ましい。塩素を含有するガスを用いてエッティングを行うことで、塩素を含有しないガスを用いる場合と比較して、エッティングの面内ばらつきを低減することができるためである。

【0060】

また、フッ素を含むガス(フッ素系ガス、例えば四弗化炭素(CF_4)、弗化硫黄(SF_6)、弗化窒素(NF_3)、トリフルオロメタン(CHF_3)など)、臭化水素(HBr)、酸素(O_2)、これらのガスにヘリウム(He)やアルゴン(Ar)などの希ガスを添加したガス、などを用いることができる。

20

【0061】

ドライエッティング法としては、平行平板型RIE(Reactive Ion Etching)法や、ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッティング法を用いることができる。所望の加工形状にエッティングできるよう、エッティング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適宜調節する。

【0062】

本実施の形態では、ICPエッティング法により、 Cl_2 をと O_2 用いて、エッティング条件は、コイル型の電極に印加される電力量1500W、基板側の電極に印加される電力量200W、圧力1.5Pa、基板温度-10で行う。

30

【0063】

また、ICPエッティング法により、エッティングガスとして Cl_2 (流量100sccm)を用いて、エッティング条件は、コイル型の電極に印加される電力量2000W、基板側の電極に印加される電力量600W、圧力1.5Pa、基板温度-10で行ってもよい。

【0064】

In-Ga-Zn-O系非単結晶膜である第1の酸化物半導体膜431及び第2の酸化物半導体膜432のエッティングを該エッティング条件で行うと、半導体層403の端部を5度以下の低いテーパー角とすることができる、積層する膜の被覆性が向上する。また、エッティング処理中、プラズマの発光強度を測定し、酸化物半導体膜中の各原子に対応する波長をモニターすることでエッティングの終点(エンドポイントともいう)を判断するとよい。該方法を用いると、半導体層下のゲート絶縁層の膜減りや、酸化物半導体膜のエッティング残りを軽減するようにエッティングを制御することができる。

40

【0065】

塩素系ガス(Cl_2)に酸素ガス(O_2)(好ましくはエッティングガス中の酸素ガスの含有量を15体積%以上)を添加してエッティングを行うと、ゲート絶縁層402に酸化窒化珪素膜を用いる場合、第1の酸化物半導体膜431、第2の酸化物半導体膜432に用いられるIn-Ga-Zn-O系非単結晶膜との選択比を高くすることができるため、より第1の酸化物半導体膜431、第2の酸化物半導体膜432のみを選択的にエッティングすることが可能となり、ゲート絶縁層402へのダメージを十分に低減できるためである。

【0066】

50

第1の酸化物半導体膜431、第2の酸化物半導体膜432、導電膜433を第1のエッティング工程でドライエッティングすると、第1の酸化物半導体膜431、第2の酸化物半導体膜432、導電膜433は異方的にエッティングされるため、マスク434の端部と、第1の酸化物半導体層435、第2の酸化物半導体層436、導電層437の端部は一致し、連続的な形状となる。

【0067】

また、第1の酸化物半導体層435、第2の酸化物半導体層436、導電層437の端部は、エッティング条件や、酸化物半導体及び導電性材料によって、エッティングレートが異なるため、それぞれ異なるテーパー角や不連続な端部形状を有する場合もある。

10

【0068】

次に、マスク434をアッシングする。この結果、マスクの面積が縮小し、厚さが薄くなる。このとき、膜厚の薄い領域のマスクのレジスト（ゲート電極層401の一部と重畳する領域）は除去され、分離されたマスク438を形成することができる（図1（C）参照。）。

【0069】

マスク438を用いて第1の酸化物半導体層435、第2の酸化物半導体層436、導電層437を第2のエッティング工程によりエッティングし、半導体層403、n+層404a、404b、ソース電極層又はドレイン電極層405a、405bを形成する。（図1（D）参照。）なお、半導体層403は一部のみがエッティングされ、溝部（凹部）を有する半導体層となり、かつ端部においても、一部エッティングされ露出した形状となる。

20

【0070】

本実施の形態では、この第2のエッティング工程をエッティング液によるウエットエッティングを用いて行う。

【0071】

エッティング液としては、磷酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（過酸化水素：アンモニア：水 = 5 : 2 : 2）などを用いることができる。また、ITO07N（関東化学社製）を用いてもよい。

30

【0072】

所望の加工形状にエッティングできるように、導電層437の材料に合わせてエッティング条件（エッティング液、エッティング時間、温度等）を適宜調節する。

30

【0073】

例えば導電層437としてアルミニウム膜、又はアルミニウム合金膜を用いる場合は、磷酸と酢酸と硝酸を混ぜた溶液を用いたウエットエッティングを行うことができる。また、導電層437としてチタン膜を用いる場合、エッティング液としてアンモニア過水（過酸化水素：アンモニア：水 = 5 : 2 : 2）を用いたウエットエッティングを行うことができる。

40

【0074】

例えば、導電層437としてアルミニウム膜、又はアルミニウム合金膜を用いる場合、第2のエッティング工程のエッティング液として磷酸と酢酸と硝酸を混ぜた溶液を用いて、第1の酸化物半導体層435、第2の酸化物半導体層436、導電層437をエッティング加工すればよい。

40

【0075】

第2のエッティング工程において導電層と酸化物半導体層とを異なるエッティング液でエッティングしてもよい。

40

【0076】

例えば、導電層437としてチタン膜を用いる場合、第2のエッティング工程においてもアンモニア過水（過酸化水素：アンモニア：水 = 5 : 2 : 2）を用いて導電層437をエッティングし、磷酸と酢酸と硝酸を混ぜた溶液を用いて第1の酸化物半導体層435、第2の酸化物半導体層436をエッティング加工してもよい。

40

【0077】

なお、第2のエッティング工程において、アンモニア過水（過酸化水素：アンモニア：水 =

50

5 : 2 : 2) を用いて第1の酸化物半導体層435、第2の酸化物半導体層436、導電層437をエッティングし、半導体層403の凹部、n+層404a、404b、ソース電極層又はドレイン電極層405a、405bを形成することもできる。

【0078】

第1の酸化物半導体層435、第2の酸化物半導体層436、導電層437を第2のエッティング工程でウエットエッティングすると、第1の酸化物半導体層435、第2の酸化物半導体層436、導電層437は等方的にエッティングされるため、マスク438の端部と、半導体層403の凹部及び端部、n+層404a、404b、ソース電極層又はドレイン電極層405a、405bの端部は一致せずより後退し、その端部は曲率を有する形状となる。

10

【0079】

また、半導体層403、n+層404a、404b、ソース電極層又はドレイン電極層405a、405bの端部は、エッティング条件や、酸化物半導体及び導電性材料によって、エッティングレートが異なるため、それぞれ異なる曲率や不連続な端部形状を有する場合もある。

【0080】

また、ウエットエッティング後のエッティング液はエッティングされた材料とともに洗浄によって除去される。その除去された材料を含むエッティング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッティング後の廃液から酸化物半導体層に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。

20

【0081】

この後、マスク438を除去する。

【0082】

また、ソース電極層又はドレイン電極層405a、405bの材料として、半導体層403よりエッティングレートが高い材料を用いることが好ましい。これは、エッティングにより、ソース電極層又はドレイン電極層405a、405bと半導体層403を一回でエッティングする場合、半導体層403のエッティングレートをソース電極層又はドレイン電極層405a、405bのエッティングレートより小さくすることにより、半導体層403が過度にエッティングされることを抑制することができるためである。その結果、半導体層403の消失を抑制することが可能となる。

30

【0083】

その後、200～600、代表的には300～500の熱処理を行うと良い。ここでは、窒素雰囲気下で350、1時間の熱処理を行う。この熱処理により半導体層403、n+層404a、404bを構成するIn-Ga-Zn-O系酸化物半導体の原子レベルの再配列が行われる。この熱処理(光アニール等も含む)は、半導体層403、n+層404a、404b中におけるキャリアの移動を阻害する歪みを解放できる点で重要である。なお、上記の熱処理を行うタイミングは、第1の酸化物半導体膜431、第2の酸化物半導体膜432の形成後であれば特に限定されない。

30

【0084】

また、露出している半導体層403の凹部に対して酸素ラジカル処理を行ってもよい。酸素ラジカル処理を行うことにより半導体層403をチャネル形成領域とする薄膜トランジスタをノーマリーオフとすることができます。また、ラジカル処理を行うことにより、半導体層403のエッティングによるダメージを回復することができる。ラジカル処理は、O₂、N₂O、酸素を含むN₂、He、Arなどの雰囲気下で行うことが好ましい。また、上記雰囲気にCl₂、CF₄を加えた雰囲気下で行ってもよい。なお、ラジカル処理は、基板100側にバイアス電圧を印加せずに行うことが好ましい。

40

【0085】

以上の工程で、図1(E)に示す逆スタガ型の薄膜トランジスタ420を作製することができる。

50

【0086】

本実施の形態のように、多階調マスクにより形成した複数（代表的には二種類）の厚さの領域を有するレジストマスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、低コスト化が計れる。よって、信頼性のある半導体装置を低成本で生産性よく作製することができる。

【0087】

(実施の形態2)

ここでは、実施の形態1において、ソース電極層及びドレイン電極層と半導体層とが接する構成の薄膜トランジスタを有する半導体装置の例を図3及び図4に示す。

【0088】

図4(A1)は本実施の形態の半導体装置の有する薄膜トランジスタ460の平面図であり、図4(A2)は図4(A1)の線D1-D2における断面図である。

薄膜トランジスタ460は逆スタガ型の薄膜トランジスタであり、ゲート電極層451、ゲート絶縁層452、半導体層453、ソース電極層又はドレイン電極層455a、455bを含む。

【0089】

図3(A)乃至(E)は薄膜トランジスタ460の作製工程を示す断面図に相当する。

【0090】

図3(A)において、下地膜となる絶縁膜457が設けられた基板450上にゲート電極層451を設ける。本実施の形態では、絶縁膜457として酸化珪素膜（膜厚100nm）を用いる。ゲート電極層451上にゲート絶縁層452、酸化物半導体膜481及び導電膜483を順に積層する。

【0091】

酸化物半導体膜481と導電膜483との接触領域はプラズマ処理によって改質されていることが好ましい。本実施の形態では、導電膜483を形成する前に、酸化物半導体膜481（本実施の形態ではIn-Ga-Zn-O系非単結晶膜）にアルゴン雰囲気下でプラズマ処理を行う。

【0092】

プラズマ処理は、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、水素、N₂Oなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にC₁₂、CF₄などを加えた雰囲気で行ってもよい。

【0093】

ゲート絶縁層452、酸化物半導体膜481、導電膜483を大気に触れさせることなく連続的に形成することができる。大気に触れさせることなく連続成膜することで、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。

【0094】

ゲート絶縁層452、酸化物半導体膜481、導電膜483上にマスク484を形成する。

【0095】

本実施の形態では、マスク484を形成するために多階調（高階調）マスクを用いた露光を行う例を示す。マスク484は実施の形態1のマスク434と同様に形成することができる。

【0096】

透過した光が複数の強度となる多階調マスクを用いて露光した後、現像することで、図3(B)に示すように膜厚の異なる領域を有するマスク484を形成することができる。多階調マスクを用いることで、露光マスクの枚数を削減することが可能である。

【0097】

次に、マスク484を用いて第1のエッティング工程を行い、酸化物半導体膜481、導電膜483をエッティングし島状に加工する。この結果、酸化物半導体層485、導電層48

10

20

30

40

50

7を形成することができる（図3（B）参照。）。

【0098】

本実施の形態では、この第1のエッティング工程をエッティングガスによるドライエッティングを用いて行う。

【0099】

エッティングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Cl₂）、塩化硼素（BCl₃）、塩化珪素（SiCl₄）、四塩化炭素（CCl₄）など）が好ましい。塩素を含有するガスを用いてエッティングを行うことで、塩素を含有しないガスを用いる場合と比較して、エッティングの面内ばらつきを低減することができるためである。

【0100】

また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（CF₄）、弗化硫黄（SF₆）、弗化窒素（NF₃）、トリフルオロメタン（CHF₃）など）、臭化水素（HBr）、酸素（O₂）、これらのガスにヘリウム（He）やアルゴン（Ar）などの希ガスを添加したガス、などを用いることができる。

【0101】

ドライエッティング法としては、平行平板型RIE（Reactive Ion Etching）法や、ICP（Inductively Coupled Plasma：誘導結合型プラズマ）エッティング法を用いることができる。所望の加工形状にエッティングできるように、エッティング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。

【0102】

本実施の形態では、ICPエッティング法により、Cl₂をとO₂用いて、エッティング条件は、コイル型の電極に印加される電力量1500W、基板側の電極に印加される電力量200W、圧力1.5Pa、基板温度-10で行う。

【0103】

塩素系ガス（Cl₂）に酸素ガス（O₂）（好ましは15体積%以上）を添加してエッティングを行うと、ゲート絶縁層452に酸化窒化珪素膜を用いる場合、酸化物半導体層485に用いられるIn-Ga-Zn-O系非単結晶膜との選択比を高くすることができるため、より酸化物半導体膜481のみを選択的にエッティングすることが可能となる。

【0104】

酸化物半導体膜481、導電膜483を第1のエッティング工程でドライエッティングすると、酸化物半導体膜481、導電膜483は異方的にエッティングされるため、マスク484の端部と、酸化物半導体層485、導電層487の端部は一致し、連続的な形状となる。

【0105】

また、酸化物半導体層485、導電層487の端部は、エッティング条件や、酸化物半導体及び導電性材料によって、エッティングレートが異なるため、それぞれ異なるテーパー角や不連続な端部形状を有する場合もある。

【0106】

次に、マスク484をアッシングする。この結果、マスクの面積が縮小し、厚さが薄くなる。このとき、膜厚の薄い領域のマスクのレジスト（ゲート電極層451の一部と重畠する領域）は除去され、分離されたマスク488を形成することができる（図3（C）参照。）。

【0107】

マスク488を用いて酸化物半導体層485、導電層487を第2のエッティング工程によりエッティングし、半導体層453、ソース電極層又はドレン電極層455a、455bを形成する。（図3（D）参照。）。なお、半導体層453は一部のみがエッティングされ、溝部（凹部）を有する半導体層となり、かつ端部においても、一部エッティングされ露出した形状となる。

【0108】

本実施の形態では、この第2のエッティング工程をエッティング液によるウエットエッティング

10

20

30

40

50

を用いて行う。

【0109】

エッティング液としては、磷酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（過酸化水素：アンモニア：水 = 5 : 2 : 2）などを用いることができる。また、ITO 07N（関東化学社製）を用いてもよい。

【0110】

所望の加工形状にエッティングできるように、導電層 487 の材料に合わせてエッティング条件（エッティング液、エッティング時間、温度等）を適宜調節する。

【0111】

例えば導電層 487 としてアルミニウム膜、又はアルミニウム合金膜を用いる場合は、磷酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッティングを行うことができる。また、導電層 487 としてチタン膜を用いる場合、エッティング液としてアンモニア過水（過酸化水素：アンモニア：水 = 5 : 2 : 2）を用いたウェットエッティングを行うことができる。10

【0112】

例えば、導電層 487 としてアルミニウム膜、又はアルミニウム合金膜を用いる場合、第 1 のエッティング工程のエッティング液として磷酸と酢酸と硝酸を混ぜた溶液を用いて、酸化物半導体層 485、導電層 487 をエッティング加工すればよい。

【0113】

第 2 のエッティング工程において導電層と酸化物半導体層とを異なるエッティング液でエッティングしてもよい。20

【0114】

例えば、導電層 487 としてチタン膜を用いる場合、第 2 のエッティング工程においてもアンモニア過水（過酸化水素：アンモニア：水 = 5 : 2 : 2）を用いて導電層 487 をエッティングし、磷酸と酢酸と硝酸を混ぜた溶液を用いて酸化物半導体層 485 をエッティング加工してもよい。

【0115】

なお、第 2 のエッティング工程において、アンモニア過水（過酸化水素：アンモニア：水 = 5 : 2 : 2）を用いて酸化物半導体層 485、導電層 487 をエッティングし、半導体層 453 の凹部、ソース電極層又はドレイン電極層 455a、455b を形成することもできる。30

【0116】

同様に酸化物半導体層 485、導電層 487 を第 2 のエッティング工程でウェットエッティングすると、酸化物半導体層 485、導電層 487 は等方的にエッティングされるため、マスク 488 の端部と、半導体層 453 の凹部及び端部、ソース電極層又はドレイン電極層 455a、455b の端部は一致せずより後退し、その端部は曲率を有する形状となる。

【0117】

また、半導体層 453、ソース電極層又はドレイン電極層 455a、455b の端部は、エッティング条件や、酸化物半導体及び導電性材料によって、エッティングレートが異なるため、それぞれ異なる曲率や不連続な端部形状を有する場合もある。

【0118】

また、ウェットエッティング後のエッティング液はエッティングされた材料とともに洗浄によって除去される。その除去された材料を含むエッティング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッティング後の廃液から酸化物半導体層に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。40

【0119】

この後、マスク 488 を除去する。

【0120】

以上の工程で、図 3 (E) に示す逆スタガ型の薄膜トランジスタ 460 を作製することができる。50

【0121】

本実施の形態のように、多階調マスクにより形成した複数（代表的には二種類）の厚さの領域を有するレジストマスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、低コスト化が計れる。よって、信頼性のある半導体装置を低成本で生産性よく作製することができる。

【0122】

(実施の形態3)

本実施の形態では、薄膜トランジスタを含む表示装置の作製工程について、図5乃至図12を用いて説明する。

【0123】

図5(A)において、透光性を有する基板100にはバリウムホウケイ酸ガラスやアルミニウムホウケイ酸ガラスなどのガラス基板を用いることができる。

【0124】

次いで、導電層を基板100全面に形成した後、第1のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲート電極層101を含むゲート配線、容量配線108、及び第1の端子121）を形成する。このとき少なくともゲート電極層101の端部にテーパー形状が形成されるようにエッチングする。この段階での断面図を図5(A)に示した。なお、この段階での上面図が図7に相当する。

【0125】

ゲート電極層101を含むゲート配線と容量配線108、端子部の第1の端子121は、耐熱性導電性材料としては、チタン(Ti)、タンタル(Ta)、タングステン(W)、モリブデン(Mo)、クロム(Cr)、Nd(ネオジム)、スカンジウム(Sc)から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、または上述した元素を成分とする窒化物で形成することが望ましい。また、アルミニウム(Al)や銅(Cu)などの低抵抗導電性材料で形成する場合は、Al単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので上記耐熱性導電性材料と組み合わせて形成する。

【0126】

次いで、ゲート電極層101上にゲート絶縁層102を全面に成膜する。ゲート絶縁層102はスパッタ法などを用い、膜厚を50~250nmとする。

【0127】

例えば、ゲート絶縁層102としてスパッタ法により酸化シリコン膜を用い、100nmの厚さで形成する。勿論、ゲート絶縁層102はこのような酸化シリコン膜に限定されるものではなく、酸化窒化シリコン膜、窒化シリコン膜、酸化アルミニウム、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。

【0128】

なお、酸化物半導体膜を成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層の表面に付着しているゴミを除去することが好ましい。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、水素、N₂Oなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にC₁₂、CF₄などを加えた雰囲気で行ってもよい。

【0129】

次に、ゲート絶縁層102上に、第1の酸化物半導体膜109（本実施の形態では第1のIn-Ga-Zn-O系非単結晶膜）を成膜する。プラズマ処理後、大気に曝すことなく第1のIn-Ga-Zn-O系非単結晶膜を成膜することは、ゲート絶縁層と半導体膜の界面にゴミや水分を付着させない点で有用である。ここでは、直径8インチのIn、Ga、及びZnを含む酸化物半導体ターゲット(In₂O₃:Ga₂O₃:ZnO=1:1:1)を用いて、基板とターゲットとの距離を170mm、圧力0.4Pa、直流(D

10

20

30

40

50

C) 電源 0.5 kW、アルゴン又は酸素雰囲気下で成膜する。なお、パルス直流 (DC) 電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。第1のIn-Ga-Zn-O系非単結晶膜の膜厚は、5 nm ~ 200 nmとする。本実施の形態では第1のIn-Ga-Zn-O系非単結晶膜の膜厚は、100 nmとする。

【0130】

次いで、大気に曝すことなく、第2の酸化物半導体膜111(本実施の形態では第2のIn-Ga-Zn-O系非単結晶膜)をスパッタ法で成膜する。ここでは、In₂O₃:Ga₂O₃:ZnO = 1:1:1としたターゲットを用い、成膜条件は、圧力を0.4 Paとし、電力を500 Wとし、成膜温度を室温とし、アルゴンガス流量40 sccmを導入してスパッタ成膜を行う。In₂O₃:Ga₂O₃:ZnO = 1:1:1としたターゲットを意図的に用いているにも関わらず、成膜直後で大きさ1 nm ~ 10 nmの結晶粒を含むIn-Ga-Zn-O系非単結晶膜が形成されることがある。なお、ターゲットの成分比、成膜圧力(0.1 Pa ~ 2.0 Pa)、電力(250 W ~ 3000 W: 8インチ)、温度(室温 ~ 100 °C)、反応性スパッタの成膜条件などを適宜調節することで結晶粒の有無や、結晶粒の密度や、直径サイズは、1 nm ~ 10 nmの範囲で調節されうると言える。第2のIn-Ga-Zn-O系非単結晶膜の膜厚は、5 nm ~ 20 nmとする。勿論、膜中に結晶粒が含まれる場合、含まれる結晶粒のサイズが膜厚を超える大きさとならない。本実施の形態では第2のIn-Ga-Zn-O系非単結晶膜の膜厚は、5 nmとする。

10

【0131】

第1のIn-Ga-Zn-O系非単結晶膜は、第2のIn-Ga-Zn-O系非単結晶膜の成膜条件と異ならせる。例えば、第2のIn-Ga-Zn-O系非単結晶膜の成膜条件における酸素ガス流量とアルゴンガス流量の比よりも第1のIn-Ga-Zn-O系非単結晶膜の成膜条件における酸素ガス流量の占める比率が多い条件とする。具体的には、第2のIn-Ga-Zn-O系非単結晶膜の成膜条件は、希ガス(アルゴン、又はヘリウムなど)雰囲気下(または酸素ガス10%以下、アルゴンガス90%以上)とし、第1のIn-Ga-Zn-O系非単結晶膜の成膜条件は、酸素雰囲気下(又は酸素ガス流量とアルゴンガス流量の比1:1以上)とする。

20

【0132】

第2のIn-Ga-Zn-O系非単結晶膜の成膜は、先に逆スパッタを行ったチャンバーと同一チャンバーを用いてもよいし、先に逆スパッタを行ったチャンバーと異なるチャンバーで成膜してもよい。

30

【0133】

スパッタ法にはスパッタ用電源に高周波電源を用いるRFスパッタ法と、DCスパッタ法があり、さらにパルス的にバイアスを与えるパルスDCスパッタ法もある。RFスパッタ法は主に絶縁膜を成膜する場合に用いられ、DCスパッタ法は主に金属膜を成膜する場合に用いられる。

【0134】

また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。

40

【0135】

また、チャンバー内部に磁石機構を備えたマグнетロンスパッタ法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるECRスパッタ法を用いるスパッタ装置がある。

【0136】

また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッタ法もある。

【0137】

50

次に、第1の酸化物半導体膜109及び第2の酸化物半導体膜111上に金属材料からなる導電膜132をスパッタ法や真空蒸着法で形成する。この段階での断面図を図5(B)に示した。

【0138】

導電膜132の材料としては、Al、Cr、Ta、Ti、Mo、Wから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、200～600の熱処理を行う場合には、この熱処理に耐える耐熱性を導電膜に持たせることが好ましい。Al単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料と組み合わせて形成する。Alと組み合わせる耐熱性導電性材料としては、チタン(Ti)、タンタル(Ta)、タングステン(W)、モリブデン(Mo)、クロム(Cr)、Nd(ネオジム)、Sc(スカンジウム)から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、または上述した元素を成分とする窒化物で形成する。

【0139】

ここでは、導電膜132としてチタン膜の単層構造とする。また、導電膜132は、2層構造としてもよく、アルミニウム膜上にチタン膜を積層してもよい。また、導電膜132としてTi膜と、そのTi膜上に重ねてNdを含むアルミニウム(Al-Nd)膜を積層し、さらにその上にTi膜を成膜する3層構造としてもよい。導電膜132は、シリコンを含むアルミニウム膜の単層構造としてもよい。

【0140】

次に、第2のフォトリソグラフィ工程を行い、レジストマスクであるマスク133を形成する。本実施の形態では、マスク133を形成するために多階調(高階調)マスクを用いた露光を行う例を示す。マスク133は実施の形態1のマスク434と同様に形成することができる。

【0141】

透過した光が複数の強度となる多階調マスクを用いて露光した後、現像することで、図5(C)に示すように膜厚の異なる領域を有するマスク133を形成することができる。多階調マスクを用いることで、露光マスクの枚数を削減することが可能である。

【0142】

次に、マスク133を用いて第1のエッチング工程を行い、第1のIn-Ga-Zn-O系非単結晶膜である第1の酸化物半導体膜109、第2のIn-Ga-Zn-O系非単結晶膜である第2の酸化物半導体膜111、導電膜132をエッチングし島状に加工する。この結果、第1の酸化物半導体層134、第2の酸化物半導体層135、導電層136を形成することができる(図5(C)参照。)。なお、この段階での上面図が図8に相当する。

【0143】

本実施の形態では、この第1のエッチング工程をエッティングガスによるドライエッティングを用いて行う。

【0144】

エッティングガスとしては、塩素を含むガス(塩素系ガス、例えば塩素(Cl₂)、塩化硼素(BCl₃)、塩化珪素(SiCl₄)、四塩化炭素(CCl₄)など)が好ましい。塩素を含有するガスを用いてエッティングを行うことで、塩素を含有しないガスを用いる場合と比較して、エッティングの面内ばらつきを低減することができるためである。

【0145】

また、フッ素を含むガス(フッ素系ガス、例えば四弗化炭素(CF₄)、弗化硫黄(SF₆)、弗化窒素(NF₃)、トリフルオロメタン(CHF₃)など)、臭化水素(HBr)、酸素(O₂)、これらのガスにヘリウム(He)やアルゴン(Ar)などの希ガスを添加したガス、などを用いることができる。

【0146】

ドライエッティング法としては、平行平板型RIE(Reactive Ion Etch)

10

20

30

40

50

ing) 法や、ICP (Inductively Coupled Plasma: 誘導結合型プラズマ) エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適宜調節する。

【0147】

本実施の形態では、ICPエッチング法により、Cl₂をとO₂用いて、エッチング条件は、コイル型の電極に印加される電力量1500W、基板側の電極に印加される電力量200W、圧力1.5Pa、基板温度-10で行う。

【0148】

塩素系ガス(Cl₂)に酸素ガス(O₂)(好ましは15体積%以上)を添加してエッチングを行うと、ゲート絶縁層102に酸化窒化珪素膜を用いる場合、第1の酸化物半導体層134、第2の酸化物半導体層135に用いられるIn-Ga-Zn-O系非単結晶膜との選択比を高くすることができるため、より酸化物半導体膜のみを選択的にエッチングすることが可能となる。

【0149】

第1の酸化物半導体膜109、第2の酸化物半導体膜111、導電膜132を第1のエッチング工程でドライエッチングすると、第1の酸化物半導体膜109、第2の酸化物半導体膜111、導電膜132は異方的にエッチングされるため、マスク133の端部と、第1の酸化物半導体層134、第2の酸化物半導体層135、導電層136の端部は一致し、連続的な形状となる。

【0150】

次に、マスク133をアッシングする。この結果、マスクの面積が縮小し、厚さが薄くなる。このとき、膜厚の薄い領域のマスクのレジスト(ゲート電極層101の一部と重畠する領域)は除去され、分離されたマスク131を形成することができる(図3(C)参照。)。

【0151】

マスク131を用いて第1の酸化物半導体層134、第2の酸化物半導体層135、導電層136を第2のエッチング工程によりエッチングし、半導体層103、ソース領域及びドレイン領域であるn+層104a、104b、ソース電極層又はドレイン電極層105a、105bを形成する。なお、半導体層103は一部のみがエッチングされ、溝部(凹部)を有する半導体層となり、かつ端部においても、一部エッチングされ露出した形状となる。

【0152】

本実施の形態では、この第2のエッチング工程をエッチング液によるウエットエッチングを用いて行う。

【0153】

エッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水(過酸化水素:アンモニア:水=5:2:2)などを用いることができる。

【0154】

所望の加工形状にエッチングできるように、導電膜132の材料に合わせてエッチング条件(エッチング液、エッチング時間、温度等)を適宜調節する。

【0155】

例えば導電層136としてアルミニウム膜、又はアルミニウム合金膜を用いる場合は、燐酸と酢酸と硝酸を混ぜた溶液を用いたウエットエッチングを行うことができる。また、導電層136としてチタン膜を用いる場合、エッチング液としてアンモニア過水(過酸化水素:アンモニア:水=5:2:2)を用いたウエットエッチングを行うことができる。

【0156】

例えば、導電層136としてアルミニウム膜、又はアルミニウム合金膜を用いる場合、第2のエッチング工程のエッチング液として燐酸と酢酸と硝酸を混ぜた溶液を用いて、第1の酸化物半導体層134、第2の酸化物半導体層135、導電層136をエッチング加工

10

20

30

40

50

すればよい。

【0157】

第2のエッティング工程において導電層と酸化物半導体層とを異なるエッティング液でエッティングしてもよい。

【0158】

例えば、導電層136としてチタン膜を用いる場合、第2のエッティング工程においてもアンモニア過水（過酸化水素：アンモニア：水 = 5 : 2 : 2）を用いて導電層136をエッティングし、磷酸と酢酸と硝酸を混ぜた溶液を用いて第1の酸化物半導体層134、第2の酸化物半導体層135をエッティング加工してもよい。

【0159】

なお、第2のエッティング工程において、アンモニア過水（過酸化水素：アンモニア：水 = 5 : 2 : 2）を用いて第1の酸化物半導体層134、第2の酸化物半導体層135、導電層136をエッティングし、半導体層103の凹部、n+層104a、104b、ソース電極層又はドレイン電極層105a、105bを形成することもできる。

【0160】

第1の酸化物半導体層134、第2の酸化物半導体層135、導電層136を第2のエッティング工程でウエットエッティングすると、第1の酸化物半導体層134、第2の酸化物半導体層135、導電層136は等方的にエッティングされるため、マスク131の端部と、半導体層103の凹部及び端部、n+層104a、104b、ソース電極層又はドレイン電極層105a、105bの端部は一致せずより後退し、その端部は曲率を有する形状となる。

【0161】

また、ウエットエッティング後のエッティング液はエッティングされた材料とともに洗浄によって除去される。その除去された材料を含むエッティング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッティング後の廃液から酸化物半導体層に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。

【0162】

次いで、200 ~ 600、代表的には300 ~ 500の熱処理を行うことが好ましい。ここでは炉に入れ、窒素雰囲気下で350、1時間の熱処理を行う。この熱処理によりIn-Ga-Zn-O系非単結晶膜の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニールも含む）は重要である。なお、熱処理を行うタイミングは、第2のIn-Ga-Zn-O系非単結晶膜の成膜後であれば特に限定されず、例えば画素電極形成後に行ってもよい。

【0163】

さらに、露出している半導体層103のチャネル形成領域に、酸素ラジカル処理を行ってもよい。酸素ラジカル処理を行うことにより薄膜トランジスタをノーマリーオフとすることができます。また、ラジカル処理を行うことにより、半導体層103のエッティングによるダメージを回復することができる。ラジカル処理はO₂、N₂O、好ましくは酸素を含むN₂、He、Ar雰囲気下で行うことが好ましい。また、上記雰囲気にCl₂、CF₄を加えた雰囲気下で行ってもよい。なお、ラジカル処理は、無バイアスで行うことが好ましい。

【0164】

以上の工程で半導体層103をチャネル形成領域とする薄膜トランジスタ170が作製できる。この段階での断面図を図6(A)に示した。なお、この段階での上面図が図9に相当する。

【0165】

また、第2のエッティング工程において、半導体層103と同じ材料である端子層124、n+層104a、104bと同じ材料である端子123、ソース電極層又はドレイン電極層105a、105bと同じ材料である第2の端子122を端子部に残す。なお、第2の

10

20

30

40

50

端子 122 はソース配線（ソース電極層又はドレイン電極層 105a、105b を含むソース配線）と電気的に接続されている。

【0166】

多階調マスクにより形成した複数（代表的には二種類）の厚さの領域を有するレジストマスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、低コスト化が図れる。

【0167】

次いで、マスク 131 を除去し、薄膜トランジスタ 170 を覆う保護絶縁層 107 を形成する。保護絶縁層 107 はスパッタ法などを用いて得られる窒化シリコン膜、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化タンタル膜などを用いることができる。10

【0168】

次に、第3のフォトリソグラフィ工程を行い、レジストマスクを形成し、ゲート絶縁層 102、及び保護絶縁層 107 のエッチングによりドレイン電極層 105b に達するコンタクトホール 125 を形成する。また、ここでのエッチングにより第2の端子 122 に達するコンタクトホール 127、第1の端子 121 に達するコンタクトホール 126 も形成する。この段階での断面図を図 6 (B) に示す。

【0169】

次いで、レジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料としては、酸化インジウム (In_2O_3) や酸化インジウム酸化スズ合金 ($In_2O_3 - SnO_2$ 、ITO と略記する)などをスパッタ法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にITOのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金 ($In_2O_3 - ZnO$) を用いても良い。20

【0170】

次に、第4のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して画素電極層 110 を形成する。

【0171】

また、この第4のフォトリソグラフィ工程において、容量部におけるゲート絶縁層 102 及び保護絶縁層 107 を誘電体として、容量配線 108 と画素電極層 110 とで保持容量が形成される。30

【0172】

また、この第4のフォトリソグラフィ工程において、第1の端子及び第2の端子をレジストマスクで覆い端子部に形成された透明導電膜 128、129 を残す。透明導電膜 128、129 は FPC との接続に用いられる電極または配線となる。第1の端子 121 上に形成された透明導電膜 128 は、ゲート配線の入力端子として機能する接続用の端子電極となる。第2の端子 122 上に形成された透明導電膜 129 は、ソース配線の入力端子として機能する接続用の端子電極である。

【0173】

次いで、レジストマスクを除去し、この段階での断面図を図 6 (C) に示す。なお、この段階での上面図が図 10 に相当する。40

【0174】

また、図 11 (A1)、図 11 (A2) は、この段階でのゲート配線端子部の上面図及び断面図をそれぞれ図示している。図 11 (A1) は図 11 (A2) 中の E1 - E2 線に沿った断面図に相当する。図 11 (A1) において、保護絶縁膜 154 上に形成される透明導電膜 155 は、入力端子として機能する接続用の端子電極である。また、図 11 (A1) において、端子部では、ゲート配線と同じ材料で形成される第1の端子 151 と、ソース配線と同じ材料で形成される接続電極層 153 とがゲート絶縁層 152、半導体層 157 及び n+ 層 158 を介して重なり、透明導電膜 155 で導通させている。なお、図 6 (C) に図示した透明導電膜 128 と第1の端子 121 とが接触している部分が、図 11 (C) に示す透明導電膜 155 と第1の端子 151 とが接觸している部分である。50

A 1) の透明導電膜 1 5 5 と第 1 の端子 1 5 1 が接触している部分に対応している。

【 0 1 7 5 】

また、図 1 1 (B 1)、及び図 1 1 (B 2) は、図 6 (C) に示すソース配線端子部とは異なるソース配線端子部の上面図及び断面図をそれぞれ図示している。また、図 1 1 (B 1) は図 1 1 (B 2) 中の F 1 - F 2 線に沿った断面図に相当する。図 1 1 (B 1) において、保護絶縁膜 1 5 4 上に形成される透明導電膜 1 5 5 は、入力端子として機能する接続用の端子電極である。また、図 1 1 (B 1) において、端子部では、ゲート配線と同じ材料で形成される電極層 1 5 6 が、ソース配線と電気的に接続される第 2 の端子 1 5 0 の下方にゲート絶縁層 1 5 2 を介して重なる。電極層 1 5 6 は第 2 の端子 1 5 0 とは電気的に接続しておらず、電極層 1 5 6 を第 2 の端子 1 5 0 と異なる電位、例えばフローティング、G N D、0 V などに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成することができる。また、第 2 の端子 1 5 0 は、保護絶縁膜 1 5 4 を介して透明導電膜 1 5 5 と電気的に接続している。

10

【 0 1 7 6 】

ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである。また、端子部においては、ゲート配線と同電位の第 1 の端子、ソース配線と同電位の第 2 の端子、容量配線と同電位の第 3 の端子などが複数並べられて配置される。それぞれの端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宜決定すれば良い。

【 0 1 7 7 】

こうして 4 回のフォトリソグラフィー工程により、4 枚のフォトマスクを使用して、ボトムゲート型の n チャネル型薄膜トランジスタである薄膜トランジスタ 1 7 0 を有する画素薄膜トランジスタ部、保持容量を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型の表示装置を作製するための一方の基板とすることができます。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。

20

【 0 1 7 8 】

アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第 4 の端子を端子部に設ける。この第 4 の端子は、共通電極を固定電位、例えば G N D、0 V などに設定するための端子である。

30

【 0 1 7 9 】

また、図 1 0 の画素構成に限定されず、図 1 0 とは異なる上面図の例を図 1 2 に示す。図 1 2 では容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶縁膜及びゲート絶縁層を介して重ねて保持容量を形成する例であり、この場合、容量配線及び容量配線と接続する第 3 の端子は省略することができる。なお、図 1 2 において、図 1 0 と同じ部分には同じ符号を用いて説明する。

【 0 1 8 0 】

アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。

40

【 0 1 8 1 】

液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、または動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面黒表示を 1 フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。

【 0 1 8 2 】

また、通常の垂直周期を 1 . 5 倍若しくは 2 倍以上にすることで動画特性を改善する、所

50

謂、倍速駆動と呼ばれる駆動技術もある。

【0183】

また、液晶表示装置の動画特性を改善するため、バックライトとして複数のLED（発光ダイオード）光源または複数のEL光源などを用いて面光源を構成し、面光源を構成している各光源を独立して1フレーム期間内で間欠点灯駆動する駆動技術もある。面光源として、3種類以上のLEDを用いてもよいし、白色発光のLEDを用いてもよい。独立して複数のLEDを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてLEDの発光タイミングを同期させることもできる。この駆動技術は、LEDを部分的に消灯することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には、消費電力の低減効果が図れる。

10

【0184】

これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性を従来よりも改善することができる。

【0185】

本実施の形態で得られるnチャネル型のトランジスタは、In-Ga-Zn-O系非単結晶膜をチャネル形成領域に用いており、良好な動特性を有するため、これらの駆動技術を組み合わせることができる。

【0186】

また、発光表示装置を作製する場合、有機発光素子の一方の電極（カソードとも呼ぶ）は、低電源電位、例えばGND、0Vなどに設定するため、端子部に、カソードを低電源電位、例えばGND、0Vなどに設定するための第4の端子が設けられる。また、発光表示装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従って、端子部には、電源供給線と電気的に接続する第5の端子を設ける。

20

【0187】

本実施の形態のように、酸化物半導体を用いた薄膜トランジスタで形成することにより、製造コストを低減することができる。

【0188】

本実施の形態のように、多階調マスクにより形成した複数（代表的には二種類）の厚さの領域を有するレジストマスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、低コスト化が計れる。よって、信頼性のある半導体装置を低成本で生産性よく作製することができる。

30

【0189】

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

【0190】

（実施の形態4）

本実施の形態では、半導体装置の一例である表示装置において、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について以下に説明する。

40

【0191】

画素部に配置する薄膜トランジスタは、実施の形態1乃至3に従って形成する。また、実施の形態1乃至3に示す薄膜トランジスタはnチャネル型TFTであるため、駆動回路のうち、nチャネル型TFTで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成する。

【0192】

半導体装置の一例であるアクティブマトリクス型液晶表示装置のブロック図の一例を図14(A)に示す。図14(A)に示す表示装置は、基板5300上に表示素子を備えた画素を複数有する画素部5301と、各画素を選択する走査線駆動回路5302と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路5303とを有する。

【0193】

50

画素部 5301 は、信号線駆動回路 5303 から列方向に伸張して配置された複数の信号線 S1 ~ Sm (図示せず。) により信号線駆動回路 5303 と接続され、走査線駆動回路 5302 から行方向に伸張して配置された複数の走査線 G1 ~ Gn (図示せず。) により走査線駆動回路 5302 と接続され、信号線 S1 ~ Sm 並びに走査線 G1 ~ Gn に対応してマトリクス状に配置された複数の画素 (図示せず。) を有する。そして、各画素は、信号線 Sj (信号線 S1 ~ Sm のうちいずれか一)、走査線 Gi (走査線 G1 ~ Gn のうちいずれか一) と接続される。

【0194】

また、実施の形態 1 乃至 3 に示す薄膜トランジスタは、n チャネル型 TFT であり、n チャネル型 TFT で構成する信号線駆動回路について図 15 を用いて説明する。

10

【0195】

図 15 に示す信号線駆動回路は、ドライバ IC 5601、スイッチ群 5602_1 ~ 5602_M、第 1 の配線 5611、第 2 の配線 5612、第 3 の配線 5613 及び配線 5621_1 ~ 5621_M を有する。スイッチ群 5602_1 ~ 5602_M それぞれは、第 1 の薄膜トランジスタ 5603a、第 2 の薄膜トランジスタ 5603b 及び第 3 の薄膜トランジスタ 5603c を有する。

【0196】

ドライバ IC 5601 は第 1 の配線 5611、第 2 の配線 5612、第 3 の配線 5613 及び配線 5621_1 ~ 5621_M に接続される。そして、スイッチ群 5602_1 ~ 5602_M それぞれは、第 1 の配線 5611、第 2 の配線 5612、第 3 の配線 5613 及びスイッチ群 5602_1 ~ 5602_M それぞれに対応した配線 5621_1 ~ 5621_M に接続される。そして、配線 5621_1 ~ 5621_M それぞれは、第 1 の薄膜トランジスタ 5603a、第 2 の薄膜トランジスタ 5603b 及び第 3 の薄膜トランジスタ 5603c を介して、3 つの信号線に接続される。例えば、J 列目の配線 5621_J (配線 5621_1 ~ 配線 5621_M のうちいずれか一) は、スイッチ群 5602_J が有する第 1 の薄膜トランジスタ 5603a、第 2 の薄膜トランジスタ 5603b 及び第 3 の薄膜トランジスタ 5603c を介して、信号線 Sj - 1、信号線 Sj、信号線 Sj + 1 に接続される。

20

【0197】

なお、第 1 の配線 5611、第 2 の配線 5612、第 3 の配線 5613 には、それぞれ信号が入力される。

30

【0198】

なお、ドライバ IC 5601 は、単結晶基板上に形成されていることが望ましい。さらに、スイッチ群 5602_1 ~ 5602_M は、画素部と同一基板上に形成されていることが望ましい。したがって、ドライバ IC 5601 とスイッチ群 5602_1 ~ 5602_M とは FPC などを介して接続するとよい。

40

【0199】

次に、図 15 に示した信号線駆動回路の動作について、図 16 のタイミングチャートを参照して説明する。なお、図 16 のタイミングチャートは、i 行目の走査線 Gi が選択されている場合のタイミングチャートを示している。さらに、i 行目の走査線 Gi の選択期間は、第 1 のサブ選択期間 T1、第 2 のサブ選択期間 T2 及び第 3 のサブ選択期間 T3 に分割されている。さらに、図 15 の信号線駆動回路は、他の行の走査線が選択されている場合でも図 16 と同様の動作をする。

【0200】

なお、図 16 のタイミングチャートは、J 列目の配線 5621_J が第 1 の薄膜トランジスタ 5603a、第 2 の薄膜トランジスタ 5603b 及び第 3 の薄膜トランジスタ 5603c を介して、信号線 Sj - 1、信号線 Sj、信号線 Sj + 1 に接続される場合について示している。

【0201】

なお、図 16 のタイミングチャートは、i 行目の走査線 Gi が選択されるタイミング、第

50

1 の薄膜トランジスタ 5 6 0 3 a のオン・オフのタイミング 5 7 0 3 a、第 2 の薄膜トランジスタ 5 6 0 3 b のオン・オフのタイミング 5 7 0 3 b、第 3 の薄膜トランジスタ 5 6 0 3 c のオン・オフのタイミング 5 7 0 3 c 及び J 列目の配線 5 6 2 1 _ J に入力される信号 5 7 2 1 _ J を示している。

【 0 2 0 2 】

なお、配線 5 6 2 1 _ 1 ~ 配線 5 6 2 1 _ M には第 1 のサブ選択期間 T 1、第 2 のサブ選択期間 T 2 及び第 3 のサブ選択期間 T 3 において、それぞれ別のビデオ信号が入力される。例えば、第 1 のサブ選択期間 T 1 において配線 5 6 2 1 _ J に入力されるビデオ信号は信号線 S j - 1 に入力され、第 2 のサブ選択期間 T 2 において配線 5 6 2 1 _ J に入力されるビデオ信号は信号線 S j に入力され、第 3 のサブ選択期間 T 3 において配線 5 6 2 1 _ J に入力されるビデオ信号は信号線 S j + 1 に入力される。さらに、第 1 のサブ選択期間 T 1、第 2 のサブ選択期間 T 2 及び第 3 のサブ選択期間 T 3 において、配線 5 6 2 1 _ J に入力されるビデオ信号をそれぞれ Data _ j - 1、Data _ j、Data _ j + 1 とする。10

【 0 2 0 3 】

図 16 に示すように、第 1 のサブ選択期間 T 1 において第 1 の薄膜トランジスタ 5 6 0 3 a がオンし、第 2 の薄膜トランジスタ 5 6 0 3 b 及び第 3 の薄膜トランジスタ 5 6 0 3 c がオフする。このとき、配線 5 6 2 1 _ J に入力される Data _ j - 1 が、第 1 の薄膜トランジスタ 5 6 0 3 a を介して信号線 S j - 1 に入力される。第 2 のサブ選択期間 T 2 では、第 2 の薄膜トランジスタ 5 6 0 3 b がオンし、第 1 の薄膜トランジスタ 5 6 0 3 a 及び第 3 の薄膜トランジスタ 5 6 0 3 c がオフする。このとき、配線 5 6 2 1 _ J に入力される Data _ j が、第 2 の薄膜トランジスタ 5 6 0 3 b を介して信号線 S j に入力される。第 3 のサブ選択期間 T 3 では、第 3 の薄膜トランジスタ 5 6 0 3 c がオンし、第 1 の薄膜トランジスタ 5 6 0 3 a 及び第 2 の薄膜トランジスタ 5 6 0 3 b がオフする。このとき、配線 5 6 2 1 _ J に入力される Data _ j + 1 が、第 3 の薄膜トランジスタ 5 6 0 3 c を介して信号線 S j + 1 に入力される。20

【 0 2 0 4 】

以上のことから、図 15 の信号線駆動回路は、1 ゲート選択期間を 3 つに分割することで、1 ゲート選択期間中に 1 つの配線 5 6 2 1 から 3 つの信号線にビデオ信号を入力することができる。したがって、図 15 の信号線駆動回路は、ドライバ I C 5 6 0 1 が形成される基板と、画素部が形成されている基板との接続数を信号線の数に比べて約 1 / 3 にすることができる。接続数が約 1 / 3 になることによって、図 15 の信号線駆動回路は、信頼性、歩留まりなどを向上できる。30

【 0 2 0 5 】

なお、図 15 のように、1 ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選択期間それぞれにおいて、ある 1 つの配線から複数の信号線それぞれにビデオ信号を入力することができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。

【 0 2 0 6 】

例えば、3 つ以上のサブ選択期間それぞれにおいて 1 つの配線から 3 つ以上の信号線それぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御するための配線を追加すればよい。ただし、1 ゲート選択期間を 4 つ以上のサブ選択期間に分割すると、1 つのサブ選択期間が短くなる。したがって、1 ゲート選択期間は、2 つ又は 3 つのサブ選択期間に分割されることが望ましい。40

【 0 2 0 7 】

別の例として、図 17 のタイミングチャートに示すように、1 つの選択期間をプリチャージ期間 T p、第 1 のサブ選択期間 T 1、第 2 のサブ選択期間 T 2、第 3 の選択期間 T 3 に分割してもよい。さらに、図 17 のタイミングチャートは、i 行目の走査線 G i が選択されるタイミング、第 1 の薄膜トランジスタ 5 6 0 3 a のオン・オフのタイミング 5 8 0 3 a、第 2 の薄膜トランジスタ 5 6 0 3 b のオン・オフのタイミング 5 8 0 3 b、第 3 の薄膜トランジスタ 5 6 0 3 c のオン・オフのタイミング 5 8 0 3 c 及び J 列目の配線 5 6 2 1 _ J に入力される信号 5 7 2 1 _ J を示している。50

1_J に入力される信号 5821_J を示している。図 17 に示すように、プリチャージ期間 T_p において第 1 の薄膜トランジスタ 5603a、第 2 の薄膜トランジスタ 5603b 及び第 3 の薄膜トランジスタ 5603c がオンする。このとき、配線 5621_J に入力されるプリチャージ電圧 V_p が第 1 の薄膜トランジスタ 5603a、第 2 の薄膜トランジスタ 5603b 及び第 3 の薄膜トランジスタ 5603c を介してそれぞれ信号線 S_j - 1、信号線 S_j、信号線 S_j + 1 に入力される。第 1 のサブ選択期間 T_1 において第 1 の薄膜トランジスタ 5603a がオンし、第 2 の薄膜トランジスタ 5603b 及び第 3 の薄膜トランジスタ 5603c がオフする。このとき、配線 5621_J に入力される D_a_t_a_j - 1 が、第 1 の薄膜トランジスタ 5603a を介して信号線 S_j - 1 に入力される。第 2 のサブ選択期間 T_2 では、第 2 の薄膜トランジスタ 5603b がオンし、第 1 の薄膜トランジスタ 5603a 及び第 3 の薄膜トランジスタ 5603c がオフする。このとき、配線 5621_J に入力される D_a_t_a_j が、第 2 の薄膜トランジスタ 5603b を介して信号線 S_j に入力される。第 3 のサブ選択期間 T_3 では、第 3 の薄膜トランジスタ 5603c がオンし、第 1 の薄膜トランジスタ 5603a 及び第 2 の薄膜トランジスタ 5603b がオフする。このとき、配線 5621_J に入力される D_a_t_a_j + 1 が、第 3 の薄膜トランジスタ 5603c を介して信号線 S_j + 1 に入力される。

10

20

30

【0208】

以上のことから、図 17 のタイミングチャートを適用した図 15 の信号線駆動回路は、サブ選択期間の前にプリチャージ選択期間を設けることによって、信号線をプリチャージできるため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図 17 において、図 16 と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。

20

【0209】

また、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタ、バッファを有している。また場合によってはレベルシフタを有していても良い。走査線駆動回路において、シフトレジスタにクロック信号 (CLK) 及びスタートパルス信号 (SP) が入力されることによって、選択信号が生成される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給される。走査線には、1 ライン分の画素のトランジスタのゲート電極が接続されている。そして、1 ライン分の画素のトランジスタを一斉に ON にしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。

30

【0210】

走査線駆動回路の一部に用いるシフトレジスタの一形態について図 18 及び図 19 を用いて説明する。

40

【0211】

図 18 にシフトレジスタの回路構成を示す。図 18 に示すシフトレジスタは、フリップフロップ 5701_1 ~ 5701_n という複数のフリップフロップで構成される。また、第 1 のクロック信号、第 2 のクロック信号、スタートパルス信号、リセット信号が入力されて動作する。

40

【0212】

図 18 のシフトレジスタの接続関係について説明する。図 18 のシフトレジスタは、i 段目のフリップフロップ 5701_i (フリップフロップ 5701_1 ~ 5701_n のうちいずれか一) は、図 19 に示した第 1 の配線 5501 が第 7 の配線 5717_i - 1 に接続され、図 19 に示した第 2 の配線 5502 が第 7 の配線 5717_i + 1 に接続され、図 19 に示した第 3 の配線 5503 が第 7 の配線 5717_i に接続され、図 19 に示した第 6 の配線 5506 が第 5 の配線 5715 に接続される。

50

【0213】

また、図 19 に示した第 4 の配線 5504 が奇数段目のフリップフロップでは第 2 の配線 5712 に接続され、偶数段目のフリップフロップでは第 3 の配線 5713 に接続され、図 19 に示した第 5 の配線 5505 が第 4 の配線 5714 に接続される。

50

【0214】

ただし、1段目のフリップフロップ5701_1の図19に示す第1の配線5501は第1の配線5711に接続され、n段目のフリップフロップ5701_nの図19に示す第2の配線5502は第6の配線5716に接続される。

【0215】

なお、第1の配線5711、第2の配線5712、第3の配線5713、第6の配線5716を、それぞれ第1の信号線、第2の信号線、第3の信号線、第4の信号線と呼んでもよい。さらに、第4の配線5714、第5の配線5715を、それぞれ第1の電源線、第2の電源線と呼んでもよい。

【0216】

次に、図18に示すフリップフロップの詳細について、図19に示す。図19に示すフリップフロップは、第1の薄膜トランジスタ5571、第2の薄膜トランジスタ5572、第3の薄膜トランジスタ5573、第4の薄膜トランジスタ5574、第5の薄膜トランジスタ5575、第6の薄膜トランジスタ5576、第7の薄膜トランジスタ5577及び第8の薄膜トランジスタ5578を有する。なお、第1の薄膜トランジスタ5571、第2の薄膜トランジスタ5572、第3の薄膜トランジスタ5573、第4の薄膜トランジスタ5574、第5の薄膜トランジスタ5575、第6の薄膜トランジスタ5576、第7の薄膜トランジスタ5577及び第8の薄膜トランジスタ5578は、nチャネル型トランジスタであり、ゲート・ソース間電圧(Vgs)がしきい値電圧(Vth)を上回ったとき導通状態になるものとする。

10

20

【0217】

次に、図19に示すフリップフロップの接続構成について、以下に示す。

【0218】

第1の薄膜トランジスタ5571の第1の電極(ソース電極またはドレイン電極の一方)が第4の配線5504に接続され、第1の薄膜トランジスタ5571の第2の電極(ソース電極またはドレイン電極の他方)が第3の配線5503に接続される。

【0219】

第2の薄膜トランジスタ5572の第1の電極が第6の配線5506に接続され、第2の薄膜トランジスタ5572の第2の電極が第3の配線5503に接続される。

30

【0220】

第3の薄膜トランジスタ5573の第1の電極が第5の配線5505に接続され、第3の薄膜トランジスタ5573の第2の電極が第2の薄膜トランジスタ5572のゲート電極に接続され、第3の薄膜トランジスタ5573のゲート電極が第5の配線5505に接続される。

【0221】

第4の薄膜トランジスタ5574の第1の電極が第6の配線5506に接続され、第4の薄膜トランジスタ5574の第2の電極が第2の薄膜トランジスタ5572のゲート電極に接続され、第4の薄膜トランジスタ5574のゲート電極が第1の薄膜トランジスタ5571のゲート電極に接続される。

40

【0222】

第5の薄膜トランジスタ5575の第1の電極が第5の配線5505に接続され、第5の薄膜トランジスタ5575の第2の電極が第1の薄膜トランジスタ5571のゲート電極に接続され、第5の薄膜トランジスタ5575のゲート電極が第1の配線5501に接続される。

【0223】

第6の薄膜トランジスタ5576の第1の電極が第6の配線5506に接続され、第6の薄膜トランジスタ5576の第2の電極が第1の薄膜トランジスタ5571のゲート電極に接続され、第6の薄膜トランジスタ5576のゲート電極が第2の薄膜トランジスタ5572のゲート電極に接続される。

【0224】

50

第7の薄膜トランジスタ5577の第1の電極が第6の配線5506に接続され、第7の薄膜トランジスタ5577の第2の電極が第1の薄膜トランジスタ5571のゲート電極に接続され、第7の薄膜トランジスタ5577のゲート電極が第2の配線5502に接続される。第8の薄膜トランジスタ5578の第1の電極が第6の配線5506に接続され、第8の薄膜トランジスタ5578の第2の電極が第2の薄膜トランジスタ5572のゲート電極に接続され、第8の薄膜トランジスタ5578のゲート電極が第1の配線5501に接続される。

【0225】

なお、第1の薄膜トランジスタ5571のゲート電極、第4の薄膜トランジスタ5574のゲート電極、第5の薄膜トランジスタ5575の第2の電極、第6の薄膜トランジスタ5576の第2の電極及び第7の薄膜トランジスタ5577の第2の電極の接続箇所をノード5543とする。さらに、第2の薄膜トランジスタ5572のゲート電極、第3の薄膜トランジスタ5573の第2の電極、第4の薄膜トランジスタ5574の第2の電極、第6の薄膜トランジスタ5576のゲート電極及び第8の薄膜トランジスタ5578の第2の電極の接続箇所をノード5544とする。

10

【0226】

なお、第1の配線5501、第2の配線5502、第3の配線5503及び第4の配線5504を、それぞれ第1の信号線、第2の信号線、第3の信号線、第4の信号線と呼んでもよい。さらに、第5の配線5505を第1の電源線、第6の配線5506を第2の電源線と呼んでもよい。

20

【0227】

また、信号線駆動回路及び走査線駆動回路を実施の形態1に示すnチャネル型TFTのみで作製することも可能である。実施の形態1に示すnチャネル型TFTはトランジスタの移動度が大きいため、駆動回路の駆動周波数を高くすることが可能となる。また、実施の形態1に示すnチャネル型TFTはIn-Ga-Zn-O系非単結晶膜であるソース領域又はドレイン領域により寄生容量が低減されるため、周波数特性(f特性と呼ばれる)が高い。例えば、実施の形態1に示すnチャネル型TFTを用いた走査線駆動回路は、高速に動作させることができるために、フレーム周波数を高くすること、または、黒画面挿入を実現することなども実現することができる。

30

【0228】

さらに、走査線駆動回路のトランジスタのチャネル幅を大きくすることや、複数の走査線駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することができる。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配置することにより、フレーム周波数を高くすることを実現することができる。また、複数の走査線駆動回路により、同じ走査線に信号を出力すると、表示装置の大型化に有利である。

【0229】

また、半導体装置の一例であるアクティブマトリクス型発光表示装置を作製する場合、少なくとも一つの画素に複数の薄膜トランジスタを配置するため、走査線駆動回路を複数配置することが好ましい。アクティブマトリクス型発光表示装置のブロック図の一例を図14(B)に示す。

40

【0230】

図14(B)に示す発光表示装置は、基板5400上に表示素子を備えた画素を複数有する画素部5401と、各画素を選択する第1の走査線駆動回路5402及び第2の走査線駆動回路5404と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路5403とを有する。

【0231】

図14(B)に示す発光表示装置の画素に入力されるビデオ信号をデジタル形式とする場合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態と

50

なる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面積階調法は、1画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光する期間を制御することによって、階調表示を行う駆動法である。

【0232】

発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適している。具体的に時間階調法で表示を行なう場合、1フレーム期間を複数のサブフレーム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、1フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制御することができ、階調を表示することができる。10

【0233】

なお、図14(B)に示す発光表示装置では、一つの画素に2つのスイッチング用TFTを配置する場合、一方のスイッチング用TFTのゲート配線である第1の走査線に入力される信号を第1の走査線駆動回路5402で生成し、他方のスイッチング用TFTのゲート配線である第2の走査線に入力される信号を第2の走査線駆動回路5404で生成している例を示しているが、第1の走査線に入力される信号と、第2の走査線に入力される信号とを、共に1つの走査線駆動回路で生成するようにしても良い。また、例えば、1つの画素が有するスイッチング用TFTの数によって、スイッチング素子の動作を制御するのに用いられる走査線が、各画素に複数設けられることもあり得る。この場合、複数の走査線に入力される信号を、全て1つの走査線駆動回路で生成しても良いし、複数の各走査線駆動回路で生成しても良い。20

【0234】

また、発光表示装置においても、駆動回路のうち、nチャネル型TFTで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる。また、信号線駆動回路及び走査線駆動回路を実施の形態1乃至3に示すnチャネル型TFTのみで作製することも可能である。

【0235】

また、上述した駆動回路は、液晶表示装置や発光表示装置に限らず、スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置(電気泳動ディスプレイ)も呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。30

【0236】

電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第1の粒子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合において移動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を含む)とする。40

【0237】

このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶表示装置には必要な偏光板、対向基板も必要なく、厚さや重さが半減する。

【0238】

上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。

【0239】

10

20

30

40

50

また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイクロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプセルに電界を印加すれば表示を行うことができる。例えば、実施の形態1乃至3の薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができる。

【0240】

なお、マイクロカプセル中の第1の粒子および第2の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。

【0241】

以上の工程により、半導体装置として信頼性の高い表示装置を作製することができる。

【0242】

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

【0243】

(実施の形態5)

薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置(表示装置ともいう)を作製することができる。また、薄膜トランジスタを駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。

【0244】

表示装置は表示素子を含む。表示素子としては液晶素子(液晶表示素子ともいう)、発光素子(発光表示素子ともいう)を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electric Luminescence)、有機EL等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。

【0245】

また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。

【0246】

なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源(照明装置含む)を指す。また、コネクター、例えばFPC(Flexible printed circuit)もしくはTAB(Tape Automated Bonding)テープもしくはTCP(Tape Carrier Package)が取り付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュール、または表示素子にCOG(Chip On Glass)方式によりIC(集積回路)が直接実装されたモジュールも全て表示装置に含むものとする。

【0247】

本実施の形態では、半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図22を用いて説明する。図22(A1)(A2)は、第1の基板4001上に形成された実施の形態1で示したIn-Ga-Zn-O系非単結晶膜を半導体層として含む信頼性の高い薄膜トランジスタ4010、4011、及び液晶素子4013を、第2の基板4006との間にシール材4005によって封止した、パネルの上面図であり、図22(B)は、図22(A1)(A2)のM-Nにおける断面図に相当する。

【0248】

10

20

30

40

50

第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004とを囲むようにして、シール材4005が設けられている。また画素部4002と、走査線駆動回路4004の上に第2の基板4006が設けられている。よって画素部4002と、走査線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板4006とによって、液晶層4008と共に封止されている。また第1の基板4001上のシール材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路4003が実装されている。

【0249】

なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG方法、ワイヤボンディング方法、或いはTAB方法などを用いることができる。図22(A1)は、COG方法により信号線駆動回路4003を実装する例であり、図22(A2)は、TAB方法により信号線駆動回路4003を実装する例である。

10

【0250】

また第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004は、薄膜トランジスタを複数有しており、図22(B)では、画素部4002に含まれる薄膜トランジスタ4010と、走査線駆動回路4004に含まれる薄膜トランジスタ4011とを例示している。薄膜トランジスタ4010、4011上には絶縁層4020、4021が設けられている。

20

【0251】

薄膜トランジスタ4010、4011は、In-Ga-Zn-O系非単結晶膜を半導体層として含む信頼性の高い実施の形態3に示す薄膜トランジスタを適用することができる。また実施の形態1又は実施の形態2に示す薄膜トランジスタを適用してもよい。本実施の形態において、薄膜トランジスタ4010、4011はnチャネル型薄膜トランジスタである。

20

【0252】

また、液晶素子4013が有する画素電極層4030は、薄膜トランジスタ4010と電気的に接続されている。そして液晶素子4013の対向電極層4031は第2の基板4006上に形成されている。画素電極層4030と対向電極層4031と液晶層4008とが重なっている部分が、液晶素子4013に相当する。なお、画素電極層4030、対向電極層4031はそれぞれ配向膜として機能する絶縁層4032、4033が設けられ、絶縁層4032、4033を介して液晶層4008を挟持している。

30

【0253】

なお、第1の基板4001、第2の基板4006としては、ガラス、金属(代表的にはステンレス)、セラミックス、プラスチックを用いることができる。プラスチックとしては、FRP(Fiberglass-Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをPVFフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。

30

【0254】

また4035は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層4030と対向電極層4031との間の距離(セルギャップ)を制御するため設けられている。なお球状のスペーサを用いていても良い。また、対向電極層4031は、薄膜トランジスタ4010と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層4031と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材4005に含有させる。

40

【0255】

また、配向膜を用いないブルー相を示す液晶を用いてよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善

50

するために 5 重量 % 以上のカイラル剤を混合させた液晶組成物を用いて液晶層 4008 に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が 10 μs ~ 100 μs と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。

【 0 2 5 6 】

なお本実施の形態は透過型液晶表示装置の例であるが、反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。

【 0 2 5 7 】

また、本実施の形態の液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮光膜を設けてもよい。

10

【 0 2 5 8 】

また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トランジスタの信頼性を向上させるため、実施の形態 3 で得られた薄膜トランジスタを保護膜や平坦化絶縁膜として機能する絶縁層（絶縁層 4020、絶縁層 4021）で覆う構成となっている。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。本実施の形態では保護膜をスパッタ法で形成する例を示すが、特に限定されず種々の方法で形成すればよい。

20

【 0 2 5 9 】

ここでは、保護膜として積層構造の絶縁層 4020 を形成する。ここでは、絶縁層 4020 の一層目として、スパッタ法を用いて酸化珪素膜を形成する。保護膜として酸化珪素膜を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防止に効果がある。

【 0 2 6 0 】

また、保護膜の二層目として絶縁層を形成する。ここでは、ここでは、絶縁層 4020 の二層目として、スパッタ法を用いて窒化珪素膜を形成する。保護膜として窒化珪素膜を用いると、ナトリウム等の可動イオンが半導体領域中に侵入して、TFT の電気特性を変化させることを抑制することができる。

30

【 0 2 6 1 】

また、保護膜を形成した後に、半導体層のアニール（300 ~ 400）を行ってもよい。

【 0 2 6 2 】

また、平坦化絶縁膜として絶縁層 4021 を形成する。絶縁層 4021 としては、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（low-k 材料）、シロキサン系樹脂、PSG（リンガラス）、BPSG（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層 4021 を形成してもよい。

40

【 0 2 6 3 】

なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成された Si-O-Si 結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。

【 0 2 6 4 】

絶縁層 4021 の形成法は、特に限定されず、その材料に応じて、スパッタ法、SOG 法

50

、スピンドルコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーラー、カーテンコーラー、ナイフコーラー等を用いることができる。絶縁層4021を材料液を用いて形成する場合、ベークする工程で同時に、半導体層のアニール（300～400）を行ってもよい。絶縁層4021の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。

【0265】

画素電極層4030、対向電極層4031は、酸化タンゲステンを含むインジウム酸化物、酸化タンゲステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ITOと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。10

【0266】

また、画素電極層4030、対向電極層4031として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が10000 / 以下、波長550nmにおける透光率が70%以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が0.1 · cm以下であることが好ましい。

【0267】

導電性高分子としては、いわゆる電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの2種以上の共重合体などがあげられる。20

【0268】

また別途形成された信号線駆動回路4003と、走査線駆動回路4004または画素部4002に与えられる各種信号及び電位は、FPC4018から供給されている。

【0269】

本実施の形態では、接続端子電極4015が、液晶素子4013が有する画素電極層4030と同じ導電膜から形成され、端子電極4016は、薄膜トランジスタ4010、4011のソース電極層及びドレイン電極層と同じ導電膜で形成されている。なお、接続端子電極4015及び端子電極4016は、n+層4025及び半導体層4026上に形成されている。30

【0270】

接続端子電極4015は、FPC4018が有する端子と、異方性導電膜4019を介して電気的に接続されている。

【0271】

また図22においては、信号線駆動回路4003を別途形成し、第1の基板4001に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。

【0272】

図23は、本明細書に開示する作製方法により作製されるTFT基板2600を用いて半導体装置として液晶表示モジュールを構成する一例を示している。

【0273】

図23は液晶表示モジュールの一例であり、TFT基板2600と対向基板2601がシール材2602により固着され、その間にTFT等を含む画素部2603、液晶層を含む表示素子2604、着色層2605が設けられ表示領域を形成している。着色層2605はカラー表示を行う場合に必要であり、RGB方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。TFT基板2600と対向基板2601の外側には偏光板2606、偏光板2607、拡散板2613が配設されている。光源は冷陰極管2610と反射板2611により構成され、回路基板2612は、フレキシブル配

10

20

30

40

50

線基板 2609 により TFT 基板 2600 の配線回路部 2608 と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。

【0274】

液晶表示モジュールには、TN (Twisted Nematic) モード、IPS (In-Plane-Switching) モード、FFS (Fringe Field Switching) モード、MVA (Multi-domain Vertical Alignment) モード、PVA (Patterned Vertical Alignment) モード、ASM (Axially Symmetric aligned Micro-cell) モード、OCB (Optical Compensated Birefringence) モード、FLC (Ferroelectric Liquid Crystal) モード、AFLC (Anti-Ferroelectric Liquid Crystal) モードなどを用いることができる。10

【0275】

以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができる。

【0276】

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

【0277】

(実施の形態 6)

本実施の形態では、半導体装置として電子ペーパーの例を示す。

【0278】

図 13 は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ 581 としては、実施の形態 3 で示す薄膜トランジスタと同様に作製でき、In-Ga-Zn-O 系非単結晶膜を半導体層として含む信頼性の高い薄膜トランジスタである。また、実施の形態 1 又は実施の形態 2 で示す薄膜トランジスタも本実施の薄膜トランジスタ 581 として適用することもできる。

【0279】

図 13 の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第 1 の電極層及び第 2 の電極層の間に配置し、第 1 の電極層及び第 2 の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。30

【0280】

基板 580 上に設けられた薄膜トランジスタ 581 はボトムゲート構造の薄膜トランジスタであり、ソース電極層又はドレイン電極層によって第 1 の電極層 587 と、絶縁層 583、絶縁層 584 及び絶縁層 585 に形成する開口で接しており電気的に接続している。第 1 の電極層 587 と第 2 の電極層 588との間には黒色領域 590a 及び白色領域 590b を有し、周りに液体で満たされているキャビティ 594 を含む球形粒子 589 が設けられており、球形粒子 589 の周囲は樹脂等の充填材 595 で充填されている(図 13 参照。40)。本実施の形態においては、第 1 の電極層 587 が画素電極に相当し、第 2 の電極層 588 が共通電極に相当する。第 2 の電極層 588 は、薄膜トランジスタ 581 と同一基板 580 上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して第 2 の電極層 588 と共通電位線とを電気的に接続することができる。

【0281】

また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径 10 μm ~ 200 μm 程度のマイクロカプセルを用いる。第 1 の電極層と第 2 の電極層との間に設けられるマイクロカプセルは、第 1 の電極層と第 2 の電極層によって、電場が与えられると、白

10

20

30

40

50

い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。

【0282】

以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる

10

。

【0283】

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

【0284】

（実施の形態7）

本実施の形態では、半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機EL素子、後者は無機EL素子と呼ばれている。

20

【0285】

有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。

【0286】

無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー・アクセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明する。

30

【0287】

図20は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。

【0288】

デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層（In-Ga-Zn-O系非単結晶膜）をチャネル形成領域に用いるnチャネル型のトランジスタを1つの画素に2つ用いる例を示す。

40

【0289】

画素6400は、スイッチング用トランジスタ6401、駆動用トランジスタ6402、発光素子6404及び容量素子6403を有している。スイッチング用トランジスタ6401はゲートが走査線6406に接続され、第1電極（ソース電極及びドレイン電極の一方）が信号線6405に接続され、第2電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ6402のゲートに接続されている。駆動用トランジスタ6402は、ゲートが容量素子6403を介して電源線6407に接続され、第1電極が電源線6407に接続され、第2電極が発光素子6404の第1電極（画素電極）に接続されている。

50

発光素子 6404 の第 2 電極は共通電極 6408 に相当する。共通電極 6408 は、同一基板上に形成される共通電位線と電気的に接続される。

【0290】

なお、発光素子 6404 の第 2 電極（共通電極 6408）には低電源電位が設定されている。なお、低電源電位とは、電源線 6407 に設定される高電源電位を基準にして低電源電位 < 高電源電位を満たす電位であり、低電源電位としては例えば GND、0V などが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子 6404 に印加して、発光素子 6404 に電流を流して発光素子 6404 を発光させるため、高電源電位と低電源電位との電位差が発光素子 6404 の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。

10

【0291】

なお、容量素子 6403 は駆動用トランジスタ 6402 のゲート容量を代用して省略することも可能である。駆動用トランジスタ 6402 のゲート容量については、チャネル領域とゲート電極との間で容量が形成されていてもよい。

【0292】

ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ 6402 のゲートには、駆動用トランジスタ 6402 が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ 6402 は線形領域で動作させる。駆動用トランジスタ 6402 は線形領域で動作させるため、電源線 6407 の電圧よりも高い電圧を駆動用トランジスタ 6402 のゲートにかける。なお、信号線 6405 には、（電源線電圧 + 駆動用トランジスタ 6402 の V_{th}）以上の電圧をかける。

20

【0293】

また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異なすることで、図 20 と同じ画素構成を用いることができる。

【0294】

アナログ階調駆動を行う場合、駆動用トランジスタ 6402 のゲートに発光素子 6404 の順方向電圧 + 駆動用トランジスタ 6402 の V_{th} 以上の電圧をかける。発光素子 6404 の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ 6402 が飽和領域で動作するようなビデオ信号を入力することで、発光素子 6404 に電流を流すことができる。駆動用トランジスタ 6402 を飽和領域で動作させるため、電源線 6407 の電位は、駆動用トランジスタ 6402 のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子 6404 にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。

30

【0295】

なお、図 20 に示す画素構成は、これに限定されない。例えば、図 20 に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。

【0296】

次に、発光素子の構成について、図 21 を用いて説明する。ここでは、駆動用 TFT が n 型の場合を例に挙げて、画素の断面構造について説明する。図 21 (A) (B) (C) の半導体装置に用いられる駆動用 TFT である TFT7001、7011、7021 は、実施の形態 3 で示す薄膜トランジスタと同様に作製でき、In-Ga-Zn-O 系非単結晶膜を半導体層として含む信頼性の高い薄膜トランジスタである。また、実施の形態 1 又は実施の形態 2 で示す薄膜トランジスタを TFT7001、7011、7021 として適用することもできる。

40

【0297】

発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発光素子にも適用することができる。

50

【0298】

上面射出構造の発光素子について図21(A)を用いて説明する。

【0299】

図21(A)に、駆動用TFTであるTFT7001がn型で、発光素子7002から発せられる光が陽極7005側に抜ける場合の、画素の断面図を示す。図21(A)では、発光素子7002の陰極7003と駆動用TFTであるTFT7001が電気的に接続されており、陰極7003上に発光層7004、陽極7005が順に積層されている。陰極7003は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々な材料を用いることができる。例えば、Ca、Al、CaF、MgAg、AlLi等が望ましい。そして発光層7004は、単数の層で構成されても、複数の層が積層されるように構成されてもどちらでも良い。複数の層で構成されている場合、陰極7003上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極7005は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タンゲステンを含むインジウム酸化物、酸化タンゲステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いても良い。

10

【0300】

陰極7003及び陽極7005で発光層7004を挟んでいる領域が発光素子7002に相当する。図21(A)に示した画素の場合、発光素子7002から発せられる光は、矢印で示すように陽極7005側に射出する。

20

【0301】

次に、下面射出構造の発光素子について図21(B)を用いて説明する。駆動用TFT7011がn型で、発光素子7012から発せられる光が陰極7013側に射出する場合の、画素の断面図を示す。図21(B)では、駆動用TFT7011と電気的に接続された透光性を有する導電膜7017上に、発光素子7012の陰極7013が成膜されており、陰極7013上に発光層7014、陽極7015が順に積層されている。なお、陽極7015が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜7016が成膜されていてもよい。陰極7013は、図21(A)の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度(好ましくは、5nm~30nm程度)とする。例えば20nmの膜厚を有するアルミニウム膜を、陰極7013として用いることができる。そして発光層7014は、図21(A)と同様に、単数の層で構成されても、複数の層が積層されるように構成されてもどちらでも良い。陽極7015は光を透過する必要はないが、図21(A)と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜7016は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。

30

【0302】

陰極7013及び陽極7015で、発光層7014を挟んでいる領域が発光素子7012に相当する。図21(B)に示した画素の場合、発光素子7012から発せられる光は、矢印で示すように陰極7013側に射出する。

40

【0303】

次に、両面射出構造の発光素子について、図21(C)を用いて説明する。図21(C)では、駆動用TFT7021と電気的に接続された透光性を有する導電膜7027上に、発光素子7022の陰極7023が成膜されており、陰極7023上に発光層7024、陽極7025が順に積層されている。陰極7023は、図21(A)の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば20nmの膜厚を有するAlを、陰極7023として用いることができる。そして発光層7024は、図21(A)と同様に、単数の層で構成されても、複数の層が積層されるように構成されてもどちらでも良い。陽極70

50

25は、図21(A)と同様に、光を透過する透光性を有する導電性材料を用いて形成することができる。

【0304】

陰極7023と、発光層7024と、陽極7025とが重なっている部分が発光素子7022に相当する。図21(C)に示した画素の場合、発光素子7022から発せられる光は、矢印で示すように陽極7025側と陰極7023側の両方に射出する。

【0305】

なお、ここでは、発光素子として有機EL素子について述べたが、発光素子として無機EL素子を設けることも可能である。

【0306】

なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ(駆動用TFT)と発光素子が電気的に接続されている例を示したが、駆動用TFTと発光素子との間に電流制御用TFTが接続されている構成であってもよい。

【0307】

なお本実施の形態で示す半導体装置は、図21に示した構成に限定されるものではなく、本明細書に開示する技術的思想に基づく各種の変形が可能である。

【0308】

次に、半導体装置の一形態に相当する発光表示パネル(発光パネルともいう)の外観及び断面について、図24を用いて説明する。図24(A)は、第1の基板上に形成された薄膜トランジスタ及び発光素子を、第2の基板との間にシール材によって封止した、パネルの上面図であり、図24(B)は、図24(A)のH-Iにおける断面図に相当する。

【0309】

第1の基板4501上に設けられた画素部4502、信号線駆動回路4503a、4503b、及び走査線駆動回路4504a、4504bを囲むようにして、シール材4505が設けられている。また画素部4502、信号線駆動回路4503a、4503b、及び走査線駆動回路4504a、4504bの上に第2の基板4506が設けられている。よって画素部4502、信号線駆動回路4503a、4503b、及び走査線駆動回路4504a、4504bは、第1の基板4501とシール材4505と第2の基板4506によって、充填材4507と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィルム等)やカバー材でパッケージング(封入)することが好ましい。

【0310】

また第1の基板4501上に設けられた画素部4502、信号線駆動回路4503a、4503b、及び走査線駆動回路4504a、4504bは、薄膜トランジスタを複数有しており、図24(B)では、画素部4502に含まれる薄膜トランジスタ4510と、信号線駆動回路4503aに含まれる薄膜トランジスタ4509とを例示している。

【0311】

薄膜トランジスタ4509、4510は、In-Ga-Zn-O系非単結晶膜を半導体層として含む信頼性の高い実施の形態3に示す薄膜トランジスタを適用することができる。また実施の形態1又は実施の形態2に示す薄膜トランジスタを適用してもよい。本実施の形態において、薄膜トランジスタ4509、4510はnチャネル型薄膜トランジスタである。

【0312】

また4511は発光素子に相当し、発光素子4511が有する画素電極である第1の電極層4517は、薄膜トランジスタ4510のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子4511の構成は、第1の電極層4517、電界発光層4512、第2の電極層4513の積層構造であるが、本実施の形態に示した構成に限定されない。発光素子4511から取り出す光の方向などに合わせて、発光素子4511の構成は適宜変えることができる。

【0313】

10

20

30

40

50

隔壁 4520 は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第 1 の電極層 4517 上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。

【0314】

電界発光層 4512 は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。

【0315】

発光素子 4511 に酸素、水素、水分、二酸化炭素等が侵入しないように、第 2 の電極層 4513 及び隔壁 4520 上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、DLC 膜等を形成することができる。

10

【0316】

また、信号線駆動回路 4503a、4503b、走査線駆動回路 4504a、4504b、または画素部 4502 に与えられる各種信号及び電位は、FPC4518a、4518b から供給されている。

【0317】

本実施の形態では、接続端子電極 4515 が、発光素子 4511 が有する第 1 の電極層 4517 と同じ導電膜から形成され、端子電極 4516 は、薄膜トランジスタ 4509、4510 が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。なお、接続端子電極 4515 及び端子電極 4516 は、n+層 4525 及び半導体層 4526 上に形成されている。

20

【0318】

接続端子電極 4515 は、FPC4518a が有する端子と、異方性導電膜 4519 を介して電気的に接続されている。

【0319】

発光素子 4511 からの光の取り出し方向に位置する第 2 の基板 4506 は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。

【0320】

また、充填材 4507 としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。本実施の形態は充填材として窒素を用いた。

30

【0321】

また、必要であれば、発光素子の射出面に偏光板、又は円偏光板(楕円偏光板を含む)、位相差板(1/4 板、1/2 板)、カラーフィルタなどの光学フィルムを適宜設けてよい。また、偏光板又は円偏光板に反射防止膜を設けてよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。

【0322】

信号線駆動回路 4503a、4503b、及び走査線駆動回路 4504a、4504b は、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図 24 の構成に限定されない。

40

【0323】

以上の工程により、半導体装置として信頼性の高い発光表示装置(表示パネル)を作製することができる。

【0324】

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

50

【0325】

(実施の形態8)

本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図25、図26に示す。

【0326】

図25(A)は、電子ペーパーで作られたポスター2631を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、本明細書に開示する電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。

【0327】

また、図25(B)は、電車などの乗り物の車内広告2632を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、本明細書に開示する電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩れることなく安定した画像が得られる。なお、広告は無線で情報を送受信できる構成としてもよい。

【0328】

また、図26は、電子書籍2700の一例を示している。例えば、電子書籍2700は、筐体2701および筐体2703の2つの筐体で構成されている。筐体2701および筐体2703は、軸部2711により一体とされており、該軸部2711を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。

【0329】

筐体2701には表示部2705が組み込まれ、筐体2703には表示部2707が組み込まれている。表示部2705および表示部2707は、継ぎ画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成として、例えば右側の表示部（図26では表示部2705）に文章を表示し、左側の表示部（図26では表示部2707）に画像を表示することができる。

【0330】

また、図26では、筐体2701に操作部などを備えた例を示している。例えば、筐体2701において、電源2721、操作キー2723、スピーカ2725などを備えている。操作キー2723により、貢を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、USB端子、またはACアダプタおよびUSBケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成としてもよい。

【0331】

また、電子書籍2700は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。

【0332】

(実施の形態9)

本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型

10

20

30

40

50

ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。

【0333】

図27(A)は、テレビジョン装置9600の一例を示している。テレビジョン装置9600は、筐体9601に表示部9603が組み込まれている。表示部9603により、映像を表示することが可能である。また、ここでは、スタンド9605により筐体9601を支持した構成を示している。

【0334】

テレビジョン装置9600の操作は、筐体9601が備える操作スイッチや、別体のリモコン操作機9610により行うことができる。リモコン操作機9610が備える操作キー9609により、チャンネルや音量の操作を行なうことができ、表示部9603に表示される映像を操作することができる。また、リモコン操作機9610に、当該リモコン操作機9610から出力する情報を表示する表示部9607を設ける構成としてもよい。

10

【0335】

なお、テレビジョン装置9600は、受信機やモデムなどを備えた構成とする。受信機により一般的なテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。

【0336】

図27(B)は、デジタルフォトフレーム9700の一例を示している。例えば、デジタルフォトフレーム9700は、筐体9701に表示部9703が組み込まれている。表示部9703は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。

20

【0337】

なお、デジタルフォトフレーム9700は、操作部、外部接続用端子(USB端子、USBケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部9703に表示させることができる。

30

【0338】

また、デジタルフォトフレーム9700は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。

【0339】

図28(A)は携帯型遊技機であり、筐体9881と筐体9891の2つの筐体で構成されており、連結部9893により、開閉可能に連結されている。筐体9881には表示部9882が組み込まれ、筐体9891には表示部9883が組み込まれている。また、図28(A)に示す携帯型遊技機は、その他、スピーカ部9884、記録媒体挿入部9886、LEDランプ9890、入力手段(操作キー9885、接続端子9887、センサ9888(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン9889)等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図28(A)に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図28(A)に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。

40

【0340】

図28(B)は大型遊技機であるスロットマシン9900の一例を示している。スロット

50

マシン9900は、筐体9901に表示部9903が組み込まれている。また、スロットマシン9900は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、スピーカなどを備えている。もちろん、スロットマシン9900の構成は上述のものに限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができます。

【0341】

図29(A)は、携帯電話機1000の一例を示している。携帯電話機1000は、筐体1001に組み込まれた表示部1002の他、操作ボタン1003、外部接続ポート1004、スピーカ1005、マイク1006などを備えている。

10

【0342】

図29(A)に示す携帯電話機1000は、表示部1002を指などで触ることで、情報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部1002を指などで触ることにより行うことができる。

【0343】

表示部1002の画面は主として3つのモードがある。第1は、画像の表示を主とする表示モードであり、第2は、文字等の情報の入力を主とする入力モードである。第3は表示モードと入力モードの2つのモードが混合した表示+入力モードである。

【0344】

例えば、電話を掛ける、或いはメールを作成する場合は、表示部1002を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部1002の画面のほとんどにキーボードまたは番号ボタンを表示させることが好みしい。

20

【0345】

また、携帯電話機1000内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機1000の向き(縦か横か)を判断して、表示部1002の画面表示を自動的に切り替えるようにすることができる。

【0346】

また、画面モードの切り替えは、表示部1002を触れること、又は筐体1001の操作ボタン1003の操作により行われる。また、表示部1002に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。

30

【0347】

また、入力モードにおいて、表示部1002の光センサで検出される信号を検知し、表示部1002のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。

【0348】

表示部1002は、イメージセンサとして機能させることもできる。例えば、表示部1002に掌や指を触ることで、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。

40


【0349】

図29(B)も携帯電話機の一例である。図29(B)の携帯電話機は、筐体9411に、表示部9412、及び操作ボタン9413を含む表示装置9410と、筐体9401に操作ボタン9402、外部入力端子9403、マイク9404、スピーカ9405、及び着信時に発光する発光部9406を含む通信装置9400とを有しており、表示機能を有する表示装置9410は電話機能を有する通信装置9400と矢印の2方向に脱着可能である。よって、表示装置9410と通信装置9400の短軸同士を取り付けることも、表示装置9410と通信装置9400の長軸同士を取り付けることもできる。また、表示機能のみを必要とする場合、通信装置9400より表示装置9410を取り外し、表示装置9410を単独で用いることもできる。通信装置9400と表示装置9410とは無線通



50

信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッテリーを有する。


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】





【図9】




【図10】




【図 1 1】




【図 1 2】




【図 1 3】




【図 1 4】




【図 15】




【図 16】




【図 17】




【図 18】




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】




【図25】




【図26】




【図27】




【図 2 8】



【図 2 9】



【図 3 0】



フロントページの続き

(51) Int.Cl.	F I	テーマコード(参考)
H 01 L 51/50 (2006.01)	H 05 B 33/10	
H 05 B 33/14 (2006.01)	H 05 B 33/14	A
G 02 F 1/167 (2006.01)	H 05 B 33/14	Z
	G 02 F 1/167	

(72)発明者 村岡 大河

神奈川県厚木市長谷3 9 8番地 株式会社半導体エネルギー研究所内

F ターム(参考) 2H092 GA29 GA48 GA50 GA59 GA60 JA26 JA42 JA46 JB63 JB64
JB69 KA08 MA18 MA19 MA20 NA27
2H192 AA24 BC31 CB05 CB37 CB45 CC42 DA02 DA12 FA65 FA73
FB02 FB27 FB33 HA35 HA44 HA66
2K101 AA04 BA02 BA12 EC08 EK35
3K107 AA01 AA05 BB01 CC45 EE04 FF15 GG12 GG13 GG28
5F110 AA16 BB02 CC07 DD01 DD02 DD13 DD14 DD15 DD17 EE01
EE02 EE03 EE04 EE06 EE14 EE15 EE23 FF01 FF02 FF03
FF04 FF09 FF28 FF29 FF30 GG01 GG06 GG14 GG15 GG16
GG22 GG25 GG43 GG57 GG58 HK02 HK03 HK04 HK06 HK08
HK15 HK16 HK17 HK21 HK22 HK32 HK33 HK41 HK42 HL01
HL07 HL09 HL22 HL23 HM02 HM03 HM04 HM12 NN03 NN05
NN22 NN23 NN24 NN25 NN27 NN33 NN34 NN36 NN40 NN73
QQ02 QQ04 QQ05 QQ09