## (12) 特許公報(B2)

(11) 特許番号

## 特許第4960007号

(P4960007)

(45) 発行日 平成24年6月27日(2012.6.27)

(19) **日本国特許庁(JP)** 

(45)発行日	平成241	≢6月27日 (2012.6.		(24) 登録日 平成24年3月30日 (2012.3.30)				
(51) Int.Cl.			FI					
HO1L	29/786	(2006.01)	HO1L	29/78	618Z			
HO1L	21/336	(2006.01)	HO1L	29/58	G			
HO1L	29/423	(2006.01)	HO1L	29/78	301X			
HO1L	29/49	(2006.01)	HO1L	29/78	616V			
HO1L	29/78	(2006.01)	HO1L	29/78	617M	[		
					請求項	〔の数 5	(全 18 頁)	最終頁に続く
(21) 出願番号	Ļ	特願2006-122503	(P2006-122503)	(73)特許権	者 000	003078		
(22) 出願日		平成18年4月26日	(2006.4.26)		株式会	社東芝		
(65) 公開番号	ţ	特開2007-294757	(P2007-294757A)		東京者	<b>『港区芝</b>	浦一丁目1番	1号
(43) 公開日		平成19年11月8日	(2007.11.8)	(74) 代理人	10007	5812		
審査請求	日	平成21年2月13日	(2009.2.13)		弁理士	古 古武	賢次	
				(74) 代理人	10008	3889		
					弁理┪	積谷 橋谷	英俊	
				(74) 代理人	10008	2991		
					弁理 d	: 佐藤	泰和	
				(74) 代理人	10009	6921		
					弁理 d	吉元	弘	
				(74) 代理人	10010	3263		
					弁理 d	: 川崎	康	
								言颂王诗神人
								東於貝に続く

(54) 【発明の名称】半導体装置及び半導体装置の製造方法

(57)【特許請求の範囲】

【請求項1】

p型MOSダブルゲート構造を有する半導体装置であって、

上面が<100>の結晶面方位のシリコンまたはゲルマニウムからなり、基板上に第1 の結晶面方位<110>に延びて形成されたチャネル層と、

前記チャネル層と前記第1の結晶面方位<110>方向の一端側で隣接して前記基板上 に形成され、このチャネル層とショットキ接合するメタルまたはメタルシリサイドからな るソース層と、

前記チャネル層と前記第1の結晶面方位<110>方向の他端側で隣接して前記基板上 に形成され、このチャネル層とショットキ接合するメタルまたはメタルシリサイドからな るドレイン層と、

前記チャネル層の側壁と隣接するとともに前記チャネル層の電流方向と垂直な第2の結 晶面方位<110>方向に延びて少なくとも前記基板上に形成されたゲート層と、

前記チャネル層と前記ゲート層との間に設けられたゲート絶縁膜と、を備え、

1軸性引張り歪が前記電流方向と垂直な前記第2の結晶面方位<110>方向に前記チ ャネル層の側壁に対して加えられていることを特徴とする半導体装置。

【請求項2】

前記ゲート層は、収縮性の材料を含み、この収縮性により、前記1軸性引張り歪が前記 電流方向と垂直な前記第2の結晶面方位<110>方向に前記チャネル層の側壁に対して 加えられていることを特徴とする請求項1に記載の半導体装置。

【請求項3】

前記収縮性の材料は、TiSi<sub>2</sub>、CoSi<sub>2</sub>、TiN、W、または、WSiの何れかであることを特徴とする請求項2に半導体装置。

(2)

【請求項4】

p型MOSダブルゲート構造を有する半導体装置の製造方法であって、

基板上に設けられた上面が<100>の結晶面方位のシリコンまたはゲルマニウム上に 絶縁膜を形成し、

前記シリコンまたは前記ゲルマニウムを選択的にエッチングすることにより、第1の結 晶面方位<110>方向に延びるようにフィンを形成し、

前記フィン側面にゲート絶縁膜を形成し、

10

20

前記第1の結晶面方位<110>と垂直な第2の結晶面方位<110>方向に延びるように、前記フィンのチャネル層となる領域上の前記絶縁膜上および前記基板上に、ポリシリコン層を形成し、

前記フィン上で露出する前記絶縁膜を除去し、

前記フィンのうち前記絶縁膜が除去された領域を選択的にシリサイド化して、前記フィンに前記チャネル層とショットキ接合するソース層およびドレイン層を形成し、

前記ポリシリコン層を選択的にシリサイド化して、収縮性の材料からなるゲート層を形 成することを備え、

1軸性引張り歪が前記第2の結晶面方位<110>方向に前記チャネル層の側壁に対し

て加えられている

ことを特徴とする半導体装置の製造方法。

【請求項5】

p型MOSダブルゲート構造を有する半導体装置の製造方法であって、

基板上に設けられた上面が<100>の結晶面方位のシリコンまたはゲルマニウム上に 絶縁膜を形成し、

前記シリコンまたは前記ゲルマニウムを選択的にエッチングすることにより、第1の結 晶面方位<110>方向に延びるようにフィンを形成し、

前記フィン側面にゲート絶縁膜を形成し、

前記第1の結晶面方位<110>と垂直な第2の結晶面方位<110>方向に延びるよ

うに、前記フィンのチャネル層となる領域上の前記絶縁膜上および前記基板上に、ポリシ 30 リコン層を形成し、

前記ポリシリコン層側面に絶縁性のゲート側壁を形成し、

前記フィン上で露出する前記絶縁膜を除去し、

前記フィンのうち前記絶縁膜が除去された領域を選択的にシリサイド化して、前記フィンに前記チャネル層とショットキ接合するソース層およびドレイン層を形成し、

層間絶縁膜を堆積するとともにエッチバックして、前記ポリシリコン層の上部を露出させ、

前記ポリシリコン層を選択的に除去し、

内壁が前記ゲート側壁で構成されたゲート溝に収縮性の材料を埋め込んで、ゲート層を 形成することを備え、

40

<u>1軸性引張り歪が前記第2の結晶面方位<110>方向に前記チャネル層の側壁に対し</u>

<u>て加えられている</u>

ことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、例えば、ダブルゲート構造を有する半導体装置及び半導体装置の製造方法に 関する。

- 【背景技術】
- [0002]

従来、例えば、トランジスタの微細化、低消費電力化、高速化のために、ダブルゲート トランジスタ(例えば、FinFET)が提案されている(例えば、特許文献1参照。) 。 【0003】 この構造のメリットは、(1)ゲートを2つ有する構造なので、ショートチャネル効果

に強く、ソース/ドレイン間のパンチスルー(漏れ)電流を低減できる。

[0004]

また、(2)チャネル垂直方向電界が小さいため移動度を向上させることができる。 - - -

[0005]

また、(3)オフ電流が低減する分チャネル幅(フィン高さ、または、本数)を増やせ <sup>10</sup> るので、電流を増加させることができる、等である。

[0006]

他の従来技術では、トランジスタのソース/ドレイン領域を不純物の拡散層でなく、メ タルで形成するショットキ・ソース/ドレイントランジスタ技術が提案されている(例え ば、非特許文献1参照。)。

[0007]

この構造を用いると、ソース領域およびドレイン領域の寄生抵抗を小さくでき、浅い接 合(ショットキ(Schottky)接合)を形成することができる。

[0008]

また、ソース/ドレインに不純物を用いないので、活性化のための高温熱工程を行なう <sup>20</sup> 必要が無く、製造工程を著しく簡略化でき、LSI製造コストを低減できる。

【 0 0 0 9 】

さらにまた、ソース端部にショットキバリアが存在するため、オフ電流を抑え、ショー トチャネル効果を抑制することができる(微細化できる)。

【 0 0 1 0 】

また、特にGeチャネルトランジスタでは、ドーパント(dopant)の固溶度が低くく、そして、ドーパントが拡散しやすい。このため、ソース/ドレイン構造は、ショットキ接合が望ましい。

【0011】

一方、このトランジスタの課題は、ショットキコンタクト抵抗(シリコン/シリサイド 30 またはメタル界面抵抗)を低減させることである。

【0012】

解決策の一つのとして、ソース/ドレイン材料の仕事関数制御技術がある。例えば、n型MOSトランジスタのソース/ドレインに仕事関数の小さいメタルまたはシリサイド( ErSi<sub>2</sub>等)を用い、また、p型MOSトランジスタのソース/ドレインに仕事関数の 大きいメタルまたはシリサイド(PtSi等)を用いる方法が提案されている(例えば、非特許文献1参照。)。

[0013]

この技術を用いれば、 n 型 M O S トランジスタのショットキバリア高さを0.28eV程度、 また、 p 型 M O S トランジスタのショットキバリア高さを0.22eV程度とすることができる <sup>40</sup>

【0014】

すなわち、 n 型 M O S トランジスタ、および、 p 型 M O S トランジスタについて、ある 程度低いショットキコンタクト抵抗のメタルシリサイド・ソース/ドレインを形成するこ とが可能である。

【0015】

しかし、十分な高電流を得るには、まだ不十分であり、さらなるショットキバリアの低 減が必要であった。

【0016】

ー方で、メタルの仕事関数制御のみでは、Fermi-level-pinning効果の悪影響を受ける 50

そこで提案された技術が、「 歪チャネルとショットキ接合」の組合せ技術である。ショ ットキバリア高さを下げるため、すなわちコンタクト抵抗を下げるため、 歪(機械的応力

さらに、他の従来技術として、チャネルに歪をかけてキャリア移動度を向上させる技術 が開発されている。Planar-pMOSFETでは、ソース/ドレイン領域に埋め込んだSiGeから の圧縮歪が有効である。そして、このPlanar-nMOSFETでは、ソース/ドレイン領域に埋 め込んだSiCからの引張り歪や、ゲート、ソース/ドレイン上に引張り歪を持った膜を堆積

以上のように、既述の従来技術(歪チャネル技術とショットキ・ソース/ドレイン技術)によれば、n型MOSトランジスタの場合は、引張り歪が用いられるため、移動度が向

上し、かつショットキバリアを低減できる。 【0020】 すなわち、従来技術を単純に組み合わせるだけで、ショットキ・ソース/ドレインn型 MOSFinFETを高駆動電流化できた。 【0021】

してチャネルに引張り歪、をかけることが有効であることが知られている。

ため、さらなるショットキバリアの低減は困難であった。

)を用いる技術である(例えば、非特許文献2参照。)。

しかし、上記従来技術によっても、p型MOSトランジスタでは圧縮歪が用いられるた 20 め、キャリア移動度は向上するがショットキバリアを低減することができないという問題 があった。

【0022】

[0017]

[0018]

[0019]

したがって、ショットキ・ソース/ドレインp型MOSFinFETを高駆動電流化で きなかった。

【特許文献1】特開2005-294789号公報

【非特許文献1】Jakub Kedzierski et al., IEDM Technical digest, pp.57-60, (2000) 【非特許文献2】A. Yagishita, T-J. King, and J. Bokor, "Schottky Barrier Height Reduction and Drive Current Improvement in Metal Source/Drain MOSFET with St rained-Si Channel", Jpn. J. Appl. Phys., Vol.43, No.4B, pp.1713-1716, (2004) 【発明の開示】

30

10

【発明が解決しようとする課題】

【0023】

本発明は、上記課題を解決するものであり、 p型MOSFET構造で、ホール移動度を 向上するとともに、ショットキバリア(コンタクト抵抗)を低減することが可能な半導体装 置、および、半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0024】

本発明の一態様に係る半導体装置は、

p 型 M O S ダブルゲート構造を有する半導体装置であって、

上面が<100>の結晶面方位のシリコンまたはゲルマニウムからなり、基板上に第1 の結晶面方位<110>に延びて形成されたチャネル層と、

前記チャネル層と前記第1の結晶面方位<110>方向の一端側で隣接して前記基板上 に形成され、このチャネル層とショットキ接合するメタルまたはメタルシリサイドからな るソース層と、

前記チャネル層と前記第1の結晶面方位<110>方向の他端側で隣接して前記基板上 に形成され、このチャネル層とショットキ接合するメタルまたはメタルシリサイドからな るドレイン層と、

前記チャネル層の側壁と隣接するとともに前記チャネル層の電流方向と垂直な第2の結 晶面方位<110>方向に延びて少なくとも前記基板上に形成されたゲート層と、

50

前記チャネル層と前記ゲート層との間に設けられたゲート絶縁膜と、を備え、 1軸性引張り歪が前記電流方向と垂直な前記第2の結晶面方位<110>方向に前記チャネル層の側壁に対して加えられていることを特徴とする。

【 0 0 2 5 】

また、本発明の他の態様に係る半導体装置の製造方法は、

p型MOSダブルゲート構造を有する半導体装置の製造方法であって、

基板上に設けられた上面が<100>の結晶面方位のシリコンまたはゲルマニウム上に 絶縁膜を形成し、

前記シリコンまたは前記ゲルマニウムを選択的にエッチングすることにより、第1の結 晶面方位<110>方向に延びるようにフィンを形成し、

前記フィン側面にゲート絶縁膜を形成し、

前記第1の結晶面方位<110>と垂直な第2の結晶面方位<110>方向に延びるように、前記フィンのチャネル層となる領域上の前記絶縁膜上および前記基板上に、ポリシリコン層を形成し、

前記フィン上で露出する前記絶縁膜を除去し、

前記フィンのうち前記絶縁膜が除去された領域を選択的にシリサイド化して、前記フィンに前記チャネル層とショットキ接合するソース層およびドレイン層を形成し、

前記ポリシリコン層を選択的にシリサイド化して、収縮性の材料からなるゲート層を形 成することを備え、

<u>1軸性引張り歪が前記第2の結晶面方位<110>方向に前記チャネル層の側壁に対し</u>20 て加えられていることを特徴とする。

【 0 0 2 6 】

また、本発明のさらに他の態様に係る半導体装置の製造方法は、

p型MOSダブルゲート構造を有する半導体装置の製造方法であって、

基板上に設けられた上面が<100>の結晶面方位のシリコンまたはゲルマニウム上に 絶縁膜を形成し、

前記シリコンまたは前記ゲルマニウムを選択的にエッチングすることにより、第1の結 晶面方位<110>方向に延びるようにフィンを形成し、

前記フィン側面にゲート絶縁膜を形成し、

前記第1の結晶面方位<110>と垂直な第2の結晶面方位<110>方向に延びるよ 30 うに、前記フィンのチャネル層となる領域上の前記絶縁膜上および前記基板上に、ポリシ リコン層を形成し、

前記ポリシリコン層側面に絶縁性のゲート側壁を形成し、

前記フィン上で露出する前記絶縁膜を除去し、

前記フィンのうち前記絶縁膜が除去された領域を選択的にシリサイド化して、前記フィンに前記チャネル層とショットキ接合するソース層およびドレイン層を形成し、

層間絶縁膜を堆積するとともにエッチバックして、前記ポリシリコン層の上部を露出さ せ、

前記ポリシリコン層を選択的に除去し、

内壁が前記ゲート側壁で構成されたゲート溝に収縮性の材料を埋め込んで、ゲート層を <sup>40</sup> 形成することを備え、

<u>1軸性引張り歪が前記第2の結晶面方位<110>方向に前記チャネル層の側壁に対し</u> て加えられていることを特徴とする。

【発明の効果】

【0027】

本発明の一態様に係る半導体装置および半導体装置の製造方法によれば、電流方向と垂 直方向の1軸性引張り歪により、 p型MOSFET構造で、ホール移動度を向上するとと もに、ショットキバリア(コンタクト抵抗)を低減することができる。

【発明を実施するための最良の形態】

[0028]

以下、本発明を適用した各実施例について図面を参照しながら説明する。 【実施例1】

【0029】

図1Aは、本発明の実施例1に係る半導体装置の要部の構成を示す斜視図である。また、図1Bは、図1AのA-A線に沿った半導体装置100の断面を示す断面図である。また、図1Cは、図1AのB-B線に沿った半導体装置100の断面を示す断面図である。 【0030】

(6)

図1 A ないし図1 C に示すように、 p 型 M O S ダブルゲート構造を有する半導体装置1 0 0 は、不純物を含有し上面が < 1 0 0 > の結晶面方位のシリコン (Si)またはゲルマ ニウム (Ge)からなり、基板1上に第1の結晶面方位 < 1 1 0 > に延びて形成された n <sup>10</sup> 型のチャネル層 2 を備えている。

【0031】

なお、基板1は、BOX(Buried Oxide:埋め込み酸化膜)またはバルク シリコン等が選択される。また、シリコンを用いるチャネル層2を形成する場合は、例え ば、基板1にSOI(Silicon-On-Insulator)基板を用いてもよい。また、ゲルマニウム を用いるチャネル層2を形成する場合は、例えば、基板1にGOI(Germanium-On-Insul ator)基板を用いてもよい。

【0032】

また、半導体装置100は、このチャネル層2と第1の結晶面方位<110>方向の一端側で隣接して基板1上に形成され、チャネル層2とショットキ接合するメタルまたはメ <sup>20</sup> タルシリサイドからなるソース層3と、チャネル層2と第1の結晶面方位<110>方向 の他端側で隣接して基板1上に形成され、チャネル層2とショットキ接合するメタルまた はメタルシリサイドからなるドレイン層4と、を備えている。

【0033】

これらのチャネル層2、ソース層3、および、ドレイン層4により、ダブルゲート構造 のフィン11が構成される。

【0034】

また、半導体装置100は、チャネル層2の側壁と隣接するとともに、チャネル層2の 電流方向と垂直な第2の結晶面方位<110>方向に延びて基板1上およびチャネル層2 上に形成されたゲート層5と、チャネル層2とゲート層5との間に設けられたゲート絶縁 膜6と、チャネル層2の上面とゲート層5との間に設けられ、例えば、SiNからなる絶 縁膜7と、を備えている。

[0035]

ゲート層5は、収縮性の材料を含み、この収縮性により、1軸性引張り歪が電流方向と 垂直な第2の結晶面方位<110>方向にチャネル層の側壁に対して加えられている。こ の収縮性の材料には、例えば、TiSi<sub>2</sub>、CoSi<sub>2</sub>が選択される。

【0036】

なお、1軸性引張り歪が電流方向と垂直な第2の結晶面方位<110>方向にチャネル 層の側壁に対して加えるためには、ダブルゲート構造を成すように、ゲート層5は、少な くとも基板1上に形成されていればよい。

【0037】

また、ゲート層 5 の側壁には、TEOS(TetraEthOxySilane)膜等のゲート側壁 8 が 形成されている。

【 0 0 3 8 】

また、ソース層3、ドレイン層4の側壁には、TEOS(TetraEthOxySilane) 膜等の フィン側壁9が形成されている。

【0039】

また、半導体装置100は、基板1上に、上記の構成要素を絶縁するTEOS膜等の層 間絶縁膜10が形成されている。

[0040]

30

【0041】

先ず、上記構成において、引張り歪によりチャネルに歪みを発生させた理由について説 明する。

【0042】

図 2 A は、シリコン (S i ) の歪みによるバンド構造変化を示す図である。また、図 2 B は、ゲルマニウム (G e ) の歪みによるバンド構造変化を示す図である。

【0043】

図 2 A、図 2 B に示すように、2fold-valley(2)、4fold-valley(4)のエネルギ<sup>10</sup> ーレベルは、引張り歪によって影響を受ける。

【0044】

すなわち、2fold-valleyに対する(メタルソース/ドレインから見た)バリア高さは低 減され、4fold-valleyに対するバリア高さは増加すると考えられる。

【0045】

なお、有効質量の軽い2fold-valleyに対するショットキバリアが低減されるので、n型 MOSトランジスタの駆動電流が増加すると考えられる。

【0046】

一方、ホールの場合を考えると、図2A、図2Bに示すように、引張り歪がかかるとli ght-hole(lh)valleyのエネルギーレベルが上昇し、heavy-hole(hh)valleyのエネ 20 ルギーレベルはあまり変化しない。有効質量の軽いlight-hole(lh)valleyに対するシ ョットキバリアが低減されるので、p型MOSトランジスタの駆動電流も増加すると考え られる。

[0047]

このように、図2A、図2Bから、 p型MOSトランジスタのショットキバリア低減に は引張り歪みが有効であり、圧縮歪ではショットキバリア低減の効果が得られない。 【0048】

次に、上記構成において、引張り歪の方向(第2の結晶面方位<110>方向)とチャ ネル方向((電流方向)(第1の結晶面方位<110>方向))とが垂直になるようにし た理由について説明する。

【0049】

図3Aは、p型MOSトランジスタ(Siチャネル)における、歪成分とホール移動度 に対する有効性との関係を示すモデル図である。なお、図3Aにおいて、シリコンの上面 の結晶面方位は<100>であり、チャネル方向(電流方向)<110>はフィン側面< 110>と垂直である。

【 0 0 5 0 】

図3Aに示すように、 p型MOSトランジスタ(Siチャネル)においては、チャネル 方向(電流方向) < 1 1 0 > と引張り歪の方向 < 1 1 0 > とが垂直である場合は、ホール 移動度の向上に有効である。なお、チャネル方向(電流方向)と圧縮歪の方向とが平行で ある場合もホール移動度の向上に有効である。

【0051】

また、図3Bは、 p型MOSトランジスタ(Geチャネル)における、歪成分とホール 移動度に対する有効性との関係を示すモデル図である。なお、図3Bにおいて、ゲルマニ ウムの上面の結晶面方位は < 100 > であり、チャネル方向(電流方向) < 110 > はフ ィン側面 < 110 > と垂直である。

【0052】

図3Bに示すように、p型MOSトランジスタ(Geチャネル)においては、チャネル 方向(電流方向) < 110 > と引張り歪の方向 < 110 > とが垂直である場合は、ホール 移動度の向上に有効である。なお、チャネル方向(電流方向)と圧縮歪の方向とが平行で ある場合もホール移動度の向上に有効である。 30

(8)

[0053]

このように、上面の結晶面方位が < 1 0 0 > のチャネルを有する p 型 M O S ダブルゲートトランジスタにおいて、S i チャネル、G e チャネルとも同様に、チャネル方向(電流方向) < 1 1 0 > と引張り歪の方向 < 1 1 0 > とが垂直である場合は、ホール移動度の向上に有効である。

【 0 0 5 4 】

以上により、ショットキバリアを低減するとともにホール移動度を向上させる観点から、ショットキ・ソース/ドレインを有するp型MOSFinFETに対して既述の構成を 選択した。

【0055】

10

次に、以上のような p 型 M O S ダブルゲート構造を有する半導体装置100の製造方法 について説明する。

【0056】

図4Aないし図4Kは、本発明の実施例1に係る半導体装置100の製造方法を説明す るための各工程の斜視図である。また、図5Aは、図4JのA-A線に沿った断面を示す 断面図である。また、図5Bは、図4JのB-B線に沿った断面を示す断面図である。ま た、図6Aは、図4KのA-A線に沿った断面を示す断面図である。また、図6Bは、図 4KのB-B線に沿った断面を示す断面図である。

【0057】

先ず、フィン11にシリコンを用いる場合には、上面の結晶面方位が<100>のSOI 20 基板(BOX)を用意し、SOI厚を、例えば50nm~100nm程度に薄膜化する。なお、フィン 11にゲルマニュウムを用いる場合には、既述のようにGOI基板を用意する。

【0058】

そして、チャネル層 2 となるボディ(Body)領域にチャネルドーピングを行なう。ここでは、チャネル濃度が1 × 1 0<sup>17</sup>/cm<sup>3</sup>程度になるようにドーズ量を調整する。

【0059】

そして、70nm程度のSiNハードマスク7を堆積する。すなわち、基板1上に設けられた 上面が<100>の結晶面方位のシリコン(またはゲルマニウム)上に絶縁膜7を形成す る。

【0060】

30

このSiNハードマスク(絶縁膜)7を用いて、フィン11のパターンニング、RIE(React ive Ion Etching:反応性イオンエッチング)処理を行なう。すなわち、シリコン(または ゲルマニウム)を選択的にエッチングすることにより、第1の結晶面方位<110>方向 に延びるようにフィン11を形成する(図4A)。

【0061】

なお、フィンラインパターンの方向を、例えば、SOI基板(GOI基板)のノッチ方向(<110>方向)と平行または垂直にすれば、フィン11の側面は<110>面になる。

【 0 0 6 2 】

次に、フィン11側面にゲート絶縁膜(図示せず)を形成し、1層目のゲートポリシリ 40 コン(Poly-Si)5 a を300nm程度堆積する。このとき、フィン11の段差上にポリシリコ ンを堆積するため、ポリシリコン表面には大きな段差12が形成される(図4B)。 【0063】

次に、このポリシリコンをCMP(Chemical Mechanical Polishing: 化学機械研磨)処理に より平坦化し、SiNハードマスク7が露出するまでエッチバックする(図4C)。

【0064】

次に、2層目のポリシリコン層5bを50nm程度堆積する(図4D)。FUSI(FUII SI licidation)技術によりゲート層を形成する場合は、この2層目のポリシリコン層5bと 1層目のポリシリコン層5aとを合わせて、ゲート層5の材料として用いる。

【0065】

10

20

40

次に、 2 層目のポリシリコン層 5 b の上にハードマスクとしてSiNハードマスク 1 5 を1 00nm程度堆積し、さらに、フィン11と垂直に配置されるゲートパターンを形成するため のレジストまたはハードマスク16を堆積する(図4E)。

[0066]

次に、SiNハードマスク15をRIE処理し、ポリシリコン層5b上にゲート加工用ハード マスクとしてSiNハードマスク16を形成する(図4F)。

[0067]

次に、ポリシリコン層5a、5bをRIE処理して、ゲートパターンを形成する。すなわ ち、第1の結晶面方位<110>と垂直な第2の結晶面方位<110>方向に延びるよう に、フィン11のチャネル層2となる領域上のSiNハードマスク(絶縁膜)7上および基 板1上に、ポリシリコン層5a、5bを形成する(図4G)。

[0068]

次に、ゲート側壁に用いる材料(例えば、TEOS)を、全面に堆積しエッチバックす る。これにより、厚さ40nm程度のゲート側壁(TEOS膜)8を形成する(図4H)。 [0069]

さらに、SiNハードマスク7に対してRIE処理を行ない、フィン11上のSiNハードマス ク7をエッチング除去する。すなわち、フィン11上で露出するSiNハードマスク(絶縁 膜) 7 を選択的に除去する(図 4 H)。なお、エッチング条件、SiN膜厚を調整して、ポ リシリコン層5b上のSiNハードマスク16は残留させる。

[0070]

次に、フィン11のソース/ドレイン領域となる部分にシリサイド貼り付けを行ない、 チャネル層2との間でショットキ接合を形成する。すなわち、フィン11のうち絶縁膜7 が除去された領域を選択的にシリサイド化して、チャネル層2とショットキ接合するソー ス層3およびドレイン層4を形成する(図4I)。ソース/ドレインのシリサイド材料と しては、例えば、p型MOSトランジスタにはPtSiを用いればよい。

[0071]

なお、例えば、別途n型MOSトランジスタを形成する場合には、ErSiを用いればよい

[0072]

30 また、プロセス条件を制御し、ソース/ドレイン層3、4からチャネル層2に歪がかか らないようにする。ゲート層 5 となるポリシリコン層 5 a 、 5 b は、SiNハードマスク 1 6とゲート側壁8に覆われているため、この時点でシリサイド化されない。

[0073]

次に、層間絶縁膜10としてTEOS等を400nm程度堆積し、CMP処理により平坦化する (図4I)。

[0074]

この層間絶縁膜10を全面エッチバックしてSiNハードマスク16を露出させる。さら に、ホットリン酸で残存するSiNハードマスク16を除去し、ポリシリコン層5bの上部 を 露出させる (図 4 J、 図 5 A、 図 5 B)。

[0075]

次に、ポリシリコン層5a、5bを上面からシリサイド化する。すなわち、ポリシリコ ン層5a、5bを選択的にシリサイド化して、収縮性の材料からなるゲート層5を形成す る(図4K、図6A、図6B)。ゲートのシリサイド材料としては、例えば、収縮性の材 料であるTiSi,やCoSi,が選択される。

[0076]

以上のように、FinFETのゲート、ソース/ドレインをシリサイド化することがで きるとともに、ゲートのシリサイド形成とソース/ドレインのシリサイド形成を別々の工 程で行うことができる。

[0077]

したがって、ソース/ドレインのシリサイドが深くなりすぎる(横方向に成長しすぎる 50

(9)

)のを防止することができる。

【0078】

さらに、プロセス条件によっては、TiSi<sub>2</sub>(またはCoSi<sub>2</sub>)は、収縮性の材料 であるため(シリコンよりも熱膨張係数が大きい材料であるため)、フィン側面(<11 0>面)に引張の歪がかかる(図6B)。このとき、電流方向にはポアソン比分、圧縮方 向の歪が生じる。

【0079】

しかし、その圧縮方向の歪以上のプロセス歪による圧縮歪が生じないように、ソース/ ドレイン層 3、4からの歪を低減しておく。もちろん、ソース/ドレイン領域に圧縮歪を 持つ SiGeを埋め込んだ素子構造(e-SiGe)などのストレッサ(stressor)技術を用い 10 ない。

[0080]

もっとも、フィン11のチャネル層2(特に、long-channel)は、ソース/ドレイン層 3、4からの歪が伝わりにくい構造であるため、p型MOSダブルゲートトランジスタ( p型MOS-FinFET)に対して有利である。

[0081]

また、本実施例によれば、TiSi<sub>2</sub>は収縮性の材料であるため、 p型MOSトランジ スタのフィン側面(<110>面)に引張り歪がかかる。

[0082]

すなわち、 p型MOSダブルゲートトランジスタ( p型MOS - FinFET)の移動 <sup>20</sup> 度が向上し、かつショットキ・ソース/ドレインのコンタクト抵抗が低減される。

【 0 0 8 3 】

また、ゲート層5の歪を用いているので、フィン11のチャネル層2に効率よく、容易 に引張り歪を印加できる。

[0084]

さらにまた、FUSI技術を用いているので、比較的容易にシリサイドゲートを形成で きる。

【0085】

以上のように、本実施例に係る半導体装置および半導体装置の製造方法によれば、ホール移動度を向上するとともに、ショットキバリア(コンタクト抵抗)を低減することができ <sup>30</sup>

る。

【実施例2】

【0086】

実施例1では、FUSI技術を用いて、シリサイドゲートを作成する半導体装置の製造 方法について述べた。本実施例では、ダマシンゲート技術を用いて、Pureメタルなどシリ サイド以外の材料をゲートに適用する半導体装置の製造方法について述べる。

【0087】

図7A、図7Bは、本発明の実施例2に係る半導体装置200の製造方法を説明するための各工程の斜視図である。また、図8Aは、図7BのA-A線に沿った断面を示す断面 図である。また、図8Bは、図7BのB-B線に沿った断面を示す断面図である。 【0088】

40

また、図9Aは、図8Aの後の工程のA-A線に沿った断面を示す断面図である。図9 Bは、図8Aの後の工程のB-B線に沿った断面を示す断面図である。

【0089】

さらにまた、図10Aは、図9Aの後の工程のA-A線に沿った半導体装置200の断面を示す断面図である。図10Bは、図9Aの後の工程のB-B線に沿った半導体装置200の断面を示す断面図である。

[0090]

なお、図中、実施例1と同じ符号は、実施例1と同様の構成を示す。 【0091】

また、本実施例2の半導体装置の製造方法は、実施例1で説明した図4Jまでの工程は 同様である。 [0092]実施例1の図4Iまでと同様の工程により、ソース層/ドレイン層3、4を形成してシ ョットキ接合を形成した後、層間絶縁膜10としてTEOS等を400nm程度堆積し、CMP処 理により平坦化する(図7A)。 [0093]実施例1の図4Iと同様の工程により、この層間絶縁膜10を全面エッチバックしてSi Nハードマスク16を露出させる。さらに、例えば、ホットリン酸でSiNハードマスク16 10 を除去し、ポリシリコン層5bの上部を露出させる(図7B、図8A、図8B)。 [0094]次に、CDE (Chemical Dry Etching)処理等により、ゲート側壁 8 で挟まれたポリシリコ ン<br />
唇 5 a 、 5 b を<br />
選択的に除去する。<br />
(図 9 A 、図 9 B )。 [0095]次に、内壁がゲート側壁8で構成されたゲート溝にダマシン法により収縮性の材料を埋 め込んで収縮性の材料からなるゲート層13を形成する(図10A、図10B)。 [0096]すなわち、ゲート材料を、全面に堆積した後、CMP処理により平坦化し、ゲート溝内に のみ残留させる。ここでは、p型MOSトランジスタのゲート材料として、例えば、収縮 20 性を有するTiN,W、WSiを用いる。 [0097]以上により、図1Aに示される半導体装置100のゲート層5を、TiN,W、WSi 等のメタル等を適用したゲート層13に代替させた半導体装置200が完成する。 [0098]上述のように、TiN,W,WSiは収縮性の材料であるため、p型MOSダブルゲー トトランジスタのフィン11側面(<110>面)に引張りの歪がかかる。 [0099]すなわち、p型MOSダブルゲートトランジスタのホール移動度が向上し、かつショッ トキ・ソース/ドレインのコンタクト抵抗が低減される。 30 [0100]ゲート層の歪を用いているので、フィンのチャネル層に、容易に引張り歪を印加できる [0101]さらにまた、ダマシンゲート技術を用いているので、Pureメタルなどシリサイド以外の 材料をゲート層に適用することができる。 なお、このダマシンゲートプロセスを用いれば、例えば、n型MOSトランジスタを別 途形成する場合に、 p型MOSとは別のゲート材を埋め込むことも可能である。 [0103]40 以上のように、本実施例に係る半導体装置および半導体装置の製造方法によれば、ホー ル移動度を向上するとともに、ショットキバリア(コンタクト抵抗)を低減することができ る. 【図面の簡単な説明】 [0104]【図1A】本発明の一態様である本発明の実施例1に係る半導体装置の要部の構成を示す 斜視図である。 【図1B】図1AのA-A線に沿った半導体装置の断面を示す断面図である。 【図1C】図1AのB-B線に沿った半導体装置の断面を示す断面図である。 【図2A】シリコン(Si)の歪みによるバンド構造変化を示す図である。

【図2B】ゲルマニウム(Ge)の歪みによるバンド構造変化を示す図である。

【図3A】p型MOSトランジスタ(Siチャネル)における、歪成分とホール移動度に 対する有効性との関係を示すモデル図である。 【図3B】p型MOSトランジスタ(Geチャネル)における、歪成分とホール移動度に 対する有効性との関係を示すモデル図である。 【図4A】本発明の実施例1に係る半導体装置の製造方法を説明するための工程の斜視図 である。 【図4B】本発明の実施例1に係る半導体装置の製造方法を説明するための工程の斜視図 である。 【図4C】本発明の実施例1に係る半導体装置の製造方法を説明するための工程の斜視図 である。 【図4D】本発明の実施例1に係る半導体装置の製造方法を説明するための工程の斜視図 である。 【図4E】本発明の実施例1に係る半導体装置の製造方法を説明するための工程の斜視図 である。 【図4F】本発明の実施例1に係る半導体装置の製造方法を説明するための工程の斜視図 である。 【図4G】本発明の実施例1に係る半導体装置の製造方法を説明するための工程の斜視図 である。 【図4日】本発明の実施例1に係る半導体装置の製造方法を説明するための工程の斜視図 である。 【図4I】本発明の実施例1に係る半導体装置の製造方法を説明するための工程の斜視図 である。 【図4」】本発明の実施例1に係る半導体装置の製造方法を説明するための工程の斜視図 である。 【図4K】本発明の実施例1に係る半導体装置の製造方法を説明するための工程の斜視図 である。 【図 5 A】図 4 J の A - A 線に沿った断面を示す断面図である。 【図 5 B】図 4 J の B - B 線に沿った断面を示す断面図である。 【図 6 A】図 4 K の A - A 線に沿った断面を示す断面図である。 【図 6 B】図 4 K の B - B 線に沿った断面を示す断面図である。 【図 7 A】本発明の実施例 2 に係る半導体装置の製造方法を説明するための工程の斜視図 である。 【図7B】本発明の実施例2に係る半導体装置の製造方法を説明するための工程の斜視図 である。 【図8A】図7BのA-A線に沿った断面を示す断面図である。 【図 8 B】図 7 Bの B - B 線に沿った断面を示す断面図である。 【図9A】本発明の実施例2に係る半導体装置の製造方法を説明するための工程の断面図 である。 【図9B】本発明の実施例2に係る半導体装置の製造方法を説明するための工程の断面図 である。 【図10A】図9Aの後の工程のA-A線に沿った半導体装置の断面を示す断面図である 【図10B】図9Aの後の工程のB-B線に沿った半導体装置の断面を示す断面図である 【符号の説明】 [0105] 1 基板 2 チャネル層 ソース層 3

4 ドレイン層

50

40

10

20

5 ゲート層 5 a ポリシリコン層 5 b ポリシリコン層 ゲート絶縁膜 6 SiNハードマスク(絶縁膜) 7 8 ゲート側壁 9 フィン側壁 10 層間絶縁膜 1 1 フィン 12 段差 13 ゲート層 14 ゲート溝 SiNハードマスク 15 16 レジストまたはハードマスク

100、200 半導体装置

【図1A】



【図18】













【図3A】







【図4A】



【 🛛 4 B 】





【図4D】



(15)



【図4F】











【図41】



【図4」】







【図 5 B】







【図68】



【図7A】







【図 8 A】

(17)



【 🛛 8 B 】



【図 9 A】



【図 9 B】



【図10A】



【図10B】



フロントページの続き

(51) Int.CI.

FΙ		
H 0 1 L	29/78	617K
H 0 1 L	29/78	6180
H 0 1 L	29/78	620

(72)発明者 八木下 淳 史 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝 横浜事業所内

審査官 綿引 隆

(56)参考文献 特開 2 0 0 5 - 2 9 4 7 8 9 ( J P , A ) 特開 2 0 0 6 - 0 1 3 3 2 2 ( J P , A ) 特開 2 0 0 5 - 0 5 7 3 0 1 ( J P , A ) 特表 2 0 0 6 - 5 0 7 6 8 1 ( J P , A ) 特開 2 0 0 4 - 0 4 7 8 0 6 ( J P , A ) 特開 平 0 7 - 2 0 1 7 7 7 ( J P , A )

(58)調査した分野(Int.Cl., DB名)

H 0 1 L 2 1 / 3 3 6 H 0 1 L 2 9 / 4 2 3 H 0 1 L 2 9 / 4 9 H 0 1 L 2 9 / 7 8 H 0 1 L 2 9 / 7 8