



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2020년01월29일
(11) 등록번호 10-2070092
(24) 등록일자 2020년01월20일

(51) 국제특허분류(Int. Cl.)
H01L 33/14 (2010.01) H01L 33/08 (2010.01)
H01L 33/20 (2010.01)
(21) 출원번호 10-2014-0002948
(22) 출원일자 2014년01월09일
심사청구일자 2018년07월05일
(65) 공개번호 10-2015-0083329
(43) 공개일자 2015년07월17일
(56) 선행기술조사문헌
KR1020060096046 A*
KR1020090008182 A*
*는 심사관에 의하여 인용된 문헌

(73) 특허권자
삼성전자주식회사
경기도 수원시 영통구 삼성로 129 (매탄동)
(72) 발명자
이진섭
경기 수원시 영통구 덕영대로1556번길 16, F동
710호 (영통동, 디지털엠피아빌딩)
김정섭
경기 화성시 동탄반석로 264, 105동 703호 (석우
동, 예당마을대우푸르지오아파트)
(뒷면에 계속)
(74) 대리인
특허법인씨엔에스

전체 청구항 수 : 총 9 항


심사관 : 김호진

(54) 발명의 명칭 반도체 발광소자

(57) 요약

본 발명의 실시예에 따른 반도체 발광소자는, 제1 도전형 반도체 베이스층, 및 제1 도전형 반도체 베이스층 상에 서로 이격되어 형성되며, 각각 제1 도전형 반도체 코어, 활성층, 전하차단층 및 제2 도전형 반도체층을 포함하는 복수의 나노 발광구조물들을 포함하고, 제1 도전형 반도체 코어는 결정학적 방향이 서로 다른 제1 및 제2 결정면을 가지며, 전하차단층은 제1 농도의 불순물을 포함하고, 제2 도전형 반도체층은 제2 농도의 불순물을 포함하며, 제1 농도는 제2 농도의 절반 이하이다.

대표도 - 도1



(72) 발명자

강삼목

경기 오산시 수목원로 577-15, 201동 504호 (세교동, 휴먼시아아파트)

서연우

경기도 화성시 반송동 반송3길 40-13 2층 2호

성한규

서울 강남구 논현로151길 45, 501호 (신사동, 대성아파트)

천대명

경기도 화성시 병점중앙로156번길 5-5 504호

최영진

서울 용산구 녹사평대로46길 36, 301호 (이태원동, 아크타워)

허재혁

경기 수원시 영통구 매영로415번길 52, 201호 (영통동)

명세서

청구범위

청구항 1

제1 도전형 반도체 베이스층; 및

상기 제1 도전형 반도체 베이스층 상에 서로 이격되어 형성되며, 각각 제1 도전형 반도체 코어, 활성층, 전하차단층 및 제2 도전형 반도체층을 포함하는 복수의 나노 발광구조물들을 포함하고,

상기 제1 도전형 반도체 코어는 결정학적 방향이 서로 다른 제1 및 제2 결정면을 가지며,

상기 전하차단층은 제1 농도의 불순물을 포함하고, 상기 제2 도전형 반도체층은 제2 농도의 상기 불순물을 포함하며, 상기 제1 농도는 상기 제2 농도의 절반 이하이고,

상기 전하차단층의 두께는 상기 제2 도전형 반도체층의 두께보다 작은 것을 특징으로 하는 반도체 발광소자.

청구항 2

삭제

청구항 3

제1 항에 있어서,

상기 제1 농도는 상기 전하차단층의 상기 제1 및 제2 결정면 중 적어도 하나 상의 영역에서의 상기 불순물 농도인 것을 특징으로 하는 반도체 발광소자.

청구항 4

제1 항에 있어서,

상기 전하차단층은 상기 제1 결정면 상에서 20 nm 내지 50 nm 범위의 두께를 가지는 것을 특징으로 하는 반도체 발광소자.

청구항 5

제1 항에 있어서,

상기 전하차단층은 상기 제2 결정면 상에서보다 상기 제1 결정면 상에서 더 큰 두께를 가지는 것을 특징으로 하는 반도체 발광소자.

청구항 6

제1 항에 있어서,

상기 불순물은 마그네슘(Mg)인 것을 특징으로 하는 반도체 발광소자.

청구항 7

제1 항에 있어서,

상기 전하차단층은 AlGa_n 또는 AlInGa_n을 포함하는 것을 특징으로 하는 반도체 발광소자.

청구항 8

제1 항에 있어서,

상기 제1 결정면은 비극성면이고 상기 제2 결정면은 극성면 또는 반극성면인 것을 특징으로 하는 반도체 발광소자.

청구항 9

제8 항에 있어서,

상기 제1 결정면은 m면이고 상기 제2 결정면은 r면인 것을 특징으로 하는 반도체 발광소자.

청구항 10

제1 도전형 반도체 베이스층; 및

상기 제1 도전형 반도체 베이스층 상에 서로 이격되어 형성되며, 각각 제1 도전형 반도체 코어, 활성층, 전하차단층 및 제2 도전형 반도체층을 포함하는 복수의 나노 발광구조물들을 포함하고,

상기 제1 도전형 반도체 코어는 결정학적 방향이 서로 다른 제1 및 제2 결정면을 가지며, 상기 전하차단층은 상기 제1 및 제2 결정면에서 서로 다른 두께 및 불순물 농도를 가지고,

상기 전하차단층의 두께는 상기 제2 도전형 반도체층의 두께보다 작은 것을 특징으로 하는 반도체 발광소자.

발명의 설명

기술 분야

[0001] 본 발명은 반도체 발광소자에 관한 것이다.

배경 기술

[0002] 발광 다이오드(LED)는 종래의 광원에 비해 긴 수명, 낮은 소비전력, 빠른 응답 속도, 환경 친화성 등의 장점을 갖는 차세대 광원으로 알려져 있으며, 조명 장치, 디스플레이 장치의 백라이트 등 다양한 제품에서 중요한 광원으로 주목 받고 있다. 특히, GaN, AlGa_n, InGa_n, InAlGa_n 등의 3족 질화물 기반의 LED는 청색 또는 자외선광을 출력하는 반도체 발광소자로서 중요한 역할을 하고 있다.

[0003] 최근에 LED의 활용범위가 넓어짐에 따라 고전류/고출력 분야의 광원 분야로 그 활용범위가 확대되고 있다. 이와 같이 LED가 고전류/고출력 분야에서 요구됨에 따라 당 기술 분야에서는 발광 특성의 향상을 위한 연구가 계속되어 왔다. 특히, 결정성 향상과 발광 영역의 증대를 통한 광 효율 증가를 위해, 나노 발광구조물을 구비하는 반도체 발광소자 및 그 제조 기술이 제안되었다.

발명의 내용

해결하려는 과제

[0004] 본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 누설전류가 감소되고 광추출 효율이 향상된 반도체 발광소자를 제공하는 것이다.

과제의 해결 수단

- [0005] 본 발명의 일 실시예에 따른 반도체 발광소자는, 제1 도전형 반도체 베이스층; 및 상기 제1 도전형 반도체 베이스층 상에 서로 이격되어 형성되며, 각각 제1 도전형 반도체 코어, 활성층, 전하차단층 및 제2 도전형 반도체층을 포함하는 복수의 나노 발광구조물들을 포함하고, 상기 제1 도전형 반도체 코어는 결정학적 방향이 서로 다른 제1 및 제2 결정면을 가지며, 상기 전하차단층은 제1 농도의 불순물을 포함하고, 상기 제2 도전형 반도체층은 제2 농도의 상기 불순물을 포함하며, 상기 제1 농도는 상기 제2 농도의 절반 이하일 수 있다.
- [0006] 본 발명의 일 실시예에서, 상기 전하차단층의 두께는 상기 제2 도전형 반도체층의 두께보다 작을 수 있다.
- [0007] 본 발명의 일 실시예에서, 상기 제1 농도는 상기 전하차단층의 상기 제1 및 제2 결정면 중 적어도 하나 상의 영역에서의 상기 불순물 농도일 수 있다.
- [0008] 본 발명의 일 실시예에서, 상기 전하차단층은 상기 제2 결정면 상의 영역에서보다 상기 제1 결정면 상의 영역에서 더 큰 상기 불순물 농도를 가질 수 있다.
- [0009] 본 발명의 일 실시예에서, 상기 전하차단층은 상기 제1 결정면 상에서 약 20 nm 내지 약 50 nm 범위의 두께를 가질 수 있다.
- [0010] 본 발명의 일 실시예에서, 상기 전하차단층은 상기 제2 결정면 상에서보다 상기 제1 결정면 상에서 더 큰 두께를 가질 수 있다.
- [0011] 본 발명의 일 실시예에서, 상기 불순물은 p-형 불순물일 수 있다.
- [0012] 본 발명의 일 실시예에서, 상기 불순물은 마그네슘(Mg)일 수 있다.
- [0013] 본 발명의 일 실시예에서, 상기 전하차단층은 AlGa_nN 또는 AlInGa_nN을 포함할 수 있다.
- [0014] 본 발명의 일 실시예에서, 상기 제1 결정면은 비극성면이고 상기 제2 결정면은 극성면 또는 반극성면일 수 있다.
- [0015] 본 발명의 일 실시예에서, 상기 제1 결정면은 m면이고 상기 제2 결정면은 r면일 수 있다.
- [0016] 본 발명의 일 실시예에서, 상기 복수의 나노 발광구조물들은 상기 제2 도전형 반도체층 상에 위치하는 투명전극층을 더 포함할 수 있다.
- [0017] 본 발명의 일 실시예에 따른 반도체 발광소자는, 제1 도전형 반도체 베이스층; 및 상기 제1 도전형 반도체 베이스층 상에 서로 이격되어 형성되며, 각각 제1 도전형 반도체 코어, 활성층, 전하차단층 및 제2 도전형 반도체층을 포함하는 복수의 나노 발광구조물들을 포함하고, 상기 제1 도전형 반도체 베이스층은 결정학적 방향이 서로 다른 제1 및 제2 결정면을 가지며, 상기 전하차단층은 상기 제1 및 제2 결정면에서 서로 다른 두께 및 불순물 농도를 가질 수 있다.
- [0018] 본 발명의 일 실시예에서, 상기 전하차단층은 제1 농도의 불순물을 포함하고, 상기 제2 도전형 반도체층은 제2 농도의 상기 불순물을 포함하며, 상기 제1 농도는 상기 제2 농도의 절반 이하일 수 있다.
- [0019] 본 발명의 일 실시예에서, 상기 불순물은 마그네슘(Mg)일 수 있다.

발명의 효과

- [0020] 도핑 농도 및 두께가 최적화된 전하차단층을 배치함으로써, 누설전류가 감소되고 광추출 효율이 향상된 반도체 발광소자가 제공될 수 있다.
- [0021] 본 발명의 다양하면서도 유의한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.

도면의 간단한 설명

- [0022] 도 1은 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 단면도이다.

도 2는 본 발명의 일 실시예에 따른 반도체 발광소자에 채용될 수 있는 제1 도전형 반도체 코어의 개략적인 사시도이다.

도 3은 본 발명의 일 실시예에 따른 반도체 발광소자에 채용될 수 있는 나노 발광구조물의 부분 확대도이다.

도 4는 본 발명의 일 실시예에 따른 반도체 발광소자의 전기적 특성을 나타내는 그래프이다.

도 5a 및 도 5b는 본 발명의 일 실시예에 따른 반도체 발광소자의 전기적 특성을 나타내는 그래프이다.

도 6a 내지 도 6e는 본 발명의 일 실시예에 따른 반도체 발광소자의 제조방법을 설명하기 위한 개략적인 단면도들이다.

도 7은 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 단면도이다.

도 8 및 도 9는 본 발명의 일 실시예에 따른 반도체 발광소자를 패키지에 적용한 예를 나타낸다.

도 10 및 도 11은 본 발명의 일 실시예에 따른 반도체 발광소자를 백라이트 유닛에 적용한 예를 나타낸다.

도 12는 본 발명의 실시예에 의한 반도체 발광소자를 조명 장치에 적용한 예를 나타낸다.

도 13은 본 발명의 실시예에 의한 반도체 발광소자를 헤드 램프에 적용한 예를 나타낸다.

발명을 실시하기 위한 구체적인 내용

- [0023] 이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 다음과 같이 설명한다.
- [0024] 본 발명의 실시예는 여러 가지 다른 형태로 변형되거나 여러 가지 실시예가 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 실시예로 한정되는 것은 아니다. 또한, 본 발명의 실시예는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
- [0025] 도 1은 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 단면도이다.
- [0026] 도 1을 참조하면, 반도체 발광소자(100)는 기판(101), 기판(101) 상에 형성된 제1 도전형 반도체 베이스층(120), 절연층(130), 나노 발광구조물(140), 투명전극층(150) 및 층진층(160)을 포함한다. 나노 발광구조물(140)은 제1 도전형 반도체 베이스층(120)으로부터 성장되어 형성된 제1 도전형 반도체 코어(142), 활성층(144), 전하차단층(145) 및 제2 도전형 반도체층(146)을 포함한다. 반도체 발광소자(100)는 각각 제1 도전형 반도체 베이스층(120) 및 제2 도전형 반도체층(146)과 전기적으로 연결되는 제1 및 제2 전극(170, 180)을 더 포함할 수 있다.
- [0027] 특별히 다른 설명이 없는 한, 본 명세서에서, '상부', '상면', '하부', '하면', '측면' 등의 용어는 도면을 기준으로 한 것이며, 실제로는 소자가 배치되는 방향에 따라 달라질 수 있을 것이다.
- [0028] 기판(101)은 반도체 성장용 기판으로 제공되며, 사파이어, SiC, MgAl₂O₄, MgO, LiAlO₂, LiGaO₂, GaN 등과 같이 절연성, 도전성, 반도체 물질을 이용할 수 있다. 사파이어의 경우, 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a축 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(11-20)면, R(1-102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다. 한편, 기판(101)으로 Si를 사용하는 경우, 대구경화에 보다 적합하고 상대적으로 가격이 낮아 양산성이 향상될 수 있다.
- [0029] 기판(101)의 표면에는 요철이 형성되어 광 추출 효율을 향상시킬 수 있다. 상기 요철의 형상은 도면에 도시된 것에 한정되지 않는다. 실시예에 따라, 기판(101) 상에는 제1 도전형 반도체 베이스층(120)의 결정성을 향상시키기 위한 버퍼층이 더 배치될 수 있다. 상기 버퍼층은 예를 들어, 도핑 없이 저온에서 성장된 Al_xGa_{1-x}N으로 이루어질 수 있다.

- [0030] 제1 도전형 반도체 베이스층(120)은 기판(101) 상에 배치될 수 있다. 제1 도전형 반도체 베이스층(120)은 III-V족 화합물일 수 있으며, 예컨대 GaN일 수 있다. 제1 도전형 반도체 베이스층(120)은 예컨대 n형으로 도핑된 n-GaN일 수 있다.
- [0031] 본 실시예에서, 제1 도전형 반도체 베이스층(120)은 나노 발광구조물(140)의 제1 도전형 반도체 코어(142)를 성장시키기 위한 결정면을 제공할 뿐만 아니라, 각 나노 발광구조물(140)의 일 측에 공통적으로 연결되어 콘택 전극의 역할을 수행할 수도 있다.
- [0032] 절연층(130)이 제1 도전형 반도체 베이스층(120) 상에 배치된다. 절연층(130)은 실리콘 산화물 또는 실리콘 질화물로 이루어질 수 있으며, 예를 들어, SiO_x, SiO_xN_y, Si_xN_y, Al₂O₃, TiN, AlN, ZrO, TiAlN, TiSiN 중 적어도 하나로 이루어질 수 있다. 절연층(130)은 제1 도전형 반도체 베이스층(120)의 일부를 노출하는 복수의 개구부들을 포함한다. 상기 복수의 개구부들의 크기에 따라 나노 발광구조물(140)의 직경, 길이, 위치 및 성장 조건이 결정될 수 있다. 상기 복수의 개구부들은 원형, 사각형, 육각형 등 다양한 형태를 가질 수 있다.
- [0033] 복수의 나노 발광구조물들(140)이 상기 복수의 개구부들에 해당하는 위치에 각각 배치될 수 있다. 나노 발광구조물(140)은 상기 복수의 개구부에 의해 노출된 제1 도전형 반도체 베이스층(120) 영역으로부터 성장된 제1 도전형 반도체 코어(142)와, 제1 도전형 반도체 코어(142)의 표면에 순차적으로 형성된 활성층(144), 전하차단층(145) 및 제2 도전형 반도체층(146)을 포함하는 코어-셸(core-shell) 구조를 가질 수 있다.
- [0034] 제1 도전형 반도체 코어(142) 및 제2 도전형 반도체층(146)은 각각 n형 및 p형 불순물이 도핑된 반도체로 이루어질 수 있으나, 이에 한정되지 않고 반대로 각각 p형 및 n형 반도체로 이루어질 수도 있다. 제1 도전형 반도체 코어(142) 및 제2 도전형 반도체층(146)은 질화물 반도체, 예컨대, Al_xIn_yGa_{1-x-y}N(0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ x + y ≤ 1)의 조성을 갖는 물질로 이루어질 수 있으며, 각각의 층은 단일층으로 이루어질 수도 있지만, 도핑 농도, 조성 등의 특성이 서로 다른 복수의 층들을 구비할 수도 있다. 다만, 제1 도전형 반도체 코어(142) 및 제2 도전형 반도체층(146)은 질화물 반도체 외에도 AlInGaP나 AlInGaAs 계열의 반도체를 이용할 수도 있을 것이다. 본 실시예에서, 제1 도전형 반도체 코어(142)은 예를 들어, Si 또는 C가 도핑된 n-GaN이고, 제2 도전형 반도체층(146)은 Mg 또는 Zn이 도핑된 p-GaN일 수 있다.
- [0035] 또한, 도 1에서, 제1 도전형 반도체 코어(142)의 폭이 절연층(130)의 개구부의 폭과 동일한 것으로 도시되었으나, 이는 예시적인 것으로, 제1 도전형 반도체 코어(142)의 폭이 개구부의 폭보다 넓게 형성될 수 있다.
- [0036] 활성층(144)은 제1 도전형 반도체 코어(142)의 표면에 배치될 수 있다. 활성층(144)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, InGaN 등의 단일 물질로 이루어진 층일 수도 있으나, 양자장벽층과 양자우물층이 서로 교대로 배치된 단일 또는 다중 양자우물(MQW) 구조, 예컨대, 질화물 반도체일 경우, GaN/InGaN 구조가 사용될 수 있다. 활성층(144)이 InGaN을 포함하는 경우, In의 함량을 증가시킴으로써 격자 부정합에 의한 결정 결함이 감소될 수 있으며, 반도체 발광소자(100)의 내부 양자 효율이 증가될 수 있다. 또한, 활성층(144) 내의 In의 함량에 따라, 발광 파장이 조절될 수 있다.
- [0037] 전하차단층(145)은 활성층(144)과 제2 도전형 반도체층(146)의 사이에 배치될 수 있다. 전하차단층(145)은 제1 도전형 반도체 코어(142)로부터 주입된 전하가 활성층(144)에서의 전자와 정공의 결합(recombination)에 이용되지 않고 제2 도전형 반도체층(146)으로 이동되는 것을 방지함으로써, 발광 효율 저하를 방지할 수 있다. 예를 들어, 제1 도전형 반도체 코어(142)가 n형 반도체인 경우, 전하차단층(145)은 전자를 차단하는 역할을 수행하는 전자차단층이 된다. 따라서, 전하차단층(145)은 활성층(143)보다 큰 밴드갭 에너지를 가지는 물질을 포함할 수 있으며, 예를 들어, AlGaN 또는 AlInGaN을 포함할 수 있다. Al의 함량이 증가할수록 밴드갭 에너지가 커질 수 있으며, In이 추가되는 경우 결정성이 향상될 수 있다.
- [0038] 전하차단층(145)은 제1 농도의 불순물을 포함할 수 있다. 상기 불순물은 Mg 또는 Zn과 같은 p-형 불순물일 수 있다. 또한, 상기 불순물은 제2 도전형 반도체층(146)에 포함된 불순물과 동일한 물질이거나 동일한 도전형의 물질일 수 있다. 예를 들어, 전하차단층(145)과 제2 도전형 반도체층(146)은 모두 Mg를 불순물로 포함할 수 있

다. 제2 도전형 반도체층(146) 내의 불순물의 농도를 제2 농도라고 할 때, 상기 제1 농도는 상기 제2 농도의 절반 이하일 수 있다. 예를 들어, 상기 제1 농도 대 상기 제2 농도의 비는 0.5 이하일 수 있으며, 실시예에 따라 0.25 이하일 수 있다.

[0039] 전하차단층(145)의 두께(T1)는 제2 도전형 반도체층(146)의 두께(T2)보다 작을 수 있다. 전하차단층(145)의 두께(T1)는 평균값으로 약 10 nm 내지 약 50 nm 범위를 가질 수 있다.

[0040] 전하차단층(145)의 불순물 농도 및 두께에 대해서는 하기에 도 4 내지 도 5b를 참조하여 더욱 상세히 설명한다.

[0041] 반도체 발광소자(100)가 포함하는 나노 발광구조물(140)의 개수는 도면에 도시된 것에 한정되지 않으며, 반도체 발광소자(100)는 예를 들어, 수십 내지 수백만 개의 나노 발광구조물들(140)을 포함할 수 있다. 본 실시예의 나노 발광구조물(140)은 하부의 육각기둥 영역과 상부의 육각 피라미드 영역으로 이루어질 수 있다. 실시예에 따라, 나노 발광구조물(140)은 피라미드형 또는 기둥형일 수 있다. 나노 발광구조물(140)은 이와 같은 3차원 형상을 가지므로, 발광 표면적이 상대적으로 넓어 광효율이 증가될 수 있다. 또한, 나노 발광구조물(140)은 결정학적으로 다른 제1 및 제2 결정면(m, r)을 가질 수 있다. 이와 관련하여, 하기에 도 2를 참조하여 더욱 상세히 설명한다.

[0042] 투명전극층(150)은 제2 도전형 반도체층(146)과 전기적으로 연결된다. 투명전극층(150)은 나노 발광구조물(140)의 상면 및 측면을 덮으며, 인접하는 나노 발광구조물들(140) 사이에서 서로 연결되도록 배치될 수 있다. 투명전극층(150)은 예를 들어, ITO(Indium tin Oxide), AZO(Aluminium Zinc Oxide), IZO(Indium Zinc Oxide), ZnO, GZO(ZnO:Ga), In₂O₃, SnO₂, CdO, CdSnO₄, 또는 Ga₂O₃일 수 있다.

[0043] 충전층(160)은 나노 발광구조물(140) 및 투명전극층(150) 상에 배치될 수 있다. 충전층(160)은 인접한 나노 발광구조물들(140) 사이에 충전되며, 나노 발광구조물(140) 및 나노 발광구조물(140) 상의 투명전극층(150)을 덮도록 배치될 수 있다. 실시예에 따라, 충전층(160)의 상부면은 나노 발광구조물(140)을 따라 굴곡이 형성될 수 있다.

[0044] 충전층(160)은 투광성 절연 물질로 이루어질 수 있으며, 예를 들어, SiO₂, SiN_x, Al₂O₃, HfO, TiO₂ 또는 ZrO를 포함할 수 있다. 다만, 실시예에 따라, 충전층(160)은 도전성 물질을 포함할 수도 있다. 이 경우, 충전층(160)은 제2 전극(180)과 전기적으로 연결되도록 형성되거나 일체로 형성될 수도 있으며, 반도체 발광소자(100)는 제1 및 제2 전극(170, 180)이 패키지 기판과 같은 외부 기판을 향하도록 플립칩 구조로 실장될 수 있다. 실시예에 따라, 충전층(160)의 상부에 패시베이션층이 더 배치될 수 있으며, 상기 패시베이션층은 제1 및 제2 전극(170, 180)의 상부면만을 노출시키도록 배치될 수 있다.

[0045] 제1 및 제2 전극(170, 180)은 각각 제1 도전형 반도체 베이스층(120) 및 제2 도전형 반도체층(146)과 전기적으로 연결되도록, 각각 반도체 발광소자(100)의 일 측에서 제1 도전형 반도체 베이스층(120) 및 투명전극층(150) 상에 배치될 수 있다. 제1 및 제2 전극(170, 180)은 도전성 물질의 단일층 또는 다층 구조로 이루어질 수 있다. 예컨대, 제1 및 제2 전극(170, 180)은 Au, Ag, Cu, Zn, Al, In, Ti, Si, Ge, Sn, Mg, Ta, Cr, W, Ru, Rh, Ir, Ni, Pd, Pt 등의 물질 또는 그 합금 중 하나 이상을 포함할 수 있다.

[0046] 실시예에 따라, 기판(101)이 도전성 물질로 이루어지는 경우, 제1 전극(170)은 기판(101)의 하부에 배치되거나 생략될 수도 있다. 다만, 제1 및 제2 전극(170, 180)의 배치 및 형태는 예시적인 것으로 다양하게 변화될 수 있다.

[0047] 도 2는 본 발명의 일 실시예에 따른 반도체 발광소자에 채용될 수 있는 제1 도전형 반도체 코어의 개략적인 사시도이다.

[0048] 도 3은 본 발명의 일 실시예에 따른 반도체 발광소자에 채용될 수 있는 나노 발광구조물의 부분 확대도이다.

[0049] 도 2를 참조하면, 제1 도전형 반도체 코어(142)는 성장방향을 따라, 제1 결정면을 가지는 측면을 제공하는 몸체

부(142B)와 제2 결정면을 가지는 갖는 표면을 제공하는 상단부(142T)로 구분될 수 있다. 제1 도전형 반도체 코어(142)가 질화물 단결정과 같은 육방정계 결정구조일 경우, 상기 제1 결정면은 비극성면, 예컨대 m면이고, 상기 제2 결정면은 반극성면, 예컨대 r면일 수 있다.

- [0050] 도 1을 함께 참조하면, 제1 도전형 반도체 코어(142)의 표면에 동일한 공정을 이용하여 활성층(144)을 성장시키더라도, 각 결정면의 특성 차이로 인하여 상기 제1 및 제2 결정면 상에 성장되는 활성층(144), 전하차단층(145) 및 제2 도전형 반도체층(146)의 두께 및 조성의 차이가 발생할 수 있다.
- [0051] 도 3을 참조하면, 반도체 발광소자(100a)의 나노 발광구조물(140a)은 제1 도전형 반도체 코어(142a), 활성층(144a), 전하차단층(145a) 및 제2 도전형 반도체층(146a)을 포함할 수 있다. 나노 발광구조물(140a)은 도 1의 나노 발광구조물(140)의 부분 확대도에 대응되는 영역을 도시하며, 나노 발광구조물(140a) 이외의 구성 요소들은 도 1의 반도체 발광소자(100)와 동일할 수 있다.
- [0052] 본 실시예에서, 제1 도전형 반도체 코어(142a) 상에 성장된 활성층(144a), 전하차단층(145a) 및 제2 도전형 반도체층(146a) 각각은 r면 상에서보다 m면 상에서 상대적으로 높은 불순물 농도 및 상대적으로 두꺼운 두께를 가질 수 있다.
- [0053] 구체적으로, 전하차단층(145a)은 m면 상의 영역이 r면 상의 영역보다 다소 높은 불순물 농도를 가질 수 있다. 이는 결정 방향에 따른 불순물 인입(incorporation) 효율의 차이에 의한 것일 수 있다. 또한, m면 상의 영역과 r면 상의 영역에서의 불순물 농도의 비는 제조 공정 및 공정 조건에 따라 변화될 수 있으며, 예를 들어, 1:1 내지 1:0.7의 범위일 수 있다.
- [0054] 전하차단층(145a)이 m면 상의 영역과 r면 상의 영역에서 평균적으로 제1 농도의 불순물을 포함하고, 제2 도전형 반도체층(146a)이 제2 농도의 불순물을 포함할 때, 상기 제1 농도는 상기 제2 농도의 절반 이하일 수 있다. 예를 들어, 상기 제1 농도 대 상기 제2 농도의 비는 0.5 이하일 수 있으며, 실시예에 따라 0.25 이하일 수 있다. 실시예에 따라, 전하차단층(145a)이 m면 상의 영역 및 r면 상의 영역 중 적어도 하나의 영역이 포함하는 불순물 농도가 상기 제2 농도의 절반 이하일 수도 있다.
- [0055] 또한, 전하차단층(145a)은 m면 상의 영역은 제3 두께(T3)를 가지고, r면 상의 영역은 상기 제3 두께(T3)보다 작은 제4 두께(T4)를 가질 수 있다. 상기 제3 두께(T3)와 상기 제4 두께(T4)의 비는 1:1 내지 5:1의 범위를 가질 수 있으며, 이는 제조 공정 및 공정 조건에 따라 변화될 수 있다. 상기 제3 두께(T3)는 약 20 nm 내지 약 50 nm 범위를 가질 수 있다.
- [0056] 도 4는 본 발명의 일 실시예에 따른 반도체 발광소자의 전기적 특성을 나타내는 그래프이다.
- [0057] 도 1과 함께 도 4를 참조하면, InGaN/GaN의 QW로 이루어진 활성층(142) 및 AlGaN으로 이루어진 전하차단층(145)을 가지는 반도체 발광소자에서, 전하차단층(145)의 Mg 농도와 제2 도전형 반도체층(146)의 Mg 농도의 비(이하, 'Mg 농도의 비'라 함)에 따른 순방향 전압('■'로 표시) 및 역방향 누설전류('□'로 표시) 특성이 나타난다. 구체적으로, Mg 농도의 비는, 전하차단층(145)에서의 Mg 원소 대 III족 원소의 비를, 제2 도전형 반도체층(146)에서의 Mg 원소 대 III족 원소의 비로 나눈 값이다.
- [0058] Mg 농도의 비가 증가할수록, 반도체 발광소자의 역방향 누설전류가 증가하고, 순방향 전압이 감소한다. 역방향 누설전류의 증가는 반도체 발광소자의 효율을 떨어뜨리므로 소정 값 이상으로 증가되지 않을 것이 요구된다. 본 명세서에서, '순방향 전압'은, 반도체 발광소자의 동작 전압 이하에서 소정의 순방향 전류가 흐르는 전압을 의미한다. 따라서, 순방향 전압 값이 동작 전압에 가까운 큰 값을 가질수록 반도체 발광소자가 샤프한 다이오드 특성을 나타내게 된다.
- [0059] Mg 농도의 비가 0.5 이하일 경우, 역방향 누설전류가 수 mA 이하로 낮아지며, 상대적으로 큰 순방향 전압을 나타내었다. 따라서, 전하차단층(145)의 Mg 농도가 제2 도전형 반도체층(146)의 Mg 농도의 절반 이하인 반도체 발광소자에서 누설전류가 감소되면서도 다이오드 특성이 확보될 수 있음을 알 수 있다.
- [0060] 도 5a 및 도 5b는 본 발명의 일 실시예에 따른 반도체 발광소자의 전기적 특성을 나타내는 그래프이다.

- [0061] 도 3과 함께 도 5a를 참조하면, InGaN/GaN의 QW로 이루어진 활성층(142a) 및 AlGaN으로 이루어진 전하차단층(145a)을 가지는 반도체 발광소자에서, m면 상에서의 전하차단층(145a)의 두께에 따른 순방향 전압('■'로 표시) 및 광출력('□'로 표시) 특성이 나타난다. m면 상에서의 전하차단층(145a)의 두께가 증가할수록, 반도체 발광소자의 순방향 전압과 광출력이 모두 증가한다.
- [0062] 도 5b를 참조하면, m면 상에서의 전하차단층(145a)의 두께에 따른 동작 전압의 변화가 나타나며, m면 상에서의 전하차단층(145a)의 두께가 증가할수록, 동작 전압도 증가한다.
- [0063] 따라서, m면 상에서의 전하차단층(145a)의 두께가 20 nm 이상인 경우, 순방향 전압과 광출력이 모두 적절한 범위의 값을 갖는다. 하지만, 동작 전압도 함께 증가하므로, 이를 고려하여, m면 상에서의 전하차단층(145a)은 50 nm 이하인 것이 바람직하다. 따라서, m면 상에서의 전하차단층(145a)의 두께는 20 nm 내지 50 nm의 범위를 가질 수 있으며, r면 상에서는 이와 동일하거나 이보다 작을 수 있다.
- [0064] 도 6a 내지 도 6e는 본 발명의 일 실시예에 따른 반도체 발광소자의 제조방법을 설명하기 위한 개략적인 단면도들이다.
- [0065] 도 6a를 참조하면, 기판(101)의 상부면에 요철을 형성하고, 기판(101) 상에 제1 도전형 반도체를 성장시켜 제1 도전형 반도체 베이스층(120)을 형성할 수 있다.
- [0066] 제1 도전형 반도체 베이스층(120)은 나노 발광구조물(140)(도 1 참조)을 성장시키는 결정 성장면을 제공할 뿐만 아니라, 나노 발광구조물(140)의 일 측을 서로 전기적으로 연결하는 구조물로서 제공될 수 있다. 따라서, 제1 도전형 반도체 베이스층(120)은 전기적 도전성을 갖는 반도체 단결정으로 형성될 수 있으며, 이 경우, 기판(101)은 결정성장용 기판일 수 있다.
- [0067] 도 6b를 참조하면, 제1 도전형 반도체 베이스층(120) 상에 제1 도전형 반도체 베이스층(120)을 노출시키는 복수의 개구부들(H)을 가지는 절연층(130) 및 마스크층(135)을 형성할 수 있다.
- [0068] 먼저, 절연층(130)을 형성하는 절연 물질 및 마스크층(135)을 형성하는 물질이 순차적으로 증착되고, 도시되지 않은 별도의 마스크 패턴을 이용하여 이를 패터닝함으로써 절연층(130) 및 마스크층(135)이 형성될 수 있다. 절연층(130) 및 마스크층(135)은 특정 식각 조건에서 식각율이 상이한 물질들로 이루어질 수 있으며, 이에 의해 상기 복수의 개구부들(H) 형성 시의 식각 공정이 제어될 수 있다. 예를 들어, 절연층(130)은 SiN이며, 마스크층(135)은 절연물질로서, 실리콘 산화물 또는 실리콘 질화물을 포함할 수 있으며, 예를 들어, SiO₂, SiN, TiO₂, Si₃N₄, Al₂O₃, TiN, AlN, ZrO₂, TiAlN, TiSiN 등으로 이루어질 수 있다.
- [0069] 절연층(130) 및 마스크층(135)의 총 두께는 목적하는 나노 발광구조물(140)(도 1 참조)의 높이를 고려하여 설계될 수 있다. 또한, 상기 개구부(H)의 크기는 목적하는 나노 발광구조물(140)의 크기를 고려하여 설계될 수 있다.
- [0070] 도 6c를 참조하면, 상기 복수의 개구부들(H)이 충전되도록 제1 도전형 반도체 베이스층(120)이 노출된 영역 상에 제1 도전형 반도체를 성장시킴으로써 복수의 제1 도전형 반도체 코어들(142)을 형성할 수 있다.
- [0071] 제1 도전형 반도체 코어(142)는 예컨대 n형 질화물 반도체로 이루어질 수 있으며, 제1 도전형 반도체 베이스층(120)과 동일한 물질로 이루어질 수 있다. 제1 도전형 반도체 코어(142)는 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD) 또는 분자선 에피택시(Molecular Beam Epitaxy, MBE) 공정을 이용하여 형성될 수 있다.
- [0072] 도 6d를 참조하면, 복수의 제1 도전형 반도체 코어들(142)의 측면이 노출되도록 마스크층(135)을 제거하고, 활성층(144) 및 전하차단층(145)을 형성할 수 있다.
- [0073] 먼저, 마스크층(135)을 절연층(130) 및 제1 도전형 반도체 코어(142)에 대하여 선택적으로 제거하여, 절연층(130)이 잔존되도록 할 수 있다. 상기 제거 공정은, 예를 들어 습식 식각 공정에 의할 수 있다. 절연층(130)

은 후속 공정에서, 활성층(144), 전하차단층(145) 및 제2 도전형 반도체층(146)이 제1 도전형 반도체 베이스층(120)과 접촉되는 것을 방지하는 역할을 할 수 있다.

[0074] 실시예에 따라, 마스크층(135)을 제거한 후에, 제1 도전형 반도체 코어(142)의 결정면을 반극성 또는 비극성 결정면과 같이 결정성장에 유리한 안정적인 면으로 전환시키기 위한 열처리 공정이 추가적으로 수행될 수도 있다.

[0075] 다음으로, 제1 도전형 반도체 코어(142) 상에 표면에 활성층(144) 및 전하차단층(145)을 순차적으로 성장시킬 수 있다. 이에 의해, 코어-셸 구조의 나노 발광구조물(140)이 형성될 수 있다. 증착 방법에 따라, 상술한 것과 같이 제1 도전형 반도체 코어(142)의 m면과 r면 상에서 서로 다른 두께 및 불순물 농도를 가질 수도 있다.

[0076] 도 6e를 참조하면, 전하차단층(145) 상에 제2 도전형 반도체층(146) 및 투명전극층(150)을 형성할 수 있다.

[0077] 투명전극층(150)은 인접한 나노 발광구조물들(140) 사이에서 절연층(130)의 상부면을 덮도록 연장되어 복수의 나노 발광구조물들(140) 상에 하나의 층으로 형성될 수 있다.

[0078] 다음으로, 도 1을 함께 참조하면, 투명전극층(150) 상에 층진층(160)이 형성될 수 있다. 실시예에 따라, 층진층(160)은 복수의 층들로 이루어질 수 있으며, 상기 복수의 층들은 서로 다른 물질로 이루어지거나, 동일한 물질을 포함하는 경우라도 서로 다른 증착 공정에 의해서 형성될 수 있다. 다음으로, 일 영역에서 제1 도전형 반도체 베이스층(120)을 노출시켜, 제1 전극(170)을 형성하고, 투명전극층(150) 상에 제2 전극(180)을 형성할 수 있다.

[0079] 도 7은 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 단면도이다. 도 7에서, 도 1과 동일한 도면 번호는 동일한 부재를 나타내므로 중복되는 설명은 생략한다.

[0080] 도 7을 참조하면, 반도체 발광소자(100b)는 도전성 기판(109), 제1 도전형 반도체 베이스층(120a), 절연층(130), 나노 발광구조물(140) 및 투명전극층(150)을 포함한다. 다만, 본 실시예에서, 투명전극층(150)은 생략될 수도 있다. 나노 발광구조물(140)은 제1 도전형 반도체 베이스층(120a)으로부터 성장되어 형성된 제1 도전형 반도체 코어(142), 활성층(144), 전하차단층(145) 및 제2 도전형 반도체층(146)을 포함한다. 반도체 발광소자(100b)는 각각 제1 도전형 반도체 베이스층(120a) 및 제2 도전형 반도체층(146)과 전기적으로 연결되는 제1 전극(170a), 제2 전극(180a, 180b)을 더 포함할 수 있다.

[0081] 기판(109)은 도전성 기판으로서 예를 들어 Si 기판 또는 Si-Al 합금 기판일 수 있다.

[0082] 제2 전극(180a, 180b)은 콘택 전극층(180a) 및 접합 전극층(180b)을 포함할 수 있으며, 기판(109)은 접합 금속층(180b)에 의해 콘택 전극층(180a)에 접합될 수 있다.

[0083] 콘택 전극층(180a)은 나노 발광구조물(140)의 제2 도전형 반도체층(146)과 오믹콘택을 실현할 수 있는 적절한 물질을 포함할 수 있다. 콘택 전극층(180a)은 예를 들어, GaN, InGaN, ZnO 또는 그래핀층으로 이루어질 수 있다. 또한, 콘택 전극층(180a)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag, Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등과 같이 2층 이상의 구조로 채용될 수 있다. 특히, 콘택 전극층(180a)은 광추출효율을 고려하여 반사성 금속층으로 형성될 수 있다. 이 경우, 활성층(144)으로부터 방출되어 기판(109)으로 향하는 빛을 상부로 반사시킬 수 있다.

[0084] 접합 금속층(180b)은 예를 들어, Ni/Sn과 같은 공용 금속층일 수 있다.

[0085] 본 실시예의 반도체 발광소자(100b)는, 도 5e를 참조하여 상술한 공정에서, 층진층(160) 대신, 콘택 전극층(180a)을 형성하고, 접합 금속층(180b)을 콘택 전극층(180a) 상에 형성하는 공정에 의해 제조될 수 있다. 다음으로, 콘택 전극층(180a) 상에 도전성 기판(109)을 접합시키고, 반도체층의 성장용 기판인 제1 도전형 반도체 베이스층(120a) 상의 기판(101)(도 1 참조)을 제거할 수 있다. 본 실시예의 제1 도전형 반도체 베이스층(120a)은 도 1의 반도체 발광소자(100)와 달리, 요철을 포함하지 않을 수 있으나, 이에 한정되지는 않는다.

- [0086] 도 8 및 도 9는 본 발명의 일 실시예에 따른 반도체 발광소자를 패키지에 적용한 예를 나타낸다.
- [0087] 도 8을 참조하면, 반도체 발광소자 패키지(1000)는 반도체 발광소자(1001), 패키지 본체(1002) 및 한 쌍의 리드 프레임(1003)을 포함하며, 반도체 발광소자(1001)는 리드 프레임(1003)에 실장되어 와이어(W)를 통하여 리드 프레임(1003)과 전기적으로 연결될 수 있다. 실시예에 따라, 반도체 발광소자(1001)는 리드 프레임(1003) 아닌 다른 영역, 예컨대, 패키지 본체(1002)에 실장될 수도 있을 것이다. 또한, 패키지 본체(1002)는 빛의 반사 효율이 향상되도록 컵 형상을 가질 수 있으며, 이러한 반사컵에는 반도체 발광소자(1001)와 와이어(W) 등을 봉지하도록 투광성 물질로 이루어진 봉지체(1005)가 형성될 수 있다.
- [0088] 본 실시예에서, 반도체 발광소자 패키지(1000)는 도 1에 도시된 반도체 발광소자(100)와 동일한 구조를 가지는 반도체 발광소자(1001)를 포함하는 것으로 도시되었으나, 도 7을 참조하여 상술한 다른 실시예의 반도체 발광소자(100b)를 포함할 수도 있다.
- [0089] 도 9를 참조하면, 반도체 발광소자 패키지(2000)는 반도체 발광소자(2001), 실장 기관(2010) 및 봉지체(2003)를 포함한다. 반도체 발광소자(2001)는 실장 기관(2010)에 실장되어 와이어(W) 및 도전성의 기관(109)(도 7 참조)을 통하여 실장 기관(2010)과 전기적으로 연결될 수 있다.
- [0090] 실장 기관(2010)은 기관 본체(2011), 상면 전극(2013) 및 하면 전극(2014)을 구비할 수 있다. 또한, 실장 기관(2010)은 상면 전극(2013)과 하면 전극(2014)을 연결하는 관통 전극(2012)을 포함할 수 있다. 실장 기관(2010)은 PCB, MCPCB, MPCB, FPCB 등의 기관으로 제공될 수 있으며, 실장 기관(2010)의 구조는 다양한 형태로 응용될 수 있다.
- [0091] 봉지체(2003)는 상면이 볼록한 돔 형상의 렌즈 구조로 형성될 수 있지만, 실시예에 따라, 표면을 볼록 또는 오목한 형상의 렌즈 구조로 형성함으로써 봉지체(2003) 상면을 통해 방출되는 빛의 지향각을 조절하는 것이 가능하다.
- [0092] 본 실시예에서, 반도체 발광소자 패키지(2000)는 도 7에 도시된 반도체 발광소자(100b)와 동일한 구조를 가지는 반도체 발광소자(2001)를 포함하는 것으로 도시되었으나, 실시예에 따라, 도전층(160)이 도전성 물질로 이루어진 도 1의 반도체 발광소자(100)가, 제1 및 제2 전극(170, 180)이 모두 실장 기관(2010)을 향해 아래로 배치된 플립칩 구조로 실장될 수도 있다.
- [0093] 도 10 및 도 11은 본 발명의 일 실시예에 따른 반도체 발광소자를 백라이트 유닛에 적용한 예를 나타낸다.
- [0094] 도 10을 참조하면, 백라이트 유닛(3000)은 기관(3002) 상에 광원(3001)이 실장되며, 그 상부에 배치된 하나 이상의 광학 시트(3003)를 구비한다. 광원(3001)은 도 8 및 도 9를 참조하여 상술한 구조 또는 이와 유사한 구조를 갖는 반도체 발광소자 패키지를 이용할 수 있으며, 또한, 반도체 발광소자를 직접 기관(3002)에 실장(소위 COB 타입)하여 이용할 수도 있다.
- [0095] 도 10의 백라이트 유닛(3000)에서 광원(3001)은 액정표시장치가 배치된 상부를 향하여 빛을 방사하는 것과 달리, 도 11에 도시된 다른 예의 백라이트 유닛(4000)은 기관(4002) 위에 실장된 광원(4001)이 측 방향으로 빛을 방사하며, 이렇게 방사된 빛은 도광판(4003)에 입사되어 면광원의 형태로 전환될 수 있다. 도광판(4003)을 거친 빛은 상부로 방출되며, 광 추출 효율을 향상시키기 위하여 도광판(4003)의 하면에는 반사층(4004)이 배치될 수 있다.
- [0096] 도 12는 본 발명의 실시예에 의한 반도체 발광소자를 조명 장치에 적용한 예를 나타낸다.
- [0097] 도 12의 분해사시도를 참조하면, 조명장치(5000)는 일 예로서 벌브형 램프로 도시되어 있으며, 발광모듈(5003)과 구동부(5008)와 외부접속부(5010)를 포함한다. 또한, 외부 및 내부 하우징(5006, 5009)과 커버부(5007)와 같은 외형구조물을 추가적으로 포함할 수 있다. 발광모듈(5003)은 도 1 또는 도 7의 반도체 발광소자(100, 100b)와 동일하거나 유사한 구조를 가지는 반도체 발광소자(5001)와 그 반도체 발광소자(5001)가 탑재된 회로기

판(5002)을 포함할 수 있다. 본 실시예에서는, 1개의 반도체 발광소자(5001)가 회로기판(5002) 상에 실장된 형태로 예시되어 있으나, 필요에 따라 복수 개로 장착될 수 있다. 또한, 반도체 발광소자(5001)가 직접 회로기판(5002)에 실장되지 않고, 패키지 형태로 제조된 후에 실장될 수도 있다.

[0098] 외부 하우징(5006)은 열방출부로 작용할 수 있으며, 발광모듈(5003)과 직접 접촉되어 방열효과를 향상시키는 열 방출판(5004) 및 조명장치(5000)의 측면을 둘러싸는 방열핀(5005)을 포함할 수 있다. 커버부(5007)는 발광모듈(5003) 상에 장착되며 볼록한 렌즈형상을 가질 수 있다. 구동부(5008)는 내부 하우징(5009)에 장착되어 소켓구조와 같은 외부접속부(5010)에 연결되어 외부 전원으로부터 전원을 제공받을 수 있다. 또한, 구동부(5008)는 발광모듈(5003)의 광원(5001)을 구동시킬 수 있는 적정한 전류원으로 변환시켜 제공하는 역할을 한다. 예를 들어, 이러한 구동부(5008)는 AC-DC 컨버터 또는 정류회로부품 등으로 구성될 수 있다.

[0099] 또한, 도면에는 도시되지 않았으나, 조명장치(5000)는 통신 모듈을 더 포함 할 수도 있다.

[0100] 도 13은 본 발명의 실시예에 의한 반도체 발광소자를 헤드 램프에 적용한 예를 나타낸다.

[0101] 도 13을 참조하면, 차량용 라이트 등으로 이용되는 헤드 램프(6000)는 광원(6001), 반사부(6005), 렌즈 커버부(6004)를 포함하며, 렌즈 커버부(6004)는 중공형의 가이드(6003) 및 렌즈(6002)를 포함할 수 있다. 광원(6001)은 도 8 및 도 9 중 어느 하나의 발광소자 패키지를 적어도 하나 포함할 수 있다. 또한, 헤드 램프(6000)는 광원(6001)에서 발생된 열을 외부로 방출하는 방열부(6012)를 더 포함할 수 있으며, 방열부(6012)는 효과적인 방열이 수행되도록 히트싱크(6010)와 냉각팬(6011)을 포함할 수 있다. 또한, 헤드 램프(6000)는 방열부(6012) 및 반사부(6005)를 고정시켜 지지하는 하우징(6009)을 더 포함할 수 있으며, 하우징(6009)은 몸체부(6006) 및 일면에 방열부(6012)가 결합하여 장착되기 위한 중앙홀(6008)을 구비할 수 있다. 또한, 하우징(6009)은 상기 일면과 일체로 연결되어 직각방향으로 절곡되는 타면에 전방홀(6007)을 구비할 수 있다. 반사부(6005)는 하우징(6009)에 고정되어, 광원(6001)에서 발생된 빛이 반사되어 전방홀(6007)을 통과하여 외부로 출사되게 할 수 있다.


[0102] 본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

부호의 설명


- [0103]
- | | |
|--------------------|----------------------|
| 101: 기판 | 120: 제1 도전형 반도체 베이스층 |
| 130: 절연층 | 140: 나노 발광구조물 |
| 142: 제1 도전형 반도체 코어 | 144: 활성층 |
| 145: 전하차단층 | 146: 제2 도전형 반도체층 |
| 150: 투명전극층 | 160: 충전층 |
| 170: 제1 전극 | 180: 제2 전극 |

도면


도면1




도면2




도면3




도면4




도면5a




도면5b




도면6a




도면6b




도면6c



도면6d




도면6e




도면7


100b




도면8




도면9




도면10



도면11



도면12



도면13

