| (19) 日本国特許庁(JP)  |  |  | (12) 特   | 許  | 公  | 報(                         | B2)  |   | (11) 特許  | 許番号  |                            |                      |
|--|--|--|--|--|--|----------------------------|--|---|--|------|----------------------------|----------------------|
|  |  |  |  |  |  |                            |  |   | :  | 特許第  | <b>5604659</b>             | 10号                  |
| (45)発行日  | 平成285  | <b>≢12月21日 (2016.</b> <sup>-</sup>                                       | 12.21)   |  |  |                            | (24)登録日  | 平月  | 成28年11,  | 月25日 | ( <b>P6046</b><br>(2016.11 | <b>590)</b><br>. 25) |
| (51) Int.Cl.<br>HO1L<br>HO1L<br>HO1L<br>HO1L<br>HO1L   | 29/786<br>21/336<br>21/20<br>29/41<br>29/423 | (2006, 01)<br>(2006, 01)<br>(2006, 01)<br>(2006, 01)<br>(2006, 01)       | F I<br>+<br>+<br>+<br>+<br>+                                       | 101L<br>101L<br>101L<br>101L<br>101L<br>101L | 29/7<br>29/7<br>29/7<br>29/7<br>29/7<br>21/2       | 8<br>8<br>8<br>8<br>9<br>0 | 618C<br>627C<br>617K<br>618A<br>請求項の数  | 女 2   | (全 14  | 頁)   | 最終頁に                       | 続く                   |
| (21) 出願番号<br>(22) 出願日<br>(65) 公開番号<br>(43) 公開日<br>審査請求 | <del>;</del><br>;<br>:日                      | 特願2013-226603<br>平成25年10月31<br>特開2015-88647(<br>平成27年5月7日(<br>平成28年1月8日( | 3 (P2013-2;<br>∃ (2013.1)<br>(P2015-88<br>(2015.5.7)<br>(2016.1.8) | 26603)<br>0.31)<br>647A)<br>)                | (73)特<br>(74)代<br>(74)代<br>(74)代<br>(72)発<br>(72)発 | 許 理 理 理 明 明 電 者            | <ul> <li>0000042</li> <li>日東00064621</li> <li>弁00064621</li> <li>弁00098394</li> <li>弁00193394</li> <li>弁00153006</li> <li>弁佐東電野京電</li> <li>新信</li> <li>都信</li> <li>新信</li> </ul> | 22101代,山、山、小智代括朱代括荷田川、川、池、田林、田林田林区区11日本区11日本区11日本 | 大工         政         茂         勇         大会           会手         樹         三         手社         手社           子         村         一         一         一 | -丁目: | 5番1号<br>3番1号<br>3番1号       |                      |
|  |  |  |  |  |  |                            |  |   |  | 最新   | ※頁に続く                      | <b>`</b>             |

(54) 【発明の名称】電界効果トランジスタの製造方法

(57)【特許請求の範囲】

【請求項1】

半導体ナノワイヤを形成する工程と、

前記半導体ナノワイヤの側面を覆うナノワイヤ絶縁層を形成して前記ナノワイヤ絶縁層 で被覆された被覆ナノワイヤを形成する工程と、

基板の上のゲート電極形成領域の上に下部ゲート電極を形成する工程と、

前記下部ゲート電極の上に前記被覆ナノワイヤを交差させて配置する工程と、

前記下部ゲート電極および前記被覆ナノワイヤを覆って前記基板の上にネガ型の感光性 を有するネガ型レジスト層を形成する工程と、

10 前記ネガ型レジスト層の上に、ポジ型の感光性を有するポジ型レジスト層を形成する工 程と、

前記被覆ナノワイヤの両端部を含むソース・ドレイン形成領域の前記ポジ型レジスト層 および前記ネガ型レジスト層に露光光を照射し、前記ソース・ドレイン形成領域のポジ型 レジスト層は現像により溶解する状態とし、前記ソース・ドレイン形成領域の前記ネガ型 レジスト層は、前記ポジ型レジスト層の現像では溶解しない状態の第1絶縁層とする工程 と、

露光光が照射された後、前記ポジ型レジスト層を現像して前記ソース・ドレイン形成領 域の前記ポジ型レジスト層に開口部を形成する工程と、

前記開口部における前記半導体ナノワイヤ上部の前記第1絶縁層および前記ナノワイヤ 絶縁層を除去して前記半導体ナノワイヤを露出させる工程と、

前記開口部に金属材料を堆積することで、前記ナノワイヤ絶縁層を除去することで露出 した前記半導体ナノワイヤの両端部に各々接続された前記金属材料よりなるソース電極お よびドレイン電極を形成する工程と、 前記ソース電極および前記ドレイン電極の露出している面を酸化して第2絶縁層を形成 する工程と、 前記第2絶縁層を形成した後、未露光部分の前記ポジ型レジスト層を除去する工程と、 前記ポジ型レジスト層を除去した後、前記ネガ型レジスト層を現像する工程と、 前記ネガ型レジスト層を現像処理した後、前記被覆ナノワイヤに交差して前記ソース電 極および前記ドレイン電極の形成領域にオーバーラップする上部ゲート電極を形成する工 10 程と を備えることを特徴とする電界効果トランジスタの製造方法。 【請求項2】 請求項1記載の電界効果トランジスタの製造方法において、 前記ネガ型レジスト層は、ハイドロジェンシルセスキオキサンから構成され、 前記ポジ型レジスト層は、ポリメタクリル酸メチルから構成され、 前記露光光は、電子線である ことを特徴とする電界効果トランジスタの製造方法。 【発明の詳細な説明】 【技術分野】 20 [0001]本発明は、半導体ナノワイアを用いた電界効果トランジスタの製造方法に関する。 【背景技術】  $\begin{bmatrix} 0 & 0 & 0 & 2 \end{bmatrix}$ 半導体ナノワイヤ(以下、単にナノワイヤとも言う)は、結晶成長によってボトムアッ プ的に得られる高品質な擬1次元物質である。この半導体ナノワイヤを伝導チャネルとし て用いる電界効果トランジスタ(Field Effect Transistor: FET)が、次世代ナノエレ クトロニクスデバイスの構成要素として有望視されている。ナノワイヤによるFETには 絶縁膜で覆われた導電性基板全体をゲート電極として用いるものやナノワイヤの上から 絶縁膜を介してゲート電極を形成したものなどがあるが、これらは、主にナノワイヤの片 側のみからゲート電界が作用する。 [0003]これに対し、絶縁膜を介してナノワイヤの周囲を完全に取り巻いたゲート電極を有する FETが提案されている(特許文献1参照)。このFETは、「GAA(gate-all-aroun d) FET」などとも呼ばれており、大きな相互コンダクタンスを有し、ショートチャ ネル効果 (short channel effect)を抑制し、 S 値 (subthreshold slople) やON / O FF比などの特性が改善できるという特徴を有する。 [0004]以下、上述したナノワイヤFETについて、図6A,図6B,図6Cを用いて簡単に説 明する。図6A,図6Bは、ナノワイヤFETの一部構成を示す斜視図であり、図6Cは 、図 6 A の a a '線における断面を示す断面図である。 [0005]このナノワイヤFETは、半導体ナノワイヤ601,絶縁層602,基板621,第1 下部ゲート電極622a,第2下部ゲート電極622b,上部ゲート電極624、ソース

電極625,およびドレイン電極626を備える。

[0006]

第1下部ゲート電極622aは、基板621のゲート電極形成領域の上に形成され、こ の上に、絶縁層621aを介して半導体ナノワイヤ601が配置される。また、第2下部 ゲート電極622bは、第1下部ゲート電極622aの上に接触して形成された、第2下 部ゲート電極622bの上に交差して配置されている。また、半導体ナノワイヤ601は 、第2下部ゲート電極622bとの交差部の側面が絶縁層602で被覆されている。

50

40

[0007]

ここで、第2下部ゲート電極622bは、第1下部ゲート電極622aの上に接して形成されている。また、第1下部ゲート電極622aのゲート長方向の長さは、第2下部ゲート電極622bのゲート長方向の長さより長く形成されている。第1下部ゲート電極622aのゲート長方向の長さは、ソース・ドレイン間より長く形成し、ゲート長方向の両端が、ソース領域およびドレイン領域に重なる状態とされている。なお、ゲート長方向とは、よく知られているように、ソースとドレインとが配列されている方向のことである。

また、第2下部ゲート電極622bのゲート長方向の長さは、ソース・ドレイン間より 短く形成し、ソース領域およびドレイン領域には重ならない状態とし、ソース電極625 およびドレイン電極626と絶縁分離している。また、第1下部ゲート電極622aの第 2下部ゲート電極622bよりはみ出ている領域が、絶縁層621aにより覆われている

[0009]

また、上部ゲート電極624は、半導体ナノワイヤ601を配置した基板621のゲート電極形成領域の上に、半導体ナノワイヤ601に絶縁層602を介して交差して第1下 部ゲート電極622aに重なる状態に形成されている。また、上部ゲート電極624と、 第2下部ゲート電極622bが形成されている領域を挟む状態に、半導体ナノワイヤ60 1の両端部に各々接続し、ソース電極625およびドレイン電極626が形成されている

[0010]

このナノワイヤFETでは、ソース・ドレイン電極間に一定のドレイン電圧を印加して ドレイン電流を流しておき、ゲート電極にゲート電圧を印加することにより、ドレイン電 流を変調するFET動作が可能となる。ゲート電極をGAA構造にしているため、ドレイ ン電流が0に近づくピンチオフ領域近傍で、ゲート電圧の変化に対して急峻にドレイン電 流が変化する。

【先行技術文献】

【特許文献】

[0011]

【特許文献1】特開2013-179274号公報

【非特許文献】

[0012]

【非特許文献1】S.A.Dayeh et al., "III-V Nanowire Growth Mechanism: V/III Ratio and Temperature Effects", NANO LETTERS, vol.7, no.8, pp.2486-2490, 2007.

【非特許文献 2】T. Tanaka et al., "Vertical Surrounding Gate Transistors Using Single InAs Nanowires Grown on Si Substrates", Applied Physics Express, vol.3, 0 25003, 2010.

## 【発明の概要】

【発明が解決しようとする課題】

[0013]

一般的に、FETの駆動電流、すなわちゲート電極にゲート電圧を印加したときのドレイン電流を増大するには、ゲート長を極力短くして相互コンダクタンスを大きくすればよい。しかしながら、上述したナノワイヤFETでは、ソース電極625およびドレイン電極626と第2下部ゲート電極622bとの間の短絡を避けるために、第2下部ゲート電極622bのゲート長方向の長さを短くして領域640を設け、ソース領域およびドレイン領域には重ならない状態としている。

【0014】

ここで、一般的な製造工程では、第2下部ゲート電極622bが先に形成され、第2下 部ゲート電極622bが形成されている状態で、ソース電極625およびドレイン電極6 26を形成することになる。このため、ソース電極625およびドレイン電極626を形

20

成するときに位置合わせ誤差を考慮すると、この誤差よりも領域640の幅を十分大きく とっておく必要がある。この結果、ソース・ドレイン間距離であるゲート長は、短くても 200nm程度にとどまっていた。このように、上述したナノワイヤFETでは、ゲート 長を短くすることができないという課題があった。

[0015]

本発明は、以上のような問題点を解消するためになされたものであり、ナノワイヤを用 いたFETのゲート長をより短くできるようにすることを目的とする。

【課題を解決するための手段】

【0016】

10 本発明に係る電界効果トランジスタの製造方法は、半導体ナノワイヤを形成する工程と 、半導体ナノワイヤの側面を覆うナノワイヤ絶縁層を形成してナノワイヤ絶縁層で被覆さ れた被覆ナノワイヤを形成する工程と、基板の上のゲート電極形成領域の上に下部ゲート 電極を形成する工程と、下部ゲート電極の上に被覆ナノワイヤを交差させて配置する工程 と、下部ゲート電極および被覆ナノワイヤを覆って基板の上にネガ型の感光性を有するネ ガ型レジスト層を形成する工程と、ネガ型レジスト層の上に、ポジ型の感光性を有するポ ジ型レジスト層を形成する工程と、被覆ナノワイヤの両端部を含むソース・ドレイン形成 領域のポジ型レジスト層およびネガ型レジスト層に露光光を照射し、ソース・ドレイン形 成領域のポジ型レジスト層は現像により溶解する状態とし、ソース・ドレイン形成領域の ネガ型レジスト層は、ポジ型レジスト層の現像では溶解しない状態の第1絶縁層とする工 程と、露光光が照射された後、ポジ型レジスト層を現像してソース・ドレイン形成領域の 20 ポジ型レジスト層に開口部を形成する工程と、開口部における半導体ナノワイヤ上部の第 1絶縁層およびナノワイヤ絶縁層を除去して半導体ナノワイヤを露出させる工程と、開口 部に金属材料を堆積することで、ナノワイヤ絶縁層を除去することで露出した半導体ナノ ワイヤの両端部に各々接続された金属材料よりなるソース電極およびドレイン電極を形成 する工程と、ソース電極およびドレイン電極の露出している面を酸化して第2絶縁層を形 成する工程と、第2絶縁層を形成した後、未露光部分のポジ型レジスト層を除去する工程 と、ポジ型レジスト層を除去した後、ネガ型レジスト層を現像する工程と、ネガ型レジス ト層を現像処理した後、被覆ナノワイヤに交差してソース電極およびドレイン電極の形成 領域にオーバーラップする上部ゲート電極を形成する工程とを備える。

【0017】

上記電界効果トランジスタの製造方法において、ネガ型レジスト層は、ハイドロジェン シルセスキオキサンから構成され、ポジ型レジスト層は、ポリメタクリル酸メチルから構 成され、露光光は、電子線であればよい。

【発明の効果】

[0018]

以上説明したことにより、本発明によれば、ナノワイヤを用いたFETのゲート長が、 より短くできるようになるという優れた効果が得られる。

【図面の簡単な説明】

[0019]

【図1A】図1Aは、本発明の実施の形態における電界効果トランジスタの製造方法を説 40 明するための各工程における状態を示す構成図である。

【図1B】図1Bは、本発明の実施の形態における電界効果トランジスタの製造方法を説 明するための各工程における状態を示す構成図である。

【図1C】図1Cは、本発明の実施の形態における電界効果トランジスタの製造方法を説 明するための各工程における状態を示す構成図である。

【図1D】図1Dは、本発明の実施の形態における電界効果トランジスタの製造方法を説 明するための各工程における状態を示す構成図である。

【図1E】図1Eは、本発明の実施の形態における電界効果トランジスタの製造方法を説 明するための各工程における状態を示す構成図である。

【図1F】図1Fは、本発明の実施の形態における電界効果トランジスタの製造方法を説 50

明するための各工程における状態を示す構成図である。

- 【図1G】図1Gは、本発明の実施の形態における電界効果トランジスタの製造方法を説 明するための各工程における状態を示す構成図である。
- 【図1H】図1Hは、本発明の実施の形態における電界効果トランジスタの製造方法を説 明するための各工程における状態を示す構成図である。
- 【図1 I】図1 Iは、本発明の実施の形態における電界効果トランジスタの製造方法を説 明するための各工程における状態を示す構成図である。
- 【図1J】図1」は、本発明の実施の形態における電界効果トランジスタの製造方法を説 明するための各工程における状態を示す構成図である。
- 【図1K】図1Kは、本発明の実施の形態における電界効果トランジスタの製造方法を説 10 明するための各工程における状態を示す構成図である。
- 【図1L】図1Lは、本発明の実施の形態における電界効果トランジスタの製造方法を説 明するための各工程における状態を示す構成図である。
- 【図1M】図1Mは、本発明の実施の形態における電界効果トランジスタの製造方法を説 明するための各工程における状態を示す構成図である。
- 【図1N】図1Nは、本発明の実施の形態における電界効果トランジスタの製造方法を説 明するための各工程における状態を示す構成図である。
- 【図10】図10は、本発明の実施の形態における電界効果トランジスタの製造方法を説 明するための各工程における状態を示す構成図である。
- 【図2】図2は、本発明の実施の形態における電界効果トランジスタの構成を示す平面図 20 (a),断面図(b),(c)である。
- 【図3】図3は、本発明の実施の形態における電界効果トランジスタの構成を示す斜視図 である。
- 【図4】図4は、本発明の実施の形態における製造方法で実際に製造したナノワイヤFE Tの状態を示す走査電子顕微鏡写真である。
- 【図5】図5は、本発明の実施の形態における製造方法で実際に製造したナノワイヤFE Tにおけるドレイン電流のゲート電圧依存性(転送特性)を測定した結果を示す特性図で ある。
- 【図6A】図6Aは、ナノワイヤFETの一部構成を示す斜視図である。 【図6B】図6Bは、ナノワイヤFETの一部構成を示す斜視図である。 【図6C】図6Cは、ナノワイヤFETの一部構成を示す断面図である。 【発明を実施するための形態】

[0020]

以下、本発明の実施の形態について図を参照して説明する。図1A~図1Oは、本発明 の実施の形態における電界効果トランジスタの製造方法を説明するための各工程における 状態を示す構成図である。図1A,図1C,図1D,図1E,図1N,図1Oは、斜視図 であり、図1B,図1F,図1G,図1H,図1I,図1J,図1K,図1L,図1Mは 、一部断面図である。

- [0021]
- まず、図1Aに示すように、半導体ナノワイヤ101を形成する。例えば、InAsか <sup>40</sup> らなる成長基板151の上に、径が数10nmのAuなどの金属微粒子触媒(不図示)を 配置し、ここに、トリメチルインジウム(TMIn)およびアルシン(AsH<sub>3</sub>)を供給 し、VLS(Vapor-liquid-solid)法などを用いることで、InAsからなる半導体ナノ ワイヤ101が形成できる(非特許文献1参照)。また、金属微粒子触媒を使用すること なく、パターニングした酸化膜を用いて選択成長を行うなど、別の手法を用いて半導体ナ ノワイヤを形成してもよい(非特許文献2参照)。
- 【 0 0 2 2 】

次に、図1Bに示すように、半導体ナノワイヤ101の側面(周面)を覆うナノワイヤ 絶縁層102を形成し、ナノワイヤ絶縁層102で被覆された被覆ナノワイヤ103を形 成する。例えば、前述したように、成長基板151にInAsからなる半導体ナノワイヤ

30

101が形成されている状態で、原子層堆積(Atomic Layer Deposition: A L D)法を用 い、A l<sub>2</sub>O<sub>3</sub>、H f O<sub>2</sub>などの絶縁材料の層を、半導体ナノワイヤ101を覆って形成し てナノワイヤ絶縁層102とすればよい。A l<sub>2</sub>O<sub>3</sub>やH f O<sub>2</sub>は、ゲート特性の向上に適 した高誘電率を有する絶縁材料である。

(6)

【0023】

よく知られているように、ALD法は、原料となる有機化合物の1分子層を形成対象の 表面に吸着させることによる成膜方法であり、均一な厚さの層を三次元形状の表面に形成 することが可能である。このALD法によれば、半導体ナノワイヤ101の全ての側面に ナノワイヤ絶縁層102を形成することが容易である。なお、ALD法に限るものではな く、スパッタ法を用いることで、半導体ナノワイヤ101の側面を覆う状態にナノワイヤ 絶縁層102を形成することも可能である。

【0024】

次に、図1Cに示すように、基板121の上に絶縁層121aを形成し、絶縁層121 a上のゲート電極形成領域の上に下部ゲート電極122を形成する。第1下部ゲート電極 122は、一方向に延在する短冊状に形成すればよい。なお、第1下部ゲート電極122 の延在している両端部は、端子123となる。基板121は、例えば、シリコン基板であ ればよく、この主表面に酸化シリコンなどの絶縁層121aが形成されていればよい。ま た、基板121が絶縁材料から構成されていれば、絶縁層121aはなくてもよい。 【0025】

下部ゲート電極122の形成は、公知のリソグラフィー技術とリフトオフとにより行え <sup>20</sup> ばよい。例えば、絶縁層121aの上に、電子ビーム露光により電極形成部に開口を備え るレジストパターンを形成し、この上に、層厚10nm程度にTi層およびAu層を堆積 する。この後、先に形成してあるレジストパターンを除去(リフトオフ)すれば、下部ゲ ート電極122が形成できる。

[0026]

ここで、ゲート電極形成領域との相対的な位置関係が既知の合わせマーク(不図示)を、基板121に形成しておき、この合わせマークを基準とし、基板121の平面上で設計された箇所(ゲート電極形成領域)に、上述したレジストパターンを形成すればよい。例えば、金属蒸着およびリフトオフによって、予め合わせマークを形成しておけばよい。このようにすることで、ゲート電極形成領域に合わせて下部ゲート電極122が形成できる。これは、リソグラフィー技術の露光において、一般に用いられている方法である。なお、絶縁層121aは、例えば、酸化シリコンをよく知られたCVD法により堆積することで形成できる。

【0027】

次に、図1Dに示すように、下部ゲート電極122の上に被覆ナノワイヤ103を交差 させて配置する。例えば、被覆ナノワイヤ103が形成されている成長基板151を、下 部ゲート電極122が形成されている基板121に押し付け、成長基板151上の被覆ナ ノワイヤ103を、基板121の絶縁層121a上に転写することで、被覆ナノワイヤ1 03を基板121の上に配置すればよい。

[0028]

また、複数の被覆ナノワイヤ103を成長基板151より分離し、これらをアルコール などの溶媒中に入れ、ここに超音波を印加することで分散させた分散液を作製し、この分 散液を基板121上に滴下し、溶媒を蒸発させることで、被覆ナノワイヤ103を基板1 21の上に配置してもよい。このように基板121の上に配置した複数の被覆ナノワイヤ 103のいずれかが、下部ゲート電極122の上に交差して配置されるようになる。なお 、図1Dでは、絶縁層121a上の他の領域に配置されているナノワイヤについては省略 して図示していない。

【0029】

次に、図1E,図1Fに示すように、下部ゲート電極122および被覆ナノワイヤ10 3を覆う状態に、絶縁層121aの上にネガ型レジスト層124を形成し、ネガ型レジス <sup>50</sup>

10

ト層124の上にポジ型レジスト層125を形成する。ネガ型レジスト層124は、電子 線,紫外線などの露光光が照射された箇所が現像後に残る感光性を備えるものである。 [0030]

ネガ型レジスト層124は、例えば、液体ガラス的な性質を有するHSQ(hydrogen s ilsesquioxane:ハイドロジェンシルセスキオキサン)であればよい。HSQは、電子線 を露光光源としたネガ型レジストであり、電子線が照射された箇所が、SiO。に変化す る。HSQをスピンコート法により塗布し、例えば、110 ・3分の条件で加熱して溶 媒などを揮発させることでネガ型レジスト層124を形成する。ネガ型レジスト層124 は、下部ゲート電極122および被覆ナノワイヤ103などの下層の段差を、平坦化する 状態に形成する。

[0031]

上述したように、表面が平坦化された状態で形成されたネガ型レジスト層124の上に 、例えば、ポリメタクリル酸メチル樹脂(Polymethyl methacrylate: PMMA)からな るポジ型レジスト層125を、スピンコート法などにより形成すればよい。ポジ型レジス ト層125は、電子線,紫外線などの露光光が照射された箇所が、現像によって除去され る感光性を備えるものである。PMMAは、電子線を露光光源とした場合にポジ型となる 材料である。なお、HSQによるネガ型レジスト層124の表面にHMDS(1,1,1,3,3, 3-hexamethyldisilazane)を塗布しておくことで、より良好な状態でPMMAが塗布でき る。

[0032]

次に、図1Gに示すように、被覆ナノワイヤ103の両端部のソース・ドレイン形成領 | 域201に、電子線を照射(描画)し、ポジ型レジスト層125およびネガ型レジスト層 124を同時に露光する。この露光(露光光の照射)により、ポジ型レジスト層125の 電子線が照射された領域は、メチルイソブチルケトン(methyl isobutyl ketone;MIB K)などの現像液に溶解する状態となる。また、上記露光により、ネガ型レジスト層12 4の電子線が照射された領域は、HSQがSiO、に変化する。ここで、上記露光により ネガ型レジスト層124は、露光された領域(ソース・ドレイン形成領域201)が、 ポジ型レジスト層125の現像では溶解しない状態とすることが重要である。HSQの場 合、上記露光によりSiO、となるため、露光された領域が、ポジ型レジスト層125の 現像では溶解しない状態となる。

[0033]

以上のように電子線描画をした後、現像液としてMIBKを用いてポジ型レジスト層1 25を現像し、露光部分のポジ型レジスト層125を溶解除去する。これにより、図1H に示すように、ソース・ドレイン形成領域201のポジ型レジスト層125に、開口部1 25 aが形成される。また、電子線が照射された箇所に、SiO<sub>x</sub>からなる絶縁層(第1 絶縁層)126が形成される。なお、絶縁層126は、上述した現像により溶解すること はなく、ポジ型レジスト層125の現像では、開口部125aに絶縁層126の上面が露 出する。

[0034]

40 次に、よく知られたドライエッチングにより、開口部125aに露出している絶縁層1 26の上部、およびこの領域のナノワイヤ絶縁層102を除去し、図11に示すように、 開口部125aにおいて、半導体ナノワイヤ101を露出させる。ここでは、開口部12 5 a における半導体ナノワイヤ101上部の絶縁層126、およびナノワイヤ絶縁層10 2を除去し、半導体ナノワイヤ101を露出させる。

[0035]

次に、例えば、開口部125aを形成したポジ型レジスト層125をマスクとし、真空 蒸着法などによりA1を堆積することで、図1Jに示すように、金属層127を形成する 。例えば、前述したドライエッチングを実施した装置を利用し、減圧(真空)状態を維持 して上述したA1の堆積を行えばよい。

[0036]

10

20

開口部125 aの領域では、金属層127が半導体ナノワイヤ101に接触して形成される。半導体ナノワイヤ101に接触して形成された部分の金属層127が、後述するように、ソース・ドレインとなる。また、絶縁層126が形成されているため、開口部125 aの内部に堆積された金属層127(ソース・ドレイン)が、下部ゲート電極122に接触することがない。このように、開口部125 aを形成したポジ型レジスト層125が、ソース・ドレイン形成のためのマスクパターン(鋳型)となり、ネガ型レジスト層124の露光された絶縁層126が、ソース・ドレインと下部ゲート電極122との短絡を回避している。

[0037]

このように、本発明では、ソース・ドレインを形成するための鋳型(モールド)と、ソ <sup>10</sup> ース・ドレインと下部ゲート電極122との間の短絡を回避するための絶縁層126とを 、一度の露光により作製する点に特徴がある。このような特徴により、従来技術で行って いた複数回の描画(露光)を行うために必要な合わせ精度による制限を受けなくなること から、ゲート長の短いナノワイヤFETを実現することができる。

【 0 0 3 8 】

次に、金属層127の表面を酸化することで、図1Kに示すように、絶縁層(第2絶縁 層)128を形成する。例えば、金属層127をA1から構成した場合、絶縁層128は 、A1<sub>2</sub>O<sub>3</sub>から構成されたものとなる。

【0039】

次に、開口部125aを形成したポジ型レジスト層125をマスクとした状態で、例え <sup>20</sup> ば、スパッタリング法などにより酸化シリコンを堆積することで、図1Lに示すように、 絶縁層129を形成する。

[0040]

次に、アセトンなどによりPMMAを溶解することで、未露光部分のポジ型レジスト層 125を除去(リフトオフ)し、また、ポジ型レジスト層125上の金属層127,絶縁 層129などを同時に除去する。更に、現像液として水酸化テトラメチルアンモニウム( tetramethyl ammonium hydroxide; TMAH)を用い、ネガ型レジスト層124を現像す る。上述したリフトオフおよび上記現像により、図1Mに示すように、電子線が照射され てSi<sub>x</sub>Oとなった絶縁層126が残り、また、ソース電極127aおよびドレイン電極 127bが得られる。また、上記リフトオフの後、ソース電極127aおよびドレイン電 極127bの側部などの露出面を酸化して絶縁層128aを形成する。なお、半導体ナノ ワイヤ101の端部下部のネガ型レジスト層124は、絶縁層126で覆われているため 、現像処理によっても溶解せずに残ることになる。

【0041】

この結果、図1M,図1Nに示すような、ソース・ドレイン電極積層構造が完成する。 実施の形態によれば、図1Mに示すように、被覆ナノワイヤ103の両端には、絶縁層1 26が接している。被覆ナノワイヤ103の両端部の領域は、ソース電極127aおよび ドレイン電極127bが接して配置された状態となる。一方、被覆ナノワイヤ103の下 部に配置されている下部ゲート電極122のゲート長方向の側部は、絶縁層126により ソース電極127aおよびドレイン電極127bより絶縁分離されている。

【0042】

次に、電子ビーム描画によるマスクパターンの形成、Ti/Auなどの金属材料の蒸着 、およびマスクパターンの除去によりリフトオフにより、図10,図2に示すように、上 部ゲート電極130を形成する。ここで、上部ゲート電極130のゲート長方向端部の一 部が、ソース・ドレイン領域にオーバーラップする(重なる)状態とする。また、上部ゲ ート電極130は、下部ゲート電極122に電気的に接続して形成する。なお、図2の( a)は、透視して状態を模式的に示す平面図であり、図2の(b)は図2の(a)のbb '線の断面を示し、図2の(c)は図2の(a)のcc'線の断面を示している。 【0043】

ここで、図1Mにも示すように、ソース電極127aおよびドレイン電極127bは、 50

40

表面が絶縁層128で覆われ、また、ソース電極127aおよびドレイン電極127bの 上には、絶縁層129が形成されている。これにより、領域が重なるように上部ゲート電 極130を形成しても、上部ゲート電極130とソース電極127aおよびドレイン電極 127bとが接触することがない。

[0044]

また、実施の形態では、ソース電極127aおよびドレイン電極127bを酸化して形成した絶縁層128に加えて絶縁層129を形成し、この上に、上部ゲート電極130がオーバーラップする状態としている。このため、上部ゲート電極130とソース電極127a,ドレイン電極127bとの間の絶縁分離がより安定的なものとなる。また、上部ゲート電極130とソース電極127a,ドレイン電極127bとの間の寄生容量を低減することができる。

【0045】

図2に示すように、実施の形態におけるナノワイヤFETは、ナノワイヤ絶縁層102 を介し、チャネルとなる半導体ナノワイヤ101が上下から上部ゲート電極130,下部 ゲート電極122に挟まれたGAA構造になる。また、上部ゲート電極130,下部ゲー ト電極122が、ソース電極127aおよびドレイン電極127bにオーバーラップして いる。このため、ソース電極127aとドレイン電極127bとの間の半導体ナノワイヤ 101の周囲が、完全にゲート電極で取り巻かれた(覆われた)状態となる。これらのこ とにより、ゲート長は、セルフアライン的にソース・ドレイン電極間隔と等しくなる。ま た、この構造は、リソグラフィーの描画における位置合わせ精度による制限を受けないの で、ゲート長もより短くできる。この結果、大きな相互コンダクタンスとドレイン電流の 増大を実現することができる。

20

30

40

10

[0046]

また、実施の形態によれば、チャネルとなるソース・ドレイン間の半導体ナノワイヤ1 01は、この周囲が全てゲート電極で覆われた状態となる。この構造により、一様に強い ゲート電界が印加でき、ゲート電界の均一性が向上する。結果として、ナノワイヤFET のドレイン電流を増大させることができる。

[0047]

ここで、図3の斜視図に示すように、基板121の上に、ソース電極引き出し線301 ,ドレイン電極引き出し線302を形成しておくとよい。この状態で、上述したようにナ ノワイヤFETを形成し、ソース電極127aに連結電極303でソース電極引き出し線 301を接続し、ドレイン電極127bに連結電極304でドレイン電極引き出し線30 2を接続すればよい。ソース電極127aおよびドレイン電極127bは、前述したよう に、絶縁層で覆われているので、この絶縁層の一部を除去して各連結電極を接続すればよ い。これら引き出し電極を用いることで、ナノワイヤチャネルへ電流を流すことができる

[0048]

次に、実際に作製したナノワイヤFETについて、図4を用いて説明する。図4は、本 発明の実施の形態における製造方法で実際に製造したナノワイヤFETの状態を示す走査 電子顕微鏡写真である。図4の(a)は、上部ゲート電極を形成する前の状態を示し、図 4の(b)は上部ゲート電極を形成した後の状態(完成状態)を示している。なお、ナノ ワイヤの径は70nmであり、この場合周長は220nmとなる。また、ゲート長は12 0nmである。

【0049】

このナノワイヤFETにおけるドレイン電流のゲート電圧依存性(転送特性)を測定した結果について、図5に示す。この測定では、ドレイン電圧は0.1 Vとした。なお、図5において、横軸は下部ゲート電極および上部ゲート電極に印加したゲート電圧を示し、 右軸および左軸はドレイン電流を示している。また、左軸は対数軸での表記としている。 【0050】

図5に示すように、比較的良好なS値110mV/decが得られている。また、閾値 50

電圧から0.4 Vのゲート電圧増加に伴うドレイン電流が12µA、すなわち相互コンダ クタンスが30µS(周長で規格化すると140µS /µm)というトップクラスの値が 得られた。この結果は、より短いゲート長のナノワイヤFETが実現でき、また、ゲート 電界の均一性が改善した結果に基づくものである。このように、本発明によれば、優れた FET特性を得られることが分かる。

**[**0051**]** 

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的 思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが 実施可能であることは明白である。例えば、上述した実施の形態では、ネガ型レジストと してHSQ、ポジ型レジストとしてPMMAを用いることを説明してきたが、これらの材 料に限定されるものではない。

【0052】

ネガ型レジスト層は、絶縁性を備える所謂ネガ型の感光性材料でから構成されていれば よい。また、ネガ型レジスト層は、この上層のポジ型レジスト層の現像時に、溶解などし ない材料から構成されていればよい。また、ポジ型レジスト層は、所謂ポジ型の感光性材 料から構成されていればよい。ただし、ネガ型レジストは、露光光の照射によりSiO<sub>x</sub> のような安定な物質になるHSQを用いることが望ましい。HSQを用いることで、後工 程を経ても、安定な絶縁層を維持することができるからである。

【符号の説明】

【0053】

101…半導体ナノワイヤ、102…ナノワイヤ絶縁層、103…被覆ナノワイヤ、1 21…基板、121a…絶縁層、122…下部ゲート電極、123…端子、124…ネガ 型レジスト層、125…ポジ型レジスト層、125a…開口部、126…絶縁層(第1絶 縁層)、127…金属層、127a…ソース電極、127b…ドレイン電極、128…絶 縁層(第2絶縁層)、129…絶縁層、130…上部ゲート電極、151…成長基板、2 01…ソース・ドレイン形成領域。 20

-121

<del>-</del>123

7)

-121a



【図1D】



【🛛 1 B】



【図1E】



103

123

122

Œ





【図1I】







【図1C】



【図1G】















【図1M】



【図1N】



【図10】



【図5】







【図 6 B】

【図 6 A】





## 【図6C】



【図2】



【図3】









- 500 nm

フロントページの続き

| (51)Int.CI. |        |           | FΙ      |       |      |
|-------------|--------|-----------|---------|-------|------|
| H 0 1 L     | 29/49  | (2006.01) | H 0 1 L | 29/44 | L    |
| H 0 1 L     | 29/417 | (2006.01) | H 0 1 L | 29/58 | G    |
| H 0 1 L     | 21/28  | (2006.01) | H 0 1 L | 29/50 | М    |
| H 0 1 L     | 21/768 | (2006.01) | H 0 1 L | 21/28 | 301B |
| H 0 1 L     | 21/027 | (2006.01) | H 0 1 L | 21/28 | 301R |
|             |        |           | H 0 1 L | 21/90 | Р    |
|             |        |           | H 0 1 L | 21/30 | 573  |

- (72)発明者 章 国強
- 東京都千代田区大手町二丁目3番1号 日本電信電話株式会社内 (72)発明者 原田 裕一

東京都千代田区大手町二丁目3番1号 日本電信電話株式会社内

審査官 宇多川 勉

(56)参考文献 特開2013-179274(JP,A) 特開2007-294908(JP,A) 特開2010-230379(JP,A)

(58)調査した分野(Int.Cl., DB名)