(12)公開特許公報(A)

(19)日本国特許庁(JP)

(11)公開番号 **特開**2023-70664 (P2023-70664A)

(43)公開日 令和5年5月19日(2023.5.19)

(51)国際特許分類		FI		テーマコード(参考)		
H01L 21/336(2	2006.01)	H 0 1 L	29/78	301X	5 F 0 3 2	
H01L 21/76 (2	2006.01)	H 0 1 L	29/78	301R	5 F 1 4 0	
		H 0 1 L	21/76	L		

		審査請求	有	請求項の数	23	ΟL	外国語出願	(全26頁)
(21)出願番号	特願2022-178569(P20	022-178569)		(71)出願人	52153	31148		
(22)出願日	令和4年11月8日(2022	.11.8)			インベ	ンショ	ン アンド コラ	ボレーショ
(31)優先権主張番号	63/277,178				ンラ	ボラトリ	リー プロプライ	エタリー
(32)優先日	令和3年11月9日(2021	.11.9)			リミテ	ッド		
(33)優先権主張国・地域又は機関				シンガ	シンガポール共和国,068914 シ			
米国(US)					ンガポール,ロビンソン ロード 160			
					, # 2	3 - 0	2	
				(74)代理人	10010	07766		
					弁理士	伊東	忠重	
				(74)代理人	10007	70150		
					弁理士	伊東	忠彦	
				(74)代理人	10013	35079		
					弁理士	: 宮崎	修	
				(72)発明者	盧 超	眻		
					台湾台	北市大	安區敦化南路二	段六十三巷
							Ē	最終頁に続く

(54)【発明の名称】 トランジスタ構造

(57)【要約】 (修正有)

【課題】実施形態は、フィン構造が倒壊するのを防止し 得るトランジスタ構造を提供する。

【解決手段】トランジスタ構造は、基板200と、絶縁 壁(酸化物スペーサ304、窒化物スペーサ306)と 、ゲート領域(ゲート材料504、複合キャップ層50 6)とを含んでいる。基板は、フィン構造を有する。絶 縁壁は、フィン構造の側壁をクランプする。ゲート領域 は、フィン構造及び絶縁壁の上にある。絶縁壁は、フィ ン構造が倒壊するのを防止する。 【選択図】図12



【特許請求の範囲】

【請求項1】

フィン構造を持つ基板と、

前記フィン構造の側壁をクランプする絶縁壁と、

前記フィン構造及び前記絶縁壁の上のゲート領域と、

を有し、

前記絶縁壁は、前記フィン構造が倒壊するのを防止するように構成されている、

トランジスタ構造。

【請求項2】

前記絶縁壁は、前記フィン構造の4つの側壁をクランプする、請求項1に記載のトラン 10 ジスタ構造。

【請求項3】

前記絶縁壁を取り囲むシャロートレンチアイソレーション(STI)層、を更に有する 請求項2に記載のトランジスタ構造。

【請求項4】

当該トランジスタ構造は更に、前記フィン構造の前記側壁と前記絶縁壁との間に配置されたシートチャネル層を有し、該シートチャネル層は選択エピタキシャル成長技術によっ て形成されている、請求項1に記載のトランジスタ構造。

【請求項5】

前記ゲート領域は、前記フィン構造の上のゲート誘電体層と、該ゲート誘電体層の上の 20 ゲート導電層と、該ゲート導電層の上のキャップ層とを有する、請求項1に記載のトラン ジスタ構造。

【請求項6】

前記絶縁壁は、前記ゲート誘電体層、前記ゲート導電層、及び前記キャップ層の形成中 に前記フィン構造が倒壊するのを防止するように構成されている、請求項5に記載のトラ ンジスタ構造。

【 請 求 項 7 】

前記ゲート領域の側壁上のスペーサ層、を更に有する請求項1に記載のトランジスタ構造。

【請求項8】

30

当該トランジスタ構造は更に、前記フィン構造に当接した第1の導電領域を有し、該第 1の導電領域は前記基板とは独立である、請求項7に記載のトランジスタ構造。

【請求項9】

前記第1の導電領域は、前記基板の当初表面の下の第1の凹部内に形成されている、請 求項8に記載のトランジスタ構造。

【請求項10】

前記絶縁壁は、前記第1の凹部及び前記第1の導電領域の形成中に前記フィン構造が倒壊するのを防止するように構成されている、請求項9に記載のトランジスタ構造。 【請求項11】

前記第1の凹部は、(1)前記基板をエッチングして一時的な凹部を形成し、次いで、 40 該凹部上に熱酸化物層が形成され、そして、(2)該熱酸化物層をエッチングする、こと によって形成されている、請求項9に記載のトランジスタ構造。 【請求項12】

第1の凹部は側壁を有し、前記第1の導電領域は、前記第1の凹部の前記側壁に当接した低濃度ドープト領域と、該低濃度ドープト領域に当接した高濃度ドープト領域とを有する、請求項11に記載のトランジスタ構造。

【請求項13】

前記第1の凹部の前記側壁の位置は、前記ゲート領域の前記側壁上の前記スペーサ層の 厚さと、前記熱酸化物層の厚さとに依存する、請求項11に記載のトランジスタ構造。 【請求項14】

前記ゲート領域のエッジと前記第1の導電領域のエッジとの間の相対位置は、前記ゲー ト領域の前記側壁上の前記スペーサ層の厚さと、前記熱酸化物層の厚さとに依存する、請 求項11に記載のトランジスタ構造。 【請求項15】 フィン構造を持つ基板と、 前記フィン構造の上のゲート領域と、 前記フィン構造と当接した第1の導電領域と、 を有し、 前記第1の導電領域の少なくとも2つの面が金属領域に接触している、 10 トランジスタ構造。 【請求項16】 前記第1の導電領域の頂面及び側壁が前記金属領域に接触している、請求項15に記載 のトランジスタ構造。 【請求項17】 前記第1の導電領域の頂面、底面、及び側壁が前記金属領域に接触している、請求項1 5に記載のトランジスタ構造。 【請求項18】 当該トランジスタ構造は更に、前記フィン構造を取り囲むシャロートレンチアイソレー ション領域を有し、前記第1の導電領域は、前記シャロートレンチアイソレーション領域 によって境界付けられている、請求項15に記載のトランジスタ構造。 20 【請求項19】 前記第1の導電領域はどれも前記シャロートレンチアイソレーション領域の上に交わっ ていない、請求項18に記載のトランジスタ構造。 【請求項20】 フィン構造を持つ基板と、 前記フィン構造の上のゲート領域と、 前記フィン構造と当接した第1の導電領域と、 を有し、 前記ゲート領域の底面の方が前記第1の導電領域の底面よりも低い、 トランジスタ構造。 30 【請求項21】 当該トランジスタ構造は更に、前記フィン構造を取り囲むシャロートレンチアイソレー ション領域を有し、該シャロートレンチアイソレーション領域の上の前記ゲート領域の前 記底面は、前記第1の導電領域の前記底面より、10nmを超えて低い、請求項20に記 載のトランジスタ構造。 【請求項22】 前記第1の導電領域の少なくとも2つの面が金属領域に接触している、請求項20に記 載のトランジスタ構造。 【請求項23】 当該トランジスタ構造は更に、前記フィン構造を取り囲むシャロートレンチアイソレー 40 ション領域を有し、前記第1の導電領域は、前記シャロートレンチアイソレーション領域 によって境界付けられている、請求項20に記載のトランジスタ構造。 【発明の詳細な説明】 【技術分野】 $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$ 本発明は、トランジスタ構造に関し、特に、活性領域又は幅狭フィン構造、特にフィン 構造の側壁、をクランプする固体壁を形成し、ソース/ドレインのエッジとゲートのエッ ジ と の 間 の 相 対 的 な 位 置 又 は 距 離 を 制 御 可 能 に し 、 ソ ー ス / ド レ イ ン の 抵 抗 を 改 善 し 、 ソ

ース/ドレイン領域の大部分を絶縁材料によってアイソレートすることができるトランジ

スタ構造に関する。

【背景技術】

[0002]

FIN構造(FinFET又はトライゲート)を持つ最先端の電界効果トランジスタ(例えば、NMOS(N型金属酸化膜半導体)トランジスタ)の一例を図1に示す。絶縁材 料(例えば、酸化物、又は酸化物/窒化物、又は一部のhigh-k誘電体など)を用い て他のトランジスタの側壁から絶縁された側壁を持つ三次元(3D)シリコン表面上に、 (金属、ポリシリコン、ポリサイドなどのような)何らかの導電材料を絶縁体の上に用い たNMOSトランジスタのゲート構造10が形成される。イオン注入に熱アニーリングを 加えた技術で高濃度のn型(n+)ドーパントをp型基板(又はpウェル)に注入するこ とによって、NMOSトランジスタのソース11とドレイン12が形成され、ひいては、 2つの離隔されたn+/pジャンクション領域がもたらされる。 【0003】

また、衝突電離及びホットキャリア注入を減少させるために、高濃度ドープトn + / p ジャンクションに先立って、イオン注入に熱アニーリングを加えた技術によってソース1 1及びドレイン12の前に低濃度ドープトドレイン(n - 型LDD)13を形成すること が一般的であり、このようなイオン注入に熱アニーリングを加えた技術は、(図1に示す ように)ゲート構造10の下にある3D活性領域の部分に入り込んだLDD13を生じさ せることが多い。従って、LDD13同士の間の有効チャネル長14が不可避的に短くな る。

[0004]

一方で、製造プロセス技術の進歩は、NMOSトランジスタのジオメトリを水平及び垂直の両方向の寸法でスケールダウンする(例えば、ラムダ()と呼ばれる最小フィーチャーサイズを28nmから5nm又は3nmに縮小するなど)ことによって、急速に前進し続けている。しかし、このようなFinFET又はトライゲートジオメトリのスケーリングに起因して、多数の問題が導入されたり悪化したりする:

(1)水平及び垂直の両方向の寸法がスケールダウン縮小されるにつれて、ゲート、ス ペーサ、及びイオン注入形成を用いた従来のセルフアライン法のみでは、LDDジャンク ションエッジ(又はソース / ドレインエッジ)をゲート構造10のエッジに完璧な位置で アライメントすることが難しくなっている。また、イオン注入ダメージを除去するための 熱アニーリング技術は、様々なエネルギー源や他の熱プロセスを用いることによる例えば 急速熱アニーリング法などの高温処理技術に頼らなければならない。斯くして引き起こさ れる1つの問題はゲート誘起ドレインリーク(gate-induced drain leakage;GI DL)電流であり、生じるGIDL電流は、リーク電流を減らすために最小化されるべき であるというのが事実であるにもかかわらず、制御するのが困難であり、引き起こされる 他の問題は、有効チャネル14の長さを制御するのが困難であり、それ故に短チャネル効 果(short channel effect;SCE)が殆ど最小化されないことである。さらに、 GIDLを制御し得るようにソース / ドレインエッジとゲート構造10のエッジとの間の 相対位置を調節することも困難である;

(2)また、LDD13(又はNMOSにおけるn+/pジャンクション、若しくはP MOS(p型金属酸化膜半導体)におけるp+/nジャンクション)を形成するためのイ オン注入は、シリコン表面の上から基板に真っ直ぐ下に基板にイオンを挿入するための砲 撃のように作用するので、より高いドーピング濃度を持つ頂面から、より低いドーピング 濃度を持つジャンクション領域へと、ドーパント濃度が垂直方向に不均一に分布するため 、ソース11及びドレイン12から有効チャネル14及び基板本体領域まで欠陥の少ない 均一な材料界面を作るのが困難である;

(3) さらに、水平方向の寸法が7 nm、5 nm、又は3 nmへとスケールダウンされ るとき、 NMOSトランジスタのフィン構造の高さ(垂直方向の寸法)(例えば6 0 - 3 0 0 nmなど)が、 NMOSトランジスタのフィン構造の幅(水平方向の寸法)(例えば 3 - 7 nmなど)よりも遥かに大きくなり、その結果、フィン構造が脆弱になったり、さ らには、続くプロセス(例えばソース / ドレイン形成、ゲート形成など)中に倒壊したり

20

10

10

20

する。

【 0 0 0 5 】

故に、本発明は、上述の1)-3)の問題を解決するためのトランジスタ構造を提供する。

【発明の概要】

【0006】

本発明の一実施形態はトランジスタ構造を提供する。当該トランジスタ構造は、基板と、絶縁壁と、ゲート領域とを含む。基板はフィン構造を有する。絶縁壁は、フィン構造の 側壁をクランプする。ゲート領域は、フィン構造及び絶縁壁の上にある。絶縁壁は、フィ ン構造が倒壊するのを防止するように構成されている。 【0007】

本発明の一態様によれば、絶縁壁は、フィン構造の4つの側壁をクランプする。

【 0 0 0 8 】

本発明の一態様によれば、当該トランジスタ構造は更に、絶縁壁を取り囲むシャロート レンチアイソレーション(STI)層を含む。

【 0 0 0 9 】

本発明の一態様によれば、当該トランジスタ構造は更に、フィン構造の側壁と絶縁壁と の間に配置されたシートチャネル層を含み、該シートチャネル層は選択エピタキシャル成 長技術によって形成されている。

[0010]

- 本発明の一態様によれば、ゲート領域は、フィン構造の上のゲート誘電体層と、該ゲート誘電体層の上のゲート導電層と、該ゲート導電層の上のキャップ層とを有する。 【0011】
- 本発明の一態様によれば、絶縁壁は、ゲート誘電体層、ゲート導電層、及びキャップ層 の形成中にフィン構造が倒壊するのを防止するように構成されている。

本発明の一態様によれば、当該トランジスタ構造は更に、ゲート領域の側壁上のスペーサ層を含む。

本発明の一態様によれば、当該トランジスタ構造は更に、フィン構造に当接した第1の 30 導電領域を含み、該第1の導電領域は基板とは独立である。

【0014】

本発明の一態様によれば、第1の導電領域は、基板の当初表面の下の第1の凹部内に形成されている。

【0015】

本発明の一態様によれば、絶縁壁は、第1の凹部及び第1の導電領域の形成中にフィン構造が倒壊するのを防止するように構成されている。

[0016]

本発明の一態様によれば、第1の凹部は、(1)基板をエッチングして一時的な凹部を 形成し、次いで、該凹部上に熱酸化物層が形成され、そして、(2)該熱酸化物層をエッ 40 チングする、ことによって形成されている。

本発明の一態様によれば、第1の凹部は側壁を有し、第1の導電領域は、第1の凹部の 側壁に当接した低濃度ドープト領域と、該低濃度ドープト領域に当接した高濃度ドープト 領域とを有する。

[0018]

本発明の一態様によれば、第1の凹部の側壁の位置は、ゲート領域の側壁上のスペーサ層の厚さと、熱酸化物層の厚さとに依存する。

【0019】

本 発 明 の 一 態 様 に よ れ ば 、 ゲ ー ト 領 域 の エ ッ ジ と 第 1 の 導 電 領 域 の エ ッ ジ と の 間 の 相 対 50

(5)

JP 2023-70664 A 2023.5.19

位置は、ゲート領域の側壁上のスペーサ層の厚さと、熱酸化物層の厚さとに依存する。 本発明の他の一実施形態はトランジスタ構造を提供する。当該トランジスタ構造は、基 板と、ゲート領域と、第1の導電領域とを含む。基板はフィン構造を有する。ゲート領域 はフィン構造の上にある。第1の導電領域はフィン構造と当接し、第1の導電領域の少な くとも3つの面が金属に接触している。 $\begin{bmatrix} 0 & 0 & 2 & 1 \end{bmatrix}$ 本発明の他の一実施形態はトランジスタ構造を提供する。当該トランジスタ構造は、基 板と、ゲート領域と、第1の導電領域とを含む。基板はフィン構造を有する。ゲート領域 はフィン構造の上にある。第1の導電領域はフィン構造と当接し、ゲート領域の底面の方 10 が 第 1 の 導 電 領 域 の 底 面 よ り も 低 い 。 [0022]様々な図及び図面に示される好適実施形態の以下の詳細な説明を読んだ後、本発明のこ れら及び他の目的が当業者に明らかになるであろう。 【図面の簡単な説明】 [0023]【図1】先行技術に従ったFinFETを示す図である。 【図2A】本発明の一実施形態に従ったフィン電界効果トランジスタ(FinFET)の 製造方法を示すフローチャートである。 【図2B】図2B、図2C、図2Dは、図2Aを説明する図である。 20 【 図 2 C 】図 2 B 、図 2 C 、図 2 D は、図 2 A を説明する図である。 【図2D】図2B、図2C、図2Dは、図2Aを説明する図である。 【図3】パッド酸化物層が成長され、パッド窒化物層が堆積され、トレンチが形成される ことを示す図である。 【 図 4 】 半 導 体 層 が 形 成 さ れ 、 半 導 体 層 上 に 酸 化 物 ス ペ ー サ が 堆 積 さ れ 、 酸 化 物 ス ペ ー サ 上に窒化物スペーサが堆積されることを示す図である。 【図5】シャロートレンチアイソレーション(STI)が形成されることを示す図である 【図6】活性領域とアイソレーション領域とにまたがるゲートエリアが画成されることを 示す図である。 30 【図7】ゲート材料が形成され、複合キャップ層が堆積されることを示す図である。 【図8】STIがエッチングされ、パッド窒化物層が除去されることを示す図である。 【図9】パッド酸化物層がエッチング除去され、STIの一部がエッチバックされ、酸化 物2スペーサ及び窒化物2スペーサが形成されることを示す図である。 【図10】一部の露出したシリコンエリアがエッチング除去されて、ソース及びドレイン 用の浅いトレンチが作り出されることを示す図である。 【図11】酸化物3層が熱成長されることを示す図である。 【図12】酸化物3層がエッチング除去され、SEG技術によってソース及びドレインが 形成されることを示す図である。 【図13】SCBFETの断面と、SCBFETの該断面に対応するY方向ドーピング濃 40 度及びX方向ドーピング濃度を示す図である。 【図14】 p 型ウェル上の酸化物スペーサ及び該酸化物スペーサ上の窒化物スペーサが形 成されることを示す図である。 【図15】本発明の他の一実施形態に従ったFinFETを示す図である。 【図16A】図16A、図16Bは、本発明の他の一実施形態に従ったFinFETの製 造方法を示すフローチャートである。 【図16B】図16A、図16Bは、本発明の他の一実施形態に従ったFinFETの製 造方法を示すフローチャートである。 【図17】パッド酸化物層が成長され、パッド窒化物層が堆積され、トレンチが形成され 、シャロートレンチアイソレーション(STI)が形成されることを示す図である。 50

(6)

10

20

30

【図18】パッド酸化物層及びパッド窒化物層が除去されることを示す図である。 【図19】Hi-K誘電体層が形成されることを示す図である。 【図20】ゲートエリアが画成され、ゲートエリアに従ったHi-K誘電体層がエッチン グ除去され、熱酸化物 1 層が熱成長され、窒化物 1 スペーサ及び酸化物 2 スペーサが形成 されることを示す図である。 【図21】STI酸化物1上に酸化物層が堆積されてから、該酸化物層がエッチバックさ れてSTI酸化物2が形成されることを示す図である。 【図22】一部の露出したシリコンエリアがエッチング除去されて、ソース及びドレイン 用の浅いトレンチが作り出されることを示す図である。 【図23】酸化物3層が熱成長されることを示す図である。 【 図 2 4 】 酸化物 3 B 層上に窒化物 3 層が堆積されてから、 窒化物 3 層がエッチバックさ れて、シリコン基板内への局所的アイソレーション(LISS)が形成されることを示す 図である。 【 図 2 5 】 図 2 5 、 図 2 6 、 図 2 7 、 図 2 8 、 図 2 9 は 、 融 合 半 導 体 ジ ャンク ション ・メ タルコンダクタ(MSMC)構造が形成されることを示す図である。 【 図 2 6 】 図 2 5 、 図 2 6 、 図 2 7 、 図 2 8 、 図 2 9 は、 融合半 導体 ジャンクション・メ タルコンダクタ(MSMC)構造が形成されることを示す図である。 【 図 2 7 】 図 2 5 、 図 2 6 、 図 2 7 、 図 2 8 、 図 2 9 は、 融合半 導体 ジャンクション・メ タルコンダクタ(MSMC)構造が形成されることを示す図である。 【 図 2 8 】 図 2 5 、 図 2 6 、 図 2 7 、 図 2 8 、 図 2 9 は、 融 合 半 導 体 ジャンクション・メ タルコンダクタ(MSMC)構造が形成されることを示す図である。 【 図 2 9 】 図 2 5 、 図 2 6 、 図 2 7 、 図 2 8 、 図 2 9 は、 融合半 導体 ジャンクション・メ タルコンダクタ(MSMC)構造が形成されることを示す図である。 【図30A】融合半導体ジャンクション・メタルコンダクタ(MSMC)構造が本発明の 他の一実施形態に従って形成されること構造を示す図である。 【図30B】融合半導体ジャンクション・メタルコンダクタ(MSMC)構造が本発明の 他の一実施形態に従って形成されること構造を示す図である。 【発明を実施するための形態】 [0024]図 2 A 、図 2 B 、図 2 C 、図 2 D 、図 3 、図 4 、図 5 、図 6 、図 7 、図 8 、図 9 、図 1 0、図11、図12、図13を参照されたい。図2Aは、本発明の一実施形態に従ったフ ィン電界効果トランジスタ(FinFET)の製造方法を示すフローチャートであり、図 2 AにおけるFinFETの製造方法は、FinFETが持つゲート誘起ドレインリーク (GIDL)電流及び短チャネル効果(SCE)を低くすることができ、また、FinF ETの活性領域又は幅狭フィン構造をクランプする固体壁を形成することができる。詳細 な手順は次の通りである。 [0025]工程10:開始。 工程20:p型ウェル202に基づいて活性領域を画成し、フィン構造を形成する。 工程30:p型ウェル202の当初水平表面(original horizontal surface;O HS)の上にFinFETのゲートを形成する。

工程40:FinFETのソース及びドレインを形成する。

[0029]

工程50:終了。

【 0 0 3 0 】

図2Bと図3、図4を参照されたい。工程20は以下を含み得る。

[0031]

(7)

50

JP 2023-70664 A 2023.5.19

50

工程102:パッド酸化物層204を成長させ、パッド窒化物層206を堆積させる。 工程104:活性領域を画成し、活性領域の外側のOHSに対応するシリコン材料の部 分を除去してトレンチ210を作り出すとともにフィン構造を形成する。 $\begin{bmatrix} 0 & 0 & 3 & 3 \end{bmatrix}$ 工程106:活性領域を取り囲む半導体層302(シートチャネル層 (sheet-chann el layer;SCL)、これはオプションである)を成長させ、酸化物スペーサ304及 び窒化物スペーサ306を形成し、酸化物スペーサ304及び窒化物スペーサ306をエ ッチバックする。 [0034]10 次いで、図2Cと図5、図6、図7を参照されたい。工程30は以下を含み得る。 [0035]工程108:酸化物層を堆積させ、化学機械研磨(chemical mechanical polish ing;CMP)技術を用いて余分な酸化物層を除去してSTI402を形成する。 [0036]工程110:活性領域とアイソレーション領域とにまたがるゲートエリアを画成し、ゲ ー ト エ リ ア に 対 応 す る パ ッ ド 酸 化 物 層 2 0 4 及 び パ ッ ド 窒 化 物 層 2 0 6 を エ ッ チ ン グ 除 去 し、ゲートエリアに対応するSTI402をエッチバックする。 [0037]工程112:ゲート誘電体材料502を形成し、凹部404内にゲート材料504を堆 20 積させ、次いで、ゲート材料504をエッチバックする。 [0038]工程114: 複合キャップ層506を形成し、CMP技術により複合キャップ層506 を研磨する。 [0039]図 2 D と図 8 、図 9 、図 1 0 、図 1 1 、図 1 2 、図 1 3 を参照されたい。工程 4 0 は以 下を含み得る。 [0040]工程116:STI402をエッチバックし、パッド窒化物層206を除去する。 [0041]30 工程118:パッド酸化物層204をエッチング除去し、STI402をエッチバック する。 [0042] 工 程 1 2 0 : ゲート材 料 5 0 4 及び 複合 キャップ層 5 0 6 のエッジ上に酸化物 2 スペー サ802及び窒化物2スペーサ804を形成する。 [0043]工程122:露出したシリコンをエッチング除去する。 [0044]工程124:酸化物3層1002を熱成長させる。 [0045]40 工 程 1 2 6 : 酸化 物 3 層 1 0 0 2 部 分をエッチング除去 し、次いで、 n 型低 濃度ドープ トドレイン(LDD)1102、1104を形成し、次いで、n+ドープトソース110 6 及びn+ドープトドレイン1108を形成する。 [0046]上述の製造方法の詳細な説明は以下の通りである。よく設計されたドープされたp型ウ ェル202から開始し、 p 型ウェル202は p 型基板200内に設けられ(本発明の他の 実施形態では、p型ウェル202から始めるのではなくp型基板200から始め得る)、 ー例において、 p 型ウェル 2 0 2 は、その頂面をOHSから約 5 0 0 n m カウントダウン され、より低濃度(パンチスルー注入ドーパントプロファイルを含めても)にドープされ

た基板であった最先端FinFETで使用されている濃度よりも高い(例えば)5×10

(8)

¹⁸ドーパント / cm³に近い濃度を持つ。また、例えば、 p型基板 2 0 0 は 1 × 1 0 ¹ ⁶ドーパント / cm³に近い、より低い濃度を持つ。実際のドーパント濃度は、最終的な 大量生産の最適化によって決定されることになる。結果として、大部分が空乏化されるフ ィン基板(これは、殆ど制御又は安定化されない電圧フローティングボディのように振る 舞い、電圧安定ボディを有する半導体トランジスタよりも望ましくない)を生じさせるの ではなく、FinFETのボディの大部分にわたってp型基板電圧(通常は接地され、す なわち、 0 V)を供給することができる。

【0047】

工程102にて、図3(a)に示すように、OHSを覆って、よく設計された厚さのパッド酸化物層204を成長させ、そして、パッド酸化物層204の頂面上に、よく設計さ 10 れた厚さのパッド窒化物層206を堆積させる。

【0048】

工程104にて、図3(a)に示すように、フォトリソグラフィマスキング技術を用い て、異方性エッチング技術によりFinFETの活性領域を画成し、該異方性エッチング 技術は、活性領域の外側のOHSに対応するシリコン材料の部分を除去して、後のSTI (シャロートレンチアイソレーション)ニーズ向けのトレンチ210(例えば、約300 nm深さ)を作り出し、その結果、FinFETのフィン構造も作り出される。また、図 3(b)は、図3(a)に対応する上面図であり、図3(a)は、図3(b)に示すX方 向の切断線に沿った断面図である。

【0049】

工程106にて、図4(a)に示すように、露出したシリコン表面(フィン構造の2つ の側壁とトレンチ210の底領域の頂面)を覆って、例えば選択エピタキシャル成長(s elective epitaxial growth; SEG)技術などの選択成長法を用いて半導体層30 2を成長させる(以下、シートチャネル層(SCL)と命名し、該SCLは、詳細なデバ イス設計に合わせて十分に調節されるべき約1-2nm厚のモノリシックp型ドープトシ リコンとし得る)。他の一例において、このシートチャネル層(SCL)はオプションで ある。半導体層302上に酸化物スペーサ304を堆積させ、酸化物スペーサ304上に 窒化物スペーサ306を堆積させ、そして、異方性エッチング技術を用いて酸化物スペー サ304及び窒化物スペーサ306をエッチバックして、酸化物スペーサ304及び窒化 物スペーサ306の頂面をOHSに一致する高さにし、ここで、酸化物スペーサ304及 び窒化物スペーサ306はFinFETの活性領域の外側にある。従って、ここで重要な 点は、酸化物スペーサ304と窒化物スペーサ306とで、活性領域又は幅狭フィン構造 、特にフィン構造の側壁、をクランプする固体壁を形成することである。この固体クラン プ壁は、FinFETのソース/ドレイン又はゲートの形成中に幅狭フィン構造が倒壊し ないように保護するための単層又は他の複合キャップ層とし得る。 $\begin{bmatrix} 0 & 0 & 5 & 0 \end{bmatrix}$

ここで重要なもう 1 つの点は、半導体層 3 0 2 が F i n F E T のチャネル領域(これは 、ゲート電圧がどのように印加されるのかに依存してチャネル導通領域に完全に反転され るまで空乏領域に変えられることになる)に使用されることである。それ故に、半導体層 3 0 2 のドーピング濃度は、F i n F E T の閾値電圧に影響を与え、反転下で電子キャリ アを持つ主要な導電層を形成して n 型ソースと n 型ドレインの双方を接続する。 S E G 層 3 0 2 が F i n F E T のバルクボディとは別に形成されるので、最も望ましい設計は、 F i n F E T のバルクボディのいっそう安定な電圧条件による影響をあまり受けずに、空乏 化から反転へと変化されるオフからオンへのチャネル導通条件が半導体層 3 0 2 の内部で 殆ど生じるように、フィンボディのドーピング濃度よりも好ましく低いドーピング濃度(例えば、1 × 1 0 ^{1 6} から 3 × 1 0 ^{1 8})を持つことである。さらに、フィーチャサイズ (すなわち、ラインの寸法)が水平方向にスケールダウンされ続けるにつれて、フィンが 比例して薄く且つ高くされてきているので、半導体層 3 0 2 もフィンの機械的安定性を強 化する。より高いフィンは、(フィンが狭くなるにつれての不所望なチャネル衝突に起因 するキャリア移動度の低下を補償するために)デバイス幅を増加させることができるが、 20



ー部の幅狭フィンの物理的な倒壊を生じさせてしまい得る。また、図4(b)は、図4(a)に対応する上面図であり、図4(a)は、図4(b)に示すX方向の切断線に沿った 断面図である。

【0051】

工程108にて、図5(a)に示すように、厚い酸化物層を堆積させてトレンチ210 を完全に充填し、CMP技術を用いて余分な酸化物層を除去してSTI402を形成する。STI402の頂面はパッド窒化物層206の頂面に一致する高さにある。やはり、STI402が更に、活性領域又は幅狭フィン構造、特にフィン構造の側壁、を包囲又はクランプして、FinFETのソース/ドレイン又はゲートを形成する際に幅狭フィン構造を倒壊から保護する。また、図5(b)は、図5(a)に対応する上面図であり、図5(a)は、図5(b)に示すX方向の切断線に沿った断面図である。 【0052】

次いで、工程110にて、図6(a)に示すように、フォトリソグラフィックマスキン グ技術を用いて、アクティブ領域とSTIアイソレーション領域とにまたがるゲートエリ アを画成して、ゲートエリアに対応するパッド酸化物層204及びパッド窒化物層206 が除去されて凹部404を作り出すようにする。さらに、ゲートエリアに対応するSTI 402も一定量(例えば、40-80nm深さ)だけ下にエッチングされて、ゲートエリ アに対応するエッチングされたSTI領域とフィン表面との間に段差構造を形成する。ゲ ートエリアに対応する酸化物スペーサ304及び窒化物スペーサ306も除去され得る。 従って、半導体層302の上部が露出され、FinFETのゲート用の滑らかなラインエ ッジラフネスが提供される。また、図6(b)は、図6(a)に対応する上面図であり、 図6(a)は、図6(b)に示すX方向の切断線に沿った断面図である。 【0053】

工程112にて、図7(a)に示すように、凹部404内(ゲートエリアに対応するエッチングされたSTI402とフィン表面との間の段差構造も)にゲート誘電体材料502(複合材料又は酸化物)が形成され、そして、ゲート誘電体材料502の上にゲート材料504(例えば、TiN5042を覆うタングステン5044のようなメタル)が堆積される。次いで、ゲート材料504の頂面を、残存したパッド窒化物層206の頂面に一致する高さにするために、CMP技術によってゲート材料504が研磨され、そして、ゲート材料504をエッチバックして、ゲート材料504の頂面を残存パッド窒化物層206の頂面より下にする。従って、トライゲート構造が存在し得る。

次いで、工程114にて、図7(a)に示すように、ゲート材料504の頂面上で凹部404内に、窒化物1層5062とハードマスク酸化物層5064とで構成された複合キャップ層506を堆積させる。複合キャップ層506は、ゲート材料504の保護するために使用される。次いで、複合キャップ層506の頂面をパッド窒化物206の頂面に一致する高さにするために、CMP技術によって複合キャップ層506が研磨される。また、図7(b)は、図7(a)に対応する上面図であり、図7(a)は、図7(b)に示す X方向の切断線に沿った断面図である。

[0055]

工程116にて、図8(a)に示すように、STI402をエッチングし、パッド窒化 物層206を除去して、STI402の頂面をパッド酸化物層204の頂面に一致する高 さにする。また、図8(b)は、図8(a)に対応する上面図であり、図8(a)は、図 8(b)に示すX方向の切断線に沿った断面図である。

[0056]

同様に、工程116まで、フィンの2つの側壁上に2つの半導体層302(シートチャネル層、SCL)(これら2つの半導体層302をそれぞれQleft及びQright と命名する)が形成されているが、フィン構造の頂面はSCLを有しておらず、それ故に 、より高いドーピング濃度を持つ上部MOSFET(Qtop)の閾値電圧は、FinF ETの2つの側壁のものよりも高くなり得る)。

20

10

30

50

工程118にて、図9(a)に示すように、パッド酸化物層204をエッチング除去し、STI402の一部をエッチバックする。

【 0 0 5 8 】

次いで、工程120にて、図9(a)に示すように、ゲート材料504及び複合キャッ プ層506のエッジに、酸化物2層を堆積させて酸化物2スペーサ802を形成し、窒化 物2層を堆積させて窒化物2スペーサ804を形成する。また、図9(b)は、図9(a) に対応する上面図であり、図9(a)は、図9(b)に示すX方向の切断線に沿った断 面図である。

【0059】

他の一例において、STI402を保持してパッド窒化物層206を除去することで、 STI402がなおもフィン構造を取り囲むようにすることが可能である。次いで、図9 (c)に示すように、パッド酸化物層204がエッチング除去され、残存したSTI40 2が依然としてOHSよりも高い頂面を持つようにSTI402の一部がエッチング除去 される。従って、OHSよりも高い頂面を持つ残存STI402によってフィン構造が取 り囲まれる。

[0060]

次いで、工程122にて、図10(a)に示すように、一部の露出したシリコンエリア をエッチング除去して、FinFETのソース及びドレイン用の浅いトレンチ902(例 えば、約50nm深さ)を作り出す。また、図10(b)は、図10(a)に対応する上 面図であり、図10(a)は、図10(b)に示すX方向の切断線に沿った断面図である 。図10(c)は、図9(c)の構造に基づいた、一部の露出したシリコンエリアをエッ チング除去して浅いトレンチ902を作り出す他の一例を示している。 【0061】

工程124にて、図11(a)に示すように、酸化3プロセスと呼ぶ熱酸化プロセスを 用いて酸化物3層1002を成長させる(FinFETのバルクボディ(シャープな結晶 方位(110)を持つと仮定)の垂直側壁に入り込む酸化物3V層10022と、浅いト レンチ902の底の頂面上の酸化物3B層10024との両方を含む)。浅いトレンチ9 02の2つの側壁は酸化物2スペーサ802と窒化物2スペーサ804との垂直複合材料 を持ち、浅いトレンチ902の他の側壁は酸化物スペーサ304と窒化物スペーサ306 に接しているので、FinFETのソース / ドレインの幅はこのような熱酸化プロセスに よって全く影響されない。また、図11及び後続の図に描く酸化物3V層10022及び 酸化物3B層10024の厚さは、単に説明の目的で示すものであり、そのジオメトリは 、それらの図に示されるSTI402の寸法に比例していない。例えば、酸化物3V層1 0022と酸化物3B層10024の厚さはおおよそ20-30nmであるが、STI4 02の垂直方向の高さはおおよそ200-250nmであるとし得る。

しかし、どちらも精密に制御された熱酸化温度、タイミング及び成長レートの下で酸化物3 V層10022の厚さを非常に正確に制御することができるように、酸化3プロセスを設計することが非常に重要である。きちんと画成されたシリコン表面上での熱酸化は、酸化物3 V層10022の厚さのうち40%がFinFETボディの垂直壁の露出した(110)シリコン表面の厚さから持ち去られ、酸化物3 V層10022の厚さのうち残りの60%がFinFETボディの垂直壁の外側への追加と見なされるという結果をもたらすはずである(酸化物2スペーサ802/窒化物2スペーサ804に対する、このような酸化物3 V層10022についての40%と60%の配分を、図111中に破線によって特に明確に描いており、そうしているのは、その重要性が以下のテキスト中ではっきりと述べられることになるからである)。また、図11(b)は、図111(a)に対応する上面図であり、図11(a)は、図11(b)に示すX方向の切断線に沿った断面図である。 図11(c)は、図10(c)の構造に基づいた、酸化3プロセスの他の一例を示している。

10

20

【0063】

工程126にて、図12(a)に示すように、先ず酸化物3層1002をエッチング除去する。そして、例えばSEG技術などの選択成長法を用いて、n型LDD1102、1104を形成し、次いでn+ドープされたソース1106及びn+ドープされたドレイン1108を形成する。従って、FinFETの主要な部分が完成される。また、図12(b)は、図12(a)に対応する上面図であり、図12(a)は、図12(b)に示すX方向の切断線に沿った断面図である。図12(c)は、図11(c)の構造に基づいた、選択成長プロセスの他の一例を示している。OHSよりも高い頂面を持つ残存STI402によってフィン構造が取り囲まれているため、ソース/ドレイン領域の選択成長において、選択成長されるソース/ドレイン領域が、残存STI402の上にはなくて残存STI402によって閉じ込められることになる。

[0064]

また、気付くことには、一例において、STI領域上のゲート構造の底面(図示されず)は、ドレイン / ソース領域の底面よりも約10-20nm低くなり得る。 【0065】

図13を参照されたい。図13(a)は、図12(b)に示すY方向の切断線に沿った 断面図である。図13(a)に示すように、断面図上では、SEG成長されたp型ドープ トシリコンチャネル領域であるQ1eft及びQrightの両方が明瞭に見える。図1 3(b)に示すように、先行技術のY方向濃度プロファイルLYNとY方向濃度プロファ イルLYPとがあり、Y方向濃度プロファイルLYNは、図13(a)に記す破線L1に 対応している。同様に、図13(c)に示すように、先行技術のX方向濃度プロファイル LXNとX方向濃度プロファイルLXPとがあり、X方向濃度プロファイルLXNは、図 13(a)に記す破線L2に対応している。Q1eft及びQrightのドーピング濃 度(例えば、1×10¹⁶から3×10¹⁸)の方がFinFETのフィンボディのそれ (例えば、5×10¹⁸)よりも低いことが明らかである。

[0066]

主な発明ポイントを以下にて説明する。FinFETのドレイン及びソースがどちらも それらがQleft及びQrightの濃度よりも高い濃度のn型ドーパントでドープ されることを除いて、SEG技術によって形成されるので、ドレインとチャネルとの間及 びソースとチャネルとの間にそれぞれ明確に作り出されるシームレスなコンタクト領域が どちらも明確に形成される。イオン注入なしで、チャネル、ドレイン、及びソースの全て を形成することが完了され、ドレイン及びソースを形成することの激しい衝撃に起因する ダメージを除去するために高温熱アニーリングが必要ない。また、活性領域又は幅狭フィ ン 構 造 、 特 に フ ィ ン 構 造 の 側 壁 、 を 固 体 壁 (例 え ば 図 4 に 示 し た 酸 化 物 ス ペ ー サ 3 0 4 と 窒化物スペーサ306)がクランプする。この固体クランプ壁は、FinFETのソース / ドレイン又はゲートの形成中に幅狭フィン構造を倒壊から保護する単層又は他の複合キ ャップ層とし得る。さらに、STI402(図5に示した)が更に、活性領域又は幅狭フ ィン構造、特にフィン構造の側壁、を包囲又はクランプして、FinFETのソース/ド レイン又はゲートを形成する際に幅狭フィン構造を倒壊から保護する。従って、フィン構 造の高さ(例えば60-300nmなど)がFinFETのフィン構造の幅(例えば3-7 n m など)よりも遥かに大きくても、本発明の固体壁によって保護されたフィン構造は 、続くプロセス(例えば、ソース/ドレイン形成、ゲート形成など)中に脆弱になりにく い。図9に示したように、本発明の別の1つの利点は、ゲート領域(すなわち、ゲート材 料 5 0 4 及び複合キャップ層 5 0 6)のエッジ上に形成される酸化物 2 スペーサ 8 0 2 及 び窒化物2スペーサ804の厚さが制御可能であるとともに、熱酸化プロセス(図11に 示した)によって形成される酸化物 3 V 層 1 0 0 2 2 及び酸化物 3 B 層 1 0 0 2 4 の厚さ も制御可能であるため、(図12に示したように)ソース/ドレインのエッジをゲート領 域のエッジとアライメントすること又は実質的にアライメントすることができ、特に、ソ ース/ドレインがSEG技術によって形成されることである。従って、本発明によれば、 ソース / ドレインのエッジとゲート領域のエッジとの間の相対的な位置又は距離が制御可

10

20

能であり、ゲート領域のエッジ上に形成されるスペーサの厚さ、及び / 又は酸化物層(例 えば、図11に示した酸化物3V層10022などであるが、酸化物3V層10022は 図12で除去される)の厚さに依存し得る。従って、ゲート誘起ドレインリーク(GID L)電流問題が改善され得るように有効チャネル長Leff(図12に示す)を制御し得 る。

【0067】

他の一実施形態において、図4に示したモノリシックp型ドープトシリコンの薄いシートチャネル層(SCL)を成長させる選択エピタキシャル成長(SEG)技術は必要とされないが、(図14に示すように)活性領域又は幅狭フィン構造、特にフィン構造の側壁、をクランプするために、なおも固体壁(例えば図4に示した酸化物スペーサ304及び窒化物スペーサ306など)は形成される。また、図14(b)は、図14(a)に対応する上面図であり、図14(a)は、図14(b)に示すX方向の切断線に沿った断面図である。

【 0 0 6 8 】

そして、図14の後に、図5から図12においてと同様のプロセスを行って、図15に おける別のトランジスタ構造を形成し得る。やはり、フィン構造の高さ(例えば60‐3 00nmなど)がフィン構造の幅(例えば3‐7nmなど)よりも遥かに大きくても、固 体壁によって保護されたこの実施形態のフィン構造は、続くプロセス(例えば、ソース/ ドレイン形成、ゲート形成など)中に脆弱になりにくい。ソース/ドレインのエッジとゲ ート領域のエッジとの間の相対的な位置又は距離が制御可能であり、ゲート領域のエッジ 上に形成されるスペーサの厚さ、及び/又は酸化物層(例えば、図11に示した酸化物3 V層10022など)の厚さに依存し得る。従って、GIDL電流問題が改善され得るよ うに有効チャネル長Leffを制御し得る。図15(c)は、OHSよりも高い頂面を持 つ残存STI402によってフィン構造が取り囲まれ、選択成長されるソース/ドレイン 領域が残存STI402の上にはなくて残存STI402によって閉じ込められることに なる場合の別の一例を示している。

[0069]

図16A、図16B、図17、図18、図19、図20、図21、図22、図23、図 24、図25、図26、図27、図28、図29を参照されたい。図16A、図16Bは 、本発明の他の一実施形態に従ったFinFETの製造方法を示すフローチャートであり 、図16A、図16BにおけるFinFETの製造方法も、FinFETが持つゲート誘 起ドレインリーク(GIDL)電流及び短チャネル効果(SCE)を低くすることができ 、また、FinFETの活性領域又は幅狭フィン構造をクランプする固体壁を形成するこ とができる。詳細な手順は次の通りである。

[0070]

工程1600:開始。

【0071】

工程1602:p型ウェル202に基づいてパッド酸化物層204を成長させ、パッド 窒化物層206を堆積させる(図17に示す)。

【0072】

工程1604:FinFETの活性領域を画成し、活性領域の外側のOHSに対応する シリコン材料の部分を除去してトレンチ210及びフィン構造を作り出す(図17に示す)。

【0073】

工程1606:酸化物1層を堆積させ、化学機械研磨(СМР)技術を用いて余分な酸 化物1層を除去してSTI酸化物1 1702を形成する(図17に示す)。 【0074】

工程1608:パッド酸化物層204及びパッド窒化物層206を除去する(図18に 示す)。

【0075】

10

工程1610:OHS上及びSTI酸化物1 1702の頂面上にHi-K誘電体層1 902を形成する(図19に示す)。 [0076]工程1612:活性領域とアイソレーション領域とにまたがるゲートエリアを画成し、 ゲートエリアの外側のHi‐K誘電体層1902をエッチング除去する。 工程1614:Hi-K誘電体層1902の上に、例えばゲート材料2002(例えば 、タングステン)を堆積させるなどで、ゲート領域を形成し、次いで、窒化物1層506 2 とハードマスク酸化物層5064とで構成される複合キャップ層506を形成する(図) 20に示す)。 10 工程1618:熱酸化物1層2003を熱成長させる(オプション)。 [0079]工 程 1 6 2 0 : 熱 酸 化 物 1 層 2 0 0 3 上 に 窒 化 物 1 層 を 堆 積 さ せ て か ら 窒 化 物 1 層 を エ ッチングして窒化物1スペーサ2004を形成し、窒化物1スペーサ上に酸化物2層を堆 積させてから酸化物2層をエッチングして酸化物2スペーサ2006を形成する(図20 に示す)。 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$ 工程1622:STI酸化物1 1702上に酸化物層を堆積させてから該酸化物層を エッチバックしてSTI酸化物2 2102を形成するとともに、シリコン表面を露わに 20 する(図21に示す)。 [0081] 工程1624:露出したシリコンをエッチング除去して、FinFETのソース及びド レイン用の浅いトレンチ2202を形成する(図22に示す)。 [0082] 工程1626:トレンチ2202内に酸化物3層2300を熱成長させ、酸化物3層2 300は、酸化物3V層2302と酸化物3B層2304とで構成される(図23に示す)。 [0083] 工程1628:トレンチ2202内で、酸化物3B層2304上に窒化物3層2402 30 (オプション)を堆積させてから窒化物3層2402をエッチバックして、シリコン基板 内への局所的アイソレーション (localized isolation into silicon substrate ; L I S S) を形成する(図 2 4 に示す)。 [0084]工程1630:トレンチ2202内で、TiN2502を堆積させ、次いで、TiN2 502の上にタングステンのようなメタル2504を堆積させる(図25に示す)。 [0085]工程1632:TiN2502及びタングステンのようなメタル2504をエッチバッ クする(図26に示す)。 [0086]40 工程1634:酸化物3V層2302の一部を下にエッチングして、シリコン側壁27 02を露出させる(図27に示す)。 $\begin{bmatrix} 0 & 0 & 8 & 7 \end{bmatrix}$ 工程1636:選択エピタキシャル成長(SEG)技術を利用して、シリコン側壁27 02からn型低濃度ドープトドレイン(NLDD)2802を形成し、次いで、n+ドー プトソース2804及びn+ドープトドレイン2806を形成する(図28に示す)。 $\begin{bmatrix} 0 & 0 & 8 & 3 \end{bmatrix}$ 工程1638:タングステンのようなメタルを堆積させる(図29に示す)。 [0089]工程1640:終了。 50

【 0 0 9 0 】

工程1602-1626については前述の工程102-126を参照することができ、 それ故に、簡単のためにそれらの更なる説明は省略する。また、工程1628-1638 は、この場合にはFinFETのp型ウェル202に直接接続されたソース及びドレイン を形成するために、融合半導体ジャンクション・メタルコンダクタ(merged semico nductor junction and metal conductor; MSMC)構造(2020/8/1 2に出願された米国特許出願第16/991,044号に開示されており、そのうち対応 するコンテンツをここに援用する)を利用しており、簡単のためにそれらの更なる説明は 省略する。

(15)

[0091]

図29に示すように、やはり、(1)当該実施形態(図16A、16Bに示す)のフィン構造は固体壁によって保護され、且つ(2)ソース/ドレインのエッジとゲート領域のエッジとの間の相対的な位置又は距離は制御可能であり、酸化物3V層2302の厚さ(及び/又はゲート領域のエッジ上に形成されるスペーサの厚さ)に依存し得る。また、図29に示すようにソース/ドレインに融合メタル - 半導体ジャンクションを形成することにより、ソース/ドレインの抵抗が改善され得る。さらに、殆どのソース/ドレイン領域が、酸化物3B層2304及び/又は窒化物3層2402による底部構造を含む絶縁材料によってアイソレートされ、それ故に、ジャンクションリークを大幅に低減させることができる。

[0092]

他の一実施形態において、図30Aに示すように、フィン構造を取り囲むSTI領域の 頂面の方がフィン構造の頂面よりも高く、その結果、選択成長されるソース / ドレイン領 域が、STI領域の上にはなくてSTI領域によって閉じ込められることになる。STI 領域とゲート領域との間の穴の中に、そのような穴を作り出すために別のコンタクトマス クを使用することなく、メタルコンタクトプラグを堆積させることができる。また、ソー ス(ドレイン)領域の頂面、底面、及び側壁がメタルに直接接触し、ソース / ドレイン領 域のコンタクト抵抗が劇的に低減され得る。さらに、フィン構造を取り囲むSTI領域上 の又はそれを覆うゲート構造の底面(図示されず)の方が、ドレイン / ソース領域の底面 よりも約10-20 nm低くなり得ることが可能である。図30Aでは、メタル材料が n + ドープトドレインの頂面、底面、及び1つの側壁を取り囲むか接触するかしている。 【0093】

さらに、(図30Bに示すような)他の一実施形態において、図30Aと図30Bとの 間の違いは、図25及び図26の堆積TiN2502及びタングステン2504のような 堆積メタルを省略することができ、また、単に窒化物3層2402の頂面を基準として用 いて酸化物3V層2302の一部を下にエッチングしてシリコン側壁2702を露出させ 、次いで、選択成長技術を利用してn型低濃度ドープトドレイン(NLDD)2802と n+ドープトソース2804及びn+ドープトドレイン2806とを形成し、その後にタ ングステンのようなメタル(図30Bに示す)を堆積させる点である。図30Bでは、メ タルプラグがn+ドープトドレインの頂面と1つの側壁とに接触している。

【0094】

まとめるに、本発明によって提供される Fin FETは、次のように記述される幾つかの利点を有する:

(1) 固体壁が形成されて、活性領域又は幅狭フィン構造、特にフィン構造の側壁をク ランプする。従って、フィン構造の高さ(例えば60-300nmなど)がフィン構造の 幅(例えば3-7nmなど)よりも遥かに大きくても、本発明の固体壁によって保護され たフィン構造は脆弱になりにくい;

(2) ソース / ドレインのエッジとゲート領域のエッジとの間の相対的な位置又は距離が制御可能であり、ゲート領域のエッジ上に形成されるスペーサの厚さ、及び / 又は酸化物層(例えば、図11又は図23の酸化物3V層など)の厚さに依存し得る;

(3)ソース/ドレインにメタル-半導体ジャンクション(例えば、図30A、図30 50

20



B、又は図29など)を形成することにより、ソース / ドレインの抵抗が改善され得る; (4) 殆どのソース / ドレイン領域が、酸化物 3 B 層及び / 又は窒化物 3 層 (図 2 9 に 示した)による底部構造を含む絶縁材料によってアイソレートされ、それ故に、ジャンク ションリーク電流を大幅に低減させることができる;

(5)フィン構造を取り囲むSTI領域の頂面の方がフィン構造の頂面よりも高くなる ことができ、その結果、選択成長されるソース/ドレイン領域が、STI領域の上にはな くてSTI領域によって閉じ込められることになる。

[0095]

実施形態を参照して本発明を図示して説明してきたが、理解されるべきことには、本発 明は、開示された実施形態に限定されるものではなく、それどころか、添付の請求項の精 10 神及び範囲に含まれる様々な変更及び均等構成をカバーすることを意図している。 【図面】

【図1】

【図 2 A】



FIG. 1

FIG. 2A



FIG. 2B





【図3】



FIG. 2C



FIG. 3

20

10









(18)



















【図7】



(a)





FIG. 7

【図9】















5062 5064



【図11】



FIG. 11

20

10



































FIG. 16B





【図18】



³⁰

10

20



【図20】 OHS $506 \begin{cases} 5062\\ 5064 \end{cases}$ 5064 5062 2002 2004 ~1902 2006 2003 2004 2004 2003 1702 -1702 2006 2006 - 202 2003 1902 2003 -200 ゲートエッジ 1702 --1702 (a) 202 200 (a) 1902 1702 202 2006 2004 5064 2003 2004 2006 1702 X方向に沿った 切断線 X方向に沿った 切断線 固体壁を作製して幅狭フィン構造をクランプ (b) (b) FIG. 19



【図21】







40

30

10

20







50



(b)



(23)

【図24】

【図23】

























【図26】





10

20

40



FIG. 25





(24)







FIG. 27







FIG. 29







FIG. 28

【図30A】





20

10

FIG. 30A

【図30B】



FIG. 30B

【外国語明細書】 2023070664000037.pdf

10

30

20

フロントページの続き

五號八樓

F ターム (参考) 5F032 AA34 AA44 AA46 CA17 DA23 DA33 DA34

5F140 AA00 BA01 BB05 BC15 BF10 BF11 BF17 BG09 BH15 BH17 BK09 BK18 CB04 CB10 CC01 CE07