(12) 公開特許公報(A)

(11)特許出願公開番号 特開2007-142401 (P2007-142401A)

(43) 公開日 平成19年6月7日(2007.6.7)

(51) Int.Cl.		FΙ						テーマコー	-ド (ぎ	参考)
H01L 2	1/76	(2006.01) но	1 L	21/76		L		5 F O 3 2	2	
HO1L 2	1/02	(2006.01) HO	1 L	27/12		В		5F152	2	
HO1L 2	7/12	(2006.01) но	1 L	27/12		F				
HO1L 2	3/52	(2006.01) HO	1 L	27/12		L				
HO1L 2	1/20	(2006.01) HO	1 L	27/12		Ċ				
		審査請認	求 未請	事求 請求	求項の	数 20	ΟL	(全 10 頁)) 最新	終頁に続く
(21) 出願番号		特願2006-303404 (P2006-3034	.04)	(71) 出願	[人 3	900095	31			
(22) 出願日		平成18年11月8日 (2006.11.8)			/	インター	ーナショ	ョナル・ビジ	ネス・	マシーン
(31)優先権主張番号		11/164345				ズ・コ・	ーポレー	ーション	-	
(32)優先日		平成17年11月18日 (2005.11.1	8)			INTI	ERNA	ATIONA	LB	USIN
(33)優先権主張国		米国 (US)]	ESS	MAS	SCHINE	s c	ORPO
					1	RAT	ION			
					-	アメリュ	カ合衆国	10504	=1	ーヨーク
					į	N 7-	ーモング	1 0 0 0 1 7 - 7 -	オーチ	· +> K
					, ז	リード			·•)	1 I
				(74)代理	τλ 1	001085	:01			
				(17) VA	- /	を伸上	下明	到日		
				(74) 朴 亜	7 1 k 1	T*±⊥ 001196		門 [文]		
				いりて担	i八 1	001120 行田中	- 大佐	痡		
				(74) 赴 亜	ን የአ 1	ተ≁ <u>ድ</u> ⊥ በበበበ1፣	200 200	1里		
				(14)1、理	三八 二	000910 6100-1-	100 主於	吉应		
					9	"理工	田仅	五 石	百姓王	in the state
									最終貝	に続く

(54) 【発明の名称】 基板、方法(1つまたは複数のSO1領域またはバルク半導体領域あるいはその両方を有するハ イブリッド結晶表面配向基板)

(57)【要約】

【課題】単一スタック内で互いに結合された複数の絶縁 体上半導体(SOI)ウエハを含む半導体デバイス用の 基板を提供すること。

【解決手段】 このスタックの遠位端は、第1表面配向を 有するある厚さの第1半導体層を伴う第1のSOI領域 を含む。この単一スタックの表面はさらに、非SOI領 域、または少なくとも1つの第2のSOI領域、あるい はその両方を含み得る。この非SOI領域は、単一スタ ックのすべての絶縁体層を貫通して延び、かつ、第1シ リコン層と異なる厚さを有するバルク・シリコンを含み 得る。第2のSOI領域はそれぞれ、厚さが第1半導体 層の厚さと異なるか、または表面配向が第1表面配向と 異なるか、あるいはその両方とも異なる第2の半導体層 を有する。そのため、この基板により、表面配向が異な るか、または厚さが異なるか、あるいはバルクまたはS OIと構造が異なるか、あるいはこれら異なるものが組 み合わされた最適な基板領域上に異なるデバイスを形成 することができる。 【選択図】図1



(19) 日本国特許庁(JP)

【特許請求の範囲】

【請求項1】

半導体デバイス用の基板であって、

スタックを備え、前記スタックは、

第 1 表 面 配 向 を 有 す る 第 1 半 導 体 層 、 第 2 表 面 配 向 を 有 す る 第 2 半 導 体 層 、 お よ び こ れ ら の 間 の 第 1 絶 縁 体 層 を 含 む 第 1 の 絶 縁 体 上 半 導 体 (S O I) ウ エ ハ と 、

第 3 表面配向を有する第 3 半導体層、第 4 表面配向を有する第 4 半導体層、およびこれ らの間の第 2 絶縁体層を含む少なくとも 1 つの第 2 の絶縁体上半導体(S O I)ウエハと

前記第1のSOIウエハと前記少なくとも1つの第2のSOIウエハの1つとの間の酸 10 化絶縁体層と、

前記第1半導体層を含む前記第1のSOIウエハの第1のSOI領域および少なくとも 1つの第2領域を含む、前記スタックの遠位端とを備え、前記少なくとも1つの第2領域 は、

前記スタックのすべての絶縁体層を貫通して延び、かつ、前記第1のSOI領域の前記 第1半導体層の厚さと異なる厚さを有するバルク半導体領域と、

半導体の厚さおよび表面配向の少なくとも1つが、前記第1半導体層の厚さおよび前記 第1半導体層の表面配向と異なる第2のSOI領域のうち1つを含み、

前記第1、第2、第3、および第4の表面配向の少なくとも1つは、他の表面配向と異なる、基板。

【請求項2】

少なくとも1つの半導体層は、シリコン、ゲルマニウム、シリコン・ゲルマニウム、シ リコン・ゲルマニウム上の歪シリコン、および歪シリコンの1つを含む、請求項1に記載 の基板。

【請求項3】

前記表面配向は、 < 1 0 0 > 、 < 1 1 0 > 、および < 1 1 1 > からなる群から選択され る、請求項1に記載の基板。

【請求項4】

前記第1のSOI領域以外の各領域は、周囲構造から前記各領域を分離するトレンチ分離を含む、請求項1に記載の基板。

【請求項5】

前記トレンチ分離は、二酸化シリコンおよび窒化シリコンの1つを含む、請求項4に記載の基板。

【請求項6】

前記第2半導体層の上にシリコン・ゲルマニウム層をさらに備える、請求項1に記載の基板。

【請求項7】

半導体デバイス用の基板であって、

単ースタック内で互いに結合された複数の絶縁体上半導体(SOI)ウエハを備え、前 記単ースタックの遠位端は、ある厚さおよび第1表面配向を有する第1半導体層を伴う第 4 1のSOI領域を含み、前記単ースタックの表面は、

前記単一スタックのすべての絶縁体層を貫通して延び、かつ、前記第1半導体層の厚さ と異なる厚さを有する非SOI領域と、

厚さおよび表面配向の少なくとも1つが、前記第1半導体層の厚さおよび前記第1表面 配向と異なる第2半導体層を有する少なくとも1つの第2のSOI領域のうち少なくとも 1つを含む、基板。

【請求項8】

- 前記非SOI領域の表面配向は前記第1表面配向と異なる、請求項7に記載の基板。 【請求項9】
 - 前記スタックの少なくとも1つの半導体層は、シリコン、ゲルマニウム、シリコン・ゲ 50

20

ルマニウム、シリコン・ゲルマニウム上の歪シリコン、および歪シリコンの1つを含む、 請求項7に記載の基板。 【請求項10】 前 記 第 1 の 5 Ο Ι 領 域 以 外 の 各 領 域 は 、 周 囲 構 造 か ら 前 記 各 領 域 を 分 離 す る ト レン チ 分 離を含む、請求項7に記載の基板。 【請求項11】 前 記 非 S O I 領 域 は バ ル ク ・ シ リ コ ン を 含 む 、 請 求 項 7 に 記 載 の 基 板 。 【請求項12】 前記表面は、 < 100 > 表面配向を有する前記第1のSOI領域と、 < 110 > 表面配 向を有する第2のSOI領域と、<100>表面配向および<110>表面配向の1つを 10 有する前記非SOI領域とを含む、請求項7に記載の基板。 【請求項13】 前記スタック内の各SOIウエハは、酸化絶縁体層によって隣接するSOIウエハに結 合する、請求項7に記載の基板。 【請求項14】 前記スタックは2枚のSOIウエハを含み、そのため、前記スタック内には3つの絶縁 体層が含まれる、請求項13に記載の基板。 【請求項15】 前記表面は3つの異なる表面配向を含む、請求項7に記載の基板。 【請求項16】 20 半導体基板を形成する方法であって、 第1の絶縁体上半導体(SOI)ウエハを提供するステップと、 前記第1のSOIウエハに第2のSOIウエハを結合するステップと、 前記結合されたウエハの遠位半導体表面を貫通し、前記SOIウエハの他の半導体層の 1つを露出させるように延びる開口を形成するステップと、 前記開口内に分離体を形成するステップと、 前記開口内で、露出した半導体層と同じ表面配向を有する半導体材料を再成長させるス テップとを含む、方法。 【請求項17】 前 記 開 口 は 前 記 SOI ウ エ 八 の す べ て の 絶 縁 体 層 を 貫 通 し て 延 び 、 前 記 半 導 体 材 料 は バ 30 ルク・シリコンを含む、請求項16に記載の方法。 【請求項18】 前記SOIウエハの異なる半導体層に別の開口を形成し、前記別の開口について分離体 の形成および再成長を繰り返すステップをさらに含む、請求項16に記載の方法。 【請求項19】 少なくとも1つの再成長させた半導体材料の表面配向は、前記遠位半導体表面の表面配 向と異なる、請求項18に記載の方法。 【請求項20】 前記結合ステップは、前記第2のSOIウエハの表面上に酸化絶縁体層を形成すること と、前記第1のSOIウエハと第2のSOIウエハを前記酸化絶縁体層のところで接合す 40 ることとを含む、請求項16に記載の方法。 【発明の詳細な説明】 【技術分野】 $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$ 本 発 明 は 、 一 般 に 半 導 体 デ バ イ ス に 関 し 、 よ り 詳 細 に は 、 1 つ ま た は 複 数 の 絶 縁 体 上 半 導体(SOI)領域、または異なる半導体デバイスを支持する非SOI領域、あるいはそ の両方のハイブリッド結晶表面配向を有する基板に関する。 【背景技術】 [0002]

半導体デバイスの性能の向上は、これらのデバイスの製造業者にとって不断の努力活動 50

である。現在半導体産業が直面している1つの挑戦課題は、工程の簡単さおよびトランジ スタの性能を維持しつつ、単一チップ上にメモリ・デバイスおよび論理デバイスなどの異 なる半導体デバイスを実装することである。これらのデバイスをシステム・オン・チップ (SoC)」と称する。というのは、動作する完全な製品用の電子回路が単一チップ上に 含まれるからである。SoCの性能を向上させるために現在採用されている一手法は、異 なるタイプの半導体デバイスを、それぞれ最適な表面配向を有するシリコン基板上に製作 することである。本発明で用いる「表面配向(方位)」は、ウエハ表面上でのシリコン原 子の結晶構造または周期的な配置を指す。異なる半導体デバイスには異なる表面配向が最 適である。例えば、 n 型電界効果トランジスタ(n F E T)は、 < 1 0 0 > 表面配向を有 するシリコン上で生成することによって最適化することができ、p型電界効果トランジス タ(pFET)は、<110>表面配向を有するシリコン上で生成することによって最適 化することができる。さらに、メモリ・デバイスおよびnFETは一般に、絶縁体上半導 体(SOI)基板上で生成されるときに最適化され、pFETは一般に、バルク・シリコ ン基板上で生成されるときに最適化される。

[0003]

これらの基板を提供する一手法は、互いに異なる表面配向を有する2枚の基板を、これ らの間に絶縁二酸化(酸化)シリコン層をはさんで結合してSOI基板を形成することを 含む。しかし、当産業では、個々の応用例について単一基板上のSOI区域および非SO I区域がともに必要とされる。これらの応用例には、例えば、電力デバイスや、厚いシリ コン基板により埋込シリコン・ゲルマニウム(SiGe)などの特徴から所望の歪みが得 られるデバイスが含まれる。埋込酸化物の上に2種以上の厚さのシリコンを備えることが 望ましいこともある。

【発明の開示】

【発明が解決しようとする課題】

[0004]

上記に鑑みて、当技術分野では、異なる表面配向と、SOI領域および非SOI領域など の異なる構造とを有する基板が求められている。

【課題を解決するための手段】

[0005]

一実施形態では、単一スタック内で互いに結合された複数の絶縁体上半導体(SOI) 30 ウエハを含む半導体デバイス用の基板が開示される。このスタックの遠位端は、第1表面 配向を有するある厚さの第1半導体層を伴う第1のSOI領域を含む。この単一スタック の表面はさらに、非SOI領域、または少なくとも1つの第2のSOI領域、あるいはそ の両方を含み得る。この非SOI領域は、単一スタックのすべての絶縁体層を貫通して延 び、かつ、第1シリコン層と異なる厚さを有するバルク・シリコンを含み得る。第2のS O I 領域はそれぞれ、厚さが第1半導体層の厚さと異なるか、または表面配向が第1表面 配向と異なるか、あるいはその両方とも異なる第2の半導体層を有する。そのため、この 基板により、表面配向が異なるか、または厚さが異なるか、あるいはバルクまたはSOI と構造が異なるか、あるいはこれら異なるものが組み合わされた最適な基板領域上に異な るデバイスを形成することができる。

[0006]

本 発 明 の 第 1 態 様 で は 、 半 導 体 デ バ イ ス 用 の 基 板 が 提 供 さ れ る 。 こ の 基 板 は ス タ ッ ク を 備え、このスタックは、第1表面配向を有する第1半導体層、第2表面配向を有する第2 半 導 体 層 、 お よ び こ れ ら の 間 の 第 1 絶 縁 体 層 を 含 む 第 1 の 絶 縁 体 上 半 導 体 (S O I) ウ エ 八と、第3表面配向を有する第3半導体層、第4表面配向を有する第4半導体層、および これらの間の第 2 絶縁体層を含む少なくとも 1 つの第 2 の絶縁体上半導体(S O I)ウエ ハと、第1のSOIウエハと少なくとも1つの第2のSOIウエハの1つとの間の酸化絶 縁 体 層 と 、 第 1 半 導 体 層 を 含 む 第 1 の S O I ウ エ ハ の 第 1 の S O I 領 域 お よ び 少 な く と も 1つの第2のSOI領域を含む、スタックの遠位端とを含み、この少なくとも1つの第2 のSOI領域は、このスタックのすべての絶縁体層を貫通して延び、かつ、第1のSOI

10

領域の第1半導体層の厚さと異なる厚さを有するバルク半導体領域と、半導体の厚さおよび表面配向の少なくとも1つが、第1半導体層の厚さおよび第1半導体層の表面配向と異なる第2のSOI領域のうち1つを含み、第1、第2、第3、および第4の表面配向の少なくとも1つは他の表面配向と異なる。

[0007]

本発明の第2態様では、半導体デバイス用の基板が提供される。この基板は、単一スタック内で互いに結合された複数の絶縁体上半導体(SOI)ウエハを備える。この単一スタックの遠位端は、ある厚さおよび第1表面配向を有する第1半導体層を伴う第1のSOI領域を含む。この単一スタックの表面は、単一スタックのすべての絶縁体層を貫通して延び、かつ、第1半導体層の厚さと異なる厚さを有する非SOI領域と、厚さおよび表面配向の少なくとも1つが、第1半導体層の厚さおよび第1表面配向と異なる第2半導体層を有する少なくとも1つの第2のSOI領域のうち少なくとも1つを含む。 【0008】

本発明の第3態様では、半導体基板を形成する方法が提供される。この方法は、第1の 絶縁体上半導体(SOI)ウエハを提供するステップと、この第1のSOIウエハに第2 のSOIウエハを結合するステップと、これらの結合されたウエハの遠位半導体表面を貫 通し、これらのSOIウエハの他の半導体層の1つを露出させるように延びる開口を形成 するステップと、この開口内に分離体を形成するステップと、この開口内で、露出した半 導体層と同じ表面配向を有する半導体材料を再成長させるステップとを含む。

[0009]

本発明の態様の例は、本明細書で説明する問題および本明細書では論じないが当業者によって想起可能な他の問題を解決するように設計される。

[0010]

本発明の上記その他の特徴は、本発明の様々な態様についての以下の詳細な説明を、本 発明の様々な実施形態を示す添付の図面と併せ読めばより容易に理解されよう。 【0011】

本発明の図面は実寸に比例していないことに留意されたい。これらの図面は、単に本発 明の典型的な態様を示すためのものであり、したがって、本発明の範囲を限定するとみな すべきではない。図面では、同様の数字は、これらの図面の間で同様の要素を表す。 【発明を実施するための最良の形態】

【0012】

図1を参照すると、本発明による半導体デバイス用基板100の一実施形態が示されて いる。 基 板 1 0 0 は、 単 一 の ス タ ッ ク 1 0 6 内 で 互 い に 結 合 さ れ た 複 数 の 絶 縁 体 上 半 導 体 (SOI)ウエハ102、104を含む。2枚のSOIウエハ102、104しか示さな いが、当業者には明らかなように、本発明の教示は、2枚のSOIウエハだけに限定され るものではない。各SOIウエハ102、104は、半導体層122、152(典型的に は、シリコン、シリコン・ゲルマニウム、またはゲルマニウムの何らかの形態)と、(例 えば、二酸化シリコン(SiO₂)の)絶縁体層124、154と、例えばバルク・シリ コンの半導体層(基板)126、156とを含む。第1のSOIウエハ102は、第1表 面配向を有する第1半導体層122と、第2表面配向を有する第2半導体層126と、こ れらの間の第1絶縁体層124とを含む。同様に、第2のSOIウエ八104はそれぞれ 、 第 3 表 面 配 向 を 有 す る 第 3 半 導 体 層 1 5 2 と 、 第 4 表 面 配 向 を 有 す る 第 4 半 導 体 層 1 5 6 と、これらの間の第2絶縁体層154とを含む。少なくとも1つの半導体層は、他の層 と異なる表面配向を有する。例えば、図に示すように、半導体層126は異なる表面配向 を有する。SOIウエハ102、104はそれぞれ、従来型SOIウエハ、酸素注入によ る分離(SIMOX)ウエハ、または結合ウエハとして提供することができる。スタック 106の少なくとも1つの半導体層122、152、126、156は、シリコン、ゲル マニウム、シリコン・ゲルマニウム、シリコン・ゲルマニウム上の歪シリコン、または歪 シリコンを含み得る。 [0013]

10

30

10

20

第1および第2のSOIウエハ102、104は、現在周知の、または今後開発される 任意のやり方で合わせて結合される。一実施形態では、結合処理は、第2のSOIウエハ 104上で酸化絶縁体層128を形成することと、第1のSOIウエハ102を接合する こととを含む。スタック106内の各SOIウエハ102、104は、酸化絶縁体層によ って隣接するSOIウエハに同様に結合することができる。図に示す実施形態では、スタ ック106は、2枚のSOIウエハ102、104を含み、そのため、このスタック内に は3つの絶縁体層124、154、128が含まれる。

【0014】

基板100は、単一のスタック106の遠位端112の表面110も含む。表面110 は、第1表面配向を有する厚さ(T)の第1半導体層122を伴う第1のSOI領域12 0を含む。第1のSOI領域120は、第1のSOIウエハ102の一部として形成され る。図に示すように、第1表面配向は<100>である。ただし、個々のデバイスを最適 化するのに一般に用いる任意の表面配向、例えば、<100>、<110>、または<1 11>を用いることができる。例えば、nFETには、移動度が最大になる<100>表 面配向が好ましく、pFETでは、<110>表面配向で対応する移動度が増大する。い ずれにしても、上記で述べたように、本発明の一実施形態によれば、半導体層122、1 26、152、156の表面配向の少なくとも1つは他の表面配向と異なる。 【0015】

遠位端112はさらに、非SOI領域130、または少なくとも1つの第2のSOI領 域132、134、あるいはその両方を含むことがある。各領域130、132(少なく とも1つの第2の領域)、134(少なくとも1つの第2の領域)のシリコンの厚さは、 第1のSOI領域120のシリコンの厚さと異なることがある。さらに、各領域130、 132、134の表面配向も、領域130、132、134をエピタキシャル成長させる シリコン層の表面配向に応じて、第1のSOI領域120の表面配向と同じこともあり、 第1のSOI領域120の表面配向と異なることもある。その結果、基板100では、単 一のスタック106内で、表面配向、または半導体の厚さ、または構造(例えばバルクま たはSOI)、あるいはこれらの組合せを様々に変えることができる。したがって、基板 100により、単一の基板100上に様々な異なるデバイスを形成し得る。 【0016】

これらの領域の例の細部に移ると、一実施形態では、非SOI領域130は、単一のス 30 タック106のすべての絶縁体層124、128、154を貫通して、最下部の半導体層 (基板)156まで延びる。非SOI領域130は、バルク・シリコンを含み得る。その 結果、非SOI領域130は、第1半導体層122の厚さ(T)と異なる厚さ(TB)を 有する。さらに、以下で説明するように、非SOI領域130は、半導体層(基板)15 6からエピタキシャル成長させるので、半導体層(基板)156と同じ表面配向を有し、 この表面配向は、第1表面配向と同じ、例えば<100>とすることもできるし、異なる こともある。図に示すように、これらの表面配向は同じ、すなわち<100>である。 【0017】

第2の各SOI 領域132、134は、それぞれ第2半導体層140、142を有する
ことがある。これらの半導体層の厚さおよび表面配向の少なくとも1つは、シリコン層等40の第1半導体層122の厚さおよび第1表面配向と異なる。図に示すように、第2のSO1 領域132は、<110>1 領域132は、<110>表面配向を有し、第2のSOI 領域134は、<100>ことがある。第2の各SOI 領域132、134は、第1半導体層122の厚さ(T))と異なる厚さを有する。第2のSOI 領域132、134の表面配向および厚さは、領域132、134をエピタキシャル成長させる半導体層に基づいて決まることがある。一実施形態では、図に示すように、第1のSOI 領域120は<100>大、第2のSOI 領域132は<</td>100>表面配向を有し、非SOI 領域130は(図示する)シの表面配向を有する。ただし、所望の場合には、遠位端112は、3つの異なる表面配向を含み得る。例えば、第1のSOI 領域120を<100>50</tbr>

I 領域 1 3 2 を < 1 1 0 > 表面配向とし、非SOI領域 1 3 0 または第 2 のSOI領域 1 3 4、あるいはその両方を < 1 1 1 > 表面配向とし得る。 【 0 0 1 8 】

第1のSOI領域120以外の各領域130、132、134は、例えば二酸化シリコン(SiO₂)などのトレンチ分離162を含む。 【0019】

図2~図6に移り、半導体用の基板100を形成する方法の一実施形態を説明する。基板100は、本明細書では説明しないが、本発明の範囲に含まれるとみなされる他の様々な方法で形成し得ることを理解されたい。図2および図3を参照すると、第1ステップでは、第1のSOIウエハ102が提供され、次いで、第2のSOIウエハ104に結合される。上記で述べたように、この結合ステップは、現在周知の、または今後開発される任意のウエハ結合方法を含み得る。一実施形態では、図3に示すように、この結合ステップは、第2のSOIウエハ104の表面上に酸化絶縁体層128を形成し、酸化絶縁体層1 28のところで第1のSOIウエハ102と第2のSOIウエハ104を接合することを含み得る。ただし、現在周知の、または今後開発される他の様々な結合技術も可能であることを理解されたい。例えば、酸化絶縁体層128なしで、第1のSOIウエハ102と第2のSOIウエハ104を結合する。これを例えばシリコン・シリコン結合と称する。 【0020】

図4に示すように、次のステップは、結合されたウエハの遠位半導体表面、すなわち遠 位端112の半導体層122を貫通して開口180を形成することを含む。一実施形態で は、開口180は、マスク182を被着させ、マスク182をパターン化し、スタック1 06内の選択した深さまでエッチング(184)することによって形成される。このエッ チングは、例えば、テトラフルオロメタン(CF4)などの化学物質を使用する反応性イ オン・エッチング(RIE)、あるいは重合エッチングとする。すなわち、開口180は 、SOIウエハ102、104の他の半導体層126、152、156の1つを露出させ るように延びる。図に示すように、開口180は、半導体層126を露出させる。ただし 、これは任意の半導体層とし得る。さらに、所望の場合には、任意の時点で、2つ以上の 開口180を形成し得る。次いで、マスク182を除去する。

次に、図5に示すように、任意の従来のやり方で開口180内にトレンチ分離162を 30 形成して、形成中の周囲の構造からこの領域を分離する。一実施形態では、このステップ の第1部分は、例えば二酸化シリコン(SiO2)または窒化シリコン(Si3N4)あ るいはその両方を含み得る側壁スペーサ160を形成することを含む。側壁スペーサ16 0の厚さは、この構造の必要性に応じて、例えば20~200nmとすることがある。や はり図5に示すように、次のステップは、開口180内で半導体材料190を再成長させ ることを含む。この成長は、用いられるマスク方式に応じて選択的とすることもできるし 、非選択的としてもよい。半導体材料190が表面110に達するまで成長を継続させる 。あるいは、化学機械研磨(CMP)によって表面110と合うように平坦化することが できる。シリコンなどの半導体材料190は、露出した半導体層、すなわち、図に示すよ うに半導体層126と同じ表面配向を有する。 40

【0022】

図6に示すように、分離形成ステップの第2部分は、各側壁スペーサ160(図5)を トレンチ分離162で置き換えることを含み得る。トレンチ分離162は、例えば、二酸 化シリコン(SiO₂)または窒化シリコン(Si₃N₄)あるいはその両方とし得る。 この分離ステップは、ここで説明するのと異なる形態で実現することができる。例えば、 これらの分離部は、半導体材料を再成長させた後で形成してもよい。トレンチ分離162 により、各領域内に異なるデバイスを形成することができ、側壁スペーサ160に隣接す る一般に欠陥を含むエピタキシャル成長部が除去される。すなわち、トレンチ分離162 用にエッチングするトレンチは、側壁スペーサ160よりも広い。 【0023】 20

図1に示すように、多数の領域130、132、134を形成し得るように、上記で説 明した開口形成ステップ、分離形成ステップ、および再成長ステップを繰り返すことがで きることを理解されたい。例えば、この方法は、SOIウエハ102、104の異なる半 導体層に別の開口を形成するステップと、分離形成ステップおよび再成長ステップを繰り 返して、例えば、非SOI領域130または別の第2のSOI領域134を形成するステ ップとを含み得る。非SOI領域130については、開口180は、SOIウエハ102 、104のすべての絶縁体層124、128、154を貫通して延び、そのため、再成長 した半導体材料は、層156のバルク・シリコン等のバルク半導体層(基板)を含むこと になる。いずれにしても、基板100により、遠位半導体層122の表面配向と異なる表 面配向を有する少なくとも1つの再成長した半導体材料が得られる。

この時点で従来の半導体処理を継続して行い、それによって、基板100の非SOI領 域130上にある種のデバイスを形成し、複数の表面配向のSOI領域120、132、 134上に、あるいは、ゲルマニウム(Ge)またはシリコン・ゲルマニウム(SiGe)などの複数の結晶の一部として他の高性能デバイスを形成することができる。すなわち 、半導体層122、126、152、156の1つは、最初から、例えば、シリコンの代 わりにSiGe、あるいは、シリコン・オン・インシュレータの代わりにシリコン・ゲル マニウム・オン・インシュレータを含むことができる。代替実施形態では、まず、半導体 基板156がシリコン基板である場合に、その上にSiGe層を被着させ、それによって 、2重埋込酸化絶縁体層128、154が同時にSiGe材料およびSi材料の中にある ようにすることができる。この構造により、SiGe層の上に歪シリコン層を成長させる 可能性が得られ、そのため、層の別の組合せを設けることができる。マスクまたはエッチ ング深さに関してこのプロセスを変更してわずかに改変された構造を形成することができ ることと、これらの改変は本発明の範囲に含まれるとみなされることを理解されたい。 【0025】

本発明の様々な態様の上記の説明は、例示し説明するために提示したものである。本発 明を網羅的に示し、また、本発明をここで開示したそのままの形態に限定することは意図 しておらず、明らかに、多くの改変形態および変形形態が可能である。当業者には明らか であり得るこのような改変形態および変形形態は、添付の特許請求の範囲で定義する本発 明の範囲に含まれることが意図されている。 【図面の簡単な説明】

【0026】

- 【図1】本発明による基板の一実施形態を示す図である。
- 【図2】2枚のSOIウエハを示す図である。

【図3】図1の2枚のSOIウエハを合わせて結合してスタックにしたところを示す図で ある。

【図4】本発明による方法の一実施形態のステップを示す図である。

【図5】本発明による方法の一実施形態のステップを示す図である。

【図6】本発明による方法の一実施形態のステップを示す図である。

【符号の説明】

[0027]

- 100 基板
- 1 0 2 絶縁体上半導体(SOI)ウエハ
- 1 0 4 絶縁体上半導体(SOI)ウエハ
- 106 スタック
- 1 1 0 表面
- 112 遠位端
- 120 第1のSOI領域
- 1 2 2 半導体層
- 124 絶縁体層

50

10

20

30

126 半導体層(基板) 128 酸化絶縁体層 1 3 0 非SOI領域 1 3 2 第2のSOI領域 134 第2のSOI領域 1 4 0 第2の半導体層 1 4 2 第2の半導体層 152 半導体層 154 絶縁体層 156 半導体層(基板) 1 6 0 側壁スペーサ 1 6 2 トレンチ分離 1 8 0 開口 182 マスク エッチング 184 半導体材料 190



















フロントページの続き	
------------	--

(51) Int.CI.

F I H 0 1 L 21/02 B H 0 1 L 21/20 テーマコード(参考)

(74)代理人 100086243

弁理士 坂口 博

- (72)発明者 ドミニク・ジョセフ・シェピス アメリカ合衆国12590 ニューヨーク州 ワッピンガーズ フォールズ ノース ヒルサイド レーク ロード 890
- (72)発明者 ジューンドン・リー アメリカ合衆国12533 ニューヨーク州 ホープウェル ジャンクション デイビス コート 2
- (72)発明者 デブンドラ・ケイ・サダナ アメリカ合衆国10570 ニューヨーク州 プレザントビル スカイ トップ ドライブ 90

(72)発明者 ガバム・ジー・シャヒディ

- アメリカ合衆国10598 ニューヨーク州 ヨークタウン ハイツ P.O.Box 279 Fターム(参考) 5F032 AA01 AA06 AA07 AA34 AA44 AA46 AA67 AA82 AA91 BA03
 - BA06 BB01 CA09 DA16 DA25 DA33 DA78
 - 5F152 LM02 LM04 LM09 LN07 LN32 LP01 LP02 MM03 MM19 NN03
 - NN04 NN15 NN27 NN29 NQ03 NQ04 NQ17