



(12) 发明专利

(10) 授权公告号 CN 112073083 B

(45) 授权公告日 2022.03.25

(21) 申请号 202010849531.3

CN 209842553 U, 2019.12.24

(22) 申请日 2020.08.21

CN 102231549 A, 2011.11.02

(65) 同一申请的已公布的文献号

CN 2753063 Y, 2006.01.18

申请公布号 CN 112073083 A

CN 103217605 A, 2013.07.24

(43) 申请公布日 2020.12.11

US 2005242776 A1, 2005.11.03

US 2015241520 A1, 2015.08.27

(73) 专利权人 南京矽力微电子科技有限公司
地址 211800 江苏省南京市玄武区玄武大道699-27号7幢302室

审查员 马娟

(72) 发明人 武传欣 胡琴芬

(51) Int. Cl.

H04B 1/40 (2015.01)

H01M 10/42 (2006.01)

(56) 对比文件

CN 104865531 A, 2015.08.26

CN 104865531 A, 2015.08.26


权利要求书2页 说明书6页 附图2页

(54) 发明名称

多芯片集成电路及其交互通信方法

(57) 摘要

本发明公开了一种多芯片集成电路及其交互通信方法,通过多个低电压芯片串联代替一颗超高压芯片,以降低对芯片工艺的要求,且多个芯片之间通过内部专用的通信端口进行通信,采用差分传输增强了通信的可靠性。相邻两个芯片首尾相连以及低压电源的设置使得相邻两个芯片之间的通信端口的压差较小。



1. 一种多芯片交互通信方法,其特征在于,包括:

相邻两个芯片之间至少通过两组通信端口进行通信,每个所述芯片内具有分别与所述两组通信端口相对应的发射电路和接收电路;

且每个所述芯片内设置有低压电源为所述发射电路和接收电路供电,以减小所述相邻两个芯片之间的通信端口的压差;

其中,所述相邻两个芯片中的下游芯片的低压电源将所述相邻两个芯片中的上游芯片的接地端与所述下游芯片的供电端的公共节点处的电压,拉低第一阈值后为所述发射电路和接收电路供电;所述上游芯片的低压电源将所述上游芯片的接地端与所述下游芯片的供电端的公共节点处的电压,升高第二阈值后为所述发射电路和接收电路供电。

2. 根据权利要求1所述的多芯片交互通信方法,其特征在于,所述通信端口为传输差分信号的端口。

3. 根据权利要求1所述的多芯片交互通信方法,其特征在于,每个所述芯片中的所述发射电路通过一组发射通信端口发射信号,且相邻芯片中的所述接收电路通过一组接收通信端口接收所述信号;每个所述芯片中的所述接收电路通过一组接收通信端口接收信号,且相邻芯片中的所述发射电路通过一组发射通信端口发射所述信号。

4. 根据权利要求1所述的多芯片交互通信方法,其特征在于,所述相邻两个芯片之间首尾相连,使得其中上游芯片的接地端连接至下游芯片的供电端。

5. 根据权利要求1所述的多芯片交互通信方法,其特征在于,所述第一阈值与所述第二阈值相等,且均小于对应芯片的供电端的电压。

6. 根据权利要求4所述的多芯片交互通信方法,其特征在于,所述下游芯片的发射电路和接收电路连接至所述低压电源的输出端以及所述供电端之间;所述上游芯片的发射电路和接收电路连接至所述低压电源的输出端以及所述接地端之间。

7. 根据权利要求1所述的多芯片交互通信方法,其特征在于,多个所述芯片依次连接至多个串联负载模块的相应节点,以减小每个所述芯片所承受的最大电压。

8. 一种多芯片集成电路,具有不少于两个芯片,其特征在于,包括:

相邻两个芯片之间至少通过两组通信端口进行通信,每个所述芯片内具有分别与所述两组通信端口相对应的发射电路和接收电路;

且每个所述芯片内具有低压电源为所述发射电路和接收电路供电,以减小所述相邻两个芯片之间的通信端口的压差;

其中,所述相邻两个芯片中的下游芯片的低压电源将所述相邻两个芯片中的上游芯片的接地端与所述下游芯片的供电端的公共节点处的电压,拉低第一阈值后为所述发射电路和接收电路供电;所述上游芯片的低压电源将所述上游芯片的接地端与所述下游芯片的供电端的公共节点处的电压,升高第二阈值后为所述发射电路和接收电路供电。

9. 根据权利要求8所述的多芯片集成电路,其特征在于,每个所述芯片中,具有两个由所述低压电源、所述发射电路以及所述接收电路构成的通信模块,且所述两个通信模块分别用以与该芯片的上游芯片和下游芯片进行通信。

10. 根据权利要求8所述的多芯片集成电路,其特征在于,所述通信端口为传输差分信号的端口。

11. 根据权利要求8所述的多芯片集成电路,其特征在于,每个所述芯片中的所述发射

电路通过一组发射通信端口发射信号,且相邻芯片中的所述接收电路通过一组接收通信端口接收所述信号;每个所述芯片中的所述接收电路通过一组接收通信端口接收信号,且相邻芯片中的所述发射电路通过一组发射通信端口发射所述信号。

12. 根据权利要求8所述的多芯片集成电路,其特征在于,所述相邻两个芯片之间首尾相连,使得其中上游芯片的接地端连接至下游芯片的供电端。

13. 根据权利要求8所述的多芯片集成电路,其特征在于,所述第一阈值与所述第二阈值相等,且均小于对应芯片的供电端的电压。

14. 根据权利要求12所述的多芯片集成电路,其特征在于,所述下游芯片的发射电路和接收电路连接至所述低压电源的输出端以及所述供电端之间;所述上游芯片的发射电路和接收电路连接至所述低压电源的输出端以及所述接地端之间。

15. 一种电池电压监测电路,其特征在于,包括:

由多个电池串联连接组成的电池负载,以及,

权利要求8-14中任一项所述的多芯片集成电路。

16. 一种芯片,用于多芯片集成电路中,其特征在于,包括:

用于与其上游芯片进行通信的第一通信模块,以及用于与其下游芯片进行通信的第二通信模块,其中,每个通信模块由低压电源、发射电路以及接收电路构成;且所述低压电源,用以所述发射电路和接收电路供电,以减小所述多芯片集成电路中相邻两个所述芯片之间的通信端口的压差;以及,

四组通信端口,其分别与所述第一通信模块以及第二通信模块中的发射电路以及接收电路相对应;

其中,所述第一通信模块的低压电源将所述芯片的供电端的电压,拉低第一阈值后为所述发射电路和接收电路供电;所述第二通信模块的低压电源将所述芯片的接地端的电压,升高第二阈值后为所述发射电路和接收电路供电。

17. 根据权利要求16所述的芯片,其特征在于,所述通信端口为传输差分信号的端口。

多芯片集成电路及其交互通信方法

技术领域

[0001] 本发明涉及一种电力电子技术,更具体地说,涉及一种应用于电源中的多芯片集成电路及其交互通信方法。

背景技术

[0002] 如图1所示为现有技术的一个电池管理电路的结构框图,芯片IC用来监测M节电池电压,如果每节电池的电压以最大6V计算,那么端口VC(n)的耐压会达到 $(6 * M)$ V。在汽车等多串电池应用场合,最高端口VC(n)可能会到100V以上,这种应用对芯片IC的工艺要求极高,而且显著增加了成本。

发明内容

[0003] 有鉴于此,本发明提供了一种多芯片集成电路及其交互通信方法,以降低对芯片IC工艺的要求,而代价仅仅是增加了内部通信端口。

[0004] 第一方面,提供一种多芯片交互通信方法,其特征在于,包括:

[0005] 相邻两个芯片之间至少通过两组通信端口进行通信,每个所述芯片内具有分别与所述两组通信端口相对应的发射电路和接收电路;

[0006] 且每个所述芯片内设置有低压电源为所述发射电路和接收电路供电,以减小所述相邻两个芯片之间的通信端口的压差。

[0007] 优选地,所述通信端口为传输差分信号的端口。

[0008] 优选地,每个所述芯片中的所述发射电路通过一组发射通信端口发射信号,且相邻芯片中的所述接收电路通过一组接收通信端口接收所述信号;每个所述芯片中的所述接收电路通过一组接收通信端口接收信号,且相邻芯片中的所述发射电路通过一组发射通信端口发射所述信号。

[0009] 优选地,所述相邻两个芯片之间首尾相连,使得其中上游芯片的接地端连接至下游芯片的供电端。

[0010] 优选地,所述下游芯片的低压电源将所述上游芯片的接地端与所述下游芯片的供电端的公共节点处的电压,拉低第一阈值后为所述发射电路和接收电路供电;所述上游芯片的低压电源将所述上游芯片的接地端与所述下游芯片的供电端的公共节点处的电压,升高第二阈值后为所述发射电路和接收电路供电。

[0011] 优选地,所述第一阈值与所述第二阈值相等,且均小于对应芯片的供电端的电压。

[0012] 优选地,所述下游芯片的发射电路和接收电路连接至所述低压电源的输出端以及所述供电端之间;所述上游芯片的发射电路和接收电路连接至所述低压电源的输出端以及所述接地端之间。

[0013] 优选地,多个所述芯片依次连接至多个串联负载模块的相应节点,以减小每个所述芯片所承受的最大电压。

[0014] 第二方面,提供一种多芯片集成电路,具有不少于两个芯片,其特征在于,包括:

[0015] 相邻两个芯片之间至少通过两组通信端口进行通信,每个所述芯片内具有分别与所述两组通信端口相对应的发射电路和接收电路;

[0016] 且每个所述芯片内具有低压电源为所述发射电路和接收电路供电,以减小所述相邻两个芯片之间的通信端口的压差。

[0017] 优选地,每个所述芯片中,具有两个由所述低压电源、所述发射电路以及所述接收电路构成的通信模块,且所述两个通信模块分别用以与该芯片的上游芯片和下游芯片进行通信。

[0018] 优选地,所述通信端口为传输差分信号的端口。

[0019] 优选地,每个所述芯片中的所述发射电路通过一组发射通信端口发射信号,且相邻芯片中的所述接收电路通过一组接收通信端口接收所述信号;每个所述芯片中的所述接收电路通过一组接收通信端口接收信号,且相邻芯片中的所述发射电路通过一组发射通信端口发射所述信号。

[0020] 优选地,所述相邻两个芯片之间首尾相连,使得其中上游芯片的接地端连接至下游芯片的供电端。

[0021] 优选地,所述下游芯片的低压电源将所述上游芯片的接地端与所述下游芯片的供电端的公共节点处的电压,拉低第一阈值后为所述发射电路和接收电路供电;所述上游芯片的低压电源将所述上游芯片的接地端与所述下游芯片的供电端的公共节点处的电压,升高第二阈值后为所述发射电路和接收电路供电。

[0022] 优选地,所述第一阈值与所述第二阈值相等,且均小于对应芯片的供电端的电压。

[0023] 优选地,所述下游芯片的发射电路和接收电路连接至所述低压电源的输出端以及所述供电端之间;所述上游芯片的发射电路和接收电路连接至所述低压电源的输出端以及所述接地端之间。

[0024] 第三方面,提供一种电池电压监测电路,其特征在于,包括:

[0025] 由多个电池串联连接组成的电池负载,以及,

[0026] 上述的多芯片集成电路。

[0027] 第四方面,提供一种芯片,用于多芯片集成电路中,其特征在于,包括:

[0028] 用于与其上游芯片进行通信的第一通信模块,以及用于与其下游芯片进行通信的第二通信模块,其中,每个通信模块由低压电源、发射电路以及接收电路构成;且所述低压电源,用以为所述发射电路和接收电路供电,以减小所述多芯片集成电路中相邻两个所述芯片之间的通信端口的压差;以及,

[0029] 四组通信端口,其分别与所述第一通信模块以及第二通信模块中的发射电路以及接收电路相对应。

[0030] 第三方面,提供,所述通信端口为传输差分信号的端口。

[0031] 第三方面,提供,所述第一通信模块的低压电源将所述芯片的供电端的电压,拉低第一阈值后为所述发射电路和接收电路供电;所述第二通信模块的低压电源将所述芯片的接地端的电压,升高第二阈值后为所述发射电路和接收电路供电。

[0032] 本发明的多芯片集成电路,通过多个低电压芯片串联代替一颗超高压芯片,降低对芯片工艺的要求,且多个芯片之间通过内部专用的通信端口进行通信,采用差分传输增强了通信的可靠性。相邻两个芯片首尾相连以及低压电源的设置使得相邻两个芯片之间的

通信端口的压差较小。

附图说明

[0033] 为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。

[0034] 图1为现有技术的电池管理电路的结构框图;

[0035] 图2为本发明的第一实施例的多芯片集成电路的电路结构图;

[0036] 图3为本发明的第二实施例的多芯片集成电路的电路结构图。

具体实施方式

[0037] 以下基于实施例对本发明进行描述,但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中,详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质,公知的方法、过程、流程、元件和电路并没有详细叙述。

[0038] 此外,本领域普通技术人员应当理解,在此提供的附图都是为了说明的目的,并且附图不一定是按比例绘制的。

[0039] 同时,应当理解,在以下的描述中,“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时,它可以是直接耦接或连接到另一元件或者可以存在中间元件,元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反,当称元件“直接耦接到”或“直接连接到”另一元件时,意味着两者不存在中间元件。

[0040] 除非上下文明确要求,否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义;也就是说,是“包括但不限于”的含义。

[0041] 在本发明的描述中,需要理解的是,术语“第一”、“第二”等仅用于描述目的,而不能理解为指示或暗示相对重要性。此外,在本发明的描述中,除非另有说明,“多个”的含义是两个或两个以上。

[0042] 图2为本发明的第一实施例的多芯片集成电路的电路结构图。如图2所示,本发明的多芯片集成电路,将不少于两个芯片集成在一个电路模块中,且多个芯片依次串联以减小每个芯片所承受的最大电压。此外,在本实施例中,每个芯片的供电端和接地端之间均存在多个串联连接的待测负载,且所有的待测负载彼此均串联连接,其中待测负载在此为电池。每个芯片包括多个检测端口在此为 $n+1$ 个($VC_0 \sim VC(n)$),分别与一电池的正端相连以检测每个电池的电压。

[0043] 本发明还提供一种多芯片交互通信方法,通过增加内部通信端口实现多个芯片之间的交互通信以降低对芯片工艺的要求。

[0044] 具体地,多芯片集成电路中相邻两个芯片之间进行通信时,每个芯片至少通过两组通信端口与其中一个相邻的芯片进行通信。其中,每个芯片内具有分别与所述两组通信

端口相对应的发射电路和接收电路,且每个芯片内具有低压电源为发射电路和接收电路供电,以减小所述相邻两个芯片之间的通信端口的压差。

[0045] 需要说明的是,由于每个芯片均需要与其上一个相邻的上游芯片以及与其下一个相邻的下游芯片进行通信,故每个芯片中,具有两个由上述低压电源、发射电路以及接收电路构成的通信模块,这两个通信模块分别为用以与该芯片的上游芯片进行通信的第一通信模块和与下游芯片进行通信的第二通信模块。

[0046] 更具体地,每个通信模块中包括一发射电路,用以通过一组发射通信端口向其中一个相邻芯片发送信号,且每个通信模块还包括一接收电路,用以通过一组接收通信端口接收来自该相邻芯片发送的信号。

[0047] 在本发明中,通过使得相邻两个芯片之间首尾相连,即使得其中上游芯片的接地端连接至下游芯片的供电端,且低压电源连接至所在芯片的供电端以及接地端之间,以产生为发射电路和接收电路供电的低压电源,从而减小所述相邻两个芯片之间的通信端口的压差。

[0048] 具体做法是:在当前芯片与上游芯片通信的第一通信模块中,低压电源将上游芯片的接地端与当前芯片的供电端的公共节点处的电压,拉低第一阈值后为其内的发射电路和接收电路供电;在当前芯片与下游芯片通信的第二通信模块中,低压电源将当前芯片的接地端与下游芯片的供电端的公共节点处的电压,升高第二阈值后为其中的发射电路和接收电路供电。通过上述方式,相邻两个芯片之间通信端口的压差即为第一阈值和第二阈值的和。优选地,第一阈值与第二阈值相等,且均小于对应芯片的供电电压(VCC-GND)。进一步地,第一通信模块中的发射电路和接收电路连接至当前芯片的供电端和对应低压电源的输出端之间;第二通信模块中的发射电路和接收电路连接至对应低压电源的输出端以及所述接地端之间。

[0049] 再次参考图2,为由芯片IC1以及芯片IC2构成的多芯片集成电路的实施例的电路示意图。如图2所示,芯片IC1与芯片IC2串联起来实现多节电池的检测,使得每个芯片的耐压要求会明显降低。在本发明中,通过使得相邻芯片IC之间通过两组差分通信端口进行通信,即通信端口为传输差分信号的端口,以在增强通信的可靠性的同时,还可以通过设置每组通信端口的正负压差来传递不同的信号。

[0050] 具体地,下游芯片IC1中包含与其上游芯片即芯片IC2需要进行通信的第一通信模块11,还包含了与其下游芯片进行通信的第二通信模块12,由于本发明实施例中以两个芯片集成进行说明,芯片IC1的下游没有设置芯片,故第二通信模块12暂且闲置;上游芯片IC2中包含与其下游芯片即芯片IC1进行通信的第二通信模块22,还包含了与其上游芯片进行通信的第一通信模块21,由于本发明实施例中以两个芯片集成进行说明,芯片IC2的上游没有设置芯片,故第一通信模块21暂且闲置。

[0051] 芯片IC1中,设置了两组通信端口与芯片IC2进行通信,具体包含由端口TL2H_P和端口TL2H_N构成的实现下游芯片IC1给上游芯片IC2传输差分信号的一组通信端口,以及,由端口RH2L_P和端口RH2L_N构成的实现下游芯片IC1接收上游芯片IC2发送的差分信号的另一组通信端口。

[0052] 与之相对应的,芯片IC2中,也设置了两组通信端口与芯片IC1进行通信,具体包含由端口TH2L_P和TH2L_N构成的实现上游芯片IC2给下游芯片IC1传输差分信号的一组通信

端口,以及,由端口RL2H_P和RL2H_N构成的实现上游芯片IC2接收下游芯片IC1发送的差分信号的另一组通信端口。由此可见,多芯片集成电路中相邻两个芯片之间进行通信时,每个芯片至少通过两组通信端口与其中一个相邻的芯片进行通信。

[0053] 如图2所示,芯片IC1中,第一通信模块11包括发射电路TX_L、接收电路RX_L以及低压电源VR_L,低压电源VR_L用以给发射电路TX_L以及接收电路RX_L供电。芯片IC2中,第二通信模块22包括发射电路TX_H、接收电路RX_H以及低压电源VR_H,低压电源VR_H用以给发射电路TX_H以及接收电路RX_H供电。

[0054] 芯片IC1中,发射电路TX_L通过端口TL2H_P/TL2H_N按照预先定义的通信协议发送差分信号到芯片IC2的端口RL2H_P/RL2H_N,芯片IC2中的接收电路RX_H对端口RL2H_P/RL2H_N接收到的信号译码完成芯片IC1到芯片IC2的通信。

[0055] 同样的,芯片IC2中,发射电路TX_H通过端口TH2L_P/TH2L_N按照预先定义的通信协议发送差分信号到芯片IC1的端口RH2L_P/RH2L_N,芯片IC1中的接收电路RX_L对端口RH2L_P/RH2L_N接收到的信号译码完成芯片IC2到芯片IC1的通信。

[0056] 本发明在实现相邻的两个芯片之间可靠通信的同时,还旨在减小所述相邻两个芯片之间的通信端口的压差,具体实现方式如下:

[0057] 芯片IC1和芯片IC2两个芯片首尾相连,具体地,芯片IC2的接地端GND接芯片IC1的供电端VCC,也就是芯片IC2的地电位接芯片IC1的最高电位。

[0058] 在芯片IC2中,低压电源VR_H是一个电压转换器,产生相对于接地端GND(IC2)的低压电压VRH,即 $VRH = GND(IC2) + V2$,其中V2为第二阈值。低压电压VRH为发射电路TX_H和接收电路RX_H供电。发射电路TX_H和接收电路RX_H均连接至低压电源VR_H的输出端以及接地端GND(IC2)之间。

[0059] 在芯片IC1中,低压电源VR_L是一个电压转换器,产生相对于供电端VCC(IC1)的低压电压VRL,即 $VRL = VCC(IC1) - V1$,其中V1为第一阈值。低压电压VRL为发射电路TX_L和接收电路RX_L供电。发射电路TX_L和接收电路RX_L均连接至低压电源VR_H的输出端以及供电端VCC(IC1)之间。

[0060] 上游芯片IC2产生相对于接地端GND(IC2)的低压电压VRH用于通信端口,下游芯片IC1产生相对于供电端VCC(IC1)的低压电压VRL用于通信端口。由于上游芯片IC2的接地端GND(IC2)就是下游芯片IC1的供电端VCC(IC1),所以相邻两个芯片的通信端口之间的压差由低压电压VRH和低压电压VRL决定。若选择第一阈值V1与第二阈值V2的绝对值相等,且均为1.8V,则在一个实施例中,存在如下关系:

[0061] $VRH = GND(IC2) + 1.8V$

[0062] $VRL = VCC(IC1) - 1.8V$

[0063] $VCC(IC1) = GND(IC2)$

[0064] 所以,通信端口TL2H_P/TL2H_N到通信端口RL2H_P/RL2H_N,以及,通信端口TH2L_P/TH2L_N到通信端口RH2L_P/RH2L_N的最大压差就是 $VRH - VRL = 3.6V$,这样通信模块可以全部采用低压电路和器件实现,包括相应引脚的ESD保护也可以采用低压器件,这样不仅降低了成本,也提高了可靠性。

[0065] 至此可知,本发明的多芯片集成电路,通过多个低电压芯片串联代替一颗超高压芯片,使得每个芯片的耐压要求降低从而降低对芯片工艺的要求,且多个芯片之间通过内

部专用的通信端口进行通信,采用差分传输增强了通信的可靠性。相邻两个芯片首尾相连以及低压电源的设置使得相邻两个芯片之间的通信端口的压差较小。

[0066] 图3为本发明的第二实施例的多芯片集成电路的电路结构图。其与上述实施例的区别仅在于,采用更多个低电压芯片串联代替一颗超高压芯片,这里以x个芯片为例。其每个芯片的结构及两个相邻芯片的交互通信方法均与上述实施例中相同。

[0067] 如图3所示,芯片IC1、芯片IC2直到芯片ICx串联起来以实现更多节电池的检测。每个芯片内均具有与其上游芯片进行通信的第一通信模块以及其下游芯片进行通信的第二通信模块。且两个通信模块中的低压电源均连接至所在芯片的供电端与接地端之间。

[0068] 以芯片IC2为例,其包括与其上游芯片IC3(未示出)中的第二通信模块32进行通信的第一通信模块21,还包括与其下游芯片IC1中的第一通信模块11进行通信的第二通信模块22。芯片IC2的供电端VCC(IC2)连接至芯片IC3的接地端GND(IC3),芯片IC2的接地端GND(IC2)连接至芯片IC1的VCC(IC1)。芯片IC2中第一通信模块21中的低压电源VR_L产生相对于供电端VCC(IC2)的低压电压VRL,芯片IC3中第二通信模块32中的低压电源VR_H产生相对于接地端GND(IC3)的低压电压VRH,从而使得芯片IC2与芯片IC3的通信端口的最大压差控制在较小的值内,同理,芯片IC2中第二通信模块22中的低压电源VR_H与第一通信模块11中的低压电源VR_L采用同样的方法,也可以将芯片IC2与芯片IC1的通信端口的最大压差控制在较小的值内。

[0069] 以上所述仅为本发明的优选实施例,并不用于限制本发明,对于本领域技术人员而言,本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。




图1




图2




图3