

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第5257711号
(P5257711)

(45) 発行日 平成25年8月7日(2013.8.7)

(24) 登録日 平成25年5月2日(2013.5.2)

| (51) Int. Cl. | | F I | |
|---------------|-------------|------------------|----------------|
| G06F | 9/50 | (2006.01) | G06F 9/46 465D |
| G06F | 1/26 | (2006.01) | G06F 1/00 330C |
| G06F | 1/32 | (2006.01) | G06F 1/00 332Z |
| G06F | 1/04 | (2006.01) | G06F 1/04 301C |

請求項の数 18 (全 50 頁)

| | | | |
|---------------|-------------------------------|-----------|--|
| (21) 出願番号 | 特願2010-523107 (P2010-523107) | (73) 特許権者 | 502188642 |
| (86) (22) 出願日 | 平成20年8月27日 (2008.8.27) | | マーベル ワールド トレード リミテッド |
| (65) 公表番号 | 特表2010-538371 (P2010-538371A) | | バルバドス国 ビービー14027, セントマイケル、ブリトンズ ヒル、ガンサイトロード、エル ホライズン |
| (43) 公表日 | 平成22年12月9日 (2010.12.9) | (74) 代理人 | 110000877 |
| (86) 国際出願番号 | PCT/US2008/074416 | | 龍華国際特許業務法人 |
| (87) 国際公開番号 | W02009/029643 | (72) 発明者 | スタルジャ、サハット |
| (87) 国際公開日 | 平成21年3月5日 (2009.3.5) | | アメリカ合衆国、95054 カリフォルニア州、サンタ クララ、マーベル レーン 5488 マーベル セミコンダクター インコーポレイテッド内 |
| 審査請求日 | 平成23年8月26日 (2011.8.26) | | |
| (31) 優先権主張番号 | 60/968, 143 | | |
| (32) 優先日 | 平成19年8月27日 (2007.8.27) | | |
| (33) 優先権主張国 | 米国 (US) | | |
| (31) 優先権主張番号 | 60/978, 936 | | |
| (32) 優先日 | 平成19年10月10日 (2007.10.10) | | |
| (33) 優先権主張国 | 米国 (US) | | |

最終頁に続く

(54) 【発明の名称】 動的コア切り替え

(57) 【特許請求の範囲】

【請求項1】

システムであって、

前記システムが第1のモードで動作するときにアプリケーションを実行し、前記システムが第2のモードで動作するときに休止している、第1の非対称コアと、

前記システムが前記第2のモードで動作するときに前記アプリケーションを実行する第2の非対称コアと、

キャッシュミス率が所定の閾値を超えるときに、イベントを生成するコアプロファイルモジュールと、

前記イベントに基づいて前記第1のモードと前記第2のモードとの間で前記システムの動作を切り替えるコア切り替えモジュールであって、第1の制御信号を受け取った後に前記第1の非対称コアによる前記アプリケーションの処理を選択的に停止し、前記第1の非対称コアの第1の状態を前記第2の非対称コアに転送する、コア切り替えモジュールとを備え、

前記第2の非対称コアは、前記第2のモードにおいて前記アプリケーションの実行を再開し、

前記コアプロファイルモジュールは、前記コア切り換えの頻度を監視し、前記コア切り換えの頻度が閾値を超えるときに、スラッシングを最小化するイベントを生成する、システム。

【請求項2】

前記第 2 のモード中、前記第 2 の非対称コアが前記アプリケーションの実行を再開するときに、命令翻訳なしに命令が実行される、請求項 1 に記載のシステム。

【請求項 3】

前記コア切り替えモジュールは、前記コア切り替えモジュールが前記第 1 の非対称コアによる前記アプリケーションの処理を選択的に停止するときに、前記第 1 の状態を保存するとともに前記第 2 の非対称コアを起動し、前記第 1 の状態を使用して前記第 2 の非対称コアを初期化する、請求項 1 または 2 に記載のシステム。

【請求項 4】

前記コア切り替えモジュールは、前記第 2 の非対称コアが起動したときに前記第 1 の非対称コアを停止し、前記第 1 の非対称コアが停止した後は、前記第 1 の非対称コアに電力が供給されないか、または待機電力が供給される、請求項 3 に記載のシステム。

10

【請求項 5】

前記コア切り替えモジュールは、前記第 2 のモードと前記第 1 のモードとの間で前記システムの動作を切り替え、前記第 1 の制御信号を受け取った後に前記第 2 の非対称コアによる前記アプリケーションの処理を選択的に停止し、また前記第 2 の非対称コアの第 2 の状態を前記第 1 の非対称コアに転送し、前記第 1 の非対称コアは、前記第 1 のモードにおいて前記アプリケーションの実行を再開し、前記第 1 の制御信号は、割り込みが無効であることを示す、請求項 1 から 4 のいずれか一項に記載のシステム。

【請求項 6】

前記第 1 のモード中、前記第 1 の非対称コアが前記アプリケーションの実行を再開するときに、命令翻訳なしに命令が実行される、請求項 5 に記載のシステム。

20

【請求項 7】

前記コア切り替えモジュールは、前記コア切り替えモジュールが前記第 2 の非対称コアによる前記アプリケーションの処理を選択的に停止するときに、前記第 2 の状態を保存するとともに前記第 1 の非対称コアを起動し、前記第 2 の状態を使用して前記第 1 の非対称コアを初期化する、請求項 5 または 6 に記載のシステム。

【請求項 8】

前記コア切り替えモジュールは、前記第 1 の非対称コアが起動したときに前記第 2 の非対称コアを停止し、前記第 2 の非対称コアが停止した後は、前記第 2 の非対称コアに電力が供給されないか、または待機電力が供給される、請求項 7 に記載のシステム。

30

【請求項 9】

前記コア切り替えモジュールは、前記第 1 の非対称コアが起動できなかったときに前記第 2 の状態を使用して前記第 2 の非対称コアを初期化し、前記第 2 の非対称コアは、前記第 2 のモードにおいて前記アプリケーションの実行を再開し、前記割り込みが有効化される、請求項 7 または 8 に記載のシステム。

【請求項 10】

前記コアプロファイルモジュールは、前記アプリケーションのコア使用率、リソース使用率、および動作性能のうち少なくとも 1 つに基づき第 2 の制御信号を生成する、請求項 1 から 9 のいずれか一項に記載のシステム。

【請求項 11】

前記第 2 の制御信号に基づきコア変更シーケンス (C C S) を開始する C C S モジュールをさらに備え、

40

前記コア切り替えモジュールは、前記 C C S に基づき、前記第 1 の非対称コアおよび前記第 2 の非対称コアのうち的一方と、前記第 1 の非対称コアおよび前記第 2 の非対称コアのうち他方との間で前記アプリケーションの実行を切り替える、請求項 10 に記載のシステム。

【請求項 12】

前記システムの電力消費を制御し、前記第 2 の制御信号および前記電力消費に基づき第 3 の制御信号を生成する、電力制御モジュール

50

をさらに備える、請求項 10 に記載のシステム。

【請求項 13】

前記第 3 の制御信号に基づきコア変更シーケンス (C C S) を開始する C C S モジュール

をさらに備え、

前記コア切り替えモジュールは、前記 C C S に基づき、前記第 1 の非対称コアおよび前記第 2 の非対称コアのうち的一方と、前記第 1 の非対称コアおよび前記第 2 の非対称コアのうち他方との間で前記アプリケーションの実行を切り替える、請求項 12 に記載のシステム。

【請求項 14】

前記第 2 の制御信号に基づき周波数変更シーケンス (F C S) を開始し、前記 F C S に基づき前記第 1 および第 2 の非対称コアのうち少なくとも 1 つの動作周波数を選択する、 F C S モジュール

をさらに備える、請求項 11 に記載のシステム。

【請求項 15】

前記第 2 の制御信号に基づき電圧変更シーケンス (V C S) を開始し、前記 V C S に基づき前記第 1 および第 2 の非対称コアのうち少なくとも 1 つの供給電圧を選択する、 V C S モジュールをさらに備える、請求項 11 に記載のシステム。

【請求項 16】

複数の前記第 1 の非対称コア

をさらに備え、

前記コア切り替えモジュールは、前記システムが前記第 1 のモードで動作するときに、前記 C C S に基づき、当該複数の前記第 1 の非対称コアのうち 2 つ以上を選択的に動作状態および休止状態にする、請求項 11、14 または 15 に記載のシステム。

【請求項 17】

前記コア切り替えモジュールと選択的に通信して、

割り込みを受け取り、

前記アプリケーションから第 1 の信号を受け取り、

前記割り込みおよび前記第 1 の信号を、前記コア切り替えモジュールにより動作状態にされた前記第 1 の非対称コアおよび前記第 2 の非対称コアのうち一方にルーティングする、グルーロジックモジュール

をさらに備える、請求項 1 から 16 のいずれか一項に記載のシステム。

【請求項 18】

前記コアプロファイルモジュールは、データキャッシュミス率、命令キャッシュミス率、および前記第 1 の非対称コアにより実行される周期毎の命令数のうち少なくとも 1 つに基づき、前記アプリケーションを実行するための予測命令実行率を生成し、

前記コア切り替えモジュールは、前記予測命令実行率に基づき、前記第 1 のモードと前記第 2 のモードとの間で動作を切り替える

請求項 1 から 17 のいずれか一項に記載のシステム。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照

本出願は、2008年6月25日出願の米国特許出願第12/145,660号、2007年8月27日出願の米国仮特許出願第60/968,143号、2007年10月10日出願の米国仮特許出願第60/978,936号、2007年10月22日出願の米国仮特許出願第60/981,606号、2008年1月21日出願の米国仮特許出願第61/022,431号、2008年2月18日出願の米国仮特許出願第61/029,476号、2008年5月1日出願の米国仮特許出願第61/049,641号、および2008年6月2日出願の米国仮特許出願第61/058,050号の優先権を主張する

10

20

30

40

50

。本出願は、2006年9月12日出願の米国仮特許出願第60/825,368号、2006年8月24日出願の米国仮特許出願第60/823,453号、および2006年8月10日出願の米国仮特許出願第60/822,015号の利益を主張する、2006年9月20日出願の米国特許出願第11/523,996号の一部継続出願である。上記出願の開示は、参照することにより本明細書にその全内容が組み入れられる。

【0002】

本出願は、モバイルコンピューティングデバイスに関し、より具体的には、モバイルコンピューティングデバイスのマルチコア処理システムのコアの動的な切り替えに関する。

【背景技術】

【0003】

本明細書に記載される背景的な説明は、開示の前後関係を概略的に提示することを目的としている。現在示されている発明者の研究は、この背景の項、および、その他出願の時点で先行技術として認定されない可能性のある説明の態様で説明されている範囲において、本開示に対する先行技術として明示的にも暗示的にも認められるものではない。

【0004】

携帯電話、MP3プレーヤ、グローバルポジショニングシステム(GPS)デバイス等のモバイルコンピューティングデバイスは、典型的には、電線電力および電池電力の両方を使用して電力供給される。モバイルコンピューティングデバイスは、典型的には、プロセッサ、メモリおよびディスプレイを含み、それらは、動作中電力を消費する。プロセッサは、一般に、より処理集中的でない単純なアプリケーション、およびより処理集中的な複雑なアプリケーションの両方を実行する。したがって、処理速度等のプロセッサの能力は、典型的には、実行される最も処理集中的なアプリケーションの性能要件に適合するように選択される。

【0005】

モバイルコンピューティングデバイスの1つの大きな制限は、充電することなく電池を使用してデバイスが動作可能な時間に関連する。処理集中的アプリケーションの性能要件に適合する高速プロセッサの使用は、一般に電力消費を増加させ、これは比較的短い電池寿命となる。

【0006】

図1Aおよび1Bを参照すると、デスクトップ型およびラップトップ型コンピュータは、複数のプロセッサ集積回路(IC)、または複数のコアを備える単一のプロセッサICを使用する。これらのシステムは、異なる種類のものであり得る。本明細書において使用される場合、プロセッサという用語は、1つ以上の処理コアを備えるICを指すために使用される。マルチコアプロセッサは、2つ以上の処理コアを備えるIC、システムオンチップ(SOC)、またはシステムインパッケージ(SIP)を指す。

【0007】

図1Aにおいて、主プロセッサ2および1つ以上の副プロセッサ3を備える非対称マルチプロセッサ(MP)システム1が示されている。非対称MPシステム1はまた、主コアおよび副コアを備える単一のICまたはSOCとして実現することができる。主プロセッサ2は、副プロセッサ3とは異なる命令セットアーキテクチャ(ISA)を有する。オペレーティングシステム(OS)は、主プロセッサ2上で動作することができる。アプリケーションは、副プロセッサ3上で動作することができる。副プロセッサ3は、OSのスレッドを実行せず、OSスケジューラに不可視となり得る。リアルタイムOS(RTOS)に対するOSドライバインタフェースは、副プロセッサ3上で動作することができる。省力化および主プロセッサ2のデューティサイクルの低減のために、主要な機能を副プロセッサ3にオフロードすることができる。単なる一例として、非対称MPシステム1は、特殊目的の処理(例えば、ビデオ、3Dグラフィック等)に使用することができる。副プロセッサ3は、アプリケーションが実行されるとき、主プロセッサ2に加えて追加的に動作し得るため、非対称MPシステム1は、大量の電力を消費し得る。

【0008】

10

20

30

40

50

図1Bにおいて、対称MPシステム5は、N個の同一プロセッサを備えることができ、Nは1より大きい整数である。対称MPシステム5もまた、N個の同一コアを備える単一のICまたはSOCとして実現することができる。Nは、MPシステム5の処理負荷に比例し得る。N個のプロセッサは、同じISAを使用する。N個のプロセッサは、OSスケジューラに可視となり得る。N個のプロセッサは、メモリおよび入力/出力(I/O)を含むシステムリソースへの透過的なアクセスを有することができる。処理負荷に依存して、N個のプロセッサのうちの一つ以上を使用してアプリケーションを実行することができる。対称MPシステム5の高コストおよび高電力消費は、このアーキテクチャを、より低コストのモバイルデバイスには不適切とする傾向がある。

【発明の概要】

【0009】

システムは、第1の非対称コア、第2の非対称コア、およびコア切り替えモジュールを備える。第1の非対称コアは、システムが第1のモードで動作するときアプリケーションを実行し、システムが第2のモードで動作するときに休止する。第2の非対称コアは、システムが第2のモードで動作しているときにアプリケーションを実行する。コア切り替えモジュールは、第1のモードと第2のモードとの間でシステムの動作を切り替える。コア切り替えモジュールは、第1の制御信号を受信した後、第1の非対称コアによるアプリケーションの処理を選択的に停止する。コア切り替えモジュールは、第1の非対称コアの第1の状態を、第2の非対称コアに転送する。第2の非対称コアは、第2のモードにおいて、アプリケーションの実行を再開する。

【0010】

別の特徴において、第1の制御信号は、割り込みが無効であることを示す。

【0011】

別の特徴において、第2のモード中、第2の非対称コアがアプリケーションの実行を再開するときに、第2の非対称コアは命令翻訳なしに命令を実行する。

【0012】

他の特徴において、該システムは、アプリケーションにサービスを提供するオペレーティングシステム(OS)をさらに備える。コア切り替えモジュールは、第1の非対称コアと第2の非対称コアとの間で、OSに対して透過的にアプリケーションの実行を切り替える。

【0013】

他の特徴において、第1の非対称コアの第1の最大速度は、第2の非対称コアの第2の最大速度より大きい。第1の非対称コアは、所定の周波数より高い周波数で動作する。第2の非対称コアは、所定の周波数より低い周波数で動作する。第1の非対称コアの第1の最大動作電力レベルは、第2の非対称コアの第2の最大動作電力レベルより大きい。

【0014】

他の特徴において、第1の非対称コアは、第1の命令セットアーキテクチャ(ISA)を使用する。第2の非対称コアは、第2のISAを使用する。第1のISAは、第2のISAと互換性を有する。第1のISAの命令の第1のセットは、第2のISAの命令の第2のセットのスーパーセットである。第1のセットは、第2のセットより多くの命令を含む。

【0015】

別の特徴において、OSは、カーネルを備える。コア切り替えモジュールは、カーネルのレベルより高位で実行される。

【0016】

他の特徴において、該システムは、ハイパーバイザモジュールをさらに備える。コア切り替えモジュールは、ハイパーバイザモジュールと統合される。

【0017】

他の特徴において、コア切り替えモジュールは、コア切り替えモジュールが第1の非対称コアによるアプリケーションの処理を選択的に停止するときに、第1の状態を保存する

10

20

30

40

50

。コア切り替えモジュールは、第2の非対称コアを起動し、第1の状態を使用して第2の非対称コアを初期化する。割り込みは、第2の非対称コアがアプリケーションの実行を再開した後に有効化される。コア切り替えモジュールは、第2の非対称コアが起動したときに第1の非対称コアを停止する。第1の非対称コアが停止した後は、第1の非対称コアに電力が供給されないか、または待機電力が供給される。

【0018】

他の特徴において、該システムは、第1の非対称コアと通信するレベル2(L2)キャッシュをさらに備える。第1の非対称コアが停止した後は、L2キャッシュに電力が供給されないか、または待機電力が供給される。

【0019】

他の特徴において、コア切り替えモジュールは、第2の非対称コアが起動できなかったときに第1の状態を使用して第1の非対称コアを初期化する。第1の非対称コアは、第1のモードにおいて、アプリケーションの実行を再開し、割り込みが有効化される。

【0020】

他の特徴において、コア切り替えモジュールは、第2のモードと第1のモードとの間でシステムの動作を切り替える。コア切り替えモジュールは、第1の制御信号を受信した後、第2の非対称コアによるアプリケーションの処理を選択的に停止する。コア切り替えモジュールは、第2の非対称コアの第2の状態を、第1の非対称コアに転送する。第1の非対称コアは、第1のモードにおいて、アプリケーションの実行を再開する。第1の制御信号は、割り込みが無効であることを示す。

【0021】

別の特徴において、第1のモード中、第1の非対称コアがアプリケーションの実行を再開するときに、命令翻訳なしに命令が実行される。

【0022】

他の特徴において、該システムは、アプリケーションにサービスを提供するオペレーティングシステム(OS)をさらに備える。コア切り替えモジュールは、第2の非対称コアと第1の非対称コアとの間で、OSに対して透過的にアプリケーションの実行を切り替える。

【0023】

他の特徴において、コア切り替えモジュールは、コア切り替えモジュールが第2の非対称コアによるアプリケーションの処理を選択的に停止するときに、第2の状態を保存する。コア切り替えモジュールは、第1の非対称コアを起動し、第2の状態を使用して第1の非対称コアを初期化する。割り込みは、第1の非対称コアがアプリケーションの実行を再開した後に有効化される。

【0024】

他の特徴において、該システムは、第1の非対称コアと通信するレベル2(L2)キャッシュをさらに備える。第1の非対称コアが起動した後に、L2キャッシュに電力が供給される。

【0025】

他の特徴において、コア切り替えモジュールは、第1の非対称コアが起動したときに第2の非対称コアを停止する。第2の非対称コアが停止した後は、第2の非対称コアに電力が供給されないか、または待機電力が供給される。

【0026】

他の特徴において、コア切り替えモジュールは、第1の非対称コアが起動できなかったときに第2の状態を使用して第2の非対称コアを初期化する。第2の非対称コアは、第2のモードにおいて、アプリケーションの実行を再開し、割り込みが有効化される。

【0027】

別の特徴において、該システムは、アプリケーションのコア使用率、リソース使用率、および動作性能のうち少なくとも1つに基づき第2の制御信号を生成するコアプロファイルモジュールをさらに備える。

10

20

30

40

50

【 0 0 2 8 】

他の特徴において、該システムは、第2の制御信号に基づきコア変更シーケンス(CCS)を開始するCCSモジュールをさらに備える。コア切り替えモジュールは、CCSに基づき、第1および第2の非対称コアのうち的一方と、第1および第2の非対称コアのうちの間でアプリケーションの実行を切り替える。

【 0 0 2 9 】

他の特徴において、CCSモジュールは、アプリケーションによる第2の非対称コアのコア使用率が、第1の所定の閾値以上である場合、CCSを開始する。CCSモジュールは、アプリケーションによる第2の非対称コアのコア使用率が、第1の所定の期間、第2の所定の閾値以上である場合、CCSを開始する。CCSモジュールは、第2の非対称コアの予想コア使用率が、第3の所定の閾値以上である場合、CCSを開始する。予想コア使用率は、アプリケーションの種類およびアプリケーションの実行の履歴のうち少なくとも1つに基づき決定される。CCSモジュールは、アプリケーションによる第1の非対称コアのコア使用率が、第4の所定の閾値以下である場合、CCSを開始する。CCSモジュールは、アプリケーションによる第1の非対称コアのコア使用率が、第2の所定の期間、第5の所定の閾値以下である場合、CCSを開始する。

10

【 0 0 3 0 】

別の特徴において、CCSモジュールは、アプリケーションの種類、アプリケーションの数、ならびに第1および第2の非対称コアのうち的一方により実行される命令の種類のうち少なくとも1つに基づき、前記CCSを開始する。

20

【 0 0 3 1 】

別の特徴において、コアプロファイルモジュールは、第1および第2の非対称コアのうち的一方と、第1および第2の非対称コアのうちの間でアプリケーションの実行が切り替えられる回数に基づき、第2の制御信号を生成する。

【 0 0 3 2 】

他の特徴において、該システムは、システムの電力消費を制御し、第2の制御信号および電力消費に基づき第3の制御信号を生成する、電力制御モジュールをさらに備える。システムは、第3の制御信号に基づきコア変更シーケンス(CCS)を開始するCCSモジュールをさらに備える。コア切り替えモジュールは、CCSに基づき、第1および第2の非対称コアのうち的一方と、第1および第2の非対称コアのうちの間でアプリケーションの実行を切り替える。

30

【 0 0 3 3 】

別の特徴において、該システムは、第2の制御信号に基づき周波数変更シーケンス(FCS)を開始し、FCSに基づき第1および第2の非対称コアのうち少なくとも1つの動作周波数を選択する、FCSモジュールをさらに備える。

【 0 0 3 4 】

別の特徴において、該システムは、第2の制御信号に基づき電圧変更シーケンス(VCS)を開始し、VCSに基づき第1および第2の非対称コアのうち少なくとも1つの供給電圧を選択する、VCSモジュールをさらに備える。

【 0 0 3 5 】

別の特徴において、該システムは、システムが第1のモードと第2のモードとの間で動作を切り替えるときに割り込みを無効化し、システムが第2のモードと第1のモードとの間で動作を切り替えるときに割り込みを無効化する、電力管理モジュールをさらに備える。

40

【 0 0 3 6 】

他の特徴において、該システムは、複数の第1の非対称コアをさらに備える。コア切り替えモジュールは、システムが第1のモードで動作するときに、CCSに基づき、複数の第1の非対称コアのうち2つ以上を選択的に動作状態および休止状態にする。

【 0 0 3 7 】

別の特徴において、該システムは、コア切り替えモジュールと選択的に通信し、割り込

50

みを受信し、アプリケーションから第1の信号を受信し、割り込みおよび第1の信号を、コア切り替えモジュールにより動作状態にされた第1および第2の非対称コアのうち的一方にルーティングする、グルーロジックモジュールをさらに備える。

【0038】

別の特徴において、システムオンチップ(SOC)が、システムを備える。

【0039】

別の特徴において、システムインパッケージ(SIP)が、システムを備える。

【0040】

さらに他の特徴において、方法は、第1のモードで動作するときに第1の非対称コアを使用してアプリケーションを実行するステップを含む。第1の非対称コアは、第2のモードで動作するときに休止している。該方法は、コア切り替えモジュールを使用して、第1のモードと第2のモードとの間で動作を切り替えるステップをさらに含む。該方法は、第1の制御信号を受信した後、コア切り替えモジュールを使用して第1の非対称コアによるアプリケーションの処理を選択的に停止するステップをさらに含む。該方法は、コア切り替えモジュールを使用して、第1の非対称コアの第1の状態を第2の非対称コアに転送するステップと、第2の非対称コアを使用して、第2のモードにおいてアプリケーションの実行を再開するステップとをさらに含む。

10

【0041】

別の特徴において、該方法は、割り込みを無効化するステップと、第1の制御信号を介して割り込みが無効であることを示すステップとをさらに含む。

20

【0042】

別の特徴において、該方法は、第2のモード中、第2の非対称コアがアプリケーションの実行を再開するときに、命令翻訳なしに命令を実行するステップをさらに含む。

【0043】

別の特徴において、該方法は、オペレーティングシステム(OS)を介してアプリケーションにサービスを提供するステップと、コア切り替えモジュールを使用して、第1の非対称コアと第2の非対称コアとの間で、OSに対して透過的にアプリケーションの実行を切り替えるステップとをさらに含む。

【0044】

他の特徴において、該方法は、第1の最大速度で第1の非対称コアを選択的に動作させるステップと、第2の最大速度で第2の非対称コアを選択的に動作させるステップとをさらに含む。第1の最大速度は、第2の最大速度よりも大きい。該方法は、第1の最大動作電力レベルで第1の非対称コアを選択的に動作させるステップと、第2の最大動作電力レベルで第2の非対称コアを選択的に動作させるステップとをさらに含む。第1の最大動作電力レベルは、第2の最大動作電力レベルよりも大きい。該方法は、所定の周波数より高い周波数で第1の非対称コアを選択的に動作させるステップと、所定の周波数より低い周波数で第2の非対称コアを選択的に動作させるステップとをさらに含む。

30

【0045】

他の特徴において、該方法は、第1の命令セットアーキテクチャ(ISA)を使用して第1の非対称コアを動作させるステップと、第2のISAを使用して第2の非対称コアを動作させるステップとをさらに含む。第1のISAは、第2のISAと互換性を有する。該方法は、第1のISAの命令の第1のセットを使用して第1の非対称コアを動作させるステップと、第2のISAの命令の第2のセットを使用して第2の非対称コアを動作させるステップとをさらに含む。第1のセットは、第2のセットのスーパーセットである。第1のセットは、第2のセットより多くの命令を含む。

40

【0046】

別の特徴において、該方法は、OSのカーネルを提供するステップと、カーネルのレベルより高位でコア切り替えモジュールを実行するステップとをさらに含む。

【0047】

別の特徴において、該方法は、ハイパーバイザモジュールを提供するステップと、コア

50

切り替えモジュールをハイパーバイザモジュールと統合するステップとをさらに含む。

【 0 0 4 8 】

他の特徴において、該方法は、コア切り替えモジュールが第 1 の非対称コアによるアプリケーションの処理を選択的に停止するときに、第 1 の状態を保存するステップをさらに含む。該方法は、第 2 の非対称コアを起動するステップと、第 1 の状態を使用して第 2 の非対称コアを初期化するステップとをさらに含む。該方法は、第 2 の非対称コアがアプリケーションの実行を再開した後に割り込みを有効化するステップをさらに含む。該方法は、第 2 の非対称コアが起動したときに第 1 の非対称コアを停止するステップと、第 1 の非対称コアが停止した後は、第 1 の非対称コアに電力を供給しないか、または待機電力を供給するステップとをさらに含む。

10

【 0 0 4 9 】

他の特徴において、該方法は、レベル 2 (L 2) キャッシュを提供するステップをさらに含む。第 1 の非対称コアは、第 1 の非対称コアが動作状態であるときに L 2 キャッシュと通信する。該方法は、第 1 の非対称コアが停止した後は、L 2 キャッシュに電力を供給しないか、または待機電力を供給するステップをさらに含む。

【 0 0 5 0 】

別の特徴において、該方法は、第 2 の非対称コアが起動できなかったときに第 1 の状態を使用して第 1 の非対称コアを初期化するステップと、第 1 のモードにおいて第 1 の非対称コアを使用してアプリケーションの実行を再開するステップと、割り込みを有効化するステップとをさらに含む。

20

【 0 0 5 1 】

別の特徴において、該方法は、コア切り替えモジュールを使用して、第 2 のモードと第 1 のモードとの間で動作を切り替えるステップと、割り込みが無効であることを示す第 1 の制御信号を受信した後に、コア切り替えモジュールを使用して、第 2 の非対称コアによるアプリケーションの処理を選択的に停止するステップと、コア切り替えモジュールを使用して、第 2 の非対称コアの第 2 の状態を第 1 の非対称コアに転送するステップと、第 1 の非対称コアを使用して第 1 のモードにおいてアプリケーションの実行を再開するステップとをさらに含む。

【 0 0 5 2 】

別の特徴において、該方法は、第 1 のモード中、第 1 の非対称コアがアプリケーションの実行を再開するときに、命令翻訳なしに命令を実行するステップをさらに含む。

30

【 0 0 5 3 】

別の特徴において、該方法は、オペレーティングシステム (O S) を介してアプリケーションにサービスを提供するステップと、コア切り替えモジュールを使用して、第 2 の非対称コアと第 1 の非対称コアとの間で、O S に対して透過的にアプリケーションの実行を切り替えるステップとをさらに含む。

【 0 0 5 4 】

他の特徴において、該方法は、コア切り替えモジュールが第 2 の非対称コアによるアプリケーションの処理を選択的に停止するときに、第 2 の状態を保存するステップをさらに含む。該方法は、第 1 の非対称コアを起動するステップと、第 2 の状態を使用して第 1 の非対称コアを初期化するステップとをさらに含む。該方法は、第 1 の非対称コアがアプリケーションの実行を再開した後に割り込みを有効化するステップをさらに含む。

40

【 0 0 5 5 】

他の特徴において、該方法は、レベル 2 (L 2) キャッシュを提供するステップをさらに含む。第 1 の非対称コアは、第 1 の非対称コアが動作状態であるときに L 2 キャッシュと通信する。該方法は、第 1 の非対称コアが起動した後に、L 2 キャッシュに電力を供給するステップをさらに含む。

【 0 0 5 6 】

他の特徴において、該方法は、第 1 の非対称コアが起動したときに第 2 の非対称コアを停止するステップと、第 2 の非対称コアが停止した後は、第 2 の非対称コアに電力を供給

50

しないか、または待機電力を供給するステップとをさらに含む。

【 0 0 5 7 】

別の特徴において、該方法は、第 1 の非対称コアが起動できなかったときに第 2 の状態を使用して第 2 の非対称コアを初期化するステップと、第 2 のモードにおいて第 2 の非対称コアを使用してアプリケーションの実行を再開するステップと、割り込みを有効化するステップとをさらに含む。

【 0 0 5 8 】

別の特徴において、該方法は、アプリケーションのコア使用率、リソース使用率、および動作性能のうちの少なくとも 1 つに基づき第 2 の制御信号を生成するステップをさらに含む。

10

【 0 0 5 9 】

別の特徴において、該方法は、第 2 の制御信号に基づきコア変更シーケンス (C C S) を開始するステップと、コア切り替えモジュールを使用して、C C S に基づき、第 1 および第 2 の非対称コアのうち的一方と、第 1 および第 2 の非対称コアのうち他方との間でアプリケーションの実行を切り替えるステップとをさらに含む。

【 0 0 6 0 】

他の特徴において、該方法は、アプリケーションによる第 2 の非対称コアのコア使用率が、第 1 の所定の閾値以上である場合、C C S を開始するステップをさらに含む。該方法は、アプリケーションによる第 2 の非対称コアのコア使用率が、第 1 の所定の期間、第 2 の所定の閾値以上である場合、C C S を開始するステップをさらに含む。該方法は、アプリケーションによる第 1 の非対称コアのコア使用率が、第 3 の所定の閾値以下である場合、C C S を開始するステップをさらに含む。該方法は、アプリケーションによる第 1 の非対称コアのコア使用率が、第 1 の所定の期間、第 4 の所定の閾値以下である場合、C C S を開始するステップをさらに含む。

20

【 0 0 6 1 】

別の特徴において、該方法は、アプリケーションの種類およびアプリケーションの実行の履歴のうちの少なくとも 1 つに基づき予測コア使用率を決定するステップと、第 2 の非対称コアの予測コア使用率が所定の閾値以上である場合、C C S を開始するステップとをさらに含む。

【 0 0 6 2 】

別の特徴において、該方法は、第 1 および第 2 の非対称コアのうち的一方により実行されるアプリケーションの数、第 1 および第 2 の非対称コアのうち一方により実行されるアプリケーションの種類、ならびに第 1 および第 2 の非対称コアのうち一方により実行される命令の種類のうち少なくとも 1 つに基づき、C C S を開始するステップをさらに含む。

30

【 0 0 6 3 】

別の特徴において、該方法は、第 1 および第 2 の非対称コアのうち一方と、第 1 および第 2 の非対称コアのうち他方との間でアプリケーションの実行が切り替えられる回数に基づき、第 2 の制御信号を生成するステップをさらに含む。

【 0 0 6 4 】

別の特徴において、該方法は、電力消費を制御するステップと、第 2 の制御信号および電力消費に基づき第 3 の制御信号を生成するステップと、第 3 の制御信号に基づきコア変更シーケンス (C C S) を開始するステップと、コア切り替えモジュールを使用して、C C S に基づき、第 1 および第 2 の非対称コアのうち一方と、第 1 および第 2 の非対称コアのうち他方との間でアプリケーションの実行を切り替えるステップとをさらに含む。

40

【 0 0 6 5 】

別の特徴において、該方法は、第 2 の制御信号に基づき周波数変更シーケンス (F C S) を開始するステップと、F C S に基づき第 1 および第 2 の非対称コアのうち少なくとも 1 つの動作周波数を選択するステップとをさらに含む。

【 0 0 6 6 】

50

別の特徴において、該方法は、第2の制御信号に基づき電圧変更シーケンス(VCS)を開始するステップと、VCSに基づき第1および第2の非対称コアのうちの少なくとも1つの供給電圧を選択するステップとをさらに含む。

【0067】

別の特徴において、該方法は、複数の第1の非対称コアを提供するステップと、コア切り替えモジュールを使用して、第1のモードで動作するときに、CCSに基づき、複数の第1の非対称コアのうちの2つ以上を選択的に動作状態および休止状態にするステップをさらに含む。

【0068】

別の特徴において、該方法は、グルーロジックモジュールを提供するステップと、グルーロジックモジュールを使用してコア切り替えモジュールと選択的に通信するステップと、グルーロジックモジュールを介して割り込みを受信するステップと、グルーロジックモジュールを介してアプリケーションから第1の信号を受信するステップと、グルーロジックモジュールを使用して、割り込みおよび第1の信号を、コア切り替えモジュールにより動作状態にされた第1および第2の非対称コアのうちの一方にルーティングするステップとをさらに含む。

【0069】

別の特徴において、該方法は、第1および第2の非対称コアならびにコア切り替えモジュールを、システムオンチップ(SOC)およびシステムインパッケージ(SIP)のうちの一方において提供するステップをさらに含む。

【0070】

さらに他の特徴において、システムは、システムが第1のモードで動作するときにアプリケーションを実行するための第1のコア手段を備える。第1の非対称コア手段は、システムが第2のモードで動作するときに休止している。システムは、システムが第2のモードで動作するときにアプリケーションを実行するための第2の非対称コア手段をさらに備える。システムは、第1のモードと第2のモードとの間で動作を切り替えるためのコア切り替え手段をさらに備える。コア切り替え手段は、第1の制御信号を受信した後、第1の非対称コア手段によるアプリケーションの処理を選択的に停止する。コア切り替え手段は、第1の非対称コア手段の第1の状態を、第2の非対称コア手段に転送する。第2の非対称コア手段は、第2のモードにおいて、アプリケーションの実行を再開する。

【0071】

別の特徴において、第1の制御信号は、割り込みが無効であることを示す。

【0072】

別の特徴において、第2のモード中、第2の非対称コア手段がアプリケーションの実行を再開するときに、第2の非対称コア手段は命令翻訳なしに命令を実行する。

【0073】

他の特徴において、該システムは、アプリケーションにサービスを提供するオペレーティングシステム(OS)をさらに備える。コア切り替えモジュールは、第1の非対称コア手段と第2の非対称コア手段との間で、OSに対して透過的にアプリケーションの実行を切り替える。

【0074】

他の特徴において、第1の非対称コア手段の第1の最大速度は、第2の非対称コア手段の第2の最大速度より大きい。第1の非対称コア手段は、所定の周波数より高い周波数で動作する。第2の非対称コア手段は、所定の周波数より低い周波数で動作する。第1の非対称コア手段の第1の最大動作電力レベルは、第2の非対称コア手段の第2の最大動作電力レベルより大きい。

【0075】

他の特徴において、第1の非対称コア手段は、第1の命令セットアーキテクチャ(ISA)を使用する。第2の非対称コア手段は、第2のISAを使用する。第1のISAは、第2のISAと互換性を有する。第1のISAの命令の第1のセットは、第2のISAの

10

20

30

40

50

命令の第2のセットのスーパーセットである。第1のセットは、第2のセットより多くの命令を含む。

【0076】

別の特徴において、OSは、カーネルを備える。コア切り替え手段は、カーネルのレベルより高位で実行される。

【0077】

他の特徴において、該システムは、コアを切り替えるためのハイパーバイザ手段をさらに備える。コア切り替え手段は、ハイパーバイザ手段と統合される。

【0078】

他の特徴において、コア切り替え手段は、コア切り替え手段が第1の非対称コア手段によるアプリケーションの処理を選択的に停止するとき、第1の状態を保存する。コア切り替え手段は、第2の非対称コア手段を起動し、第1の状態を使用して第2の非対称コア手段を初期化する。割り込みは、第2の非対称コア手段がアプリケーションの実行を再開した後に有効化される。コア切り替え手段は、第2の非対称コア手段が起動したときに第1の非対称コア手段を停止する。第1の非対称コア手段が停止した後は、第1の非対称コア手段に電力が供給されないか、または待機電力が供給される。

10

【0079】

他の特徴において、該システムは、第1の非対称コア手段の命令およびデータをキャッシュするためのレベル2(L2)キャッシュ手段をさらに備える。第1の非対称コア手段が停止した後は、L2キャッシュ手段に電力が供給されないか、または待機電力が供給される。

20

【0080】

他の特徴において、コア切り替え手段は、第2の非対称コア手段が起動できなかったときに第1の状態を使用して第1の非対称コア手段を初期化する。第1の非対称コア手段は、第1のモードにおいて、アプリケーションの実行を再開し、割り込みが有効化される。

【0081】

他の特徴において、コア切り替え手段は、第2のモードと第1のモードとの間でシステムの動作を切り替える。コア切り替え手段は、割り込みが無効であることを示す第1の制御信号を受信した後、第2の非対称コア手段によるアプリケーションの処理を選択的に停止する。コア切り替え手段は、第2の非対称コア手段の第2の状態を、第1の非対称コア手段に転送する。第1の非対称コア手段は、第1のモードにおいて、アプリケーションの実行を再開する。

30

【0082】

別の特徴において、第1のモード中、第1の非対称コア手段がアプリケーションの実行を再開するとき、命令翻訳なしに命令が実行される。

【0083】

他の特徴において、該システムは、アプリケーションにサービスを提供するオペレーティングシステム(OS)をさらに備える。コア切り替え手段は、第2の非対称コア手段と第1の非対称コア手段との間で、OSに対して透過的にアプリケーションの実行を切り替える。

40

【0084】

他の特徴において、コア切り替え手段は、コア切り替え手段が第2の非対称コア手段によるアプリケーションの処理を選択的に停止するとき、第2の状態を保存する。コア切り替え手段は、第1の非対称コア手段を起動し、第2の状態を使用して第1の非対称コア手段を初期化する。割り込みは、第1の非対称コア手段がアプリケーションの実行を再開した後に有効化される。

【0085】

他の特徴において、該システムは、第1の非対称コア手段の命令およびデータをキャッシュするためのレベル2(L2)キャッシュ手段をさらに備える。第1の非対称コア手段が起動した後に、L2キャッシュ手段に電力が供給される。

50

【 0 0 8 6 】

他の特徴において、コア切り替え手段は、第1の非対称コア手段が起動したときに第2の非対称コア手段を停止する。第2の非対称コア手段が停止した後は、第2の非対称コア手段に電力が供給されないか、または待機電力が供給される。

【 0 0 8 7 】

他の特徴において、コア切り替え手段は、第1の非対称コア手段が起動できなかつたときに第2の状態を使用して第2の非対称コア手段を初期化する。第2の非対称コア手段は、第2のモードにおいて、アプリケーションの実行を再開し、割り込みが有効化される。

【 0 0 8 8 】

別の特徴において、該システムは、アプリケーションのコア使用率、リソース使用率、および動作性能のうちの少なくとも1つに基づき第2の制御信号を生成するためのコアプロファイル手段をさらに備える。

10

【 0 0 8 9 】

他の特徴において、該システムは、第2の制御信号に基づきコア変更シーケンス(CCS)を開始するためのCCS手段をさらに備える。コア切り替え手段は、CCSに基づき、第1および第2の非対称コア手段のうち的一方と、第1および第2の非対称コア手段のうちの他方との間でアプリケーションの実行を切り替える。

【 0 0 9 0 】

他の特徴において、CCS手段は、アプリケーションによる第2の非対称コア手段のコア使用率が、第1の所定の閾値以上である場合、CCSを開始する。CCS手段は、アプリケーションによる第2の非対称コア手段のコア使用率が、第1の所定の期間、第2の所定の閾値以上である場合、CCSを開始する。CCS手段は、第2の非対称コア手段の予想コア使用率が、第3の所定の閾値以上である場合、CCSを開始する。予想コア使用率は、アプリケーションの種類およびアプリケーションの実行の履歴のうちの少なくとも1つに基づき決定される。CCS手段は、アプリケーションによる第1の非対称コア手段のコア使用率が、第4の所定の閾値以下である場合、CCSを開始する。CCS手段は、アプリケーションによる第1の非対称コア手段のコア使用率が、第2の所定の期間、第5の所定の閾値以下である場合、CCSを開始する。

20

【 0 0 9 1 】

別の特徴において、CCS手段は、アプリケーションの種類、アプリケーションの数、ならびに第1および第2の非対称コア手段のうち的一方により実行される命令の種類のうち少なくとも1つに基づき、前記CCSを開始する。

30

【 0 0 9 2 】

別の特徴において、コアプロファイル手段は、第1および第2の非対称コア手段のうち的一方と、第1および第2の非対称コア手段のうちの他方との間でアプリケーションの実行が切り替えられる回数に基づき、第2の制御信号を生成する。

【 0 0 9 3 】

他の特徴において、該システムは、システムの電力消費を制御し、第2の制御信号および電力消費に基づき第3の制御信号を生成するための、電力制御手段をさらに備える。該システムは、第3の制御信号に基づきコア変更シーケンス(CCS)を開始するCCS手段をさらに備える。コア切り替え手段は、CCSに基づき、第1および第2の非対称コア手段のうち的一方と、第1および第2の非対称コア手段のうちの他方との間でアプリケーションの実行を切り替える。

40

【 0 0 9 4 】

別の特徴において、該システムは、第2の制御信号に基づき周波数変更シーケンス(FCS)を開始し、FCSに基づき第1および第2の非対称コア手段のうちの少なくとも1つの動作周波数を選択するための、FCS手段をさらに備える。

【 0 0 9 5 】

別の特徴において、該システムは、第2の制御信号に基づき電圧変更シーケンス(VCS)を開始し、VCSに基づき第1および第2の非対称コア手段のうちの少なくとも1つ

50

の供給電圧を選択するための、VCS手段をさらに備える。

【0096】

別の特徴において、該システムは、システムが第1のモードと第2のモードとの間で動作を切り替えるときに割り込みを無効化し、システムが第2のモードと第1のモードとの間で動作を切り替えるときに割り込みを無効化するための、電力管理手段をさらに備える。

【0097】

他の特徴において、該システムは、複数の第1の非対称コア手段をさらに備える。コア切り替えモジュールは、システムが第1のモードで動作するときに、CCSに基づき、複数の第1の非対称コア手段のうちの2つ以上を選択的に動作状態および休止状態にする。

10

【0098】

他の特徴において、該システムは、コア切り替えモジュールと選択的に通信するためにグルーロジック手段をさらに備える。グルーロジック手段は、割り込みを受信し、アプリケーションから第1の信号を受信し、割り込みおよび第1の信号を、コア切り替えモジュールにより動作状態にされた第1および第2の非対称コア手段のうちの一方にルーティングする。

【0099】

別の特徴において、システムオンチップ(SOC)が、システムを備える。

【0100】

別の特徴において、システムインパッケージ(SIP)が、システムを備える。

20

【0101】

さらに他の特徴において、コンピュータが読取り可能な媒体に格納され、プロセッサにより実行されるコンピュータプログラムは、第1のモードで動作するときに第1の非対称コアを使用してアプリケーションを実行するステップを含む。第1の非対称コアは、第2のモードで動作するときに休止している。コンピュータプログラムは、コア切り替えモジュールを使用して、第1のモードと第2のモードとの間で動作を切り替えるステップをさらに含む。コンピュータプログラムは、第1の制御信号を受信した後、コア切り替えモジュールを使用して第1の非対称コアによるアプリケーションの処理を選択的に停止するステップをさらに含む。コンピュータプログラムは、コア切り替えモジュールを使用して、第1の非対称コアの第1の状態を第2の非対称コアに転送するステップと、第2の非対称コアを使用して、第2のモードにおいてアプリケーションの実行を再開するステップとをさらに含む。

30

【0102】

別の特徴において、コンピュータプログラムは、割り込みを無効化するステップと、第1の制御信号を介して割り込みが無効であることを示すステップとをさらに含む。

【0103】

別の特徴において、コンピュータプログラムは、第2のモード中、第2の非対称コアがアプリケーションの実行を再開するときに、命令翻訳なしに命令を実行するステップをさらに含む。

【0104】

別の特徴において、コンピュータプログラムは、オペレーティングシステム(OS)を介してアプリケーションにサービスを提供するステップと、コア切り替えモジュールを使用して、第1の非対称コアと第2の非対称コアとの間で、OSに対して透過的にアプリケーションの実行を切り替えるステップとをさらに含む。

40

【0105】

他の特徴において、コンピュータプログラムは、第1の最大速度で第1の非対称コアを選択的に動作させるステップと、第2の最大速度で第2の非対称コアを選択的に動作させるステップとをさらに含む。第1の最大速度は、第2の最大速度よりも大きい。コンピュータプログラムは、第1の最大動作電力レベルで第1の非対称コアを選択的に動作させるステップと、第2の最大動作電力レベルで第2の非対称コアを選択的に動作させるステッ

50

プとをさらに含む。第1の最大動作電力レベルは、第2の最大動作電力レベルよりも大きい。コンピュータプログラムは、所定の周波数より高い周波数で第1の非対称コアを選択的に動作させるステップと、所定の周波数より低い周波数で第2の非対称コアを選択的に動作させるステップとをさらに含む。

【0106】

他の特徴において、コンピュータプログラムは、第1の命令セットアーキテクチャ（ISA）を使用して第1の非対称コアを動作させるステップと、第2のISAを使用して第2の非対称コアを動作させるステップとをさらに含む。第1のISAは、第2のISAと互換性を有する。コンピュータプログラムは、第1のISAの命令の第1のセットを使用して第1の非対称コアを動作させるステップと、第2のISAの命令の第2のセットを使用して第2の非対称コアを動作させるステップとをさらに含む。第1のセットは、第2のセットのスーパーセットである。第1のセットは、第2のセットより多くの命令を含む。

10

【0107】

別の特徴において、コンピュータプログラムは、OSのカーネルを提供するステップと、カーネルのレベルより高位でコア切り替えモジュールを実行するステップとをさらに含む。

【0108】

別の特徴において、コンピュータプログラムは、ハイパーバイザモジュールを提供するステップと、コア切り替えモジュールをハイパーバイザモジュールと統合するステップとをさらに含む。

20

【0109】

他の特徴において、コンピュータプログラムは、コア切り替えモジュールが第1の非対称コアによるアプリケーションの処理を選択的に停止するとき、第1の状態を保存するステップをさらに含む。コンピュータプログラムは、第2の非対称コアを起動するステップと、第1の状態を使用して第2の非対称コアを初期化するステップとをさらに含む。コンピュータプログラムは、第2の非対称コアがアプリケーションの実行を再開した後に割り込みを有効化するステップをさらに含む。コンピュータプログラムは、第2の非対称コアが起動したときに第1の非対称コアを停止するステップと、第1の非対称コアが停止した後は、第1の非対称コアに電力を供給しないか、または待機電力を供給するステップとをさらに含む。

30

【0110】

他の特徴において、コンピュータプログラムは、レベル2（L2）キャッシュを提供するステップをさらに含む。第1の非対称コアは、第1の非対称コアが動作状態であるときにL2キャッシュと通信する。コンピュータプログラムは、第1の非対称コアが停止した後は、L2キャッシュに電力を供給しないか、または待機電力を供給するステップをさらに含む。

【0111】

別の特徴において、コンピュータプログラムは、第2の非対称コアが起動できなかったときに第1の状態を使用して初期化するステップと、第1のモードにおいて第1の非対称コアを用いてアプリケーションの実行を再開するステップと、割り込みを有効化するステップとをさらに含む。

40

【0112】

別の特徴において、コンピュータプログラムは、コア切り替えモジュールを使用して、第2のモードと第1のモードとの間で動作を切り替えるステップと、割り込みが無効であることを示す第1の制御信号を受信した後に、コア切り替えモジュールを使用して、第2の非対称コアによるアプリケーションの処理を選択的に停止するステップと、コア切り替えモジュールを使用して、第2の非対称コアの第2の状態を第1の非対称コアに転送するステップと、第1の非対称コアを使用して第1のモードにおいてアプリケーションの実行を再開するステップとをさらに含む。

【0113】

50

別の特徴において、コンピュータプログラムは、第1のモード中、第1の非対称コアがアプリケーションの実行を再開するときに、命令翻訳なしに命令を実行するステップをさらに含む。

【0114】

別の特徴において、コンピュータプログラムは、オペレーティングシステム(OS)を介してアプリケーションにサービスを提供するステップと、コア切り替えモジュールを使用して、第2の非対称コアと第1の非対称コアとの間で、OSに対して透過的にアプリケーションの実行を切り替えるステップとをさらに含む。

【0115】

他の特徴において、コンピュータプログラムは、コア切り替えモジュールが第2の非対称コアによるアプリケーションの処理を選択的に停止するときに、第2の状態を保存するステップをさらに含む。コンピュータプログラムは、第1の非対称コアを起動するステップと、第2の状態を使用して第1の非対称コアを初期化するステップとをさらに含む。コンピュータプログラムは、第1の非対称コアがアプリケーションの実行を再開した後に割り込みを有効化するステップをさらに含む。

10

【0116】

他の特徴において、コンピュータプログラムは、レベル2(L2)キャッシュを提供するステップをさらに含む。第1の非対称コアは、第1の非対称コアが動作状態であるときにL2キャッシュと通信する。コンピュータプログラムは、第1の非対称コアが起動した後に、L2キャッシュに電力を供給するステップをさらに含む。

20

【0117】

他の特徴において、コンピュータプログラムは、第1の非対称コアが起動したときに第2の非対称コアを停止するステップと、第2の非対称コアが停止した後は、第2の非対称コアに電力を供給しないか、または待機電力を供給するステップとをさらに含む。

【0118】

別の特徴において、コンピュータプログラムは、第1の非対称コアが起動できなかったときに第2の状態を使用して第2の非対称コアを初期化するステップと、第2のモードにおいて第2の非対称コアを用いてアプリケーションの実行を再開するステップと、割り込みを有効化するステップとをさらに含む。

【0119】

別の特徴において、コンピュータプログラムは、アプリケーションのコア使用率、リソース使用率、および動作性能のうちの少なくとも1つに基づき第2の制御信号を生成するステップをさらに含む。

30

【0120】

別の特徴において、コンピュータプログラムは、第2の制御信号に基づきコア変更シーケンス(CCS)を開始するステップと、コア切り替えモジュールを使用して、CCSに基づき、第1および第2の非対称コアのうち的一方と、第1および第2の非対称コアのうちの他方との間でアプリケーションの実行を切り替えるステップとをさらに含む。

【0121】

他の特徴において、コンピュータプログラムは、アプリケーションによる第2の非対称コアのコア使用率が、第1の所定の閾値以上である場合、CCSを開始するステップをさらに含む。コンピュータプログラムは、アプリケーションによる第2の非対称コアのコア使用率が、第1の所定の期間、第2の所定の閾値以上である場合、CCSを開始するステップをさらに含む。コンピュータプログラムは、アプリケーションによる第1の非対称コアのコア使用率が、第3の所定の閾値以下である場合、CCSを開始するステップをさらに含む。コンピュータプログラムは、アプリケーションによる第1の非対称コアのコア使用率が、第1の所定の期間、第4の所定の閾値以下である場合、CCSを開始するステップをさらに含む。

40

【0122】

別の特徴において、コンピュータプログラムは、アプリケーションの種類およびアプリ

50

ケーションの実行の履歴のうちの少なくとも1つに基づき予測コア使用率を決定するステップと、第2の非対称コアの予測コア使用率が所定の閾値以上である場合、CCSを開始するステップとをさらに含む。

【0123】

別の特徴において、コンピュータプログラムは、第1および第2の非対称コアのうち的一方により実行されるアプリケーションの数、第1および第2の非対称コアのうち的一方により実行されるアプリケーションの種類、ならびに第1および第2の非対称コアのうち的一方により実行される命令の種類のうち少なくとも1つに基づき、CCSを開始するステップをさらに含む。

【0124】

別の特徴において、コンピュータプログラムは、第1および第2の非対称コアのうち的一方と、第1および第2の非対称コアのうち他方との間でアプリケーションの実行が切り替えられる回数に基づき、第2の制御信号を生成するステップをさらに含む。

【0125】

別の特徴において、コンピュータプログラムは、電力消費を制御するステップと、第2の制御信号および電力消費に基づき第3の制御信号を生成するステップと、第3の制御信号に基づきコア変更シーケンス(CCS)を開始するステップと、コア切り替えモジュールを使用して、CCSに基づき、第1および第2の非対称コアのうち一方と、第1および第2の非対称コアのうち他方との間でアプリケーションの実行を切り替えるステップとをさらに含む。

【0126】

別の特徴において、コンピュータプログラムは、第2の制御信号に基づき周波数変更シーケンス(FCS)を開始するステップと、FCSに基づき第1および第2の非対称コアのうち少なくとも1つの動作周波数を選択するステップとをさらに含む。

【0127】

別の特徴において、コンピュータプログラムは、第2の制御信号に基づき電圧変更シーケンス(VCS)を開始するステップと、VCSに基づき第1および第2の非対称コアのうち少なくとも1つの供給電圧を選択するステップとをさらに含む。

【0128】

別の特徴において、コンピュータプログラムは、複数の第1の非対称コアを提供するステップと、コア切り替えモジュールを使用して、第1のモードで動作するとき、CCSに基づき、複数の第1の非対称コアのうち2つ以上を選択的に動作状態および休止状態にするステップとをさらに含む。

【0129】

別の特徴において、コンピュータプログラムは、グルーロジックモジュールを提供するステップと、グルーロジックモジュールを使用してコア切り替えモジュールと選択的に通信するステップと、グルーロジックモジュールを介して割り込みを受信するステップと、グルーロジックモジュールを介してアプリケーションから第1の信号を受信するステップと、グルーロジックモジュールを使用して、割り込みおよび第1の信号を、コア切り替えモジュールにより動作状態にされた第1および第2の非対称コアのうち一方にルーティングするステップとをさらに含む。

【0130】

さらに他の特徴において、コア切り替えシステムは、モード切り替えモジュール、コア動作化モジュール、および状態転送モジュールを備える。モード切り替えモジュールは、切り替え信号を受信して、第1のモードと第2のモードとの間で動作を切り替える。第1のモード中、アプリケーションに関連付けられた命令が第1の非対称コアにより実行され、第2の非対称コアは休止状態である。第2のモード中、命令が第2の非対称コアにより実行され、第1の非対称コアは休止状態である。コア動作化モジュールは、割り込みが無効化された後、第1の非対称コアによるアプリケーションの処理を停止する。状態転送モジュールは、第1の非対称コアの状態を、第2の非対称コアに転送する。コア動作化モジ

10

20

30

40

50

ルールは、第2の非対称コアに命令の実行を再開することを許可し、割り込みを有効化する。

【0131】

別の特徴において、第2のモード中、第2の非対称コアが命令の実行を再開するとき、第2の非対称コアは命令翻訳なしに命令を実行する。

【0132】

別の特徴において、第1の非対称コアの第1の最大速度および第1の最大動作電力レベルは、それぞれ、第2の非対称コアの第2の最大速度および第2の最大動作電力レベルより大きい。

【0133】

別の特徴において、コア動作化モジュールは、第2の非対称コアが命令の実行を再開するとき、第1の非対称コアに電力を供給しないか、または待機電力を供給する。

【0134】

他の特徴において、コア切り替えシステムは、データキャッシュミス率、命令キャッシュミス率、および第1の非対称コアにより実行される周期毎の命令数のうちの少なくとも1つに基づき、アプリケーションを実行するための予測命令実行率を生成するコアプロファイルモジュールをさらに備える。コアプロファイルモジュールは、予測命令実行率に基づき切り替え信号を生成する。

【0135】

他の特徴において、コア切り替えシステムは、切り替え信号に基づきコア変更シーケンス(CCS)を生成するCCSモジュールをさらに備える。コア動作化モジュールは、CCSに基づき、第1および第2の非対称コアのうち的一方を起動し、第1および第2の非対称コアのうちの他方を停止する。

【0136】

さらに他の特徴において、デバイスは、メモリおよびコア切り替えモジュールを備える。メモリは、アプリケーションにサービスを提供するカーネルを含むオペレーティングシステム(OS)を格納する。コア切り替えモジュールは、第1のモードと第2のモードとの間で動作を切り替える。第1のモード中、アプリケーションに関連付けられた命令が第1の非対称コアにより実行され、第2の非対称コアは休止状態である。第2のモード中、命令が第2の非対称コアにより実行され、第1の非対称コアは休止状態である。コア切り替えモジュールは、カーネルより高位のレベルで動作する。

【0137】

別の特徴において、コア切り替えモジュールは、第1のモードと第2のモードとの間を、OSに対して透過的に切り替える。

【0138】

他の特徴において、コア切り替えモジュールは、モード切り替えモジュール、コア動作化モジュール、および状態転送モジュールを備える。モード切り替えモジュールは、切り替え信号を受信して、第1のモードと第2のモードとの間で動作を切り替える。コア動作化モジュールは、割り込みが無効化された後、第1の非対称コアによるアプリケーションの処理を停止する。状態転送モジュールは、第1の非対称コアの状態を、第2の非対称コアに転送する。コア動作化モジュールは、第2の非対称コアに命令の実行を再開することを許可し、割り込みを有効化する。

【0139】

別の特徴において、第2のモード中、第2の非対称コアが命令の実行を再開するとき、命令翻訳なしに命令が実行される。

【0140】

別の特徴において、第1の非対称コアの第1の最大速度および第1の最大動作電力レベルは、それぞれ、第2の非対称コアの第2の最大速度および第2の最大動作電力レベルより大きい。

【0141】

10

20

30

40

50

別の特徴において、コア切り替えモジュールは、第2の非対称コアが命令の実行を再開するときに、第1の非対称コアに電力を供給しないか、または待機電力を供給する。

【0142】

別の特徴において、コア切り替えシステムは、データキャッシュミス率、命令キャッシュミス率、および第1の非対称コアにより実行される周期毎の命令数のうちの少なくとも1つに基づき、アプリケーションを実行するための予測命令実行率を生成するコアプロファイルモジュールをさらに備える。コア切り替えモジュールは、予測命令実行率に基づき、第1および第2のモードのうちの一方と、第1および第2のモードのうちの他方との間で動作を切り替える。

【0143】

別の特徴において、コア切り替えシステムは、データキャッシュミス率、命令キャッシュミス率、および第1および第2の非対称コアのうちの一方により実行される周期毎の命令数のうちの少なくとも1つに基づき、コア変更シーケンス(CCA)を生成するCCSモジュールをさらに備える。コア切り替えモジュールは、CCSに基づき、第1および第2の非対称コアのうちの一方を起動し、第1および第2の非対称コアのうちの他方を停止する。

【0144】

さらに別の特徴において、方法は、第1のモード中、第2の非対称コアが休止状態であるときに、第1の非対称コアを使用してアプリケーションに関連付けられた命令を実行するステップと、第2のモード中、第1の非対称コアが休止状態であるときに、第2の非対称コアを使用して命令を実行するステップとを含む。該方法は、第1のモードと第2のモードとの間で動作を切り替えるための切り替え信号を受信するステップをさらに含む。該方法は、切り替え信号に基づき、第1のモード中、割り込みを無効化するステップをさらに含む。該方法は、割り込みが無効化された後、第1の非対称コアによるアプリケーションの処理を停止するステップをさらに含む。該方法は、第1の非対称コアの状態を第2の非対称コアに転送するステップと、第2の非対称コアに命令の実行を再開することを許可するステップと、割り込みを有効化するステップとをさらに含む。

【0145】

別の特徴において、該方法は、第2の非対称コアが命令の実行を再開するときに、命令翻訳なしに命令を実行するステップをさらに含む。

【0146】

別の特徴において、該方法は、第1の最大速度および第1の最大動作電力レベルを有する第1の非対称コアを提供するステップと、第2の最大速度および第2の最大動作電力レベルを有する第2の非対称コアを提供するステップとをさらに含む。第1の最大速度および第1の最大動作電力レベルは、それぞれ、第2の最大速度および第2の最大動作電力レベルより大きい。

【0147】

別の特徴において、該方法は、第2の非対称コアが命令の実行を再開するときに、第1の非対称コアに電力を供給しないか、または待機電力を供給するステップをさらに含む。

【0148】

別の特徴において、該方法は、データキャッシュミス率、命令キャッシュミス率、および第1の非対称コアにより実行される周期毎の命令数のうちの少なくとも1つに基づき、アプリケーションを実行するための予測命令実行率を生成するステップをさらに含む。該方法は、予測命令実行率に基づき切り替え信号を生成するステップをさらに含む。

【0149】

別の特徴において、該方法は、制御信号に基づきコア変更シーケンス(CCS)を生成するステップと、CCSに基づき、第1および第2の非対称コアのうちの一方を起動するステップと、CCSに基づき、第1および第2の非対称コアのうちの他方を停止するステップとをさらに含む。

【0150】

10

20

30

40

50

さらに他の特徴において、方法は、アプリケーションにサービスを提供するカーネルを含むオペレーティングシステム（OS）を格納するステップと、第1のモード中、第2の非対称コアが休止状態であるときに、第1の非対称コアを使用してアプリケーションに関連付けられた命令を実行するステップとを含む。該方法は、第2のモード中、第1の非対称コアが休止状態であるときに、第2の非対称コアを使用して命令を実行するステップをさらに含む。該方法は、コア切り替えモジュールを使用して、第1のモードと第2のモードとの間で動作を切り替えるステップと、カーネルより高位のレベルでコア切り替えモジュールを実行するステップとをさらに含む。

【0151】

別の特徴において、該方法は、第1のモードと第2のモードとの間を、OSに対して透過的に切り替えるステップをさらに含む。

10

【0152】

別の特徴において、該方法は、第1のモードと第2のモードとの間で動作を切り替えるための切り替え信号を受信するステップと、割り込みが無効化された後、第1の非対称コアによるアプリケーションの処理を停止するステップと、第1の非対称コアの状態を第2の非対称コアに転送するステップと、第2の非対称コアに命令の実行を再開することを許可するステップと、割り込みを有効化するステップとをさらに含む。

【0153】

別の特徴において、該方法は、第2のモード中、第2の非対称コアが命令の実行を再開するときに、命令翻訳なしに命令を実行するステップをさらに含む。

20

【0154】

他の特徴において、該方法は、第1の最大速度および第1の最大動作電力レベルを有する第1の非対称コアを提供するステップと、第2の最大速度および第2の最大動作電力レベルを有する第2の非対称コアを提供するステップとをさらに含む。第1の最大速度および第1の最大動作電力レベルは、それぞれ、第2の最大速度および第2の最大動作電力レベルより大きい。

【0155】

別の特徴において、該方法は、第2の非対称コアが命令の実行を再開するときに、第1の非対称コアに電力を供給しないか、または待機電力を供給するステップをさらに含む。

【0156】

他の特徴において、該方法は、データキャッシュミス率、命令キャッシュミス率、および第1の非対称コアにより実行される周期毎の命令数のうちの少なくとも1つに基づき、アプリケーションを実行するための予測命令実行率を生成するステップをさらに含む。該方法は、予測命令実行率に基づき、第1および第2のモードのうち的一方と、第1および第2のモードのうち他方との間で動作を切り替えるステップをさらに含む。

30

【0157】

別の特徴において、該方法は、データキャッシュミス率、命令キャッシュミス率、および第1の非対称コアにより実行される周期毎の命令数のうちの少なくとも1つに基づきコア変更シーケンス（CCS）を生成するステップと、CCSに基づき、第1および第2の非対称コアのうち的一方を起動し、CCSに基づき、第1および第2の非対称コアのうち他方を停止するステップとをさらに含む。

40

【0158】

さらに他の特徴において、コア切り替えシステムは、動作モードを切り替えるためのモード切り替え手段を備える。モード切り替え手段は、切り替え信号を受信して、第1のモードと第2のモードとの間を切り替える。第1のモード中、アプリケーションに関連付けられた命令が、命令を実行するための第1の非対称コア手段により実行され、命令を実行するための第2の非対称コア手段は休止状態である。第2のモード中、命令が第2の非対称コア手段により実行され、第1の非対称コア手段は休止状態である。システムは、第1および第2の非対称コア手段を動作状態にするためのコア動作化手段をさらに備える。コア動作化手段は、割り込みが無効化された後、第1の非対称コア手段によるアプリケーシ

50

ョンの処理を停止する。システムは、第1の非対称コア手段の状態を、第2の非対称コア手段に転送するための状態転送手段をさらに備える。コア動作化手段は、第2の非対称コア手段に命令の実行を再開することを許可し、割り込みを有効化する。

【0159】

別の特徴において、第2のモード中、第2の非対称コア手段が命令の実行を再開するときに、命令翻訳なしに命令が実行される。

【0160】

別の特徴において、第1の非対称コア手段の第1の最大速度および第1の最大動作電力レベルは、それぞれ、第2の非対称コア手段の第2の最大速度および第2の最大動作電力レベルより大きい。

【0161】

別の特徴において、コア動作化手段は、第2の非対称コア手段が命令の実行を再開するときに、第1の非対称コア手段に電力を供給しないか、または待機電力を供給する。

【0162】

別の特徴において、コア切り替えシステムは、データキャッシュミス率、命令キャッシュミス率、および第1の非対称コア手段により実行される周期毎の命令数のうちの少なくとも1つに基づき、アプリケーションを実行するための予測命令実行率を生成し、予測命令実行率に基づき切り替え信号を生成するためのコアプロファイル手段をさらに備える。

【0163】

他の特徴において、コア切り替えシステムは、切り替え信号に基づきコア変更シーケンス(CCS)を生成するためのCCS手段をさらに備える。コア動作化手段は、CCSに基づき、第1および第2の非対称コア手段のうち的一方を起動し、第1および第2の非対称コアのうち他方を停止する。

【0164】

さらに他の特徴において、デバイスは、アプリケーションにサービスを提供するカーネルを含むオペレーティングシステム(OS)を格納するメモリを備える。デバイスは、第1のモードと第2のモードとの間で動作を切り替えるためのコア切り替え手段をさらに備える。第1のモード中、アプリケーションに関連付けられた命令が、アプリケーションを実行するための第1の非対称コア手段により実行され、アプリケーションを実行するための第2の非対称コア手段は休止状態である。第2のモード中、命令が第2の非対称コア手段により実行され、第1の非対称コア手段は休止状態である。コア切り替え手段は、カーネルより高位のレベルで動作する。

【0165】

別の特徴において、コア切り替え手段は、第1のモードと第2のモードとの間を、OSに対して透過的に切り替える。

【0166】

他の特徴において、コア切り替え手段は、切り替え信号を受信して、第1のモードと第2のモードとの間で動作を切り替えるためのモード切り替え手段を備える。コア切り替え手段は、割り込みが無効化された後、第1の非対称コア手段によるアプリケーションの処理を停止するためのコア動作化手段を備える。コア切り替え手段は、第1の非対称コア手段の状態を、第2の非対称コア手段に転送するための状態転送手段をさらに備える。コア動作化手段は、第2の非対称コア手段に命令の実行を再開することを許可し、割り込みを有効化する。

【0167】

別の特徴において、第2のモード中、第2の非対称コア手段が命令の実行を再開するときに、命令翻訳なしに命令が実行される。

【0168】

別の特徴において、第1の非対称コア手段の第1の最大速度および第1の最大動作電力レベルは、それぞれ、第2の非対称コア手段の第2の最大速度および第2の最大動作電力レベルより大きい。

10

20

30

40

50

【 0 1 6 9 】

別の特徴において、コア切り替え手段は、第2の非対称コア手段が命令の実行を再開するとき、第1の非対称コア手段に電力を供給しないか、または待機電力を供給する。

【 0 1 7 0 】

他の特徴において、デバイスは、データキャッシュミス率、命令キャッシュミス率、および第1の非対称コア手段により実行される周期毎の命令数のうちの少なくとも1つに基づき、アプリケーションを実行するための予測命令実行率を生成するためのコアプロファイル手段をさらに含む。コア切り替え手段は、予測命令実行率に基づき、第1および第2のモードのうち的一方と、第1および第2のモードのうちの方との間を切り替える。

【 0 1 7 1 】

他の特徴において、該デバイスは、データキャッシュミス率、命令キャッシュミス率、および第1の非対称コア手段により実行される周期毎の命令数のうちの少なくとも1つに基づき、コア変更シーケンス(CCS)を生成するためのCCS手段をさらに備える。コア切り替え手段は、CCSに基づき、第1および第2の非対称コア手段のうちの方を起動し、第1および第2の非対称コア手段のうちの方を停止する。

【 0 1 7 2 】

さらに他の特徴において、コンピュータが読取り可能な媒体に格納され、プロセッサにより実行されるコンピュータプログラムは、第1のモード中、第2の非対称コアが休止状態であるときに、第1の非対称コアを使用してアプリケーションに関連付けられた命令を実行するステップと、第2のモード中、第1の非対称コアが休止状態であるときに、第2の非対称コアを使用して命令を実行するステップとを含む。該方法は、切り替え信号を受信して、第1のモードと第2のモードとの間で動作を切り替えるステップをさらに含む。該方法は、切り替え信号に基づき、第1のモード中、割り込みを無効化するステップをさらに含む。該方法は、割り込みが無効化された後、第1の非対称コアによるアプリケーションの処理を停止するステップをさらに含む。該方法は、第1の非対称コアの状態を第2の非対称コアに転送するステップと、第2の非対称コアに命令の実行を再開することを許可するステップと、割り込みを有効化するステップとをさらに含む。

【 0 1 7 3 】

別の特徴において、コンピュータプログラムは、第2のモード中、第2の非対称コアが命令の実行を再開するとき、命令翻訳を使用せずに命令を実行するステップをさらに含む。

【 0 1 7 4 】

他の特徴において、コンピュータプログラムは、第1の最大速度および第1の最大動作電力レベルを有する第1の非対称コアを提供するステップと、第2の最大速度および第2の最大動作電力レベルを有する第2の非対称コアを提供するステップとをさらに含む。第1の最大速度および第1の最大動作電力レベルは、それぞれ、第2の最大速度および第2の最大動作電力レベルより大きい。

【 0 1 7 5 】

別の特徴において、コンピュータプログラムは、第2の非対称コアが命令の実行を再開するとき、第1の非対称コアに電力を供給しないか、または待機電力を供給するステップをさらに含む。

【 0 1 7 6 】

他の特徴において、コンピュータプログラムは、データキャッシュミス率、命令キャッシュミス率、および第1の非対称コアにより実行される周期毎の命令数のうちの少なくとも1つに基づき、アプリケーションを実行するための予測命令実行率を生成するステップをさらに含む。コンピュータプログラムは、予測命令実行率に基づき切り替え信号を生成するステップをさらに含む。

【 0 1 7 7 】

別の特徴において、コンピュータプログラムは、制御信号に基づきコア変更シーケンス(CCS)を生成するステップと、CCSに基づき、第1および第2の非対称コアのうち

10

20

30

40

50

の一方を起動するステップと、CCSに基づき、第1および第2の非対称コアのうちの他方を停止するステップとをさらに含む。

【0178】

さらに他の特徴において、コンピュータが読取り可能な媒体に格納され、プロセッサにより実行されるコンピュータプログラムは、アプリケーションにサービスを提供するカーネルを含むオペレーティングシステム(OS)を格納するステップと、第1のモード中、第2の非対称コアが休止状態であるときに、第1の非対称コアを使用してアプリケーションに関連付けられた命令を実行するステップとを含む。該方法は、第2のモード中、第1の非対称コアが休止状態であるときに、第2の非対称コアを使用して命令を実行するステップをさらに含む。該方法は、コア切り替えモジュールを使用して、第1のモードと第2のモードとの間で動作を切り替えるステップと、カーネルより高位のレベルでコア切り替えモジュールを実行するステップとをさらに含む。

10

【0179】

別の特徴において、コンピュータプログラムは、第1のモードと第2のモードとの間を、OSに対して透過的に切り替えるステップをさらに含む。

【0180】

別の特徴において、コンピュータプログラムは、第1のモードと第2のモードとの間で動作を切り替えるための切り替え信号を受信するステップと、割り込みが無効化された後、第1の非対称コアによるアプリケーションの処理を停止するステップと、第1の非対称コアの状態を第2の非対称コアに転送するステップと、第2の非対称コアに命令の実行を再開させるステップと、割り込みを有効化するステップとをさらに含む。

20

【0181】

別の特徴において、コンピュータプログラムは、第2のモード中、第2の非対称コアが命令の実行を再開するときに、命令翻訳なしに命令を実行するステップをさらに含む。

【0182】

他の特徴において、コンピュータプログラムは、第1の最大速度および第1の最大動作電力レベルを有する第1の非対称コアを提供するステップと、第2の最大速度および第2の最大動作電力レベルを有する第2の非対称コアを提供するステップとをさらに含む。第1の最大速度および第1の最大動作電力レベルは、それぞれ、第2の最大速度および第2の最大動作電力レベルより大きい。

30

【0183】

別の特徴において、コンピュータプログラムは、第2の非対称コアが命令の実行を再開するときに、第1の非対称コアに電力を供給しないか、または待機電力を供給するステップをさらに含む。

【0184】

他の特徴において、コンピュータプログラムは、データキャッシュミス率、命令キャッシュミス率、および第1の非対称コアにより実行される周期毎の命令数のうちの少なくとも1つに基づき、アプリケーションを実行するための予測命令実行率を生成するステップをさらに含む。コンピュータプログラムは、予測命令実行率に基づき、第1および第2のモードのうちの一方と、第1および第2のモードのうちの他方との間で動作を切り替えるステップをさらに含む。

40

【0185】

別の特徴において、コンピュータプログラムは、データキャッシュミス率、命令キャッシュミス率、および第1の非対称コアにより実行される周期毎の命令数のうちの少なくとも1つに基づきコア変更シーケンス(CCS)を生成するステップと、CCSに基づき、第1および第2の非対称コアのうちの一方を起動し、CCSに基づき、第1および第2の非対称コアのうちの他方を停止するステップとをさらに含む。

【0186】

本開示のさらなる適用領域は、以降に記載する詳細な説明から明らかとなる。詳細な説明および具体例は、例示目的のみを意図し、本開示の範囲を限定することを意図しないこ

50

とを理解されたい。

【図面の簡単な説明】

【0187】

本開示は、詳細な説明および添付の図面からより完全に理解される。

【0188】

【図1A】先行技術による非対称多重処理(MP)システムの機能ブロック図である。

【0189】

【図1B】先行技術による対称MPシステムの機能ブロック図である。

【0190】

【図2】本開示による対称MPシステムの機能ブロック図である。

10

【0191】

【図3A】本開示による高電力コアおよび低電力コアを含む例示的な処理システムの機能ブロック図である。

【図3B】本開示による高電力コアおよび低電力コアを含む例示的な処理システムの機能ブロック図である。

【0192】

【図3C】図2Aおよび2Bの例示的な制御モジュールの機能ブロック図である。

【0193】

【図3D】図3Aの例示的なコア使用率監視モジュールの機能ブロック図である。

【0194】

20

【図4】高電力および低電力コアを含む処理システムを動作させるための例示的な方法のフローチャートである。

【0195】

【図5】第1および第2のコアを有する別の例示的な制御モジュールの機能ブロック図である。

【0196】

【図6】図5の第1および第2のコアを動作させるための例示的な方法のフローチャートである。

【0197】

【図7】図5の第1および第2のコアを動作させるための別の例示的な方法のフローチャートである。

30

【0198】

【図8A】本開示による例示的なコアモーフィングシステムの機能ブロック図である。

【図8B】本開示による例示的なコアモーフィングシステムの機能ブロック図である。

【0199】

【図9A】本開示によるコアを動的に切り替える例示的な電力管理システムの機能ブロック図である。

【0200】

【図9B】本開示によるコアを動的に切り替える別の例示的な電力管理システムの機能ブロック図である。

40

【0201】

【図9C】例示的なコア切り替えモジュールの機能ブロック図である。

【0202】

【図10】本開示によるハイパーバイザモジュールと統合されたコア切り替えモジュールを使用してコアを切り替えるための例示的な方法のフローチャートである。

【0203】

【図11A】例示的な携帯用電話の機能ブロック図である。

【0204】

【図11B】基地局と通信する例示的な無線ハンドセットの機能ブロック図である。

【0205】

50

【図 1 1 C】例示的なモバイルデバイスの機能ブロック図である。

【 0 2 0 6 】

【図 1 1 D】例示的グローバルポジショニングシステム (GPS) の機能ブロック図である。

【 0 2 0 7 】

【図 1 1 E】デスクトップ型コンピュータおよび / またはサーバの機能ブロック図である。

【発明を実施するための形態】

【 0 2 0 8 】

以下の説明は、本質的に例示的であるに過ぎず、本開示、その応用、または使用を制限することを意図するものではない。明確性のために、同様の要素を特定するために図面において同じ参照番号が使用される。本明細書で使用される場合、A、B、およびCのうちの少なくとも1つという語句は、非排他的論理和を使用した論理 (AまたはBまたはC) を意味すると解釈されたい。方法内のステップは、本開示の原理を改変することなく、異なる順番で実行され得ることを理解されたい。

10

【 0 2 0 9 】

本明細書で使用される場合、モジュールという用語は、特定用途向け集積回路 (ASIC)、電子回路、1つ以上のソフトウェアもしくはファームウェアプログラムを実行するプロセッサもしくはコア (共有、専用、またはグループ) およびメモリ、組み合わせ論理回路、ならびに / または、記載された機能性を提供する他の好適なコンポーネントを指す。

20

【 0 2 1 0 】

ほとんどのモバイルコンピューティングデバイスは、異なるレベルの複雑性および / または処理要件を有するアプリケーションを実行する。単一コア低速プロセッサを使用して効率的に実行され得るアプリケーションもあれば、単一コア高速プロセッサを使用して効率的に実行され得るアプリケーションもある。単なる一例として、低速プロセッサは、500メガヘルツ (MHz) 以下の速度で動作し得るが、高速プロセッサは、1ギガヘルツ (GHz) 以上の速度で動作し得る。他の速度閾値も使用することができる。

【 0 2 1 1 】

ほとんどのモバイルコンピューティングデバイスは、現在、単一コアプロセッサを1つだけ使用する。単一コアプロセッサを使用してすべての種類のアプリケーションを実行するには、電力と性能のトレードオフが必要である。例えば、低速プロセッサは、単一コアを使用して、性能を犠牲にして省力化を増加させ、電池寿命を延ばすことができる。いくつかの処理集中的アプリケーションは、ゆっくりと動作するか、または全く動作しない場合がある。逆に、高速プロセッサは、必要な処理速度がより低いアプリケーションを実行する際ですらもより多くの電力を消費するため、高速プロセッサは、単一コアを使用して、性能を増加させることができるが電池寿命が短くなる。

30

【 0 2 1 2 】

本開示によれば、低速低電力 (LP) コアおよび高速高出力 (HP) コアを有するマルチコア処理システムを使用して、モバイルデバイスにおいて省力化の増加および性能の増加の両方を達成することができる。LPコアおよびHPコアは、同じICもしくはSOC上に、またはシステムインパッケージ (SIP) に組み合わされた別個のICとして実装され得る。以降でより詳細に説明するように、マルチコア処理システムは、実行されているアプリケーションの種類、処理負荷、および / または本明細書に記載される他の因子に依存して、LPおよびHPコアの間を動的に切り替える。

40

【 0 2 1 3 】

ここで図2を参照すると、モバイルデバイスは、LPコア12およびHPコア16を備える非対称多重処理 (MP) システム10を含むことができる。LPコア12の命令セットアーキテクチャ (ISA) は、HPコア16のISAとは異なってもよい。例えば、HPコア16は、浮動小数点命令を実行することができるがLPコア12は実行しない可能性がある。さらに、LPおよびHPコア (以降コアと称する) 12および16は、異

50

なる性能および能力（例えば、異なる処理速度、電力消費等）を有する。代替として、両方が同じISAを使用してもよい。

【0214】

本開示によれば、非対称MPシステム10は、LPコア12およびHPコア16の間の互換性を達成することにより、偽対称的に動作する。LPおよびHPコア12および16の間の互換性は、多くの様式で達成することができる。例えば、LPコア12およびHPコア16は、同じもしくは類似した主要コアレジスタ/インタフェースを使用することができ、LPコア12は、レジスタマッピングを使用することができ、ならびに/またはLPコア12は、HPコア16の命令セットと同じ、もしくはそのサブセットである命令セットを使用することができる。

10

【0215】

したがって、オペレーティングシステム(OS)およびアプリケーションは、LPコア12およびHPコア16の両方で動作することができる。非対称MPシステム10は、実行されているアプリケーションの処理負荷および種類に依存して、必要に応じてLPコア12およびHPコア16を動的に切り替え、省力化を増加させ性能を向上させることができる。非対称MPシステム10は、多目的処理(GPP)に使用することができる。

【0216】

本開示は、コアモーフィングを使用して電力消費を最適化し性能を向上させる。コアモーフィングは、MPシステムのコアの適応および動的切り替えを含む。具体的には、低電力および高電力コアが確実に、またOSおよび/またはアプリケーションに対して透過的に切り替えられる。換言すると、どのコアが現在処理負荷を実行しているかがOSおよびアプリケーションに認識されないことが可能である。

20

【0217】

コアモーフィングは、電池寿命および性能を最適化することができる。例えば、処理負荷が低い場合は、アプリケーションの実行にLPコアを使用することで、電池寿命を伸ばすことができる。一方、処理負荷が高い場合は、アプリケーションの実行にHPコアを使用することで、高性能を提供することができる。電力消費および性能は両方とも、必要に応じてLPおよびHPコアを動的に切り替えることにより最適化することができる。

【0218】

コアモーフィングにおいて、コアは、システム負荷に基づき、動的に有効化(すなわち動作状態に)または無効化(すなわち休止状態に)される。システム負荷は、一部、リソースの使用率およびアプリケーションにより要求される性能に基づき決定され得る。いくつかの実現形態において、一度にコアが1つだけ動作状態(すなわちアプリケーションを実行している)となり得る。1つのコアが動作状態にあるとき、電力を節約するために他のコアは無効(すなわち休止状態)となり得る。他のコアは、多くの手法で無効化され得る。例えば、他のコアを、他のコアのクロック周波数および/または供給電圧が、コアが動作状態であるときよりも低い値に減少され得る待機モードとすることができる。代替として、他のコアは、コアへの電力供給を断つことにより、完全に停止することができる。

30

【0219】

1つのコアから別のコアに実行が切り替えられると、動作状態にあるコアは、透過的にOSおよびアプリケーションを実行することができる。具体的には、1つのコアから別のコアに実行が切り替えられると、他のコアが翻訳なしに命令を実行する。したがって、コアの切り替えはOSおよびアプリケーションに透過的または不可視であり、OSおよびアプリケーションは、システムが複数のコアではなく単一のコアを備えるかのように動作を続ける。コアモーフィングは、1つのLPコアおよび1つのHPコアを備えるマルチコアシステムにおいて使用することができる。アプリケーションがHPコアにより提供される性能よりもさらに高い性能を要求する場合、複数のHPコアを使用することができる。

40

【0220】

本開示を通して、一例としてモバイルコンピューティングデバイスを用いて動的コア切り替えを説明しているが、動的コア切り替えは、電力消費を削減するために、デスクトップ

50

ブ型コンピュータ、サーバ等を含む他のコンピュータシステムにおいて使用することができる。

【0221】

詳細な説明の前に、図の簡単な概要を示す。図3Aおよび3Bは、LPコアおよびHPコアを有するマルチコア処理システムを示す。図3Cは、マルチコア処理システムのコアを切り替える制御モジュールを示す。図3Dは、制御モジュールのコア使用率モジュールを示す。図4は、マルチコア処理システムを動作させるための方法を例示している。図5は、マルチコア処理システムのコアを切り替えるための別のシステムを示す。図6および7は、マルチコア処理システムを動作させるための方法を例示している。図8Aおよび8Bは、コアモーフング中コアが切り替えられるときに1つのコアを動作させるグルー
10
ジックモジュールを示す。図9Aは、コアを動的に切り替えるためにコア切り替えモジュールを使用する電力管理システムを示す。図9Bは、コアを動的に切り替えるためにコア切り替えモジュールを使用する電力管理システムを示す。図9Cは、例示的なコア切り替えモジュールを示す。図10は、コア切り替えモジュールを使用してコアを動的に切り替えるための方法のステップを示す。

【0222】

ここで図3Aを参照すると、本開示による処理システム20が示されている。処理システム20は、キャッシュ26を有するHPコア24と、キャッシュ30を有するLPコア28とを含む。処理システム20は、必要に応じてHPコア24およびLPコア28の間
20
を切り替え、電力消費を削減しながらも高速での処理を支持することができる。処理システム20は、電池電力により動作するモバイルデバイスにおける電池寿命を延ばすのに有用となり得る。HPコア24およびLPコア28は両方とも、同じオペレーティングシステムおよび/またはアプリケーションを実行することができる。さらに、HPコア24およびLPコア28は両方とも、互いの命令、状態、および/またはスレッドを実行して処理を継続することができる。

【0223】

HPモードにおいて、HPコア24が動作状態にあり、スレッドを処理する。LPコア28もまたHPモードにおいて動作し得る。換言すると、LPコア28は、HPモードの
30
すべてまたは一部の間、動作状態となり得る。しかし、電力を削減するために、HPコア24が動作状態にある間、LPコア28は休止状態で動作することができる。

【0224】

LPモードにおいて、LPコア28は動作状態で動作してスレッドを処理し、HPコア24は休止状態にある。休止状態のコアは、完全にオフ（電力が供給されない）にされて
もよい。代替として、動作状態へのより迅速な移行を可能とするために、休止状態において動作電力レベルより低い電力レベルを含む待機電力がコアに提供されてもよい。

【0225】

HPコア24およびLPコア28は、同じまたは類似のオペレーティングシステムを使用することができる。LPコア28は、HPコア24のISAと同じ、またはそのサブセ
40
ットであるISAを使用することができる。HPコア24およびLPコア28は両方とも、異なる速度ではあるが同じコードおよび/またはアプリケーションを実行することができる。HPコア24およびLPコア28は、同じまたは類似のアーキテクチャを有することができる。HPコア24は、LPコア28よりも多くの処理能力（例えば、パイプライン、ステージ等）を有することができる。HPコア24およびLPコア28は、LPモードからHPモード、およびHPモードからLPモードに移行する際、一時的に、同時に動作状態で動作することができる。

【0226】

揮発性および/または不揮発性メモリ等のメモリ40は、第1のアプリケーション42
- 1、42 - 2、・・・、および42 - P（総称的に第1のアプリケーション42）、第2のアプリケーション44 - 1、44 - 2、・・・、および44 - Q（総称的に第2の
50
アプリケーション44）、ならびに/または第3のアプリケーション46 - 1、46 - 2、

・・・、および46 - R (総称的に第3のアプリケーション46) (P、QおよびRはゼロより大きい整数である) を格納する。第1のアプリケーション42は、動作中、比較的低い処理速度を必要とするアプリケーションを含むことができ、LPまたはHPモード中に実行され得る。換言すると、第1のアプリケーション42は、概してあまりプロセッサ集中的でないアプリケーションを含むことができる。しかしながら、十分な数の第1のアプリケーション42が同時に実行されている場合、処理システム20は、HPモードへの移行および該モードでの動作を必要とし得る。

【0227】

第2のアプリケーション44は、中間の(例えば、典型的には、平均して第1のアプリケーション42より高く第3のアプリケーション46よりも低い) 処理速度を必要とするアプリケーションを含むことができる。状況に応じて、第2のアプリケーション44は、低い、中間的、または高い処理速度を必要とし得る。第3のアプリケーション46は、高い処理速度を必要とする傾向があるアプリケーションとなり得、HPモードにおいて最善に動作し得る。HPコア24およびLPコア28は両方とも、3種類すべてのアプリケーションを実行することができる。代替として、いくつかのアプリケーションは、HPコア24のみを使用しての動作に制限され得る。

10

【0228】

制御モジュール34は、HPおよびLPモードの間の移行を選択的に制御するために提供され得る。制御モジュール34は、別のモジュールまたはデバイスから、モード変更要求信号を受信することができる。制御モジュール34は、命令、状態、スレッド、および/または、転送に関連する情報の転送、例えばレジスタ、状態、チェックポイント、および/またはプログラムカウンタ等を監視することができる。転送が完了すると、制御モジュール34は、HPコア24およびLPコア28のうちの一方を休止状態に移行させることができる。

20

【0229】

処理システム20は、様々な様式でパッケージされ得る。例えば、処理システム20のHPコア24およびLPコア28の両方が、任意選択でシステムオンチップ(SOC)として実装されてもよい。代替として、処理システム20は、システムインパッケージ(SIP)として配設された、またはプリント基板(PCB)上に配設された複数のチップとしてパッケージされ得る。さらに他のパッケージング方法が企図される。

30

【0230】

ここで図3Bを参照すると、処理システム20は、HPコア24、LPコア28、共有レジスタファイル112、および制御モジュール114を含む。HPコア24は、高リーク/高速プロセスを使用して製造することができる。LPコア28は、低リーク/低速プロセスを使用して製造することができる。HPコア24およびLPコア28は、それぞれトランジスタ106および110を含む。HPコア24のトランジスタ106は、動作状態での動作中、LPコア28のトランジスタ110よりも大きな電力を消費する傾向がある。いくつかの実現形態において、トランジスタ106は、トランジスタ110よりも高いリーク電流を有し得る。トランジスタ106は、トランジスタ110のサイズより大きなサイズを有し得る。トランジスタ106のゲートは、トランジスタ110のゲートより大きくなり得る。HPコア24のゲート数は、LPコア28のゲート数より大きくなり得る。

40

【0231】

HPコア24は、LPコア28よりも複雑なアーキテクチャを有し得る。例えば、LPコア28は、HPコア24よりも小さな幅および/または深さを有し得る。幅は、平行パイプラインの数により定義され得る。HPコア24は、 P_{HP} 平行パイプライン142を含むことができ、LPコア28は、 P_{LP} 平行パイプライン146を含むことができる。いくつかの実現形態において、 P_{LP} は P_{HP} より小さくなり得る。 P_{LP} は、ゼロ以上の整数となり得る。 $P_{LP} = 0$ の場合、LPコア28は、いかなる平行パイプラインも含まない。深さは、ステージの数により定義され得る。HPコア24は、 S_{HP} ステージ1

50

44を含むことができ、LPコア28は、SLPステージ148を含み得る。いくつかの実現形態において、SLPはSHPより小さくなり得る。SLPは、1以上の整数となり得る。

【0232】

レジスタファイル112は、HPコア24とLPコア28との間で共有され得る。代替として、HPコア24およびLPコア28のそれぞれが、レジスタファイルを有し得る。レジスタファイル112の内容は、まもなく休止状態とされる動作状態のコアから、まもなく動作状態にされる休止状態のコアに転送され得る。レジスタファイル112は、レジスタ、チェックポイント、および/またはプログラムカウンタのために所定のアドレスの場所を使用することができる。例えば、それぞれHPおよび/またはLPコア24および/または28により使用されるレジスタ、チェックポイント、および/またはプログラムカウンタは、レジスタファイル112の同じ場所に格納され得る。したがって、HPコア24およびLPコア28は、一方のコアから他方のコアに移行する際、特定のレジスタ、チェックポイント、および/またはプログラムカウンタを見つけることができる。レジスタファイル112は、HPコア24およびLPコア28のそれぞれにおける各レジスタファイル(図示せず)に付加的であってもよい。スレッド処理は、単一スレッド処理および/またはマルチスレッド処理を含み得る。

10

【0233】

制御モジュール114は、HPおよびLPモードの間の移行を選択的に制御することができる。制御モジュール114は、別のモジュールまたはデバイスから、モード変更要求信号を受信することができる。制御モジュール114は、命令、状態、スレッド、および/または、転送に関連する情報、例えばレジスタ、状態、チェックポイント、および/またはプログラムカウンタ等の転送を監視することができる。転送が完了すると、制御モジュール114は、HPコア24およびLPコア28のうちの一方を休止状態に移行させることができる。HPコア24、LPコア28、レジスタファイル112、および/または制御モジュール114は、システムオンチップ(SOC)130として実装することができる。

20

【0234】

HPコア24は、キャッシュ26を含むことができ、LPコア28は、キャッシュ30を含むことができる。キャッシュ26のサイズは、キャッシュ30より大きくなり得る。キャッシュ26は、キャッシュ30より多くの電力を消費し得る。単なる一例として、キャッシュ26は4ウェイキャッシュを含むことができ、一方キャッシュ30はダイレクトマップキャッシュを含むことができる。単なる一例として、HPコア24は、1GHz以上の速度で動作することができ、一方LPコア28は、500MHz以下の速度で動作することができる。

30

【0235】

ここで図3Cを参照すると、制御モジュール114は、処理システムの動作を管理するために、以下のモジュールのうちの1つ以上を含むことができる。制御モジュール114は、性能プロファイルモジュール116、アイドルプロファイルモジュール118、コアプロファイルモジュール120、スレッド転送モジュール122、および/またはキャッシュ監視モジュール124を含むことができる。

40

【0236】

性能プロファイルモジュール116は、HPコア24およびLPコア28により実行されているアプリケーションの動作性能を監視することができ、またシステム負荷のプロファイルを生成することができる。具体的には、性能プロファイルモジュール116は、作業負荷の種類(例えば、システム負荷がCPUバウンドか、メモリバウンドか、またはその両方であるかどうか)を動的に検出することができる。さらに、性能プロファイルモジュール116は、HPコア24およびLPコア28のクロック周波数および/または供給電圧が変化する際、動作性能のボトルネックを検出することができる。

【0237】

50

アイドルプロファイルモジュール 118 は、CPU 使用率を監視し、HP コア 24 および LP コア 28 を動作させるための最低限のクロック周波数および / または供給電圧を決定することができる。アイドルプロファイルモジュール 118 は、高いアイドルデューティサイクルを有する作業負荷の電力を節約しながら、作業負荷に基づき動作性能への影響を最小限化することができる。

【0238】

さらに、HP コア 24 および LP コア 28 が休止状態である場合、それぞれ HP コア 24 および LP コア 28 においてより低い電力レベルを維持することができるように、アイドルプロファイルモジュール 118 を使用することができる。例えば、アイドルプロファイルモジュール 118 は、動作状態の動作電力レベルより低く（そして電力ゼロより大きく）、また休止状態のコアを迅速に動作状態に移行させるのに十分な低電力レベルを供給するように、電源を動作させることができる。

10

【0239】

キャッシュ監視モジュール 124 は、HP コア 24 および LP コア 28 がアプリケーションを実行するときキャッシュミス率を監視することができる。例えば、キャッシュ監視モジュール 124 は、HP コア 24 および LP コア 28 の命令キャッシュミス率およびデータキャッシュミス率を監視することができる。

【0240】

コアプロファイルモジュール 120 は、性能プロファイルモジュール 116、アイドルプロファイルモジュール 118、および / またはキャッシュ監視モジュール 124 により生成された情報を分析することができる。その情報に基づき、コアプロファイルモジュール 120 は、アプリケーションが実行されているとき、HP コア 24 および LP コア 28 のコア使用率を監視することができる。コアプロファイルモジュール 120 は、コア使用率がある所定の閾値以下にある時を示すことができる。コアプロファイルモジュール 120 は、電力消費および動作性能を最適化するために LP モードから HP モードまたは HP モードから LP への切り替えが必要であるとき、モード変更信号を生成することができる。電力管理システムは、要求に応じてモードを変更するかどうかの決定にモード変更信号を使用することができる。

20

【0241】

より具体的には、コアプロファイルモジュール 120 は、HP コア 24 および LP コア 28 の処理速度をそれぞれ監視することができる。HP コア 24 が第 1 の所定の閾値未満の第 1 の処理速度で動作し始めると、コアプロファイルモジュール 120 は、LP コア 28 に動作を切り替える必要性を示すことができる。LP コア 28 が第 2 の所定の閾値を超える第 2 の処理速度で動作し始めると、コアプロファイルモジュール 120 は、HP コア 24 に動作を切り替える必要性を示すことができる。

30

【0242】

第 1 および第 2 の所定の閾値は、同じであっても、（ヒステリシスを提供するために）同じでなくてもよい。換言すると、第 1 の所定の閾値は、第 2 の所定の閾値より低くてもよい。第 1 および第 2 の処理速度は、処理速度の瞬間的な変化の間の切り替えを防止するために、第 1 および第 2 の期間にわたり平均化されてもよい。第 1 および第 2 の期間は、異なる期間に設定して切り替えを促進または抑制することができる。第 1 の期間、第 2 の期間、第 1 の所定の閾値、および第 2 の所定の閾値は、プログラマによりプリセットされていてもよく、またはユーザにより定義されてもよい。そうすることで、ユーザは、処理システム 20 を含むデバイスの電力散逸を制御することができる。スレッド転送モジュール 122 は、コアが切り替えられた際、HP コア 24 と LP コア 28 との間のスレッドの転送を促進する。

40

【0243】

ここで図 3D を参照すると、コアプロファイルモジュール 120 は、システム負荷を監視することができる。例えば、HP コア 24 および LP コア 28 の 1 つ以上のパラメータを監視して、コア使用率の表示を提供することができる。例えば、コアプロファイルモジ

50

ルール120は、処理速度、ページファイル使用量、入力/出力負荷、スレッド数、キャッシュ使用量、および/またはアプリケーションの種類を監視することができる。CPU使用量は、コアの容量に対する単位時間あたりの動作数の比率を表し得る。ページファイル使用量は、ページファイルの最大数に対するページファイル数の比率を表し得る。スレッドカウントは、動作中のスレッドの数であり得る。

【0244】

コアプロファイルモジュール120は、単一の閾値を使用することができる。換言すると、HPコア24への移行は、LPコア28のCPU使用量が所定の期間中所定のパーセンテージを超える、ページファイル使用量が所定のページファイル数を超える、またはスレッド数が所定のスレッド数を超える場合に生じ得る。コアプロファイルモジュール120はまた、基準を組み合わせてより複雑な条件とすることができる。単なる一例として、コアプロファイルモジュール120は、LPコア28の処理速度が所定の期間中最大速度の所定のパーセンテージを超えること、および入力/出力負荷が所定の値を超えることを必要とし得る。ヒステリシスを使用することもできる。さらに他の組み合わせも企図される。

10

【0245】

ここで図4を参照すると、処理システム20を動作させるための例示的方法300が示されている。制御は、ブロック304から始まり、ブロック306に進む。ブロック306では、制御は現在の動作モードを判定する。ステップ306がHPと等しい場合、制御はステップ308へと続き、モード信号がLPモードに設定されているかどうかを判定する。ステップ308が真である場合、制御はステップ310へと続き、LPコア28およびキャッシュ30への電力を増加させる。ステップ312において、制御は、LPコア28およびキャッシュ30の準備ができていないかどうかを判定する。ステップ318において、制御は、HPコア24上で実行されている命令、状態、スレッド等をLPコア28に転送する。

20

【0246】

ステップ306がLPと等しい場合、制御はステップ328へと続き、モード信号がHPモードに設定されているかどうかを判定する。ステップ328が真である場合、制御はステップ330へと続き、HPコア24およびキャッシュ26への電力を増加させる。ステップ332において、制御は、HPコア24およびキャッシュ26の準備ができていないかどうかを判定する。ステップ338において、制御は、LPコア28上で実行されている命令、状態、スレッド等をHPコア24に転送する。

30

【0247】

ここで図5を参照すると、HPおよびLPコアを備える別の例示的システムが示されている。システムは、レベル1(L1)キャッシュ202を含むLPコア200と、L1キャッシュ206を含むHPコア204とを含む。LPコア200およびHPコア204は、バス205を介して通信することができる。高速メモリ210が提供されてもよい。高速メモリ210は、スタティックランダムアクセスメモリ(SRAM)または他の好適な高速メモリを含み得る。LPコア200およびHPコア204は、別個のICとして実装されてシステムインパッケージ(SIP)として配設されてもよく、またはICもしくはSOCとして統合されてもよい。高速メモリ210はまた、LPコア200およびHPコア204のうち的一方または両方と統合されてもよい。

40

【0248】

LPコア200およびHPコア204はまた、本明細書に記載の属性の一部またはすべてを有することができる。LPコア200は、HPコア204よりも小さいコアを有し得る。L1キャッシュ202および206に加えて、レベル2(L2)キャッシュ208もまた提供され得る。L1キャッシュ202および206は、それぞれ対応するLPコア200およびHPコア204と統合され得る。L2キャッシュ208は、コア200および204のうち的一方または両方により使用され得る。L2キャッシュ208は、一般に、高いリーク電流および/または電力消費を有する傾向があるため、望ましい場合は、L2

50

の使用はHPコア204に制限することができる。いくつかの実現形態において、HPコア204は、複数の同一コアを含んでもよい。

【0249】

LPコア200およびHPコア204は、異なるISAで同じオペレーティングシステム(OS)を実行してもよく、また同じコードを実行することができる。OSのコンポーネントであるカーネルモジュール220は、システムリソースを管理する。単なる一例として、OSは、Linux(登録商標)または他の好適なオペレーティングシステムを含み得る。カーネルモジュール220は、その機能を実行するときにアプリケーション224(例えば、アプリケーション224-1、224-2、・・・および224-P)が制御するリソース(例えば、高速メモリ210または主メモリ228、LPコア200およびHPコア204、ならびに入力/出力デバイス234)の最も低位の抽象化レイヤを提供する。カーネルモジュール220は、典型的には、プロセス間通信機構およびシステムコールを通して、アプリケーション224のプロセスにこれらのリソースを提供する。

10

【0250】

起動中、ブートローダは、典型的にはカーネルモジュール220の実行を開始する。カーネルモジュール220はそれ自体を初期化し、第1のプロセスを開始する。続いて、カーネルモジュール220は、一般に、カーネルモジュール220からサービスを要求するためにアプリケーション224により使用されるシステムコール等の外部イベントにตอบสนองして、またはカーネルモジュール220にイベントを通知するためにハードウェアコンポーネントにより使用される割り込みを介して動作する。カーネルモジュール220はまた、実行可能なプロセスがない場合、アイドルプロセスループを実行することができる。

20

【0251】

電力消費を管理し、監視されているシステム負荷に基づきシステム動作の変更を開始または制御するために、電力管理システム(PMS)モジュール242を提供することができる。コアプロファイルモジュール240は、コア負荷、入力/出力負荷、アプリケーション負荷、および/または他のシステム動作パラメータに基づく負荷等のシステム負荷を監視することができる。

【0252】

例えば、PMSモジュール242は、要求に応じて、LPコア200の異なる動作周波数の間の切り替えを制御することができる。換言すると、PMSモジュール242は、システム負荷に基づき、LPコア200のT個(Tは1より大きい整数である)の異なる動作速度の間の移行を処理することができる。例えば、低い負荷条件下で、LPコア200は、最初は100MHz未満の速度で動作し得る。システム負荷が増加するにつれ、PMSモジュール242は、動作速度を200MHzに増加させる必要が生じ得る。理解できるように、より高速度での動作はまた、より高い電力消費と関連し得る。速度の増加は、LPコア200および/または関連したクロッキング回路への供給電圧 V_{DD} を上げることにより達成することができる。LPコア200の動作速度をその最大処理速度まで増加させるために、追加の速度ステップを用いることができる。

30

【0253】

LPコア200がその最高動作速度に達して追加的なシステム負荷が生じると、コアプロファイルモジュール240、PMSモジュール242、および/またはカーネルモジュール220は、割り込みを無効化し、ハイパーバイザモジュール213またはコア切り替えモジュール212へのシステムコールを生成して移行をトリガする。コア切り替えモジュール212は、スタンドアロン型であってもよく、またはハイパーバイザモジュール213と統合されてもよい。コア切り替えモジュール212は、システムコールにตอบสนองして、LPコア200からHPコア204に動作を移行させ(切り替え)、移行(切り替え)が完了した後にカーネルモジュール220に制御を戻すことができる。

40

【0254】

ハイパーバイザという用語は、一般に、ホストコンピュータ上で同時に複数のオペレーティングシステムを動作させるプラットフォームを指す。ハイパーバイザは、他のOSが

50

動作している間、一方のOSの動作を安全に一時停止するために使用することができる。ハイパーバイザは、典型的には、カーネルより高位で動作する。代替として、ハイパーバイザは、カーネルより低位で動作し得る。

【 0 2 5 5 】

本開示において、ハイパーバイザという用語は、ホストデバイスに、同じOSを使用して複数の非対称プロセッサを使用させる仮想化プラットフォームを指す。信頼できるゾーンにない他のユーザアプリケーションとは対照的に、ハイパーバイザは信頼できるゾーンで動作する。信頼できるゾーンは、外部割り込みなしにサービスがセキュアに実行され得る、コード分離を提供する安全な環境である。ハイパーバイザは、プロセッサ間の転送を管理し、他の非対称プロセッサが動作している間、一方の非対称プロセッサの動作を一時停止する。代替として、ハイパーバイザは、複数のOSを使用して、複数の非対称プロセッサを実行するために使用することができる。

10

【 0 2 5 6 】

コア切り替えモジュール212がハイパーバイザモジュール213に統合されているかどうか依存して、ハイパーバイザモジュール213またはコア切り替えモジュール212が、起動後にRAMまたは他の記憶装置から高速メモリ210にロードされる。コア切り替えモジュール212は、信頼できるゾーンでコアを切り替える。PMSモジュール242は、一方のコアの動作が一時停止され別のコアに引き渡される際、LPコア200およびHPコア204のうち的一方に対する割り込みを無効化する。ハイパーバイザモジュール213および/またはコア切り替えモジュール212は、OSおよびアプリケーションからコアを分離することによりハードウェア抽象化を提供し、コア切り替えを、OSおよびアプリケーションに対して透過的とする。

20

【 0 2 5 7 】

コア切り替えモジュール212は、カーネルモジュール220より高位のレベルで実行される。コア切り替えモジュール212は、OSおよびアプリケーションに対して透過的にコアを切り替えるため、OSおよびアプリケーションは、コア切り替えモジュール212がコアを切り替える際に改変されることなく動作し得る。

【 0 2 5 8 】

PMSモジュール242により割り込みが無効化された後、コア切り替えモジュール212はLPコア200の状態をコピーし、HPコア204を動作状態にし、LPコア200の状態を使用してHPコア204を初期化する。HPコア204が初期化された後、コア切り替えモジュール212はLPコア200を休止状態にする。HPコア204は、アプリケーションの実行を再開し、PMSモジュール242は割り込みを有効化する。

30

【 0 2 5 9 】

HPコア204を使用して命令を実行した後、システム負荷は最終的に減少し得る。システム負荷が所定の点までに減少すると、コア切り替えモジュール212は、HPコア204からLPコア200に動作を移行して戻ることができる。理解できるように、コア切り替えを使用するシステムは、必要な処理速度が比較的低い場合、LPコア200の低い電力消費の利益を得ることができる。高速処理が望ましい場合、HPコア204が使用され、次いで処理負荷が十分減少したらオフにされ得る。

40

【 0 2 6 0 】

ここで図6を参照すると、図5のLPコア200およびHPコア204を動作させるための方法のステップが示されている。制御はステップ250から開始する。ステップ252において、コアプロファイルモジュール240は、LPコア200のシステム負荷を監視する。ステップ256において、コアプロファイルモジュール240は、HPコア204への切り替えが必要かどうかを判定する。ステップ256が偽である場合、制御はステップ252に戻る。

【 0 2 6 1 】

ステップ256が真である場合、制御メッセージがコア切り替えモジュール212に送信される。コア切り替えモジュール212は、ステップ260において、LPコア200

50

の状態（ポインタ、レジスタ、オペコード、オペランド、プログラムカウンタ（PC）等）を読み出し、LPコア200の状態またはその状態を表す情報を、高速メモリ210にコピーする。ステップ264において、コア切り替えモジュール212は、HPコア204を動作状態に移行させる。ステップ268において、コア切り替えモジュール212は、LPコア200の状態を高速メモリ210からHPコア204にロードする。ステップ272において、コア切り替えモジュール212は、LPコア200を休止状態に移行させる。ステップ276において、HPコア204は、HPコア204にロードされた状態で実行を再開する。換言すると、動作は、LPコア200が休止状態に入った際と同じプログラムカウンタ値で再開する。

【0262】

ステップ280において、LPコア200からロードされた命令の完了後、HPコア204は、アプリケーションレベルで実行を開始することができる。ステップ288において、コアプロファイルモジュール240は、HPコア204のシステム負荷を監視する。ステップ292において、コアプロファイルモジュール240は、LPコア200への切り替えが必要かどうかを判定する。

【0263】

ステップ292が偽である場合、制御はステップ288に戻る。あるいは、ステップ292が真である場合、ステップ296において、コア切り替えモジュール212は、HPコア204の状態を読み出し、HPコア204の状態またはその状態を表す情報を、高速メモリ210にコピーする。代替として、状態は、動作状態にされるコアに直接コピーされ得る。ステップ300において、コア切り替えモジュール212は、LPコア200を動作状態に移行させる。ステップ306において、コア切り替えモジュール212は、HPコア204の状態を高速メモリ210からLPコア200にロードする。

【0264】

ステップ310において、HPコア204は、休止状態に移行する。ステップ320において、LPコア200は、ロードされた状態で実行を再開する。ステップ324において、ロードされた命令の完了後、LPコア200はアプリケーションレベルで動作し、制御はステップ252に戻る。

【0265】

ここで図7を参照すると、図5のLPコア200およびHPコア204を動作させるための別の方法のステップが示されている。制御はステップ328から開始する。ステップ330において、制御は、LPコア200が動作状態かどうかを判定する。ステップ330が真である場合、コアプロファイルモジュール240は、LPコア200のシステム負荷または速度を監視する。ステップ338において、コアプロファイルモジュール240は、実行されているアプリケーションの種類を監視する。ステップ342において、制御は、アプリケーションのいずれかがHP型に指定されるかどうかを判定する。

【0266】

アプリケーションがHP型アプリケーションとして指定される場合、アプリケーションが起動されるとすぐにHPコア204への移行が生じ得る。HP型アプリケーションは、プログラムされていてもよく、および/またはユーザにより指定されてもよい。代替として、HPアプリケーションは、充電状態に基づき選択されてもよい。換言すると、アプリケーションは、電池残量が低い場合以外はHPコア動作が初期設定となり得る。電池残量が低い場合、アプリケーションは、より低い動作速度でLPコアで動作させられるか、または全く動作しない場合がある。さらに他のアプリケーションが、HPコア204のみで実行され得る。

【0267】

ステップ342が偽である場合、制御は、ステップ348において、システム負荷が第1の閾値より大きいかどうかを決定する。ステップ348が偽である場合、制御はステップ330に戻る。ステップ348が真である場合、制御はステップ352へと続き、コア切り替えモジュール212を使用してHPコア204に移行する。ステップ356におい

10

20

30

40

50

て、コアプロファイルモジュール240は、HPコア204のシステム負荷を監視する。ステップ360において、制御は、システム負荷が第2の閾値未満であるかどうかを判定する。ステップ360が偽である場合、制御はステップ356に戻る。ステップ360が真である場合、制御はステップ376においてLPコア200に移行し、制御はステップ330に戻る。

【0268】

ステップ342が真である場合、制御はステップ364へと続き、コア切り替えモジュール212を使用してHPコア204に移行する。ステップ368において、制御は、HP型アプリケーションが閉じられているか、または終了しているかどうかを判定する。ステップ368が偽である場合、HPコア204は、HP型アプリケーションの実行を継続する。ステップ368が真である場合、制御はステップ372へと続き、HP型アプリケーションを閉じた後のシステム負荷が第2の速度閾値未満であるかどうかを判定する。ステップ372が偽である場合、制御はステップ372に戻る。ステップ372が真である場合、制御はステップ376においてLPコア200に移行し、制御はステップ330に戻る。

10

【0269】

LPコアが、モバイルコンピューティングデバイスのハードウェアおよびソフトウェアの残りの部分にとって、HPコアに類似するかまたはそのように見えることができる場合、コア切り替えは、OSおよびアプリケーションに対して透過的となることができる。LPコアがHPコアに類似する場合、LPコア用にスケジュールされたスレッドは、いかなる修正またはスレッドカラーリングもなく、HPコア用にスケジュールすることができ、またその逆も可である。換言すると、アプリケーションは、どちらかのコアのスレッドの性質とは無関係に、どちらのコアによってでも実行され得る。したがって、コア切り替えは、OSおよびアプリケーションに対して透過的となる。

20

【0270】

LPおよびHPコアが同一または互換性のある主要コアレジスタおよびインタフェースを有する場合、LPコアはHPコアと類似することができる。主要コアレジスタおよびインタフェースの例には、CPUIDレジスタ、デバッグレジスタ、キャッシュ編成および制御レジスタ、Cプレジスタ、トレースマクロ、メモリ管理ユニット(MMU)、ならびに性能管理ユニット(PMU)が含まれる。追加して、または代替として、LPコアは、レジスタマッピングインタフェースおよび/またはマイクロシーケンサを実装して、HPコアとの動的な互換性を達成することができる。代替として、または追加して、LPコアの命令セットは、HPコアの命令セットと同じ、またはそのサブセットであり得る。

30

【0271】

ここで、図8Aおよび8Bを参照すると、グルーロジックモジュール380を使用して、コア切り替えモジュールによりコアが切り替えられているときに一度にコアを1つだけ有効化(すなわち動作状態に)することができる。図8Aにおいて、グルーロジックモジュール380は、外部割り込み(例えば、IRQおよびFIQ)および他の入力(例えば、トレースマクロおよびデバッグ)を、モバイルデバイスの他のハードウェアおよびソフトウェアから受け取ることができる。さらに、グルーロジックモジュール380は、LPコア200およびHPコア204が切り替えられているときに、LPコア200およびHPコア204からウェークアップ交換信号を受信することができる。ウェークアップ交換信号は、コア切り替え中、LPコア200およびHPコア204のうち的一方がウェークアップし、他方が停止する時を示す。ウェークアップ交換信号に基づき、グルーロジックモジュール380は、割り込みおよび他の入力を、コアが切り替えられた後に動作状態であるLPコア200およびHPコア204の一方にルーティングすることができる。

40

【0272】

具体的には、図8Bにおいて、グルーロジックモジュール380は、割り込み制御および多重化装置382、トレースマクロおよびデバッグ多重化装置384、ならびに多重化制御モジュール386を備えることができる。割り込み制御および多重化装置382は、

50

外部割込みを受け取ることができ、外部割り込みに基づき、LPコア200およびHPコア204に対するマスクされた割り込みおよび割り込み待ち(WFI)信号を生成することができる。トレースマクロおよびデバッグ多重化装置384は、LPコア200およびHPコア204に対するトレースマクロおよびデバッグの入力を受け取ることができる。

【0273】

多重化制御モジュール386は、ウェークアップ交換信号を受け取ることができ、またウェークアップ交換信号に基づき多重化制御信号を生成することができる。多重化制御信号は、コア切り替えが完了した後の時点で、LPコア200およびHPコア204のうち、どちらが動作状態であることを示すことができる。代替として、コア切り替えモジュールは、ウェークアップ交換信号に基づき、割り込み制御および多重化デバイス382ならびにトレースマクロおよびデバッグ多重化デバイス384を制御することができる。

10

【0274】

多重化制御信号に基づき、割り込み制御および多重化デバイス382は、マスクされた割り込みおよびWFI信号を、コアが切り替えられた後に動作状態にあるLPコア200およびHPコア204のうち的一方にルーティングすることができる。トレースマクロおよびデバッグ多重化装置384は、トレースマクロおよび/またはデバッグ信号を、コアが切り替えられた後に動作状態にあるLPコア200およびHPコア204のうち的一方にルーティングすることができる。したがって、一度にLPコア200およびHPコア204のうち的一方のみが動作状態であり、アプリケーションを実行する。

【0275】

20

グルーロジックモジュール380が非対称的にLPコア200およびHPコア204と通信するため、LPコア200およびHPコア204は、対称通信能力を有する。具体的には、割り込み制御および多重化デバイス382ならびにトレースマクロおよびデバッグ多重化デバイス384により生成された信号は、対称的にLPコア200およびHPコア204に通信する。したがって、所与の時点でLPコア200およびHPコア204のうちどちらが動作状態であるかとは無関係に、LPコア200およびHPコア204のハードウェアインタフェース動作および信号伝達能力は類似している。これにより、モバイルデバイスの他のハードウェアは、どちらのコアが動作状態にあるかとは無関係に、またはどちらのコアが動作状態にあるかを特定することなく、どちらのコアとも通信することができる。

30

【0276】

さらに、対称的な通信に起因して、LPコア200およびHPコア204のプログラム可能性は類似している。具体的には、アプリケーションは、どちらのコアが動作状態にあるかとは無関係に、またはどちらのコアが動作状態にあるかを特定することなく、動作状態にあるLPコア200またはHPコア204上で透過的に動作することができる。グルーロジック380により提供されるハードウェアおよびソフトウェア透過性または対称性によって、ハードウェアおよびソフトウェアの製造供給元は、コアが1つだけ存在するように、製品を普通に使用、修正、開発、および/または追加することができる。

【0277】

HPコア204が複数の同一コアを備える場合、割り込み制御および多重化デバイス382は、それぞれのコアに対するマスクされた割り込みおよびWFI信号を生成することができる。さらに、トレースマクロおよびデバッグ多重化デバイス384は、トレースマクロおよびデバッグ信号を、それぞれのコアにルーティングすることができる。

40

【0278】

ここで図9Aおよび9Bを参照すると、動的コア切り替えを使用してモバイルデバイスの電力消費を最適化する電力管理システム(PMS)400が示されている。図9Aにおいて、PMS400は、PMSモジュール402、コアシーケンスモジュール413、コア切り替えモジュール414、およびグルーロジックモジュール380を備える。いくつかの実現形態において、コア切り替えモジュール414は、ハイパーバイザモジュール415と統合することができる。PMSモジュール402は、電力制御モジュール404、

50

性能プロファイルモジュール406、アイドルプロファイルモジュール408、OSタスクプロファイルモジュール410、およびコアプロファイルモジュール412を備える。PMSモジュール402は、ユーザプロファイル、実行されているアプリケーションの種類、OSから受け取る入力、および、それぞれのデバイスドライバから受け取る各種ハードウェアデバイスの状態に基づき、電力消費を管理する。

【0279】

電力制御モジュール404は、ユーザプロファイルを介して、ユーザから電力/性能に関連する入力を受け取ることができる。例えば、ユーザは、必要となる電力消費とは無関係に、アプリケーションの動作性能レベルを特定することができる。さらに、電力制御モジュール404は、性能プロファイルモジュール406、アイドルプロファイルモジュール408、OSタスクプロファイルモジュール410、およびコアプロファイルモジュール412からの入力を受け取ることができる。

10

【0280】

性能プロファイルモジュール406は、アプリケーションの現在の動作性能、および要求される、または望ましい動作性能を示す出力を生成することができる。例えば、性能プロファイルモジュール406は、電力制御モジュール404およびコアプロファイルモジュール412に、アプリケーションによる現在のコア使用率、キャッシュミス率、およびシステム負荷がメモリバウンドであるか、コアバウンドであるか、またはI/Oバウンドであるかどうかを含むパラメータを示すことができる。性能プロファイルモジュール406は、OSサービスモジュール416、デバイスドライバモジュール418、およびコア420から受け取った入力に一部基づき、出力を生成することができる。コア420は、LPおよび1つ以上のHPコアを備えることができる。

20

【0281】

OSサービスモジュール416は、カーネル入力/出力制御(I/OCTL)モジュール422およびスケジューリングモジュール424を備えることができる。カーネルI/OCTLモジュール422は、現在のI/O使用量を電力制御モジュール404に報告することができる。スケジューリングモジュール424は、OSタスクをスケジューリングすることができる。OSタスクの例には、タスクの数、プロセスの数、およびスレッド量が含まれる。OSタスクのスケジューリングは、OSタスクプロファイルモジュール410により監視され、電力制御モジュール404に報告される。アイドルプロファイルモジュール408は、OSサービスモジュール416からの入力を受け取ることができ、コア420がいつアイドル状態であるかを電力制御モジュール404に報告する。

30

【0282】

デバイスドライバモジュール418は、モバイルコンピューティングデバイスのハードウェアデバイスを制御するデバイスドライバを備えることができる。例えば、デバイスドライバモジュール418は、PMSモジュール402から受け取った信号に基づきモバイルコンピューティングデバイスの電池を制御する電池ドライバモジュール426を備えることができる。電池ドライバモジュール426は、電池の状態を電力制御モジュール404に報告することができる。

【0283】

さらに、デバイスドライバモジュール418は、PMSモジュール402から受け取った入力に基づきハードウェアデバイスにより消費される電力を制御する電力管理割り込み制御(PMIC)モジュール428を備えることができる。デバイスドライバモジュール418は、性能またはリソース使用パラメータを監視する性能監視ユニット(PMU)モジュール430を備えることができる。リソース使用パラメータには、コア420により実行されているOSおよびアプリケーションによるメモリ使用量、キャッシュ使用量、バス使用量、I/O使用量、ならびにCPU使用量が含まれる。PMUモジュール430は、リソース使用パラメータを、性能プロファイルモジュール406に報告することができる。具体的には、PMUモジュール430は、アプリケーションがコア420のうちの一つにより実行される際に、各種リソース使用パラメータがそれぞれの所定の閾値をいつ交

40

50

差する（すなわちそれを超えるかまたは下回る）かを報告することができる。閾値は、プログラム可能であり得る。

【0284】

デバイスドライバモジュール418は、ハードウェアデバイスの状態を監視する、デバイスタイムアウトおよび状態監視モジュール432をさらに備えることができる。デバイスタイムアウトおよび状態監視モジュール432は、要求されたタスクを実行するために利用可能な適正リソースの欠落のために、任意のデバイスがアイドル状態であるかまたはタイムアウトするときを、電力制御モジュール404に報告する。電力制御モジュール404は、電力を節約するために、アイドル状態のハードウェアデバイスを停止することができる。代替として、ハードウェアデバイスが、タイムアウトするのではなく要求された

10

【0285】

コアプロファイルモジュール412、コアシーケンスモジュール413、およびコア切り替えモジュール414は、コアモーフィングを可能にする。コアプロファイルモジュール412は、アプリケーションの履歴または記録に基づき電力/性能要求量を予測または予想することができる。例えば、コアプロファイルモジュール412は、データキャッシュミス率、命令キャッシュミス率、および/または、コア420のうち動作状態であるものにより実行されているサイクルあたりの命令に基づき、アプリケーションの数百万命令/秒(MIPS)の要求を予測することができる。コアプロファイルモジュール412は、性能プロファイルモジュール406、アイドルプロファイルモジュール408、およびOSタスクプロファイルモジュール410のうちの少なくとも1つから履歴を受け取ることができる。履歴に基づき、コアプロファイルモジュール412は、アプリケーションが要求し得る電力/性能を予測または予想することができる。

20

【0286】

コアプロファイルモジュール412は、電力/性能要求量が閾値より大きいまたは小さい値に変化するときにイベントを生成することができる。例えば、コアプロファイルモジュール412は、コア使用率またはキャッシュミス率がそれぞれの所定の閾値を超えるとときにイベントを生成することができる。イベントは、電力/性能要求量の変化に従いコアを切り替える要求である。さらに、コアプロファイルモジュール412は、コア切り替えの頻度を監視し、スラッシング（すなわち、コア420の不要な切り替え）を最小限化するためにイベントを生成することができる。例えば、コアプロファイルモジュール412は、コア420が所定の期間において切り替えられる回数を監視することができる。コアプロファイルモジュール412は、数が動的にプログラム可能な閾値を超えるとときにイベントを生成することができる。イベントが受け取られると、電力制御モジュール404は、そのイベントのみに基づいてコアの切り替えを決定することができる。代替として、電力制御モジュール404は、リソース使用率（過去、現在、および推定）を含む受け取ったすべての情報を分析し、コアを切り替えるかどうかを決定することができる。

30

【0287】

時折、電力制御モジュール404は、コアプロファイルモジュール412に優先して、そのイベントにもかかわらずコアを切り替えないように決定することができる。例えば、モバイルデバイスが電線電力により電力供給され、HPコアが動作状態にあるコアである場合、電力制御モジュール404は、性能要件が低いことをイベントが示し得るにもかかわらず、コアを切り替えないようにすることが可能である。代替として、HPコアが動作状態にあるコアであり、アプリケーションが高性能アプリケーションとして指定されている場合、電力制御モジュール404は、モバイルデバイスが電線電力により電力供給されておらず、イベントが低電池残量によりLPへの切り替えを要求しているにもかかわらず、コアを切り替えないようにすることが可能である。

40

【0288】

図9Bにおいて、コアシーケンスモジュール413は、周波数変更シーケンス(FCS

50

) モジュール 4 3 4、電圧変更シーケンス (V C S) モジュール 4 3 6、およびコア変更シーケンス (C C S) モジュール 4 3 8 を備えることができる。イベントがコアプロファイルモジュール 4 1 2 により発信されると、電力制御モジュール 4 0 4 は、カーネル I O C T L モジュール 4 2 2 への 3 つのコール、すなわち F C S コール、V C S コール、および / または C C S コールのうちの少なくとも 1 つを生成することができる。次いで、カーネル I O C T L モジュール 4 2 2 は、3 つのシーケンス、すなわち周波数変更シーケンス、電圧変更シーケンス、および / またはコア変更シーケンスのうちの少なくとも 1 つを生成することができる。

【 0 2 8 9 】

受け取った周波数変更シーケンスに基づき、F C S モジュール 4 3 4 は、動作状態にあるコアのクロック周波数を変更する信号を生成することができる。受け取った電圧変更シーケンスに基づき、V C S モジュール 4 3 6 は、動作状態にあるコアの供給電圧を変更する信号を生成することができる。受け取ったコア変更シーケンスに基づき、C C S モジュール 4 3 8 は、コア 4 2 0 を切り替える信号を生成することができる。C C S モジュール 4 3 8 は、周波数および / または電圧変更シーケンスと連動してコア変更シーケンスを開始することができる。コア変更シーケンスは、システムオーバーヘッド、システム待ち時間、およびコア移行時間を減少させる。ここで、C C S モジュール 4 3 8 をより詳細に説明する。

【 0 2 9 0 】

電力制御モジュール 4 0 4 がコアの切り替えを決定すると、P M S モジュール 4 0 2 は、割り込みを無効化し、ハイパーバイザモジュール 4 1 5 および / またはコア切り替えモジュール 4 1 4 へのシステムコールを生成してコア 4 2 0 を切り替える。システムコールに基づき、C C S モジュール 4 3 8 はコールを生成し、ハイパーバイザモジュール 4 1 5 および / またはコア切り替えモジュール 4 1 4 にコールを出力する。ハイパーバイザモジュール 4 1 5 および / またはコア切り替えモジュール 4 1 4 は、コア 4 2 0 を切り替える。コア 4 2 0 が切り替えられた後、ハイパーバイザモジュール 4 1 5 および / またはコア切り替えモジュール 4 1 4 は、カーネル I O C T L モジュール 4 2 2 および / または O S サービスモジュール 4 1 6 に制御を戻す。続いて、新たに動作状態となったコアが動作を再開し、P M S モジュール 4 0 2 は割り込みを有効化する。

【 0 2 9 1 】

以下は、C C S モジュール 4 3 8 がコア変更シーケンスを開始することができる場合のいくつかの例である。C C S モジュール 4 3 8 は、L P コアのコア使用率が所定の高閾値以上である場合、コア変更シーケンスを開始して L P コアから H P コアに切り替えることができる。単なる一例として、所定の高閾値は、8 0 % または 9 0 % 等のパーセンテージであり得る。C C S モジュール 4 3 8 は、L P コアのコア使用率が、所定の期間、所定の高閾値以上である場合、コア変更シーケンスを開始することができる。所定の期間は、短くても長くてもよい。単なる一例として、所定の期間は、2 秒、あるいは 1 0 秒であり得る。所定の高閾値および所定の期間は、性能、電力を最適化し、不要である可能性のあるコア切り替えを最小限化するようにプログラムすることができる。

【 0 2 9 2 】

C C S モジュール 4 3 8 は、L P コアの予測コア使用率が、所定の高閾値以上である場合、コア変更シーケンスを開始することができる。予測コア使用率は、実行されているアプリケーションの種類、および / またはアプリケーションの実行履歴に基づき決定することができる。単なる一例として、ユーザにより高性能が必要とタグ付けされたアプリケーションは、L P コアから H P コアへのコア切り替えを開始することができる。

【 0 2 9 3 】

C C S モジュール 4 3 8 は、H P コアのコア使用率が所定の低閾値以下である場合、コア変更シーケンスを開始して H P コアから L P コアに切り替えることができる。単なる一例として、所定の低閾値は、5 % または 1 0 % 等のパーセンテージであり得る。C C S モジュール 4 3 8 は、H P コアのコア使用率が、所定の期間、所定の低閾値以下である場合

10

20

30

40

50

、コア変更シーケンスを開始することができる。所定の期間は、短くても長くてもよい。単なる一例として、所定の期間は、2秒、あるいは10秒であり得る。所定の低閾値および所定の期間は、性能、電力を最適化し、不要である可能性のあるコア切り替えを最小限化するようにプログラムすることができる。

【0294】

CCSモジュール438は、LPおよびHPコアのうち的一方により実行されているアプリケーションの数に基づき、コア変更シーケンスを開始することができる。単なる一例として、実行されているアプリケーションの数が10以上である場合にはLPコアからHPコアにコアを切り替え、実行されているアプリケーションの数が10以下である場合にはHPからLPにコアを切り替えることができる。CCSモジュール438は、アプリケーションの種類に基づきコア変更シーケンスを開始することができる。単なる一例として、実行されているアプリケーションが高性能を必要とすると指定されている場合、LPコアからHPコアにコアを切り替えることができる。最後に、CCSモジュール438は、コアの一方による実行がスケジュールされている命令の種類に基づき、コア変更シーケンスを開始することができる。単なる一例として、LPコアがアプリケーションを実行しており、実行がスケジュールされている命令がLPコアではなくHPコアにより実行され得る場合、コアをLPコアからHPコアに切り替えることができる。

10

【0295】

より具体的には、CCSモジュール438は、コア420を以下のように切り替える信号を生成することができる。CCSモジュール438がコア変更シーケンスを受信すると、CCSモジュール438は、ハイパーバイザモジュール415および/またはコア切り替えモジュール414にコールを出力する。コア切り替えモジュール414はコア変更シーケンスに従いコア420を切り替える。具体的には、コア切り替えモジュール414は、動作状態にあるコアの状態を休止状態にあるコアに転送し、動作状態にあるコアと休止状態にあるコア420との間のハンドシェーキングを実行し、以下のようにコア切り替えを実行する。

20

【0296】

コア切り替えモジュール414は、PMSモジュール402がコア420への割り込みを無効化すると、コア切り替えを開始する。コア切り替えモジュール414は、OSおよびアプリケーションの実行を一時停止し、コア420をOSおよびアプリケーションから分離する。コア切り替えモジュール414は、コアレジスタ、CPレジスタ、スタックポインタ、プログラムカウンタ、PMUイベント、およびMMU構成を含む、動作状態にあるコアの状態を保存することができる。コア切り替えモジュール414は、クロック、L2キャッシュ(例えば休止状態にあるコアがHPコアである場合)、および休止状態にあるコアへの電力供給をオンにするか、または増加させることにより、休止状態にあるコアを動作状態にする。

30

【0297】

休止状態にあるコアから受け取ったウェークアップ交換信号に基づき、コア切り替えモジュール414は、ウェークアップ信号が休止状態にあるコアに出力された後の所定の時間内に休止状態にあるコアがウェークアップ(すなわち起動)するかどうかを判定する。休止状態にあるコアが所定の時間内に肯定応答しない(すなわちウェークアップまたは起動しない)場合、コア切り替えモジュール414は動作状態にあるコアの状態をリロードする。コア切り替えモジュール414は、カーネルI/OCTLモジュール422および/またはOSサービスモジュール416に制御を戻す。動作状態にあるコアは、リロードされた状態に従いアプリケーションの実行を再開し、PMSモジュール402は、動作状態にあるコアへの割り込みを有効化する。

40

【0298】

代わりに、コア切り替えモジュール414が所定の時間内に休止状態にあるコアから肯定応答を受け取った場合、コア切り替えモジュール414は、それまで動作状態にあったコアの状態を、新たに動作状態となったコアに転送する。コア切り替えモジュール414

50

は、それまで動作状態にあったコアの状態を使用して、新たに動作状態となったコアを初期化する。新たに動作状態となったコアが初期化された後、コア切り替えモジュール414は、クロック、L2キャッシュ（例えばそれまで動作状態にあったコアがHPコアである場合）、およびそれまで動作状態にあったコアをオフにするか、または電力供給を減少させることにより、それまで動作状態にあったコアを停止して休止状態にする。コア切り替えモジュール414は、カーネルI/OCTLモジュール422および/またはOSサービスモジュール416に制御を戻す。新たに動作状態となったコアは、ロードされた状態に従いアプリケーションの実行を再開する。PMSモジュール402は、動作状態にあるコアへの割り込みを有効化する。したがって、コア切り替えモジュール414は、セキュアに、またOSおよびアプリケーションから分離してコアを切り替え、コア切り替えをOSおよびアプリケーションに対して透過的とする。

10

【0299】

コア切り替えモジュール414がLPコアからHPコアに動作を切り替えると、OSおよびアプリケーションは、増加した周波数および供給電圧で単一のコア上で実行を継続するかのように動作し続ける。一方、コア切り替えモジュール414がHPコアからLPコアに動作を切り替えると、OSおよびアプリケーションは、減少した周波数および供給電圧で単一のコア上で実行を継続するかのように動作し続ける。

【0300】

コア切り替えモジュール414および/またはハイパーバイザモジュール415は、グルーロジックモジュール380に、コア切り替え中にコア420により交換されたハンドシェーキング情報を通信することができる。ハンドシェーキング情報は、コア420のうちどれが動作状態にあるか、いつ割り込みが無効化/有効化されるか、等を示す信号を含み得る。ハンドシェーキング信号に基づき、グルーロジックモジュール380は、アプリケーションから、コア420のうち動作状態にあるものに、割り込みおよび他の信号をルーティングする。

20

【0301】

使用の際、コア1はLPコアであり得、コア2はHPコアであり得る。モバイルコンピューティングデバイスは、通常、コア1を使用してほとんどのアプリケーションを実行し得る。コア1は、周波数変更シーケンスおよび電圧変更シーケンスによりそれぞれ指定される周波数および電圧のレベルで動作することができる。周波数変更シーケンスは、必要に応じて動作状態にあるコアのクロック周波数を順次増加または減少させる制御信号を含むことができる。電圧変更シーケンスは、必要に応じて動作状態にあるコアの供給電圧を順次増加または減少させる制御信号を含むことができる。

30

【0302】

高性能が必要とされる場合（例えば、コア1の使用率が現在のクロック周波数および供給電圧で最大である場合）、FCSモジュール434は、コア1の最高および/または所望の動作周波数に達するまで、コア1に対し生成された周波数変更シーケンスに基づき、コア1のクロック周波数を周波数範囲内で低から高に変化させることができる。代替として、または追加して、VCSモジュール436は、コア1の最高および/または所望の動作供給電圧に達するまで、コア1に対して生成された電圧変更シーケンスに基づき、コア1の供給電圧を電圧範囲内で低から高に変更することができる。

40

【0303】

さらにより高い性能がアプリケーションにより要求される場合（すなわち、コア1の使用率が最高周波数および電圧で最大である場合）、コア切り替えモジュール414がコア切り替えを開始することができる。コア切り替えモジュール414は、コア2を動作状態にし、コア1の状態をコア2に引き渡し、コア1を停止するか、他の様式でコア1を休止状態とする。具体的には、コア切り替えモジュール414は、コア1を休止状態にしてコア1の状態をコピーすることができる。次いで、コア切り替えモジュール414はコア2を起動することができる。起動後コア2が初期化するとき、コア切り替えモジュール414は、コア1の状態をコア2に引き渡すことができる。すなわち、コア切り替えモジュール

50

ル 4 1 4 は、コア 1 の状態を使用してコア 2 をリセットすることができる。その後、コア切り替えモジュール 4 1 4 は、コア 1 を停止することができる。コア 2 は、コア 1 の状態を使用して、コア 1 が休止状態に入ったところでアプリケーションの実行を再開することができる。PMS モジュール 4 0 2 は、割り込みを有効化することができる。スケジューリングモジュール 4 2 4 は、コア 1 により実行されるはずだったスレッドを、コア 2 による実行にスケジュールすることができる。

【 0 3 0 4 】

まず、コア 2 は、周波数変更シーケンスおよび電圧変更シーケンスによりそれぞれ指定される周波数および電圧のレベルで動作することができる。続いて、FCS モジュール 4 3 4 は、アプリケーションにより要求される性能レベルに従い、周波数範囲内で低から高に、次いで高から低にコア 2 のクロック周波数を変更することができる。代替として、または追加して、VCS モジュール 4 3 6 は、アプリケーションにより要求される性能レベルに従い、電圧範囲内で低から高に、および高から低にコア 2 の供給電圧を変化させることができる。HP コアが複数のコア 2 を備える場合、各追加のコア 2 は、アプリケーションにより要求される性能レベルが変化し続けるに従い動作状態および休止状態にされ得る。

【 0 3 0 5 】

アプリケーションにより要求される性能レベルが、コア 2 が発揮する性能がもはや最適でない、効果的でない、望ましくない、および / または可能ではないレベルまで低下した場合、コア切り替えモジュール 4 1 4 はコアを切り替えることができる。コア切り替えモジュール 4 1 4 は、コア 1 を動作状態にし、コア 2 の状態をコア 1 に引き渡し、コア 2 を停止するか、他の様式でコア 2 を休止状態とする。具体的には、コア切り替えモジュール 4 1 4 は、コア 2 を休止状態にしてコア 2 の状態をコピーすることができる。次いで、コア切り替えモジュール 4 1 4 はコア 1 を起動することができる。起動後コア 1 が初期化するとき、コア切り替えモジュール 4 1 4 は、コア 2 の状態をコア 1 に引き渡すことができる。すなわち、コア切り替えモジュール 4 1 4 は、コア 1 の状態を使用してコア 2 をリセットすることができる。コア 1 は、コア 2 の状態を使用して、コア 2 が休止状態に入ったところでアプリケーションの実行を再開することができる。PMS モジュール 4 0 2 は、割り込みを有効化することができる。その後、コア切り替えモジュール 4 1 4 は、コア 2 を停止することができる。スケジューリングモジュール 4 2 4 は、コア 2 により実行されるはずだったスレッドを、コア 1 による実行にスケジュールすることができる。

【 0 3 0 6 】

ここで図 9 C を参照すると、例示的なコア切り替えモジュール 4 1 4 は、モード切り替えモジュール 4 1 4 - 1、コア動作化モジュール 4 1 4 - 2、および状態転送モジュール 4 1 4 - 3 を備えることができる。モード切り替えモジュール 4 1 4 - 1 は、動作が LP モードから HP モードに、または HP モードから LP モードに切り替えられるべき時に制御信号を受信する。コア動作化モジュール 4 1 4 - 2 は、現在動作状態にあるコアへの割り込みが無効化された後、現在動作状態にあるコア（例えばコア 1）により実行されているアプリケーションの処理を停止する。コア動作化モジュール 4 1 4 - 2 は、現在休止状態にあるコア（例えばコア 2）を動作状態にし、現在休止状態にあるコアが起動するかどうかを監視する。新たに活性化されたコア（例えばコア 2）が起動した後、状態転送モジュール 4 1 4 - 3 は、現在動作状態にあるコアの状態を新たに動作状態にされたコアに転送する。新たに動作状態にされたコアは、アプリケーションの命令の実行を再開し、コア動作化モジュール 4 1 4 - 2 は、新たに活性化されたコアへの割り込みを有効化する。コア動作化モジュール 4 1 4 - 2 は、コア 1 を停止する。

【 0 3 0 7 】

したがって、コア切り替えモジュール 4 1 4 は、コア 4 2 0 を動的に切り替えて電力消費を減少させ、モバイルデバイスの動作性能を増加させる。さらに、コア切り替えモジュール 4 1 4 は、コア 4 2 0 が切り替えられる時に、1 つのコアの状態を別のコアにセキュアに分離して受け渡すため、コア 4 2 0 の切り替えは、コア 4 2 0 上で動作している OS

10

20

30

40

50

およびアプリケーションに対して透過的である。したがって、コア 4 2 0 は、既存の処理ハードウェアとプラグ互換性を持ち、いかなるハードウェア修正も必要なく既存の処理ハードウェアに置き換わることができる。

【 0 3 0 8 】

ここで図 1 0 を参照すると、コア切り替えモジュール 4 1 4 を使用してコア 4 2 0 を切り替えるための方法 5 0 0 が示されている。制御はステップ 5 0 2 から開始する。制御は、ステップ 5 0 4 において、コアプロファイルモジュール 4 1 2 が（例えば動作状態にあるコアであるコア 1 から休止状態にあるコアであるコア 2 に）コア 4 2 0 を切り替えるためのイベントを生成したかどうかを判定する。ステップ 5 0 4 の結果が偽である場合、制御は、コアプロファイルモジュール 4 1 2 がコア 4 2 0 を切り替えるためのイベントを生成するまで待機する。ステップ 5 0 4 の結果が真である場合、電力制御モジュール 4 0 4 は、ステップ 5 0 6 において、現在および / または予測リソース使用率に基づきコア 4 2 0 が切り替えられ得るかどうかを判定する。ステップ 5 0 6 の結果が偽である場合、制御はイベントを無視してステップ 5 0 4 に戻る。ステップ 5 0 6 の結果が真である場合、制御はステップ 5 0 8 に進む。

10

【 0 3 0 9 】

制御は、ステップ 5 0 8 において、割り込みを無効化する。コア 1 は、ステップ 5 1 0 において、コア 1 により実行されている任意の保留されている読取り / 書込み（R / W）コマンドを完了する。制御は、ステップ 5 1 2 において、コア切り替えモジュール 4 1 4 へのシステム管理割り込み（SMI）コールを生成し、コア 4 2 0 を切り替える（例えば動作状態にあるコアであるコア 1 を休止状態にし、休止状態にあるコアであるコア 2 を動作状態にする）。

20

【 0 3 1 0 】

制御は、ステップ 5 1 4 において、動作状態にあるコアであるコア 1 の状態を保存する。制御は、ステップ 5 1 6 において、一貫性のためにコア 1 の L 1 キャッシュを消去する。制御は、ステップ 5 1 8 において、休止状態にあるコアであるコア 2 にイベントを送信する。制御は、ステップ 5 2 0 において、コア 2 が、起動することにより、および動作状態に移行することにより、イベントに対し肯定応答したかどうかを判定する。ステップ 5 2 0 の結果が真である場合、制御は、ステップ 5 2 1 において、コア 1 への電力をオフにするか、または他の様式で減少させる。制御は、ステップ 5 2 2 において、保存されたコア 1 の状態をコア 2 にロードする。コア 2 は、ステップ 5 2 4 において、コア 1 が中止したところでアプリケーションの実行を再開する。制御は、ステップ 5 2 6 において、割り込みを有効化する。制御はステップ 5 0 4 に戻る。

30

【 0 3 1 1 】

しかしながら、ステップ 5 2 0 の結果が偽である場合（すなわち、コア 2 がイベントに対し肯定応答せず起動しない場合）、制御は、ステップ 5 2 8 において、コア 1 の状態をコア 1 にリロードする。コア 1 は、ステップ 5 3 0 において、アプリケーションの実行を再開する。制御は、ステップ 5 3 2 において、割り込みを有効化する。制御はステップ 5 0 4 に戻る。

【 0 3 1 2 】

図 1 1 A - 1 1 E に、本開示の教示を組み込んだ様々な例示的実現形態が示されている。図 1 1 A において、本開示の教示は、携帯電話 8 5 8 のマルチコア制御モジュールにおいて実現され得る。携帯電話 8 5 8 は、携帯電話制御モジュール 8 6 0、電源 8 6 2、メモリ 8 6 4、記憶デバイス 8 6 6、および、アンテナを含み得るセルラーネットワークインタフェース 8 6 7 を含む。携帯電話 8 5 8 は、ネットワークインタフェース 8 6 8、マイクロホン 8 7 0、スピーカおよび / または出力ジャック等の音声出力 8 7 2、ディスプレイ 8 7 4、ならびに、キーパッドおよび / またはポインティングデバイス等のユーザ入力デバイス 8 7 6 を含む得る。ネットワークインタフェース 8 6 8 が無線ローカルエリアネットワークインタフェースを含む場合、アンテナ 8 6 9 が含まれ得る。

40

【 0 3 1 3 】

50

携帯電話制御モジュール 860 は、本開示の教示によるマルチコア制御モジュールを実装し得る。携帯電話制御モジュール 860 は、セルラーネットワークインタフェース 867、ネットワークインタフェース 868、マイクロホン 870、および/またはユーザ入力デバイス 876 からの入力信号を受け取ることができる。携帯電話制御モジュール 860 は、符号化、復号化、フィルタリング、および/またはフォーマットを含む信号処理を行い、出力信号を生成することができる。出力信号は、メモリ 864、記憶デバイス 866、セルラーネットワークインタフェース 867、ネットワークインタフェース 868、および音声出力 872 のうちの 1 つ以上へ通信され得る。

【0314】

メモリ 864 は、ランダムアクセスメモリ (RAM) および/または不揮発性メモリを含むことができる。不揮発性メモリは、フラッシュメモリ (NAND および NOR フラッシュメモリを含む)、相変化メモリ、磁気 RAM、ならびに、各メモリセルが 2 つを超える状態を有する多状態メモリ等、任意の好適な種類の半導体または固体メモリを含み得る。記憶デバイス 866 は、DVD ドライブ等の光学記憶デバイス、および/またはハードディスクドライブ (HDD) を含み得る。電源 862 は、携帯電話 858 のコンポーネントに電力を提供する。

【0315】

図 11B において、本開示の教示は、無線ハンドセット 958 のマルチコア制御モジュールにおいて実現され得る。無線ハンドセット 958 は、電話制御モジュール 960、電源 962、メモリ 964、記憶デバイス 966、および、アンテナ (図示せず) を含み得る基地局インタフェース 967 を含む。無線ハンドセット 958 は、マイクロホン 970、スピーカおよび/または出力ジャック等の音声出力 972、ディスプレイ 974、ならびに、キーパッドおよび/またはポインティングデバイス等のユーザ入力デバイス 976 を含み得る。

【0316】

ハンドセット制御モジュール 960 は、本開示の教示によるマルチコア制御モジュールを実装し得る。ハンドセット制御モジュール 960 は、基地局インタフェース 967、ネットワークインタフェース 968、マイクロホン 970、および/またはユーザ入力デバイス 976 からの入力信号を受け取ることができる。ハンドセット制御モジュール 960 は、符号化、復号化、フィルタリング、および/またはフォーマットを含む信号処理を行い、出力信号を生成することができる。出力信号は、メモリ 964、記憶デバイス 966、基地局インタフェース 967、および音声出力 972 のうちの 1 つ以上へ通信され得る。

【0317】

メモリ 964 は、ランダムアクセスメモリ (RAM) および/または不揮発性メモリを含むことができる。不揮発性メモリは、フラッシュメモリ (NAND および NOR フラッシュメモリを含む)、相変化メモリ、磁気 RAM、ならびに、各メモリセルが 2 つを超える状態を有する多状態メモリ等、任意の好適な種類の半導体または固体メモリを含み得る。記憶デバイス 966 は、DVD ドライブ等の光学記憶デバイス、および/またはハードディスクドライブ (HDD) を含み得る。電源 962 は、無線ハンドセット 958 のコンポーネントに電力を提供する。

【0318】

図 11C において、本開示の教示は、モバイルデバイス 989 のマルチコア制御モジュールにおいて実現され得る。モバイルデバイス 989 は、モバイルデバイス制御モジュール 990、電源 991、メモリ 992、記憶デバイス 993、ネットワークインタフェース 994、および外部インタフェース 999 を備えることができる。ネットワークインタフェース 994 が無線ローカルエリアネットワークインタフェースを含む場合、アンテナ (図示せず) が含まれ得る。

【0319】

モバイルデバイス制御モジュール 990 は、本開示の教示によるマルチコア制御モジュ

10

20

30

40

50

ールを実装し得る。モバイルデバイス制御モジュール990は、ネットワークインタフェース994および/または外部インタフェース999からの入力信号を受け取ることができる。外部インタフェース999は、USB、赤外線、および/またはイーサネット（登録商標）を含み得る。入力信号は、圧縮音声および/またはビデオを含むことができ、またMP3フォーマットと互換性を有し得る。さらに、モバイルデバイス制御モジュール990は、キーパッド、タッチパッド、または個々のボタン等のユーザ入力996からの入力を受け取ることができる。モバイルデバイス制御モジュール990は、符号化、復号化、フィルタリング、および/またはフォーマットを含む入力信号処理を行い、出力信号を生成することができる。

【0320】

10

モバイルデバイス制御モジュール990は、音声信号を音声出力997に、およびビデオ信号をディスプレイ998に出力することができる。音声出力997は、スピーカおよび/または出力ジャックを含むことができる。ディスプレイ998は、メニュー、アイコン等を含み得るグラフィカルユーザインタフェースを提示することができる。電源991は、モバイルデバイス989のコンポーネントに電力を提供する。メモリ992は、ランダムアクセスメモリ（RAM）および/または不揮発性メモリを含むことができる。

【0321】

不揮発性メモリは、フラッシュメモリ（NANDおよびNORフラッシュメモリを含む）、相変化メモリ、磁気RAM、ならびに、各メモリセルが2つを超える状態を有する多状態メモリ等、任意の好適な種類の半導体または固体メモリを含み得る。記憶デバイス993は、DVDドライブ等の光学記憶デバイス、および/またはハードディスクドライブ（HDD）を含み得る。モバイルデバイスは、携帯情報端末、メディアプレーヤ、ラップトップ型コンピュータ、ゲーム機、または他のモバイルコンピューティングデバイスを含み得る。

20

【0322】

図11Dにおいて、本開示の教示は、グローバルポジショニングシステム（GPS）1089のマルチコア制御モジュールにおいて実現され得る。GPS1089は、GPS制御モジュール1090、電源1091、メモリ1092、記憶デバイス1093、および外部インタフェース1099を含むことができる。

【0323】

30

GPS制御モジュール1090は、本開示の教示によるマルチコア制御モジュールを実装し得る。GPS制御モジュール1090は、外部インタフェース1099からの入力信号を受け取ることができる。外部インタフェース1099は、無線信号、USB、赤外線、および/またはイーサネット（登録商標）を含み得る。入力信号は、圧縮音声および/またはビデオを含むことができ、またMP3フォーマットと互換性を有し得る。さらに、GPS制御モジュール1090は、キーパッド、タッチパッド、または個々のボタン等のユーザ入力1096からの入力を受け取ることができる。GPS制御モジュール1090は、符号化、復号化、フィルタリング、および/またはフォーマットを含む入力信号処理を行い、出力信号を生成することができる。

【0324】

40

GPS制御モジュール1090は、音声信号を音声出力1097に、およびビデオ信号をディスプレイ1098に出力することができる。音声出力1097は、スピーカおよび/または出力ジャックを含むことができる。ディスプレイ1098は、メニュー、アイコン等を含み得るグラフィカルユーザインタフェースを提示することができる。電源1091は、モバイルデバイス1089のコンポーネントに電力を提供する。メモリ1092は、ランダムアクセスメモリ（RAM）および/または不揮発性メモリを含むことができる。

【0325】

不揮発性メモリは、フラッシュメモリ（NANDおよびNORフラッシュメモリを含む）、相変化メモリ、磁気RAM、ならびに、各メモリセルが2つを超える状態を有する多

50

状態メモリ等、任意の好適な種類の半導体または固体メモリを含み得る。記憶デバイス1093は、DVDドライブ等の光学記憶デバイス、および/またはハードディスクドライブ(HDD)を含み得る。モバイルデバイスは、携帯情報端末、メディアプレーヤ、ラップトップ型コンピュータ、ゲーム機、または他のモバイルコンピューティングデバイスを含み得る。

【0326】

図11Eにおいて、本開示の教示は、デスクトップ型コンピュータおよび/またはサーバ1100のマルチコア制御モジュール1103において実現され得る。デスクトップ型コンピュータおよび/またはサーバ1100は、マルチコア制御モジュール1103を含むマルチコア処理システム1102を備えることができる。デスクトップ型コンピュータおよび/またはサーバ1100は、I/Oコア1104、メモリ1106、およびI/Oデバイス1108をさらに備えることができる。デスクトップ型コンピュータおよび/またはサーバ1100は、電源1112により電力供給され得る。

10

【0327】

マルチコア処理システム1102、I/Oコア1104、およびメモリ1106は、システムバス1110を介して通信することができる。I/Oデバイス1108は、ハードディスクドライブ(HDD)、コンパクトディスク(CD)ドライブ、デジタル多用途ディスク(DVD)ドライブ、ディスプレイ、キーボード、および他のI/Oデバイスを含むことができる。I/Oコア1104は、I/Oデバイス1108を制御するI/Oコントローラを備えることができる。マルチコア処理システム1102は、オペレーティングシステム(OS)、ならびにHDD、CDドライブ、および/またはDVDドライブに記憶されたアプリケーションを実行することができる。マルチコア制御モジュール1103は、マルチコア処理システム1102がアプリケーションを実行する際、向上した省力化および向上した性能を提供することができる。


20

【0328】

ここで、当業者は、上記説明から、本開示の幅広い教示が様々な形態で実現され得ることを理解することができる。したがって、本開示は具体的な実施例を含むが、当業者には、図面、明細書および以下の特許請求の範囲を吟味すれば他の修正が明らかとなるため、本開示の真の範囲はそのように制限されるべきではない。


【図1A】

(先行技術)




【図1B】


(先行技術)




【図2】




【図3A】




【図3B】




【図3C】




【図3D】




【図4】




【図5】




【図6】




【図7】




【図8A】




【図8B】




【図9A】




【図9B】




【図9C】




【図11A】




【図10】




【図11B】




【図11C】



【図11D】



【図11E】



フロントページの続き

- (31)優先権主張番号 60/981,606
 (32)優先日 平成19年10月22日(2007.10.22)
 (33)優先権主張国 米国(US)
 (31)優先権主張番号 61/022,431
 (32)優先日 平成20年1月21日(2008.1.21)
 (33)優先権主張国 米国(US)
 (31)優先権主張番号 61/029,476
 (32)優先日 平成20年2月18日(2008.2.18)
 (33)優先権主張国 米国(US)
 (31)優先権主張番号 61/049,641
 (32)優先日 平成20年5月1日(2008.5.1)
 (33)優先権主張国 米国(US)
 (31)優先権主張番号 61/058,050
 (32)優先日 平成20年6月2日(2008.6.2)
 (33)優先権主張国 米国(US)
 (31)優先権主張番号 12/145,660
 (32)優先日 平成20年6月25日(2008.6.25)
 (33)優先権主張国 米国(US)

- (72)発明者 チェン、ホン - イ
 アメリカ合衆国、95054 カリフォルニア州、サンタ クララ、マーベル レーン 5488
 マーベル セミコンダクター インコーポレイテッド内
 (72)発明者 サカルダ、ブレマナンド
 アメリカ合衆国、95054 カリフォルニア州、サンタ クララ、マーベル レーン 5488
 マーベル セミコンダクター インコーポレイテッド内
 (72)発明者 フラートン、マーク エヌ .
 アメリカ合衆国、95054 カリフォルニア州、サンタ クララ、マーベル レーン 5488
 マーベル セミコンダクター インコーポレイテッド内
 (72)発明者 ヒープ、ジェイ
 アメリカ合衆国、95054 カリフォルニア州、サンタ クララ、マーベル レーン 5488
 マーベル セミコンダクター インコーポレイテッド内

審査官 中野 裕二

- (56)参考文献 米国特許出願公開第2007/0094444(US, A1)
 米国特許出願公開第2004/0003309(US, A1)
 特開平10-207850(JP, A)
 特開2007-305106(JP, A)
 特表2008-513912(JP, A)
 特開平11-353052(JP, A)
 米国特許出願公開第2007/0220246(US, A1)
 国際公開第2007/081218(WO, A1)

(58)調査した分野(Int.Cl., DB名)

G06F 9/50
 G06F 1/04
 G06F 1/26
 G06F 1/32