

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関  
国際事務局

(43) 国際公開日  
2018年8月30日(30.08.2018)



(10) 国際公開番号  
**WO 2018/155257 A1**

- (51) 国際特許分類:  
*H01G 4/33* (2006.01)
- (21) 国際出願番号: PCT/JP2018/004905
- (22) 国際出願日: 2018年2月13日(13.02.2018)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:  
特願 2017-030027 2017年2月21日(21.02.2017) JP
- (71) 出願人: T D K株式会社(TDK CORPORATION)  
[JP/JP]; 〒1080023 東京都港区芝浦三丁目  
9番1号 Tokyo (JP).
- (72) 発明者: 角田 晃一 (TSUNODA Koichi);  
〒1080023 東京都港区芝浦三丁目9番1号  
T D K株式会社内 Tokyo (JP). 富川 満広  
(TOMIKAWA Mitsuhiro); 〒1080023 東京都港


区芝浦三丁目9番1号 T D K株式会社内 Tokyo (JP). 吉川 和弘 (YOSHIKAWA Kazuhiro); 〒1080023 東京都港区芝浦三丁目9番1号 T D K株式会社内 Tokyo (JP). 吉田 健一(YOSHIDA Kenichi); 〒1080023 東京都港区芝浦三丁目9番1号 T D K株式会社内 Tokyo (JP).

(74) 代理人: 長谷川 芳樹, 外(HASEGAWA Yoshiki et al.); 〒1000005 東京都千代田区丸の内二丁目1番1号丸の内 M Y P L A Z A (明治安田生命ビル) 9階 創英国際特許法律事務所 Tokyo (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH,

(54) Title: THIN-FILM CAPACITOR

(54) 発明の名称: 薄膜キャパシタ



(57) Abstract: In a thin-film capacitor 1, an electrode terminal layer 30 and electrode layers 11 of a capacitance part 10 are connected to each of electrode terminals 20A-20C by via conductors (i.e., a first wiring part 43A and a second wiring part 43B) provided in an insulating layer 40 along the thickness direction. The via conductors 43A, 43B allow for shortened circuit wiring along the thickness direction. In the thin-film capacitor 1, multiple terminals are provided by the plurality of electrode terminals 20A-20C, while the circuit wiring is shortened, thereby making it possible to provide a thin-film capacitor with low ESL.



WO 2018/155257 A1

KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY,  
MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ,  
NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT,  
QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL,  
SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA,  
UG, US, UZ, VC, VN, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類 :

- 一 国際調査報告 (条約第21条(3))

---

(57) 要約 : 薄膜キャパシタ 1 においては、電極端子層 30 および容量部 10 の電極層 11 が、絶縁層 40 に厚さ方向に沿って貫設されたビア導体 (すなわち、第 1 配線部 43A および第 2 配線部 43B) によって電極端子 20A ~ 20C それぞれに接続されており、ビア導体 43A、43B により厚さ方向に沿う短い回路配線が実現されている。薄膜キャパシタ 1 では、複数の電極端子 20A ~ 20C での多端子化を図りつつ、回路配線の短縮が図られており、それにより、低 E S L 化が図られた薄膜キャパシタが得られる。

## 明 細 書

**発明の名称**： 薄膜キャパシタ

### 技術分野

[0001] 本開示は、薄膜キャパシタに関する。

### 背景技術

[0002] たとえば下記引用文献1には、内部にチップコンデンサを有し、かつ、該チップコンデンサから引き出された電極端子が両主面に設けられたコンデンサ内蔵基板が開示されている。

### 先行技術文献

#### 特許文献

[0003] 特許文献1：特開2009-194096号公報

特許文献2：特開2007-81325号公報

### 発明の概要

#### 発明が解決しようとする課題

[0004] 上記コンデンサ内蔵基板では回路配線の長さが長いため、低ESL化を図ることが困難である。そこで、薄膜プロセス技術を用いてコンデンサ内蔵基板の構成を実現する薄膜キャパシタ（すなわち、内部にキャパシタ構造を有し、かつ、該キャパシタ構造から引き出された電極端子が両主面に設けられた薄膜キャパシタ）の開発が進められている。

[0005] 発明者らは、上記の薄膜キャパシタについて研究を重ね、このような薄膜キャパシタにおいてさらに低ESL化を図ることができる技術を新たに見出した。

[0006] 本開示の種々の側面は、低ESL化が図られた薄膜キャパシタを提供することを目的とする。

#### 課題を解決するための手段

[0007] 本開示の一形態に係る薄膜キャパシタは、薄膜キャパシタの一方面側に位置し、外部と電氣的に接続される接続領域を有する電極端子層と、電極端子

層の一方面側とは反対の側に部分的に形成され、電極層と誘電体層とが交互に積層された積層構造を有する容量部と、電極端子層の一方面側とは反対の側から、容量部が形成された形成領域および容量部が形成されていない非形成領域を覆う絶縁層と、絶縁層上に設けられた複数の電極端子と、容量部の積層方向に沿って絶縁層に貫設され、電極端子層および容量部の電極層のいずれかに複数の電極端子それぞれを接続する複数のビア導体とを備える。

[0008] 上記薄膜キャパシタにおいては、電極端子層および容量部の電極層が、絶縁層に貫設されたビア導体によって電極端子それぞれに接続されることで、回路配線の短縮および多端子化の両方が図られており、それにより、低ESL化が図られた薄膜キャパシタが得られる。

[0009] 本開示の他の形態に係る薄膜キャパシタは、電極端子層が、外部に接続される複数の接続領域を有し、かつ、隣り合う接続領域の間における電極端子層を貫いて両接続領域を分断する貫通部を備える。この場合、複数の接続領域のうちの一部とその残部とを、異なる極性の電極端子として用いることができる。

[0010] 本開示の他の形態に係る薄膜キャパシタは、絶縁層の厚さが容量部の厚さより厚く、また、電極端子層の厚さが容量部の厚さより厚い。

[0011] 本開示の他の形態に係る薄膜キャパシタは、電子部品を搭載可能であり、かつ、該電子部品への電力を供給する配線板上に配置されるべき薄膜キャパシタであって、薄膜キャパシタに搭載される電子部品に複数の電極端子が接続され、配線板に電極端子層が接続される。

## 発明の効果

[0012] 本開示の一側面によれば、低ESL化が図られた薄膜キャパシタが提供される。

## 図面の簡単な説明

[0013] [図1]図1は、本開示の一実施形態に係る薄膜キャパシタの一部を概略的に示す断面図である。

[図2]図2の(a)～(e)は、図1に示す薄膜キャパシタの製造方法を説明

するための図である。

[図3]図3の(a)～(d)は、図1に示す薄膜キャパシタの製造方法を説明するための図である。

[図4]図4は、図1とは異なる態様の薄膜キャパシタの一部を概略的に示す断面図である。

### 発明を実施するための形態

[0014] 以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一または相当の部分に対しては同一の符号を付し、重複する説明を省略する。

[0015] 図1に示すように、一本実施形態に係る薄膜キャパシタ1は、その内部にキャパシタ構造として容量部10を有し、かつ、その両主面に、容量部10から引き出された電極端子として電極端子20A～20C、30A～30Cを有している。

[0016] 薄膜キャパシタ1の一方の主面aに設けられた電極端子20A～20Cは、薄膜キャパシタ1に搭載される図示しない電子部品と接続するための電極端子であり、電極端子20A～20Cが設けられた側の主面（以下、電子部品搭載面とも称す。）上に、電子部品が搭載され得る。

[0017] 薄膜キャパシタ1の他方の主面1bに設けられた電極端子30A～30Cは、薄膜キャパシタ1上に搭載される電子部品に薄膜キャパシタを介して電力を供給する図示しない配線板と接続するための電極端子であり、電極端子30A～30Cが設けられた側の主面（以下、配線板搭載面とも称す。）1bが配線板と対面する姿勢で薄膜キャパシタ1が配線板上に搭載され得る。

[0018] 薄膜キャパシタ1は、より詳しくは、配線板搭載面1b側に位置し、配線板と電氣的に接続される複数の接続領域を有する電極端子層30と、電極端子層30の配線板側とは反対の側に部分的に形成され、電極層11と誘電体層12とが交互に積層された積層構造を有する容量部10と、電極端子層30の配線板側とは反対の側から、容量部10が形成された形成領域および容量部10が形成されていない非形成領域を覆う絶縁層40と、絶縁層40上

に設けられ、電子部品に接続されるべき複数の電極端子 20A~20Cと、容量部 10 の積層方向に沿って貫設され、電極端子層 30 および容量部 10 の電極層 11 のいずれかに複数の電極端子 20A~20C それぞれを接続する複数のビア導体 43A、43B とを備えている。

[0019] 電極端子層 30 の複数の接続領域は、隣り合う接続領域の間における電極端子層 30 を貫いて両接続領域を分断する貫通部 31 を備えており、貫通部 31 に分断された各接続領域が上述の電極端子 30A~30C となっている。各貫通部 31 は、電極端子層 30 の厚さより厚い絶縁樹脂 32 によって埋められており、電極端子 30A~30C の間の高い電気絶縁性を実現している。

[0020] 電極端子層 30 は、導電性を有する材料から形成されている。具体的には、電極端子層 30 を形成する導電性材料としては、主成分としてニッケル (Ni) や白金 (Pt) を含有する合金であってもよく、特に、主成分として Ni を含有する合金であってもよい。電極端子層 30 を構成する Ni の純度は高くてもよく、99.99 重量%以上であってもよい。なお、電極端子層 30 に微量の不純物が含まれていてもよい。主成分として Ni を含有する合金からなる電極端子層 30 に含まれ得る不純物としては、たとえば、鉄 (Fe)、チタン (Ti)、銅 (Cu)、アルミニウム (Al)、マグネシウム (Mg)、マンガン (Mn)、ケイ素 (Si) またはクロム (Cr)、バナジウム (V)、亜鉛 (Zn)、ニオブ (Nb)、タンタル (Ta)、イットリウム (Y)、ランタン (La)、セシウム (Ce) 等の遷移金属元素あるいは希土類元素等、塩素 (Cl)、硫黄 (S)、リン (P) 等が挙げられる。薄膜キャパシタの製造時に、電極端子層 30 から誘電体膜へ上記の不純物が拡散すると、誘電体層 12 の絶縁抵抗の低下等の性能低下を引き起こす可能性がある。

[0021] 電極端子層 30 の厚さは、10nm~100 $\mu$ m であってもよく、1 $\mu$ m~70 $\mu$ m であってもよい。10 $\mu$ m~30 $\mu$ m 程度であってもよい。電極端子層 30 の厚さが薄過ぎる場合、薄膜キャパシタ 1 の製造時に電極端子層

30をハンドリンクしにくくなる傾向があり、電極端子層30の厚さが厚過ぎる場合、リーク電流を抑制する効果が小さくなる傾向がある。なお、電極端子層30の面積は、たとえば $1 \times 0.5 \text{ mm}^2$ 程度である。また、上述の電極端子層30は金属箔からなっているとしてもよく、基板と電極とを兼用し得る。このように、本実施形態に係る電極端子層30は基板としても兼用する構成であってもよいが、Siやアルミナなどからなる基板上に電極端子層30を設けた基板／電極膜構造を採用してもよい。

[0022] 容量部10は、電極端子層30上に交互に積層された2層の電極層11および2層の誘電体層12によって構成されている。

[0023] 電極層11は導電性を有する材料から形成されている。具体的には、主成分としてニッケル(Ni)や白金(Pt)を含有する材料を電極層11として用いることができ、Niを用いることができる。電極層11に主成分としてNiを含有する材料を用いる場合、その含有量は、電極層11全体に対して、50mol%以上であってもよい。また、電極層11の主成分がNiである場合、白金(Pt)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、ルテニウム(Ru)、オスミウム(Os)、レニウム(Re)、タングステン(W)、クロム(Cr)、タンタル(Ta)および銀(Ag)からなる群より選ばれる少なくとも一種(以下、「添加元素」と記す。)をさらに含有する。電極層11が添加元素を含有することによって、電極層11の途切れが防止される。なお、電極層11は複数種の添加元素を含有してもよい。電極層11の厚さは、たとえば10nm~1000nm程度である。

[0024] 誘電体層12は、 $\text{BaTiO}_3$ (チタン酸バリウム)、 $(\text{Ba}_{1-x}\text{Sr}_x)\text{TiO}_3$ (チタン酸バリウムストロンチウム)、 $(\text{Ba}_{1-x}\text{Ca}_x)\text{TiO}_3$ 、 $\text{PbTiO}_3$ 、 $\text{Pb}(\text{Zr}_x\text{Ti}_{1-x})\text{O}_3$ 等のペロブスカイト構造を持った(強)誘電体材料や、 $\text{Pb}(\text{Mg}_{1/3}\text{Nb}_{2/3})\text{O}_3$ 等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、 $\text{Bi}_4\text{Ti}_3\text{O}_{12}$ 、 $\text{SrBi}_2\text{Ta}_2\text{O}_9$ 等に代表されるピスマス層状化合物、 $(\text{Sr}_{1-x}\text{Ba}_x)\text{Nb}_2\text{O}_6$ 、 $\text{PbNb}$

$\text{O}_6$ 等に代表されるタングステンブロンズ型強誘電体材料等から構成される。ここで、ペロブスカイト構造、ペロブスカイトリラクサー型強誘電体材料、ビスマス層状化合物、タングステンブロンズ型強誘電体材料において、AサイトとBサイト比は、通常整数比であるが、特性向上のため、意図的に整数比からずらしてもよい。なお、誘電体層12の特性制御のため、誘電体層12に適宜、副成分として添加物質が含有されていてもよい。誘電体層12の厚さは、たとえば10nm~1000nmである。

[0025] 絶縁層40は、容量部10が形成された形成領域および容量部10が形成されていない非形成領域を覆っており、パッシベーション層41、第1絶縁層42Aおよび第2絶縁層42Bによって構成されている。

[0026] パッシベーション層41は、各容量部10を直接覆っており、無機絶縁材料（たとえば、 $\text{SiO}_2$ ）によって構成されている。

[0027] 第1絶縁層42Aは、電極端子層30の容量部10が形成された領域（形成領域）それぞれにおいて容量部10を覆っている。第2絶縁層42Bは、第1絶縁層42Aが形成されていない領域、すなわち、容量部10が形成されていない領域（非形成領域）を覆うとともに、非形成領域周縁の第1絶縁層42Aを部分的に覆っている。すなわち、第1絶縁層42Aと第2絶縁層42Bとの2段構成によって電極端子層30が覆われている。

[0028] 第1絶縁層42Aおよび第2絶縁層42Bは、絶縁性を有する材料であれば特に限定されないが、たとえば、ポリイミドなどの非導電性樹脂、 $\text{SiO}_2$ 、アルミナ、 $\text{SiN}$ （シリコンナイトライド）等の無機材料、あるいはこれらを混合または積層させた絶縁材料等を用いることができる。第1絶縁層41Aの厚さ（パッシベーション層41の上面と第1絶縁層42Aの上面との距離）は、たとえば、 $0.5\mu\text{m}\sim 10\mu\text{m}$ であり、第2絶縁層42Bの厚さ（第1絶縁層42Aの上面と第2絶縁層42Bの上面との距離）は、たとえば $0.5\mu\text{m}\sim 10\mu\text{m}$ である。

[0029] 第1絶縁層42Aと第2絶縁層42Bの間には、第1絶縁層42Aの上面に沿って第1配線部43Aが形成されている。第1配線部43Aは、第1



絶縁層 4 2 A の上面に沿って上下方向に延びるとともにその下端に電極端子層 3 0 または電極層 1 1 と接する接触部 4 4 A を有する。また、第 2 絶縁層 4 2 B 上には、第 2 絶縁層 4 2 B の上面に沿って第 2 配線部 4 3 B が形成されている。第 2 配線部 4 3 B は、第 2 絶縁層 4 2 B に沿って上下方向に延びるとともにその下端に第 1 配線部 4 3 A と接する接触部 4 4 B を有する。そして、第 2 配線部 4 3 B 上に電極端子 2 0 A ~ 2 0 C が形成されている。

[0030] 電極端子 2 0 A が形成された第 2 配線部 4 3 B の接触部 4 4 B は、電極端子層 3 0 に接する接触部 4 4 A を有する第 1 配線部 4 3 A に接している。電極端子 2 0 B が形成された第 2 配線部 4 3 B の接触部 4 4 B は、容量部 1 0 の下側の電極層 1 1 に接する接触部 4 4 A を有する第 1 配線部 4 3 A に接している。電極端子 2 0 C が形成された第 2 配線部 4 3 B の接触部 4 4 B は、容量部 1 0 の上側の電極層 1 1 に接する接触部 4 4 A を有する第 1 配線部 4 3 A B に接している。

[0031] 上述した第 1 配線部 4 3 A および第 2 配線部 4 3 B が、絶縁層 4 0 に貫設され、電極端子層 3 0 および容量部 1 0 の電極層 1 1 のいずれかに電極端子 2 0 A ~ 2 0 C それぞれを接続するビア導体となっている。第 1 配線部 4 3 A および第 2 配線部 4 3 B は、たとえば銅 (C u) などの導電性を有する材料から構成されている。また、第 2 配線部 4 3 B と電氣的に接続される電極端子 2 0 A ~ 2 0 C も、たとえば銅 (C u) などの導電性を有する材料から構成されている。

[0032] 次に、図 2 および図 3 を参照して薄膜キャパシタ 1 の製造方法について説明する。なお、図 2 および図 3 は、製造の途中段階における薄膜キャパシタ 1 の一部を拡大して示しているものである。実際には、複数の薄膜キャパシタ 1 を一度に形成した後、それぞれの薄膜キャパシタ 1 に個片化する。

[0033] まず、図 2 (a) に示すように、仮貼り材 6 1 を介して支持材 6 0 に支持された電極端子層 3 0 となる金属箔を準備し、電極端子層 3 0 上に容量部 1 0 となるべき誘電体層 1 2 と電極層 1 1 とを交互に形成する。電極端子層 3 0 となる金属箔は、必要に応じてその表面が所定の算術平均粗さ R a となる

ように研磨される。この研磨は、CMP (Chemical Mechanical Polishing)、電解研磨、バフ研磨等の方法によりおこなうことができる。電極層 11 の形成方法としては、DCスパッタリング等が挙げられる。また、誘電体層 12 の形成方法としては、溶液法、スパッタリング法等の PVD (Physical Vapor Deposition) 法または CVD (Chemical Vapor Deposition) 法等の成膜技術を用いることができる。

[0034] 次に、図 2 (b) に示すように、電極層 11 および誘電体層 12 を貫通する所定の開口 70 を形成する。開口 70 の形成は、たとえばパターニングされたレジストをマスクとしたドライエッチングによっておこなわれる。この工程により、電極層 11 および誘電体層 12 に 2 つの開口 71、72 が形成される。開口 71 では、底面に電極端子層 30 が露出すると共に、容量部 10 に電極層 11 および誘電体層 12 による連続した側面が形成される。また、開口 72 では底面に下側の電極層 11 が露出すると共に、容量部 10 に電極層 11 および誘電体層 12 による連続した側面が形成される。

[0035] その後、支持材 60 を仮貼り材 61 とともに剥離し、電極端子層 30 上に電極層 11 および誘電体層 12 が積層された積層体を焼成する。焼成時の温度は、誘電体層が焼結 (結晶化) する温度とすることができ、具体的には 500~1000℃にすることができる。また、焼成時間は 5 分~2 時間程度とすればよい。また、焼成時の雰囲気は、特に限定されず、酸化性雰囲気、還元性雰囲気、中性雰囲気のいずれでもよいが、少なくとも、電極層 11 が酸化しない程度の酸素分圧下で焼成することができる。なお、焼成のタイミングはこのタイミングに限定されず、たとえば、開口 70 を形成する前に焼成をおこなってもよいし、開口 70 を形成した後におこなってもよい。

[0036] 次に、図 2 (c) に示すように、電極端子層 30 に再度仮貼り材 61 を介して支持材 60 を貼付し、支持材 60 で電極端子層 30 を保持した状態で、パッシベーション層 41 となるべき無機絶縁層 (たとえば、SiO<sub>2</sub>層) を成膜する。

[0037] 続いて、図 2 (d) に示すように、電極層 11 および誘電体層 12 上に第

1 絶縁層 4 2 A を形成する。第 1 絶縁層 4 2 A は、たとえば、未硬化の状態の熱硬化性樹脂を塗布した後、加熱して硬化させることによって形成される。また、第 1 絶縁層 4 2 A は、未硬化の状態の光硬化性樹脂を塗布した後、特定の波長の光を照射して硬化させることによって形成されてもよい。第 1 絶縁層 4 2 A を構成する絶縁性材料を硬化させた後、ドライエッチング等により第 1 配線部 4 3 A を設けるための所定の開口 7 3 を形成する。本実施形態では、開口 7 3 として、3 つの開口 7 4、7 5、7 6 を形成する。開口 7 4 は、開口 7 1 内の第 1 絶縁層 4 2 A を貫通するように開口 7 1 の中央付近に形成される。また、開口 7 5 は、開口 7 2 内の第 1 絶縁層 4 2 A を貫通するように開口 7 2 内の中央付近に形成される。さらに、開口 7 6 は、所定領域の第 1 絶縁層 4 2 A を貫通するように形成される。

この工程により、開口 7 4 では底面に電極端子層 3 0 が露出し、開口 7 5 では底面に下側の電極層 1 1 が露出し、開口 7 6 では底面に上側の電極層 1 1 が露出する。また、電極層 1 1 および誘電体層 1 2 は第 1 絶縁層 4 2 A によって封止された状態となる。

[0038] 次に、図 2 (e) に示すように、第 1 絶縁層 4 2 A の開口 7 3 内および開口周縁の第 1 絶縁層 4 2 A 上に第 1 配線部 4 3 A を形成する。第 1 配線部 4 3 A は、たとえば、銅 (Cu) 等の導電性材料をスパッタまたは蒸着した後、エッチングによるパターニングをおこなうことによって形成される。この工程により、電氣的に互いに独立した複数の第 1 配線部 4 3 A が形成される。このとき、開口 7 4 周辺に形成された第 1 配線部 4 3 A は電極端子層 3 0 と電氣的に接続され、開口 7 5 周辺に形成された第 1 配線部 4 3 A は下側の電極層 1 1 と電氣的に接続され、開口 7 6 周辺に形成された第 1 配線部 4 3 A は上側の電極層 1 1 と電氣的に接続された状態となる。

[0039] 次に、図 3 (a) に示すように、第 1 絶縁層 4 2 A および第 1 配線部 4 3 A 上に第 2 絶縁層 4 2 B を形成する。第 2 絶縁層 4 2 B は、第 1 絶縁層 4 2 A と同様に、たとえば未硬化の状態の熱硬化性樹脂を塗布した後、加熱して硬化させることによって形成される。第 2 絶縁層 4 2 B を構成する絶縁性材

料を硬化させた後、ドライエッチング等により第2配線部43Bを形成するための3つの開口77を形成する。この工程により、開口77それぞれから第1配線部43Aが露出した状態となる。

[0040] 次に、図3(b)に示すように、第2絶縁層42Bの開口77内および開口周縁の第2絶縁層42B上に第2配線部43Bを形成する。第2配線部43Bも、第1配線部43A同様、たとえば、銅(Cu)等の導電性材料をスパッタまたは蒸着した後、エッチングによるパターニングをおこなうことによって形成される。この工程により、電氣的に互いに独立した複数の第2配線部43Bが形成される。このとき、開口77周辺に形成された第2配線部43Bはそれぞれ第1配線部43Aと電氣的に接続された状態となる。

[0041] 次に、図3(c)に示すように、第2配線部43上に、薄膜キャパシタ1を外部の電子部品と電氣的に接続するための電極端子20A~20Cを形成する。電極端子20A~20Cは、たとえば、メッキ等により銅(Cu)等の導電性材料の層を形成した後、エッチング等をおこなうことによって形成される。

[0042] 最後に、図3(d)に示すように、支持材60を仮貼り材61とともに剥離し、電極端子層30に貫通部31を形成して各電極端子30A~30Bに分割する。貫通部31は、たとえばウェットエッチング法によって形成する。また、各貫通部31に、絶縁樹脂32を充填する。絶縁樹脂32の充填は、たとえばラミネート法によっておこなわれる。その後、ダイシング等によって個片化をおこなうことにより、図1に示すような薄膜キャパシタ1が得られる。

[0043] 上述した薄膜キャパシタ1においては、電極端子層30および容量部10の電極層11が、容量部10の積層方向に沿って絶縁層40に貫設されたビア導体(すなわち、第1配線部43Aおよび第2配線部43B)によって電極端子20A~20Cそれぞれに接続されている。薄膜キャパシタの厚さ方向に直交する面内において配線が這い回される場合には、回路配線の迂回等が生じてしまい配線が長くなるが、薄膜キャパシタ1ではビア導体43A、

4 3 Bにより厚さ方向に沿う短い回路配線が実現されている。すなわち、薄膜キャパシタ 1 では、複数の電極端子 2 0 A ~ 2 0 C での多端子化を図りつつ、回路配線の短縮が図られており、それにより、低 E S L 化が図られた薄膜キャパシタが得られる。

[0044] なお、薄膜キャパシタ 1 では、第 1 絶縁層 4 2 A と第 2 絶縁層 4 2 B との 2 段構成を採用することで、再配線をおこなっている。すなわち、第 1 配線部 4 3 A の位置は、容量部 1 0 の直上または近傍に制限されるが、第 2 配線部 4 3 B の位置はそのような位置に制限されず、自由に位置を決定することができる。そのため、第 2 配線部 4 3 B 上に形成される電極端子 2 0 A ~ 2 0 C の位置についても設計自由度が高くなっている。また、一つの第 1 配線部 4 3 A から複数の第 2 配線部 4 3 B を引き出すこともでき、この場合には容易に電極端子 2 0 A、2 0 B、2 0 C の多端子化を図ることができる。

[0045] また、薄膜キャパシタ 1 は、絶縁層 4 0 の厚さが容量部 1 0 の厚さより厚くなっている。このように、絶縁層 4 0 の厚さが厚い場合には E S L が高くなる傾向になるが、上述のビア導体 4 3 A、4 3 B による回路配線の短縮で、効果的な低 E S L 化を図ることができる。電極端子層 3 0 の厚さについても、容量部 1 0 の厚さより厚くなっている。

[0046] さらに、薄膜キャパシタ 1 は、貫通部 3 1 で分断された電極端子 3 0 A ~ 3 0 C を備えている。そのため、電極端子 3 0 A ~ 3 0 B それぞれについて所望の極性で用いることができる。たとえば図 4 に示すように、薄膜キャパシタ 1 が、貫通部 3 1 で分断された 2 つの電極端子 3 0 A、3 0 D を備える場合、それぞれの電極端子 3 0 A、3 0 D の極性を異なるようにすることで、図 4 の矢印で示すように、電極端子 3 0 A、3 0 D と電極端子 2 0 A、2 0 D との間に介在するビア導体 4 3 A、4 3 B に逆向きの電流を流すこともできる。この場合、正極と負極の両方において厚さ方向に沿う短い回路配線が実現されるとともに、正極と負極の両方において容易に多端子化を図ることができ、さらなる低 E S L 化を図ることができる。

[0047] なお、薄膜キャパシタは、上述した実施形態に限らず、様々に変形するこ

とができる。

[0048] たとえば、ビア導体は、上述したビア導体43A、43Bの構成に限らず、絶縁層の厚さ方向に沿って真っ直ぐに延びる貫通孔に導体を充填した構成のビア導体であってもよい。また、薄膜キャパシタでは、絶縁層を再配線のために2段構成としたが、3段以上の多段構成としてもよく、1段で構成してもよい。容量部の構成についても、電極層および誘電体層の層数を適宜増減することができる。


### 符号の説明

- [0049] 1 薄膜キャパシタ
- 10 容量部
  - 11 電極層
  - 12 誘電体層
  - 20A～20D 電極端子
  - 30 電極端子層
  - 30A～30D 電極端子
  - 40 絶縁層
  - 43A 第1配線部
  - 43B 第2配線部

## 請求の範囲


- [請求項1] 薄膜キャパシタの一方面側に位置し、外部と電氣的に接続される接続領域を有する電極端子層と、  
前記電極端子層の前記一方面側とは反対の側に部分的に形成され、電極層と誘電体層とが交互に積層された積層構造を有する容量部と、  
前記電極端子層の前記一方面側とは反対の側から、前記容量部が形成された形成領域および前記容量部が形成されていない非形成領域を覆う絶縁層と、  
前記絶縁層上に設けられた複数の電極端子と、  
前記容量部の積層方向に沿って前記絶縁層に貫設され、前記電極端子層および前記容量部の電極層のいずれかに前記複数の電極端子それぞれを接続する複数のビア導体と  
を備える、薄膜キャパシタ。
- [請求項2] 前記電極端子層が、外部に接続される複数の接続領域を有し、かつ、前記隣り合う接続領域の間における前記電極端子層を貫いて両接続領域を分断する貫通部を備える、請求項1に記載の薄膜キャパシタ。
- [請求項3] 前記絶縁層の厚さが前記容量部の厚さより厚い、請求項1または2に記載の薄膜キャパシタ。
- [請求項4] 前記電極端子層の厚さが前記容量部の厚さより厚い、請求項1～3のいずれか一項に記載の薄膜キャパシタ。
- [請求項5] 電子部品を搭載可能であり、かつ、該電子部品への電力を供給する配線板上に配置されるべき薄膜キャパシタであって、前記薄膜キャパシタに搭載される前記電子部品に前記複数の電極端子が接続され、前記配線板に前記電極端子層が接続される、請求項1～4のいずれか一項に記載の薄膜キャパシタ。

[図1]







[図2]



[図3]



[図4]



**INTERNATIONAL SEARCH REPORT**

International application No.

PCT/JP2018/004905

**A. CLASSIFICATION OF SUBJECT MATTER**

Int.Cl. H01G4/33 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

**B. FIELDS SEARCHED**

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl. H01G4/33

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

|  |           |
|--|-----------|
| Published examined utility model applications of Japan   | 1922-1996 |
| Published unexamined utility model applications of Japan | 1971-2018 |
| Registered utility model specifications of Japan         | 1996-2018 |
| Published registered utility model applications of Japan | 1994-2018 |

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

**C. DOCUMENTS CONSIDERED TO BE RELEVANT**

| Category* | Citation of document, with indication, where appropriate, of the relevant passages   | Relevant to claim No. |
|-----------|--|-----------------------|
| X         | JP 2008-085083 A (SHINKO ELECTRIC IND CO.) 10<br>April 2008, claims, paragraphs [0001], [0019],<br>[0020], fig. 10, 13<br>(Family: none) | 1-5                   |
| A         | JP 2004-259988 A (SHINKO ELECTRIC IND CO.) 16<br>September 2004<br>& US 2004/0164337 A1  | 1-5                   |

Further documents are listed in the continuation of Box C.       See patent family annex.

|   |  |
|---|--|
| * Special categories of cited documents:  |  |
| “A” document defining the general state of the art which is not considered to be of particular relevance  | “T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention  |
| “E” earlier application or patent but published on or after the international filing date   | “X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone   |
| “L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) | “Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art |
| “O” document referring to an oral disclosure, use, exhibition or other means  | “&” document member of the same patent family  |
| “P” document published prior to the international filing date but later than the priority date claimed  |  |

|   |  |
|---|--|
| Date of the actual completion of the international search<br>07.05.2018 | Date of mailing of the international search report<br>15.05.2018 |
|---|--|

|  |   |
|--|---|
| Name and mailing address of the ISA/<br>Japan Patent Office<br>3-4-3, Kasumigaseki, Chiyoda-ku,<br>Tokyo 100-8915, Japan | Authorized officer<br><br>Telephone No. |
|--|---|

A. 発明の属する分野の分類（国際特許分類（IPC））

Int.Cl. H01G4/33(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（IPC））

Int.Cl. H01G4/33

最小限資料以外の資料で調査を行った分野に含まれるもの

|             |            |
|-------------|------------|
| 日本国実用新案公報   | 1922-1996年 |
| 日本国公開実用新案公報 | 1971-2018年 |
| 日本国実用新案登録公報 | 1996-2018年 |
| 日本国登録実用新案公報 | 1994-2018年 |

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

| 引用文献の<br>カテゴリー* | 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示  | 関連する<br>請求項の番号 |
|-----------------|--|----------------|
| X               | JP 2008-085083 A（新光電気工業株式会社）2008.04.10,<br>特許請求の範囲, 段落 [0001], [0019], [0020], 図 10, 図 13<br>(ファミリーなし) | 1-5            |
| A               | JP 2004-259988 A（新光電気工業株式会社）2004.09.16,<br>& US 2004/0164337 A1  | 1-5            |

☐ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

\* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの  
 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの  
 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）  
 「O」口頭による開示、使用、展示等に言及する文献  
 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの  
 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの  
 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの  
 「&」同一パテントファミリー文献

国際調査を完了した日

07.05.2018

国際調査報告の発送日

15.05.2018

国際調査機関の名称及びあて先

日本国特許庁（ISA/J P）  
 郵便番号100-8915  
 東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

田中 晃洋

5D

3800

電話番号 03-3581-1101 内線 3551