# (12)公開特許公報(A)

(11)特許出願公開番号

### 特開2011-15289

(P2011-15289A)

(43) 公開日 平成23年1月20日(2011.1.20)

(51) Int.Cl. HO3K HO3K HO1L HO1L HO1L	17/693 17/00 27/04 21/822 27/06	FI (2006.01) HO3K (2006.01) HO3K (2006.01) HO1L (2006.01) HO1L (2006.01) HO1L (2006.01) HO1L 審査請求未	17/693 17/00 27/04 27/06 1 27/08 3 請求 請求項	A E F I O 2 A 3 3 1 E の数 20 O L	テーマコード 5F038 5F048 5J055 (全 32 頁) ;	(参考) 最終頁に続く
(21) 出願番号 (22) 出願日		特願2009-158995 (P2009-158995) 平成21年7月3日 (2009.7.3)	<ul> <li>(71)出願人</li> <li>(74)代理人</li> <li>(72)発明者</li> <li>(72)発明者</li> <li>(72)発明者</li> </ul>	302062931 ル神1008001 弁近東式谷藤京会川京会 部社 都社 都社 都社 都社 都社 都社 市社 部社 正千ルに 田サ 田サ 田サ 田サ ロス	ト 中	会社 753番地 番2号 株 番2号 株
					最終	頁に続く

(54) 【発明の名称】半導体集積回路装置

(57)【要約】

(19) 日本国特許**庁(JP)** 

【課題】アンテナスイッチのスイッチング用トランジス タにSOI MOSFETを用いながら、高調波歪を大 幅に低減する。

【解決手段】アンテナスイッチの受信分路スルーMOS FETグループ13を構成するトランジスタ44~48 のドレイン - ゲート間の片方に静電容量素子54~58 を付加することにより、ソース - ゲート間とドレイン -ゲート間の電圧振幅が同じでなくなる。その結果、ソー ス-ドレイン間寄生容量の電圧依存は、電圧の極性に対 して非対称となる。この非対称性は、同様の非対称性を 有する信号歪を発生させるので、それを基板容量の電圧 依存による2次高調波と同等の振幅と逆の位相を持つよ うに設定することにより、2次高調波歪を打ち消すこと ができ、2次高調波歪を低減することができる。 【選択図】図3



44~48:トランジスタ(第2のトランジスタ群) 54~58:静電容量素子(第1の静電容量素子)

図 3

【特許請求の範囲】

【請求項1】

少なくとも1つのアンテナ端子と、少なくとも1つの送信端子と、少なくとも1つの受 信端子とを有し、信号経路の切り替えを行うアンテナスイッチを備えた半導体集積回路装 置であって、

- 前記アンテナスイッチは、
- 前記アンテナ端子と前記送信端子との間に接続された第1のトランジスタ群と、
- 前記アンテナ端子と前記受信端子との間に接続された第2のトランジスタ群と、
- 前記送信端子と基準電位との間に接続された第3のトランジスタ群と、
- 前記受信端子と基準電位との間に接続された第4のトランジスタ群と、 10 第1の静電容量素子とを備え、
- 前記第1~前記第4のトランジスタ群は、
- 1つ、または複数のトランジスタが直列接続された構成からなり、
- 前記第1の静電容量素子は、
- 前記第1~前記第4のトランジスタ群を構成する少なくとも1つの前記トランジスタの ゲート - ソース間、またはゲート - ドレイン間のいずれかに接続されていることを特徴と
- する半導体集積回路装置。
- 【請求項2】
  - 請求項1記載の半導体集積回路装置において、
- 前記第1の静電容量素子は、

前記第2のトランジスタ群に設けられたトランジスタに接続されていることを特徴とする半導体集積回路装置。

- 【請求項3】
- 請求項1または2記載の半導体集積回路装置において、
- 前記第1の静電容量素子は、SOI基板上に形成されていることを特徴とする半導体集積回路装置。
- 【請求項4】

少なくとも1つのアンテナ端子と、少なくとも1つの送信端子と、少なくとも1つの受 信端子とを有し、信号経路の切り替えを行うアンテナスイッチを備えた半導体集積回路装 置であって、

- 前記アンテナスイッチは、
- 前記アンテナ端子と前記送信端子との間に接続された第1のトランジスタ群と、
- 前記アンテナ端子と前記受信端子との間に接続された第2のトランジスタ群と、
- 前記送信端子と基準電位との間に接続された第3のトランジスタ群と、

前記受信端子と基準電位との間に接続された第4のトランジスタ群と、

- 第2の静電容量素子と、
- 第3の静電容量素子とを備え、
- 前記第1~前記第4のトランジスタ群は、
- 1つ、または複数のトランジスタが直列接続された構成からなり、
- 前記第2の静電容量素子は、
- 前記第1~前記第4のトランジスタ群を構成する少なくとも1つの前記トランジスタの
- ゲート-ソース間に接続され、
- 前記第3の静電容量素子は、
- 前記トランジスタのゲート ドレイン間に接続され、
- 前記第2の静電容量素子と前記第3の静電容量素子とは、異なる静電容量値であることを特徴とする半導体集積回路装置。
- 【請求項5】

請求項4記載の半導体集積回路装置において、

前記第2、および前記第3の静電容量素子は、SOI基板上に形成されていることを特徴とする半導体集積回路装置。

20

30

50

【請求項6】 請求項4記載の半導体集積回路装置において、 前記第2、および前記第3の静電容量素子は、 前記第2のトランジスタ群に設けられたトランジスタに接続されていることを特徴とす る半導体集積回路装置。 【請求項7】 少なくとも1つのアンテナ端子と、少なくとも1つの送信端子と、少なくとも1つの受 信端子とを有し、信号経路の切り替えを行うアンテナスイッチを備えた半導体集積回路装 置であって、 10 前記アンテナスイッチは、 前記アンテナ端子と前記送信端子との間に接続された第1のトランジスタ群と、 前記アンテナ端子と前記受信端子との間に接続された第2のトランジスタ群と、 前 記 送 信 端 子 と 基 準 電 位 と の 間 に 接 続 さ れ た 第 3 の ト ラ ン ジ ス タ 群 と 、 前記受信端子と基準電位との間に接続された第4のトランジスタ群と、 第4の静電容量素子とを備え、 前記第1~前記第4のトランジスタ群は、 1つ、または複数のトランジスタが直列接続された構成からなり、 前記第4の静電容量素子は、 容量値が電圧依存性を有し、前記第1~前記第4のトランジスタ群を構成する少なくと 20 も1つの前記トランジスタのソース-ドレイン間に接続されていることを特徴とする半導 体集積回路装置。 【請求項8】 請求項7記載の半導体集積回路装置において、 前記第4の静電容量素子は、SOI基板上に形成されていることを特徴とする半導体集 積回路装置。 【請求項9】 請求項7または8記載の半導体集積回路装置において、 前記第4の静電容量素子は、 2 つの M O S 容 量 が 接続 さ れ た 構 成 か ら な り 、 2 つ の 前 記 M O S 容 量 の 接 続 部 が 、 抵 抗 30 を介して基準電位、または電源電圧に接続されていることを特徴とする半導体集積回路装 置。 【請求項10】 請求項9記載の半導体集積回路装置において、 前記MOS容量は、ゲート電極と、前記ゲート電極直下のゲート酸化膜と、シリコン基 板とによって構成され、前記ゲート電極の周辺のシリコン基板領域を、前記ゲート電極の 直下のシリコン基板領域よりも高不純物濃度とし、前記ゲート電極同士を電気的に接続し て 1 つのゲート端子とし、各々の前記ゲート電極周辺の高不純物濃度シリコン基板領域に それぞれ1個の端子を設けたことを特徴とする半導体集積回路装置。 【請求項11】 40 請 求 項 9 ま た は 1 0 記 載 の 半 導 体 集 積 回 路 装 置 に お い て 、 前記アンテナスイッチは、第5の静電容量素子を備え、 前記第5の静電容量素子は、 一方の接続部が、前記第1~前記第4のトランジスタ群を構成する少なくとも1つの前 記 ト ラ ン ジ ス タ の ゲ ー ト に 接 続 さ れ 、 他 方 の 接 続 部 が 、 前 記 第 4 の 静 電 容 量 素 子 の 2 つ の MOS容量の接続部のノードに接続されていることを特徴とする半導体集積回路装置。 【請求項12】 請求項7,8,9または11記載の半導体集積回路装置において、

前記第4の静電容量素子は、

前記第2のトランジスタ群に設けられたトランジスタに接続されていることを特徴とす る半導体集積回路装置。

(3)

【請求項13】

少なくとも1つのアンテナ端子と、少なくとも1つの送信端子と、少なくとも1つの受 信端子とを有し、信号経路の切り替えを行うアンテナスイッチを備えた半導体集積回路装 置であって、

前記アンテナスイッチは、

- 前記アンテナ端子と前記送信端子との間に接続された第1のトランジスタ群と、 前記アンテナ端子と前記受信端子との間に接続された第2のトランジスタ群と、 前記送信端子と基準電位との間に接続された第3のトランジスタ群と、 前記受信端子と基準電位との間に接続された第4のトランジスタ群と、 第6の静電容量素子とを備え、 前記第1~前記第4のトランジスタ群は、 1つ、または複数のトランジスタが直列接続された構成からなり、 前記第6の静電容量素子は、 一方の接続部が、前記第1~前記第4のトランジスタ群を構成する少なくとも1つの前 記トランジスタのソース、またはドレインのいずれかに接続され、他方の接続部が抵抗を 介して基準電位に接続されていることを特徴とする半導体集積回路装置。 【請求項14】 請求項13記載の半導体集積回路装置において、 前記第6の静電容量素子は、SOI基板上に形成されていることを特徴とする半導体集 積回路装置。 【請求項15】 請求項13または14記載の半導体集積回路装置において、 前記アンテナスイッチは、第7の静電容量素子を備え、 前記第7の静電容量素子は、 一方の接続部が、前記第1~前記第4のトランジスタ群を構成する少なくとも1つの前 記トランジスタのゲートに接続され、他方の接続部が、前記第5の静電容量素子と前記抵 抗との接続ノードに接続されていることを特徴とする半導体集積回路装置。 【請求項16】 請求項15記載の半導体集積回路装置において、 前記第6の静電容量素子は、 前記第2のトランジスタ群に設けられたトランジスタに接続されていることを特徴とす る半導体集積回路装置。 【請求項17】 請求項14または15記載の半導体集積回路装置において、 前記第7の静電容量素子は、SOI基板上に形成されていることを特徴とする半導体集 積回路装置。 【請求項18】 請求項11または15記載の半導体集積回路装置において、 前記第5の静電容量素子は、MOS容量であることを特徴とする半導体集積回路装置。 【請求項19】 請求項15記載の半導体集積回路装置において、 前記第第7の静電容量素子は、MOS容量であることを特徴とする半導体集積回路装置 【請求項20】 請 求 項 1 ~ 1 9 の い ず れ か 1 項 に 記 載 の 半 導 体 集 積 回 路 装 置 に お い て 、 前 記 第 1 ~ 前 記 第 4 の ト ラ ン ジ ス タ 群 を 形 成 す る ト ラ ン ジ ス タ が 、 S O I 基 板 上 に 形 成 されていることを特徴とする半導体集積回路装置。 【発明の詳細な説明】 【技術分野】
- $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$

10

20

30

本発明は、移動体通信機器などに用いられるアンテナスイッチの高調波歪の低減技術に 関し、特に、SOI MOSFET (Silicon On Insulator Metal Oxide Semiconductor Field Effect Transistor)を用いて構成したアンテナスイッチにおける2次高調波歪、お よび3次高調波歪の低減に有効な技術に関する。

【背景技術】

【 0 0 0 2 】

ー般に、携帯電話などに用いられる送受信切り替え用のアンテナスイッチは、スイッチング用トランジスタとしてHEMT (High Electron Mobility Transistor)などの化合物 半導体FETが用いられているが、製造コストの低減などの要求に応えるために、該スイ ッチング用トランジスタとしてSOI MOSFETを用いることが知られている。 【0003】

たとえば、SPDT (Single pole double throw)型のアンテナスイッチの場合には、送 信分路スルーMOSFETグループ、送信分路シャントMOSFETグループ、受信分路 スルーMOSFETグループ、および受信分路シャントMOSFETグループが設けられ ている。

[0004]

送信分路スルーMOSFETグループは、送信端子とアンテナ端子との間に直列接続された複数のMOSFETからなり、各MOSFETのゲートには、抵抗の一方の接続部が それぞれ接続されている。

[0005]

送信分路シャントMOSFETグループは、送信端子と基準電位VSSとの間に直列接 続された複数のMOSFETからなり、各MOSFETのゲートには、抵抗の一方の接続 部がそれぞれ接続されている。

[0006]

受信分路スルーMOSFETグループは、受信端子とアンテナ端子との間に直列接続された複数のMOSFETからなり、各MOSFETのゲートには、抵抗の一方の接続部が それぞれ接続されている。

[0007]

受信分路シャントMOSFETグループは、受信端子と基準電位VSSとの間に直列接 続された複数のMOSFETからなり、各MOSFETのゲートには、抵抗の一方の接続 部がそれぞれ接続されている。

[0008]

これら送信分路スルーMOSFETグループ、送信分路シャントMOSFETグループ 、受信分路スルーMOSFETグループ、および受信分路シャントMOSFETグループ は、たとえば、5つのSOI nチャネルMOSFETを有する構成となっている。 【0009】

また、送信分路スルーMOSFETグループ、および受信分路シャントMOSFETグ ループにそれぞれ接続されている抵抗の他方の接続には、直流電圧VTXがそれぞれ供給 され、受信分路スルーMOSFETグループ、および送信分路シャントMOSFETグル ープにそれぞれ接続されている抵抗の他方の接続には、直流電圧VRXがそれぞれ供給さ れる構成となっている。

そして、送信モードの場合は、直流電圧VTXが正電圧、直流電圧VRXが負電圧となり、送信分路スルーMOSFETグループと受信分路シャントMOSFETグループとが オン状態となり、受信分路スルーMOSFETグループと送信分路シャントMOSFET グループがオフ状態となる。

[0011]

受信モードの場合は、直流電圧VTXが負電圧、直流電圧VRXが正電圧となり、送信 分路スルーMOSFETグループ、および受信分路シャントMOSFETグループがオフ 状態となり、受信分路スルーMOSFETグループ、ならびに送信分路シャントMOSF 20

10

ETグループがオン状態となる。

【0012】

また、この種のSOI MOSFETを用いて構成されたアンテナスイッチとしては、 たとえば、SOI層の支持基板として、シリコン(Si)基板ではなくサファイア基板を 用いることにより、ソース - ドレイン拡散層に付随する基板容量を小さくし、2次高調波 歪を低減するものが知られている(特許文献1参照)。

(6)

【0013】

さらに、特許文献1では、ボディにその電位を制御するための電極を設け、ボディに負 電位を印加してボディを完全空乏化することにより、ソース拡散層、およびドレイン拡散 層とボディとの間の接合容量を小さくし、3次高調波歪を低減している。

【先行技術文献】

【特許文献】

【0014】

【特許文献1】特表2009-500868号公報

【発明の概要】

【発明が解決しようとする課題】

[0015]

ところが、上記のようなSOI MOSFETを用いたアンテナスイッチによるスイッ チング技術では、次のような問題点があることが本発明者により見い出された。

【 0 0 1 6 】

アンテナスイッチ回路のスイッチング用トランジスタにSOI MOSFETを用いた 場合には、化合物半導体FETを用いた場合と比較して、高調波歪が大きくなる問題があ る。

図28は、本発明者が検討したSOI MOSFETを用いた場合と化合物半導体FE Tを用いた場合とにおける入力電力と発生した2次高調波歪電力との関係を示す説明図で あり、図29は、本発明者が検討したSOI MOSFETを用いた場合と化合物半導体 FETを用いた場合とにおける入力電力と発生した3次高調波歪電力との関係を示す説明 図である。

【0018】

図示するように、SOI MOSFETを用いた場合には、化合物半導体FETを用いた場合と比較して、発生した2次高調波歪は約10dB程度大きくなっており、3次高調 波歪は約15dB程度大きくなっている。

[0019]

SOI MOSFETを用いた場合の2次高調波歪の主要発生原因は、SOI MOS FETのソース・ドレイン拡散層とBOX酸化膜下Si基板との間の寄生容量(基板容量)に電圧依存性があることによる。

 $\begin{bmatrix} 0 & 0 & 2 & 0 \end{bmatrix}$ 

また、 3 次高調波歪の主要発生原因は、 S O I M O S F E T のソース拡散層、および ドレイン拡散層と、それらの間にあるボディ(ゲート直下の半導体層)との間の接合容量 <sup>40</sup> に電圧依存性があることによる。

【0021】

化合物半導体 FETの場合、半絶縁性基板上に形成されているため、上記の基板容量や 接合容量が SOI MOSFETと比較して大幅に小さく、その結果高調波歪も小さい。 【 0 0 2 2 】

さらに、前述したように、特許文献1の技術によれば、スイッチング用トランジスタに SOI MOSFETを用いながらも、化合物半導体FETを用いた場合と同等程度まで 、高調波歪を低減している。

【 0 0 2 3 】

しかしながら、サファイア上にSOI層を形成した基板(SOS基板:Silicon On Sap <sup>50</sup>

20

phire)は、SOI基板と比較して高価であり、製造コストの低減という要求に応えられないという問題がある。

【 0 0 2 4 】

また、ボディに負電位を給電する方法では、3次高調波は低減できるものの、2次高調 波は低減できないという問題もある。

[0025]

本発明の目的は、アンテナスイッチのスイッチング用トランジスタにSOI MOSF ETを用いながら、高調波歪を大幅に低減することのできる技術を提供することにある。 【0026】

本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および <sup>10</sup> 添付図面から明らかになるであろう。

【課題を解決するための手段】

【0027】

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

[0028]

本発明は、少なくとも1つのアンテナ端子と、少なくとも1つの送信端子と、少なくと も1つの受信端子とを有し、信号経路の切り替えを行うアンテナスイッチを備えた半導体 集積回路装置であって、該アンテナスイッチは、アンテナ端子と送信端子との間に、接続 された第1のトランジスタ群と、アンテナ端子と受信端子との間に接続された第2のトラ ンジスタ群と、送信端子と基準電位との間に接続された第3のトランジスタ群と、受信端 子と基準電位との間に接続された第4のトランジスタ群と、第1の静電容量素子とを備え 、第1~第4のトランジスタ群は、1つ、または複数のトランジスタが直列接続された構 成からなり、第1の静電容量素子は、第1~第4のトランジスタ群を構成する少なくとも 1つのトランジスタのゲート - ソース間、またはゲート - ドレイン間のいずれかに接続さ れているものである。

[0029]

また、本発明は、前記第1の静電容量素子が、第2のトランジスタ群に設けられたトランジスタに接続されているものである。

[0030]

さらに、本発明は、少なくとも1つのアンテナ端子と、少なくとも1つの送信端子と、 少なくとも1つの受信端子とを有し、信号経路の切り替えを行うアンテナスイッチを備え た半導体集積回路装置であって、該アンテナスイッチは、アンテナ端子と送信端子との間 に、接続された第1のトランジスタ群と、アンテナ端子と受信端子との間に接続された第 2のトランジスタ群と、送信端子と基準電位との間に接続された第3のトランジスタ群と 、受信端子と基準電位との間に接続された第4のトランジスタ群と、第2の静電容量素子 と、第3の静電容量素子とを備え、これら第1~第4のトランジスタ群は、1つ、または 複数のトランジスタが直列接続された構成からなり、第2の静電容量素子は、第1~第4 のトランジスタ群を構成する少なくとも1つのトランジスタのゲート・ソース間に接続さ れ、第3の静電容量素子は、トランジスタのゲート・ドレイン間に接続され、第2の静電 容量素子と第3の静電容量素子とは、異なる静電容量値よりなるものである。 【0031】

また、本発明は、前記第2、および前記第3の静電容量素子が、第2のトランジスタ群 に設けられたトランジスタに接続されているものである。

[0032]

さらに、本発明は、少なくとも1つのアンテナ端子と、少なくとも1つの送信端子と、 少なくとも1つの受信端子とを有し、信号経路の切り替えを行うアンテナスイッチを備え た半導体集積回路装置であって、該アンテナスイッチは、アンテナ端子と送信端子との間 に、接続された第1のトランジスタ群と、アンテナ端子と受信端子との間に接続された第 2のトランジスタ群と、送信端子と基準電位との間に接続された第3のトランジスタ群と 20

、受信端子と基準電位との間に接続された第4のトランジスタ群と、第4の静電容量素子 とを備え、第1~第4のトランジスタ群は、1つ、または複数のトランジスタが直列接続 された構成からなり、第4の静電容量素子は、容量値が電圧依存性を有し、第1~第4の トランジスタ群を構成する少なくとも1つのトランジスタのソース - ドレイン間に接続さ れているものである。

[0033]

また、本発明は、前記第4の静電容量素子が、2つのMOS容量が接続された構成からなり、2つのMOS容量の接続部が、抵抗を介して基準電位、または電源電圧に接続されているものである。

【0034】

10

さらに、本発明は、前記アンテナスイッチが、第5の静電容量素子を備え、該第5の静 電容量素子は、一方の接続部が、第1~第4のトランジスタ群を構成する少なくとも1つ のトランジスタのゲートに接続され、他方の接続部が、第4の静電容量素子の2つのMO S容量の接続部のノードに接続されているものである。

[0035]

また、本発明は、前記第4の静電容量素子が、第2のトランジスタ群に設けられたトランジスタに接続されているものである。

【0036】

さらに、本発明は、少なくとも1つのアンテナ端子と、少なくとも1つの送信端子と、 少なくとも1つの受信端子とを有し、信号経路の切り替えを行うアンテナスイッチを備え <sup>20</sup> た半導体集積回路装置であって、該アンテナスイッチは、アンテナ端子と送信端子との間 に接続された第1のトランジスタ群と、アンテナ端子と受信端子との間に接続された第2 のトランジスタ群と、送信端子と基準電位との間に接続された第3のトランジスタ群と、 受信端子と基準電位との間に接続された第4のトランジスタ群と、第6の静電容量素子と を備え、第1~第4のトランジスタ群は、1つ、または複数のトランジスタが直列接続さ れた構成からなり、第6の静電容量素子は、一方の接続部が、第1~第4のトランジスタ 群を構成する少なくとも1つのトランジスタのソース、またはドレインのいずれかに接続

【 0 0 3 7 】

また、本発明は、前記アンテナスイッチが、第7の静電容量素子を備え、該第7の静電 <sup>30</sup> 容量素子は、一方の接続部が、第1~第4のトランジスタ群を構成する少なくとも1つの トランジスタのゲートに接続され、他方の接続部が、第6の静電容量素子と抵抗との接続 ノードに接続されているものである。

[0038]

さらに、本発明は、前記第6の静電容量素子が、第2のトランジスタ群に設けられたト ランジスタに接続されているものである。

【 0 0 3 9 】

また、本発明は、前記第5、第7の静電容量素子が、MOS容量よりなるものである。 【0040】

さらに、本発明は、前記第1~前記第7の静電容量素子が、SOI基板上に形成されて <sup>40</sup> いるものである。

【0041】

また、本願のその他の発明の概要を簡単に示す。

【0042】

本発明は、前記第4の静電容量素子が、MOS容量よりなり、ゲート電極と、ゲート電 極直下のゲート酸化膜と、シリコン基板とによって構成され、ゲート電極の周辺のシリコ ン基板領域を、ゲート電極の直下のシリコン基板領域よりも高不純物濃度としたものであ る。

[0043]

また、本発明は、前記第4の静電容量素素子が、ゲート電極同士を電気的に接続して1 50

つのゲート端子とし、各々のゲート電極周辺の高不純物濃度シリコン基板領域にそれぞれ 1個の端子を設けたものである。 [0044]さらに、本発明は、前記第1~前記第4のトランジスタ群を形成するトランジスタが、 SOI基板上に形成されているものである。 【発明の効果】 [0045]本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明 すれば以下のとおりである。 [0046](1) SOI MOSFETを用いて構成されたアンテナスイッチにおける2次高調波 ・・・・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・</p [0047](2)上記(1)により、アンテナスイッチの製造コストを大幅に低減しながら高性能 なアンテナスイッチを実現することができる。 【図面の簡単な説明】 [0048]【図1】本発明の実施の形態1による携帯電話機に設けられた送受信部における構成の一 例を示すブロック図である。 【図2】図1の送受信部に設けられたアンテナスイッチの一例を示す回路図である。 【図3】図2のアンテナスイッチを構成する受信分路スル-MOSFETグル-プの-例 を示す回路図である。 【図4】図3の受信分路スルーMOSFETグループにおけるレイアウトの一例を示す模 式図である。 【図5】SOI MOSFETの基板容量の電圧依存を示す説明図である。 【図6】SOI MOSFETのソース-ドレイン間寄生容量における電圧依存を示す説 明図である。 【図7】本発明の実施の形態2による受信分路スルーMOSFETグループの一例を示す 回路図である。 【図8】図7の受信分路スルーMOSFETグループに設けられた2次高調波歪を低減す る静電容量素子におけるレイアウトの一例を示す説明図である。 【図9】図8の静電容量素子における容量値の電圧依存を示す説明図である。 【図10】図8のa - b 断面の一例を示す説明図である。 【図11】図8の静電容量素子におけるシンボル図である。 【図12】図7の受信分路スルーMOSFETグループの平面レイアウトの一例を示す説 明図である。 【図13】本発明の実施の形態3による受信分路スルーMOSFETグループの一例を示 す回路図である。 【図14】図13の受信分路スルーMOSFETグループに設けられた2次高調波歪を低 減する静電容量素子におけるレイアウトの一例を示す説明図である。 【図15】容量素子を付加しない場合のSOI MOSFETにおけるソース - ドレイン 間寄生容量の電圧依存を示す説明図である。 【図16】本発明の実施の形態4による受信分路スルーMOSFETグループの一例を示 す回路図である。 【図 1 7 】図 1 6 の受信分路スルーMOSFETグループに設けられた 3 次高調波歪を低 減する静電容量素子における容量値の電圧依存を示す説明図である。 【図18】図16の受信分路スルーMOSFETグループに設けられた静電容量素子にお けるレイアウトの一例を示す説明図である。 【図19】図18のa - b 断面を示す説明図である。 【図20】図18の静電容量素子におけるシンボル図である。

(9)

40

50

30

10

10

20

30

40

【図21】図16の受信分路スルーMOSFETグループの平面レイアウトの一例を示す 説明図である。 【図22】本発明の実施の形態5による受信分路スルーMOSFETグループの一例を示 す回路図である。 【図23】図22の受信分路スルーMOSFETグループの平面レイアウトの一例を示す 説明図である。 【 図 2 4 】本発明の実施の形態 6 による受信分路スルーMOSFETグループの一例を示 す回路図である。 【図25】図24の受信分路スルーMOSFETグループの平面レイアウトの一例を示す 説明図である。 【図26】本発明の実施の形態7による受信分路スルーMOSFETグループの一例を示 す回路図である。 【図27】図26の受信分路スルーMOSFETグループの平面レイアウトの一例を示す 説明図である。 【図28】本発明者が検討したSOI MOSFETを用いて構成したアンテナスイッチ と化合物半導体 FETを用いて構成したアンテナスイッチとの 2次高調波 歪特性の説明図 である。 【図29】本発明者が検討したSOI MOSFETを用いて構成したアンテナスイッチ と化合物半導体FETを用いて構成したアンテナスイッチとの3次高調波歪特性の説明図 である。 【発明を実施するための形態】 [0049]以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明 するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの 説明は省略する。 [0050](実施の形態1) 図1は、本発明の実施の形態1による携帯電話機に設けられた送受信部における構成の ー例を示すブロック図、図2は、図1の送受信部に設けられたアンテナスイッチの一例を 示す回路図、図3は、図2のアンテナスイッチを構成する受信分路スルーMOSFETグ ループの一例を示す回路図、図4は、図3の受信分路スルーMOSFETグループにおけ るレイアウトの一例を示す模式図、図5は、SOI MOSFETの基板容量の電圧依存 を示す説明図、図6は、SOI MOSFETのソース - ドレイン間寄生容量における電 圧依存を示す説明図である。 [0051] 本実施の形態1において、たとえば、携帯電話などに用いられる送受信部1は、図1に 示 す よ う に 、 イ ン タ フ ェ イ ス 部 2 、 ベ ー ス バ ン ド 部 3 、 R F 集 積 回 路 部 4 、 電 力 増 幅 器 5 、低雑音増幅器6、制御部7、アンテナスイッチ8、およびアンテナ9などが設けられて いる。 [0052] インタフェイス部2は、送受信部1の後段に設けられた回路とのインタフェイスである 。ベースバンド部3は、送信データをI信号やQ信号に変換したり、コントロール信号を 出力し、RF集積回路部の制御などを行う。RF集積回路部4は、受信信号の復調や、送 信信号の変調をそれぞれ行う。 [0053]電力増幅器5は、RF集積回路部4から出力された送信信号を増幅し、低雑音増幅器6

は、 アンテナ 9 が受信した受信信号を増幅する。 制御部 7 は、ベースバンド部 3 、 R F 集 積回路部 4,ならびにアンテナスイッチ 8 の制御を司る。

【0054】

アンテナスイッチ8は、制御部7からの制御信号に基づいて送受信する信号の切り替え 50

を行う。このアンテナスイッチ8は、アンテナ端子ANT、送信端子TX、および受信端 子RXを備えたSPDT型からなる。アンテナ9は、信号電波の送受信を行う。 [0055]アンテナスイッチ8は、図2に示すように、送信分路シャントMOSFETグループ1 0、送信分路スルーMOSFETグループ11、受信分路シャントMOSFETグループ 12、および受信分路スルーMOSFETグループ13から構成されている。 [0056]送信分路シャントMOSFETグループ10は、SOI nチャネルMOSFETから なるトランジスタ14~18、ならびに抵抗19~23から構成されており、送信分路ス 10 ルーMOSFETグループ11は、 n チャネルMOSFETからなるトランジスタ24~ 28、および抵抗29~33から構成されている。また、受信分路シャントMOSFET グループ12は、SOI nチャネルMOSFETからなるトランジスタ34~38、お よび抵抗39~43から構成されている。 [0057]送信分路シャントMOSFETグループ10において、トランジスタ14~18は、送 信 端 子 T X と基 準 電 位 V S S との 間 に 直 列 接 続 さ れ て お り 、 個 々 の ト ラ ン ジ ス タ 1 4 ~ 1 8のゲートには、抵抗19~23の一方の接続部がそれぞれ接続されている。そして、抵 抗19~23の他方に接続部には、制御部7から出力される受信用の制御信号が印加され る制御端子VRXが接続されている。 20 [0058] 送信分路スルーMOSFETグループ11において、トランジスタ24~28は、送信 端子TXとアンテナ端子ANTとの間に直列接続されており、各々のトランジスタ24~ 28のゲートには、抵抗29~33の一方の接続部がそれぞれ接続されている。これら抵 抗29~33の他方に接続部には、制御部7から出力される送信用の制御信号が印加され る制御端子VTXが接続されている。 [0059] また、受信分路シャントMOSFETグループ12において、トランジスタ34~38 は、受信端子RXと基準電位VSSとの間に直列接続されており、各のトランジスタ34 ~38のゲートには、抵抗39~43の一方の接続部がそれぞれ接続されている。これら 30 抵 抗 3 9 ~ 4 3 の 他 方 に 接 続 部 に は 、 制 御 部 7 か ら 出 力 さ れ る 送 信 用 の 制 御 信 号 が 印 加 さ れる制御端子VTXが接続されている。  $\begin{bmatrix} 0 & 0 & 6 & 0 \end{bmatrix}$ また、トランジスタ14~18によって第3のトランジスタ群が構成されており、トラ ンジスタ24~28によって第1のトランジスタ群が構成されており、トランジスタ34 ~38によって第4のトランジスタ群が構成されている。 [0061]図3は、受信分路スルーMOSFETグループ13の一例を示す回路図である。 [0062] 受信分路スルーMOSFETグループ13は、SOI nチャネルMOSFETからな 40 るトランジスタ44~48、抵抗49~53、および静電容量素子54~58から構成さ れている。 [0063]そして、トランジスタ44~48により、第2のトランジスタ群が構成されており、静 電容量素子54~58が第1の静電容量素子となる。 [0064]トランジスタ44~48は、受信端子RXとアンテナ端子ANTとの間に直列接続され ており、各々のトランジスタ44~48のゲートには、抵抗49~53の一方の接続部が それぞれ接続されている。

【0065】

抵抗49~53の他方に接続部には、制御部7から出力される受信用の制御信号が印加 50

(11)

される制御端子 V R X が接続されている。また、静電容量素子 5 4 ~ 5 8 の一方の接続部 には、トランジスタ 4 4 ~ 4 8 のゲートがそれぞれ接続されており、該静電容量素子 5 4 ~ 5 8 の他方の接続部には、トランジスタ 4 4 ~ 4 8 の一方の接続部がそれぞれ接続され ている。

[0066]

アンテナスイッチ 8 において、アンテナ端子 A N T と送信端子 T X との間が送信分路と なっており、アンテナ端子 A N T と受信端子 R X との間が受信分路となっている。 【 0 0 6 7 】

送信モードの場合には、制御端子VTXの制御信号が正電圧となり、送信分路スルーM OSFETグループ11のトランジスタ24~28と受信分路シャントMOSFETグル <sup>10</sup> ープ12のトランジスタ34~38がそれぞれオン状態となる。

[0068]

また、制御端子 V R X の制御信号は負電圧となり、受信分路スルーMOSFETグルー プ13のトランジスタ44~48と送信分路シャントMOSFETグループ10のトラン ジスタ14~18がそれぞれオフ状態となる。

【0069】

受信モードの場合は、制御端子VTXが負電圧となり、送信分路スルーMOSFETグ ループ11のトランジスタ24~28と受信分路シャントMOSFETグループ12のト ランジスタ34~38がそれぞれオフ状態となる。

[0070]

また、制御端子 V R X は正電圧となり、受信分路スルーMOSFETグループ13のト ランジスタ44~48と送信分路シャントMOSFETグループ10のトランジスタ14 ~18がそれぞれオン状態となる。

【0071】

ここで、静電容量素子54~58は、2次高調波を補償するために付加した素子であり、たとえば、2層の配線層とその間の層間膜よりなる容量素子(MIM(Metal-Insulator-Metal)容量)から構成されている。

[0072]

図 4 は、図 2 の受信分路スルーMOSFETグループ 1 3 のレイアウトの一例を示す説 明図である。

[0073]

図4の上方の左から右にかけて、抵抗49~53がそれぞれレイアウトされており、抵抗49~53の下方には、静電容量素子54~58がそれぞれレイアウトされている。そして、静電容量素子54~58の下方には、トランジスタ44~48がそれぞれレイアウト(図中、点線で囲まれている領域)されている。

【0074】

点線で囲まれたトランジスタ44のレイアウト領域において、左側には、ドレイン配線59が形成されており、その右側には、ゲート配線60が形成されている。また、点線で囲まれたトランジスタ44のレイアウト領域の左側には、該トランジスタ44のソース配線61が形成されている。このソース配線61は、隣接するトランジスタ50のドレイン配線と共通化された共通配線となっている。

【0075】

トランジスタ44は、複数の分枝のMOSFETのトランジスタが並列に配置されて構成からなり、各分枝のドレインは、櫛形のドレイン配線59により接続され、各分枝のソースは、櫛形のソース配線61により接続されている。

[0076]

ソース配線61は、前述したように、隣接するトランジスタ45の各分枝のドレインと も接続されている。各分枝のゲートは梯子状のゲート配線60により接続され、抵抗49 ~53を介して他のトランジスタ45~48のゲート配線と束ねられて共通化されている 。静電容量素子54には、ドレイン配線59とゲート配線60とがそれぞれ接続されてい 20

(13)

る。

【 0 0 7 7 】

静電容量素子54~58の容量値は、該容量値に起因するソース - ドレイン間寄生容量 の正負非対称電圧依存により生じる信号歪が、2次高調波歪を補償するように設定する。 静電容量素子54~58は、以下で述べる他の実施の形態と異なり、必ずしも容量値の電 圧依存性は必要としない。

【0078】

この場合、静電容量素子54~58が設けられていない場合と比較して、アンテナスイッチ8の3次高調波、損失、およびアイソレーションといった2次高調波以外の特性にはほとんど影響を与えることなく、2次高調波歪を約10dB程度低減することができる。 【0079】

10

次に、静電容量素子54~58が、トランジスタ44~48における寄生容量の、電圧依存の影響を補償できる理由について述べる。

【0080】

2次高調波歪の主要原因は、SOI MOSFETからなるトランジスタのソース / ドレイン拡散層とBOX酸化膜下シリコン基板との間の寄生容量(基板容量)の電圧依存にある。

【 0 0 8 1 】

通常、シリコン基板は、基準電位VSSに接続され、アンテナスイッチ8の高周波信号は、基準電位VSSと同じ0Vを中心とした振幅を有する。その場合、基板容量には0V を中心とした電圧振幅が印加される。

20

30

40

基板容量は、BOX酸化膜下のシリコン基板での空乏層の広がりが印加電圧の極性によ り異なるため、印加電圧の極性に対して非対称に変化する。基板を0Vとし、ソースもし くはドレインに電圧を印加した場合、基板容量は、図5に示すように、シリコン基板が n 型の場合には電圧の増加と共に増加し、p型の場合には電圧の増加と共に減少する電圧依 存を有する。

[0083]

デバイスの寄生容量の電圧変動は、同様の非対称性を有する信号歪を発生させる。従っ て、上記基板容量の電圧依存により、アンテナスイッチ8の高周波信号に電圧振幅の極性 に対して非対称な高調波歪、すなわち偶数次の高調波歪が発生する。2次高調波歪はその 中で最も大きい歪要素である。

[0084]

この2次高調波歪と逆の位相とほぼ同じ振幅を有する2次高調波を発生させる機構をア ンテナスイッチ8に設けると、もともとの2次高調波歪が打ち消されるため、2次高調波 の絶対値を低減することができる。そのため、図3に示したように、静電容量素子54~ 58を設けることにより、ソース - ドレイン間の寄生容量の電圧依存が、電圧の極性によ り非対称になる。

[0085]

その理由を以下に説明する。

【0086】

図6は、ソース - ドレイン間寄生容量の電圧依存の、その静電容量素子の有無による違いを示した説明図である。ソース - ドレイン間の寄生容量は、ソース - ゲート間寄生容量 とソース - ボディ間寄生容量の並列接続と、ドレイン - ゲート間寄生容量とドレイン - ボ ディ間寄生容量の並列接続を直列に接続した構成となっている。

【0087】

それら4種類の寄生容量には電圧依存があり、ソース - ゲート間とドレイン - ゲート間 の電圧振幅が同じ場合には、ソース - ドレイン間寄生容量の電圧依存は、電圧の極性に対 して対称となる。

【 0 0 8 8 】

ー方、ソース - ゲート間またはドレイン - ゲート間の片方への容量素子の付加により、 ソース - ゲート間とドレイン - ゲート間の電圧振幅が同じでなくなる。その結果、ソース - ドレイン間寄生容量の電圧依存は、電圧の極性に対して非対称となる。

(14)

【 0 0 8 9 】

この非対称性は、同様の非対称性を有する信号歪を発生させるので、それを基板容量の 電圧依存による2次高調波と同等の振幅と逆の位相を持つように設定することにより、2 次高調波歪を打ち消すことができる。

[0090]

振幅の最適化は付加する容量値の調整により行い、位相の最適化は容量素子を接続する 位置をソース - ゲート間にするかドレイン - ゲート間にするかにより行う。ソース - ゲー 10 ト間とドレイン - ゲート間に異なる値の容量素子を付加することによっても、上記と同様 な理由により、 2 次高調波歪を低減することができる。

【 0 0 9 1 】

それにより、本実施の形態1によれば、静電容量素子54~58を付加することにより、SOI MOSFETを用いて構成されたアンテナスイッチ8における2次高調波を大幅に低減することができる。

[0092]

また、静電容量素子54~58を付加するだけなので、製造コストやチップサイズなどをほとんど増加させることがなく、安価で高性能なアンテナスイッチ8を実現することができる。

[0093]

なお、静電容量素子から信号歪を発生させるために、送信状態においてドレインとゲート間の電圧が変動する必要があるために、本実施の形態1では、2次高調波を補償する静電容量素子54~58を高調波歪が問題となる送信モードにおいてオフ状態となるトランジスタ44~48に付加したが、これら静電容量素子54~58は、送信分路シャントMOSFETグループ10のトランジスタ14~18に付加する構成としても良好な効果を得ることができる。

【0094】

但し、静電容量素子54~58の容量値が、トランジスタ14~18の寄生容量と比較して十分小さくないと2次高調波歪以外のスイッチ回路の特性を劣化させる可能性があるため、通常、よりゲート幅の大きい受信分路スルーMOSFETグループ13に付加する方が好ましい。この、容量素子を付加するMOSFETグループの選択に関しては、本実施の形態1のみならず、以下の全ての実施の形態において当てはまる。

[0095]

また、本実施の形態1では、トランジスタ44~48のゲート - ドレイン間に静電容量 素子54~58をそれぞれ設けた構成としたが、たとえば、トランジスタ44~48のゲ ート - ドレイン間とゲートソース間とに静電容量が異なる静電容量素子(第2の静電容量 素子、第3の静電容量素子)をそれぞれ設ける構成としても2次高調波を大幅に低減する ことができる。

[0096]

(実施の形態2)

図7は、本発明の実施の形態2による受信分路スルーMOSFETグループの一例を示 す回路図、図8は、図7の受信分路スルーMOSFETグループに設けられた2次高調波 歪を低減する静電容量素子におけるレイアウトの一例を示す説明図、図9は、図8の静電 容量素子における容量値の電圧依存を示す説明図、図10は、図8のa-b断面の一例を 示す説明図、図11は、図8の静電容量素子におけるシンボル図、図12は、図7の受信 分路スルーMOSFETグループの平面レイアウトの一例を示す説明図である。 【0097】

本実施の形態2においては、アンテナスイッチ8の、所望の回路動作モードにおいてオ フとなるトランジスタのソース - ドレイン間への、電圧の極性に対して非対称な電圧依存

20

性を有する静電容量素子を付加する技術について説明する。 [0098]

この非対称性は、同様の非対称性を有する信号歪を発生させるので、それを基板容量の 電圧依存による2次高調波と同等の振幅と逆の位相を持つように設定することにより、2 次高調波歪を打ち消すことができる。振幅の最適化は付加する容量値とその電圧依存性の 調整により行い、位相の最適化は極性を有する容量素子のソース-ドレイン間への挿入の 向きの選択により行う。

[0099]

この場合、アンテナスイッチ8は、前記実施の形態1の図2と同様に、送信分路シャン 10 トMOSFETグループ10、送信分路スルーMOSFETグループ11、受信分路シャ ントMOSFETグループ12、および受信分路スルーMOSFETグループ13から構 成されている。

この場合、受信分路スルーMOSFETグループ13の回路構成が、前記実施の形態1 と異なる点である。受信分路スルーMOSFETグループ13は、図7に示すように、S n チャネル M O S F E T からなる トランジスタ 4 4 ~ 4 8 、 抵抗 4 9 ~ 5 3 、およ ΟΤ び静電容量素子62~66から構成されている。これら静電容量素子62~66によって 第4の静電容量素子が構成されている。

20 トランジスタ44~48と抵抗49~53との接続は、図3と同様である。また、トラ ンジスタ44~48のソース-ドレイン間には、所望の電圧依存性を有する補償用の静電 容量素子62~66がそれぞれされている。

[0102]

図8は、静電容量素子62(~66)の平面構造の一例を示した説明図である。

[0103]

静電容量素子62(~66)は、たとえば、図8に示したMOS型静電容量素子3分枝 が並列に配置された構成からなる。

図8の左側には、トランジスタのソースに相当する端子Aが形成されている。この端子 Aは、図8の上方から下方にかけて櫛形に形成されたソース配線67に接続されている。 櫛形に形成されたソース配線67の間には、ゲート電極68がそれぞれ形成されている。 これらゲート電極68は、左右両側に形成されているゲート配線69に接続され、端子B に共通接続されている。

[0105]

MOS型静電容量からなる静電容量素子62(~66)では、前述した端子Aと端子B との間に電圧を印加することにより、ゲート酸化膜下の空乏層の厚さが変化するため、容 量値に電圧依存が発生する。

[0106]

端子Aを0Vとして端子Bの電圧を変化させた場合の、端子間電圧Vbaと容量値との 関係を図9に示す。

**[**0107**]** 

ソース / ドレインとボディ(低不純物濃度シリコン層)に添加された不純物が n 型の場 合で、端子Bに負電圧を印加した場合には、ゲート酸化膜下の空乏層幅が広がるため、容 量は減少する。

端子Bに正電圧を印加しその値を増加させていった場合は、ゲート酸化膜下の空乏層は 消滅し電子の蓄積層が形成されていくため、容量値は微増した後ほぼ一定となる。ソース / ドレインとボディに添加された不純物がp型の場合は不純物がn型の場合と比較して 0 V を中心に反転させた依存性となる。いずれの場合も電圧の極性に対して非対称な電圧依存 となる。

50

40

[0109]

また、この電圧依存の大きさは、ゲート酸化膜下のボディの不純物濃度を調整すること により、変化させることができる。従って、静電容量素子の不純物濃度とゲート幅を調整 してその容量値の電圧変化量を最適化し、また、静電容量素子を接続する位置と極性を最 適化することにより、基板容量の電圧依存による2次高調波歪を打ち消す効果を持たせる ことができる。最適化より容量値の絶対値は比較的小さくできるため、本容量素子の付加 によって、偶数次高調波歪以外の特性には大きな影響を及ぼすことはない。

(16)

**[**0 1 1 0 **]** 

図 1 0 は、図 8 の a - b 断面の一例を示す説明図である。

10

静電容量素子62(~66)は、たとえば、MOS型容量から構成されている。高抵抗シリコン基板70の上部には、シリコン酸化膜(BOX酸化膜)71が形成されている。 このシリコン酸化膜71の上部の左側、および右側には、トランジスタのソース/ドレインと類似の高不純物濃度シリコン層72,73がそれぞれ形成されている。

【0112】

シリコン酸化膜71の上部において、高不純物濃度シリコン層72,73に挟まれるように低不純物濃度シリコン層(ボディ)74が形成されている。低不純物濃度シリコン層 74の上部には、シリコン酸化膜(ゲート酸化膜)75を介してゲートとなる高不純物濃 度多結晶シリコン膜76が形成されている。

【0113】

MOS型容量は、通常のMOSFETと近い構造であるが、高不純物濃度シリコン層7 2,73のソース / ドレインに相当する部分、ならびに低不純物濃度シリコン層74のボ ディに添加された不純物の導電型が同じである点が異なっている。

**(**0 1 1 4 **)** 

低不純物濃度シリコン層の不純物濃度、および分布を調節することにより、所望の電圧 依存性を得ることができる。その不純物濃度は、およそ1×10<sup>17</sup> cm<sup>-3</sup>~1×10<sup>18</sup> c m<sup>-3</sup>である。また、高不純物濃度多結晶シリコン膜76の幅を調整することにより、所望 の、電圧による容量変化の絶対値を得ることができる。

【0115】

2次高調波低減のためには、そのMOS型容量のソースに相当する部分(高不純物濃度 シリコン層72)を端子A、ゲート(高不純物濃度多結晶シリコン膜76)を端子Bとす る2端子素子を用い、MOSFETのソース、もしくはドレインとゲート間、またはソー ス・ドレイン間に接続する。図11に、静電容量素子62(~66)における2端子素子 の回路図シンボルを示す。

**[**0 1 1 6 **]** 

ゲート(高不純物濃度多結晶シリコン膜76)の幅は、それを付加するMOSFETの 特性に大きな影響を与えないようにするため、SOI MOSFETのゲート幅の約1/ 5以下となるようにする。また、ゲート(高不純物濃度多結晶シリコン膜76)の長さは 、低不純物濃度シリコン層74の抵抗が静電容量素子の寄生抵抗として顕著にならないよ うにするため、約1μm以下とする。

**[**0 1 1 7 **]** 

図 1 2 は、受信分路スルーMOSFETグループ13の平面レイアウトの一例を示す説 明図である。

【0118】

図12上方の左から右にかけて、抵抗49~53がレイアウトされており、各々の抵抗 49~53の下方には、トランジスタ44~48がそれぞれレイアウトされている。そし て、トランジスタ44~48の下方には、静電容量素子62~66がそれぞれレイアウト されている。

【0119】

トランジスタ44(図中、点線内の領域)は複数の分枝のSOI MOSFETが並列 50

20

(17)

に配置されており、各分枝のドレインは、櫛形のドレイン配線77により接続され、各分枝のソースは、櫛形のソース配線78により接続されている。 【0120】

ソース配線78は、隣接するトランジスタ45の各分枝のドレインとも接続されている。各分枝のゲートは梯子状のゲート配線79により接続されている。そして、抵抗49~ 53を介して他のトランジスタ44~48のゲート配線と束ねられて共通化されている。 【0121】

静電容量素子62~66は、前述したように、トランジスタ44~48を隔てて抵抗4 9~53と反対側に配置され、それを介してドレイン配線77とソース配線78が接続されている。

【0122】

静電容量素子62~66の容量値とその電圧依存性は、それにより発生する信号歪が、2次高調波歪を補償するように設定している。そのために、図10における低不純物濃度シリコン層74の不純物濃度は、約5×10<sup>17</sup> cm<sup>-3</sup>に制御され、ゲートとなる高不純物濃度多結晶シリコン膜76の幅はトランジスタ44~48のゲート幅の約1/10に設計されている。

[0123]

この場合、静電容量素子62~66の付加がない場合と比較して、アンテナスイッチ8の3次高調波、損失、アイソレーションといった2次高調波以外の特性にはほとんど影響を与えることなく、2次高調波歪を約10dB程度低減することができる。

[0124]

(実施の形態3)

図13は、本発明の実施の形態3による受信分路スルーMOSFETグループの一例を 示す回路図、図14は、図13の受信分路スルーMOSFETグループに設けられた2次 高調波歪を低減する静電容量素子におけるレイアウトの一例を示す説明図である。 【0125】

本実施の形態3においては、受信分路スルーMOSFETグループ13におけるトラン ジスタ44~48のソース - グランド間、またはドレイン - グランド間に、電圧の極性に よって電圧依存性が異なる静電容量素子を挿入する。また、それらの静電容量素子の電圧 依存性は、それにより、基板容量の電圧の極性に対して非対称な電圧依存性の、回路特性 に及ぼす効果が補償されるように設定する。

30

40

アンテナスイッチ 8 は、前記実施の形態 1 の図 2 と同様に、送信分路シャントMOSF E T グループ 1 0、送信分路スルーMOSFET グループ 1 1、受信分路シャントMOS F E T グループ 1 2、および受信分路スルーMOSFET グループ 1 3 から構成されてい る。

**[**0127**]** 

[0126]

この場合も、受信分路スルーMOSFETグループ13の回路構成が、前記実施の形態 1,2と異なる点である。受信分路スルーMOSFETグループ13は、図13に示すよ うに、SOI nチャネルMOSFETからなるトランジスタ44~48、抵抗49~5 3,80~84、および静電容量素子85~94から構成されている。 【0128】

そして、静電容量素子85~89によって第5の静電容量素子が構成されており、静電 容量素子90~94によって第6の静電容量素子が構成されている。

[0129]

トランジスタ44~48と抵抗49~53との接続は、図3と同様である。また、トランジスタ44~48のドレインには、静電容量素子85~89の一方の接続部がそれぞれ 接続されている。

【0130】

静電容量素子85~89の他方の接続部には、抵抗80~84の一方の接続部、ならび 50

10

に静電容量素子90~94の一方の接続部がそれぞれ接続されており、これら抵抗80~ 84の他方の接続部には、基準電位VSSがそれぞれ接続されている。 [0131]また、トランジスタ44~48のゲートには、静電容量素子90~94の他方の接続部 がそれぞれ接続されている。静電容量素子90~94は、そのノードをゲートにAC的に 短絡させる役割を持つ。 図 1 4 は、図 1 3 の受信分路スルーMOSFETグループ 1 3 における平面レイアウト の一例を示した説明図である。 10 図14上方の左側から右側にかけて、抵抗49~53がそれぞれレイアウトされており 、各々の抵抗49~53の下方には、トランジスタ44~48がそれぞれレイアウトされ ている。 [0134] トランジスタ44(図中、点線で囲んだ領域)の下方左側には、静電容量素子85がレ イアウトされており、該静電容量素子85の右側には、静電容量素子90がレイアウトさ れている。その他のトランジスタ45~48においても、同様に、静電容量素子86~8 9と静電容量素子91~94がレイアウトされている。 20 トランジスタ44は、複数の分枝のMOSFETが並列に配置された構成からなり、各 分枝のドレインは、櫛形のドレイン配線77により接続され、各分枝のソースは、櫛形の ソース配線78により接続されている。 [0136] ソース配線78は、隣接するトランジスタ45の各分枝のドレインとも接続されている 。 各 分 枝 の ゲ ー ト は 梯 子 状 の ゲ ー ト 配 線 7 9 に よ り 接 続 さ れ 、 抵 抗 4 9 ~ 5 3 を 介 し て 他 のトランジスタ44~48のゲート配線と束ねられて共通化されている。 図示するように、静電容量素子85~89、抵抗80~84、および静電容量素子90 ~94は、トランジスタ44~48を隔てて抵抗49~53と反対側に配置されている。 30 [0138]静電容量素子85~89ー方の端子はドレイン配線77にそれぞれ接続され、もう一方 の端子は静電容量素子90~94を介してゲート配線79にそれぞれ接続されると共に、 抵抗49~53を介して束ねられ、基準電位VSSに接続されている。 **[**0139**]** 静電容量素子85~89における容量値とその電圧依存性は、それにより発生する信号 歪が、2次高調波歪を補償するように設定している。そのために、図10における低不純 物 濃 度 シ リ コ ン 層 7 4 の 不 純 物 濃 度 は 約 5 x 1 0 <sup>17</sup> c m <sup>- 3</sup>に 制 御 さ れ 、 高 不 純 物 濃 度 多 結 晶シリコン膜76の幅はトランジスタ44~48のゲート幅の約1/10に設計されてい る。 40 本実施の形態3によると、静電容量素子85~89の付加がない場合と比較して、アン テナスイッチ8の3次高調波、損失、アイソレーションといった2次高調波以外の特性に はほとんど影響を与えることなく、2次高調波歪を約10dB低減することができる。 **[**0 1 4 1 **]** (実施の形態4) 図15は、容量素子を付加しない場合のSOI MOSFETにおけるソース - ドレイ ン間寄生容量の電圧依存を示す説明図、図16は、本発明の実施の形態4による受信分路

スルー M O S F E T グループの一例を示す回路図、図17は、図16の受信分路スルー M O S F E T グループに設けられた3次高調波歪を低減する静電容量素子における容量値の 電圧依存を示す説明図、図18は、図16の受信分路スルーM O S F E T グループに設け

られた静電容量素子におけるレイアウトの一例を示す説明図、図19は、図18のa-b 断面を示す説明図、図20は、図18の静電容量素子におけるシンボル図である。 【0142】

本実施の形態4においては、アンテナスイッチ8における3次高調波歪を低減する技術 について説明する。

【0143】

3次高調波歪の主要原因は、アンテナスイッチ8を構成するSOI MOSFETのト ランジスタのソース、およびドレインとボディとの間の寄生容量の電圧依存にある。それ らの寄生容量の接続により構成されているソース - ドレイン間寄生容量は、図15に示す ように、電圧の極性によらず電圧印加により容量が増加する電圧依存性となり、それが奇 数次高調波歪、特に3次高調波歪を発生させる。

【0144】

この3次高調波歪と逆の位相とほぼ同じ振幅を有する3次高調波を発生させる機構をア ンテナスイッチ8に設けると、もともとの3次高調波歪が打ち消されるため、3次高調波 の絶対値を低減することができる。

【0145】

具体的には、アンテナスイッチ8の、所望の回路動作モードにおいてオフとなるSOI MOSFETのトランジスタのソース - ドレイン間に、補償用の静電容量素子を付加する。

[0146]

その静電容量素子に、ソース - ドレイン間寄生容量と反対の電圧依存性、すなわち、電 圧の極性によらず電圧印加により容量が減少する電圧依存性を持たせる。この電圧依存性 は、ソース - ドレイン間寄生容量の電圧依存に起因する 3 次高調波とは逆の位相の 3 次高 調波を発生するので、その振幅を調整することにより、 3 次高調波歪を打ち消すことがで きる。振幅の最適化は付加する容量値とその電圧依存性の調整により行うことができる。 【0147】

アンテナスイッチ 8 は、前記実施の形態 1 の図 2 と同様に、送信分路シャントMOSF ETグループ10、送信分路スルーMOSFETグループ11、受信分路シャントMOS FETグループ12、および受信分路スルーMOSFETグループ13から構成されてい る。

[0148]

この場合も、受信分路スルーMOSFETグループ13における構成が、前記実施の形態1~2と異なる点である。受信分路スルーMOSFETグループ13は、図16に示すように、SOI nチャネルMOSFETからなるトランジスタ44~48、抵抗49~ 53,80~84、および静電容量素子90~94,95~99から構成されている。 【0149】

また、トランジスタ44~48、抵抗49~53,80~84、ならびに静電容量素子 90~94の接続構成については、前記実施の形態3の図13と同様となっている。トラ ンジスタ44~48のドレインとソースには、静電容量素子95~99がそれぞれ接続さ れている。

【0150】

これら静電容量素子95~99は、端子Bを有している。静電容量素子95の端子Bは、抵抗80と静電容量素子90との接続部に接続されている。他の静電容量素子96~99における端子Bも同様に、抵抗81~84と静電容量素子91~94との接続部にそれぞれ接続されている。

**[**0151**]** 

ここで、静電容量素子95(~99)について説明する。

静電容量素子95(~99)は、たとえば、図10に示した2個の静電容量素子により 構成され、ゲート同士を接続してそれを端子Bとし、それぞれのMOS容量のソース、も

10

20



(20)

しくはドレインの一方のみに端子を設け、それぞれ端子A、端子Cとしている。 【0153】

端子Bを基準電位VSSに接続し、端子A、ならびに端子Cに符号が逆で同じ大きさの 電圧を印加した場合、図10に示した静電容量素子2個の電圧依存の組み合わせとなるた め、その容量値は、図17に示すように端子間電圧(端子Bの電圧 - 端子Aの電圧)の極 性に関わらず電圧が増加すると減少する電圧依存性を示す。

【0154】

また、この電圧依存の大きさは、ゲート酸化膜下のボディの不純物濃度を調整すること により、変化させることができる。この容量の電圧依存は、図15に示したMOSFET のソース - ドレイン間寄生容量の、電圧の極性によらず電圧印加により容量が層増加する 電圧依存とは逆の依存性となっている。

【 0 1 5 5 】

従って、静電容量素子95(~99)の不純物濃度とゲート幅を調整してその容量値の 電圧変化量を最適化することにより、基板容量の電圧依存による3次高調波歪を打ち消す 効果を持たせることができる。最適化より容量値の絶対値は比較的小さくできるため、本 容量素子の付加によって奇数次高調波歪以外の特性には大きな影響を及ぼすことはない。 【0156】

図18は、静電容量素子95(~99)の平面構造の一例を示した説明図である。 【0157】

静電容量素子95(~99)は、後述する(図19)MOS容量3分枝が並列に配置さ 20 れた構成からなり、図18の左側には、端子Aが形成されており、図18の右側には、端 子Cが形成されている。

【 0 1 5 8 】

端子Aは、図18の上方から下方にかけて櫛形に形成されたソース配線67に接続され ており、端子Cは、同じく図18の上方から下方にかけて櫛形に形成されたドレイン配線 59に接続されている。

【0159】

櫛形に形成されたソース配線67とドレイン配線59との間には、ゲート電極68がそれぞれ形成されている。これらゲート電極68は、左右両側に形成されているゲート配線69に接続され、端子Bに共通接続されている。

【 0 1 6 0 】

図19は、図18のa-b断面の一例を示す説明図である。

[0161]

静電容量素子95(~99)は、たとえば、2個のMOS型容量から構成されている。 高抵抗シリコン基板70上部の左右には、シリコン酸化膜(BOX酸化膜)71,71a がそれぞれ形成されている。

【0162】

シリコン酸化膜71の上部の左側、および右側には、トランジスタのソース/ドレイン に類似した高不純物濃度シリコン層72,73がそれぞれ形成されており、シリコン酸化 膜71aの上部の左側、および右側には、同様な高不純物濃度シリコン層72a,73a がそれぞれ形成されている。また、高不純物濃度シリコン層73と高不純物濃度シリコン 層73aとの間には、絶縁膜となるシリコン酸化膜71aが形成されている。 【0163】

シリコン酸化膜71の上部において、高不純物濃度シリコン層72,73に挟まれるように低不純物濃度シリコン層(ボディ)74が形成されている。同様に、シリコン酸化膜71aの上部には、高不純物濃度シリコン層72a,73aに挟まれるように低不純物濃度シリコン層74aが形成されている。

[0164]

低不純物濃度シリコン層 7 4 の上部には、シリコン酸化膜(ゲート酸化膜) 7 5 を介し てゲートとなる高不純物濃度多結晶シリコン膜 7 6 が形成されており、低不純物濃度シリ <sup>50</sup>

10

コン層74aの上部には、シリコン酸化膜75aを介してゲートとなる高不純物濃度多結 晶シリコン膜76aが形成されている。

【0165】

低不純物濃度シリコン層74,74aの不純物濃度、分布を調節することにより、所望の電圧依存性を得る。その不純物濃度は,約1×10<sup>17</sup>cm<sup>-3</sup>~1×10<sup>18</sup>cm<sup>-3</sup>である。MOS型容量2個のゲートとなる高不純物濃度多結晶シリコン膜76,76aを接続してそれを端子Bとし、それぞれの高不純物濃度シリコン層の一方のみ(高不純物濃度シリコン層72,73a)に端子をそれぞれ設け、それぞれ端子A、端子Cとする。

[0166]

また、図 2 0 に、静電容量素子 9 5 (~99)における 3 端子素子の回路図シンボルを <sup>10</sup>示す。

#### 【0167】

端子 B は、抵抗 R を介して基準電位 V S S 、もしくは電源電圧 V D D に接続し、端子 A 、端子 C をトランジスタ 4 4 ~ 4 8 のソースとドレインにそれぞれ接続する。 【 0 1 6 8 】

ゲート(高不純物濃度多結晶シリコン膜76,76a)の幅を調整することにより、所 望の、電圧による容量変化の絶対値を得る。ゲート(高不純物濃度多結晶シリコン膜76 ,76a)の幅は、それを付加するトランジスタの特性に大きな影響を与えないようにす るため、トランジスタ44~48のゲート幅の約1/5以下となるようにする。

【0169】

また、ゲート(高不純物濃度多結晶シリコン膜76,76a)の長さは、低不純物濃度 シリコン層(ボディ)74の抵抗が静電容量素子の寄生抵抗として顕著にならないように するため、約1µm以下とする。

【 0 1 7 0 】

図 2 1 は、図 1 6 の受信分路スルーMOSFETグループ1 3 の平面レイアウトの一例 を示す説明図である。

図21上方の左側から右側にかけて、抵抗49~53がそれぞれレイアウトされており、各々の抵抗49~53の下方には、トランジスタ44~48がそれぞれレイアウトされている。

【0172】

トランジスタ44(図中、点線で囲んだ領域)の下方には、静電容量素子95がレイア ウトされている。同様に、トランジスタ45~48の下方には、静電容量素子96~99 がそれぞれレイアウトされている。

【0173】

静電容量素子95の下方には、左から右にかけて、抵抗80、および静電容量素子90 がそれぞれレイアウトされている。同様に、静電容量素子96~99の下方には、左から 右にかけて、抵抗81~84、ならびに静電容量素子91~94がそれぞれレイアウトさ れている。

[0174]

トランジスタ44は、複数の分枝のMOSFETが並列に配置された構成からなり、各 分枝のドレインは、櫛形のドレイン配線77により接続され、各分枝のソースは、櫛形の ソース配線78より接続されている。

**[**0175**]** 

ソース配線78は、隣接するトランジスタ45の各分枝のドレインとも接続されている。各分枝のゲートは梯子状のゲート配線79により接続され、抵抗49~53を介してトランジスタ44~48のゲート配線と束ねられて共通化されている。 【0176】

静電容量素子95~99、抵抗80~84、および静電容量素子90~94は、トランジスタ44を隔てて抵抗49~53と反対側に配置されている。静電容量素子95~99

20

30

の端子Cは、ソース配線78に接続され、端子Aはドレイン配線77に接続され、端子B は、静電容量素子90~94を介してゲート配線79に接続されると共に、抵抗80~8 4を介して束ねられ、基準電位 VSSに接続されている。 静電容量素子95~99の容量値とその電圧依存性は、それにより発生する信号歪が、 3次高調波歪を補償するように設定している。そのために、図19における低不純物濃度 シリコン層 7 4 *.* 7 4 a の不純物濃度は、約 5 × 1 0<sup>17</sup> c m<sup>-3</sup>に制御され、高不純物濃度 多結晶シリコン膜76,76aの幅は、トランジスタ44~48のゲート幅の約1/10 に設計されている。 10 **[**0178**]** 本実施の形態4によると、静電容量素子95~99が設けられていない場合と比較して アンテナスイッチ8の2次高調波、損失、アイソレーションといった2次高調波以外の 特性にはほとんど影響を与えることなく、3次高調波歪を約10dB以上低減することが できる。 **[**0179**]** (実施の形態5) 図 2 2 は、本発明の実施の形態 5 による受信分路スルーMOSFETグループの一例を 示す回路図、図23は、図22の受信分路スル – MOSFETグル – プの平面レイアウト の一例を示す説明図である。 20 [0180]本実施の形態5においては、前記実施の形態1による2次高調波歪を低減する技術と、 前記実施の形態4による3次高調波歪を低減する技術とを組み合わせた技術について説明 する。 この場合、アンテナスイッチ8における受信分路スルーMOSFETグループ13は、 図22に示すように、SOI MOSFETからなるトランジスタ44~48、抵抗49 ~ 53,80~84、静電容量素子54~58,90~99から構成されている。 トランジスタ44~48、抵抗49~53、ならびに静電容量素子54~58について 30 は、前記実施の形態1の図3と同様の接続構成となっており、抵抗80~84、および静 電容量素子90~99については、前記実施の形態4の図16と同様の接続構成となって いるので説明は省略する。 [0183] 図 2 3 は、図 2 2 の受信分路スルーMOSFETグループ13における平面レイアウト の一例を示す説明図である。 [0184]図23上方の左から右にかけて、抵抗49~53がそれぞれレイアウトされており、各 々の抵抗49~53の下方には、トランジスタ44~48がそれぞれレイアウトとされて いる。 40 **[**0 1 8 5 **]** トランジスタ44の下方には、静電容量素子54がレイアウトされており、該静電容量 素子54の下方には、静電容量素子95がレイアウトされている。この静電容量素子95 の下方左側には、抵抗80がレイアウトされており、該抵抗80の右側には、静電容量素 子90がレイアウトされている。 [0186]同様に、トランジスタ45~48の下方には、静電容量素子55~58がそれぞれレイ アウトされており、該静電容量素子55~58の下方には、静電容量素子96~99がそ れぞれレイアウトされている。 

これら静電容量素子96~99の下方左側には、抵抗81~84がそれぞれレイアウト

(22)

されており、該抵抗81~84の右側には、静電容量素子91~94がそれぞれレイアウ トされている。 [0188]トランジスタ 4 4 ~ 4 8 は、 複数の分枝の M O S F E T が 並 列 に 配 置 された 構成 からな り、各分枝のドレインは、櫛形のドレイン配線77により接続され、各分枝のソースは、 櫛形のソース配線78により接続されている。 [0189]ソース配線78は、隣接するトランジスタ45の各分枝のドレインとも接続されている 、各分枝のゲートは梯子状のゲート配線79により接続され、抵抗49~53を介してト ランジスタ44~48のゲート配線79と束ねられて共通化されている。 [0190]静電容量素子95~99、抵抗80~84、静電容量素子90~94、および静電容量 素子 5 4 ~ 5 8 は、トランジスタ 4 4 ~ 4 8 を隔てて抵抗 4 9 ~ 5 3 と反対側に配置され ている。 [0191]静 電 容 量 素 子 9 5 ~ 9 9 の 端 子 A は ド レ イ ン 配 線 7 7 に 接 続 さ れ 、 端 子 C は ソ ー ス 配 線 78に接続され、端子Bは静電容量素子90~94を介してゲート配線79に接続される と共に、抵抗80~84を介して束ねられ、基準電位VSSに接続されている。静電容量 素子54~58はドレイン配線77とゲート配線79の間に接続されている。 [0192] 静電容量素子54~58の容量値は、それに起因するソース-ドレイン間寄生容量の正 負非対称電圧依存により生じる信号歪が、2次高調波歪を補償するように設定されている **[**0193**]** この場合、静電容量素子54~58は、必ずしも容量値の電圧依存性は必要としない。 また、静電容量素子95~99の容量値とその電圧依存性は、それにより発生する信号歪 が、3次高調波歪を補償するように設定している。 [0194]そのために、図19における低不純物濃度シリコン層74,74aの不純物濃度は、約 5 × 1 0<sup>17</sup> c m<sup>-3</sup>に制御され、高不純物濃度多結晶シリコン膜76,76 a の幅は、トラ ンジスタ44~48のゲート幅の約1/10に設計されている。 [0195]それにより、本実施の形態5では、アンテナスイッチ8の損失、アイソレーションとい った2次高調波と3次高調波以外の特性にはほとんど影響を与えることなく、2次高調波 歪と3次高調波歪をそれぞれ約10dB低減することができる。 [0196] (実施の形態6) 図 2 4 は、本発明の実施の形態 6 による受信分路スルーMOSFETグループの一例を 示す回路図、図25は、図24の受信分路スル-MOSFETグル-プの平面レイアウト の一例を示す説明図である。 【0197】 本実施の形態6においては、2次高調波歪を低減する技術と3次高調波歪を低減する技 術とを組み合わせた他の例の技術について説明する。 [0198] この場合、アンテナスイッチ8における受信分路スルーMOSFETグループ13は、 図24に示すように、SOI MOSFETからなるトランジスタ44~48、抵抗49 ~ 5 3 , 8 0 ~ 8 4 、静電容量素子9 0 ~ 9 9 , および静電容量素子 1 0 0 ~ 1 0 4 から 構成されている。 [0199]トランジスタ44~48、抵抗49~53、ならびに静電容量素子90~99について

10

20

30

40

は、前記実施の形態5の図22と同様の接続構成となっている。また、トランジスタ44 ~48のドレインには、静電容量素子100~104の一方の接続部がそれぞれ接続され ており、該静電容量素子100~104の他方の接続部には、静電容量素子95~99の 端子Bがそれぞれ接続されている。

[0200]

図 2 5 は、図 2 4 の受信分路スルーMOSFETグループ 1 3 における平面レイアウト の一例を示す説明図である。

[0201]

図 2 5 において、上方の左から右にかけて、抵抗 4 9 ~ 5 3 がそれぞれレイアウトされ ており、各々の抵抗 4 9 ~ 5 3 の下方には、トランジスタ 4 4 ~ 4 8 がそれぞれレイアウ 10 トされている。

【0202】

トランジスタ44の下方には、静電容量素子95がレイアウトされており、該静電容量 素子95の左下方には、静電容量素子100がレイアウトされている。この静電容量素子 100の下方には、抵抗80がレイアウトされており、該抵抗80の右側には、静電容量 素子90がレイアウトされている。

【0203】

同様に、トランジスタ45~48の下方には、静電容量素子96~99がそれぞれレイ アウトされており、該静電容量素子96~99の左下方には、静電容量素子101~10 4がそれぞれレイアウトされている。

20

これら静電容量素子101~104の下方には、抵抗81~84がそれぞれレイアウト されており、該抵抗81~84の右側には、静電容量素子91~94がそれぞれレイアウ トされている。

[0205]

 $\begin{bmatrix} 0 & 2 & 0 & 4 \end{bmatrix}$ 

トランジスタ44~48は、複数の分枝のMOSFETが並列に配置された構成からなり、各分枝のドレインは、櫛形のドレイン配線77により接続され、各分枝のソースは、 櫛形のソース配線78により接続されている。

【0206】

ソース配線78は、隣接するトランジスタ45の各分枝のドレインとも接続されている 30 。各分枝のゲートは梯子状のゲート配線79により接続され、抵抗49~53を介してト ランジスタ44~48のゲート配線79と束ねられて共通化されている。

【 0 2 0 7 】

静電容量素子95~99、抵抗80~84、および静電容量素子90~94は、トランジスタ45~48を隔てて抵抗49~53と反対側に配置されている。

【0208】

静電容量素子95~99の端子Aはドレイン配線77に接続され、端子Cはソース配線 78に接続され、端子Bは静電容量素子90~94を介してゲート配線79に接続される と共に、抵抗80~84を介して束ねられ、基準電位VSSに接続されている。 【0209】

40

静電容量素子100~104の容量値は、それに起因するソース - ドレイン間寄生容量 の正負非対称電圧依存により生じる信号歪が、2次高調波歪を補償するように設定されて いる。

【 0 2 1 0 】

静電容量素子100~104の容量値とその電圧依存性は、それにより発生する信号歪が、2次高調波歪を補償するように設定している。そのために、低不純物濃度シリコン層74の不純物濃度は約5×10<sup>17</sup> cm<sup>-3</sup>に制御され、高不純物濃度多結晶シリコン膜76の幅はトランジスタ44~48のゲート幅の約1/10に設計されている。 【0211】

また、静電容量素子95~99の容量値とその電圧依存性は、それにより発生する信号 50

(24)

歪が、3次高調波歪を補償するように設定している。そのために、図19における低不純 物 濃 度 シ リ コ ン 層 7 4 の 不 純 物 濃 度 は 約 5 x 1 0 <sup>17</sup> c m <sup>- 3</sup>に 制 御 さ れ 、 高 不 純 物 濃 度 多 結 晶シリコン膜76,76aの幅は、トランジスタ44~48のゲート幅の約1/10に設 計されている。  $\begin{bmatrix} 0 & 2 & 1 & 2 \end{bmatrix}$ それにより、本実施の形態6においては、アンテナスイッチ8の損失、アイソレーショ ンといった2次高調波と3次高調波以外の特性にはほとんど影響を与えることなく、2次 高調波歪、および3次高調波歪をそれぞれ約10dB低減することができる。 [0213]10 (実施の形態7) 図 2 6 は、本発明の実施の形態 7 による受信分路スルーMOSFETグループの一例を 示す回路図、図27は、図26の受信分路スル-MOSFETグル-プの平面レイアウト の一例を示す説明図である。 [0214]本実施の形態7においては、2次高調波歪を低減する技術と3次高調波歪を低減する技 術とを組み合わせたさらに他の例の技術について説明する。 [0215]この場合、アンテナスイッチ8における受信分路スルーMOSFETグループ13は、 図26に示すように、SOI MOSFETからなるトランジスタ44~48、抵抗49 20 ~ 53,80~84、ならびに静電容量素子62~66,90~99から構成されている [0216]トランジスタ44~48、抵抗49~53、ならびに静電容量素子90~99について は、前記実施の形態5の図22と同様の接続構成となっており、静電容量素子62~66 は、前記実施の形態2の図7と同様となっている。 [0217]図 2 7 は、図 2 6 の受信分路スルーMOSFETグループ13における平面レイアウト の一例を示す説明図である。 [0218] 30 図27において、上方の左から右にかけて、抵抗49~53がそれぞれレイアウトされ ており、各々の抵抗49~53の下方には、トランジスタ44~48がそれぞれレイアウ トされている。 [0219]トランジスタ44の下方には、静電容量素子62がレイアウトされており、該静電容量 素子62の下方には、静電容量素子95がレイアウトされている。この静電容量素子95 の左下方には、抵抗80がレイアウトされており、該抵抗80の右側には、静電容量素子 90がレイアウトされている。  $\begin{bmatrix} 0 & 2 & 2 & 0 \end{bmatrix}$ 同様に、トランジスタ45~48の下方には、静電容量素子63~66がそれぞれレイ 40 アウトされており、該静電容量素子63~66の下方には、静電容量素子96~99がそ れぞれレイアウトされている。 これら静電容量素子96~99の左下方には、抵抗81~84がそれぞれレイアウトさ れており、該抵抗81~84の右側には、静電容量素子91~94がそれぞれレイアウト されている。 [0222]静電容量素子62~66、抵抗80~84、静電容量素子90~94、および静電容量 素子62~66は、トランジスタ44~48を隔てて抵抗49~53と反対側に配置され ている。 50 [0223]

(25)

静電容量素子95~99の端子Aはドレイン配線77に接続され、端子Cはソース配線 78に接続され、端子Bは静電容量素子90~94を介してゲート配線79に接続される と共に、抵抗80~84を介して束ねられ、基準電位VSSに接続されている。静電容量 素子62~66はドレイン配線77とソース配線78の間に接続されている。  $\begin{bmatrix} 0 & 2 & 2 & 4 \end{bmatrix}$ 静電容量素子62~66の容量値とその電圧依存性は、それにより発生する信号歪が、 2次高調波歪を補償するように設定する。そのために、図10における低不純物濃度シリ コン層74の不純物濃度は約5×10<sup>17</sup> cm<sup>-3</sup>に制御され、高不純物濃度多結晶シリコン 膜76の幅はトランジスタ44~48のゲート幅の約1/10に設計されている。 また、静電容量素子62~66の容量値とその電圧依存性は、それにより発生する信号 歪が、 3 次 高 調 波 歪 を 補 償 す る よ う に 設 定 す る。  $\begin{bmatrix} 0 & 2 & 2 & 6 \end{bmatrix}$ それにより、本実施の形態7では、アンテナスイッチ8の損失、アイソレーションとい った2次高調波と3次高調波以外の特性にはほとんど影響を与えることなく、2次高調波 歪と3次高調波をそれぞれ約10dB低減することができる。 【産業上の利用可能性】 本発明は、SOI MOSFETを用いて構成されたアンテナスイッチの2次高調波歪 、 お よ び 2 次 高 調 波 歪 の 低 減 技 術 に 適 し て い る 。 【符号の説明】 送受信部 1 2 インタフェイス部 3 ベースバンド部 4 R F 集 積 回 路 部 5 電力増幅器 低雑音増幅器 6 7 制 御 部 アンテナスイッチ 8 9 アンテナ 10 送信分路シャントMOSFETグループ 送信分路スルーMOSFETグループ 1 1 12 受信分路シャントMOSFETグループ 13 受信分路スルーMOSFETグループ 14~18 トランジスタ 19~23 抵抗 2 4 ~ 2 8 トランジスタ 29~33 抵抗 34~38 トランジスタ 39~43 抵抗 44~48 トランジスタ 49~53 抵抗 54~58 静電容量素子 59 ドレイン配線 60 ゲート配線 61 ソース配線 62~66 静電容量素子 ソース配線 67 68 ゲート電極

50

10

20

30

6 9 ゲート配線 70 高抵抗シリコン基板 71,71a シリコン酸化膜 72,72a 高不純物濃度シリコン層 73,73a 高不純物濃度シリコン層 74,74a 低不純物濃度シリコン層 75,75a シリコン酸化膜 76,76a 高不純物濃度多結晶シリコン膜 ドレイン配線 77 ソース配線 78 79 ゲート配線 80~84 抵抗 85~94 静電容量素子 95~99 静電容量素子 100~104 静電容量素子 ANT アンテナ端子 TX 送信端子 RX 受信端子 V R X 制御端子 V T X 制御端子 端 子 А 端子 В С 端子

### 【図1】

# 【図2】



14~18:トランジスタ(第3のトランジスタ群) 24~28:トランジスタ(第1のトランジスタ群) 34~38:トランジスタ(第4のトランジスタ群)

10

【図5】

図 5





44~48:トランジスタ(第2のトランジスタ群) 54~58:静電容量素子(第1の静電容量素子)

àт

à6





【図6】





【図7】







【図8】

図 9







【図11】

図 11

A • B

【図12】







図 13



【図14】

【図16】



【図15】





【図17】

図 17











【図22】



【図23】







【図20】







【図27】

(31)



【図28】

⊠ 28





【図29】

図 29







フロントページの続き

(51)Int.CI.		FI		テーマコード(参考)
H01L 21	/8234 (2006.01)	H01L 27/04	С	
H01L 27	/08 (2006.01)	H01L 29/91	L	
H01L 29	/861 (2006.01)			

F ターム(参考)	5F038	AC03	AC05	BH03	BH19	CA02	CD14	DF01	DF17	EZ06	EZ20
	5F048	AC01	AC10	BA16	BA17	BB02	BB06	BC02	BF15	BF16	DA23
	5J055	AX25	BX17	CX24	DX22	EY01	EY10	EY11	EY21	FX05	FX12
		FX17	GX01	GX02	GX06						