(12)公開特許公報(A)

(11)特許出願公開番号

特開2010-183513

(P2010-183513A)

(43) 公開日 平成22年8月19日 (2010.8.19)

(51) Int.Cl.			FΙ		テーマコード (参考)
HO1P	1/203	(2006.01)	HO1P	1/203	51006
H01P	7/08	(2006.01)	HO1P	7/08	

審査請求 未請求 請求項の数 12 OL (全 22 頁)

(21) 出願番号 (22) 出願日	特願2009-27558 (P2009-27558) 平成21年2月9日 (2009.2.9)	(71)出願人 (74)代理人	000003067 TDK株式会社 東京都中央区日本橋一丁目13番1号 100100365 弁理士 増子 尚道
		(72)発明者	安達拓也
			東京都中央区日本橋一丁目13番1号 T
			DK株式会社内
		F ターム (参	考) 5J006 HB03 HB05 JA11 LA01 LA03
			LA21

(54) 【発明の名称】積層型バンドパスフィルタおよび高周波モジュール

(57)【要約】

(19) 日本国特許庁(JP)

【課題】少ない段数でサイズを大きくすることなく多く の帯域外減衰量を得る。

【解決手段】複数の配線層を有する積層基板内に配した 2以上の共振器及びこれらの共振器を結合する1以上の 結合キャパシタを含むフィルタ本体部と、第一共振器に 接続して信号を入力する入力線路部と、第二共振器に接 続して信号を出力する出力線路部とを備えた積層型BP Fで、入力線路部及び出力線路部の何れか一方又は双方 に、当該線路部を構成する導体線路によってインダクタ パターンを形成し、このインダクタパターンの少なくと も一部を、結合キャパシタに対し平面から見たときに重 なるようにかつ基板積層方向について近接させてインダ クタパターンと結合キャパシタとの間に寄生容量を発生 させ、これにより通過帯域外に1以上の減衰極を形成し た。

【選択図】図1



【特許請求の範囲】

【請求項1】

誘電体層により互いに絶縁された複数の配線層を有する積層基板内に配した2以上の共振器と、これらの共振器を結合する1以上の結合キャパシタとを含むフィルタ本体部と、

- 当該フィルタ本体部に含まれる第一の共振器に電気的に接続して当該フィルタ本体部に 信号を入力する入力線路部と、
- 当該フィルタ本体部に含まれる第二の共振器に電気的に接続して当該フィルタ本体部から信号を出力する出力線路部と、
- を備えた積層型バンドパスフィルタであって、

前記入力線路部および前記出力線路部のうちのいずれか一方または双方に、当該線路部 ¹⁰ を構成する導体線路によってインダクタパターンを形成すると共に、

当該インダクタパターンの少なくとも一部を、前記結合キャパシタを構成する一方の容 量電極に対し、平面から見たときに略重なるようにかつ前記積層基板の積層方向について 近接するように配置することによって当該インダクタパターンと前記容量電極との間に寄 生容量を発生させ、これにより通過帯域外に1以上の減衰極を形成した

ことを特徴とする積層型バンドパスフィルタ。

【請求項2】

前記フィルタ本体部は、前記共振器として前記第一の共振器および前記第二の共振器からなる2つの共振器を備えてこれら2つの共振器によって通過帯域より低域側の阻止域に 第一の減衰極を形成する一方、

20

30

前記インダクタパターンおよび前記寄生容量の発生によって通過帯域より高域側の阻止 域に第二の減衰極を形成した

請求項1に記載の積層型バンドパスフィルタ。

【請求項3】

前記インダクタパターンを、層間接続部により互いに電気的に接続されかつ2以上の配線層に分割して配置した2以上のインダクタ線路部によって形成すると共に、

これらインダクタ線路部のうち、信号の伝送経路に沿って前記フィルタ本体部から最も 離れたインダクタ線路部を、前記寄生容量を発生させるため前記容量電極に近接配置した

請求項1または2に記載の積層型バンドパスフィルタ。

【請求項4】

- 前記インダクタパターンの一部を、寄生容量を発生させるため前記容量電極に近接配置する一方、
- 当該容量電極に近接配置するインダクタパターンの一部を、インダクタパターンの他の 部分より幅を広くした
- 請求項1から3のいずれか一項に記載の積層型バンドパスフィルタ。

【請求項5】

誘電体層により互いに絶縁された複数の配線層を有する積層基板内に配した2以上のス テップインピーダンス共振器を含むフィルタ本体部と、

当該フィルタ本体部に含まれる第一のステップインピーダンス共振器に電気的に接続して当該フィルタ本体部に信号を入力する入力線路部と、

当該フィルタ本体部に含まれる第二のステップインピーダンス共振器に電気的に接続して当該フィルタ本体部から信号を出力する出力線路部と、

を備え、

前記第一のステップインピーダンス共振器および前記第二のステップインピーダンス共振器は共に、幅の広い導体線路により形成された低インピーダンス部と、当該低インピーダンス部と電気的に接続されかつ当該低インピーダンス部より幅の狭い導体線路により形成された高インピーダンス部とをそれぞれ有する

積層型バンドパスフィルタであって、

前記入力線路部および前記出力線路部のうちのいずれか一方または双方に、当該線路部を構成する導体線路によってインダクタパターンを形成すると共に、

(2)

当該インダクタパターンの少なくとも一部を、前記第一のステップインピーダンス共振 器および第二のステップインピーダンス共振器のいずれかの低インピーダンス部に対し、 平面から見たときに略重なるようにかつ前記積層基板の積層方向について近接するように 配置することによって当該インダクタパターンと当該低インピーダンス部との間に寄生容 量を発生させ、これにより通過帯域外に1以上の減衰極を形成した

ことを特徴とする積層型バンドパスフィルタ。

【請求項6】

前記フィルタ本体部は、前記ステップインピーダンス共振器として前記第一のステップ インピーダンス共振器および前記第二のステップインピーダンス共振器からなる2つのス テップインピーダンス共振器を備えてこれら2つのステップインピーダンス共振器によっ て通過帯域より低域側の阻止域に第一の減衰極を形成する一方、

前記インダクタパターンおよび前記寄生容量の発生によって通過帯域より高域側の阻止域に第二の減衰極を形成した

請求項5に記載の積層型バンドパスフィルタ。

【請求項7】

前記第一のステップインピーダンス共振器と前記第二のステップインピーダンス共振器 とを結合する結合キャパシタを備え、

前記インダクタパターンを、平面から見たときに、前記寄生容量を発生させるため近接 させる低インピーダンス部ならびに前記結合キャパシタと略重なるように配置した

- 請求項6に記載の積層型バンドパスフィルタ。
- 【請求項8】

前記第一のステップインピーダンス共振器の低インピーダンス部と、前記第二のステッ プインピーダンス共振器の低インピーダンス部とを異なる配線層に設けると共に、平面か ら見たときにそれらの少なくとも一部が重なるように配置した

請求項5から7のいずれか一項に記載の積層型バンドパスフィルタ。

【請求項9】

前記インダクタパターンを、層間接続部により互いに電気的に接続されかつ2以上の配線層に分割して配置した2以上のインダクタ線路部によって形成すると共に、

これらインダクタ線路部のうち、信号の伝送経路に沿って前記フィルタ本体部から最も 離れたインダクタ線路部を、前記寄生容量を発生させるため前記低インピーダンス部に近 接配置した

請求項5から8のいずれか一項に記載の積層型バンドパスフィルタ。

【請求項10】

前記インダクタパターンの一部を、寄生容量を発生させるため前記低インピーダンス部 に近接配置する一方、

当該低インピーダンス部に近接配置するインダクタパターンの一部を、インダクタパタ ーンの他の部分より幅を広くした

請求項5から9のいずれか一項に記載の積層型バンドパスフィルタ。

【請求項11】

前記積層基板がLTCC基板である

請求項1から10のいずれか一項に記載の積層型バンドパスフィルタ。

【請求項12】

前記請求項1から11のいずれか一項に記載の積層型バンドパスフィルタと、

- 当該積層型バンドパスフィルタと電気的に接続されかつ前記積層基板に実装された1以 上の電気的機能素子と、
- を備えた高周波モジュール。

【発明の詳細な説明】

- 【技術分野】
- [0001]
 - 本発明は、積層型バンドパスフィルタおよび高周波モジュールに係り、特に、LTCC 50

(3)

20

10

等の積層基板に内蔵させた共振器によって阻止帯域に減衰極を形成した有極型のバンドパ スフィルタに関する。

【背景技術】

【 0 0 0 2 】

周波数の選択や不要波の除去等の役割を果すフィルタは、携帯電話機や無線LANなど の高周波無線通信システムにおいて必要不可欠な回路要素となっている。このような高周 波フィルタは、小型・集積化の観点から一般に、LTCC(Low Temperature Co-fired C eramics / 低温同時焼成セラミックス)基板のような積層基板内部の導体パターンで形成 された集中定数素子や分布定数共振器等によって構成される。さらに、基板表面にPA(電力増幅器)や高周波スイッチなどの半導体素子やチップ部品を実装し、所望の機能を備 えた高周波モジュールとして提供されることがある。

[0003]

また、このような積層型フィルタを開示するものとして下記文献がある。

【先行技術文献】

【特許文献】

[0004]

【特許文献1】特開2008 113432号公報

【特許文献 2 】特開 2 0 0 7 1 2 3 9 9 3 号公報

【発明の概要】

【発明が解決しようとする課題】

[0005]

ところで、フィルタには、小型化と共にその本来の役割から、帯域外においてより多く の減衰量を確保することが求められ、この要求に応える一般的な手法として共振器の接続 段数を増やす方法が知られている。しかしながらこの方法では、増やした共振器の分、フ ィルタサイズは大きくならざるを得ず、小型化の要請に反することとなる。また、挿入損 失が増える点からも段数を増やすことは好ましい方法とは言えない。

[0006]

一方、少ない段数で比較的大きな帯域外減衰量が得られるフィルタとして、帯域外に減 衰極を持つ有極型フィルタの提案が各種なされている(例えば前記特許文献1,2)。 【0007】

また、図15および図17は本発明者が提案する有極型フィルタの一例を示すもので、 図15は当該フィルタの等価回路図、図16Aから図16Eは積層基板内の各層における 導体パターンを示す平面図、図17は周波数 減衰特性を示す線図である。なお、これら の図において、後に述べる実施形態と同一又は相当する部分については、同一の符号を付 している。これらの図に示すようにこの有極型フィルタ110は、キャパシタC₁₂により 結合させた2つのステップインピーダンス共振器11,12(以下、SIRと言う)を備 えるC結合2段バンドパスフィルタである。

[0008]

各共振器11,12は、インピーダンスが低い幅広の導体線路(低インピーダンス部) C₁₂₋₁₂,C₁₂₋₂₂とインピーダンスが高い幅狭の導体線路(高インピーダンス部)L_{r1}, L_{r2}とからなり、図16Dに示すように各SIR11,12の高インピーダンス部L_{r1}, L_{r2}同士を並べて配置することによりこれらを電磁界結合M₁₂させる。 【0009】

そして、かかる高インピーダンス部 L_{r1}, L_{r2}の相互インダクタンス M₁₂と上記キャパ シタC₁₂(結合キャパシタ電極 C₁₂₋₁₁と低インピーダンス部 C₁₂₋₁₂により形成される第 1 結合キャパシタ C₁₂₋₁ならびに結合キャパシタ電極 C₁₂₋₂₁と低インピーダンス部 C₁₂₋ 22により形成される第2結合キャパシタ C₁₂₋₂)の結合容量とによるマルチパスを作成し 、この並列共振を利用して低域側に減衰極 A 1を発生させている(図17参照)。さらに このフィルタ110では、SIR11,12を単純に同一の配線層に並べて配置していた 従来のフィルタと異なり、低インピーダンス部 C₁₂₋₁₂, C₁₂₋₂₂と高インピーダンス部 L

30

20

{r1}, L{r2}とをビアホールV(以下、単にビアと言う)で接続し平面から見たときに上下に 重なるように別々の配線層に設けることによってフィルタのより一層の小型化を可能とし ている。

【 0 0 1 0 】

しかしながらこのようなフィルタ構造によっても、小型化と共に低域側阻止域における 良好な減衰は確保できるものの、通過帯域より高域側の阻止域では必ずしも十分な減衰量 が得られていない(前記図17参照)。また、前記特許文献1および2記載のフィルタも 、低域側阻止域と高域側阻止域の双方で十分な減衰を得ることは出来ない点で同様であり 、段数を増やせば(例えば3段とする)高域側にも減衰極を作成することが出来るが、前 述のように小型化および挿入損失の点で劣るものとならざるを得ない。 【0011】

したがって、本発明の目的は、より少ない段数でフィルタサイズを大きくすることなく より多くの帯域外減衰量を確保することにある。

【課題を解決するための手段】

【0012】

前記課題を解決し目的を達成するため、本発明の第一の積層型バンドパスフィルタは、 誘電体層により互いに絶縁された複数の配線層を有する積層基板内に配した2以上の共振 器およびこれらの共振器を結合する1以上の結合キャパシタを含むフィルタ本体部と、当 該フィルタ本体部に含まれる第一の共振器に電気的に接続して当該フィルタ本体部に信号 を入力する入力線路部と、当該フィルタ本体部に含まれる第二の共振器に電気的に接続し て当該フィルタ本体部から信号を出力する出力線路部とを備えた積層型バンドパスフィル タであって、前記入力線路部および前記出力線路部のうちのいずれか一方または双方に、 当該線路部を構成する導体線路によってインダクタパターンを形成すると共に、当該イン ダクタパターンの少なくとも一部を、前記結合キャパシタを構成する一方の容量電極に対 し、平面から見たときに略重なるようにかつ前記積層基板の積層方向について近接するよ うに配置することによって当該インダクタパターンと前記容量電極との間に寄生容量を発 生させ、これにより通過帯域外に1以上の減衰極を形成する。

本発明のバンドパスフィルタ(以下、 B P F と言うことがある)では、フィルタを構成 する共振器の接続段数を増やすのではなく、フィルタ(フィルタ本体部)の入力側または 出力側、或いはそれらの双方にインダクタを形成し、このインダクタを結合キャパシタに 近接して配置することで当該インダクタと結合キャパシタとの間に寄生容量を発生させ、 この寄生容量と当該インダクタとによって並列共振を生じさせて減衰極を生成する。なお 、この点については、後の実施形態の説明においてシミュレーション結果と共に図面に基 づいてさらに詳しく述べる。

【0014】

上記インダクタは、フィルタ本体部に信号を入力する入力線路部またはフィルタ本体部 から信号を出力する出力線路部を利用し、当該線路部を例えばループ状に引き回すことに より形成することが出来る。なお、当該インダクタの形状はループ状以外の形状、例えば ミアンダ(蛇行)形状やクランク形状(鉤状)などであっても良く、インダクタとしての 機能を奏する限りその形状は特に限定されない。

【0015】

上記フィルタ本体部は、2つ以上の共振器と、これらの共振器を結合する結合キャパシ タとを含む。共振器の数は、小型化等の観点からは2個(2段)とすることが好ましい。 従来の2段の有極型フィルタでは、減衰極を1つしか作ることが出来なかったが、本発明 では2段であっても2つの減衰極(例えば通過帯域より低域側の阻止域と高域側の阻止域 とにそれぞれ少なくとも1つずつ)を作成することが出来る。ただし、本発明は3個以上 の共振器を備えたフィルタを除外するものではなく、3個以上の共振器を有するフィルタ に対して本発明を適用することも可能である(後述の第二のフィルタも同様)。 【0016】

(5)

30

10

一方、フィルタ本体部を2個の共振器で構成すれば、低挿入損失で小型のBPFを実現 することが出来る。しかも当該フィルタでは、フィルタ本体部(2段の共振器)によって 通過帯域より低域側の阻止域に減衰極を形成すると共に、高域側の阻止域にも上記インダ クタと寄生容量との並列共振によって減衰極を作ることができ、通過帯域の両側(低域側 阻止域と高域側阻止域の双方)で大きな減衰を得ることが可能なBPFを実現することが 出来る。

【0017】

従来の設計思想では、寄生容量は予期しない或いは歓迎されないパラメータとして捉えられていた。これに対し、本発明は逆にこれを巧みに利用し、キャパシタとして使用することで実際の素子(導体パターン)数を増やすことなく、またフィルタサイズを拡大することもなく特性向上を図ることが出来るものである。

【0018】

上記インダクタパターンは、フィルタ本体部の入力側と出力側のいずれか一方だけでな く、入力側と出力側の両方に設けることも可能である。この場合、フィルタ本体部と入力 側インダクタパターンと出力側インダクタパターンとのそれぞれによって合計3つの減衰 極を形成することが可能となるから、例えば、低域側阻止域にフィルタ本体部によって減 衰極を形成すると共に、高域側阻止域で周波数をずらして入力側インダクタパターンと出 力側インダクタパターンとによる2つの減衰極を形成することで、高域側阻止域により広 い帯域に亘って大きな減衰を確保することが可能となる(後述の第2実施形態/図9,1 1,12参照)。

[0019]

上記積層基板としては、例えば、LTCC(低温同時焼成セラミックス)基板を使用す る。この場合、上記インダクタパターンは、本発明のフィルタを構成する他の回路要素(入出力線路部やフィルタ本体部を構成する共振器・結合キャパシタ等)と一緒に導体箔を パターニングすることにより、特に製造工程数を増やすことなく作成することが出来る。 また、本発明では、当該インダクタパターンと、フィルタ本体部を構成する電極(上記第 ーのフィルタでは結合キャパシタの容量電極、後述の第二のフィルタでは低インピーダン ス部を構成する電極)とを利用することによって容量(前記寄生容量)を形成するから、 当該容量を形成するため新たに電極を設ける必要がない。したがって、本発明を適用する ためにフィルタサイズが格別大きくなることもない。

なお、上記インダクタパターンと寄生容量とにより作成する減衰極の周波数は、当該イ ンダクタパターンのインダクタンス値と寄生容量の容量値によって調整(決定)すること が出来る。ここで、当該寄生容量を大きくするには、例えば、インダクタパターンの一部 を容量電極に近接配置することとした場合、言い換えれば、前記インダクタパターンを、 前記容量電極に近接配置する線路部分(以下、この部分を「容量発生部」と言う)と、こ れ以外の線路部分(以下、この部分を「通常配置部」と言う)とからなるようにした場合 に、容量発生部の長さを長くしても良いし(容量電極に近接させる線路部分を長く他の部 分を短くする)、容量発生部の線路幅を通常配置部の線路幅より広くしても良い。このよ うにインダクタパターンの線路幅を、容量電極と近接配置する部分は太く、他の部分は細 くなるように変えれば、インダクタパターン全体のインダクタンス値を確保しつつ、本発 明で使用する寄生容量を十分に得ることが出来る。 【0021】

また上記インダクタパターンは、層間接続部(例えばビア)によって互いに電気的に接続されかつ2以上の配線層に分割して配置した2以上のインダクタ線路部によって形成することが出来る。この場合、上記容量発生部は、インダクタパターンのうち信号の伝送経路に沿ってフィルタ本体部から最も離れた線路部分(言い換えれば、本フィルタの各部が入力端子、入力線路部、フィルタ本体部、出力線路部および出力端子の順に接続されている場合に、入力線路部に形成するインダクタパターンについては入力端子に最も近い線路部分であり、出力線路部に形成するインダクタパターンについては出力端子に最も近い線

20

10

30

40

路部分)に形成すること、別の表現をすれば、インダクタパターンの一部(全体でなく) を容量電極に近接させる場合には信号の伝送経路に沿って見たときにフィルタ本体部にか ら出来るだけ遠い位置にあるインダクタ線路部を容量電極に近接させて上記寄生容量を生 じさせること、が当該寄生容量とインダクタパターンとにより生成される減衰極を通過帯 域に近づける観点から好ましい。この点については、後に実施形態の説明においてシミュ レーション結果に基づいて述べるが、このような配置構造によれば、通過域近傍により急 峻な減衰特性を得ることが出来る。

(7)

【0022】

また、本発明の第二の積層型バンドパスフィルタは、誘電体層により互いに絶縁された 複数の配線層を有する積層基板内に配した2以上のSIR(ステップインピーダンス共振 器)を含むフィルタ本体部と、当該フィルタ本体部に含まれる第一のSIRに電気的に接続して当該フィルタ本体部に信号を入力する入力線路部と、当該フィルタ本体部に含まれ る第二のSIRに電気的に接続して当該フィルタ本体部から信号を出力する出力線路部と を備え、前記第一のSIRおよび前記第二のSIRは共に、幅の広い導体線路により形成 された低インピーダンス部と、当該低インピーダンス部と電気的に接続されかつ当該低イ ンピーダンス部より幅の狭い導体線路により形成された高インピーダンス部とをそれぞれ 有する積層型バンドパスフィルタであって、前記入力線路部および前記出力線路部のうち のいずれか一方または双方に、当該線路部を構成する導体線路によってインダクタパター ンを形成すると共に、当該インダクタパターンの少なくとも一部を、前記第一のSIRお よび第二のSIRのいずれかの低インピーダンス部に対し、平面から見たときに略重なる ようにかつ前記積層基板の積層方向について近接するように配置することによって当該イ ンダクタパターンと当該低インピーダンス部との間に寄生容量を発生させ、これにより通 過帯域外に1以上の減衰極を形成したものである。

【0023】

この第二のBPFは、フィルタ本体部を構成する共振器としてSIRを使用するもので、前記第一のBPFでは寄生容量を発生させるインダクタパターンを結合キャパシタに近接させたが、この第二のBPFでは、SIRの低インピーダンス部に近接して配置することにより当該寄生容量を生じさせる。このように低インピーダンス部を構成する電極との間に寄生容量を発生させても、前記第一のBPFと同様に、新たに容量電極を設ける必要なくかつフィルタサイズの拡大を回避しつつ、当該寄生容量とインダクタパターンとにより減衰極を生成して通過帯域外において良好な減衰特性を得ることが出来る。

なお、この第二の B P F と同様に前記第一の B P F においても、フィルタ本体部を構成 する共振器として S I R を使用することは可能である。この場合、 2 以上の S I R とこれ らを結合する結合キャパシタとによりフィルタ本体部を構成し、上記インダクタパターン は第一の B P F 構造に基づいて結合キャパシタに近接配置すれば良い。 【 0 0 2 5 】

さらにこの第二のBPFにおいても、前記第一のBPFと同様に、フィルタ本体部を、 2つの共振器(第一のSIRと第二のSIR)により構成し、これら2つのSIRによっ て通過帯域より低域側の阻止域に第一の減衰極を形成する一方、前記インダクタパターン および前記寄生容量の発生によって通過帯域より高域側の阻止域に第二の減衰極を形成す ることが出来る。

【 0 0 2 6 】

またこの第二の B P F は、第一の S I R と第二の S I R とを結合する結合キャパシタを 備え、前記インダクタパターンを、平面から見たときに、前記寄生容量を発生させるため 近接させる低インピーダンス部ならびに前記結合キャパシタと略重なるように配置するよ うにしても良い。このような配置構造とすれば、フィルタのサイズ(平面から見たときの 大きさ)を小さくすることが出来る。

【0027】

10

20

低インピーダンス部とを、異なる配線層に設けると共に、平面から見たときにそれらの少 なくとも一部が重なるように配置すれば、フィルタのより一層の小型化を図ることが出来 る。なお、本発明に含まれる各SIRについて低インピーダンス部と高インピーダンス部 とを電気的に接続するには、これらが同じ配線層に配置されている場合には、例えば両者 を連続した導体パターン(導体線路)としてパターン形成すれば良いし、異なる配線層に 配置されている場合には、ビア等の層間接続部により両者を接続すれば良い。 【0028】

さらに、この第二のBPFにおいても、前記第一のBPFと同様に、インダクタパター ンを、層間接続部により互いに電気的に接続されかつ2以上の配線層に分割して配置した 2以上のインダクタ線路部によって形成すると共に、これらインダクタ線路部のうち、信 号の伝送経路に沿ってフィルタ本体部から最も離れたインダクタ線路部を、前記寄生容量 を発生させるため前記低インピーダンス部に近接させるようにしても良い。また、前記イ ンダクタパターンの一部を、寄生容量を発生させるため前記低インピーダンス部に近接し て配置し、当該低インピーダンス部に近接させて配置するインダクタパターンの一部を、 インダクタパターンの他の部分より幅を広くする場合がある。

【0029】

また、本発明に係る高周波モジュールは、本発明に係る上記積層型 B P F のいずれかを 備えるものであり、さらに当該 B P F と電気的に接続されかつ前記積層基板に実装された 1 以上の電気的機能素子を有する。この電気的機能素子としては、例えば、 P A (電力増 幅器)や高周波スイッチ等の半導体素子ないし集積回路(IC)、あるいは、チップイン ダクタ・チップキャパシタ・チップ抵抗などのチップ部品(ディスクリート部品)その他 が含まれる。また当該電気的機能素子には、前記積層基板の表面に実装される表面実装部 品と、積層基板の内部配線層に備えられる内蔵部品の双方が含まれる。

[0030]

さらに、本発明に言う上記高周波モジュールは、その種類を特に問わない。一例として 無線LANモジュールを構成することが出来るが、例えば携帯通信端末のフロントエンド モジュールや、その他様々なモジュールを本発明に基づいて構成することが可能である。 また、本発明に係るBPFを1つの積層基板に複数備えて、例えば2以上の周波数帯域で 使用可能な通信モジュール(デュアルバンド用モジュール、トリプルバンド用モジュール 等)を構成しても良い。なお、本発明のBPFは、このようなモジュールに備えるのでは なく、他の機能素子を含まない単体のフィルタ素子として提供することも勿論可能である

0

【0031】

また、後に述べる実施形態では、通過帯域3.4~3.8GHz(帯域中心周波数約3.6GHz)のBPFを想定したが、これより低い周波数帯ならびに高い周波数帯で使用 するBPFも本発明に基づいて同様に構成することが可能である。

【発明の効果】

【 0 0 3 2 】

本発明に係る積層型 B P F によれば、より少ない段数でフィルタサイズを大きくすることなくより大きな帯域外減衰量を確保することが出来る。

[0033]

本発明の他の目的、特徴および利点は、図面に基づいて述べる以下の本発明の実施の形 態の説明により明らかにする。なお、本発明は下記実施形態に限定されるものではなく、 特許請求の範囲に記載の範囲内で種々の変更を行うことができることは当業者に明らかで ある。また、各図中、同一の符号は、同一又は相当部分を示す。

【図面の簡単な説明】

【0034】

【図1】図1は、本発明の第一の実施形態に係るBPFを示す等価回路図である。 【図2A】図2Aは、前記第一実施形態に係る積層型BPFの積層基板内における構造(基板内部配線層の第1層の導体パターン)を示す平面図である。 10

20

30

【図2B】図2Bは、前記第一実施形態に係る積層型BPFの積層基板内における構造(基板内部配線層の第2層の導体パターン)を示す平面図である。 【図2C】図2Cは、前記第一実施形態に係る積層型BPFの積層基板内における構造(基板内部配線層の第3層の導体パターン)を示す平面図である。 【図2D】図2Dは、前記第一実施形態に係る積層型BPFの積層基板内における構造(基板内部配線層の第4層の導体パターン)を示す平面図である。 【図2E】図2Eは、前記第一実施形態に係る積層型BPFの積層基板内における構造(基板内部配線層の第5層の導体パターン)を示す平面図である。 【図2F】図2Fは、前記第一実施形態に係る積層型BPFの積層基板内における構造(10 基板内部配線層の第6層の導体パターン)を示す平面図である。 【図2G】図2Gは、前記第一実施形態に係る積層型BPFの積層基板内における構造(基板内部配線層の第7層の導体パターン)を示す平面図である。 【図2H】図2Hは、前記第一実施形態に係る積層型BPFの積層基板内における構造(基板内部配線層の第8層の導体パターン)を示す平面図である。 【図3】図3は、前記第一実施形態に係る積層型ВРFの断面構造(高周波モジュールに 組み込んだ状態)を概念的に示す図である。 【図4】図4は、前記第一実施形態に係るBPFの周波数 減衰特性および周波数 反射 特性を示す線図である。 【図5】図5は、前記第一実施形態の変形例に係る積層型BPFの断面構造(高周波モジ 20 ュールに組み込んだ状態)を概念的に示す図である。 【図6】図6は、前記第一実施形態の変形例に係るBPFの周波数 減衰特性および周波 数 反射特性を示す線図である。 【図7】図7は、本発明の第二の実施形態に係るBPFを示す等価回路図である。 【図8A】図8Aは、前記第二実施形態に係る積層型BPFの積層基板内における構造(基板内部配線層の第1層の導体パターン)を示す平面図である。 【図8B】図8Bは、前記第二実施形態に係る積層型BPFの積層基板内における構造(基板内部配線層の第2層の導体パターン)を示す平面図である。 【図8C】図8Cは、前記第二実施形態に係る積層型BPFの積層基板内における構造(基板内部配線層の第3層の導体パターン)を示す平面図である。 30 【図8D】図8Dは、前記第二実施形態に係る積層型BPFの積層基板内における構造(基板内部配線層の第4層の導体パターン)を示す平面図である。 【図8E】図8Eは、前記第二実施形態に係る積層型BPFの積層基板内における構造(基板内部配線層の第5層の導体パターン)を示す平面図である。 【図8F】図8Fは、前記第二実施形態に係る積層型BPFの積層基板内における構造(基板内部配線層の第6層の導体パターン)を示す平面図である。 【図8G】図8Gは、前記第二実施形態に係る積層型BPFの積層基板内における構造(基 板 内 部 配 線 層 の 第 7 層 の 導 体 パ タ ー ン) を 示 す 平 面 図 で あ る 。 【図8日】図8日は、前記第二実施形態に係る積層型BPFの積層基板内における構造(基板内部配線層の第8層の導体パターン)を示す平面図である。 40 【図9】図9は、前記第二実施形態に係るBPFの周波数 減衰特性および周波数 反射 特性を示す線図である。 【図10】図10は、前記第二実施形態の変形例に係るBPFを示す平面図(第二実施形 態の第 4 層 / 図 8 D に相当)である。 【図11】図11は、前記第二実施形態の変形例に係るBPFの周波数 減衰特性および 周波数 反射特性を示す線図である。 【図12】図12は、前記第二実施形態のさらに別の変形例に係るBPFの周波数 減衰 特性および周波数 反射特性を示す線図である。 【図13】図13は、本発明の第三の実施形態に係るBPFを示す等価回路図である。 【図14A】図14Aは、前記第三実施形態に係る積層型BPFの積層基板内における構 造(基板内部配線層の第1層の導体パターン)を示す平面図である。

【図14B】図14Bは、前記第三実施形態に係る積層型BPFの積層基板内における構 造(基板内部配線層の第2層の導体パターン)を示す平面図である。 【図14C】図14Cは、前記第三実施形態に係る積層型BPFの積層基板内における構 造(基板内部配線層の第3層の導体パターン)を示す平面図である。 【図14D】図14Dは、前記第三実施形態に係る積層型BPFの積層基板内における構 造(基板内部配線層の第4層の導体パターン)を示す平面図である。 【図14E】図14Eは、前記第三実施形態に係る積層型BPFの積層基板内における構 造(基板内部配線層の第5層の導体パターン)を示す平面図である。 【図14F】図14Fは、前記第三実施形態に係る積層型BPFの積層基板内における構 造(基板内部配線層の第6層の導体パターン)を示す平面図である。 【図14G】図14Gは、前記第三実施形態に係る積層型BPFの積層基板内における構 造(基板内部配線層の第7層の導体パターン)を示す平面図である。 【図14日】図14日は、前記第三実施形態に係る積層型BPFの積層基板内における構 造(基板内部配線層の第8層の導体パターン)を示す平面図である。 【図14I】図14Iは、前記第三実施形態に係る積層型BPFの積層基板内における構 造(基板内部配線層の第9層の導体パターン)を示す平面図である。 【図14J】図14」は、前記第三実施形態に係る積層型BPFの積層基板内における構 造(基板内部配線層の第10層の導体パターン)を示す平面図である。 【図14K】図14Kは、前記第三実施形態に係る積層型BPFの積層基板内における構 造(基板内部配線層の第11層の導体パターン)を示す平面図である。 【図14L】図14Lは、前記第三実施形態に係る積層型BPFの積層基板内における構 造(基板内部配線層の第12層の導体パターン)を示す平面図である。 【図14M】図14Mは、前記第三実施形態に係る積層型BPFの積層基板内における構 造 (基板内部配線層の第13層の導体パターン / 基板上面側から裏面を透視した状態)を 示す平面図である。 【図15】図15は、本発明の比較例に係る積層型BPFを示す等価回路図である。 【図16A】図16Aは、前記比較例に係るBPFの積層基板内における構造(基板内部 配線層の第1層の導体パターン)を示す平面図である。 【図16B】図16Bは、前記比較例に係るBPFの積層基板内における構造(基板内部 記線層の第2層の導体パターン)を示す平面図である。 【図16C】図16Cは、前記比較例に係るBPFの積層基板内における構造(基板内部 配線層の第3層の導体パターン)を示す平面図である。 【図16D】図16Dは、前記比較例に係るBPFの積層基板内における構造(基板内部 配線層の第4層の導体パターン)を示す平面図である。 【図16E】図16Eは、前記比較例に係るBPFの積層基板内における構造(基板内部 配線層の第5層の導体パターン)を示す平面図である。 【図17】図17は、前記比較例に係るBPFの周波数 減衰特性および周波数 反射特 性を示す線図である。 【発明を実施するための形態】 〔第1実施形態〕 [0036]本発明の第一の実施形態について説明する。図1に示すように本発明の第一の実施の形 態に係る B P F 1 0 1 は、入力端子 P ₁と出力端子 P ₂との間に 2 つの S I R 、すなわち第 ーのSIR(以下「第1SIR」と言う)11と第二のSIR(以下「第2SIR」と言 う)12を、段間結合キャパシタCュっを介して順に接続することによりフィルタ本体部1 0を構成し、このフィルタ本体部10と出力端子 Pっとの間にインダクタ L_s(前記インダ クタパターン)を直列に挿入した C 結合 2 段 B P F である。 [0037]

(10)

またこの図1の等価回路では、インダクタL_sに並列に接続されたキャパシタC_bを記載 ⁵⁰

10

20

30

しているが、このキャパシタC。は、後に述べる第4層のインダクタ線路部L_{S-3}を、結合 キャパシタの一方の電極(第2結合電極C₁₂₋₂₁)に対して基板の厚さ方向に近接して配 置することにより発生させた寄生容量であり、新たに電極を設けて形成したものではない

[0038]

フィルタ本体部 1 0 に含まれる各 S I R 1 1 , 1 2 は、幅が狭い導体線路からなる高イ ンピーダンス部 L_{r1}, L_{r2}と、これら高インピーダンス部 L_{r1}, L_{r2}とビア V を介してそ れぞれ接続される幅広の導体線路からなる低インピーダンス部 C₁₂₋₁₂(以下、第1低イ ンピーダンス部と言う), C₁₂₋₂₂(以下、第2低インピーダンス部と言う)とからなり 、図1の等価回路図では低インピーダンス部 C₁₂₋₁₂, C₁₂₋₂₂をキャパシタ(以下、それ ぞれ第1共振キャパシタC₁及び第2共振キャパシタC₁と言う)として表している。 [0039]

なお、図1の等価回路図では、共振キャパシタ(第1共振キャパシタC, 」及び第2共振 キャパシタC₁₂₋₁及び第2結合キャパシタ(第1結合キャパシタC₁₂₋₁及び第2結合キャパシタ C₁₂₋₂)とを独立した別個のキャパシタとして描いているが、図1において第1共振キャ パシタC₁₁の一方の電極(第1低インピーダンス部C₁₂₋₁₂)と、第1結合キャパシタC₁ 2-1の入力端子側に描いた電極(第1低インピーダンス部C₁₂₋₁₂)とは実際には積層基板 内 に 配 し た 同 一 の 電 極 (第 1 低 イ ン ピ ー ダ ン ス 部 C 1 - - 1 -) で あ り 、 同 様 に 、 第 2 共 振 キ ャパシタC₁₂の一方の電極(第2低インピーダンス部C₁₂₋₂₂)と、第2結合キャパシタ C₁₂₋₂の出力端子側に描いた電極(第2低インピーダンス部C₁₂₋₂₂)とは同一の電極(第2低インピーダンス部C₁₂₋₂₂)である。

[0040]

フィルタ101を構成する各部(SIR11,12や結合キャパシタC₁₂、インダクタ L _s) は、積層基板内部の配線層に備えた導体パターンにより形成する。積層基板には L TCC基板を使用し、BPF101を構成する基板各層の導体パターンは、グリーンシー ト上に導電性ペーストを印刷塗布することによりパターン形成し、各グリーンシートを積 層した後、同時焼成することにより形成する。フィルタ101を構成する各部導体の基板 内における配置および接続関係は図2Aから図2Hに示すとおりである。 [0041]

- なお、これら図2Aから図2Hは、当該積層基板の内部において絶縁層を介し上下方向 (基板の厚さ方向)に連続する(隣り合う)8つの配線層を示しており、基板表面(上面)に近い層が図2Aに示す第1層、以下、基板裏面(下面)に向け順に、第2層(図2B)、 第 3 層 (図 2 C)、 第 4 層 (図 2 D)、 第 5 層 (図 2 E)、 第 6 層 (図 2 F)、 第 7 層(図2G)および第8層(図2H)としている。また当該積層基板の内部配線層の層数 は、8層に限られるものではなく、9層以上、例えば9~30層あるいはそれ以上の配線 層を有するものであっても良い。例えば、後に述べるモジュール(図3)を構成するよう な場合には、基板の表裏両面に加えて9層以上の内部配線層を有する積層基板を使用し、 この基板に本実施形態のフィルタ101を内蔵させることが出来る。 [0042]
- 40 またこの場合、本実施形態(以下の実施形態でも同様)のフィルタ101は、基板内部 の第1層から第8層までに亘って必ずしも形成する必要はなく、例えば第2層から第9層 に亘って形成したり、例えば第10層から第17層に亘って形成するなど、モジュールに 含める他の素子の配置や接続構造に合わせて基板内の任意の複数層を使用してフィルタ1 01を構成して構わない(上記「第1層」とは積層基板の内部配線層のうち最も上にある 層を意味するものではなく、当該基板内の任意の層であって良い)。さらに上記各層は基 板の厚さ方向に必ずしも連続した層である必要はなく、例えばキャパシタを構成しない第 6層と第7層との間や第7層と第8層との間には、1以上の配線層が介在されていても良 い。また、これら図2Aから図2Hにおいて、丸はビアを表し、黒丸(塗りつぶした丸) は下層に対して電気的な接続を行うため当該ビアが下方に延びていることを示している(以下の実施形態 / 図 8 A から図 8 H、図 1 4 A から図 1 4 M、図 1 6 A から図 1 6 E にお

10

20

いて同様)。

【0043】

さて、図2Aに示すように第1層には、ベタグランドとして上部グランド電極G₁を形 成する。また第2層(図2B)には、第1SIRの低インピーダンス部C₁₂₋₁₂を構成す る電極(第1低インピーダンス部)と、第2SIRの低インピーダンス部C₁₂₋₂₂を構成 する電極(第2低インピーダンス部)とを並べて配置し、これらの低インピーダンス部C 12-12,C₁₂₋₂₂を、第1層の前記上部グランド電極G₁と誘電体層を介して対向させるこ とにより、第1共振キャパシタC₁と第2共振キャパシタC₁₂とをそれぞれ形成する。な お、これら第1低インピーダンス部C₁₂₋₁₂および第2低インピーダンス部C₁₂₋₂₂は、第 7層に配した第1高インピーダンス部L₁および第2高インピーダンス部L₁₂にそれぞれ ビアVを介して電気的に接続する。

(12)

【0044】

第3層(図2C)の、前記第1低インピーダンス部C₁₂₋₁₂の下面位置には、結合キャ パシタC₁₂を構成する一方の容量電極(以下「第1結合電極」と言う)C₁₂₋₁₁を、また 同じく第3層(図2C)の、前記第2低インピーダンス部C₁₂₋₂₂の下面位置には、結合 キャパシタC₁₂を構成する他方の容量電極(以下「第2結合電極」と言う)C₁₂₋₂₁をそ れぞれ設け、これら第1結合電極C₁₂₋₁₁と第2結合電極C₁₂₋₂₁とを導体線路で電気的に 接続する。したがって、前記第1SIR11と第2SIR12を結合する結合キャパシタ C₁₂は、これら第1低インピーダンス部C₁₂₋₁₂ 第1結合電極C₁₂₋₁₁間の容量と、第2 低インピーダンス部C₁₂₋₂₂ 第2結合電極C₁₂₋₂₁間の容量とにより形成される。 【0045】

第4層(図2D)には、出力線路部52を設け、この出力線路部52をU字状に引き回 すことによりインダクタ線路部L_{S-3}を形成する。また第5層(図2E)と第6層(図2 F)にも、同様にU字状に引き回したインダクタ線路部L_{S-2},L_{S-1}を略90°ずつ回転 させた形でそれぞれ形成し、これら第4層から第6層のインダクタ線路部L_{S-3},L_{S-2}, L_{S-1}をビアVにより接続することによって基板の厚さ方向に延びるコイル状のインダク タL_Sを構成する。

[0046]

また、第4層に設けたインダクタ線路部 L_{S-3}は、結合キャパシタC₁₂の第2結合電極 C₁₂₋₂₁の下面に誘電体層を介して対向するように配置してあり、これにより当該インダ クタ線路部 L_{S-3}と第2結合電極 C₁₂₋₂₁との間に容量(寄生容量) C_pを発生させる。な お、この寄生容量 C_pを生じさせる第4層のインダクタ線路部 L_{S-3}は、先に述べた容量発 生部に相当し、これ以外の、インダクタを構成する線路部分である第5層のインダクタ線 路部 L_{S-2}と第6層のインダクタ線路部 L_{S-1}は前述の通常配置部に相当する。 【0047】

第4層の出力線路部52は、図面では基板の端縁に引き出してその先の接続構造を描い ていないが、例えばビアやキャスタレーション(所謂サイドビア)(いずれも図示せず) によって前記第1層より上部の基板表面または後述の第8層より下方に位置する基板裏面 に引き出して当該基板表面や裏面に設けた信号出力用のパッド電極(出力端子P₂)に電 気的に接続する。後に述べる入力線路部51も同様に、基板の表面または裏面に引き出し て当該基板表面や裏面に設けた入力用のパッド電極(入力端子P₁)に接続すれば良い。 【0048】

さらに第 6 層のインダクタ線路部 L_{S-1}は、第 5 層のインダクタ線路部 L_{S-2}に接続した 端部とは反対側の端部において、第 7 層(図 2 G)の第 2 高インピーダンス部 L_{r2}にビア V を介して接続してある。

【0049】

第7層(図2G)には、前記低インピーダンス部C₁₂₋₁₂, C₁₂₋₂₂より幅の狭い導体線 路により形成した第1高インピーダンス部L_{r1}と第2高インピーダンス部L_{r2}を並べて平 行に配置し、これらを互いに電磁界結合させる。これにより本実施形態のBPF101で は、前記結合キャパシタC₁₂による容量結合(C結合)と、当該高インピーダンス部L_{r1} 20

10

, L_{r2}同士のエッジ結合(M結合)M₁₂とによるマルチパスを生成する。

【 0 0 5 0 】

また、各高インピーダンス部L_{r1}, L_{r2}の一端は、第8層(図2H)に設けた下部グランド電極G₀にビアVを介しそれぞれ接続することにより接地する。一方、第1高インピーダンス部L_{r1}の他端部からは、入力線路部51を引き出す。この入力線路部51は、前述したように基板の端縁からサイドビア(キャスタレーション)を通じて基板の表面または裏面に設けた信号入力用のパッド電極(入力端子P₁)に電気的に接続する。また第2 高インピーダンス部L_{r2}の他端部は、前述したインダクタL_S(インダクタ線路部L_{S-1}) とビアVを介して接続されている。さらに第8層(図2H)には、ベタグランドとして下 部グランド電極G₀を形成する。

【0051】

図4は本実施形態に係るBPF101の周波数 減衰特性を示す線図であり、入出力端 子P₁, P₂間の通過特性S₂₁を実線により、出力端子P₂における反射特性S₂₂を破線に よりそれぞれ示している。この図から明らかなように、本実施形態のBPFでは、通過帯 域(3.4~3.8GHz)より低域側の阻止域である2.0GHz付近にフィルタ本体 部によって減衰極A1を形成できると共に、これに加えて、通過帯域より高域側阻止域の 5.8GHz付近にも減衰極A2を生成することが可能である。この減衰極A2は前記イ ンダクタL_Sと寄生容量C_pとの並列共振によるもので、本実施形態によれば通過帯域より 低域側および高域側の双方の阻止域で大きな減衰量を確保することが可能となる。 【0052】

さらに本実施形態では、インダクタパターンL_Sは結合キャパシタC₁₂₋₂₁と略重なるように配置され、かつ容量C_pを形成するために新たに電極を設ける必要もないから、平面から見てフィルタ101が大きくなることがなく、小さなサイズを維持しつつ帯域外減衰特性を向上させることが出来る。また、本実施形態のフィルタ101は、各SIR11, 12について低インピーダンス部C₁₂₋₁₂,C₁₂₋₂₂と高インピーダンス部L_{r1},L_{r2}とを折り返すように別々の配線層に重なるように配置しているから、低インピーダンス部C₁₂-12,C₁₂₋₂₂と高インピーダンス部L_{r1},L_{r2}を同一の配線層に設けていた従来のSIR 使用のフィルタと比較しても小型化が可能である。

[0053]

また、本実施形態のBPF101は、積層基板に内蔵して各種のモジュールを構成する ことが出来る。図3は、本実施形態に係る上記BPF101を積層基板に内蔵して高周波 モジュールを構成した状態を概念的に示すものである。この図に示すように積層基板1の 表面には、PAや高周波スイッチを含むIC2、ならびにチップインダクタやチップキャ パシタ等のチップ部品3を実装し、積層基板1の内部配線層に本実施形態のBPF101 を形成する。また、積層基板1の内層には本実施形態のBPF101以外にも様々な回路 ・素子を実装することが出来る。

[0054]

〔第1実施形態の変形例〕

前記第1実施形態では、3つのインダクタ線路部(第4層に設けた線路部L_{S-3}、第5 層に設けた線路部L_{S-2}および第6層に設けた線路部L_{S-1})のうち、信号の伝送経路に沿 ってフィルタ本体部10から最も離れたインダクタ線路部L_{S-3}を、言い換えれば、出力 端子P₂に最も近いインダクタ線路部L_{S-3}を、結合キャパシタC₁₂の第2結合電極C₁₂₋₂ 1に近接させて寄生容量C_pを発生させたが、これとは逆に、フィルタ本体部10に最も近 いインダクタ線路部L_{S-1}を結合キャパシタC₁₂の第2結合電極C₁₂₋₂₁の下面に配置して 寄生容量を生じさせたフィルタ構造について変形例として検討を行った。

[0055]

図 5 は、当該変形例に係るフィルタを概念的に示すものである。このフィルタ102で は、信号の伝送経路に沿ってフィルタ本体部10に最も近いインダクタ線路部L_{S-1}、す なわち、第2高インピーダンス部L_{r2}に接続されたインダクタ線路部L_{S-1}を第4層に配 置して結合キャパシタC₁₂の第2結合電極C₁₂₋₂₁に近接させて寄生容量C_pを生じさせ、 10

20

出力線路部 5 2 によって形成するインダクタ線路部 L_{S-3}を第 6 層に配置した。図 6 は当 該変形例のフィルタ 1 0 2 の周波数 減衰特性を示す線図である。この図から分かるよう に当該変形例のフィルタ 1 0 2 では、インダクタパターン L_Sと寄生容量 C_pとによって形 成される減衰極 A 2 が高域側(7 G H z 付近)に移動している。

【0056】

したがって、通過帯域近傍で大きな(急峻な)減衰を望む場合には、前記第1実施形態のようにフィルタ本体部10から最も離れたインダクタ線路部L_{S-3}を、言い換えれば、 出力端子 P₂に最も近いインダクタ線路部L_{S-3}を、結合キャパシタC₁₂の第2結合電極C₁₂₋₂₁に近接させて寄生容量 C₀を発生させると良い。

【0057】

〔第2実施形態〕

本発明の第二の実施形態について説明する。なお、前記第1実施形態と同一又は相当す る部分については図面に同一の符号を付して重複した説明を省略し、相違点を中心に述べ る。

[0058]

図7 に示すように本発明の第二の実施の形態に係るBPF103は、前記第1実施形態 のフィルタ101と同様に、第1SIR11と第2SIR12とをキャパシタC₁₂で結合 したフィルタ本体部10を備え、このフィルタ本体部10と出力端子P₂との間にインダ クタパターンL_{S2}を挿入したC結合2段BPFであるが、前記第1実施形態と異なり、入 力側にも、すなわち、フィルタ本体部10と入力端子P₁との間にもインダクタパターン L_{S1}を直列に接続したものである。

【0059】

入力側に設けたこのインダクタパターンL_{S1}は、図8Dから図8Fに示すように、出力 線路部52を引き回して形成した出力側のインダクタパターンL_{S2}と同様に、入力線路部 51をU字状に引き回すことによって形成したもので、基板第3層(図8C)に配した結 合キャパシタC₁₂(第1結合電極C₁₂₋₁₁)の下面に誘電体層を介して対向するよう配置 したインダクタ線路部L_{S1-3}(容量発生部)と、第5層および第6層にそれぞれ形成した インダクタ線路部L_{S1-2},L_{S1-1}(通常配置部)とをビアVで接続して基板の厚さ方向に 延びるコイル状のインダクタを構成したものである。

【 0 0 6 0 】

なお、この入力側インダクタパターン L_{S1}の容量発生部 L_{S1-3}は、結合キャパシタ C₁₂ の第1結合電極 C₁₂₋₁₁の下面に配置してあり、当該第1結合電極 C₁₂₋₁₁との間に寄生容 量 C_{p1}を発生させる。また、出力側インダクタパターン L_{S2}の容量発生部 L_{S2-3}は、前記 第1実施形態のフィルタ101と同様に、結合キャパシタ C₁₂の第2結合電極 C₁₂₋₂₁の 下面に配置してあり、当該第2結合電極 C₁₂₋₂₁との間に寄生容量 C_{p2}を発生させる。 【0061】

また、入力側インダクタパターンL_{S1}の他端(入力線路部51と反対側)は、第7層(図8G)に配した第1高インピーダンス部L_{r1}とビアVを介して接続してある。 【0062】

図9は本実施形態に係るBPFの周波数 減衰特性を示す線図であり、入出力端子P₁ ,P₂間の通過特性S₂₁を実線により、出力端子P₂における反射特性S₂₂を破線によりそ れぞれ示している。この図から明らかなように、本実施形態のBPF103では、高域側 の阻止域に2つの減衰極A2,A3を生成できる(なお、低域側にも前記第1実施形態と 同様にフィルタ本体部10による減衰極(2.0GHz付近)が形成される。これら高域 側の減衰極A2,A3は前記入力側インダクタL_{S1}と寄生容量C_{p1}との並列共振、ならび に前記出力側インダクタL_{S2}と寄生容量C_{p2}との並列共振によるもので、本実施形態によ れば高域側阻止域でより広い帯域に亘って大きな減衰を確保することが出来る。 【0063】

また入力側のインダクタパターンL_{S1}も、出力側のインダクタパターンL_{S2}と同様に結 合キャパシタC₁₂₋₁₁に略重なるように配置されており、容量C_{p1}を形成するために新た

10

20

40

に電極を設ける必要もないから、平面から見てフィルタが大きくなることもない。 【0064】

さらにこの第2実施形態において、インダクタパターンの大きさを変更した変形例について検討を行った。図10に示すようにこの変形例では、出力側インダクタパターンL_{S2}の容量発生部L_{S2-3}を大きなループを描くように形成した。このときの周波数 減衰特性を図11に示す。同図から分かるようにこの変形例に係るフィルタ構造よれば、減衰極A2,A3を通過域に近づけることができ、通過域高域側により急峻な減衰特性を得ることが出来る。

(15)

[0065]

さらに前記第2実施形態(図8A~図8H)において、両SIR11,12の高インピ ーダンス部L_{r1},L_{r2}間の間隔を狭めることにより両者の結合M₁₂を強めた変形例につき 検討を行った。結果は、図12に示すとおりである。同図から分かるようにこのようなフ ィルタ構造によれば、通過域より低域側の減衰極A1を通過域に近づけることができ、低 域側の減衰特性をより急峻なものとすることが可能となる。また高域側についても、減衰 極A2,A3によって前記図10に示した変形例と略同等の減衰特性が得られる。

【 0 0 6 6 】

〔第3実施形態〕

本発明の第三の実施形態について説明する。なお、前記第1ないし第2実施形態と同一 又は相当する部分については図面に同一の符号を付して重複した説明を省略し、相違点を 中心に述べる。

[0067]

図13に示すように本発明の第三の実施の形態に係るBPFは、前記第1実施形態のフィルタ101と同様に、第1SIR11と第2SIR12をキャパシタC₁₂で結合したフィルタ本体部10を備え、このフィルタ本体部10と出力端子P₂との間にインダクタパターンL_Sを直列に挿入したC結合2段BPF104であるが、このフィルタ104は、比較的大きな面積を必要とする低インピーダンス部(第1SIR11の低インピーダンス部C₁₂₋₁₂と第2SIR12の低インピーダンス部C₁₂₋₂₂)を平面から見たときにこれらが重なるように別々の配線層に配置することで、フィルタのより一層の小型化を可能としたものである。

【0068】

以下、図14Aから図14Mに基づいて順に説明する。なお、これらの図面のうち図1 4Aから図14Lはいずれも、前記図2Aから図2Hや図8Aから図8Hと同様に、基板 各層の表面を基板の上面側から見た状態として示しているが、図14Mは基板の裏面を基 板の上面側から透視した状態で示している。

【0069】

まず、基板の表面である第1層(図14A)には、ICを搭載するパッド電極P₃と、 BPF104へ信号を入力するための入力端子電極P₁を設ける。第2層(図14B)に は、ベタグランドとして上部グランド電極G₁を形成する。第3層(図14C)には、第 1SIR11の低インピーダンス部(第1低インピーダンス部)C₁₂₋₁₂を設ける。この 第1低インピーダンス部C₁₂₋₁₂は、前記第2層(図14B)の上部グランド電極G₁と誘 電体層を介し対向して第1共振キャパシタC_{r1}を構成する。

【 0 0 7 0 】

第4層(図14D)の、前記第1低インピーダンス部C₁₂₋₁₂の下面位置には、第1結 合電極C₁₂₋₁₁を設ける。この第1結合電極C₁₂₋₁₁は、後に述べる第2結合電極C₁₂₋₂₁ とビアV₁₂を介し電気的に接続されると共に、第1低インピーダンス部C₁₂₋₁₂と誘電体 層を介して対向することによりキャパシタC₁₂₋₁を構成する。さらにこのキャパシタC₁₂ -1(第1結合キャパシタ)は、後に述べる第2結合キャパシタC₁₂₋₂と共に、第1SIR 11と第2SIR12とを接続する段間結合キャパシタC₁₂を構成する。 【0071】

第 5 層(図 1 4 E)には、 B P F 1 0 4 に信号を入力するための入力線路部 5 1 を設け 50

10

20

30

る。この入力線路部51は、一端が前記基板表面(第1層)に設けた入力端子電極P₁に ビアVを通じて接続され、他端が次に述べる第6層(図14F)に形成した第1高インピ ーダンス部L₁₁にビアVを通じて接続されている。

【0072】

第6層(図14F)の、前記第1低インピーダンス部C₁₂₋₁₂の略直下位置には、第1 SIR11の高インピーダンス部L_{r1}(第1高インピーダンス部)と、第2SIR12の 高インピーダンス部L_{r2}(第2高インピーダンス部)とを平行に並べて設け、これらを互 いに電磁界結合させる。また、これら第1高インピーダンス部L_{r1}と第2高インピーダン ス部L_{r2}の先端部にはビアVを設け、これらのビアVにより前記第2層(図14B)の上 部グランド電極G₁および後に述べる第12層の下部グランド電極G₀に電気的に接続する ことにより各高インピーダンス部L_{r1}, L_{r2}の先端部を接地する。

【0073】

ー方、第1高インピーダンス部L_{r1}の基端部(反対側の端部)には別のビアVを設けて このビアVにより前記第3層(図14C)に設けた第1低インピーダンス部C₁₂₋₁₂と当 該第1高インピーダンス部L_{r1}とを接続する。さらに、第1高インピーダンス部L_{r1}の中 間部にビアVを設けてこのビアVにより前記第5層(図14E)に設けた入力線路部51 を第1高インピーダンス部L_{r1}に接続する。

【0074】

他方、第2高インピーダンス部L_{r2}の基端部は、ビアVを介して後に述べる第11層(図14K)の第2低インピーダンス部C₁₂₋₂₂に接続する。また、第2高インピーダンス ²⁰ 部L_{r2}の中間部にビアVを設けてこのビアVにより、後に述べる第7層(図14G)のイ ンダクタ線路部L_{S-1}と第2高インピーダンス部L_{r2}とを接続する。

【0075】

第7層(図14G)ならびに第8層(図14H)には、本発明に係るインダクタパター ンL_Sを構成するインダクタ線路部L_{S-1},L_{S-2}(通常配置部)をそれぞれ設けてこれら をビアVで接続する。そして第9層(図14I)には、BPF104から信号を取り出す ための出力線路部52を利用し、この出力線路部52をクランク状に引き回すことにより 容量発生部となるインダクタ線路部L_{S-3}を形成する。出力線路部52の一端は、ビアV を介して後述の第13層(基板裏面/図14M)に設けた出力端子P₂に接続する一方、 出力線路部52の他端は、前記第8層(図14H)に設けたインダクタ線路部L_{S-2}とビ アVを介して接続することにより前記インダクタパターンL_Sを構成する。 【0076】

またこの出力線路部52によって形成したインダクタ線路部 L_{S-3}の下面、すなわち第 10層(図14J)には第2結合電極 C₁₂₋₂₁を設け、この第2結合電極 C₁₂₋₂₁と出力線 路部52によって形成した前記インダクタ線路部(容量発生部) L_{S-3}とを誘電体層を介 して対向するように配置することによって寄生容量 C_pを発生させる。そして、この寄生 容量 C_pと上記インダクタパターン L_Sの並列共振によって新たに減衰極を生成する。 【0077】

また、第10層(図14J)に設けた第2結合電極C₁₂₋₂₁は、後に述べる第11層(図14K)に配した第2低インピーダンス部C₁₂₋₂₂と誘電体層を介し対向することによ リキャパシタC₁₂₋₂(第2結合キャパシタ)を形成すると共に、前に述べた第1結合電極 C₁₂₋₁₁とビアVを介し電気的に接続される。そして、これら第1結合キャパシタC₁₂₋₁ と第2結合キャパシタC₁₂₋₂とにより段間結合キャパシタC₁₂を構成する。 【0078】

第11層(図14K)には、第2低インピーダンス部C₁₂₋₂₂を設ける。この第2低イ ンピーダンス部C₁₂₋₂₂は、平面から見たとき前記第3層の第1低インピーダンス部C₁₂₋ 12と重なる位置に形成してあり、前述の第2高インピーダンス部L_{r2}とビアVを介して接 続されている。またこの第2低インピーダンス部C₁₂₋₂₂は、次に述べる第12層(図1 4L)の下部グランド電極G₀に誘電体層を介して対向し、これら第2低インピーダンス 部C₁₂₋₂₂と下部グランド電極G₀により第2共振キャパシタC_{r2}を構成する。 10

50

[0079]

第12層(図14L)にはベタグランドとして下部グランド電極G₀を設け、さらに基 板裏面である第13層(図14M)には、外部接続用のグランド端子P₄と、BPF10 4から信号を出力するための出力端子 P₂を形成する。なお、グランド端子 P₄は、前記第 12層の下部グランド電極Gっと複数のビアVにより接続する。

[0080]

このように本実施形態のBPF104によれば、第1SIR11の低インピーダンス部 C₁₂₋₁₂、第2SIR12の低インピーダンス部C₁₂₋₂₂、ならびに高インピーダンス部L _{r1}, L_{r2}を異なる配線層にかつ平面から見たときにこれらが重なるように略同位置に配置 しているから、フィルタをより一層小型化することが出来る。また、前記第1実施形態の フィルタと同様に、インダクタパターンLsと寄生容量C。との並列共振による減衰極を生 成し、通過帯域の低域側および高域側の双方の阻止域で大きな減衰量を確保することが出 来る。

【符号の説明】

- [0081]積層基板(LTCC基板) 1 2 I C 3 チップ部品 1 1 第 1 S I R (ステップインピーダンス共振器) 20 12 第2SIR(ステップインピーダンス共振器) 5 1 入力線路部 5 2 出力線路部 101,102,103,104 BPF (バンドパスフィルタ) A1,A2,A3 減衰極 C₁。 段間結合キャパシタ C₁₂₋₁ 第1結合キャパシタ C₁₂₋₂ 第2結合キャパシタ C₁₂₋₁₁ 第1結合電極 C₁₂₋₂₁ 第2結合電極 C₁₂₋₁₂ 第1低インピーダンス部 C₁₂₋₂₂ 第2低インピーダンス部 C₁ 第1共振キャパシタ C_{r2} 第 2 共振キャパシタ C_p, C_{p1}, C_{p2} 寄生容量 G₀ 下部 グランド 電 極 G ↓ 上部グランド電極 L, 第1高インピーダンス部 L₁₂ 第2高インピーダンス部 L_s インダクタパターン 40 L_{S1} 入力側インダクタパターン L_{s2} 出力側インダクタパターン L_{S-1}, L_{S-2}, L_{S1-1}, L_{S1-2}, L_{S2-1}, L_{S2-2} インダクタ線路部(通常配置部) L_{S-3}, L_{S1-3}, L_{S2-3} インダクタ線路部(容量発生部) P1 入力端子 P。 出力端子 P₃ I C 搭載用パッド電極 P₄ グランド端子電極
 - V, V₁₂ ビアホール







【図2C】



【図 2 D】







【図3】



【図2A】



【図2E】



【図 2 F】



【図2G】







0.00

-10.00-

-20.00

-30.00-

-40.00

-50.00-

-60.00--

-70.00-

減衰量[dB]









周波数[GHz]

A1













【図 8 C】



【図 8 D】



A2

---- S₂₁



S1-2









【図8H】 [第8層] 「G₀ (図9】







【図10】















【図14B】



【図14F】



【図14G】



【図14日】





【図 1 4 D】



【図14E】

















【 図 1 6 A 】 [第1層]













【図16E】





<u>110</u>

