(19) 日本国特許庁(JP)

HO1L 21/338

HO1L 29/778

(51) Int. CL

(12) 特許公報(B2)

(11) 特許番号

特許第5744346号

(P5744346)

(45) 発行日 平成27年7月8日(2015.7.8)

(24) 登録日 平成27年5月15日 (2015.5.15)

Н

	FI		
(2006.01)	HO1L	29/80	

но	1	L	29/812	(2006.01)	

(2006.01)

請求項の数	6	(全	12	頁)
-------	---	----	----	----

(21) 出願番号 (86) (22) 出願日	特願2014-552768 (P2014-552768) 平成24年12月17日 (2012.12.17)	(73)特許権者	章 000006013 三菱電機株式会	≧社	
(86) 国際出願番号	PCT/JP2012/082660		東京都千代田国	区丸の内二丁	「目7番3号
(87) 国際公開番号	W02014/097369	(74) 代理人	100123434		
(87) 国際公開日	平成26年6月26日 (2014.6.26)		弁理士 田澤	英昭	
審査請求日	平成26年10月9日 (2014.10.9)	(74) 代理人	100101133		
			弁理士 濱田	初音	
		(74) 代理人	100199749		
			弁理士 中島	成	
		(74) 代理人	100156351		
			弁理士 河村	秀央	
		(74) 代理人	100188880		
			弁理士 坂元	辰哉	
		(74) 代理人	100197767		
			弁理士 辻岡	将昭	
					最終頁に続く

(54) 【発明の名称】窒化物半導体を用いたトランジスタおよびその製造方法

(57)【特許請求の範囲】

【請求項1】

電子が走行するチャネル層<u>と、前</u>記チャネル層の上方に設けられたインジウム、アルミ ニウム、ガリウムのうちの1つ以上と窒素とを含むバリア層と、当該バリア層の上部にゲ ート電極、ソース電極およびドレイン電極を具備する、窒化物半導体を用いたトランジス タにおいて、

前記バリア層と前記チャネル層との間に挿入され、前記バリア層より分極が大きいスペ ーサ層をさらに備え、

当該スペーサ層は、前記ゲート電極の直下に存在しない

ことを特徴とする窒化物半導体を用いたトランジスタ。

【請求項2】

10

前記スペーサ層が窒化アルミニウムであることを特徴とする請求項1記載のトランジス タ。

【請求項3】

前記スペーサ層が存在しない部分の左右方向の長さが、前記ゲート電極の左右方向の長 さの2倍であることを特徴とする請求項1記載のトランジスタ。

【請求項4】

前記ゲート電極が2段構造になっていることを特徴とする請求項1記載のトランジスタ

。 【請求項5】 前記ゲート電極の側面が斜めになっていることを特徴とする請求項1記載のトランジス タ。

【請求項6】

電子が走行するチャネル層<u>と、前</u>記チャネル層の上方に設けられたインジウム、アルミ ニウム、ガリウムのうちの1つ以上と窒素とを含むバリア層と、当該バリア層の上部にゲ ート電極、ソース電極およびドレイン電極を具備する、窒化物半導体を用いたトランジス タの製造方法であって、

前記チャネル層の上に、前記バリア層より分極が大きいスペーサ層を形成するステップと、

前記スペーサ層の上に、当該スペーサ層を除去する部分を除いてレジストをパターニン ¹⁰ グするステップと、

前記パターニングされたレジストをマスクとして用いて前記ゲート電極の直下となる領 域の前記スペーサ層をエッチング除去するステップと、

前記パターニングされたレジストを除去するステップと、 前記チャネル層および前記スペーサ層の上部に前記バリア層を形成するステップと、 前記バリア層の上に絶縁膜層を形成するステップと、 前記ソース電極および前記ドレイン電極が形成される位置に対応する前記絶縁膜層を除

去した後に、前記ソース電極および前記ドレイン電極を形成するステップと、 前記絶縁膜層、前記ソース電極および前記ドレイン電極の上に、前記ゲート電極を形成

20

30

40

前記再パターニングされたレジストをマスクとして用いて前記ゲート電極となる領域の 前記絶縁膜層をエッチング除去するステップと、

前記再パターニングされたレジストを除去するステップと、

する部分を除いてレジストを再パターニングするステップと、

前記絶縁膜層をエッチング除去した領域より大きい開口を持ったレジストを最終パター ニングするステップと、

前記絶縁膜層をエッチング除去した領域および前記絶縁膜層の上に前記ゲート電極を形成するステップと、

前記最終パターニングされたレジストを除去するステップと

を備えることを特徴とするトランジスタの製造方法。

【発明の詳細な説明】

【技術分野】

[0001**]**

この発明は、GaN(窒化ガリウム)に代表される窒化物半導体の高電子移動度トランジスタ(High Electron Mobility Transistor: HEMT)およびこのトランジスタの製造方法に関するものである。

【背景技術】

【 0 0 0 2 】

A1N(窒化アルミニウム)スペーサを有するGaN HEMTの構造を非特許文献1 を例に説明する。非特許文献1の図1にA1Nスペーサを有するGaN HEMTの構造 断面図が掲載されている。この従来構造ではチャネル層(GaN buffer)の上にA1Nスペ ーサ層(AIN)が全面に結晶成長され、その上にバリア層(AIGaN)が結晶成長され、バリ ア層上に窒化膜(Si3N4)、電極(ソース電極(Source)、ゲート電極(Gate)、ドレイ ン電極(Drain))が形成されている。この従来構造の特徴は単純にA1Nスペーサが全 面に結晶成長されている点である。

【 0 0 0 3 】

GaN HEMTは高出力高周波増幅器やパワースイッチ回路に用いられる。

増幅器やスイッチ回路の効率を上げるためには、ソース電極とドレイン電極の間に直列 に存在するアクセス抵抗を低減する必要がある。このアクセス抵抗を低減させる手法のひ とつとして、AlGaN(窒化アルミニウムガリウム)とGaNの間にAlNスペーサを 挿入方法がとられてきた。AlNは分極がAlGaNより大きいため、AlNスペーサを 入れることで 2 次元電子ガス濃度が増大し、アクセス抵抗を低減することができる。 【 0 0 0 4 】

図1は、従来の窒化物半導体を用いた高電子移動度トランジスタ(GaN HEMT) の構造の一例を示す模式断面図である。図1に示すとおり、この従来のGaN HEMT は、A1Nスペーサを挿入したものであり、基板1、バッファ層2、チャネル層3、スペ ーサ層4、バリア層5、絶縁膜層6、ソース電極7、ドレイン電極8、ゲート電極9を備 えている。この従来構造では、A1Nスペーサ層4がゲート電極9の直下周辺も含めて全 面に存在する構造になっている。

【先行技術文献】

10

【非特許文献】 【0005】

. .

【非特許文献1】Balaji Padmanabhan, Dragica Vasileska and Stephen.M Goodnick, " Modeling Reliability of GaN/AIGaN/AIN/GaN HEMT", ISDRS 2011, December 7-9, 2011 【発明の概要】

【発明が解決しようとする課題】

[0006]

しかしながら、例えば図1や非特許文献1に示すような従来構造のトランジスタでは、 A1Nスペーサを全面に挿入することによりアクセス抵抗は低減して効率が向上するが、 信頼性が劣化するという課題があった。

[0007]

この発明は、上記のような課題を解決するためになされたものであり、アクセス抵抗の 増大を抑えつつ、信頼性の高い、窒化物半導体を用いたトランジスタおよびその製造方法 を提供することを目的とする。

【課題を解決するための手段】

[0008]

上記目的を達成するため、この発明は、電子が走行するチャネル層 の上方に設けられたインジウム、アルミニウム、ガリウムのうちの1つ以上と窒素とを含 むバリア層と、当該バリア層の上部にゲート電極、ソース電極およびドレイン電極を具備 する、窒化物半導体を用いたトランジスタにおいて、前記バリア層と前記チャネル層との 間に挿入され、前記バリア層より分極が大きいスペーサ層をさらに備え、当該スペーサ層 は、前記ゲート電極の直下に存在しないことを特徴とする。

30

20

【発明の効果】 【0009】

この発明によれば、ゲート電極の直下<u>に</u>A1Nスペーサ層が存在しないため、従来構造 のトランジスタに比べて、ゲート電極端電界が小さくなり、ゲートリーク電流が低減され て信頼性が確保される。また、A1Nスペーサ層の存在しない部分の長さは、ソース電極 とドレイン電極との間の距離に比べて十分小さいため、A1Nスペーサ層によるアクセス 抵抗の低減は従来構造と同程度に保つことができ、アクセス抵抗の増大を抑えることがで きる。

【図面の簡単な説明】

[0010]

40

50

【図1】従来の窒化物半導体を用いた高電子移動度トランジスタ(GaN HEMT)の 構造の一例を示す模式断面図である。

- 【図2】実施の形態1における窒化物半導体を用いた高電子移動度トランジスタ(GaN HEMT)の構造の一例を示す模式断面図である。
- 【図3】実施の形態1における音声処理部の構成の一例を示すブロック図である。

【図 4 】従来構造とこの実施の形態 1 による構造の、アクセス抵抗 R o n と逆方向ゲート 電流 - I g d の W / L g 依存性を示す図である。

【図 5】基板の上に、バッファ層、チャネル層、スペーサ層、バリア層、絶縁膜層、ソー ス電極およびドレイン電極を形成するところまでの製造方法を示す図である。

(3)

【図6】実施の形態1において、図5に示す製造方法の後に、ゲート電極を形成する製造 方法を示す図である。

【図7】実施の形態2における窒化物半導体を用いた高電子移動度トランジスタ(GaN H E M T)の構造の一例を示す模式断面図である。

【図8】実施の形態3における窒化物半導体を用いた高電子移動度トランジスタ(GaN H E M T)の構造の一例を示す模式断面図である。

【図9】実施の形態3において、図5に示す製造方法の後に、ゲート電極を形成する製造 方法を示す図である。

【発明を実施するための形態】

[0011]

以下、この発明の実施の形態について、図面を参照しながら詳細に説明する。 実施の形態1.

図2は、この発明の実施の形態1における窒化物半導体を用いた高電子移動度トランジ スタ(GaN HEMT)の構造の一例を示す模式断面図である。なお、従来図(図1) で説明したものと同様の構成には、同一の符号を付して重複した説明を省略する。以下に 示す実施の形態1では、従来図(図1)と比べると、A1Nスペーサ層4が存在しない部 分がある点が異なる。

[0012]

図2において、Lg10は、ゲート電極9の左右方向の長さを示し、W11は、スペー 20 サ層4が存在しない部分の左右方向の長さを示す。また、Lsd12は、ソース電極7と ドレイン電極8の間の左右方向の長さを示している。なお、実際には、素子分離領域や配 線などがあるが、この発明の動作とは関連がないため図示および説明を省略する。

[0013]

また、この実施の形態1のGaN HEMTは単体の増幅器として利用するが、MMI C (monolithic microwave integrated circuit:モノリシックマイクロ波集積回路)を 構成するトランジスタにも適用可能である。

基板1には、サファイア、SiC(炭化ケイ素)、Si(ケイ素)、GaN基板などが 用いられる。特に、熱伝導率の良好な半絶縁性SiC基板が一般的に利用されるが、半導 体基板として非常に一般的なSi基板も価格が安いため、よく用いられている。

[0014]

バッファ層2は、基板1とチャネル層3の間に挿入される層で、チャネル層3の結晶性 を向上させること、電子をチャネルに閉じ込めることを目的に、A1N、A1GaN、G aN/InGaN、AIN/AIGaN、および、これらの超格子などの様々な構造が用 いられる。

チャネル層3は、トランジスタ動作に必要な電子(電流)が走行する層である。典型的 なチャネル層3はGaNであるが、InGaN(インジウム窒化ガリウム)、AlGaN やこれらの多層構造も使うことができる。

[0015]

スペーサ層4は、チャネル層3とバリア層5の間に挿入されており、従来構造(図1) においては、ソース電極7とドレイン電極8の全面(ゲート電極9直下も含む全面)に存 在するが、この実施の形態1における構造では、ゲート電極9直下にのみA1Nスペーサ 層4が存在しない構造になっている。なお、この発明における直下とは、直下近傍を含む ものとする。また、Lg10の中点とW11の中点の横方向の位置は一致しているとする .このスペーサ層4は、A1Nに限られず、InGaNやA1GaNなど、バリア層5よ り分極が大きいものであればよい。

[0016]

バリア層 5 は、チャネル層 3 に 2 次元電子ガスを形成するため、チャネル層 3 の上方に 設けられ、In(インジウム)、A1(アルミニウム)、Ga(ガリウム)のうちの1つ 以上とN(窒素)とを含む層である。このバリア層5としては、A1GaN単層がよく用 いられるが、これ以外に組成、層厚、不純物濃度の異なる複数のA1GaN、A1GaN

10

とGaNやA1Nとの組合せであっても、この発明の効果は得られる。

チャネル層 3 と A 1 N スペーサ層 4 が接触する界面は、チャネル層 3 よりバンドギャッ プが広いヘテロ接合で形成させる。基板 1 からチャネル層 3 に至る構造のいかなるもので も、この発明に適用できる。

【0017】

バリア層 5 の上の絶縁膜層 6 は、バリア層 5 の表面のトラップ数を抑制するための膜と しての役割を果たす。絶縁膜層 6 が存在する部分には材料として S i N (窒化ケイ素)や S i O (酸化ケイ素)などドナーの役割を果たす S i を含む絶縁膜であればよい。 S i を 含んでいればドナーとしてバリア層 5 に電子を供給して、バリア層 5 表面上のトラップ数 を減らすことができる。

【0018】

ソース電極7、ドレイン電極8は、チャネル層3中の電流(電子)をHEMTの外に取 出す電極である。このため、電極と2次元電子ガス間の抵抗をできるだけ少なくするよう に形成される。図2では、ソース電極7、ドレイン電極8がバリア層5に接するように形 成された例を示したが、2次元電子ガス(2DEG)に直接、接するように形成しても良 い。また、ソース電極7とドレイン電極8の下にn+領域を形成しても良い。

【0019】

ゲート電極9は、バリア層5とショットキー接触する金属を含むように形成され、ゲート電極9下の2DEG濃度を制御することでトランジスタ動作を実現する。ゲート電極9 は、その一部が絶縁膜層6上にせり出すようなゲートフィールドプレート構造(GFP構造)をしている。GFP構造はバリア層5表面の電界集中を緩和する役割がある。

20

30

40

10

【 0 0 2 0 】 この実施の形態 1 におけるトランジスタの構造において、従来構造よりゲートリーク電

流が低減されて信頼性が確保されるとともに、アクセス抵抗の低減効果が従来構造と同程度に保たれる原理について説明する。

図1に示すように従来構造はソース電極7とドレイン電極8の間にA1Nスペーサ層4 が全面に挿入されている。A1Nスペーサ層4は分極がバリア層5に比べて大きいため、 バリア層5しか存在しない場合よりA1Nスペーサ層4を挿入することでチャネル層3に 存在する2次元電子ガス濃度を増大させることができる。

【0021】

そのため、ソース電極7とドレイン電極8の間に存在するアクセス抵抗を低減すること ができる。しかし、その反面分極が大きくなると、特にゲート電極端に集中する電界が大 きくなる。ゲート電極端の電界増大は電子がゲート電極9からバリア層5へ向かうトンネ ル電流を増大させるため、オフ動作時の逆方向ゲートリーク電流が増大する。逆方向ゲー トリーク電流の増大はGaN HEMTの信頼性を劣化させる要因となりうる。 【0022】

この発明の実施の形態1におけるトランジスタの構造では、図2に示すようにゲート電 極端の電界増大の原因となっていたゲート電極9直<u>下の</u>A1Nスペーサ層4を削除するこ とでゲート電極端の電界を低減し、逆方向ゲートリーク電流を低減することができる。ま た、A1Nスペーサ層4を削除した部分の長さW11はソース電極7とドレイン電極8の 間の長さLsd12に比べて十分に小さいので、A1Nスペーサ層4を削除したとしても アクセス抵抗の低減効果は従来構造とほぼ同等に保たれると考えられる。 【0023】

上記で述べた原理をデバイスシミュレーションで検証した。図1に示す従来構造と図2 に示すこの発明の実施の形態1における構造のGaN HEMTで、ゲート電圧-5V、 ドレイン電圧30Vとしたときのバリア層5の表面から0.5nm下の電界を計算した。 チャネル層3はGaN、スペーサ層4はA1N、バリア層5はA1GaN(A1組成:0 .23)とした。また、チャネル層3の厚みは1.2µm、スペーサ層4の厚みは1nm 、バリア層5の厚みは20nmとした。

[0024]

また、この発明の実施の形態1の構造におけるA1Nスペーサ層4を削除した部分の長 さW11のゲート長Lg10に対する比(W/Lg)は「2」とした。A1Nスペーサ層 4が存在する部分の分極はA1GaNのバリア層5の分極とA1Nスペーサ層4の分極の 平均値で5.27E-12cm⁻³とし、A1Nスペーサ層4が存在しない部分の分極は A1GaNのバリア層5の分極8.85E-12cm⁻³に設定した。 【0025】

(6)

図3は、バリア層5の表面から0.5nm下の、横方向距離(横方向の中心からの位置)に対するゲート電極端の電界を示す図である。この図3に示すように、この実施の形態 1における構造では、従来構造に比べて、ゲート電極近傍の電界を低減できていることが わかる。

図4は、従来構造とこの実施の形態1による構造の、アクセス抵抗Ronと逆方向ゲー トリーク電流 - IgdのW/Lg依存性を示す図である。従来構造においてはW=0であ るので、図4における横軸W/Lg=0のときの値が、従来構造におけるアクセス抵抗R onと - Vgd=100Vであるときの逆方向ゲートリーク電流 - Igdを示している。 【0026】

そして、この発明の実施の形態1による構造では、図4に示すように、W/Lgが2までは逆方向電流-Igdは大幅に低減されるが、W/Lgが2より大きくなると(WがLgの2倍になると)、逆方向電流-Igdは徐々に飽和することがわかる。

また、アクセス抵抗Ronは、W/Lgが増大すると増大する。これはW/Lgが増大 するとLsdl2に対するAlNスペーサ層4が存在する長さが減少するためAlNスペ ーサによる2次元電子ガス増大効果が薄れるためである。W/Lgが2のとき、すなわち 、スペーサ層4が存在しない部分の左右方向の長さW11が、ゲート電極9の左右方向の 長さLg10の2倍のときに、AlNスペーサ層4が削除されている部分がゲート電極9 直下であるため、アクセス抵抗Ronの増大を抑えつつ、逆方向ゲートリーク電流-Ig dを大幅に低減できると言える。

[0027]

ここまでは、この発明の実施の形態1における構造およびその動作について述べ、その 有効性を計算にて実証した。次に、この実施の形態1におけるGaN HEMTの製造方 法について、図5および図6を参照しながら具体的に説明する。

図 5 は、基板 1 の上に、バッファ層 2 、チャネル層 3 、スペーサ層 4 、バリア層 5 、絶 3 縁膜層 6 、ソース電極 7 およびドレイン電極 8 を形成するところまでの製造方法を示す図 である。また図 6 は、その後にゲート電極 9 を形成する製造方法を示す図である。 【 0 0 2 8 】

まず、図5(a)に示すように、基板1の上にバッファ層2、チャネル層3、スペーサ 層4を形成する。これにはMOCVD(Metal Organic Chemical Vapor Deposition:有 機金属気相成長法)、MBE(Molecular Beam Epitaxy:分子線エピタキシー法)を用い ることができる。スペーサ層4はA1Nだけでなくバリア層5より分極が大きい物質であ ればよい。この、チャネル層3の上にスペーサ層4を形成するところまでの製造方法は、 従来と同じである。

[0029]

次に、図5(b)に示すように、写真製版でゲート電極9直<u>下のA1Nスペーサ層4を</u> 除去する領域に開口を持ったパターンをレジスト13で形成する。すなわち、スペーサ層 4の上に、当該スペーサ層4を除去する部分を除いてレジスト13をパターニングする。 そして、パターニングされたレジスト13をマスクとして用いて、ゲート電極9の直下 となる領域のA1Nスペーサ層4をエッチングにより除去してから、パターニングされた レジスト13を取り除く。

【 0 0 3 0 】

次に、図5(c)に示すように、チャネル層3およびA1Nスペーサ層4の上部にバリ ア層5を再成長させて形成する。これにはMOCVDを用いることができる。

さらに、図5(d)に示すように、バリア層5の上に絶縁膜層6を形成する。絶縁膜層 50

20

6の材料はSiN、SiOが典型的であるがSiを含んだ絶縁膜であれば他の材料であっても良い。

【0031】

そして、図5(e)に示すように、ソース電極7、ドレイン電極8を形成するため、レジストやSiOなどのマスクにソース電極7、ドレイン電極8が形成される位置に対応する部分の絶縁膜層6を除去する。その後、Ti/Al/Ni/Au、Ti/Alなどの金属形成をし、熱処理することでソース電極7、ドレイン電極8を形成することができる。この工程で、Siイオンなどのドーパントを注入し、電気的に活性化する熱処理を追加することも可能である。

【0032】

次に、図6(a)に示すように、写真製版でゲート電極となる領域に開口を持ったパタ ーンをレジスト13で形成する。すなわち、絶縁膜層6、ソース電極7およびドレイン電 極8の上に、ゲート電極9を形成する部分を除いてレジスト13を再パターニングする。 そして、図6(b)に示すように、再パターニングされたレジスト13をマスクとして 用いて、ゲート電極9となる領域の絶縁膜層6をエッチングにより除去してから、再パタ ーニングされたレジスト13を取り除く。

[0033]

[0034]

次に、図6(c)に示すように、写真製版で絶縁膜層6上にもゲート電極9が形成され るように、図6(b)でエッチングした領域より大きい開口を持ったパターンをレジスト 13で形成する。すなわち、絶縁膜層6をエッチング除去した領域より大きい開口を持っ たレジスト13を最終パターニングする。

20

10

その後、絶縁膜層6をエッチング除去した領域および絶縁膜層6の上にゲート電極9を 形成し、最終パターニングされたレジストを除去する。具体的には、ショットキー特性を 持つ金属を蒸着(EB(electron beam:電子ビーム)蒸着やスパッタ法が使用できる) し、レジスト13を除去(リフトオフ)することで、図2に示すような構造を形成できる 。最後に、保護膜や配線、ビアホール配線、容量、抵抗等を必要に応じて作製するが、こ こでは図示および説明を省略する。

【0035】

以上のように、この実施の形態1によれば、ゲート電極の直下にA1Nスペーサ層が存 30 在しないため、従来構造のトランジスタに比べて、ゲート電極端電界が小さくなり、ゲー トリーク電流が低減されて信頼性が確保される。また、A1Nスペーサ層の存在しない部 分の長さは、ソース電極とドレイン電極との間の距離に比べて十分小さいため、A1Nス ペーサ層によるアクセス抵抗の低減は従来構造と同程度に保つことができ、アクセス抵抗 の増大を抑えることができる。

【 0 0 3 6 】

実施の形態2.

図7は、この発明の実施の形態2における窒化物半導体を用いた高電子移動度トランジ スタ(GaN HEMT)の構造の一例を示す模式断面図である。なお、従来図(図1) および実施の形態1で説明したものと同様の構成には、同一の符号を付して重複した説明 ⁴⁰ を省略する。以下に示す実施の形態2では、実施の形態1と比べると、ゲート電極9の構 造が異なっており、絶縁膜層6上のゲート電極9が2段構造になっている。 【0037】

このように、ゲート電極9を2段にすることでエッジが増えるため、ゲート電極端に集 中する電界を分散する効果が大きくなる。そのため、実施の形態1の場合より大きな電界 低減が可能になり、逆方向ゲートリーク電流が低減し、さらに信頼性が向上する。

【 0 0 3 8 】

また、この実施の形態 2 の G a N H E M T についても、基板 1 の上に、バッファ層 2 、チャネル層 3 、スペーサ層 4 、バリア層 5 、絶縁膜層 6 、ソース電極 7 およびドレイン 電極 8 を形成するところまでの製造方法については、実施の形態 1 において図 6 を用いて 説明した方法と同じである。

次に、図6(a)に示すように、写真製版でゲート電極となる領域に開口を持ったパタ ーンをレジスト13で形成するのも実施の形態1と同じである。

【 0 0 3 9 】

ここで、図7に示す構造を形成する場合は、絶縁膜層6を形成する際にウエットエッチングのエッチングレートが異なる2種類の絶縁膜を形成する必要がある。そこで、2種類の絶縁膜のうちエッチングレートが遅い絶縁膜を下層にし、エッチングレートが早い絶縁膜を上層にして2層構造にする。この2層構造の形成方法としては、cat-CVD(Catalytic Chemical Vapor Deposition:触媒化学気相成長法)、プラズマCVD、スパッタなど、様々な方法がある。

[0040]

このように絶縁膜層6をエッチングレートが異なる2層構造にするため、図6(b)に 示すように、ゲート電極となる領域の絶縁膜層6をエッチングした後、レジスト13をと る前に上層のみウエットエッチングする。絶縁膜層6の2層のうち、上層はエッチングレ ートが早いのでエッチング部分の側面を2段にすることができ、実施の形態2における2 層構造の絶縁膜層6を形成することができる。

【0041】

その後、レジスト13を取り除いた後に、図6(c)に示すように写真製版で絶縁膜6 上にもゲート電極9が形成されるように、図6(b)でエッチングした領域より大きい開 口を持ったパターンをレジスト13で形成する。

20

30

10

そして、ショットキー特性を持つ金属を蒸着(EB(electron beam:電子ビーム)蒸 着やスパッタ法が使用できる)し、レジスト13を除去(リフトオフ)することで、図7 に示すような構造を形成できる。最後に、保護膜や配線、ビアホール配線、容量、抵抗等 を必要に応じて作製するが、ここでは図示および説明を省略する。

【0042】

以上のように、この実施の形態2によれば、ゲート電極が2段構造になっていることに より、エッジが増え、ゲート電極端に集中する電界を分散する効果が大きくなるため、実 施の形態1におけるトランジスタよりも大きな電界低減が可能になり、逆方向ゲートリー ク電流が低減し、さらに信頼性が向上する。

【0043】

実施の形態3.

図8は、この発明の実施の形態3における窒化物半導体を用いた高電子移動度トランジスタ(GaN HEMT)の構造の一例を示す模式断面図である。なお、従来図(図1) および実施の形態1,2で説明したものと同様の構成には、同一の符号を付して重複した 説明を省略する。以下に示す実施の形態3では、実施の形態1と比べると、ゲート電極9 の構造が異なっており、絶縁膜層6上のゲート電極9の側面が斜め構造になっている。 【0044】

このように、ゲート電極9を斜めにすることで電界が平均化されるため、ゲート電極端 に集中する電界を低減できる。そのため、実施の形態1の場合より大きな電界低減が可能 になり、逆方向ゲートリーク電流が低減し、さらに信頼性が向上する。

【0045】

また、この実施の形態3のGaN HEMTについても、基板1の上に、バッファ層2 、チャネル層3、スペーサ層4、バリア層5、絶縁膜層6、ソース電極7およびドレイン 電極8を形成するところまでの製造方法については、実施の形態1において図5を用いて 説明した方法と同じである。

図9は、実施の形態3において、図5に示す製造方法の後に、ゲート電極9を形成する 製造方法を示す図である。

【0046】

図9(a)に示すように、写真製版でゲート電極となる領域に開口を持ったパターンを レジスト13で形成する。

そして、図9(b)に示すように、この時のエッチングの条件によってエッチング部分の側面を斜めにして、エッチングによってゲート電極となる領域の絶縁膜層6を除去してから、レジスト13を取り除く。

【0047】

その後、図6(c)に示すように写真製版で絶縁膜層6上にもゲート電極9が形成され るように、図9(b)でエッチングした領域より大きい開口を持ったパターンをレジスト 13で形成する。

そして、ショットキー特性を持つ金属を蒸着(EB(electron beam:電子ビーム)蒸 着やスパッタ法が使用できる)し、レジスト13を除去(リフトオフ)することで、図8 に示すような構造を形成できる。最後に、保護膜や配線、ビアホール配線、容量、抵抗等 10 を必要に応じて作製するが、ここでは図示および説明を省略する。

【0048】

以上のように、この実施の形態3によれば、ゲート電極の側面が斜めになっていること により、電界が平均化され、ゲート電極端に集中する電界を低減できるため、実施の形態 1におけるトランジスタよりも大きな電界低減が可能になり、逆方向ゲートリーク電流が 低減し、さらに信頼性が向上する。

【0049】

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、ある いは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要 素の省略が可能である。

20

【産業上の利用可能性】

[0050]

この発明の窒化物半導体を用いたトランジスタおよびその製造方法は、増幅器やパワー スイッチ回路に適用することができる。

【符号の説明】

[0051]

1 基板、2 バッファ層、3 チャネル層、4 スペーサ層、5 バリア層、6 絶縁膜層、7 ソース電極、8 ドレイン電極、9 ゲート電極、10 ゲート電極9の長さ(Lg)、11 スペーサ層4が存在しない部分の長さ(W)、12 ソース電極7とドレイン電極8の間の長さ(Lsd)、13 レジスト。

【図4】

【図1】



【図2】



【図3】









(a)









【図6】



【図7】



【図8】







	4
	-3
/////	<u> </u>
	1

フロントページの続き

- (72)発明者 山口 裕太郎東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内
- (72)発明者 大石 敏之 東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内
- (72)発明者 大塚 浩志
 東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内
 (72)発明者 山中 宏治
 - 東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内

審查官 行武 哲太郎

(56)参考文献 特開2008-306130(JP,A) 特開2009-99691(JP,A) 特開2009-152349(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 0 1 L 2 9 / 8 0 - 2 9 / 8 1 2 H 0 1 L 2 9 / 7 7 8 H 0 1 L 2 1 / 3 3 7 - 2 1 / 3 3 8