(19) 日本国特許庁 (JP)

(12) 特許公報(B2)

特許第4017886号

(P4017886)

(45) 発行日 平成19年12月5日(2007.12.5)

- (24) 登録日 平成19年9月28日 (2007.9.28)
- (51) Int.Cl. F I HO 1 L 29/786 (2006.01) HO 1 L 29/78 6 1 8 F GO 2 F 1/1368 (2006.01) HO 1 L 29/78 6 1 8 C GO 2 F 1/1368

請求項の数 6 (全 27 頁)

(21) 出願番号 (22) 出願日 (65) 公開番号	特願2002-53881 (P2002-53881) 平成14年2月28日 (2002.2.28) 特開2003-258262 (P2003-258262A)	(73)特許権者	章 000005049 シャープ株式会社 大阪府大阪市阿倍野区長池町22番22号
(43) 公開日 審査講求日	平成15年9月12日 (2003.9.12) 亚成17年1月7日 (2005.1.7)	(74)代埋人	100091672 会理十 岡本 啓三
田旦明小山	+,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	(72) 発明者	开理工 间平 石 <u>一</u> 長廣 紀雄 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内
		審査官	河本 充雄
			最終頁に続く

(54) 【発明の名称】薄膜トランジスタ装置及びその製造方法

(57)【特許請求の範囲】

【請求項1】

基板と、

前記基板上に形成され、チャネル領域にp型不純物が導入された半導体膜を動作層とす る薄膜トランジスタとを有する薄膜トランジスタ装置において、

前記半導体膜の縁部には傾斜が設けられ、前記チャネル領域の前記縁部におけるp型不 純物の体積密度が、前記チャネル領域の中央部におけるp型不純物の体積密度の2乃至5 倍であることを特徴とする薄膜トランジスタ装置。

【請求項2】

基板上にp型不純物が導入された半導体膜を形成する工程と、

10

前記レジスト膜をマスクとして酸素を含むガスを用いて前記半導体膜をドライエッチン グする<u>ことにより、前記レジスト膜の縁部を後退させるとともに、前記レジスト膜からは</u> み出した部分の前記半導体膜に傾斜を形成する工程と、

前記半導体膜の薄膜トランジスタ形成領域上にレジスト膜を形成する工程と、

前記レジスト膜をマスクとし、前記半導体膜のうち前記レジスト膜からはみ出した部分にp型不純物を導入して前記マスクからはみ出した部分の半導体膜のp型不純物の体積密度の2乃至5倍とする工程と、

前記レジスト膜を除去する工程と、

ゲート絶縁膜を形成する工程と、

ゲート電極を形成する工程とを有することを特徴とする薄膜トランジスタ装置の製造方 20

法。

【請求項3】

基板上にp型不純物が導入された半導体膜を形成する工程と、

前記半導体膜の上にマスク膜を形成する工程と、

前記マスク膜の薄膜トランジスタ形成領域上にレジスト膜を形成する工程と、

前記レジスト膜をマスクとし、酸素を含むガスを用いて前記マスク膜及び半導体膜をド

(2)

ライエッチングする<u>ことにより、前記レジスト膜の縁部を後退させるとともに、前記レジ</u> スト膜及び前記マスク膜からはみ出した部分の前記半導体膜に傾斜を形成する工程と、

前記レジスト膜を除去する工程と、

前記マスク膜をマスクとし、前記半導体膜のうち前記マスク膜からはみ出した部分にp 10 型不純物を導入して前記マスクからはみ出した部分の半導体膜のp型不純物の体積密度を 前記マスクの下の半導体膜のp型不純物の体積密度の2乃至5倍とする工程と、

ゲート絶縁膜を形成する工程と、

ゲート電極を形成する工程とを有することを特徴とする薄膜トランジスタ装置の製造方 法。

【請求項4】

基板上に半導体膜を形成する工程と、

前記半導体膜の上にマスク膜を形成する工程と、

前記マスク膜の薄膜トランジスタ形成領域上にレジスト膜を形成する工程と、

前記レジスト膜をマスクとし、酸素を含むガスを用いて前記マスク膜及び半導体膜をド 20 ライエッチングする<u>ことにより、前記レジスト膜の縁部を後退させるとともに、前記レジ</u> スト膜及び前記マスク膜からはみ出した部分の前記半導体膜に傾斜を形成する工程と、

前記レジスト膜を除去する工程と、

前記マスク膜を透過する条件で前記半導体膜の全体にp型不純物を導入する工程と、 前記マスク膜で遮断される条件で前記半導体膜のうち前記マスク膜からはみ出した部分 のみにp型不純物を導入して前記マスクからはみ出した部分の半導体膜のp型不純物の体 積密度を前記マスクの下の半導体膜のp型不純物の体積密度の2乃至5倍とする工程と、

ゲート絶縁膜を形成する工程と、

ゲート電極を形成する工程と

を有することを特徴とする薄膜トランジスタ装置の製造方法。

【請求項5】

基板と、

前記基板上に形成された p型薄膜トランジスタ及び n型薄膜トランジスタを有する薄膜 トランジスタ装置において、

前記 p 型薄膜トランジスタ及び前記 n 型薄膜トランジスタはいずれも縁部に傾斜が設け られた半導体膜を動作層とし、

前記n型薄膜トランジスタの前記半導体膜のチャネル領域の中央部に含まれるp型不純物の体積密度が、前記p型薄膜トランジスタの前記半導体膜のチャネル領域の中央部のp 型不純物の体積密度よりも多く、且つ前記n型薄膜トランジスタのチャネル領域の傾斜部 のp型不純物の体積密度が、当該チャネル領域の中央部のp型不純物の体積密度の2乃至 5倍であることを特徴とする薄膜トランジスタ装置。

40

30

【請求項6】

基板上にp型不純物が導入された半導体膜を形成する工程と、

前記半導体膜上にマスク膜を形成する工程と、

前記マスク膜のn型薄膜トランジスタ形成領域及びp型薄膜トランジスタ形成領域の上 に第1のレジスト膜を形成する工程と、

前記第1のレジスト膜をマスクとし、酸素を含むガスを用いて前記半導体膜及び前記マ スク膜をドライエッチングする<u>ことにより、前記レジスト膜の縁部を後退させるとともに</u> 、前記第1のレジスト膜及び前記マスク膜からはみ出した部分の前記半導体膜に傾斜を形 <u>成</u>する工程と、 前記第1のレジスト膜を除去する工程と、

前記基板上のp型薄膜トランジスタ形成領域上を第2のレジスト膜で覆う工程と、 前記マスク膜を透過する条件で前記n型薄膜トランジスタ形成領域の前記半導体膜の全体にp型不純物を導入し、且つ、前記マスク膜で遮断される条件で前記n型薄膜トランジスタ形成領域の前記半導体膜のうち前記マスク膜からはみ出した部分にp型不純物を導入して前記マスクからはみ出した部分の半導体膜のp型不純物の体積密度を前記マスクの下の半導体膜のp型不純物の体積密度の2乃至5倍とする工程と、

前記第2のレジスト膜を除去する工程と、

ゲート絶縁膜を形成する工程と、

ゲート電極を形成する工程と

10

40

を有することを特徴とする薄膜トランジスタ装置の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、アモルファスシリコン、ポリシリコン又はその他の半導体の膜を動作層に用い た薄膜トランジスタを集積してなる薄膜トランジスタ装置及びその製造方法に関する。

【0002】

【従来の技術】

近年、液晶表示パネルを使用したパーソナルコンピュータ用ディスプレイやテレビが一般 的に使用されるようになった。液晶表示パネルは、携帯電話やPDA(Personal Digital 20 Assistant)等のディスプレイにも使用されている。また、近年、液晶表示パネルに比べ てより一層の省電力化が可能な有機EL表示パネルの開発も進められており、一部の製品 では既に実用化されている。

【 0 0 0 3 】

これらの液晶表示パネルや有機EL表示パネルでは、通常、多数の画素がマトリクス状に 配列されており、各画素にはスイッチング素子として薄膜トランジスタ(Thin Film Tran sistors :以下、TFTともいう)が設けられている。このような構造の表示パネルは、 アクティブマトリクス型表示パネルといわれる。

[0004]

ー般的なTFTは、絶縁性基板の上に形成された半導体膜と、半導体膜上に形成されたゲ 30 ート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極とにより構成される。但し、逆ス タガー型TFTの場合は、ゲート電極と半導体膜の位置が逆になる。

[0005]

半導体膜としてアモルファスシリコン膜を使用する場合は、アモルファスシリコンのキャ リア移動度が小さいため、表示パネルの外側にパネル駆動用IC(Integrated Circuit) を接続し、この駆動用ICで表示パネルを駆動する必要がある。これに対し、半導体膜と してポリシリコン膜を使用する場合は、ポリシリコン膜のキャリア移動度が大きいので、 TFTで構成した駆動回路を表示パネルに一体的に形成することが可能になる。これによ り、表示パネルを用いた装置の部品数及び製造工程数が削減され、製品コストを低減する ことができる。

【 0 0 0 6 】

図1(a)~(c)は従来のTFTの構造を示す図であり、図1(a)は、TFTの平面 図、図1(b)は図1(a)のI-I線による断面図、図1(c)は図1(a)のII-II 線による断面図である。

【0007】

ガラス基板(絶縁性基板)10の上には、下地絶縁膜11としてシリコン酸化膜が形成されている。この下地絶縁膜11のTFT形成領域上には、半導体膜12として、ポリシリコン膜が形成されている。

【 0 0 0 8 】

下地絶縁膜11及び半導体膜12の上には、ゲート絶縁膜13として、シリコン酸化膜が 50

形成されており、このゲート絶縁膜13の上には金属からなるゲート電極14が形成されている。このゲート電極14は、半導体膜12の上を横断するように形成されている。 【0009】

半導体膜12には、ゲート電極14をマスクとしてp型又はn型不純物を注入することにより形成された一対の高濃度不純物領域(ソース / ドレイン領域)12a, 12bが設けられている。

[0010]

ところで、この例のように半導体膜12がポリシリコンからなり、ゲート絶縁膜13がシ リコン酸化物からなるTFTの場合、半導体膜12のチャネル領域にドーパント(不純物)が全く添加されていないと、しきい値電圧は負(-数V)になることが知られている。 【0011】

表示パネルの駆動回路には p 型 T F T 及び n 型 T F T を対にした C M O S (Complimentar y Metal Oxide Semiconductor)が使用されるので、ゲート電圧が 0 V のときに n 型 T F T 及び p 型 T F T がいずれもオフとなるようにしきい値電圧を調整しないと、リーク電流 が発生して消費電力が大きくなる。このため、通常、ゲート電極 1 4 を形成する前に、ボ ロン(B)等の p 型不純物を半導体膜 1 2 の全体に導入して、 n 型 T F T 及び p 型 T F T がいずれもゲート電圧が 0 V のときにオフになるように、しきい値電圧を制御している。 【0012】

半導体膜12にp型不純物を導入する方法には、例えば、イオン注入法、イオンドーピング法及び気相ドーピング法がある。なお、本願では、質量分離して目的のイオンのみを半20導体膜に注入する方法をイオン注入法と呼び、不純物を質量分離しないで加速し半導体膜に注入する方法をイオンドーピング法と呼ぶ。イオンドーピング法には、例えば、ジボラン(B2H6)等の原料ガスをRF(Radio Frequency)電力で励起してボロンイオンを発生させ、このボロンイオンを数keV~100keVのエネルギーに加速して半導体膜に注入する方法がある。また、イオンドーピング法には、上記RF電力の替りにフィラメントを用いたアーク放電でイオンを発生し、このイオンを加速して半導体膜に注入する方法がある

【0013】

気相ドーピング法により、 p型不純物であるボロン(B)を含有するポリシリコン膜を形 30 成する場合は以下の方法による。

【0014】

まず、基板10上に下地絶縁膜11を形成した後、プラズマCVD(Chemical Vapor Dep osition)法により下地絶縁膜11上にアモルファスシリコン膜を形成する。このとき、 原料となるシラン(SiH₄)ガスにジボラン(B₂H₆)ガスを混合して、ボロン(B)を含有するアモルファスシリコン膜を形成する。

[0015]

その後、アモルファスシリコン膜にレーザを照射してシリコンを多結晶化する。これにより、ボロンを含有するポリシリコン膜が得られる。その後、ポリシリコン膜を所定の形状 にパターニングする。

【0016】

この気相ドーピング法では、半導体膜の膜厚方向における単位体積当りのボロン量(体積 密度)は均一になる。

【0017】

イオン注入法又はイオンドーピング法により p 型不純物が導入されたポリシリコン膜を形 成する場合は、以下の方法による。

【0018】

まず、基板10上に下地絶縁膜11を形成した後、プラズマCVD法により下地絶縁膜1 1上にアモルファスシリコン膜を形成する。その後、アモルファスシリコン膜にレーザを 照射してシリコンを多結晶化し、ポリシリコン膜を得る。

50

40

[0019]

次いで、フォトリソグラフィ法によりポリシリコン膜を所定の形状にパターニングする。 その後、ポリシリコン膜に p 型不純物として、例えばボロン(B)をイオン注入又はイオ ンドーピングする。

【 0 0 2 0 】

【発明が解決しようとする課題】

しかしながら、本願発明者らは、上述した従来のTFTの製造方法には以下に示す問題点 があると考える。

【0021】

一般的に、液晶表示パネル等に使用するTFTではゲート絶縁膜13の耐圧確保のために 10、図1(c)に示すように、半導体膜の縁部が傾斜となるように加工される(例えば、特開2000-31493号公報参照)。以下、シリコン膜の傾斜部分を傾斜部という。
【0022】

前述したように、気相ドーピング法では、半導体膜の膜厚方向における単位体積当りのボ ロン量(体積密度)は均一であるので、TFTを上から見たときに、チャネル領域の傾斜 部の単位面積当りのボロン量(面密度)は、チャネル領域の中央部(以下、平坦部ともい う)に比べて少なくなる。これにより、傾斜部におけるしきい値電圧は、平坦部における しきい値電圧よりも - 1 ~ - 2 V程度低い値となる。

【0023】

図2は、従来のTFT(n型TFT及びp型TFT)の電流 - 電圧特性(I-V特性)を 20 模式的に示す図である。この図2に示すように、n型TFTでは、傾斜部はチャネル幅が 小さくしきい値電圧が低い寄生トランジスタとなり、TFTに実際に流れる電流は、平坦 部の特性に傾斜部の特性が足し合わさったものになって、いわゆるハンプをもった特性と なる。なお、p型TFTでは、傾斜部の特性は平坦部の特性にマスクされてしまうので、 傾斜部の影響によるしきい値電圧の変化は発生しない。

【0024】

このような特性をもった n 型 T F T と p 型 T F T とで C M O S を構成する場合、 n 型 T F T のしきい値と p 型 T F T のしきい値とが接近しているので、両方の T F T がいずれもゲート電圧が 0 V のときにオフとなるように半導体膜中への p 型不純物のドーピング量を制御することは困難である。

【0025】

イオン注入法又はイオンドーピング法により p 型不純物が導入されたポリシリコン膜を形成した場合は、 p 型不純物の分布が半導体膜の厚さ方向で均一にはならないが、傾斜部の p 型不純物の面密度が平坦部に比べて少なくなるのは、気相ドーピング法の場合と同じで ある。また、逆スタガー型の T F T でも、半導体膜の縁部が傾斜の場合は、上記と同様の 問題が発生する。

【0026】

なお、特開2000-77665号公報には、ポリシリコン膜の縁部にArをイオン注入 しダメージを与えてアモルファス化し、寄生トランジスタの駆動能力を低下させることが 提案されている。しかし、この方法では、Arの濃度によっては後工程のアニールで再結 晶化して、縁部の影響が出ることが考えられる。

【 0 0 2 7 】

以上から、本発明の目的は、n型TFT及びp型TFTが所定のゲート電圧(例えば、0 V)でいずれもオフとなり、従来に比べて消費電力を低減できる薄膜トランジスタ装置及 びその製造方法を提供することである。

【0028】

【課題を解決するための手段】

本願第1の発明に係る薄膜トランジスタ装置は、基板と、前記基板上に形成され、チャネ ル領域に p 型不純物が導入された半導体膜を動作層とする薄膜トランジスタとを有する薄 膜トランジスタ装置において、前記半導体膜の縁部には傾斜が設けられ、前記チャネル領

30

域の前記縁部における p 型不純物の体積密度が、前記チャネル領域の中央部における p 型 不純物の体積密度の 2 乃至 5 倍であることを特徴とする。

【 0 0 2 9 】

本発明においては、薄膜トランジスタのチャネル領域の縁部における p 型不純物の体積密 度を、チャネル領域の中央部における p 型不純物の体積密度の 2 乃至 5 倍と高くしている 。これにより、チャネル領域縁部の p 型不純物の面密度がチャネル領域中央部の p 型不純 物の面密度にほぼ等しくなり、傾斜部に形成される寄生トランジスタのしきい値電圧が上 昇する。その結果、 n 型薄膜トランジスタの I - V 特性におけるハンプがなくなり、所定 のゲート電圧で n 型薄膜トランジスタ及び p 型薄膜トランジスタをいずれもオフにするこ とができる。

[0030]

本願第2発明に係る薄膜トランジスタ装置の製造方法は、基板上にp型不純物が導入さ れた半導体膜を形成する工程と、前記半導体膜の薄膜トランジスタ形成領域上にレジスト 膜を形成する工程と、前記レジスト膜をマスクとして酸素を含むガスを用いて前記半導体 膜をドライエッチングする<u>ことにより、前記レジスト膜の縁部を後退させるとともに、前</u> <u>記レジスト膜からはみ出した部分の前記半導体膜に傾斜を形成する</u>工程と、前記レジスト 膜をマスクとし、前記半導体膜のうち前記レジスト膜からはみ出した部分にp型不純物を 導入して前記マスクからはみ出した部分の半導体膜のp型不純物の体積密度を前記マスク の下の半導体膜のp型不純物の体積密度の2乃至5倍とする工程と、前記レジスト膜を除 去する工程と、ゲート絶縁膜を形成する工程と、ゲート電極を形成する工程とを有するこ とを特徴とする。

20

10

【0031】

本発明においては、基板上に半導体膜を形成し、この半導体膜上にレジスト膜を形成した 後、レジスト膜をマスクとして半導体膜を、例えばSF。及び酸素を含むガスを用いてド ライエッチングする。このとき、例えばポジ型レジストを用いると、レジスト膜の縁部は 通常、底部から上部に向って幅が小さくなるように傾斜ができている。そして、半導体膜 のエッチングの進行とともレジスト膜の縁部が後退し、半導体膜の縁部がレジスト膜から はみ出す。また、半導体膜のうちレジスト膜からはみ出した部分は傾斜となる。 【0032】

その後、レジスト膜をマスクとして半導体膜の縁部(傾斜部)にp型不純物を導入する。 30 これにより、縁部のp型不純物の体積密度が中央部のp型不純物の体積密度よりも高い半 導体膜が得られる。コプラナー型TFTの場合は、次いで、レジスト膜を除去した後、半 導体膜上にゲート絶縁膜及びゲート電極を形成する。このようにして、I-V特性におい てハンプのない薄膜トランジスタを形成することができる。なお、逆スタガー型TFTの 場合は、ゲート電極及びゲート絶縁膜を形成した後に、半導体膜を形成する。

【 0 0 3 3 】

本願第3発明に係る薄膜トランジスタ装置の製造方法は、基板上にp型不純物が導入さ れた半導体膜を形成する工程と、前記半導体膜の上にマスク膜を形成する工程と、前記マ スク膜の薄膜トランジスタ形成領域上にレジスト膜を形成する工程と、前記レジスト膜を マスクとし、酸素を含むガスを用いて前記マスク膜及び半導体膜をドライエッチングする ことにより、前記レジスト膜の縁部を後退させるとともに、前記レジスト膜及び前記マス ク膜からはみ出した部分の前記半導体膜に傾斜を形成する工程と、前記レジスト膜を除去 する工程と、前記マスク膜をマスクとし、前記半導体膜のうち前記マスク膜からはみ出し た部分にp型不純物を導入して前記マスクからはみ出した部分の半導体膜のp型不純物の 体積密度を前記マスクの下の半導体膜のp型不純物の体積密度の2乃至5倍とする工程と 、ゲート絶縁膜を形成する工程と、ゲート電極を形成する工程とを有することを特徴とす る。

[0034]

本発明においては、半導体膜上にマスク膜を形成し、更にその上にレジスト膜を形成する 。そして、レジスト膜をマスクとして半導体膜及びマスク膜を例えばドライエッチングす

る。この工程では、レジスト膜の縁部が傾斜し、エッチングの進行に伴ってレジスト膜の 縁部が後退する。そして、半導体膜の縁部がレジスト膜及びマスク膜からはみ出す。 【0035】

その後、レジスト膜を除去し、マスク膜をマスクとして半導体膜の縁部に p 型不純物を導入する。これにより、縁部の p 型不純物の体積密度が中央部の p 型不純物の体積密度より も高い半導体膜が得られる。

【0036】

本発明では、レジスト膜に不純物が注入されないので、レジスト膜を剥離液で剥離することができる。従って、レジスト膜をアッシングにより除去する場合に比べて、作業が容易 になる。

【 0 0 3 7 】

本願第4発明に係る薄膜トランジスタ<u>装置</u>の製造方法は、基板上に半導体膜を形成する 工程と、前記半導体膜の上にマスク膜を形成する工程と、前記マスク膜の薄膜トランジス タ形成領域上にレジスト膜を形成する工程と、前記レジスト膜をマスクとし、酸素を含む ガスを用いて前記マスク膜及び半導体膜をドライエッチングする<u>ことにより、前記レジス</u> ト膜の縁部を後退させるとともに、前記レジスト膜及び前記マスク膜からはみ出した部分 の前記半導体膜に傾斜を形成する工程と、前記レジスト膜を除去する工程と、前記マスク 膜を透過する条件で前記半導体膜の全体にp型不純物を導入する工程と、前記マスク膜で 遮断される条件で前記半導体膜のうち前記マスク膜からはみ出した部分のみにp型不純物 を導入して前記マスクからはみ出した部分の半導体膜のp型不純物の体積密度を前記マス クの下の半導体膜のp型不純物の体積密度の2乃至5倍とする工程と、ゲート絶縁膜を形 成する工程と、ゲート電極を形成する工程とを有することを特徴とする。

【0038】

本発明においては、半導体膜上にマスク膜を形成し、マスク膜の上にレジスト膜を形成す る。そして、レジスト膜をマスクとして半導体膜及びマスク膜をエッチングする。これに より、半導体膜がレジスト膜からはみ出す。その後、レジスト膜を除去した後、マスク膜 を透過する条件で半導体膜の全体にp型不純物を導入し、更にマスク膜で遮断される条件 で半導体膜のうちマスク膜からはみ出した部分のみにp型不純物を導入する。これにより 、縁部のp型不純物の体積密度が中央部のp型不純物の体積密度よりも高い半導体膜が得 られる。

【0044】

本願<u>第5発明</u>に係る薄膜トランジスタ装置は、基板と、前記基板上に形成された p型薄膜トランジスタ及び n型薄膜トランジスタ及び前記 n型薄膜トランジスタ及び前記 n型薄膜トランジスタはいずれも縁部に傾斜が設けられた 半導体膜を動作層とし、前記 n型薄膜トランジスタの前記半導体膜のチャネル領域<u>の中央</u> 部に含まれる p型不純物の体積密度が、前記 p型薄膜トランジスタの前記半導体膜のチャ ネル領域の<u>中央部の</u>p型不純物の体積密度よりも多く、且つ前記 n型薄膜トランジスタの チャネル領域の傾斜部の p型不純物の体積密度が、<u>当該</u>チャネル領域の<u>中央部の</u>p型不純物の体積密度の2乃至5倍であることを特徴とする。

【0045】

本発明においては、 n 型薄膜トランジスタのチャネル領域の傾斜部に、チャネル領域の中 央部の2倍以上の体積密度で不純物が導入されている。また、 n 型薄膜トランジスタのチ ャネル領域には、 p 型薄膜トランジスタのチャネル領域よりも多量の p 型不純物が導入さ れている。

[0046]

これにより、 n 型薄膜トランジスタのしきい値が上昇し、 p 型薄膜トランジスタと n 型薄 膜トランジスタのしきい値の差が大きくなる。その結果、しきい値制御用不純物の注入量 の制御が容易になり、所定のゲート電圧で n 型薄膜トランジスタ及び p 型薄膜トランジス タをいずれもオフにすることができる。

[0047]

10

20

30

本願第6発明に係る薄膜トランジスタ装置の製造方法は、基板上にp型不純物が導入さ れた半導体膜を形成する工程と、前記半導体膜上にマスク膜を形成する工程と、前記マス ク膜のn型薄膜トランジスタ形成領域及びp型薄膜トランジスタ形成領域の上に第1のレ ジスト膜を形成する工程と、前記第1のレジスト膜をマスクとし、酸素を含むガスを用い て前記半導体膜及び前記マスク膜をドライエッチングすることにより、前記レジスト膜の 縁部を後退させるとともに、前記第1のレジスト膜及び前記マスク膜からはみ出した部分 の前記半導体膜に傾斜を形成する工程と、前記第1のレジスト膜を除去する工程と、前記 基板上のp型薄膜トランジスタ形成領域上を第2のレジスト膜で覆う工程と、前記マスク 膜を透過する条件で前記n型薄膜トランジスタ形成領域の前記半導体膜の全体にp型不純 物を導入し、且つ、前記マスク膜で遮断される条件で前記n型薄膜トランジスタ形成領域 の前記半導体膜のうち前記マスク膜からはみ出した部分にp型不純物を導入して前記マス クからはみ出した部分の半導体膜のp型不純物の体積密度を前記マスクの下の半導体膜の p型不純物の体積密度の2乃至5倍とする工程と、前記第2のレジスト膜を除去する工程 と、ゲート絶縁膜を形成する工程と、ゲート電極を形成する工程とを有することを特徴と する。

[0048]

本発明においては、基板上に半導体膜及びマスク膜を形成した後、第1のレジスト膜をマ スクとして半導体膜及びマスク膜をエッチングする。この工程では半導体膜の縁部が傾斜 になり、レジスト膜及びマスク膜からはみ出す。その後、第1のレジスト膜を除去した後 、p型薄膜トランジスタ形成領域を覆う第2のレジスト膜を形成する。そして、n型薄膜 トランジスタ形成領域の半導体膜に対し、マスク膜を透過する条件で半導体膜の全体にp 型不純物を導入する。更に、マスク膜で遮断される条件で半導体膜のうちマスク膜からは み出した部分にp型不純物を導入する。これにより、n型薄膜トランジスタのI-V特性 におけるハンプがなくなり、且つ、n型薄膜トランジスタのしきい値とp型薄膜トランジ スタのしきい値との差が大きくなる。その結果、所定のゲート電圧でn型薄膜トランジス タ及びp型薄膜トランジスタをいずれもオフにすることができる。

[0049]

なお、本発明において、半導体膜の全体にp型不純物を導入する工程とマスク膜からはみ 出した部分にp型不純物を導入する工程とを逆の順番で実施してもよい。

[0050]

【発明の実施の形態】

以下、本発明の実施の形態について、添付の図面を参照して説明する。

[0051]

(第1の実施の形態)

図3は本発明の第1の実施の形態の薄膜トランジスタ装置(透過型液晶表示パネル)の構 成を示すブロック図である。但し、以下の例ではXGA(1024×768ピクセル)モ ードの液晶表示パネルについて説明する。

[0052]

本実施の形態の液晶表示パネルは、制御回路101、データドライバ102、ゲートドラ イバ103及び表示部104により構成されている。この液晶表示パネルには、コンピュ ータ等の外部装置(図示せず)から表示信号RGB(R(赤)信号、G(緑)信号及びB (青)信号)、水平同期信号 H sync及び垂直同期信号 V sync等の信号が供給され、電源(図示せず)から高電圧(例えば、18V)VH、低電圧VL(例えば、3.3V又は5V)及び接地電位 V gnd が供給される。

[0053]

表示部104には、水平方向に3072(1024×RGB)個、垂直方向に768個の 画素(サブピクセル)が配列されている。一つの画素は、 n型 T F T 1 0 5 と、この n 型 TFT105のソース電極に接続された表示セル106及び蓄積容量107とにより構成 される。表示セル106は、一対の電極と、それらの電極間の液晶と、前記一対の電極の 上方及び下方にそれぞれ配置された偏光板及びカラーフィルタ等とにより構成される。

30

20

10

【 0 0 5 4 】

また、表示部104には、垂直方向に延びる3072本のデータバスライン108と、水 平方向に延びる768本のゲートバスライン109とが設けられている。水平方向に並ぶ 画素の各TFT105のゲート電極は同一のゲートバスライン109に接続され、垂直方 向に並ぶ画素の各TFT105のドレイン電極は同一のデータバスライン108に接続さ れている。

【 0 0 5 5 】

制御回路101は、水平同期信号 H sync及び垂直同期信号 V syncを入力し、1水平同期期間の開始時にアクティブになるデータスタート信号DSIと、1水平同期期間を一定の間隔に分割するデータクロックDCLKと、1垂直同期期間の開始時にアクティブになるゲートス 10 タート信号GSIと、1垂直同期期間を一定の間隔に分割するゲートクロックGCLKとを出力する。

【0056】

データドライバ102は、シフトレジスタ102a、レベルシフタ102b及びアナログ スイッチ102cにより構成されている。

【0057】

シフトレジスタ102aは、3072個の出力端子を有している。このシフトレジスタ1 02aはデータスタート信号DSIにより初期化され、データクロックDCLKに同期したタイ ミングで各出力端子から順番に低電圧のアクティブ信号を出力する。

[0058]

レベルシフタ102bは、3072個の入力端子と3072個の出力端子とを備えている。そして、シフトレジスタ102aから出力された低電圧のアクティブ信号を、高電圧に 変換して出力する。

【0059】

アナログスイッチ102cも、3072個の入力端子と3072個の出力端子とを有して いる。アナログスイッチ102cの各出力端子は、それぞれ対応するデータバスライン1 08に接続されている。アナログスイッチ102cは、レベルシフタ102bからアクテ ィブ信号を入力すると、アクティブ信号を入力した入力端子に対応する出力端子に表示信 号RGB(R信号、G信号及びB信号のいずれか1つ)を出力する。

[0060]

すなわち、データドライバ102は、1水平同期期間内にデータクロックDCLKに同期した タイミングで、表示部104の3072本のデータバスライン108にR信号、G信号及 びB信号を順番に出力する。

[0061]

ゲートドライバ103は、シフトレジスタ103a、レベルシフタ103b及び出力バッファ103cにより構成されている。

【0062】

シフトレジスタ103aは、768個の出力端子を有している。このシフトレジスタ10 3aはゲートスタート信号GSI により初期化され、ゲートクロックGCLKに同期したタイミ ングで各出力端子から順番に低電圧の走査信号を出力する。

【0063】

レベルシフタ103bは、768個の入力端子と768個の出力端子とを備えている。そして、シフトレジスタ103aから入力された低電圧の走査信号を、高電圧に変換して出力する。

【0064】

出力バッファ103cも、768個の入力端子と768個の出力端子とを有している。出 カバッファ103cの各出力端子は、それぞれ対応するゲートバスライン109に接続さ れている。出力バッファ103cは、レベルシフタ103bから入力された走査信号を、 入力端子に対応する出力端子を介してゲートバスライン109に供給する。 【0065】

20

30

すなわち、ゲートドライバ103からは、1垂直同期期間内にゲートクロックGCLKに同期 したタイミングで、表示部104の768本のゲートバスライン109に走査信号を順番 に供給する。

【0066】

表示部104のTFT105は、ゲートバスライン109に走査信号が供給されるとオン となる。このとき、データバスライン108に表示信号RGB(R信号、G信号及びB信 号のいずれか1つ)が供給されると、表示セル106及び蓄積容量107に表示信号RG Bが書き込まれる。表示セル106では、書き込まれた表示信号RGBにより液晶分子の 傾きが変化し、その結果表示セル106の光透過率が変化する。各画素毎に表示セル10 6の光透過率を制御することによって、所望の画像が表示される。

【0067】

本実施の形態では、前述の如く、画素内のTFT105はn型である。また、制御回路101、データドライバ102及びゲートドライバ103はp型TFT及びn型TFTにより構成されている。

【0068】

図4は、本発明の第1の実施の形態の液晶表示パネルの表示部における断面図、図5は表示部におけるTFT基板の平面図である。なお、実際には各画素毎に、図3に示す蓄積容量107が形成されているが、ここではその図示及び説明を省略する。

[0069]

本実施の形態の液晶表示パネルは、図4の断面図に示すように、相互に対向して配置され 20 たTFT基板120及びCF基板150と、これらのTFT基板120及びCF基板15 0の間に封入された液晶180とにより構成されている。

【0070】

TFT基板120は、ガラス基板(透明絶縁性基板)121と、ガラス基板121上に形成されたデータバスライン108、ゲートバスライン109、TFT105及び画素電極 129等により構成されている。本実施の形態では、図5に示すように、ゲートバスライン109の一部がTFT105のゲート電極となっており、TFT105のソース電極1 27aは画素電極129に接続され、ドレイン電極127bはデータバスライン108に 接続されている。また、画素電極129の上には配向膜131が形成されている。

【 0 0 7 1 】

更に、TFT基板120の表示部よりも外側には、制御回路101、データドライバ10 2及びゲートドライバ103(駆動回路)を構成するn型TFT、p型TFT及び配線等 が形成されている。

【0072】

ー方、CF基板150は、ガラス基板(透明絶縁性基板)151と、このガラス基板15 1上に形成されたブラックマトリクス152、カラーフィルタ153及びコモン電極15 4とにより構成されている。ブラックマトリクス152は画素間の領域及びTFT形成領 域を覆うように形成されている。また、各画素毎に、赤色、緑色及び青色のいずれか1色 のカラーフィルタ153が形成されている。本実施の形態では、カラーフィルタ153の 上にコモン電極154が形成されており、このコモン電極154の表面は配向膜155に より覆われている。

40

30

10

【0073】

これらのTFT基板120及びCF基板150は、配向膜131,155が形成された面 を相互に対向させて配置される。

[0074]

図 6 は T F T 1 0 5 の形成部における平面図、図 7 は図 6 の III - III 線による断面図で ある。この図 6 ,図 7 を参照して、 T F T 基板 1 2 0 の構成を更に詳細に説明する。但し 、図 6 ,図 7 では配向膜 1 3 1 の図示を省略している。

【 0 0 7 5 】

ガラス基板121の上には、下地絶縁膜122が形成されている。この下地絶縁膜122 50

(10)

の所定の領域上には、TFT105の動作層であるポリシリコン膜123が形成されている。

【 0 0 7 6 】

このポリシリコン膜123にはTFT105のソース / ドレインである一対の高濃度不純物領域123a,123bがチャネル領域を挟んで形成されている。本実施の形態では、図7に示すように、ポリシリコン膜123の縁部には傾斜が設けられている。そして、ポリシリコン膜123のチャネル領域には、しきい値制御のためにp型不純物が導入されており、更にポリシリコン膜123の縁部(傾斜部)には、チャネル領域の中央部(平坦部)の2~5倍の体積密度でp型不純物が導入されている。

[0077]

10

20

ポリシリコン膜123のチャネル領域上にはゲート絶縁膜124が形成されており、この ゲート絶縁膜124の上にはゲート電極125(ゲートバスライン109)が形成されて いる。

【0078】

下地絶縁膜122及びゲート電極125(ゲートバスライン109)の上には第1の層間 絶縁膜126が形成されている。この第1の層間絶縁膜126の上にはソース電極127 a、ドレイン電極127b及びデータバスライン108が形成されている。ソース電極1 27aは、第1の層間絶縁膜126に設けられたコンタクトホール126aを介して高濃 度不純物領域123aに電気的に接続され、ドレイン電極127bは、第1の層間絶縁膜 126に設けられたコンタクトホール126bを介して高濃度不純物領域123bに電気 的に接続されている。

【0079】

第1の層間絶縁膜126、データバスライン108、ソース電極127a及びドレイン電 極127bの上には第2の層間絶縁膜128が形成されており、第2の層間絶縁膜128 の上にはITO(Indium-Tin Oxide)等の透明導電体からなる画素電極129が形成され ている。画素電極129は、第2の層間絶縁膜128に設けられたコンタクトホール12 8aを介してソース電極127aに電気的に接続されている。

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$

図 8 ~ 図 1 1 は上述した構造を有する T F T 基板の製造方法を工程順に示す断面図である 。但し、図 8 , 図 9 は図 6 の III - III 線の位置における断面を示し、図 1 0 , 図 1 1 は 30 図 6 の IV - IV線の位置における断面を示している。

[0081]

まず、図8(a),図10(a)に示すように、絶縁性基板としてガラス基板121を用 意し、このガラス基板121の上に、例えばシリコン酸化膜(SiO₂)からなる下地絶 縁膜122を約100nmの厚さに形成する。その後、CVD装置を使用し、気相ドーピ ング法により、下地絶縁膜122の上にp型不純物であるボロン(B)を含んだアモルフ ァスシリコン膜123aを約40nmの厚さに形成する。アモルファスシリコン膜123 a中のボロンの体積密度は、例えば4×10¹⁷cm⁻³とする。

[0082]

次に、図8(b),図10(b)に示すように、エキシマレーザをガラス基板121の上 40 側全体に照射してシリコンを結晶化し、アモルファスシリコン膜123aをポリシリコン 膜123に変化させる。そして、ポジ型のフォトレジストを使用し、ポリシリコン膜12 3の所定の領域(TFT形成領域)上にレジスト膜R1を形成する。

【0083】

次に、ガラス基板121をドライエッチング装置(図示せず)内に入れる。そして、エッ チング装置内に例えばSF。及び酸素ガスを導入し、レジスト膜R1をマスクとしてポリ シリコン膜123をドライエッチングする。このとき、図12(a)に示すように、レジ スト膜R1の縁部には、通常底部から上部に向けて幅が小さくなるような傾斜ができ、酸 素を含むプラズマ中では図12(b)に示すように、徐々に傾斜面がエッチングされて後 退していく。これに伴い、ポリシリコン膜123の縁部にも、図8(c),図10(c)

に示すように傾斜ができる。このようにして、縁部に傾斜を有するポリシリコン膜123 が形成される。 [0084]次に、イオンドーピング装置を用い、加速電圧が5 k V、ドーズ量が2 × 1 0¹² c m⁻²の 条件で、ボロンをポリシリコン膜123に注入する。これにより、ポリシリコン膜123 のうちレジスト膜R1でマスクされている部分にはボロンが導入されず、図12(c)に 示すように、ポリシリコン膜123の縁部(傾斜部)のみに選択的にボロンが導入される 。ポリシリコン膜123の傾斜部のボロンの体積密度は、先の気相ドーピング分と合わせ て、およそ1×10¹⁸ cm⁻³となる。これは、チャネル平坦部のボロンの体積密度の約2 5倍に相当する。 10 [0085]なお、ドライエッチング後にレジスト膜R1からポリシリコン膜123の縁部が十分に露 出していない場合は、例えば酸素プラズマ中でレジスト膜R1を全体的にエッチングし、 レジスト膜R1の縁部を後退させてポリシリコン膜123を十分に露出させればよい。 [0086]このようにしてポリシリコン膜123の傾斜部のみにボロンを導入した後、レジスト膜R 1をプラズマアッシング等により除去する。 [0087]次に、ポリシリコン膜123の上に、ゲート絶縁膜124となるSiO2膜を約100n mの厚さに形成する。その後、例えばスパッタ法により、SiO。膜の上にアルミニウム 20 膜を約400nmの厚さに形成する。そして、フォトリソグラフィ法によりアルミニウム 膜及びSiO₂膜をパターニングして、図9(a),図11(a)に示すように、ゲート 電極125(ゲートバスライン109)及びゲート絶縁膜124を形成する。 [0088]なお、表示部の外側の駆動回路形成領域では、ゲート電極125と同時に所定の配線(第 1層配線)を形成する。 [0089]次に、ゲート電極125をマスクとして、ポリシリコン膜123中にn型不純物としてリ ン(P)をイオン注入し、ソース / ドレインとなる一対の高濃度不純物領域 1 2 3 a , 1 23 bを形成する。このとき、高濃度不純物領域123 a, 123 bとチャネル領域との 30 間に不純物濃度が低い、いわゆるLDD (Lightly Doped Drain)領域を形成してもよい。 [0090]このようにしてn型TFTを形成した後、ガラス基板121の上に、p型TFT形成領域 のみが露出するレジスト膜を形成する。そして、 p型TFT形成領域のポリシリコン膜1 23に、 p型不純物として例えばボロンを、先に注入したリン(P)の2倍以上の濃度に イオン注入することで、 p型TFTを形成する。このような方法によれば、比較的少ない 工程でn型TFT及びp型TFTを形成することができる。 [0091] なお、先にn型TFT形成領域及びp型TFT形成領域のポリシリコン膜123にp型不 純物をイオン注入し、その後、p型TFT形成領域をレジスト膜で覆って、n型TFT形 40 成領域に n 型不純物を p 型不純物の 2 倍以上の濃度に注入し、 n 型 T F T を形成してもよ ι١, [0092] 次に、ポリシリコン膜123に注入された不純物を活性化させるために、300~600 で熱処理する。通常の熱処理に替えて、レーザ照射又はランプアニール等の処理で不純 物を活性化してもよい。

【0093】

次に、図9(b),図11(b)に示すように、第1の層間絶縁膜126として基板12 1の上側全面に厚さが400nmのシリコン窒化膜(SiN)を形成し、この第1の層間 絶縁膜126の表面から高濃度不純物領域123a,123bに到達するコンタクトホー

ル126a,126bを形成する。

[0094]

次に、Ti(30nm)、A1(300nm)及びMo(50nm)をこの順に形成し、 3層構造の金属膜を形成する。そして、この金属膜をパターニングして、データバスライ ン108、ソース電極127a及びドレイン電極127bを形成する。 [0095]なお、このとき同時に、表示部外側の駆動回路形成領域では所定の配線(第2層配線)を 形成する。 [0096] 次いで、図7に示すように、基板121の上側全面に第2の層間絶縁膜128としてシリ 10 コン窒化膜又はシリコン酸化膜を200~300nmの厚さに形成し、この第2の層間絶 縁膜128の所定の位置にコンタクトホール128aを形成する。なお、第2の層間絶縁 膜128の材料として有機樹脂を使用してもよく、シリコン窒化膜、シリコン酸化膜及び 有機樹脂膜のうちの2以上の膜を積層して第2の層間絶縁膜128としてもよい。 [0097]その後、基板121の上側全面にITO膜を形成し、このITO膜をパターニングして、 画素電極129を形成する。この画素電極129は、コンタクトホール128aを介して ソース電極127aに電気的に接続される。 [0098]このようにして製造されたTFT基板と、カラーフィルタ及びコモン電極等が形成された 20 CF基板とを対向させて配置し、両者の間に液晶を封入することにより、液晶表示パネル が完成する。 [0099]図13に本実施の形態のp型TFT及びn型TFTの電流 - 電圧(I-V)特性を示す。 この図13に示すように、本実施の形態ではチャネル領域の傾斜部にp型不純物を平坦部 よりも多く導入することにより、傾斜部のp型不純物の面密度をチャネル平坦部とほぼ同 じにしている。これにより、チャネル領域の傾斜部に形成される寄生トランジスタのしき い値は平坦部のトランジスタのしきい値とほぼ同じとなり、TFTのI-V特性における ハンプがなくなって、 n型TFT及びp型TFTのいずれもゲート電圧が0Vのときにオ フとなる。従って、CMOSのリーク電流が減少し、消費電力が著しく削減されるという 30 効果を得ることができる。 [0100]但し、チャネル領域の傾斜部のp型不純物の体積密度が平坦部のp型不純物の体積密度の およそ2倍よりも少ないときは、図2のように傾斜部の影響によりn型TFTのしきい値 電圧が低下し、ゲート電圧が0Vのときにn型TFTがオフにならなくなってしまう。一 方、チャネル領域の傾斜部のp型不純物の体積密度が平坦部のp型不純物の体積密度のお よそ5倍を超えると、図14に示すように傾斜部の影響によりp型TFTのしきい値電圧 がプラスに移動し、ゲート電圧が0Vのときにp型TFTがオフにならなくなってしまう 。従って、チャネル領域の傾斜部のp型不純物の体積密度は、平坦部のp型不純物の体積 密度の2~5倍とすることが必要である。 40 [0101]上述の実施の形態では、図8(a),図10(a)に示す工程で気相ドーピング法により p 型不純物を含むアモルファスシリコン膜を形成したが、ノンドープ(不純物が導入され ていない)のアモルファスシリコン膜を形成した後、イオン注入法又はイオンドーピング 法によりアモルファスシリコン膜にp型不純物を導入してもよい。例えば、ノンドープの アモルファスシリコン膜をジボランガスのプラズマに晒してアモルファスシリコン膜中に p型不純物を導入してもよい。また、ノンドープのポリシリコン膜を形成した後に、上記 の方法によりポリシリコン膜中にp型不純物を導入してもよい。 [0102]更に、図8(こ),図10(こ)に示す工程では、ポリシリコン膜123の傾斜部へのp 50

型不純物の導入をイオンドーピングにより行ったが、質量分離機構を備えたイオン注入装置や、ジボランガスのプラズマにより半導体膜中にボロンを導入する装置を用いて行って もよい。

【0103】

更にまた、 p型不純物としてはボロン以外の元素(例えばアルミニウム)でもよい。この 場合に、図8(a),図10(a)に示す工程でポリシリコン膜123に導入した元素以 外の p型不純物を、図8(c),図10(c)に示す工程でポリシリコン膜123の傾斜 部に導入してもよい。

[0104]

更にまた、ポリシリコン膜123を島状に加工する際、レジスト膜R1を形成する前に、 10 レジスト膜等からの汚染を防止するための保護膜として、例えばシリコン酸化膜をポリシ リコン膜123の上に約10nmの厚さで形成してもよい。

[0105]

また、ポリシリコン膜をエッチングするガスとして、SF₆以外に、CF₄等のガスと酸 素を含むガスを使用してもよい。

[0106]

(第2の実施の形態)

図15(a)~(c)は本発明の第2の実施の形態の薄膜トランジスタ装置の製造方法を 工程順に示す断面図である。

[0107]

まず、図15(a)に示すように、第1の実施の形態と同様にして、ガラス基板201の 上に、下地絶縁膜202としてシリコン酸化膜を約100nmの厚さに形成する。

【0108】

次に、気相ドーピング法により、下地絶縁膜202の上に、ボロン(B)を4×10¹⁷ c m⁻³の体積密度で含むアモルファスシリコン膜を約40nmの厚さに形成する。その後、 エキシマレーザを基板201の上面全体に照射し、アモルファスシリコン膜をポリシリコ ン膜203に変化させる。そして、このポリシリコン膜203の上に、例えばシリコン酸 化膜からなるマスク膜204を約25nmの厚さに形成する。なお、本実施の形態ではマ スク膜204を絶縁物により形成しているが、導電性材料で形成してもよい。また、マス ク膜204には、後述するポリシリコン膜203の傾斜部にp型不純物を導入する工程で 、ポリシリコン膜203の平坦部へのp型不純物の注入を防止できる程度の厚さが必要で ある。

[0109]

次に、ポジ型のフォトレジストを使用して、TFT形成領域のマスク膜204上にレジスト膜R2を形成する。

[0110]

次に、この基板201をドライエッチング装置に入れ、ドライエッチング装置内に例えば CF4 及び酸素ガスを導入して、図15(b)に示すように、マスク膜204及びポリシ リコン膜203を島状にエッチングする。このとき、レジスト膜R2の縁部には底部から 上部に向って幅が小さくなるような傾斜が形成され、酸素を含むプラズマ中では徐々に傾 斜部がエッチングされて後退していく。これに伴い、ポリシリコン膜203の縁部にも、 図15(b)に示すような傾斜ができる。

[0111]

次に、図15(c)に示すように、レジスト膜R2を剥離液により除去した後、イオンド ーピング装置を使用し、加速電圧が5kV、ドーズ量が2×10¹²cm⁻²の条件でポリシ リコン膜203にボロン(B)を注入する。これにより、ポリシリコン膜203の平坦部 ではマスク膜204にマスクされてボロンは導入されず、マスク膜204から露出してい るポリシリコン膜203の傾斜部にのみボロンが導入される。ポリシリコン膜203の傾 斜部のボロンの体積密度は、最初にポリシリコン膜203の導入されていた分と合わせて 、約1×10¹⁸cm⁻³となる。これは、ポリシリコン膜203のチャネル中央(平坦部) 20

30

のボロンの体積密度の約2.5倍に相当する。 [0112]このようにしてポリシリコン膜203の傾斜部にのみボロンを導入した後、マスク膜20 4 を除去する。その後の工程は第1の実施の形態と同様であるので、ここでは説明を省略 する。マスク膜204が本実施の形態のようにシリコン酸化膜からなる場合は、マスク膜 204を除去することなく、ゲート絶縁膜の一部として使用してもよい。 [0113]本実施の形態においては、レジスト膜R2を除去した後にポリシリコン膜203の傾斜部 に不純物を注入するので、レジスト膜R2の表面が不純物の注入により変質することがな く、レジスト膜R2を剥離液で剥離することができる。これにより、第1の実施の形態に 比べてレジスト膜の除去作業が容易になる。但し、本実施の形態においても、プラズマア ッシングによりレジスト膜R2を除去してもよい。 [0114]また、本実施の形態では、不純物が導入されたアモルファスシリコン膜を形成し、このア モルファスシリコン膜にレーザを照射することにより、しきい値制御用の不純物が導入さ れたポリシリコン膜を形成している。しかし、図16に示すように、ノンドープのポリシ リコン膜203を形成し、イオンドーピング法等によりポリシリコン膜203の全体にし きい値制御用のp不純物を導入してもよい。例えば、ポリシリコン膜203の全体にボロ ンを導入するときは、加速電圧を25kV、ドーズ量を3×10¹²cm⁻²とする。この条 件では、ボロンイオンはマスク膜204を透過して、ポリシリコン膜203に注入される 。また、ポリシリコン膜203の傾斜部(マスク膜204からはみ出た部分)のみにボロ ンを注入するときは、加速電圧を5kV、ドーズ量を2×10¹² cm⁻²とする。 [0115]これにより、ポリシリコン膜203の中央(平坦部)に含有されるボロンの体積密度は約 4 × 1 0¹⁷ c m⁻³となり、傾斜部のボロンの体積密度は約1 × 1 0¹⁸ c m⁻³となる。 [0116]一般的に、しきい値を制御する場合のようにシリコン膜中に微量の不純物を添加する場合 は、ジボランガスを使用する気相ドープ法よりも、イオンドーピング法又はイオン注入法 のほうが不純物導入量の制御性に優れ、TFTのしきい値を精度よく制御することができ る。 [0117]また、本実施の形態では、マスク膜204をマスクとしてイオンドーピングでボロン(B)をポリシリコン膜203の傾斜部に注入している。このイオンドーピングでは、殆どの イオンが B 。 H x ⁺ (但し、 x は整数)の状態で注入されるため、質量分離して B ⁺ イオ ンで注入する場合に比べて浅い注入が可能となり、マスク膜204をマスクとして使用す ることができる。 [0118]但し、マスク膜204の膜厚及び加速電圧を適切に設定することで、質量分離機構を備え たイオン注入法を採用することも可能である。また、ポリシリコン膜203の傾斜部への ボロンの導入はジボランガスを用いたプラズマ処理で行うことも可能である。 **[**0 1 1 9 **]** (第3の実施の形態) 図17(a)~(c)は、本発明の第3の実施の形態の薄膜トランジスタ装置の製造方法 を工程順に示す断面図である。 まず、図17(a)に示すように、第1の実施の形態と同様にして、ガラス基板221の 上に、下地絶縁膜222としてシリコン酸化膜を約100nmの厚さに形成する。 [0121]次に、下地絶縁膜222の上に、ノンドープのアモルファスシリコン膜を約40nmの厚 さに形成する。その後、エキシマレーザをガラス基板221の上面全体に照射し、アモル

10

20

30

40

ファスシリコン膜をポリシリコン膜223に変化させる。そして、ポジ型フォトレジストを使用し、TFT形成領域のポリシリコン膜223の上に、レジスト膜R3を形成する。 【0122】

次に、この基板221をドライエッチング装置に入れ、ドライエッチング装置内に例えば SF。及び酸素ガスを導入して、図17(b)に示すように、ポリシリコン膜223を島 状にエッチングする。このとき、レジスト膜R3の縁部には底部から上部に向って幅が小 さくなるような傾斜が形成されており、酸素を含むプラズマ中では徐々に傾斜部がエッチ ングされて後退していく。これに伴い、ポリシリコン膜223の縁部にも、図17(b) に示すような傾斜ができる。

[0123]

10

次に、図17(c)に示すように、レジスト膜R3を剥離液又はプラズマアッシング等に より除去した後、イオンドーピング装置を使用し、加速電圧が5kV、ボロンのドーズ量 が1.5×10¹²cm⁻²の条件でポリシリコン膜223のチャネル平坦部及び傾斜部の表 面に近い部分にボロンを導入する。

【0124】

このようにしてポリシリコン膜の平坦部及び傾斜部にボロンを導入した後の工程は第1の 実施の形態と同様であるので、ここでは説明を省略する。

【0125】

本実施の形態では、ポリシリコン膜223のチャネル領域の平坦部及び傾斜部の表面に近い部分に濃度分布のピークをもつようにボロンを導入している。これにより、チャネル領 20域の平坦部及び傾斜部のボロンの面密度がほぼ同じになり、電流 - 電圧(I - V)特性におけるハンプの発生を抑制できる。しかも、しきい値制御のための平坦部へのp型不純物導入と、ハンプ抑制のための傾斜部へのp型不純物導入とを同一工程で行うので、工程数の増加が回避される。

【0126】

なお、本実施の形態ではイオンドーピング装置を使用してポリシリコン膜223の表面近 傍へのボロンの導入を行ったが、イオン注入法やジボランガスを使用するプラズマ処理に よってポリシリコン膜223の表面への不純物の導入を行ってもよい。

【0127】

ところで、しきい値制御をより容易にするため、n型TFTにしきい値制御用のp型不純 30 物をp型TFTに比べて多く導入し、n型TFTのしきい値とp型TFTのしきい値の差 を大きくすることがある。

第1~第3の実施の形態のいずれにおいてもこの手法を併用することができる。第3の実施の形態に適用した例を以下に示す。

【0129】

図 1 7 (c) に示す工程で、ポリシリコン膜 2 2 3 の平坦部及び傾斜部の表面近傍へのボ ロンの導入時の条件は、加速電圧が 5 k V、ドーズ量が 1 × 1 0¹² cm⁻²とする。

[0130]

次に、基板221の上側に、 p型TFT形成領域を覆い、 n型TFT形成領域が露出する 40 レジストマスクを形成する。そして、 n型TFT形成領域のポリシリコン膜に、加速電圧が5kV、ドーズ量が1×10¹² cm⁻²の条件でボロンを注入する。

【0131】

その結果、 p型 T F T のポリシリコン膜 2 2 3 のボロンの面密度は 1 × 1 0¹² cm⁻²となるため、前述の場合よりも0.5 V ~ 1 V程度しきい値がマイナスになる。一方、 n型 T F T のポリシリコン膜 2 2 3 には 2 回の注入で 2 × 1 0¹² cm⁻²のボロンが導入されるため、前述の場合より0.5 V ~ 1 V程度しきい値が上昇し、 n型 T F T と p型 T F T とのしきい値の差が 1 ~ 2 V 大きくなる。但し、このような手法をとる場合、 レジストマスク工程が増加する。

【0132】

図18は、n型TFTのチャネル領域のp型不純物量をp型TFTのチャネル領域のp型 不純物量よりも多くしたときの電流 - 電圧(I-V)特性を示す図である。この図18に 示すように、n型TFTのチャネル領域のp型不純物量をp型TFTのチャネル領域のp 型不純物量よりも多くすることにより、n型TFTのしきい値電圧が上昇する。従って、 ゲート電圧が0Vのときにn型TFT及びp型TFTがいずれもオフとなるように、チャ ネル部の不純物量を制御することが容易になる。

【0133】

(第4の実施の形態)

図19,図20は、本発明の第4の実施の形態の薄膜トランジスタ装置の製造方法を示す 断面図である。

【0134】

10

まず、図19(a)に示すように、第1の実施の形態と同様にして、ガラス基板241の 上に下地絶縁膜242としてシリコン酸化膜を約100nmの厚さに形成する。

【0135】

次に、気相ドーピング法により、下地絶縁膜242の上に、ボロンを3×10¹⁷ cm⁻³の 密度で含むアモルファスシリコン膜を約40 nmの厚さに形成する。本実施の形態では、 第1の実施の形態に比べてアモルファスシリコン膜中のボロン密度を小さくしている。 【0136】

その後、エキシマレーザを基板 2 4 1 の上面全体に照射し,アモルファスシリコン膜をポ リシリコン膜 2 4 3 に変化させる。そして、このポリシリコン膜 2 4 3 の上に、例えばシ 20 リコン酸化膜からなるマスク膜 2 4 4 を約 2 5 n m の厚さに形成する。

[0137]

次に、ポジ型のフォトレジストを使用して、TFT形成領域のマスク膜244の上にレジ スト膜R3を形成する。

【0138】

次に、この基板241をドライエッチング装置に入れて、ドライエッチング装置内に例え ばCF4 及び酸素ガスを導入して、図19(b)に示すように、マスク膜244及びポリ シリコン膜243を島状にエッチングする。このとき、レジスト膜R3の縁部には底部か ら上部に向って幅が小さくなるような傾斜が形成されており、酸素を含むプラズマ中では 徐々に傾斜部がエッチングされて後退していく。これに伴い、ポリシリコン膜243の縁 部にも、図19(b)に示すような傾斜ができる。

30

40

次に、レジスト膜R3を剥離液又はプラズマアッシングにより除去する。そして、図20 に示すように、p型TFT形成領域を覆い、n型TFT形成領域が露出するレジスト膜R 4を形成する。

[0 1 4 0 **]**

[0139]

その後、イオンドーピング装置を使用し、加速電圧が25 k V 、ドーズ量が1.6 × 10 ¹² c m⁻²の条件で、 n 型 T F T 形成領域のポリシリコン膜243の全体にボロンを注入す る。続けて、加速電圧が5 k V 、ドーズ量が3 × 10¹² c m⁻²の条件で n 型 T F T 形成領 域のポリシリコン膜243の傾斜部のみにボロンを注入する。

【0141】

これにより、 p 型 T F T のチャネル領域には 3 × 1 0¹⁷ c m⁻³の密度でボロンが導入され 、 n 型 T F T のチャネル平坦部には約 5 × 1 0¹⁷ c m⁻³、 n 型 T F T のチャネル傾斜部に は約 1 . 6 × 1 0¹⁸ c m⁻³のボロンが導入される。その結果、 n 型 T F T と p 型 T F T の しきい値の差は、第 1 の実施の形態と比較して約 1 ~ 1 . 5 V 大きくなる。

[0142]

次に、レジスト膜R4及びマスク膜244を除去する。その後の工程は第1の実施の形態 と同様であるので、ここでは説明を省略する。

【0143】

本実施の形態においてもマスク膜244を除去した後にポリシリコン膜243の上にゲー 50

(17)

ト絶縁膜を形成するものとした。しかし、マスク膜244は、第2の実施の形態と同様に 、シリコン酸化膜等の絶縁膜からなる場合はゲート絶縁膜の一部として残しておいてもよ い。

【0144】

本実施の形態では n 型 T F T 形成領域のポリシリコン膜の傾斜部のみにハンプ抑制用の p 型不純物を選択的に導入するので、 p 型 T F T ではハンプの発生がなく、 p 型不純物の導 入量のマージンが大きくなり、しきい値の制御が容易になる。しかも、 n 型 T F T のチャ ネル平坦部に p 型 T F T チャネル平坦部よりも多く p 型不純物を導入することで、 n 型 T F T と p 型 T F T のしきい値の差を大きくできる。これにより、しきい値制御が更に容易 になる。

【0145】

この場合も、ポリシリコン膜への不純物の導入は、イオン注入法によってもよく、ポリシ リコン膜の傾斜部への不純物の導入は、ジボランガスのプラズマ処理によってもよい。 【0146】

また、本実施の形態では、気相ドーピング法により p 型不純物を含むアモルファスシリコ ン膜を形成したが、ノンドープのアモルファスシリコン膜を形成した後、イオン注入法又 はイオンドーピング法によりアモルファスシリコン膜に不純物を導入してもよい。更に、 ノンドープのポリシリコン膜を形成した後に、イオン注入法又はイオンドーピング法によ りポリシリコン膜中に不純物を導入してもよい。

[0147]

上述の第1~第4の実施の形態は、いずれも逆スタガー型TFTを有する薄膜トランジス タに適用することが可能である。この場合は、ゲート電極及びゲート絶縁膜を形成した後 に半導体膜を形成する。また、第1~第4の実施の形態ではいずれも、動作層がポリシリ コン膜からなるTFTについて説明したが、本発明は、動作層がアモルファスシリコン膜 又はその他の半導体膜からなるTFTにも適用することができる。

【0148】

更に、上述の第1~第4の実施の形態は、いずれも本発明を液晶表示パネルに適用した場 合について説明したが、本発明は有機EL表示パネル又はその他のTFTを使用した装置 に適用することができる。

【0149】

(付記1)基板と、前記基板上に形成され、チャネル領域にp型不純物が導入された半導体膜を動作層とする薄膜トランジスタとを有する薄膜トランジスタ装置において、前記半 導体膜の縁部には傾斜が設けられ、前記チャネル領域の前記縁部におけるp型不純物の体 積密度が、前記チャネル領域の中央部におけるp型不純物の体積密度の2乃至5倍である ことを特徴とする薄膜トランジスタ装置。

【0150】

(付記2)前記基板上にはn型薄膜トランジスタ及びp型薄膜トランジスタが形成され、 前記n型薄膜トランジスタ及び前記p型薄膜トランジスタのチャネル領域にはいずれもp 型不純物が導入されていることを特徴とする付記1に記載の薄膜トランジスタ装置。

【0151】

(付記3)前記n型薄膜トランジスタのチャネル領域におけるp型不純物の体積密度が、 前記p型薄膜トランジスタのチャネル領域におけるp型不純物の体積密度よりも多いこと を特徴とする付記2に記載の薄膜トランジスタ装置。

【0152】

(付記4)基板上にp型不純物が導入された半導体膜を形成する工程と、前記半導体膜の 薄膜トランジスタ形成領域上にレジスト膜を形成する工程と、前記レジスト膜をマスクと して前記半導体膜をエッチングするエッチング工程と、前記レジスト膜をマスクとし、前 記半導体膜のうち前記レジスト膜からはみ出した部分にp型不純物を導入する工程と、前 記レジスト膜を除去する工程と、ゲート絶縁膜を形成する工程と、ゲート電極を形成する 工程とを有することを特徴とする薄膜トランジスタ装置の製造方法。 10

20

30

(19)

[0153]

(付記5)前記エッチング工程は、SF。及び酸素を含むガス、又はCF₄及び酸素を含 むガスを用いたドライエッチングにより行うことを特徴とする付記4に記載の薄膜トラン ジスタ装置の製造方法。

【0154】

(付記6)前記エッチング工程の後に、前記レジスト膜をエッチングして、前記レジスト 膜の縁部を後退させる工程を有することを特徴とする付記4に記載の薄膜トランジスタ装 置の製造方法。

[0155**]**

(付記7)基板上にp型不純物が導入された半導体膜を形成する工程と、前記半導体膜の 10
上にマスク膜を形成する工程と、前記マスク膜の薄膜トランジスタ形成領域上にレジスト
膜を形成する工程と、前記レジスト膜をマスクとして前記マスク膜及び半導体膜をエッチングするエッチング工程と、前記レジスト膜を除去する工程と、前記マスク膜をマスクとし、前記半導体膜のうち前記マスク膜からはみ出した部分にp型不純物を導入する工程と、
ゲート絶縁膜を形成する工程と、ゲート電極を形成する工程とを有することを特徴とする薄膜トランジスタ装置の製造方法。

[0156**]**

(付記8)前記ゲート絶縁膜は、前記マスク膜を除去した後に前記半導体膜上に形成する ことを特徴とする付記7に記載の薄膜トランジスタ装置の製造方法。

【0157】

(付記9)前記ゲート絶縁膜は、前記マスク膜をその一部として前記半導体膜上に形成す ることを特徴とする付記7に記載の薄膜トランジスタ装置の製造方法。

【0158】

(付記10)前記エッチング工程は、CF₄及び酸素を含むガスを用いたドライエッチン グにより行うことを特徴とする付記7に記載の薄膜トランジスタ装置の製造方法。 【0159】

(付記11)基板上に半導体膜を形成する工程と、前記半導体膜の上にマスク膜を形成す る工程と、前記マスク膜の薄膜トランジスタ形成領域上にレジスト膜を形成する工程と、 前記レジスト膜をマスクとして前記マスク膜及び半導体膜をエッチングする工程と、前記 レジスト膜を除去する工程と、前記マスク膜を透過する条件で前記半導体膜の全体に p型 不純物を導入し、前記マスク膜で遮断される条件で前記半導体膜のうち前記マスク膜から はみ出した部分のみに p型不純物を導入する工程と、ゲート絶縁膜を形成する工程と、ゲ ート電極を形成する工程とを有することを特徴とする薄膜トランジスタ装置の製造方法。 【0160】

(付記12)前記半導体膜へのp型不純物の導入は、イオン注入法又はイオンドーピング法により行うことを特徴とする付記11に記載の薄膜トランジスタ装置の製造方法。 【0161】

(付記13)基板と、前記基板上に形成され、少なくともチャネル領域にp型不純物が導入された半導体膜を動作層とする薄膜トランジスタとを有する薄膜トランジスタ装置において、前記半導体膜の縁部に傾斜が設けられ、前記半導体膜のチャネル領域では表面近傍に分布のピークを持つようにp型不純物が導入されていることを特徴とする薄膜トランジスタ装置。

[0162]

(付記14)基板上に半導体膜を形成する工程と、前記半導体膜の薄膜トランジスタ形成 領域上にレジスト膜を形成する工程と、前記レジスト膜をマスクとして前記半導体膜をエ ッチングする工程と、前記レジスト膜を除去する工程と、前記半導体膜の表面近傍に分布 のピークをもつ条件で前記半導体膜にp型不純物を導入する工程と、ゲート絶縁膜を形成 する工程と、ゲート電極を形成する工程とを有することを特徴とする薄膜トランジスタ装 置の製造方法。

【0163】

20

30

(付記15) 基板と、前記基板上に形成された p 型薄膜 トランジスタ及び n 型薄膜 トラン ジスタとを有する薄膜トランジスタ装置において、前記p型薄膜トランジスタ及び前記n 型薄膜トランジスタはいずれも縁部に傾斜が設けられた半導体膜を動作層とし、前記n型 薄膜トランジスタの前記半導体膜のチャネル領域に含まれるp型不純物の体積密度が、前 記 p 型薄膜トランジスタの前記半導体膜のチャネル領域の p 型不純物の体積密度よりも多 く、且つ前記n型薄膜トランジスタのチャネル領域の傾斜部のp型不純物の体積密度が、 前記チャネル領域の中央部のp型不純物の体積密度の2倍以上であることを特徴とする薄 膜トランジスタ装置。

[0164]

[0165]

(付記16)基板上にp型不純物が導入された半導体膜を形成する工程と、前記半導体膜 10 上にマスク膜を形成する工程と、前記マスク膜のn型薄膜トランジスタ形成領域及びp型 薄膜トランジスタ形成領域の上に第1のレジスト膜を形成する工程と、前記第1のレジス ト膜をマスクとして前記半導体膜及び前記マスク膜をエッチングする工程と、前記第1の レジスト膜を除去する工程と、前記基板上の p型薄膜トランジスタ形成領域上を第2のレ ジスト膜で覆う工程と、前記マスク膜を透過する条件で前記n型薄膜トランジスタ形成領 域の前記半導体膜の全体にp型不純物を導入し、且つ、前記マスク膜で遮断される条件で 前記n型薄膜トランジスタ形成領域の前記半導体膜のうち前記マスク膜からはみ出した部 分にp型不純物を導入する工程と、前記第2のレジスト膜を除去する工程と、ゲート絶縁 膜を形成する工程と、ゲート電極を形成する工程とを有することを特徴とする薄膜トラン ジスタ装置の製造方法。

20

【発明の効果】 以上説明したように、本発明によれば、半導体膜のチャネル領域の縁部におけるp型不純 物の体積密度を、チャネル領域の中央部におけるp型不純物の体積密度の2乃至5倍と高 くし、又は半導体膜の表面近傍に濃度のピークをもつようにp型不純物を導入しているの で、n型薄膜トランジスタのI-V特性におけるハンプがなく、しきい値の制御が容易に なる。その結果、CMOSで構成される回路のリーク電流が低下し、消費電力が小さい薄 膜トランジスタ装置が実現できる。

【図面の簡単な説明】

- 【図1】図1(a)は、TFTの平面図、図1(b)は図1(a)のI-I線による断面 30 図、図1(c)は図1(a)のII-II線による断面図である。
- 【図2】図2は、従来のTFT(n型TFT及びp型TFT)のI-V特性を模式的に示 す図である。
- 【図3】図3は本発明の第1の実施の形態の薄膜トランジスタ装置(透過型液晶表示パネ ル)の構成を示すブロック図である。
- 【図4】図4は、本発明の第1の実施の形態の液晶表示パネルの表示部における断面図で ある。

【図5】図5は表示部におけるTFT基板の平面図である。

- 【図6】図6はTFTの形成部における平面図である。
- 【図7】図7は図6の111 111 線による断面図である。

【図8】図8は第1の実施の形態に係るTFT基板の製造方法を示す断面図(その1)で

40

- あり、図6の111 111 線の位置における断面図である。 【図9】図9は第1の実施の形態に係るTFT基板の製造方法を示す断面図(その2)で あり、図6の111 - 111 線の位置における断面図である。
- 【図10】図10は第1の実施の形態に係るTFT基板の製造方法を示す断面図(その3)であり図6の1V-1V線の位置における断面図である。
- 【図11】図11は第1の実施の形態に係るTFT基板の製造方法を示す断面図(その4)であり図6の1V-1V線の位置における断面図である。
- 【図12】図12(a)~(c)は、第1の実施の形態において、半導体膜の傾斜部への 不純物導入方法を示す拡大断面図である。

【図13】図13は、第1の実施の形態に係るp型TFT及びn型TFTのI-V特性を 示す図である。 【図14】図14は、チャネル領域の傾斜部の単位体積当りの不純物濃度が平坦部の不純 物濃度の5倍を超えたときのp型TFT及びn型TFTのI-V特性を示す図である。 【図15】図15(a)~(c)は本発明の第2の実施の形態の薄膜トランジスタ装置の 製造方法を工程順に示す断面図である。 【図16】図16は第2の実施の形態の変形例を示す断面図である。 【図17】図17(a)~(c)は、本発明の第3の実施の形態のTFTの製造方法を工 程順に示す断面図である。 【図18】図18は、n型TFTのチャネル領域のp型不純物量をn型TFTのチャネル 10 領域のp型不純物量よりも多くしたときのI-V特性を示す図である。 【図19】図19は、本発明の第4の実施の形態の薄膜トランジスタの製造方法を示す断 面図(その1)である。 【図20】図20は、本発明の第4の実施の形態の薄膜トランジスタの製造方法を示す断 面図(その2)である。 【符号の説明】 10,121,151,201,221,241...ガラス基板、 11、122,202,222,242...下地絶縁膜、 12...半導体膜、 13,124…ゲート絶縁膜、 20 14,125…ゲート電極、 101…制御回路、 102…データドライバ、 103…ゲートドライバ、 104...表示部、 105...TFT、 108…データバスライン、 109…ゲートバスライン、 120...TFT基板、 123,203,223,243...ポリシリコン膜、 30 126,128...層間絶縁膜、 150...CF基板、 180...液晶、 204,244...マスク膜。











【図3】







【図5】





109 : ゲートバスライン 123 : ボリシリコン膜 129 : 画素電極





R1 : レジスト膜







【図13】



【図14】







【図18】









【 図 2 0 】 n型TFT形成領域





241 : ガラス基板 243 : ポリシリコン膜 244 : マスク膜 R4 : レジスト膜

フロントページの続き

(56)参考文献 特開2000-196096(JP,A) 特開平08-032078(JP,A) 特開平09-191111(JP,A) 特開平09-107100(JP,A) 特開昭63-012160(JP,A) 特開2001-274403(JP,A)

(58)調査した分野(Int.Cl., DB名)

- H01L 29/786
- H01L 21/336