

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织

国 际 局

(43) 国际公布日

2019 年 8 月 8 日 (08.08.2019)



WIPO | PCT



(10) 国际公布号

WO 2019/149180 A1

(51) 国际专利分类号:

H04L 1/00 (2006.01)

(21) 国际申请号:

PCT/CN2019/073575

(22) 国际申请日: 2019 年 1 月 29 日 (29.01.2019)

(25) 申请语言:

中文

(26) 公布语言:

中文

(30) 优先权:

201810087141.X 2018年1月30日 (30.01.2018) CN

(71) 申请人: 华为技术有限公司 (HUAWEI TECHNOLOGIES CO., LTD.) [CN/CN]; 中国广东省深圳市龙岗区坂田华为总部办公楼, Guangdong 518129 (CN)。

(72) 发明人: 刘荣科 (LIU, Rongke); 中国北京市海淀区学院路37号, Beijing 100191 (CN)。 冯宝

平 (FENG, Baoping); 中国北京市海淀区学院路37号, Beijing 100191 (CN)。 王桂杰 (WANG, Guijie); 中国广东省深圳市龙岗区坂田华为总部办公楼, Guangdong 518129 (CN)。

(81) 指定国(除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。

(54) Title: INTERLEAVING METHOD AND INTERLEAVING DEVICE

(54) 发明名称: 交织方法和交织装置




图 3

(57) Abstract: Provided by the present application are an interleaving method capable of improving random interleaving performance of an interleaving device without increasing interleaving complexity. The method comprises: generating a first interleaving matrix according to the N first bit sequences, the first matrix being 1×1 , indicating rounding up to an integer; performing a first cyclic shift on the first matrix according to a first cyclic shift sequence to obtain a second matrix, wherein the first cyclic shift sequence comprises J bits, and $J \geq 2$ and is an integer; performing a second cyclic shift on the second matrix according to a second cyclic shift sequence to obtain a third matrix, wherein the second cyclic shift sequence comprises S bits, and $S \geq 2$ and is an integer; obtaining N second bit sequences according to the third matrix; and outputting the second bit sequences.

(84) 指定国(除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

- 包括国际检索报告(条约第21条(3))。

(57) 摘要: 本申请提供了一种交织方法, 能够在不增加交织复杂度的情况下, 提升交织设备的随机交织性。该方法包括: 根据所述N个第一比特序列, 生成第一交织矩阵, 所述第一矩阵为 1×1 , 表示向上取整; 根据第一循环移位序列对所述第一矩阵进行第一循环移位, 获得第二矩阵, 其中, 所述第一循环移位序列包括J个比特, $J \geq 2$ 且为整数; 根据第二循环移位序列对所述第二矩阵进行第二循环移位, 获得第三矩阵, 其中, 所述第二循环移位序列包括S个比特, $S \geq 2$ 且为整数; 根据所述第三矩阵, 获得N个第二比特序列; 输出所述第二比特序列。。

交织方法和交织装置

本申请要求于2018年1月30日提交中国国家知识产权局、申请号为201810087141.X、
5 申请名称为“交织方法和交织装置”的中国专利申请的优先权，其全部内容通过引用结合
在本申请中。

技术领域

本申请涉及信道编码领域，尤其涉及一种交织方法和交织装置。

10

背景技术

数字通信系统通常采用信道编码提高数据传输的可靠性，其中，一些信道编码采用了
交织技术，以进一步提升数据传输过程中的抗干扰性能。在许多同时出现随机错误和突发
错误的复合信道上，如果发生一个错误，往往波及一串数据，导致突发错误超过信道纠
15 错能力，纠错能力下降。而如果首先把突发错误离散成随机错误，再进行随机错误纠错，
则系统的抗干扰性能将进一步得到提高。

现阶段，根据交织方法的不同，交织方法主要分为随机交织和行列交织。随机交织在
离线计算循环移位序列时，需要存储置换序列供交织和解交织使用，在码长较长的情况下，
随机交织所需的存储资源非常大，甚至不可接受。而行列交织对于所及错误的纠错能力较
20 弱，纠错性能较差。

发明内容

本申请提供一种交织方法和交织装置，可以在不增加交织复杂度的情况下提升纠错性
能。

第一方面，本申请提供一种交织方法，该方法包括：获得N个第一比特序列，所述N
25 为整数；

根据所述N个第一比特序列，生成第一交织矩阵，所述第一矩阵为 $I \times I$ ，
 $I = \lceil \sqrt{N} \rceil$ ， $\lceil \cdot \rceil$ 表示向上取整；根据第一循环移位序列对所述第一矩阵进行第一循环移
位，获得第二矩阵，其中，所述第一循环移位序列包括J个比特， $J \geq 2$ 且为整数；根据第
30 二循环移位序列对所述第二矩阵进行第二循环移位，获得第三矩阵，其中，所述第二循环
移位序列包括S个比特， $S \geq 2$ 且为整数；根据所述第三矩阵，获得N个第二比特序列；输出
所述第二比特序列。

本申请实施例的交织方法，与随机交织相比，交织复杂度低，但是交织性能却与随机
交织性能相当甚至更优。因此，在不增加交织复杂度的情况下可以提升纠错性能。

结合第一方面，在第一方面的某些实现方式中，所述方法还包括：

35 根据所述一循环移位序列，生成所述第二循环移位序列。

结合第一方面，在第一方面的某些实现方式中，在第二方面的实现方式中，所述方法具体包括：

所述第二循环移位序列包括的比特值为所述第一循环移位序列对应的比特值的倍数或者分数，或者所述所述第二循环移位序列通过对所述第一循环移位序列进行顺序变换获得。

结合第一方面，在第一方面的某些实现方式中，在第三方面的实现方式中，所述方法具体包括：

从所述 J 个第一循环移位序列中截取 S 个循环移位序列，作为所述第二循环移位序列；所截取方式包括下面的任意一种组合：按照比特的先后顺序从后向前截取 S 个的比特、按 10 照比特的先后顺序从前向后截取 S 个的比特，或者按照比特的先后顺序，从后向前截取 S1 个的比特以及按照比特的先后顺序，从前向后截取 S2 个的比特，其中， $S_1+S_2=S$ ， S_1 为整数， S_2 为整数。

结合第一方面，在第一方面的某些实现方式中，在第四方面的实现方式中，所述方法具体包括：

从所述 J 个第一循环移位序列中截取 S 个循环移位序列，所截取方式包括下面的任意一种组合：按照比特的先后顺序从后向前截取 S 个循环移位序列、按照比特的先后顺序从前向后截取 S 个循环移位序列；

对所述截取的 S 个循环移位序列进行顺序变换，将顺序变换后的 S 个循环移位序列作为第二循环移位序列。

结合第一方面，在第一方面的某些实现方式中，在第五方面的实现方式中，所述方法具体包括：

所述第一循环移位序列与所述第二循环移位序列可以从预先配置的 L 个最长循环移位序列中获取，所述 J 小于 L，所述 S 小于 L，所述 L 为整数。

本申请实施例的交织方法，与随机交织相比，交织复杂度低，但是交织性能却与随机 25 交织性能相当甚至更优。因此，在不增加交织复杂度的情况下可以提升纠错性能。

第二方面，提供了一种交织装置，用于执行第一方面、第一方面的任意可能的实现方式中的方法。具体地，该装置包括执行第一方面或第一方面的任意可能的实现方式中的方法的单元。

第三方面，本申请提供一种交织设备，所述交织设备包括：一个或多个处理器，一个或多个存储器，一个或多个收发器（每个收发器包括发射机和接收机）。收发器用于通过天线收发信号。存储器用于存储计算机程序指令（或者说，代码）。处理器用于执行存储器中存储的指令，当指令被执行时，处理器执行第一方面或第一方面的任意可能的实现方式中的方法。

第四方面，本申请提供一种计算机可读存储介质，该计算机可读存储介质中存储有指 35 令，当其在计算机上运行时，使得计算机执行上述第一方面或第一方面的任意可能的实现方式中的方法。

第五方面，本申请提供一种芯片（或者说，芯片系统），包括存储器和处理器，存储器用于存储计算机程序，处理器用于从存储器中调用并运行该计算机程序，使得安装有该芯片的通信设备执行上述第一方面及其任意一种可能的实现方式中的方法。

第六方面，本申请提供一种计算机程序产品，所述计算机程序产品包括：计算机程序代码，当所述计算机程序代码在计算机上运行时，使得计算机执行上述第一方面及其任意一种可能的实现方式中的方法。

第七方面，本申请提供一种编码装置，该编码装置具有实现上述第一方面及其第一方面任意一种可能的实现方式中的方法的功能。这些功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个与上述功能相对应的模块。此外，该编码装置还应具有和编码相关的性能，例如，编码、速率匹配等。

在一个可能的设计中，当这些功能的部分或全部通过硬件实现时，编码装置包括：输入接口电路，用于获得 N 个第一比特序列，所述 N 为整数；逻辑电路，用于执行上述第一方面及其第一方面的任意一种可能的设计中的交织方法；输出接口电路，用于输出第二比特序列。

可选的，编码装置可以是芯片或者集成电路。

在一个可能的设计中，当这些功能的部分或全部通过软件实现时，编码装置包括：存储器，用于存储计算机程序；处理器，用于执行所述存储器存储的计算机程序，当所述计算机程序被执行时，编码装置可以实现上述第一方面及其第一方面的任意一种可能的设计中所述的交织方法。

在一个可能的设计中，当这些功能的部分或全部通过软件实现时，编码装置包括处理器，用于存储计算机程序的存储器位于编码装置之外，处理器通过电路/电线与存储器连接，用于读取并执行所述存储器中存储的计算机程序。

可选的，上述存储器可以是物理上独立的单元，也可以与处理器集成在一起。

需要说明的是，本申请实施了中描述的交织方法是由数据和/或信息的交织设备来执行的。在数据和/或信息的接收端，需要对接收到的比特序列进行解交织。本领域技术人员公知，解交织是交织的逆过程。在上述第一方面及其任意一种可能的实现方式中描述的交织方法的基础上，本领域技术人员容易得到解交织的方法，本文中不作详述。

此外，本申请提供一种解交织的装置，具体地，解交织的装置包括执行解交织的方法的单元。

此外，本申请还提供一种解交织的设备，该设备包括一个或多个处理器，一个或多个存储器，一个或多个收发器（收发器包括发射机和接收机）。发射机或接收机通过天线收发信号。存储器用于存储计算机程序指令（或者，代码）。处理器用于执行存储器中存储的指令，当指令被执行时，处理器执行解交织的方法。

此外，本申请提供一种计算机可读存储介质，该计算机可读存储介质中存储有计算机指令，当其在计算机上运行时，使得计算机执行解交织的方法。

本申请还提供一种计算机程序产品，该计算机程序产品包括：计算机程序代码，当该计算机程序代码在计算机上运行时，使得计算机执行解交织的方法。

本申请还提供一种芯片（或者说，芯片系统），包括存储器和处理器，存储器用于存储计算机程序，处理器用于从存储器中调用并运行该计算机程序，使得安装有该芯片的通信设备执行本申请各方法实施例中的交织方法。

本申请还提供一种译码装置，该译码装置具有实现本申请实施例中所说的解交织的方法的功能。这些功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。除此之外，

译码装置还具有实现译码的相关功能，例如，解速率匹配、译码等。

在本申请实施例中，提出了一种简单易操作的交织方法，能够在不增加交织复杂度的情况下提升纠错性能。

5 附图说明

图 1 为适用于本申请实施例的无线通信系统 100。

图 2 是采用无线技术进行通信的基本流程图。

图 3 是本申请实施例的交织方法的流程图。

图 4 是本申请实施例的另一种交织方法的示意图。

10 图 5 本申请实施例的交织装置 500 的示意图。

图 6 为本申请实施例的交织设备 600 的示意性结构图。

图 7 为本申请实施例的终端设备 700 的示意性结构图。

具体实施方式

15 下面将结合附图，对本申请中的技术方案进行描述。

图 1 为适用于本申请实施例的无线通信系统 100。该无线通信系统中可以包括至少一个网络设备 101，该网络设备与一个或多个终端设备（例如，图 1 中所示的终端设备 102 和终端设备 102）进行通信。网络设备 101 可以是基站，也可以是基站与基站控制器集成后的设备，还可以是具有类似通信功能的其它设备。

20 本申请实施例提及的无线通信系统包括但不限于：窄带物联网系统（Narrow Band-Internet of Things, NB-IoT）、全球移动通信系统（Global System for Mobile Communications, GSM）、增强型数据速率 GSM 演进系统（Enhanced Data rate for GSM Evolution, EDGE）、宽带码分多址系统（Wideband Code Division Multiple Access, WCDMA）、码分多址 2000 系统（Code Division Multiple Access, CDMA2000）、时分同步码分多址系统（Time Division-Synchronization Code Division Multiple Access, TD-SCDMA），长期演进系统（Long Term Evolution, LTE）、下一代 5G 移动通信系统的三大应用场景 eMBB, URLLC 和 eMTC 或者将来出现的新的通信系统。

30 本申请实施例中所涉及到的终端设备可以包括各种具有无线通信功能的手持设备、车载设备、可穿戴设备、计算设备或连接到无线调制解调器的其它处理设备。终端设备可以是移动台（Mobile Station, MS）、用户单元（subscriber unit）、蜂窝电话（cellular phone）、智能电话（smart phone）、无线数据卡、个人数字助理（Personal Digital Assistant, PDA）电脑、平板型电脑、无线调制解调器（modem）、手持设备（handset）、膝上型电脑（laptop computer）、机器类型通信（Machine Type Communication, MTC）终端等。

35 图 1 中的网络设备 101 与终端设备之间采用无线技术进行通信。当网络设备发送信号时，其为交织设备，终端设备为接收端。当网络设备接收信号时，其为接收端，终端设备为交织设备。

图 2 是采用无线技术进行通信的基本流程图。交织设备的信源依次经过信源编码、信道编码、速率匹配和调制后在信道上发出。接收端接收到信号后依次经过解调、解速率匹配、信道解码和信源解码后获得信宿。

信道编码是无线通信系统的核心技术之一，其性能的改进将直接提升网络覆盖及用户传输速率。为了提高信号的抗干扰性，可以进一步地引入交织技术。交织技术的思想是在时间上分离码元，将一个有记忆信道转变为无记忆信道，从而使得纠随机错误的编码也能适用于噪声突发信道。

5 常用的交织方法包括随机交织和行列交织。随机交织在平均性能上较优，但是由于交织的随机性，无法保证每次交织都具有较优的性能。并且在离线交织的情况下，需要存储大量的置换序列供交织和解交织使用。当码长较长时，随机交织所需的存储资源较大，给编码器造成很大的硬件负荷，甚至不可接受。此外，随机交织的复杂度较高。而行列交织的方案比较简单，但是对于数据的随机化处理较弱，交织性能不太理想。

10 为此，本申请提出一种交织方法，可以在不增加交织复杂度的情况下，提升纠错性能。下面对本申请实施例的交织方法进行详细说明。

参见图3，图3是本申请实施例的交织方法的流程图。

310、交织设备获得N个第一比特序列。

其中，第一比特序列包括N个比特，其中，N为整数。

15 320、交织设备根据所述N个第一比特序列，生成第一交织矩阵，所述第一矩阵为 $l \times l$ ，

$$l = \lceil \sqrt{N} \rceil, \lceil \cdot \rceil$$
 表示向上取整。

330、交织设备根据第一循环移位序列对所述第一矩阵进行第一循环移位，获得第二矩阵，其中，所述第一循环移位序列包括J个比特， $J \geq 2$ 且为整数。

20 具体地，交织设备生成所述第二循环移位序列的方法为：根据所述一循环移位序列，生成所述第二循环移位序列。

进一步可选地，交织设备生成所述第二循环移位序列的方法为：

所述第二循环移位序列包括的比特值为所述第一循环移位序列对应的比特值的倍数或者分数，或者所述所述第二循环移位序列通过对所述第一循环移位序列进行顺序变换获得；或者，

25 从所述J个第一循环移位序列中截取S个循环移位序列，作为所述第二循环移位序列；所截取方式包括下面的任意一种组合：按照比特的先后顺序从后向前截取S个的比特、按照比特的先后顺序从前向后截取S个的比特，或者按照比特的先后顺序，从后向前截取S1个的比特以及按照比特的先后顺序，从前向后截取S2个的比特，其中， $S_1 + S_2 = S$ ， S_1 为整数， S_2 为整数；或者，

30 从所述J个第一循环移位序列中截取S个循环移位序列，所截取方式包括下面的任意一种组合：按照比特的先后顺序从后向前截取S个循环移位序列、按照比特的先后顺序从前向后截取S个循环移位序列；

对所述截取的S个循环移位序列进行顺序变换，将顺序变换后的S个循环移位序列作为第二循环移位序列；或者，

35 所述第一循环移位序列与所述第二循环移位序列可以从预先配置的L个最长循环移位序列中获取，所述J小于L，所述S小于L，所述L为整数。

340、根据第二循环移位序列对所述第二矩阵进行第二循环移位，获得第三矩阵，其中，所述第二循环移位序列包括 S 个比特， $S \geq 2$ 且为整数。

350、根据所述第三矩阵，获得 N 个第二比特序列，发送所述第二比特序列。

360、输出所述第二比特序列。

5 上述交织设备包括交织设备，具体地，通过交织设备执行上述的方法；上述交织设备可以为网络设备，也可以为终端设备。

在本申请实施例中，提出了一种简单易操作的交织方法，能够在不增加交织复杂度的情况下，通过对待交织的比特序列进行行或者列循环移位，再进行列或者行循环移位这先后两次的循环移位，使得交织后的性能与随机交织性能接近，尤其是在高阶调制下可以达到与随机交织设备接近的性能，进而提升系统的纠错性能；同时该方案也属于一种确定型交织设备，满足交织设备的设计要求。

下面结合图 4，对本申请实施例中交织设备对待循环移位序列的交织过程作详细说明。

本发明实施例给定了一个行列矩阵是方阵的形式，并给出循环移位序列，例如第一比特序列以及第二比特序列的具体生成方式，但实际循环移位序列的生成和初始化可以有多种形式，并不限定于本实施例中下述方法。

步骤 1：交织设备获得 N 个待交织的比特序列，N 为整数。

步骤 2：交织设备根据所述 N 个待交织的比特序列，设置交织设备的行数和列数，且行数和列数相等，

记为 l；则 $l = \lceil \sqrt{N} \rceil$, $\lceil \cdot \rceil$ 表示向上取整。

20 如图 4 所示，以 N=16 个待交织的比特序列为 example，根据所述 N 设置交织设备大小为 4x4，即 $l=4$ 。

步骤 3：交织设备根据待交织的比特序列，生成第一矩阵，所述第一矩阵的大小为 $l \times l$ 。

如图 4 中的（1）所示，这里交织设备获取待交织的比特序列设置为：
 $X=\{1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16\}$ ；

25 按照一行 l 个比特的方式或者一列 l 个比特的方式，将待交织的比特序列逐行或者逐列地读入交织设备，剩余位置填写 NULL 比特；在从交织设备读出时将 NULL 比特跳过不进行读取，进而生成 $l \times l$ 的第一矩阵。如图 4，按照每行读取 4 个比特的方式，逐行读入交织设备中，生成第一矩阵，如图 4 中矩阵(1)。

步骤 4：交织设备对第一矩阵进行循环移位。

30 具体地，根据循环移位序列对交织设备中的比特序列进行循环移位操作：

首先，先介绍下上述循环移位序列的生成：

循环移位序列包括第一循环移位序列和第二循环移位序列分别记为 S 和 S'。

以待交织比特数 N 个比特为例，

(1) 初始化 S 中的特定元素，例如 $S_1 = a, S_2 = b$ ；

35 (2) 对于 S_i ：计算公式可选为： $S_i = (S_{i-1} + S_{i-2}) \& l; 3 \leq i \leq l$ ；

(3) 序列 S' 为 S 的反序，即 $S'_i = S_{l-i+1}; 1 \leq i \leq l$ 。

序列 S' 的获得也可以通过新的计算公式，但当交织矩阵为方阵时，序列 S' 为 S 的反序或者其他变种在实现上更为方便简洁。

以 N 为 16, X={1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16} 为例, 按照步骤(2)和(3)的公式, 生成循环移位序列 S, S' :

(1) S1=1, S2=2; S3=(S2+S1)&4=3; S4=(S3+S2)&4=1; 即 S={1,2,3,1};

(2) S' 是 S 的逆序, 则 S' ={1,3,2,1};

5 其次, 按行和按列的方式对待交织的比特进行循环移位:

(1) 根据序列 S 对矩阵(1)按行进行循环移位得到第二矩阵, 如图 4 矩阵(2);

(2) 根据序列 S' 对矩阵(2)按列进行循环移位得到第三矩阵, 如图 4 矩阵(3);

步骤 5: 交织设备将所述第三矩阵序列按行或者按列的方式读出, 跳过 NULL 比特位置, 输出读出的比特序列。

10 以上述 N 为 16 为例, 若按行的方式, 逐行对第三矩阵进行读出, 输出比特序列 X={16,8,12,15,4,11,14,3,7,13,2,6,10,1,5,9}。

上述交织设备包括交织设备, 所述交织设备可以为网络设备, 也可以为终端设备。

对本申请实施例中交织设备对待循环移位序列的交织过程具体还可以如下:

15 本实施例与前述实施例的不同之处在于: 采用的行列矩阵不是方阵的形式, 而是行数与列数呈倍数关系, 那么在获得一个循环移位序列时, 根据倍数关系或者分数关系, 可以通过重复或者截短来获得另一个循环移位序列。

步骤 1: 交织设备获得 N 个待交织比特数;

步骤 2: 交织设备根据所述 N, 设置交织设备的大小为: 行数为 r, 列数 c 为行数的 1 倍,

20 $c = l * r$, 则 $r = \lceil \sqrt{N/l} \rceil$, $\lceil \cdot \rceil$ 表示向上取整;

步骤 3: 交织设备根据交织设备的大小为 $r \times c$, 将待交织比特按行或者按列的方式逐行或者逐列读入, 剩余位置填写 NULL 比特, 生成第一矩阵。

步骤 4: 交织设备对第一矩阵进行循环移位:

例如: 行和列进行不等长度的循环移位, 移位序列分别记为 S 和 S';

25 循环移位序列序列 S、S' 计算方法如下, 其中:

(1) 初始化 S 中的特定元素; 例如 $S_1 = a, S_2 = b$;

(2) 计算 S_i ; 例如计算公式可选为: $S_i = (S_{i-1} + S_{i-2}) \& l; 3 \leq i \leq l$;

(3) 序列 S' 为 S 的顺序变换后的重复累加。

可选的:

30 循环移位序列 S、S' 计算方法如下, 其中:

(1) 初始化 S' 中的特定元素;

(2) 计算 S'_i ;

(3) 序列 S 为 S' 的截取, 截取方式可以是从后向前截取 S 长度的序列, 或者从前向后, 或者从特定位置截取对应长度的循环移位序列, 进而获得 S'; 或者,

35 从 S 中截取, 然后再该截取后的序列做反序或其他顺序变换操作, 获得 S'。

步骤 5: 交织设备对第一矩阵进行循环移位。

按行和按列的方式对待交织的比特进行循环移位:

(1)根据序列 S 对矩阵(1)按行进行循环移位得到第二矩阵，如图 4 矩阵(2);

(2)根据序列 S' 对矩阵(2)按列进行循环移位得到第三矩阵，如图 4 矩阵(3);

步骤 6：交织设备将所述第三矩阵序列按行或者按列的方式读出，跳过 NULL 比特位置，输出读出的比特序列。

5 对本申请实施例中交织设备对待循环移位序列的交织过程具体还可以如下：

本实施例与前述实施例的不同之处在于考虑当前控制信道最大的母码长度定义为 1024 个比特，当编码后比特大于 1024 时，则采用重复编码来获得编码后比特。因此，考虑该种情况，可以考虑设计最长的可用交织矩阵或者最长的循环移位序列，当所需循环移位序列小于用于循环移位的最大交织矩阵或者最长循环移位序列时，从所述最大交织矩阵或者最长循环移位序列中，截取第一循环移位序列以及第二循环移位序列。另外其它相关步骤与上述实施例相同，故不再赘述。

进一步地，具体方法举例如下：

首先，获得最大交织矩阵的方法如下：

1，设待交织比特数为 N_{max} ，交织设备的大小设置为行数为 r ,列数为 c , $r*c \geq N_{max}$;

15 2，交织设备的大小被设置为 $r \times c$ ，交织矩阵定义为 A，将待交织比特按行读入交织设备，剩余位置填写 NULL 比特；

其次，获得所需交织矩阵的方法如下：

1，设待交织比特数为 N ，交织设备的大小设置为行数为 r_1 ,列数为 c_1 , $r_1*c_1 \geq N$;

20 2，交织设备的大小为 $r_1 \times c_1$ ，交织矩阵定义为 B，将待交织比特按行读入交织设备，剩余位置填写 NULL 比特；

交织矩阵 B 的获取基于上述矩阵 A 得到，可选的，矩阵 B 可以是对矩阵 A 从上到下从左至右的截取，可选的，矩阵 B 可以是对矩阵 A 从下到上从右至左的截取，矩阵 B 可以是对矩阵 A 从上到下从右至左的截取，矩阵 B 可以是对矩阵 A 从下到上从左至右的截取，矩阵 B 可以是对矩阵 A 特定位置起始开始的对应行列数的截取。

25 需要说明的上述是以交织矩阵的形式对循环移位序列的获得进行进一步的描述，所谓的矩阵和序列不同在于表现的方式不同，但是都是由比特组成，并且可以互相互换。

具体对所述矩阵进行循环移位操作的过程请参见上述的实施例的进一步描述，这里不再赘述。

30 本申请实施例提出了一种简单易操作的交织方法，能够在不增加交织复杂度的情况下，通过对交织的比特序列进行行或者列循环移位，再进行列或者行循环移位这先后两次的循环移位，使得交织后的性能与随机交织性能接近，尤其是在高阶调制下可以达到与随机交织设备接近的性能，进而提升系统的纠错性能；同时该方案也属于一种确定型交织设备，满足交织设备的设计要求。

35 以上结合图 1 至图 4，对本申请实施例的交织方法的过程作了详细说明，以下对本申请实施例的交织装置作介绍。

图 5 为本申请实施例的交织装置 500 的示意图。如图 5 所示，装置 500 包括接收单元 500、处理单元 520 和发送单元 530。其中，

接收单元 510，用于获得 N 个第一比特序列，所述 N 为整数；

处理单元 520，用于根据所述 N 个第一比特序列，生成第一交织矩阵，所述第一矩阵为 $l \times l$ ，

$l = \lceil \sqrt{N} \rceil$ ， $\lceil \cdot \rceil$ 表示向上取整；根据第一循环移位序列对所述第一矩阵进行第一循环移位，获得第二矩阵，其中，所述第一循环移位序列包括 J 个比特， $J \geq 2$ 且为整数；根据第二循环移位序列对所述第二矩阵进行第二循环移位，获得第三矩阵，其中，所述第二循环移位序列包括 S 个比特， $S \geq 2$ 且为整数；根据所述第三矩阵，获得 N 个第二比特序列；

发送单元 530，用于发送所述第二比特序列。

本申请实施例的装置 500 中的各单元和上述其它操作或功能分别为了实现本申请各实施例中的交织方法。为了简洁，此处不再赘述。

本申请实施例的交织装置，能够在不增加交织复杂度的情况下提升纠错性能。

图 6 为本申请实施例的交织设备 600 的示意性结构图。如图 6 所示，设备 600 包括：一个或多个处理器 601，一个或多个存储器 602，一个或多个收发器 603。处理器 601 用于控制收发器 603 收发信号，存储器 602 用于存储计算机程序，处理器 601 用于从存储器 602 中调用并运行该计算机程序，使得交织设备 600 执行交织方法各实施例的相应流程和/or 操作。为了简洁，此处不再赘述。

需要说明的是，图 5 中所示的交织装置 500 可以通过图 6 中所示的交织设备 600 实现。例如，接收单元 510、发送单元 530 可以由图 6 中的收发器 603 实现。处理单元 520 可以由处理器 601 实现等。

交织设备可以为图 1 中所示的网络设备或终端设备。在上行传输时，交织设备具体为终端设备，终端设备具有实现上述各实施例中描述的交织方法的功能。这些功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个与上述功能相对应的单元。在下行传输时，交织设备具体为网络设备（例如，基站），网络设备具有实现上述各实施例中描述的交织方法的功能。同样地，这些功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个与上述功能相对应的单元。

当交织设备 600 具体为终端设备时，终端设备的结构可以如图 7 所示。图 7 为本申请实施例的终端设备 700 的示意性结构图。

如图 7 所示，终端设备 700 包括：收发器 708 和处理装置 704。终端设备 700 还可以包括存储器 719，存储器 819 用于存储计算机指令。

收发器 708，用于获得 N 个第一比特序列，所述 N 为整数。

处理器 704，用于根据所述 N 个第一比特序列，生成第一交织矩阵，所述第一矩阵为 $l \times l$ ，

$l = \lceil \sqrt{N} \rceil$ ， $\lceil \cdot \rceil$ 表示向上取整；根据第一循环移位序列对所述第一矩阵进行第一循环移位，获得第二矩阵，其中，所述第一循环移位序列包括 J 个比特， $J \geq 2$ 且为整数；根据第二循环移位序列对所述第二矩阵进行第二循环移位，获得第三矩阵，其中，所述第二循

环移位序列包括 S 个比特，S≥2 且为整数；根据所述第三矩阵，获得 N 个第二比特序列；

收发器 708，用于根据处理装置 704 的指示，发送第二比特序列。

进一步地，上述处理装置 704 可以用于执行前面方法实施例中描述的由交织设备内部实现的动作，而收发器 708 可以用于执行前面方法实施例中描述的交织设备的接收或发送动作。具体请见前面方法实施例中的描述，此处不再赘述。
5

上述处理装置 704 和存储器 719 可以集成为一个处理器，处理器用于执行存储器 719 中存储的程序代码来实现上述功能。具体实现时，该存储器 719 也可以集成在处理器中。

上述终端设备 700 还可以包括电源 812，用于给终端设备 700 中的各种器件或电路提供电源。上述终端设备 700 可以包括天线 710，用于将收发器 808 输出的数据或信息通过 10 无线信号发送出去。

除此之外，为了使终端设备 800 的功能更加完善，终端设备 800 还可以包括输入单元 714，显示单元 716，音频电路 718，摄像头 720 和传感器 722 等中的一个或多个。音频电路还可以包括扬声器 7182，麦克风 7184 等。

需要说明的是，本申请实施例中提供的交织方法可以适用于各种信道编码，例如， 15 LDPC 码、Turbo 码码、极化（Polar）码等。本申请实施例对此不作限定。

此外，本申请提供的交织方法可以作为一个单独的交织模块，用于实现交织处理。也可以作为速率匹配时读取比特的方式，这样就可以将交织和速率匹配集成在一起实现，不需要单独设计交织模块，同样也可以达到与随机交织相同的纠错性能。

另外，本申请实施例的交织方法，对于符号（symbol）序列的交织也是适用的，本领域技术人员根据上面描述的对比特序列进行交织的方法，也可以将其应用于符号序列的交织，本文中不再详述。
20

此外，本申请提供一种计算机可读存储介质，该计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述各实施例中的交织方法。

本申请还提供一种计算机程序产品，该计算机程序产品包括：计算机程序代码，当该 25 计算机程序代码在计算机上运行时，使得计算机执行上述实施例中描述的交织方法。

本申请还提供一种芯片，包括存储器和处理器，存储器用于存储计算机程序，处理器用于从存储器中调用并运行该计算机程序，使得安装有该芯片的通信设备执行上述实施例中描述的交织方法。

其中，这里所说的通信设备可以为网络设备或终端设备。

30 本申请还提供一种编码装置，该编码装置具有实现上述实施例中描述的交织方法的功能。这些功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个与上述功能相对应的模块。除此之外，编码装置还具有实现编码的相关功能。编码装置对待编码序列进行编码后，采用本申请实施例的交织方法，对编码后的序列进行交织。或者，该编码装置也可以将本申请实施例的交织方法应用在速率匹配，这样可以省掉交织模块，但是同样会起到提高纠错性能的作用。
35

在一个可能的设计中，当这些功能的部分或全部通过硬件实现时，编码装置包括：
输入接口电路，用于获取第一比特序列；

逻辑电路，用于执行上述实施例中描述的交织方法。具体用于：根据所述 N 个第一比

特序列，生成第一交织矩阵，所述第一矩阵为 $l \times l$ ，

$$l = \lceil \sqrt{N} \rceil, \lceil \cdot \rceil \text{ 表示向上取整;}$$

根据第一循环移位序列对所述第一矩阵进行第一循环移位，获得第二矩阵，其中，所述第一循环移位序列包括 J 个比特，J ≥ 2 且为整数；根据第二循环移位序列对所述第二矩阵进行第二循环移位，获得第三矩阵，其中，所述第二循环移位序列包括 S 个比特，S ≥ 2 且为整数；根据所述第三矩阵，获得 N 个第二比特序列；

5 输出接口电路，用于输出所述第二比特序列；

可选的，编码装置可以是芯片或者集成电路。

在一个可能的设计中，当这些功能的部分或全部通过软件实现时，编码装置包括：存储器，用于存储计算机程序；处理器，用于执行存储器存储的计算机程序，当所述计算机程序被执行时，编码装置可以实现上述实施例中任意一种可能的设计中所述的交织方法。

10 在一个可能的设计中，当这些功能的部分或全部通过软件实现时，编码装置包括处理器。用于存储计算机程序的存储器位于编码装置之外，处理器通过电路/电线与存储器连接，用于读取并执行存储器中存储的计算机程序。

需要说明的是，本申请实施了中描述的交织方法是由数据和/或信息的交织设备来执行的。在数据和/或信息的接收端，需要对接收到的比特序列进行解交织。本领域技术人员公知，解交织是交织的逆过程。在上述第一方面及其任意一种可能的实现方式中描述的交织方法的基础上，本领域技术人员容易得到解交织的方法，本文中不作详述。

相对应地，本申请提供一种解交织的装置，用于实现解交织的方法中的相应功能。这些功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。

20 此外，本申请提供一种计算机可读存储介质，该计算机可读存储介质中存储有计算机指令，当其在计算机上运行时，使得计算机执行解交织的方法。

本申请还提供一种计算机程序产品，该计算机程序产品包括：计算机程序代码，当该计算机程序代码在计算机上运行时，使得计算机执行解交织的方法。

25 本申请还提供一种芯片（或者说，芯片系统），包括存储器和处理器，存储器用于存储计算机程序，处理器用于从存储器中调用并运行该计算机程序，使得安装有该芯片的通信设备执行本申请各方法实施例中的交织方法。

本申请提供一种解交织的设备，该设备包括一个或多个处理器，一个或多个存储器，一个或多个收发器（每个收发器包括发射机和接收机）。发射机或接收机通过天线收发信号。存储器用于存储计算机程序指令（或者，代码）。处理器用于执行存储器中存储的指令，当指令被执行时，处理器执行解交织的方法。

30 本申请还提供一种译码装置，该译码装置具有实现本申请实施例中所说的解交织的方法的功能。这些功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。除此之外，译码装置还具有实现译码的相关功能，例如，解速率匹配、译码等。

可选的，以上实施例中所述的存储器与存储器可以是物理上相互独立的单元，或者，35 存储器也可以和处理器集成在一起。

以上实施例中，处理器可以为中央处理器（Central Processing Unit, CPU）、微处理器、特定应用集成电路（Application-Specific Integrated Circuit, ASIC），或一个或多个用于控制本申请方案程序执行的集成电路等。例如，处理器可以包括数字信号处理器设备、

微处理器设备、模数转换器、数模转换器等。处理器可以根据这些设备各自的功能而在这些设备之间分配移动设备的控制和信号处理的功能。此外，处理器可以包括操作一个或多个软件程序的功能，软件程序可以存储在存储器中。

处理器的所述功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个与上述功能相对应的模块。

存储器可以是只读存储器 (Read-Only Memory, ROM) 或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器 (Random Access Memory, RAM) 或者可存储信息和指令的其他类型的动态存储设备。也可以是电可擦可编程只读存储器 (Electrically Erasable Programmable Read-Only Memory, EEPROM)、只读光盘 (Compact Disc Read-Only Memory, CD-ROM) 或其他光盘存储、光碟存储（包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等）、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。

结合前面的描述，本领域的技术人员可以意识到，本文实施例的方法，可以通过硬件（例如，逻辑电路），或者软件，或者硬件与软件的结合来实现。这些方法究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

当上述功能通过软件的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。在这种情况下，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器 (Read-Only Memory, ROM)、随机存取存储器 (Random Access Memory, RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

权 利 要 求 书

1、一种交织方法，其特征在于，包括：

获得 N 个第一比特序列，所述 N 为整数；

5 根据所述 N 个第一比特序列，生成第一交织矩阵，所述第一矩阵为 $l \times l$ ，

$$l = \lceil \sqrt{N} \rceil, \lceil \cdot \rceil \text{ 表示向上取整};$$

根据第一循环移位序列对所述第一矩阵进行第一循环移位，获得第二矩阵，其中，所述第一循环移位序列包括 J 个比特， $J \geq 2$ 且为整数；

10 根据第二循环移位序列对所述第二矩阵进行第二循环移位，获得第三矩阵，其中，所述第二循环移位序列包括 S 个比特， $S \geq 2$ 且为整数；

根据所述第三矩阵，获得 N 个第二比特序列；

输出所述第二比特序列。

2、根据权利要求 1 所述的方法，其特征在于，所述方法还包括：

根据所述一循环移位序列，生成所述第二循环移位序列。

15 3、根据权利要求 2 所述的方法，其特征在于，所述方法还包括：

所述第二循环移位序列包括的比特值为所述第一循环移位序列对应的比特值的倍数或者分数，或者所述所述第二循环移位序列通过对所述第一循环移位序列进行顺序变换获得。

4、根据权利要求 2 所述的方法，其特征在于，所述方法还包括：

20 从所述 J 个第一循环移位序列中截取 S 个循环移位序列，作为所述第二循环移位序列；所截取方式包括下面的任意一种组合：按照比特的先后顺序，从后向前截取 S 个的比特、按照比特的先后顺序，从前向后截取 S 个的比特，或者，按照比特的先后顺序，从后向前截取 S1 个的比特以及按照比特的先后顺序，从前向后截取 S2 个的比特，其中， $S_1 + S_2 = S$ ，S1 为整数，S2 为整数，或者按照比特的先后顺序，从后向前截取 S1 个的比特以及按照比特的先后顺序，从前向后截取 S2 个的比特，其中， $S_1 + S_2 = S$ ，S1 为整数，S2 为整数。

25 5、根据权利要求 2 所述的方法，其特征在于，所述方法还包括：

从所述 J 个第一循环移位序列中截取 S 个循环移位序列，所截取方式包括下面的任意一种组合：按照比特的先后顺序从后向前截取 S 个循环移位序列、按照比特的先后顺序从前向后截取 S 个循环移位序列；

30 对所述截取的 S 个循环移位序列进行顺序变换，将顺序变换后的 S 个循环移位序列作为第二循环移位序列。

6、根据权利要求 1 所述的方法，其特征在于，所述第一循环移位序列与所述第二循环移位序列可以从预先配置的 L 个最长循环移位序列中获取，所述 J 小于 L，所述 S 小于 L，所述 L 为整数。

35 7、一种交织装置，其特征在于，包括：

输入接口电路，用于获得 N 个第一比特序列，所述 N 为整数；

逻辑电路，用于根据所述 N 个第一比特序列，生成第一交织矩阵，所述第一矩阵为 $l \times l$ ，

5 $l = \lceil \sqrt{N} \rceil$ ， $\lceil \cdot \rceil$ 表示向上取整；根据第一循环移位序列对所述第一矩阵进行第一循环移位，获得第二矩阵，其中，所述第一循环移位序列包括 J 个比特， $J \geq 2$ 且为整数；根据第二循
环移位序列对所述第二矩阵进行第二循环移位，获得第三矩阵，其中，所述第二循环移位
序列包括 S 个比特， $S \geq 2$ 且为整数；根据所述第三矩阵，获得 N 个第二比特序列；

输出接口电路，用于输出所述第二比特序列。

8、根据权利要求 7 所述的装置，其特征在于，所述逻辑电路还用于，根据所述一循
环移位序列，生成所述第二循环移位序列。

10 9、根据权利要求 8 所述的装置，其特征在于，所述逻辑电路具体用于，所述第二循
环移位序列包括的比特值为所述第一循环移位序列对应的比特值的倍数或者分数，或者所
述所述第二循环移位序列通过对所述第一循环移位序列进行顺序变换获得。

15 10、根据权利要求 8 所述的装置，其特征在于，所述逻辑电路具体用于，从所述 J 个
第一循环移位序列中截取 S 个循环移位序列，作为所述第二循环移位序列；所截取方式包
括下面的任意一种组合：按照比特的先后顺序从后向前截取 S 个的比特、按照比特的先后
顺序从前向后截取 S 个的比特，或者，按照比特的先后顺序，从后向前截取 S1 个的比特
以及按照比特的先后顺序，从前向后截取 S2 个的比特，其中， $S1+S2=S$ ， $S1$ 为整数， $S2$
为整数。

20 11、根据权利要求 8 所述的装置，其特征在于，所述逻辑电路具体用于，从所述 J 个
第一循环移位序列中截取 S 个循环移位序列，所截取方式包括下面的任意一种组合：按照
比特的先后顺序从后向前截取 S 个循环移位序列、按照比特的先后顺序从前向后截取 S 个
循环移位序列；

对所述截取的 S 个循环移位序列进行顺序变换，将顺序变换后的 S 个循环移位序列作
为第二循环移位序列。

25 12、根据权利要求 8 所述的装置，其特征在于，所述逻辑电路具体用于，从预先配置
的 L 个最长循环移位序列中获取所述第一循环移位序列；以及从预先配置的 L 个最长循环
移位序列中获取所述第二循环移位序列，所述 J 小于 L，所述 S 小于 L，所述 L 为整数。

13、一种交织装置，其特征在于，所述装置包括：

处理器，用于根据 N 个第一比特序列，生成第一交织矩阵，所述第一矩阵为 $l \times l$ ，

30 $l = \lceil \sqrt{N} \rceil$ ， $\lceil \cdot \rceil$ 表示向上取整；根据第一循环移位序列对所述第一矩阵进行第一循环
移位，获得第二矩阵，其中，所述第一循环移位序列包括 J 个比特， $J \geq 2$ 且为整数；根据第二循
环移位序列对所述第二矩阵进行第二循环移位，获得第三矩阵，其中，所述第二循环移位
序列包括 S 个比特， $S \geq 2$ 且为整数；根据所述第三矩阵，获得 N 个第二比特序列。

35 14、根据权利要求 13 所述的装置，其特征在于，所述处理器还用于，根据所述一循
环移位序列，生成所述第二循环移位序列。

15、根据权利要求 14 所述的装置，其特征在于，所述处理器具体用于，所述第二循环移位序列包括的比特值为所述第一循环移位序列对应的比特值的倍数或者分数，或者所述所述第二循环移位序列通过对所述第一循环移位序列进行顺序变换获得。

16、根据权利要求 14 所述的装置，其特征在于，所述处理器具体用于，从所述 J 个第一循环移位序列中截取 S 个循环移位序列，作为所述第二循环移位序列；所截取方式包括下面的任意一种组合：按照比特的先后顺序从后向前截取 S 个的比特、按照比特的先后顺序从前向后截取 S 个的比特，或者按照比特的先后顺序，从后向前截取 S1 个的比特以及按照比特的先后顺序，从前向后截取 S2 个的比特，其中， $S_1+S_2=S$ ，S1 为整数，S2 为整数。

10 17、根据权利要求 14 所述的装置，其特征在于，所述处理器具体用于，从所述 J 个第一循环移位序列中截取 S 个循环移位序列，所截取方式包括下面的任意一种组合：按照比特的先后顺序从后向前截取 S 个循环移位序列、按照比特的先后顺序从前向后截取 S 个循环移位序列；

15 对所述截取的 S 个循环移位序列进行顺序变换，将顺序变换后的 S 个循环移位序列作为第二循环移位序列。

18、根据权利要求 14 所述的装置，其特征在于，所述处理器具体用于，从预先配置的 L 个最长循环移位序列中获取所述第一循环移位序列；以及从预先配置的 L 个最长循环移位序列中获取所述第二循环移位序列，所述 J 小于 L，所述 S 小于 L，所述 L 为整数。

19、一种交织装置，其特征在于，所述装置包括：

20 接收单元，用于接收 N 个第一比特序列，所述 N 为整数；

处理单元，用于根据所述 N 个第一比特序列，生成第一交织矩阵，所述第一矩阵为 $l \times l$ ，

25 $l = \lceil \sqrt{N} \rceil$ ， $\lceil \cdot \rceil$ 表示向上取整；根据第一循环移位序列对所述第一矩阵进行第一循环移位，获得第二矩阵，其中，所述第一循环移位序列包括 J 个比特， $J \geq 2$ 且为整数；根据第二循环移位序列对所述第二矩阵进行第二循环移位，获得第三矩阵，其中，所述第二循环移位序列包括 S 个比特， $S \geq 2$ 且为整数；根据所述第三矩阵，获得 N 个第二比特序列；

发送单元，用于输出所述第二比特序列。

20 21、根据权利要求 19 所述的装置，其特征在于，所述处理单元还用于，根据所述一循环移位序列，生成所述第二循环移位序列。

30 22、根据权利要求 20 所述的装置，其特征在于，所述处理器具体用于，所述第二循环移位序列包括的比特值为所述第一循环移位序列对应的比特值的倍数或者分数，或者所述所述第二循环移位序列通过对所述第一循环移位序列进行顺序变换获得。

35 23、根据权利要求 20 所述的装置，其特征在于，所述处理器具体用于，从所述 J 个第一循环移位序列中截取 S 个循环移位序列，作为所述第二循环移位序列；所截取方式包括下面的任意一种组合：按照比特的先后顺序从后向前截取 S 个的比特、按照比特的先后顺序从前向后截取 S 个的比特，或者按照比特的先后顺序，从后向前截取 S1 个的比特以

及按照比特的先后顺序，从前向后截取 S_2 个的比特，其中， $S_1+S_2=S$ ， S_1 为整数， S_2 为整数。

23、根据权利要求 20 所述的装置，其特征在于，所述处理器具体用于，从所述 J 个第一循环移位序列中截取 S 个循环移位序列，所截取方式包括下面的任意一种组合：按照比特的先后顺序从后向前截取 S 个循环移位序列、按照比特的先后顺序从前向后截取 S 个循环移位序列；

对所述截取的 S 个循环移位序列进行顺序变换，将顺序变换后的 S 个循环移位序列作为第二循环移位序列。

24、根据权利要求 20 所述的装置，其特征在于，所述处理器具体用于，从预先配置的 L 个最长循环移位序列中获取所述第一循环移位序列；以及从预先配置的 L 个最长循环移位序列中获取所述第二循环移位序列，所述 J 小于 L，所述 S 小于 L，所述 L 为整数。




图 1




图 2




图 3




图 4




图 5




图 6




图 7

INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2019/073575

A. CLASSIFICATION OF SUBJECT MATTER

H04L 1/00(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H04L; H04W

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNABS, CNTXT, VEN, EPTXT, WOTXT, USTXT, CNKI, IEEE, 3GPP: 交织, 循环移位, 序列, 第一, 第二, 矩阵, 正方, interleav+, cyclic, shift, sequence?, first, second, matrix, square

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	CN 106059974 A (PANASONIC CORPORATION) 26 October 2016 (2016-10-26) see claim 1, and description, paragraphs [0051]-[0103]	1-24
A	CN 106936541 A (SHANGHAI EASTSOFT MICROELECTRONICS CO., LTD.) 07 July 2017 (2017-07-07) see entire document	1-24
A	CN 102355271 A (NANJING UNIVERSITY OF POSTS AND TELECOMMUNICATIONS) 15 February 2012 (2012-02-15) see entire document	1-24
A	US 2016261371 A1 (PANASONIC CORP) 08 September 2016 (2016-09-08) see entire document	1-24
A	ERICSSON. "On PDCCH structure" 3GPP TSG-RAN WG1 AH-1801, R1-1800943, 13 January 2018 (2018-01-13), see section 2	1-24

Further documents are listed in the continuation of Box C.

See patent family annex.

* Special categories of cited documents:

- "A" document defining the general state of the art which is not considered to be of particular relevance
- "E" earlier application or patent but published on or after the international filing date
- "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
- "O" document referring to an oral disclosure, use, exhibition or other means
- "P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search 12 April 2019	Date of mailing of the international search report 18 April 2019
Name and mailing address of the ISA/CN National Intellectual Property Administration, PRC (ISA/CN) No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088 China	Authorized officer
Faxsimile No. (86-10)62019451	Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/CN2019/073575

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)			Publication date (day/month/year)
CN	106059974	A	26 October 2016	WO	2013108617	A1	25 July 2013
				JP	2015019428	A	29 January 2015
				JP	2014513446	A	29 May 2014
				TW	I572172	B	21 February 2017
				CN	103493450	B	31 August 2016
				US	9008151	B2	14 April 2015
				JP	5753306	B2	22 July 2015
				CN	103493450	A	01 January 2014
				EP	2805462	A1	26 November 2014
				TW	201336272	A	01 September 2013
				US	9160402	B2	13 October 2015
				US	2014056330	A1	27 February 2014
				EP	2618532	A1	24 July 2013
				US	2015100859	A1	09 April 2015
				JP	5631505	B2	26 November 2014
CN	106936541	A	07 July 2017	None			
CN	102355271	A	15 February 2012	None			
US	2016261371	A1	08 September 2016	JP	2015106918	A	08 June 2015
				EP	3076556	A1	05 October 2016
				EP	3076556	A4	14 December 2016
				US	10142056	B2	27 November 2018
				JP	6271397	B2	31 January 2018
				EP	3076556	B1	07 November 2018
				WO	2015079665	A1	04 June 2015
				IN	201647018413	A	31 August 2016

国际检索报告

国际申请号

PCT/CN2019/073575

A. 主题的分类

H04L 1/00 (2006.01) i

按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类

B. 检索领域

检索的最低限度文献(标明分类系统和分类号)

H04L; H04W

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用))

CNABS; CNTXT; VEN; EPTXT; WOTXT; USTXT; CNKI; IEEE; 3GPP; 交织, 循环移位, 序列, 第一, 第二, 矩阵, 正方, interleav+, cyclic, shift, sequence?, first, second, matrix, square

C. 相关文件

类型*	引用文件, 必要时, 指明相关段落	相关的权利要求
A	CN 106059974 A (松下电器产业株式会社) 2016年 10月 26日 (2016 - 10 - 26) 参见权利要求1, 说明书第[0051]-[0103]段	1-24
A	CN 106936541 A (上海东软载波微电子有限公司) 2017年 7月 7日 (2017 - 07 - 07) 参见全文	1-24
A	CN 102355271 A (南京邮电大学) 2012年 2月 15日 (2012 - 02 - 15) 参见全文	1-24
A	US 2016261371 A1 (PANASONIC CORP) 2016年 9月 8日 (2016 - 09 - 08) 参见全文	1-24
A	Ericsson. ""On PDCCH structure"" 3GPP TSG-RAN WG1 AH-1801, R1-1800943, 2018年 1月 13日 (2018 - 01 - 13), 参见第2节	1-24

 其余文件在C栏的续页中列出。 见同族专利附件。

* 引用文件的具体类型:

“A” 认为不特别相关的表示了现有技术一般状态的文件

“E” 在国际申请日的当天或之后公布的在先申请或专利

“L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件(如具体说明的)

“O” 涉及口头公开、使用、展览或其他方式公开的文件

“P” 公布日先于国际申请日但迟于所要求的优先权日的文件

“T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件

“X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性

“Y” 特别相关的文件, 当该文件与另一篇或多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性

“&” 同族专利的文件

国际检索实际完成的日期

2019年 4月 12日

国际检索报告邮寄日期

2019年 4月 18日

ISA/CN的名称和邮寄地址

中国国家知识产权局(ISA/CN)

中国北京市海淀区蓟门桥西土城路6号 100088

传真号 (86-10)62019451

受权官员

贾煜

电话号码 86-(010)-62411258

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2019/073575

检索报告引用的专利文件		公布日 (年/月/日)	同族专利		公布日 (年/月/日)		
CN	106059974	A	2016年 10月 26日	WO JP JP TW CN US JP CN EP TW US US EP US JP	2013108617 2015019428 2014513446 1572172 103493450 9008151 5753306 103493450 2805462 201336272 9160402 2014056330 2618532 2015100859 5631505	A1 A A B B B2 B2 A A1 A B2 A1 A1 A1 B2	2013年 7月 25日 2015年 1月 29日 2014年 5月 29日 2017年 2月 21日 2016年 8月 31日 2015年 4月 14日 2015年 7月 22日 2014年 1月 1日 2014年 11月 26日 2013年 9月 1日 2015年 10月 13日 2014年 2月 27日 2013年 7月 24日 2015年 4月 9日 2014年 11月 26日
CN	106936541	A	2017年 7月 7日		无		
CN	102355271	A	2012年 2月 15日		无		
US	2016261371	A1	2016年 9月 8日	JP EP EP US JP EP WO IN	2015106918 3076556 3076556 10142056 6271397 3076556 2015079665 201647018413	A A1 A4 B2 B2 B1 A1 A	2015年 6月 8日 2016年 10月 5日 2016年 12月 14日 2018年 11月 27日 2018年 1月 31日 2018年 11月 7日 2015年 6月 4日 2016年 8月 31日

表 PCT/ISA/210 (同族专利附件) (2015年1月)